WO2006104244A1

WO2006104244A1 - 光リソグラフィの光近接補正におけるマスクパターン設計方法および設計装置ならびにこれを用いた半導体装置の製造方法

Info

Publication number: WO2006104244A1
Application number: PCT/JP2006/307022
Authority: WO
Inventors: Tetsuya Higuchi; Hirokazu Nosato; Masahiro Murakawa; Hidenori Sakanashi; Nobuyuki Yoshioka; Tsuneo Terasawa; Toshihiko Tanaka
Original assignee: Renesas Technology Corp; National Institute of Advanced Industrial Science and Technology AIST
Current assignee: Renesas Technology Corp; National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2005-03-28
Filing date: 2006-03-28
Publication date: 2006-10-05
Anticipated expiration: 2007-09-28
Also published as: JP2006276079A; US20080276215A1

Abstract

増大するOPC処理時間の短縮を実現し、半導体デバイスの製造TATを短くし、コストを削減するマスクパターン設計方法及び該マスクパターンを用いた半導体装置の製造方法である。本発明は、半導体回路パターンの基本構成をなすセルライブラリパターンに予め0PC処理を行い、OPC処理されたセルライブラリパターンを用いて半導体チップを作成する。マスクパターン設計方法は、マスクパターンを露光してパターンを形成する際に生じる形状変化を補正する近接効果補正の処理を、セルライブラリごとに施すセルライブラリパターン設計工程と、複数の前記セルライブラリを配置してマスクパターンを設計する工程と、前記セルライブラリに施した近接効果補正の補正量を、周囲に配置したセルライブラリパターンの影響を考慮して変化させる工程とを含む。この補正処理を予め採取した周囲のパターンによる影響度と遺伝的アルゴリズムによって行う。

Description

明細書光リソグラフィの光近接補正におけるマスクパターン設計方法および設計装置ならびにこれを用いた半導体装置の製造方法技術分野

本発明は、光リソグラフィのマスク技術に係わり、特に、光リソグラフィの露光波長より小さいパターンを形成するためのマスクパターン設計技術に関するものである。また、本発明は、またそのマスクパターン設計技術を用いた電子回路装置および半導体装置の製造方法に関するものである。背景技術

半導体デバイスは、回路パターンが描かれた原版であるマスクに露光光を照射し、縮小光学系を介して前記パターンを半導体基板（以下「ゥエーハ」と称する）上に転写する光リソグラフイエ程を繰り返し用いることによって、大量生産されている。近年半導体デバイスの微細化が進み、光リソグラフィの露光波長より小さい寸法を有するパターンの形成が必要となってきた。しかしながら、このような微細領域のパターン転写においては、光の回折の影響が顕著に現れてマスクパターンの輪郭がそのままゥエーハ上に形成されず、パターンの角部が丸くなつたり長さが短くなる等、形状精度が大幅に劣化する。そこで、この劣化が小さくなるように、マスクパターン形状を逆補正する処理を施し、マスクパターンを設計する。この処理を光近接補正（O P C : Optical Proximity Correction) という。

従来の OP cは、マスクパターンの一図形ごとに、その形状や周囲のパターンの影響を考慮して、ノレ一ノレベースや光シミュレーションを用いたモデルベースで補正している。特開 2002— 303 9 64号公報（以下、特許文献 1という。）では線幅及び隣接するスペース幅に応じ図形演算することによって、また特開 2 00 1 - 28 1 8 3 6号公報（以下、特許文献 2という。）では線分べクトル化処理および線分ソート処理を行って線幅およびスペース幅の算出を行い、ハッシュ関数を用いた補正テーブルを参照してパターン補正を行うルールベース〇P Cが記載されている。また特開 2004- 6 1 720号公報（以下、特許文献 3という。）には転写実験によりプロセス効果を取り込んだモデルベース O P Cが記載されている。

光シミュレータを用いたモデルベースでは、所望の転写パターンを得るまでマスクパターンを変形させて行くのであるが、その追い込み方によりさまざまな方法が提案されている。例えば光学像が部分的に膨らんでいたらその分を細らせ、また細っていたらその分太らせ、その状態で光学像を再計算して次第に追い込んでいく方法、いわゆる逐次改善法などがある。また遺伝的アルゴリズムを用いて追い込んで行く方法も提案されている。遺伝的アルゴリズムを用いた方法では、パターンを複数の線分に分割し、それらの線分の変位を変位コードとして割り当てる。変位コードを染色体とみなして、遺伝の進化を計算し、所望の光学像に追い込む方法である。この遺伝的アルゴリズムを用いた OP Cの最適化法は特許第 3 5 1 29 54号公報（以下、特許文献 4という。）に記載されている。

特開 2002— 3 28457号公報（以下、特許文献 5という。）には、マスクレイァゥト全体ではなく、部分ごとに図形を変更する方式が記載されている。その手順は、まず、設計レイアウトデータ中に含まれる捕正対象セルの各々について、その対象セルの周囲に他図形が存在するかどうかに応じて、特定の形式で表現された環境プロファイルを決定する。そして、セル置換テーブルを参照して、決定された環境プロファイルに対応して置き換えられるべき補正パターンの名前である置換セル名を読み出し、補正後レイアウトデータを生成する。最後に、読み出した置換セル名に対応する補正パターンをセルライブラリから取り込んで、補正完了済みのマスクデータを生成する。しかし、この方式では、補正対象セルについて、想定し得る全ての環境プロファイルについて、置き換えられるべき最. 適な補正パターンを決定し、各補正パターンに置換セル名を与え、前記環境プロファイルと置換セル名とを関連付けて、あらかじめセル置換テ一ブルに格納しておかねばならず、事前準備に要するコストが大きく、多くの記憶領域が必要となるなどの課題がある。

遺伝的アルゴリズム（Genetic Algorithm; G A)は、集団遺伝学モデルとした探索手法で、対象とする問題に依存せずに高い最適化性能を示せるなどの優れた性能が知られている。 G Aの参考文献としては、例えば、出版社 ADDISON- WESLEY PUBLISHING COMPANY, IN が 1 9 8 9年に出版した、 David E. Goldberg 著の「Genetic Algorithms in Search, Optimization, and Machine LearningJ (以下、「非特許文献 1」という。）がある。

G Aでは、探索問題の解候補を染色体と呼ばれるビット列で表現し、複数の染色体からなる集団に対して文字列操作を行い、生存競争を行わせる。各染色体は探索問題そのものである目的関数により評価され、その結果はスカラー値である適応度として計算される。高い適応度を持つ染色体には、多くの子孫を残す機会を与える。さらに、集団内での染色体どうしで交叉を行い、突然変異を施すことにより、新しい染色体を生成する。このような処理を繰り返すことにより、より高い適応度を持つ染色体が生成され、適応度の最も高い染色体が最終的な解となる。

第 1図は、 G Aの最も基本的な計算手順を示すフローチャートである。各処理の目的や概要は以下のとおりである。

初期化：解候補としての染色体をランダムに複数生成し、集団を形成する。解くべき最適化問題はスカラー値を返す評価関数として表現される。

染色体の評価：評価関数を用いて染色体を評価し、各染色体の適応度を計算する。次世代集団の生成：遺伝的操作（選択，交叉，突然変異）を用いて、高い適応度を持つ染色体ほど多くの子孫を残せる機会を与える。

探索終了基準判定：あらかじめ与えられた条件が満たされるまで、染色体の評価と次世代集団の生成を繰り返す。

以下、第 1図に基づいて遺伝的アルゴリズムの概略を示す。

「初期化」では、「染色体表現の定義」と「評価関数の決定」と「初期染色体集団の発生」を行う。

「染色体表現の定義」では、世代交代の際に親の染色体から子孫の染色体に、どのような内容のデータをどのような形式で伝えるかを定義する。第 2図に染色体を例示する。ここでは、対象とする最適化問題の解空間の点を表現する D次元の変数べクトノレ X = (xl, x2， . . .， xD)の各要素 xi (i = 1, 2, . . .， D)を、 M個の記号 Ai (i = 1， 2， . . .， M)の列で表わすことにし、これを D X M個の遺伝子からなる染色体とみなす。遺伝子の値 Ai としては、ある整数の組、ある範囲の実数値、記号列などを、解くべき問題の性質に応じて用いる。第 2図は、 5次元すなわち 5変数（すなわち D = 5 ) の最適化問題の解候補の一つについて、各変数を 2種類の記号 { 0， 1 } を 4個（すなわち M= 4 ) 使用して表現したときの例である。このようにして記号化された遺伝子列が染色体である。

「評価関数の決定」では次に、各染色体が環境にどの程度適応しているかを表わす適応度の計算方法を定義する。その際、解くべき最適化問題の解として優れている変数べクトルに対応する染色体の適応度が高くなるように設計する。

「初期染色体集団の発生」では通常、「染色体表現の定義」で決められた規則に則って、 N個の染色体がランダムに発生される。これは、解くべき最適化問題の特性は不明で、どのような染色体が優れているのかはまったく不明なためである。し力、し、問題に関する何らかの先見的知識がある場合は、解空間において適応度が高いと予測される領域を中心にして染色体集団を発生させることにより、探索速度や精度を向上できる場合もある。

「染色体の評価」では、集団中の各染色体の適応度を、前記「評価関数の決定 J で定義した方法に基づいて計算する。

「次世代集団の生成」では、各染色体の適応度をもとに、染色体集団に遺伝的操作を施して、次世代の染色体集団を生成する。遺伝的操作の代表的な手続きとして、選択、交叉、突然変異などがあり、これらを総称して遺伝的操作と呼ぶ。

「選択」では、現世代の染色体集団から適応度の高い染色体を抽出して、次世代集団に残し、逆に、適応度の低い染色体を取り除く処理を行う。

「交叉」では、選択によって抽出された染色体群の中から、所定の確率で染色体対をランダムに選択し、それらの遺伝子の一部を組み変えることで、新しい染色体を作る操作である。

「突然変異」では、選択によって抽出された染色体群の中から、所定の確率で染色体をランダムに選択し、所定の確率で遺伝子を一定の確率で変化させる。ここで、突然変異が発生する確率を突然変異率と呼ぶ。

「探索終了基準判定」では、生成された次世代の染色体集団が、探索を終了するための基準を満たしているか否かを調べる。基準が満たされた場合は、探索を終了し、その時点での染色体集団中で最も適応度の高い染色体を、求める最適化問題の解とする。終了条件が満たされない場合は、「染色体の評価」の処理に戻つて探索を続ける。探索処理の終了基準は解くべき最適化問題の性質に依存する力代表的なものとして次のようなものがある。

- 染色体集団中の最大の適応度が、ある閾値より大きくなつた。

- 染色体集団全体の平均の適応度が、ある閾値より大きくなつた。

- 染色体集団の適応度の増加率が、ある閾値以下の世代が一定の期間以上続いた。 - 世代交代の回数が、あらかじめ定めた回数に到達した。

上記の遺伝的ァルゴリズムを活用した従来の方法では、必要に応じて O P C を、半導体チップの回路パターンを定義するマスクの全図形に対して行なっていた。このため微細化に伴う図形数の増大により、処理時間が膨大になっている。実際に 9 0 n mノードデバイスで数十時間の時間を要しているケースがある。また露光にとって極限の解像度でパターンを形成することによる露光コントラストの低下のため、さらなる微細化では O P Cはより複雑かつ図形数の多いものとなる。 6 5 n mノードデバイスではマスクパターン発生にかかる時間は数日にも及ぶようになって来た。一方で、半導体装置の製品サイクルは短くなつており、 O P C処理時間の短縮は極めて大きな課題となっている。

O P C処理時間の増大は、マスクパターン発生を含む半導体デバイスの製造 T A T (Turn Around Time)を悪化させる一方、コストの増大になっている。

従って、本発明の課題は、増大する O P C処理時間の短縮を実現し、半導体デバイスの製造 TATを短くし、コストを削減する O P C処理からなるマスクパターン設計方法を提供することである。

また、本発明の他の課題は、実用的な時間でマスクパターン発生を可能にし、製作期間を短くした電子回路装置および半導体装置の製造方法を提供することである。

更に、本発明の他の課題は、製作期間の短い半導体デバイスを提供することである。発明の開示

本発明の課題解決の手段は、半導体回路パターンの基本構成をなすセルライブラリパターンに予め、 O P C処理を行い、 O P C処理されたセルライブラリノくターンを用いて半導体チップを作成することを特徴としている。このとき、予め

O P C処理されたセルライブラリパターンは、その周囲のセルライブラリパターンによって影響されるため、補正処理（最適化処理）を行う必要がある。本発明では、予め採取した周囲のパターンによる影響度と遺伝的アルゴリズムによって、上記 O P C処理されたセルライブラリパターンの補正処理を行うことも本発明の特徴である。セルライブラリパターンの種類は数百種類あるため、周囲のセルラ ' イブラリパターンとの組み合わせは、膨大となる。周囲のセルライブラリパターンとの組み合わせによる補正テーブルを利用した補正方法は、処理時間や管理の複雑さで実用的でない。これに対し、上記遺伝的アルゴリズム等による最適化手法は、膨大な組み合わせの最適化を高速に行う方法として優れており、これらの. 最適化手法を利用することで捕正処理の時間を高速化できるので、従来の全パターン O P C処理に比べて短時間に補正処理することができる。これは追い込みェ数が短い上に、並列処理に適していることによる。

本発明のマスクパターン設計方法は、マスクパターンを露光してパターンを形成する際に生じる形状変化を補正する近接効果補正の処理を施されたセルのライブラリを有し、複数の前記セルライブラリを配置してマスクパターンを設計する工程と、前記セルライブラリに施した近接効果補正の補正量を、周囲に配置したセルライブラリパターンの影響を考慮して変化させる工程とを含むことを特徴とする。

また、本発明のマスクパターン設計方法は、前記セルライブラリの設計工程において、前記近接効果補正を行なうために調整すべき変数を定義し、登録する工程を含むことを特徴とする。

さらに、本発明のマスクパターン設計方法は、周囲のパターンの影響度を把握する工程と、前記変数を最適化する工程によって、前記セルライブラリの補正処理を行うことを特徴とする。

さらにまた、本発明のマスクパターン設計方法は、前記セルライブラリの設計工程において、前記の変数を最適化する工程が、遺伝的アルゴリズム法等の最適化手法により行なわれることを特徴とする。本発明のコンピュータ 'プログラムは、上記したいずれかのマスクパターン設計方法を実施する機能を有するアルゴリズムからなることを特徴とする。

本発明の半導体デバイスは、上記したいずれかのマスクパターン設計方法により形成されたマスクパターンを用いて製造されたことを特徴とする。

本発明の電子回路装置の製造方法は、上記したいずれかのマスクパターン設計方法により形成されたマスクパターンを用いて製造することを特徴とする。

本発明のマスクパターン設計方法は、前記単体で近接効果補正の処理を施されたセルのペリフエラル領域に対し、周囲に配置したセルライブラリパターンの影響を考慮して変化させる工程とを含むことを特徴とする。

本発明の半導体装置の製造方法は、ゲート 'パターンを上記したいずれかのマスクパターン設計方法により捕正したマスクパターンを用いて製造することを特徴とする。

また、本発明の半導体装置の製造方法は、上記したゲート ·パターンの調整変数が、グート幅おょぴノまたはグート長であることを特徴とする。

さらに、本発明の半導体装置の製造方法は、上記したいずれかのマスクパターン設計方法によりアイソレーション形成用パターンが補正されたマスクパターンを用いて製造することを特徴とする。

さらにまた、本発明の半導体装置の製造方法は、前記アイソレーション形成用パターンの調整変数が、アクティブ領域（拡散層領域）の幅、後退量、または突き出し量、もしくはこれらの組み合わせであることを特徴とする。

また、本発明の半導体装置の製造方法は、上記したいずれかのマスクパターン設計方法によりコンタクト ·パターンが補正されたマスクパターンを用いて製造することを特徴とする。

さらに、本発明の半導体装置の製造方法は、前記コンタクト ·パターンの調整変数が、高さ、幅および中心位置であることを特徴とする。

さらにまた、本発明の半導体装置の製造方法は、上記したいずれかのマスクパターン設計方法により形成されたマスクパターンを用い、かつ枚葉処理ウェハプロセスにて製造することを特徴とする。

従来の O P C処理は半導体チップの回路パターンを定義するマスクの全図形に対して行なっていたため、微細化に伴う図形数の増大により処理時間が膨大になっていた欠点があった。これに対して、上記した本発明によれば、セル単位でまず O P C処理を行い、このセルの組み合わせでマスクの全図形を構成し、該マスクの全図形においてセル間の O P C処理を行うことによって、大幅に処理時間を軽減できる。

上記セル単位の O P C処理は、既存技術でもある程度可能なので、これを予めライプリーとして保有しておけば、上記 O P C処理時間は実質的にセル単位間の O P C処理が主となる。本発明によれば、マスクの全図形に対して行なった場合に比較し、組み合わせの数（パラメータの数）が大幅に減少するので、これらの最適化への収束時間も大幅に減少する。

本発明の光リソグラフィの光近接補正におけるマスクパターン設計方法および設計装置を用いれば、半導体装置の製造方法における大規模集積回路のマスクパターン設計を高速、かつ容易にすることができるので、マスクパターンを作成する時間が短縮され、且つ安価に作成できるという顕著な効果が得られる。

図面の簡単な説明第 1図は、遺伝的アルゴリズムの処理手順を説明するフローチヤ一トを示す図である。

第 2図は、本発明の OP C処理方法に用いられる染色体の表現の一例を示す図である。

第 3図は、本発明の有効性を検証するため本発明を適用した SRAMのゲートに使われているマスクパターンを示す図である。

第 4図（a) 乃至第 4図（j ) は、本発明の検証に用いたマスクパターン P 1乃至 P 1 0をそれぞれ示す図である。

第 5図は、第 4図（a) 乃至第 4図（j ) に示されるマスクパターンの転写パターンの例と測定箇所を示す図である。

第 6図（a) は、第 4図（a) に示されるマスクパターン P 1の露光パターン例を示す図である。

第 6図（b) は、第 4図（c) に示されるマスクパターン P 3の露光パターン例を示す図である。

第 7図は、第 4図（c) に示されるマスクパターン P 3の拡大図である。第 8図は、第 4図（a) に示されるマスクパターン P 1の拡大図である。第 9図は、第 4図（a) 及び（c) のマスクパターン P 1及ぴ P 3の露光パターンの最適化パラメータの設定箇所を示す図である。

第 1 0図（a) は、 NANDゲートのシンポ^/を示す図である。

第 1 0図（b) は、第 1 0図（a) の NANDゲートの回路図を示す平面図である。

第 1 0図（c) は、第 1 0図（a) の NANDゲートのパターンレイアウトを示す平面図である。

第 1 1図は、第 10図（c) に示す NAN Dゲートのパターンレイァゥトにおいて、単位論理セルと断面を定義する破線を表す図である。

第 1 2図（a) 乃至第 1 2図（ί) は、第 1 1図に示す単位セル部を形成する際に使用するマスクパターンを示す図である。

第 1 3図（a) 乃至第 1 3図（e) は、第 1 1図の破線に沿った断面で、素子分離工程までを工程順に示す工程図である。

第 1 4図（a) 乃至第 1 4図（e) は、第 1 1図の破線に沿った断面で、チャネル形成までを工程順に表す工程図である。

第 1 5図（a) 乃至第 1 5図（e) は、第 1 1図の破線に沿った断面で、配線の一部の形成までを工程順に示す工程図である。

第 1 6図は、第 1 2図（d) に示すマスク M4のマスクパターンの構成図である。

第 1 7図は、第 1 6図における設計目標からの差分寸法を遺伝子表現した例を示す図である。

第 1 8図は、相対位置に基づきセルのグループ化を行った例を示す図である。第 1 9図は、染色体の適応度を得るための寸法の測定箇所を示す図である。第 20図は、設計パターンとレジストパターンの差分画像を示す図である。第 2 1図は、半導体装置製造プロセスフローを示す図である。

第 22図は、セル単体での O P Cが施されているセルライブラリのセルを示す図である。

第 23図は、第 22図のセルの拡大図である。第 2 4図は、ゲート幅 wlの調整変数の実例を示す図である。

第 2 5図は、コンタクト-拡散層間合わせ余裕 d 1 , d 2の調整変数の実例を示す図である。

第 2 6図は、隣接セル間との解像不良（パターン繋がり不良）回避の実例を示す図である。

第 2 7図は、拡散層へのゲート配線乗り上げ不良回避の例を示す図である。第 2 8図は、ゲート長、隣接セル間との解像不良（パターン繋がり不良）回避余裕 s 4、拡散層へのゲート配線乗り上げ不良回避余裕 s 3、アクティブ領域からの突き出し量 p 1の再 O P C調整部位を示す図である。

第 2 9図（a ) 及び第 2 9図（b ) は、ゲート長 1 1の調整変数の例を示す図である。

第 3 0図は、隣接セル間との解像不良（パターン繋がり不良）回避例を示す図である。

第 3 1図は、拡散層へのゲート配線乗り上げ不良回避の例を示す図である。第 3 2図（a ) 乃至第 3 2図（c ) は、アクティブ領域からの突き出し補正の例を示す図である。

第 3 3図は、コンタクト層のレイアウト例を示す図である。

第 3 4図は、コンタクト ·パターンの調整変数の例を示す図である。発明を実施するための最良の形態

以下に、本発明の実施の形態を図面に基づいて詳細に説明する。以下の説明においては、同じ機能あるいは類似の機能をもった装置に、特別な理由がない場合には、同じ符号を用いるものとする。

(第 1の実施形態）

本発明の有効性を検証するため、第 3図に示す SRAMのゲートに使われているマスクパターンの 1つをセルとして、これに本発明を適用した。まず、周辺環境によりマスクパターンの転写に影響があるかどうかの検証実験を行った。次に、その中でも影響が最も強いパターンに、本発明手法である遺伝的ァルゴリズムを用いたパターン設計手法を適用し、最適化できるかどうかの検証実験を行った。以降で述べる実験では、表 1に示すようなリソグラフィ条件の下、検証を行った。

〔表 1〕

なお、上記転写パターンは、光学シミュレーション ' ソフトによって生成される。該ソフトは、例えばリソテックジャパン社の「S O L I D— C j が知られており、当業者に周知である（参照 U R L；く http :〃丽 w. ltj. co. jp/index. html» _D

(検証実験 1 )

まず、マスクパターンが周辺環境の違いにより、影響があるかどうかの検証実験を行った。第 4図（a ) 〜第 4図（j ) に検証に用いたマスクパターン P 1 07022

15

〜P 1 0をそれぞれ示す。これら 1 0のマスクパターンは、 90 nmの幅で設計されているため、理想的な線幅は 90 nmとなっている。本実験では、これらの転写パターンを作成し、第 5図（第 3図の S 1 2の拡大）に示す幅 A (S 3 1) と間隙 B (S 3 2) の長さの 2つの値を評価値として比較することで、周辺環境の影響を検証する。

表 2に上記マスクパターン P 1〜P 1 0の転写パターンの 2つの評価値を示す。

〔表 2〕

パターン P Iでは、周辺環境の影響がまったくないため、理想的な線幅となつているが、パターン P 2や P 3などは、周辺からの影響が大きく、 P 1と比較すると、線幅 S 3 1も間隙 S 3 2も大きくずれていることがわかる。第 6図（a ) 及び第 6図（b ) に、理想的なパターン P 1の転写パターンと、もっとも影響の大きいパターン P 3をそれぞれ示す。パターン P 3は、線幅 S 3 1や間隙 S 3 2 でなく、全体的に大きな影響を受けていることがわかる。また、その他のパターンの評価値を比較すると、周辺環境の違いにより、各パターンの転写パターンへの影響度合いが異なることがわかる。実際のマスクパターンは、さまざまなセルが組み合わされて用いられるため、各セルによる影響も非常に大きく、複雑になつてくることが予想できる。したがって、同じ設計のマスクパターンにおいても、周辺環境に合わせた O P Cマスクの複雑な最適化が必要不可欠である。

(検証実験 2 )

検証実験 1で実証された、周辺環境による影響が、本発明の手法により解決されるかどうかの検証実験を行った。本検証実験では、最も簡単な例として、検証実験 1において最も影響のあったマスクパターン P 3 (第 7図）を、最も理想に近いマスクパターン P 1 (第 8図）を目標に、最適化するシミュレーションを行った。本シミュレーションにおいて、第 9図（第 3図の S 1 2の転写パタ^ "ンの拡大）に示したセル内の 2箇所 S 7 1及び S 7 2を最適化パラメータとして、本発明手法による最適化が行われた。

以下に、遺伝的アルゴリズムの適用方法について述べる。遺伝的ァルゴリズムの計算手順は、上記背景技術において述べた通りであるため、ここでは各ステップの詳細について説明する。

[初期化：染色体表現の定義]

本シミュレーシヨンでは、第 9図に示す S 7 1と S 7 2を最適化パラメータとすることから、変数べクトル Xを X = (x l, x2)のように 2次元べクトルとみなし、各要素 xi (i = 1, 2)を実数で表現する。なお、 S 7 3は常に S 7 2と等しい値を取るものとした。

[初期化：評価関数の決定]

適応度を陽関数で定義することはできないため、以下のような、 4ステップからなる適応度計算の手続きを採用する。

ステップ（ 1 )：染色体から一意に定まる変数べクトルを用いて、図形パターンを再構成する。

ステップ（2 ) ：光学シミュレーションを行い、露光パターンを計算する。ステップ（3 )：計算された露光パターンについて、第 5図における S 3 1と

S 3 2における寸法を計測し、設計値との誤差の和を計算する。

ステップ（4 )：ここでの目標は、設計値に限りなく近い露光パターンを得ることであるため、誤差が小さいほど良い。そこで、計測された誤差の和の逆数を適応度とする。

[初期化：初期染色体集団の発生]

上記「初期化：染色体表現の定義」において決められたルールに従い、ここでは 2つの実数値要素からなるベタトルを染色体とする。染色体数 Nは 1◦ 0とし、擬似乱数発生器を使用して 1 0 0個の染色体をランダムに生成する。

[染色体の評価]

上記「初期化：評価関数の決定」において決められた、染色体の評価手順に従って、全ての染色体を評価し、適応度を計算する。 .

[次世代集団の生成：選択] 本実施形態では、ルーレット選択を使用する。これは、各染色体が次世代に生存できる確率を適応度に比例させる方式である。すなわち、適応度が高ければそれだけルーレツト上の配置が多くなり、ルーレツトを回した時の当たる確率が大きくなる。具体的には、染色体集団のサイズを N、 i番目の染色体の適応度を Fi、全染色体の適応度の総和を∑としたとき、各染色体を（Fi÷∑) の確率で抽出する手続きを N回繰り返すことで実現される。上記の場合、染色体数は 1 0 0なので、 1 0 0回繰り返すことにより次世代の染色体 1 0 0個が選ばれることになる。

[次世代集団の生成：交叉]

本実施形態では、一様交叉を使用する。これは、各染色体集団から 2つの染色体を選び出し、各遺伝子座において、遺伝子である変数を交換するかどうかをランダムに決定する方法である。具体的には、選び出された 2つの染色体を、それぞれ X¹ = (x¹ x )と X²

x² ₂)とし、 1ノ 2の確率で 0または 1 を出力する乱数発生を 2回行う。 1度目の乱数は、 1番目の遺伝子座に対するもので、 1ならば X¹ェと x を交換し、 0ならば交換しない。 2番目の遺伝子座に対する処理も同様である。

[次世代集団の生成：突然変異]

本実施形態では、一様分布に従う突然変異率 P_Mで選び出された遺伝子座に対し、正規分布に従って生成された乱数を足し合わせる処理を採用する。ここで、突然変異率 P_M= 1 5 0、正規分布の平均 u = 0、標準偏差 σ = 5 Χ1(Γ9 に設定した。

[探索の終了条件] 本実施形態では、設計値との誤差が 0である染色体が発見されたとき、あるいは染色体の評価を 5 0 0◦回行ったときに探索を終了することにした。

以上のような遺伝的アルゴリズムを用いて検証実験を行った結果、第 9図に示したパラメータを最適化することにより、表 3のような結果が得られた。表 3 により、転写パターンの幅 S 3 1力、第 7図の周辺環境では検証実験 1の表 2のように約 1 6 n m狭くなつていたもの力発明手法により理想的な第 8図に近い、約 9 0 n mに最適化されたことがわかる。

〔表 3〕

この実験により、本発明手法がマスクパターン設計における、周辺環境からの影響による転写パターンのずれを最適化できることが確認された。

なお、本実施形態では S 3 1と S 3 2の誤差の単純和を用いた場合を説明した。単純和は汎用的であるが、場所の重要度に応じて重みをつけて和をとる方法も有用である。例えばゲートとなる線幅 S 3 1の寸法制御が重要である場合は S 3 2の値に対し、 2或いは 3等の係数を乗ずることにより必要な部分の精度が相対的に向上する。

(第 2の実施形態）

( 1 ) 構成ノプロセスの説明本発明のマスクパターン設計法で設計したマスクを用いて、半導体集積回路装置の製造を行った他の例について説明する。

第 1 0図（a) 〜（c) は 2入力の NANDゲート回路 NDを表わし、第 1 0図（a) はシンボル図、第 1 0図（b) はその回路図、第 1 0図（c) はレイアウト平面を示す。第 1 0図（c) において、一点鎖線で囲まれた部分は単位セル 1 1 0であり、 p型ゥエル領域 PWの表面の n型半導体領域 1 1 I n上に形成された 2個の nMO S部 Q nと、 n型ゥエル領域 NWの表面の p型半導体領域 1 1 1 p上に形成された 2個の pMOS部 Qpとから構成される。この構造を作製するために、第 12図（a) 〜第 1 2図（ί) に示すようなマスク Μ1〜Μ6を順次用いて、通常の光リソグラフィによるパターン転写を繰り返し用いた。このうち、マスク Μ1〜Μ3は比較的大きなサイズのパターンを有しているので、パターンの O P C処理は行なわなかった。図中 1 0 1 a、 1 01b, 1 0 1 c は光透過部、 1 02a、 1 02b、 1 02c はクロム膜による遮光部である。一方、マスク M 4〜M 6は微細なパターンを有するので、本発明のパターン設計法を用いてパターン図形の輪郭やサイズを適宜変更し、最適化を行なった。図中 1 0 1 d、 1 01e、 1 0 1 f は光透過部、 1 02 d、 1 02 e、 1 02 f は遮光部である。

第 10図（c) と同様のレイアウトを表す第 1 1図において、破線に沿った断面を想定し、その断面図を用いて、チャネル Qp、 Qnを形成するまでの工程を第 1 3図（a) 〜（e) 及び第 14図（a) ~ (e) に工程順に示す。 P型のシリコン結晶からなるウェハ S (W)上に、例えばシリコン酸化膜からなる絶縁膜 1 1 5を酸化法によって形成した後、その上に例えばシリコン窒化膜 1 1 6を C VD (Chemical Vapor Deposition)法によって堆積し、更にその上にレジスト膜 1 1 7を形成する（第 1 3図（a))。次に、マスク Mlを用いて露光現像処理を行なってレジストパターン 1 1 7a を形成する（第 1 3図（b))。その後、レジストパターン 1 1 7a をエッチングマスクとしてそこから露出する層 1 1 5、 1 1 6を順に除去し、更にレジストを除去してウェハ S (W)表面に溝 1 1 8を形成する（第 1 3図（c))。次いで、例えば酸化シリコンからなる絶縁膜 1 1 9を CV D法等によって堆積した後（第 1 3図（d))、例えば化学機械研磨法（CMP ： Chemical Mechanical Polishing) 等によって平坦化処理を施すことにより、最終的に素子分離構造 SGを形成する（第 1 3図（e))。本実施形態では、 SGを溝型分離構造としたが、これに限定されることなく、例えば L O C O S (Local Oxidization of Silicon)法によるフィールド絶縁月莫で構成しても良い。

続いて、マスク M2を用いて露光現像を行なってレジストパターン 1 1 7 b を形成する。 n型ゥエル領域を形成すべき領域が露出されるので、リンまたはヒ素等をイオン注入して n型ゥエル領域 NWを形成する（第 14図（a))。同様にマスク M3によりレジストパターン 1 1 7 cを形成後、例えばホウ素等をイオン注入して！)型ゥエル領域 PWを形成した（第 14図（b))。次に、酸化シリコン膜からなるゲート絶縁膜 1 20を熱酸化法によって厚さ 3nmに形成し、さらにその上に多結晶シリコン層 1 1 2を CVD法等によって堆積する（第 14図（c))。

続いてレジスト塗布後、マスク M4を用いてレジストパターン 1 1 7 dを形成し、多結晶シリコン層 1 1 2のエッチングとレジスト除去により、ゲート絶縁膜 1 20とグート電極 1 1 2 Aを形成した（第 1 4図（d))。その後、ソースやドレイン領域、配線層としても機能する nチャネル MOS用の高不純物濃度の n 型半導体領域 1 1 1 nと pチャネル MOS用の高不純物濃度の p型半導体領域 1 1 1 pを、イオン打ち込みや拡散法により、ゲート電極 1 1 2 Aに対して自己整合的に形成し、チャネル Qp及びチャネル Qnを形成した（第 14図（e))。

以後の工程で、配線を適宜選択することにより 2入力の NANDグート群を製作した。ここで、配線の形状をかえれば、例えば NORゲート回路等、他の回路を形成できることは言うまでもない。ここでは、第 1 2図（e) 及び第 1 2図 ( f ) にそれぞれ示すマスク M 5及ぴ M 6を用いて 2入力の NANDゲートの製造例を引き続き示す。

第 15図（a) 〜第 1 5図（e) は、第 1 1図に示す破線に沿った断面図であり、配線形成工程を示している。 2個の nチャネル MO S部 Qnと 2個の pチャネル MO S部 Q pの上に、層間絶縁膜を、例えばリンがドープされた酸化シリコン膜からなる層間絶縁膜 1 2 la を CVD法で堆積する（第 1 5図（a))。続いてレジストを塗布し、マスク M 5を用いてレジストパターン 1 1 7e を形成した後、エッチング処理によりコンタクトホール CNTを形成する（第 1 5図（b))。レジスト除去後、タングステンやタングステン合金等または銅等の金属を埋め込むと同時に、更にこれらの金属層 1 1 3を形成する（第 1 5図（c))。続いてレジストを塗布し、マスク M6を用いてレジストパターン 1 1 7f を形成した後、エッチング処理により配線 1 1 3A〜 1 1 3 Cを形成した（第 1 5図（d))。以後、層間絶縁膜 1 2 1b を形成し、更に他のマスク（図示せず）を用いてスルーホール TH及び上層の配線 1 14 Aを形成した（第 1 5図（e))。部品間の結線も同様な工程を必要な分だけ繰り返したパターン形成により行ない、半導体集積回路装置を製造した。

以上、本発明の方法を適用することにより、パターン精度を保証し信頼性の高いマスクを用いて、半導体集積回路装置を製造できるようになつた。

セルライブラリを構成する上記マスクのうち、特にマスク M4における遮光パターン 1 0 2 dは、最も寸法の短いゲートパターンを構成し、転写パターンの寸法の要求精度も最も厳しい。そこで、マスク M4 (第 1 2図（d)) に示すセルライブラリパターンをマスク全面に配置する際に、本発明の方法を採用した。

マスクパターンの全体は複数のセルから構成され、それぞれのセルには I型の図形が 2つ並んでいる（第 1 6図）。各セルは、同図に示すように、から P i。までの 1 0個の調整箇所を有する。よって、セルの数を N_c._e！ i個とすると、マスクパターン全体で（N_{c e l l} X 10) 個のパラメータを調整する必要がある。

[初期化：染色体表現の定義]

本実施形態において、各変数は図形の寸法を直接的に示す実数として扱う。すなわち、変数べクトル Xの各要素 Xi (i = 1, 2, ... , 10)を実数で表現し、，それぞれは第 1 6図における (i = 1, 2， ...， 10)に対応するものとする。

このとき、寸法そのものの値ではなく、設計目標からの差分を遺伝子表現することも可能である。たとえば第 1 7図の場合、網掛け図形は OPCが施されたマスクパターンであって、一つの「I」型図形の上側横棒と下側横棒は、一転鎖線で示す設計目標に対して上下対称かつ左右対称に付加され、さらに縦棒も左右対称に太さを変更することが可能で、各寸法 ii (i = 1, 2, ...， 10)が指定されることにより、マスクパターンが一意に決定される。すなわち、変数べクトノレ X = (_qi) q₂, ...， q₁₀)を染色体と見なすことで、遺伝的アルゴリズムにより最適なマスクパターンが求められる。

なお、本実施形態では、同種のセルが N_{c e 1} i個並んだマスクパターンを取り扱うため、染色体の長さも N_{c e l} i倍となり、 X= (X¹ X² .. X^{Nc e l l}) = (x¹ ₁, ..., χ¹ ₁₀, ..., x^{Nc e 1 1}い ..·， x^{Nc e 1 1} ₁₀)となる。ここで、 X^jは j番目のセルに含まれる図形形状を指定するための、 1 0個の要素からなる変数べクトルを示し、 x^j iは j番目のセルに対応する変数べクトルの i番目の要素を示すものとする。

また、上記変数べクトル Xの各要素 Xiを実数値表現するのではなく、上限値と下限値、量子化ステップ数を決めることで、 n進数表現してもよい。

メモリなど、同じセルが規則的に繰り返し配置して使用される場合、全セルの変数べクトルの全てを対象として最適値探索を行うのではなく、グループ化して染色体の長さを縮小し、最適化を容易にすることができる。たとえば第 1 8図において、全てのセルが同種の図形パターンで構成され、その図形が左右対称、上下対称であると仮定した場合、.全セルの変数べクトルを全て最適化対象とするのではなく、タイプ Aから Fまでの 4種類に分類し、 4個のセルの図形を定義する変数ベクトル (X¹ X² .. X⁴)だけを最適化し、その結果をタイプ別に全てのセルへ適用することで、マスク全体を調整したことと同様の効果を得ることができる。例えば、第 1 8図において、セル 8 1は周囲 8つのセルの内、上側および左側の 5つのセノレが存在せず、右側および下側の 8 2, 8 3， 84の 3つのセが存在する。また、セル 81及びその周囲のセル（82， 8 3， 84) に対して、セル 90及びその周囲のセル (8 9, 92， 9 1) は左右対称に配置され、セル 87及びその周囲のセル（8 8, 85， 86) は上下対称に配置されている。従つて、セル 8 1の最適化の結果をセル 90やセル 8 7にも用いることができる。このようにして最適化の調整過程を省略することができる。

[初期化：評価関数の決定] 染色体の適応度を得るための方法として、ここでは第 1の実施形態と同様の手続きを採用する。ただし、ステップ（3 ) における寸法の測定は第 1 9図に示す 4箇所で行った。通常の半導体チップの製造において、要求される寸法精度に関して、わずかな誤差も許されない部分や、精度が要求されない部分が混在している。そこで、高い精度が要求される部分を選択的に寸法計測して適応度計算を行うことにより、マスク設計者の意図を反映した最適化を容易にすることができる。同様に、マスク設計段階において、光近接効果の出やすい箇所を特定することが可能な場合、適応度を算出するときに、その部分に大きく重み付けを施すことにより、調整の難しい箇所から優先的に最適化を容易にすることができる。

本実施形態では、シミュレーションにより予測されたレジストパターンと設計値とを比較するため、適応度計算のステップ（3 ) において、数箇所の寸法を計測していたが、第 2 0図のようにレジストパターンと設計パターンの差分図形の面積を使用することにより、寸法計測されない箇所での予期しない異常を漏れなく検出することが可能となる。この場合、差分図形の面積の逆数などを評価値として、遺伝的アルゴリズムによるパラメータ最適化が行われる。

また、適応度計算のステップ（4 ) において、誤差の和の逆数を適応度として採用したが、あらかじめ決めた定数からの減算値を適応度としてもよレ、。

さらに、適応度計算のステップ（2 ) において、酸拡散のシミュレーションも併せて行うことにより、レジストパターンをより正確に予測できるようになるため、最適化の精度を向上させることができる。

[初期化：初期染色体集団の発生]

第 1の実施形態と同様に、ランダムに初期染色体集団を発生させる。探索速度を向上させるために、モデルベース〇 P Cで捕正した結果に微小な摂動をかけた初期集団からスタートしてもよい。

[染色体の評価]

第 1の実施形態と同様に、上記「初期化：評価関数の決定」において決められた、染色体の評価手順に従って、全ての染色体を評価し、適応度を計算する。

[次世代集団の生成：選択]

第 1の実施形態と同様に、ルーレット選択法を使用する。トーナメント選択法やランク選択法などの交叉方式や、 M G G (Minimal Generation Gap) 方式などの世代交代モデルを使用してもよい（参考文献：佐藤ら，「遺伝的アルゴリズムにおける世代交代モデルの提案と評価」，人工知能学会誌， Vol. 12， No. 5, 1997)。

[次世代集団の生成：交叉]

第 1の実施形態と同様に、一様交叉を使用する。その他に、ランダムに選択された遺伝子座を交換するのではなく、荷重平均して得られる値を用いてもよい。

探索速度や精度を向上させるため、実数値表現された染色体向きに開発された交叉方式である UNDX (Unimodal Normal Distribution Crossover)やシンプレタス交叉、 EDX (Extrapolation- directed Crossover)などを使用してもよい（参考文献：佐久間ら，「実数値 GAによる非線形関数の最適化：探索空間の高次元化における問題点とその解決法」，第 1 5回人工知能学会全国大会第 2回 AI若手の集い MYC0M2001, 2001)。

染色体を 2値ベクトルで表現する場合には、一様交叉以外に、多点交叉を使用することもできる。

[次世代集団の生成：突然変異] 第 1の実施形態と同様に、正規分布に従って生成される乱数を用いた突然変異を使用する。探索速度や精度を向上させるため、集団全体の適応度の向上速度を監視し、一定期間以上向上しなかった場合に突然変異率を一時的に増大させる Adaptive Mutation法を併用してもよレヽ。

[探索の終了条件]

第 1の実施形態と同様に、設計値との誤差が 0若しくは一定値以下となった場合、あるいは染色体の評価回数が一定値以上になった場合に探索を終了させる。

以上が、本実施形態で用いた遺伝的アルゴリズムの説明であるが、山登り法、シンプレックス法、最急降下法、焼きなまし法、動的計画法など、他の探索手法を併用することにより、探索速度や精度を向上させることができる。また、遺伝的アルゴリズム以外にも、進化戦略（Evolution Strategy ; E S ) や、遺伝的プログラミング（Genetic Programming ; G P ) など、他の盲目的探索手法あるいは確率的探索手法を使い分けることにより、一層の探索速度向上と精度向上を実現できる。

以上において、予め O P C処理を行ったセルライブラリを用いて半導体チップを作成し、周囲のセルライブラリの影響を高速処理が可能な遺伝的ァルゴリズムを利用して最適化するので、従来の全てのパターンに対し O P C処理を行う方法に比べて、処理時間を 1 0分の 1以下に短縮できる。

(第 3の実施形態）

第 1の実施形態記載のマスクパターン生成方法を用いて S R AM部分と論理回路部分を持つシステム L S Iを製造した。そのシステム L S Iの最小ゲート幅は 4 0 n mで、最小ピッチは 1 6 0 n mである。論理回路部は任意ピッチ配線を許し、セル間では最小間隔以外の配置制限も設けていない。このため従来からの IPが継承でき、プラットフオームとしての展開性が高く、多品種に応用できるレィァゥトルールとなっている。

上記緩いレイァゥトルールの下でこの寸法の補正パターンをルールベース o P Cで作成すると、アクティブ領域内でのゲートパターン寸法に部分ばらつきが生じる。例えばパッドに近い根元の部分ではくびれや太りが生じ、これが原因でデバイス特性を劣化させていた。また露光量変動やフォーカス変動に対する露光マージンが少なく、半導体装置としての歩留まりが低いという問題があった。また市販のモデルベース O P Cでマスク作成パターンを生成すると 7日という長い時間がかかった。

システム L S Iは特定ユーザ向けのものであり、製品サイクルが短く、短期間に製造する必要がある。その期間が生命線で、デバイスとしての価値ばかりでなく、それを組み込んだ製品の市場性をも左右する。枚葉処理で優先的に処理するとウェハプロセス期間は最短で 2週間であり、マスク供給は迅速となる。従来、マスク作成パターンの生成期間を実用的な 1日程度にするためには、部分的にルールベース O P Cを適用するしかなく、前述のように歩留まりの低下などの問題を引き起こしていた。第 1の実施形態記載のマスクパターン生成方法を適用することにより、マスクパターン作成に要する時間は 1日で、しかもモデルベース o P Cを全面に適用した場合と同等のデバイス特性及ぴ歩留まりを得ることができた。なお、ウェハプロセスに枚葉処理を適用することにより、ウェハプロセス待ち時間を低減でき、マスク供給速度とのバランスが取れてシステム L S Iの出荷タイミングが早まるという効果が得られた。以上について、第 2 1図を引用しながら説明を加える。第 2 1図はシステム

L S I のマスクパターンデータ準備、マスク作製、およびウェハプロセス工程をフローチャートの形で示したものである。左側にマスクパターンデータ準備工程を、中央にマスク作製を、そして右側にウェハプロセス工程とタイミングを示している。

論理設計を基にパターンレイァゥト設計が終わると、 L S Iの製造が始まる。ウェハプロセスフローとしては、アイソレーション（アクティブ領域間の分離）を作るための成膜、リソグラフィ、エッチング、絶縁膜埋め込み、より平坦化をするための C M Pダミーパターン作製のためのリソグラフィ、エッチング、 C M Pと続いてアイソレーションを形成する。その後インブラ打ち分け用の！）ソグラフィ、インプラを行ってゥエル層を形成し、ゲート用成膜、リソグラフィ、エツチング、インブラ打ち分け用のリソグラフィ、インブラ、 L D D用成膜、 L D.D 加工、インプラを行ってゲートを形成する。その後絶縁膜を成膜し、コンタクト孔用リソグラフィ、エッチングを行って導通孔を空け、導電膜を形成後リソダラフィとエッチングを行い、配線層を形成する。その後図示はしていないが層間絶縁膜の形成と開口の形成、導電膜の被着、 C M Pにより層間配線を形成していく。

このウェハプロセスフローに対応するようにマスクを準備する必要がある。マスクは大別して寸法精度の必要なクリティカル層用とノンクリティカル層用とがあり、前者はデータ量の膨大な O P Cが必要である。後者は簡易化した O P C か単なる図形演算、あるいはデータそのもので十分である。クリティカル層の代表はアイソレーション、ゲート、コンタクト、第 1、第 2配線である。

マスクパターン O P Cデータはまずクリティカル層か否かを判断後、作製手順に入る。まず、必要なアイソレーション用の準備を行う。次いで、すでに作られている O P E (Optical Proximity Effect) 補正用セルライブラリから適合するものを抽出し、それらのパターンを組み合わせて第 0次の O P C済みパターンを組み上げる。そして第 1の実施形態の遺伝的アルゴリズム手法を基にして隣接パターンの影響を考慮した捕正を行って最終的な O P Cパターンを作り、そのデータを基にマスクを作製する。次に同じ手法でゲート層、コンタクト層、配線層のパターンデータおよびマスクを準備していく。ここでは各層を直列に準備していく手順を示したが、並行して準備しても良い。但し、並行する場合はデータ作成のシステムが複数必要となり、大きな設備が必要となる。各層を直列に処理でき、その処理速度がウェハプロセス処理のタイミングと合うものであればシステムを小型化できるというメリットがある。ノンクリティカル層は前述のように別パスを使ってマスクパターンデータが準備される。

クリティカル層であるアイソレーション層は頭出しの層なので、そのマスク準備が遅れると、ウェハ払い出しも遅れることに直結する。このためアイソレーシヨン層のマスクパターンデータの完成期間はとても重要である。本実施形態ではマスク作製とあわせても 1日で準備でき、通常の 2日に比べ半減できた。

次のゲート層用リソグラフィまではこの大分類での工程数で 9工程、洗浄などの詳細工程まで含めると約 5 0工程（図示せず）有るが、枚葉処理で処理すれば 2日で処理できる。この間にゲート層用マスクを準備しないと待機によるロスが生じる。ゲートは極めて高い寸法精度が要求されるため、従来法によれば、マスク描画、検査のための時間が約 1日かかり、マスクパターンデータの準備のために 7日かかった。このように、従来法の場合、データ作成設備を大型化し、アイソレーションパターン作成と並行してデータ作成に取り掛かっても、ウェハ処理のスピードに追いつくようにマスクパターンデータの準備をすることが極めて困難であった。これに対し、本実施形態によれば小型のパターンデータ作成設備であっても 1日でマスクパターンデータの準備をすることができた。

ゲートパターンには高い寸法精度が要求されるので、ルールベース〇 P Cではデバイス特性を十分に確保するのが難しく、かといつてモデルベース O P Cでは複雑な処理になるのでゲートパターンの作成のために多大の時間がかかるという問題があり、この問題は、他の層における場合より重大である。このため本実施形態の製造方法は特にグートパターン作成に有効であった。

(第 4の実施形態）

本発明の調整すべき変数の他の実施形態を示す。第 2 2図の 1 0 0 1は対象としたセルライプラリのセルで、この中に形成されたパターンはセル単体での O P Cが施されている。この中で周囲の影響により O P Cの修正を受けるパターンの含まれる領域がハッチングされたペリフエラル領域でその領域の幅 1 0 0 2は露光装置の露光波長； Iと使用したレンズの開口数 N A、および使用したレジストの酸拡散定数、規格寸法精度などに依存するが、約 2 λ /Ν Αである。

このペリフエラル領域にあるパターンレイァゥト例を第 2 3図に示す。図中、 1 0 0 3はセル部境界領域、 1 0 0 4はァクティブ領域（拡散層領域）、 1 0 0 5 はゲートおよぴゲート配線、 1 0 0 6は導通孔（通例コンタクトと称す）を示す。アクティブ領域 1 0 0 4の外側はフィールドと呼ばれる半導体基板との絶縁領域で、アイソレーションと呼ばれる領域である。セルとセルとの配置の関係で、セル単位で〇 P C処理された後に補正処理が必要となる部分をアクティブ層（アイソレーシヨン層）、ゲート層、およびコンタクト層に分けて説明する。

[アイソレーション層]

第 2 3図に示されたゲート幅 w 1、コンタクト-拡散層間合わせ余裕 d 1、 d 2、隣接セル間との解像不良（パターン繋がり不良）回避余裕 s 1、拡散層へのゲート配線乗り上げ不良回避余裕 s 2が再 O P C調整部位である。ゲート幅 w l が規格の精度に収まらない場合は狭チャネル効果によるトランジスタ特性の劣化、コンタクト-拡散層間合わせ余裕 d 1、 d 2が取れなくなると接触抵抗の増加による導通不良が起こる。

アクティブ領域の調整すべき変数の例を第 2 4図〜第 2 7図を引用して説明する。第 2 4図はゲート幅 w 1の調整変数の実例で、幅 m w lを前述の遺伝的ァルゴリズム手法を用いて調整する。第 2 5図はコンタクト-拡散層間合わせ余裕 d 1、 d 2の調整変数の実例で、拡散層の端を幅 h l、長さ h 2のハンマーヘッド状に変形し、前述の遺伝的アルゴリズム手法を用いて調整する。第 2 6図は隣接セル間との解像不良（パターン繋がり不良）回避の実例で、アクティブ領域 1 0 0 4の先端の後退量を変数 i 1とする。第 2 7図は拡散層へのゲート配線乗り上げ不良回避の例で、グート配線 1 0 0 5に対向する部分の後退領域の長さ i 3と幅 i 2が変数である。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整する。

[ゲート層]

第 2 8図に示されたゲート長 1 1、隣接セル間との解像不良（パターン槃がり不良）回避余裕 s 4、拡散層へのゲート配線乗り上げ不良回避余裕 s 3、ァクティブ領域からの突き出し量 P 1が再 O P C調整部位である。ゲート長 1 1が規格の精度に収まらない場合はトランジスタの閾値電圧コントロールがままならなくなつてトランジスタ特性が大いにばらつくため、回路動作が不安定となる。

ゲートおよびゲート配線パターンの調整すべき変数の例を第 2 9図（a ) 及び（b ) 〜第 3 2図（a ) 乃至（c ) を引用して説明する。

第 2 9図（a ) 及ぴ（b ) はゲート長 1 1の調整変数の実例である。ゲート長は最も敏感にトランジスタ特性に影響を与える寸法なので、特に高い寸法精度が要求される。通常グート配線の一部に配線層と導通を取るためのパッドが形成されるため、その部分からの回折光の影響を受けて転写パターンが変形する。少なくともアクティブ領域上でその変形を防止するために、第 2 9図（a ) の 1 0 0 5 aに示すような複雑な O P Cをかけている。ここではまずはセル単独の場合で所望の寸法精度が得られるように O P Cをかけておく。その後、外周に配置された別のセルパターンを参照して、第 2 9図（b ) に示すようにその O P Cの外形を維持したまま、線幅 milを変数にして前述の遺伝的アルゴリズム手法を用いて調整した。

第 3 0図は隣接セル間との解像不良（パターン繋がり不良）回避例である。セル単独の場合の O P Cがかかったゲート配線パターン 1 0 0 5 aの先端後退量 mhl を変数とする。第 3 1図は拡散層へのゲート配線乗り上げ不良回避の例で、この場合の変数は拡散層（アクティブ層） 1 0 0 4に対向するゲート配線の後退部の幅 i 4と奥行き ί 5が変数である。

第 3 2図（a ) 〜（c ) はアクティブ領域からの突き出し補正の例である。設計レイアウトは第 3 2図（a ) に示すような矩形なレイアウトであるが、実際パターン転写を行なうと、露光光の回折およびレジストの酸拡散などの効果によつてパターン端が第 3 2図（b ) のように丸まった形状となる。この丸まり部がァクティブ領域にかかるとパンチスルーなどの現象によりトランジスタ特性が劣化する。そこで一定量以上の突き出しが確保されなければならない。第 3 2図（ c ) に示すように、この場合の変数はゲート端に幅 h3、長さ h4のハンマーヘッドとした。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整した。

[コンタクト層]

第 3 3図にコンタクト層のレイァゥト例を示す。外部セルの影響を受けて O P Cを捕正処理するパターンは、外部セノレのパターン 1 0 0 8 a〜 eからの相互作用領域 1 0 0 9 a〜 eにかかるパターンで、図中 1 0 0 6 a〜eで示される。これらの相互作用領域の半径はレジストの酸拡散定数、規格寸法精度などに依存するが、約 2 ZNAである。第 3 4図に示すように、この再 O P Cのかかるパターン 1 0 0 6 f の変数は高さ h5、幅 h6であり、またその中心位置 1 0 2 0も変数として位置ずれ補正も行なう。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整した。産業上の利用可能性

以上説明したように、本発明の光リソグラフィの光近接補正におけるマスクパターン,設計方法および設計装置を用いれば、半導体装置の製造方法における大規模集積回路のマスクパターン設計を高速、かつ容易にする。従ってマスクパタ —ンを早く、安価に作ることができるので、大規模集積回路を効率的に製造でき、製造された大規模集積回路の断線等の故障の発生も少なく、従って信頼性が向上し、歩留まりも改善される。また、マスクパターンの設計時間が従来より約 1桁短縮されることにより、マスクパターンを大量に使うカスタム I c等のコスト · ダウンが図れ、産業上の応用分野も拡大する効果がある。例えば、多品種少量生産のデジタル情報家電に向けたシステム L S Iの開発に低コストで対応することができる。

Claims

36

請求の範囲

マスクパターンを露光してパターンを形成する際に生じる形状変化を補正する近接効果補正の処理を施されたセルのライブラリを有し、

複数の前記セルライブラリを配置してマスクパターンを設計する工程と、前記セルライブラリに施した近接効果補正の補正量を、周囲に配置したセルライブラリのパターンの影響を考慮して変化させる工程とを含むことを特徴とするマスクパターン設計方法。

前記セルライブラリの設計工程には、前記近接効果補正を行なうために調整すべき変数を定義し、登録する工程を含むことを特徴とする前記請求項 1に記載のマスクパターン設計方法。

前記セルライブラリを、周囲のパターンの影響度を把握する工程と、前記変数を最適化する工程によって、補正処理を行うことを特徴とする前記請求項 2に記載のマスクパターン設計方法。

前記の変数を最適化する工程は、遺伝的アルゴリズム法により行なわれることを特徴とする前記請求項 3に記載のマスクパターン設計方法。

前記請求項 1 ~ 4の内、いずれか 1項に記載のマスクパターン設計方法を実施する機能を有するアルゴリズムからなるコンピュータ ·プログラム。前記請求項 1〜4の内、いずれか 1項に記載のマスクパターン設計方法により形成されたマスクパターンを用いて製造された半導体デバイス。

前記請求項 1〜4の内、いずれか 1項に記載のマスクパターン設計方法により形成されたマスクパターンを用いて製造することを特徴とした電子 37 回路装置の製造方法。

前記単体で近接効果補正の処理を施されたセルのペリフラル領域に対し周囲に配置したセルライブラリのパターンの影響を考慮して変化させる工程とを含むことを特徴とする前記請求項 1〜 4の内、いずれか 1項に記載のマスクパターン設計方法。

ゲート ·パターンを前記請求項 1〜4の内、いずれか 1項に記載のマスクパターン設計方法により補正したマスクパターンを用いて製造することを特徴とした半導体装置の製造方法。

前記ゲート■パターンの調整変数が、グート幅および/またはグート長であることを特徴とした前記請求項 9記載の半導体装置の製造方法。

アイソレーション形成用パターンを前記請求項 1〜4の内、いずれか 1項に記載のマスクパターン設計方法により補正したマスクパターンを用いて製造することを特徴とした半導体装置の製造方法。

前記アイソレーション形成用パターンの調整変数が、拡散層領域の幅、後退量、または突き出し量、もしくはこれらの組み合わせであることを特徴とした前記請求項 1 1記載の半導体装置の製造方法。

コンタクト ·パターンを前記請求項 1〜4の内、いずれか 1項に記載のマスクパターン設計方法により補正したマスクパターンを用いて製造することを特徴とした半導体装置の製造方法。

前記コンタクト 'パターンの調整変数が、高さ、幅おょぴ中心位置であることを特徴とした前記請求項 1 3記載の半導体装置の製造方法。

前記請求項 1〜4の内、いずれか 1項に記載のマスクパターン設計方法に 38 より形成されたマスクパターンを用い、かつ枚葉処理ウェハプロセスにて製造することを特徴とした半導体装置の製造方法。