WO2006034686A2 - Verfahren zur herstellung eines dünnfilmhalbleiterchips - Google Patents

Verfahren zur herstellung eines dünnfilmhalbleiterchips Download PDF

Info

Publication number
WO2006034686A2
WO2006034686A2 PCT/DE2005/001684 DE2005001684W WO2006034686A2 WO 2006034686 A2 WO2006034686 A2 WO 2006034686A2 DE 2005001684 W DE2005001684 W DE 2005001684W WO 2006034686 A2 WO2006034686 A2 WO 2006034686A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer sequence
contact point
active layer
growth substrate
compound semiconductor
Prior art date
Application number
PCT/DE2005/001684
Other languages
English (en)
French (fr)
Other versions
WO2006034686A3 (de
Inventor
Andreas PLÖSSL
Wilhelm Stein
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to JP2007533864A priority Critical patent/JP2008515210A/ja
Priority to EP05791446.7A priority patent/EP1794816B1/de
Priority to US11/576,343 priority patent/US20080268560A1/en
Priority to KR1020077009684A priority patent/KR101249432B1/ko
Publication of WO2006034686A2 publication Critical patent/WO2006034686A2/de
Publication of WO2006034686A3 publication Critical patent/WO2006034686A3/de
Priority to US13/234,599 priority patent/US20120070925A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Definitions

  • the invention relates to a method for producing a thin-film semiconductor chip.
  • Thin-film semiconductor chips are known, for example, from publication EP 0 905 797 A2.
  • an active layer sequence based on a III / V compound semiconductor material which is suitable for emitting electromagnetic radiation is applied to a growth substrate. Since a growth substrate tuned to the III / V compound semiconductor material usually absorbs a portion of the electromagnetic radiation generated by the active layer sequence, the active layer sequence is separated from the growth substrate and applied to another support in order to increase the light yield.
  • the connection between active layer sequence and carrier is made by gluing or soldering.
  • the reflective layer sequence has the task of guiding electromagnetic radiation to the radiation-emitting front side of the thin-film semiconductor chip and thus to increase the radiation yield of the chip.
  • the reflective layer sequence comprises at least one dielectric layer.
  • the dielectric layer is patterned photolithographically for the backside electrical contacting of the active layer sequence, so that openings in the dielectric layer are at the back of the active layer sequence arise.
  • a metal layer is applied, which fills the openings and connects to each other, so that the active layer sequence als ⁇ has back contact points, which are electrically conductively connected to each other.
  • the metallic layer contains substantially Au and at least one dopant such as Zn. By annealing the metallic layer, the dopant is diffused into the III / V compound semiconductor material. With a suitable choice of the dopant, charge carriers in the III / V compound semiconductor material are thus generated more frequently at the interface with the metallic layer, which leads to an electrical contact point with a substantially ohmic characteristic.
  • DE 10046 170 A1 also describes a process in which, with the aid of a laser, electrically conductive contact points of a solar cell are produced by a passivating layer.
  • the object of the present invention is to specify a simplified method for producing a thin-film semiconductor chip and in particular the electrically conductive contact points of the active layer sequence.
  • This object is' by a method comprising the steps ge Frankfurtss claim 1, by a method in accordance with patent claim 4 and hydrogenated by a method according to claim 5 solves.
  • a method of manufacturing a thin film semiconductor chip based on a III / V compound semiconductor material capable of generating electromagnetic radiation comprises the steps of:
  • an active layer sequence which is suitable for generating electromagnetic radiation, on a growth substrate, with a front side facing towards the growth substrate and a rear side facing away from the growth substrate,
  • the reflective layer sequence between the active layer sequence and the carrier comprises at least one dielectric layer and one metallic layer, the dielectric layer containing, for example, SiN x and the metallic layer containing Au and Zn, for example.
  • the dielectric layer can also comprise phosphosilicate glass, wherein such a dielectric layer with phosphosilicate glass is preferably encapsulated by a further encapsulation layer, which comprises, for example, silicon nitride, in order largely to inhibit corrosion. prevent moisture from reaching the phosphosilicate glass layer and forming phosphoric acid.
  • a reflecting layer system for application to a III / V compound semiconductor material is described, for example, in the application DE 10 2004 040 277.9, the disclosure content of which is hereby incorporated by reference.
  • the reflective layer sequence comprises at least one dielectric layer
  • at least one contact point must be formed through the reflective layer sequence toward the rear side of the active layer sequence for backside electrical contacting of the active layer sequence.
  • the opening within the dielectric layer toward the rear side of the active layer sequence, within which an electrically conductive contact point is subsequently formed is created with the aid of a laser.
  • the reflective layer system may also comprise further layers. These may, for example, be layers for encapsulating the dielectric or metallic layer or layers for promoting adhesion between individual layers of the reflective layer sequence. Through these layers can usually be created openings by means of a laser and a electrical contact point are formed within these openings to the back of the active layer sequence.
  • the rear contact point is tempered in a subsequent step.
  • Diffuse compound semiconductor material With a suitable choice of the metallic material, taking into account the backside III / V compound semiconductor material, it is thus possible to produce an electrically conductive contact point with the backside I-II / V compound semiconductor material having a substantially ohmic characteristic.
  • the rear-side electrically conductive contact point is tempered with the aid of a laser.
  • the metallic layer of the reflective layer sequence for example different types of metals, of which one has poorer reflective properties than others and if these two metals separate during the annealing process due to different diffusive properties, metal atoms with poorer reflective properties can be formed Accumulate properties locally and thus reduce the reflectivity of the reflective layer sequence.
  • An example of this is a reflective layer sequence on a p-doped III / V compound semiconductor material, which comprises a dielectric layer and a metallic layer, wherein the metallic layer contains Au and Zn. Au has very good reflectivities for electromagnetic radiation in the red spectral range of the visible light.
  • Zn is well suited to diffuse during annealing in the p-doped III-V compound semiconductor and thus to give the electrically conductive contact point a largely ohmic characteristic. If regions of the reflective layer sequence are then exposed to elevated temperatures, the Zn atoms can also migrate to the interface with the dielectric layer. However, since Zn has reduced reflectivities, especially for electromagnetic radiation having wavelengths in the red region of visible light, compared with Au, the quality of the reflective layer sequence for red light is thereby reduced.
  • metal atoms can also diffuse into the active layer sequence in the case of non-local tempering processes. As a rule, they are stubs which promote non-radiative recombination of photons and thus reduce the efficiency of the thin-film semiconductor chip. In order to avoid this, there is generally a sufficient increase in the active layer sequence. thick layer of inactive III / V-
  • the contact is tempered locally with a laser according to the invention, the thickness of this non-active III / V compound semiconductor material and thus the thickness of the thin-film semiconductor chip can advantageously be reduced.
  • Compound semiconductor material which is suitable for generating electromagnetic radiation comprises in particular the following steps:
  • a reflective layer sequence which comprises at least one metallic layer and at least one dielectric layer on the rear side of the active layer sequence
  • the layers of the reflective layer sequence are applied one after the other and subsequently energy with the aid of a laser into limited volume ranges of the laser beam introduced reflective layer sequence.
  • the laser heats the dielectric layer and the metallic layer so that the dielectric layer decomposes or melts, or both.
  • the locally molten material of the metallic layer can therefore form an electrically conductive contact point towards the rear side of the active layer sequence.
  • This method offers the same advantages as the method according to claim 1. Furthermore, this method has the advantage that the contact point usually does not have to be tempered, since the energy is introduced locally at the interface to the I-II / V compound semiconductor material and so At the same time, metal atoms can diffuse into the III / V compound semiconductor material during the formation of the contact point.
  • Compound semiconductor material which is suitable for generating electromagnetic radiation comprises in particular the following steps:
  • an active layer sequence which is suitable for generating electromagnetic radiation, on a growth substrate, with a front side facing towards the growth substrate and a rear side facing away from the growth substrate,
  • the rear electrical contact point is tempered with the aid of a laser in order to obtain a contact point with a substantially ohmic characteristic.
  • the method offers the advantage that a Beauf ⁇ tion of the entire semiconductor chip for annealing the back-side contact and in particular the active Schichtfol ⁇ ge, can be avoided.
  • a ver ⁇ gütende layer sequence is applied to the front of the active layer sequence, which comprises at least one der ⁇ lectric layer.
  • at least one metallic layer is applied to the annealing layer sequence and energy is introduced by means of a laser into defined limited volume areas of the tempering layer sequence and the metallic layer, so that at least one front-side electrically conductive contact point to the front of the active Layer sequence is accessible ⁇ forms.
  • the tempering layer sequence may, for example, contain a dielectric layer which comprises glass and is structured in such a way that the coupling-out of electromagnetic radiation at the front side of the thin-film semiconductor chip is improved. Furthermore, a hardening layer sequence can additionally or exclusively have a protective and passivating function.
  • the formation of front contact points by a tempering layer sequence containing at least one dielectric layer to the front of the active layer sequence is analogous to the formation of back contact pads ge according to claim 4 ge by a reflective Schichtfol ⁇ containing a dielectric layer.
  • the dielectric layer is again locally decomposed or melted or both, and the locally molten material of the metallic layer provides an electrically conductive contact point to the front side of the active layer sequence ago.
  • the formation of front-side contact points with the aid of a laser offers the same advantages as the advantages described above in the formation of rear contacts with the aid of a laser.
  • a front-side contact point can pass through the annealing layer sequence be formed by at least one opening is created by the annealing layer sequence using a laser.
  • a metallic layer is subsequently applied thereto, which fills the opening with metallic material and thus produces an electrically conductive contact points to the front side of the active layer sequence.
  • a thin-film light-emitting diode chip is characterized in particular by the following features: on a first main surface of a radiation-generating epitaxial layer sequence facing a carrier element, a reflective layer or layer sequence is applied, which reflects at least part of the electromagnetic radiation generated in the epitaxial layer sequence back into it ; and the epitaxial layer sequence has a thickness in the range of 20 ⁇ m or less, in particular in the range of 10 ⁇ m.
  • the epitaxial layer sequence contains at least one semiconductor layer with at least one surface which has a thorough mixing structure which ideally leads to an approximately ergodic distribution of the light in the epitaxial epitaxial layer sequence, that is to say it preferably has an as ergodically stochastic scattering behavior as possible ,
  • a thin-film light-emitting diode chip in the area of the rear side comprises a p-doped III / V
  • the contact point preferably comprises at least one of the elements Au and Zn.
  • the phosphide III / V compound semiconductor material is Al n Ga H1 In 1 - U - Tn P, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1, regardless of the doping.
  • This material does not necessarily have to have a mathematically exact composition according to the above formula. Rather, it may comprise one or more dopants and additional constituents which have the characteristic physical properties of one of the essentially do not change.
  • the above formula contains only the essential components of the crystal lattices (Al, Ga, In, P), even if these can be partially replaced by small amounts of other substances.
  • Au represents a material with good reflective properties for electromagnetic radiation with wavelengths in the red region of visible light.
  • Zn diffuses when Tem ⁇ pern the contact point in the p-doped phosphide IIl / V compound semiconductor material and occupies there preferably tenter places of the group III superlattice with creation of holes. As a result, the number of charge carriers (holes) is increased, which generally leads to an improved characteristic of the electrical contact point.
  • the contact point preferably comprises at least one of the elements Au and Ge.
  • Au is preferably used as material for the contact point due to its good reflective properties.
  • Ge preferably also occupies lattice sites of the group III superlattice upon annealing of the contact, but as group IV element carries one more electron than the atoms of the group III superlattice and thereby increases the number of electrons in this region.
  • the contact point preferably comprises at least one of the elements Pt, Rh, Ni, Au, Ru, Pd, Re and Ir ,
  • the nitride III / V compound semiconductor material is Al n Ga m Ini_ n _ m N, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ l, regardless of the doping.
  • This material does not necessarily have to have a mathematically exact composition according to the above formula. Rather, it may comprise one or more dopants and additional constituents which have the characteristic physical properties of one of the Al n Ga m Ini n . m N material in wesentli chen not change.
  • the above formula contains only the essential constituents of the crystal lattice (Al, Ga, In, N), even if these may be partially replaced by small amounts of other substances.
  • the contact point preferably comprises at least one of the elements Ti, Al, and W.
  • the side of the active layer sequence onto which the contact point is applied comprises a phosphide III / V compound semiconductor material
  • this side can additionally or alternatively also contain an arsenide IIl / V compound semiconductor material include.
  • the materials which are preferably used for the contact points depending on the doping, do not generally deviate from the abovementioned ones.
  • the side of the active layer sequence to which the pad is applied comprises a nitride III / V compound semiconductor material
  • this side may also further comprise an arsenide III / V compound semiconductor material in addition to the nitride III / V compound semiconductor material.
  • the materials which are preferably used for the contact points depending on the doping preferably do not deviate from those mentioned above.
  • the arsenide IIl / V compound semiconductor material is Al n Ga m In min - m As, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1, independently of the doping. This material does not necessarily have to have a mathematically exact composition according to the above formula.
  • the above formula contains only the essential components of the crystal lattice (Al, Ga, In, As), even though these may be partially replaced by small amounts of other substances.
  • FIGS. 1 a to 1 b show schematic representations of various method stages of a first exemplary embodiment according to one of the methods
  • FIGS. 2 a to 2 b show schematic representations of further stages of the first exemplary embodiment according to one of the methods
  • FIGS. 3a to 3b show schematic representations of two procedural stages of a second exemplary embodiment according to one of the methods
  • FIGS. 4a to 4c show schematic representations of further stages of the second exemplary embodiment according to one of the methods
  • FIGS Figures 5a to 5d schematic representations of other Ver ⁇ stages of a third embodiment according to one of the method.
  • an active layer sequence 1 based on a III / V curve is used to produce a thin-film LED chip.
  • the side of the active layer sequence I 7 which points to the growth substrate 2 is referred to as the front side 12 and the side of the active layer sequence I 7 which is opposite to the front side 12, as the back side 11.
  • the active layer sequence 1 is suitable for emitting electromagnetic radiation and has, for example, a radiation-generating pn junction or a radiation-generating single or multiple quantum well structure. Such structures are known to the person skilled in the art and are therefore not explained in any more detail.
  • the active layer sequence 1 comprises, for example, AlGaInP or GaInN, the front side 12 of the active layer sequence 1 being n-doped and the backside 11 being p-doped.
  • an active layer sequence 1 is to be grown epitaxially based on a nitride III / V compound semiconductor material, it is possible to use, for example, GaN, SiC or sapphire as the material for the growth substrate 2.
  • a suitable growth substrate 2 for the epitaxial growth of an active layer sequence 1 based on a phosphide III / V compound semiconductor comprises, for example, GaAs.
  • a dielectric layer 3 is applied, which, for example, comprises SiN x .
  • Point-shaped openings 4 are produced in the dielectric layer 3 with the aid of a laser, so that the rear side 11 of the active layer sequence 1 is exposed within these openings 4.
  • These openings 4 generally have a diameter of 1 .mu.m to 20 .mu.m, so that in the subsequent process steps, a contact point 6 is formed with a diameter of this size.
  • a metallic layer 5 is applied subsequently to the dielectric layer 3, for example by vapor deposition or sputtering.
  • the dielectric layer 3 and the metallic layer 5 together form a reflective layer sequence 51.
  • the metallic layer 5 contains gold and Zn are preferably used.
  • the metallic layer 5 preferably contains Pt, Rh, Ni, Au, Ru , Pd, Re or Ir.
  • the openings 4 are filled and connected to each other with metallic material, so that electrically conductive contact points 6 are formed to the rear side 11 of the active layer sequence 1, which are electrically conductively connected to one another.
  • the contact point 6 is subsequently tempered.
  • the entire chip can be introduced into an oven, which is the chip of an environmental temperature of 450 0 C suspended.
  • the contact points 6 are preferably tempered locally with a laser. The annealing of electrical contact points 6 with the aid of a laser is described in the document DE 101413521, the disclosure content of which is hereby incorporated by reference.
  • the layer thicknesses are very thin in this case.
  • an electrically conductive contact point 6 made of a metallic material is likewise applied to the front sides 12 of the active layer sequence 1.
  • the metallic material contains essentially Au and Ge.
  • the metallic material preferably contains Ti, Al or W.
  • the front contact pad 6 is also annealed, flat ⁇ if particularly preferred with a laser.
  • a metallic layer 5 is applied to the dielectric layer 3.
  • spot-shaped regions 8 of the dielectric layer 3 and the metallic layer 5 are heated with a laser.
  • the material of the dielectric layer 3 at least partially decomposes or evaporates, and the material of the metallic layer 5 melts in this region 8, so that electrically conductive contact points 6 with substantially ohmic characteristics are formed with respect to the rear side 11 of the active layer sequence 1 ausil ⁇ the.
  • a carrier 7 is now applied to the metallic layer 5 and the growth substrate 2 is removed.
  • Front contact points 6 can now be applied, as described in the first embodiment.
  • the electrically conductive contact point 6 to the front side 12 of the active layer sequence 1 preferably like the rear contact point 6 according to the second exemplary embodiment.
  • a metalli ⁇ cal layer 5 is again applied to the dielectric layer 3 and energy by means of a laser in point-shaped areas 8 of the one or more dielectric layers 3 and the metallic layer 5 introduced.
  • an active layer sequence 1 is also applied to a growth substrate 2 in the exemplary embodiment according to FIGS. 5 a to 5 d, which is suitable for emitting electromagnetic radiation (compare FIG. 5 a).
  • a metallic reflective layer 5, for example made of Ag is subsequently applied to the rear side 11 of the active layer sequence 1, which is not separated from the active layer sequence 1 by a dielectric layer 3.
  • the metallic layer 5 represents the electrical contact point 6 to the rear side 11 of the active layer sequence 1.
  • a further layer can be arranged, for example, for adhesion promotion.
  • Such an adhesion-promoting layer is generally very thin and only carries a few nm.
  • the metallic layer 5 is tempered with the aid of a laser, as shown schematically in FIG. 5b.
  • a carrier 7 is fastened to the rear side 11 of the active layer sequence 1, for example by means of a joining layer 9 which contains adhesive or solder (cf. FIG. 5c).
  • the growth substrate 2 is removed and an electrical contact 6 is applied to the front side 12 of the active layer sequence 1.
  • This front-side electrical contact point 6 can, for example, as described in the Ausure- Examples are applied according to Figures 2a and 2b or Figures 4a to 4c described.

Abstract

Es werden zwei Verfahren zur Herstellung eines Dünnfilm-Halbleiterchips basierend auf einem III/V-III/V-Verbindungshalbleitermaterial beschrieben, wobei der Dünnfilmhalbleiterchip geeignet ist elektromagnetische Strahlung zu erzeugen. Gemäß dem ersten Verfahren wird eine aktive Schichtenfolge (1), die geeignet ist elektromagnetische Strahlung zu erzeugen, auf einem Aufwachssubstrat (2), mit einer zur Aufwachssubstrat (2) hinweisenden Vorderseite (12) und einer vom Aufwachssubstrat (2) wegweisenden Rückseite (11) aufgebracht. Auf die Rückseite (11) der aktiven Schichtenfolge (1) wird weiterhin mindestens eine dielektrische Schicht (3) als Teil einer reflektierenden Schichtenfolge (51) aufgebracht und Energie mit Hilfe eines Lasers in definiert begrenzte Volumenbereiche (8) der dielektrischen Schicht (3) eingebracht, so dass mindestens eine Öffnung (4) zur Rückseite (11) der aktiven Schichtenfolge (1) entsteht. Nachfolgend wird mindestens eine metallische Schicht (5) als weiterer Teil einer reflektierenden Schichtenfolge (51) aufgebracht, so dass die Öffnung (4) mit metallischen Material gefüllt wird und mindestens ein rückseitige elektrisch leitfähige Kontaktstelle (6) zur Rückseite (11) der aktiven Schichtenfolge (1) ausgebildet wird. Danach wird ein eines Trägers (8) auf der reflektierenden Schichtenfolge (51) angebracht, und des Aufwachssubstrates (2) entfernt. Gemäß dem zweiten Verfahren wird eine reflektierende Schichtenfolge (51) auf die aktive Schichtenfolge (1) aufgebracht und dann Energie mit Hilfe eines Lasers einen definiert begrenzten Volumenbereich (6) der reflektierenden Schichtenfolge (51) eingebracht, so dass mindestens eine rückseitige elektrisch leitfähige Kontaktstelle (6) zu der Rückseite (11) der aktiven Schichtenfolge (1) hin ausgebildet wird.

Description

Beschreibung
Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
Die Erfindung betrifft ein Verfahren zur Herstellung eines Dünnfilmhalbleiterchips .
Dünnfilmhalbleiterchips sind beispielsweise aus der Druck¬ schrift EP 0 905 797 A2 bekannt. Zur Herstellung derartiger Dünnfilmhalbleiterchips wird eine aktive Schichtenfolge auf Basis eines III/V-Verbindungshalbleitermaterials, die geeig¬ net ist, elektromagnetische Strahlung zu emittieren, auf ei¬ nem Aufwachssubstrat aufgebracht. Da ein auf das III/V- Verbindungshalbleitermaterial abgestimmtes Aufwachssubstrat meist einen Teil der von der aktiven Schichtenfolge erzeugten elektromagnetischen Strahlung absorbiert, wird zur Erhöhung der Lichtausbeute die aktive Schichtenfolge vom Aufwachssub¬ strat getrennt und auf einen anderen Träger aufgebracht . Die Verbindung zwischen aktiver Schichtenfolge und Träger wird durch Kleben oder Löten hergestellt .
Zwischen dem Träger und der aktiven Schichtenfolge befindet sich eine reflektierende Schichtenfolge. Die reflektierende Schichtenfolge hat die Aufgabe, elektromagnetische Strahlung zur Strahlung emittierenden Vorderseite des Dünnfilmhalblei¬ terchips zu lenken und so die Strahlungsausbeute des Chips zu erhöhen. In der Regel umfasst die reflektierende Schichten¬ folge mindestens eine dielektrische Schicht.
Wie beispielsweise in der Druckschrift DE 10 2004 004 780 Al beschrieben, wird zur rückseitigen elektrischen Kontaktierung der aktiven Schichtenfolge die dielektrische Schicht photoli¬ thographisch strukturiert, so dass Öffnungen in der die¬ lektrischen Schicht zur Rückseite der aktiven Schichtenfolge entstehen. Nachfolgend wird eine Metallschicht aufgebracht, die die Öffnungen füllt und miteinander verbindet, so dass die aktive Schichtenfolge rückseitige Kontaktstellen auf¬ weist, die miteinander elektrisch leitend verbunden sind. Die metallische Schicht enthält beispielsweise im Wesentlichen Au und mindestens einen Dotierstoff wie beispielsweise Zn. Durch Tempern der metallischen Schicht wird ein Eindiffundieren des Dotierstoffes in das Ill/V-Verbindungshalbleitermaterial be¬ wirkt . Bei geeigneter Wahl des Dotierstoffes werden so ver¬ mehrt Ladungsträger im Ill/V-Verbindungshalbleitermaterial an der Grenzfläche zur metallischen Schicht erzeugt, was zu ei¬ ner elektrischen Kontaktstelle mit im Wesentlichen ohmscher Charakteristik führt.
In der Druckschrift DE 10046 170 Al ist weiterhin ein Verfah¬ ren beschrieben bei dem mit Hilfe eines Lasers elektrische leitfähige Kontaktstellen einer Solarzelle durch eine passi- vierende Schicht erzeugt werden.
Aufgabe der vorliegenden Erfindung ist es, ein vereinfachtes Verfahren zur Herstellung eines Dünnfilmhalbleiterchips und insbesondere der elektrisch leitfähigen Kontaktstellen der aktiven Schichtenfolge anzugeben.
Diese Aufgabe wird 'durch ein Verfahren mit den Schritten ge¬ mäß Patentanspruch 1, durch ein Verfahren gemäß Patentan¬ spruch 4 und durch ein Verfahren gemäß Patentanspruch 5 ge¬ löst.
Weitere Ausgestaltungen und Weiterbildungen der Erfindung er¬ geben sich aus den abhängigen Ansprüchen 2, 3 und 6 bis 12.
Der Offenbarungsgehalt der Patentansprüche wird hiermit aus¬ drücklich in die Beschreibung aufgenommen. Ein Verfahren zur Herstellung eines Dünnfilmhalbleiterchips basierend auf einem III/V-Verbindungshalbleitermaterial, der geeignet ist, elektromagnetische Strahlung zu erzeugen, um- fasst die Schritte:
Aufbringen einer aktiven Schichtenfolge, die geeignet ist, elektromagnetische Strahlung zu erzeugen, auf einem Auf¬ wachssubstrat, mit einer zum AufwachsSubstrat hingewandten Vorderseite und einer vom Aufwachssubstrat abgewandten Rückseite,
Aufbringen mindestens einer dielektrischen Schicht als Teil einer reflektierenden Schichtenfolge auf die Rücksei¬ te der aktiven Schichtenfolge,
Einbringen von Energie mit Hilfe eines Lasers in definiert begrenzte Volumenbereiche der dielektrischen Schicht, so dass in dieser mindestens eine Öffnung zur Rückseite der aktiven Schichtenfolge hin ausgebildet wird, Aufbringen mindestens einer metallischen Schicht als wei¬ teren Teil der reflektierenden Schichtenfolge, so dass die Öffnung mit metallischen Material zumindest teilweise ge¬ füllt wird und mindestens eine rückseitige elektrisch leitfähige Kontaktstelle zur Rückseite der aktiven Schich¬ tenfolge ausgebildet wird,
- Anbringen eines Trägers auf der reflektierenden Schichten¬ folge, und Entfernen des Aufwachssubstrates.
Die reflektierende Schichtenfolge zwischen aktiver Schichten¬ folge und Träger umfasst mindestens eine dielektrische und eine metallische Schicht, wobei die dielektrische Schicht beispielsweise SiNx und die metallische Schicht beispielswei¬ se Au und Zn enthält . Weiterhin kann die dielektrische Schicht auch Phosphosilikatglas umfassen, wobei eine solche dielektrische Schicht mit Phosphosilikatglas bevorzugt von einer weiteren Verkapselungsschicht, die beispielsweise Sili¬ ziumnitrid umfasst, gekapselt wird, um weitestgehend zu ver- hindern dass Feuchtigkeit an die Phosphosilikatglasschicht gelangt und sich Phosphorsäure bildet. Ein solches reflektie¬ rendes SchichtSystem zur Aufbringung auf ein III/V- Verbindungshalbleitermaterial ist beispielsweise in der An¬ meldung DE 10 2004 040 277.9 beschrieben, deren Offenbarungs¬ gehalt insofern hiermit durch Rückbezug aufgenommen wird.
Da die reflektierende Schichtenfolge mindestens eine die¬ lektrische Schicht umfasst, muss zur rückseitigen elektri¬ schen Kontaktierung der aktiven Schichtenfolge mindestens ei¬ ne Kontaktstelle durch die reflektierende Schichtenfolge hin¬ durch zur Rückseite der aktiven Schichtenfolge hin ausgebil¬ det werden.
Gemäß dem Verfahren wird die Öffnung innerhalb der dielektri¬ schen Schicht zur Rückseite der aktiven Schichtenfolge hin, innerhalb der nachfolgend eine elektrisch leitfähige Kontakt¬ stelle ausgebildet wird, mit Hilfe eines Lasers geschaffen. Dies bietet den Vorteil, dass photolithographische Prozesse, die in der Regel zeit- und kostenintensiv sind, bei der Her¬ stellung des Dünnfilmhalbleiterchips reduziert werden können. Weiterhin sind bei diesem Verfahren vorteilhafterweise Kon¬ taktstellen mit sehr geringem Querschnitt möglich, da mit ei¬ nem Laser kleinere Strukturierungen geschaffen werden können, als mit photolithographischen Methoden.
Das reflektierende Schichtsystem kann neben der dielektri¬ schen Schicht und der metallischen Schicht auch weitere Schichten umfassen. Es kann sich hierbei beispielsweise um Schichten zur Kapselung der dielektrischen oder der metalli¬ schen Schicht oder um Schichten zur Haftvermittlung zwischen einzelnen Schichten der reflektierenden Schichtenfolge han¬ deln. Auch durch diese Schichten hindurch können in der Regel Öffnungen mit Hilfe eines Lasers geschaffen werden und eine elektrische Kontaktstelle innerhalb dieser Öffnungen zur Rückseite der aktiven Schichtenfolge ausgebildet werden.
Bei einer bevorzugten Ausführungsform des Verfahrens wird die rückseitige Kontaktstelle in einem nachfolgenden Schritt ge¬ tempert. Durch das Tempern der elektrisch leitfähigen Kon¬ taktstelle können Atome aus dem metallischen Material der Kontaktstelle in das rückseitige III/V-
Verbindungshalbleitermaterial eindiffundieren. Bei geeigneter Wahl des metallischen Materials unter Berücksichtigung des rückseitigen Ill/V-Verbindungshalbleitermaterials kann so ei¬ ne elektrisch leitfähige Kontaktstelle zum rückseitigen I- Il/V-Verbindungshalbleitermaterial mit im wesentlichen ohm¬ scher Charakteristik hergestellt werden.
Besonders bevorzugt wird die rückseitige elektrisch leitfähi¬ ge Kontaktstelle mit Hilfe eines Lasers getempert.
Mit Hilfe eines Lasers ist es möglich Energie gezielt nur in begrenzte Volumenbereiche des Dünnfilmhalbleiterchips einzu¬ bringen. Insbesondere kann die Energie im Bereich des elekt¬ risch leitfähigen Kontaktes im Bereich der Grenzfläche zum III/V-Verbindungshalbleitermaterial lokal eingebracht werden. Ein Verfahren zur Oberflächenbehandlung mit Hilfe eines La¬ sers ist in der Druckschrift DE 10141352.1 beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenom¬ men wird. Diese Ausführungsform des Verfahrens bietet den Vorteil, dass zur Ausbildung einer elektrischen Kontaktstelle mit im Wesentlichen ohmscher Charakteristik lokal stark be¬ grenzt nur die Bereiche des Chips erhöhten Temperaturen aus¬ gesetzt werden, bei denen dies notwendig ist.
Dadurch wird vorteilhafterweise verhindert, dass beim Tempern auch andere Bereiche des Halbleiterchips erhöhten Temperatu- ren ausgesetzt werden und so Metallatome auch in Bereiche diffundieren, in denen sie unerwünscht sind.
Umfasst die metallische Schicht der reflektierenden Schich¬ tenfolge, beispielsweise verschiedene Sorten von Metallen, von denen eines schlechtere reflektierende Eigenschaften als dass andere aufweist und trennen sich diese beiden Metalle beim Temperprozess auf Grund unterschiedlicher diffusiver Ei¬ genschaften, können sich Metallatome mit schlechteren reflek¬ tierenden Eigenschaften lokal akkumulieren und so die Reflek- tivität der reflektierenden Schichtenfolge vermindern. Als Beispiel hierfür sei eine reflektierende Schichtenfolge auf einem p-dotierten Ill/V-Verbindungshalbleitermaterial be¬ trachtet, die eine dielektrische Schicht und eine metallische Schicht umfasst, wobei die metallische Schicht Au und Zn ent¬ hält. Au weist sehr gute Reflektivitäten für elektromagneti¬ sche Strahlung im roten Spektralbereich des sichtbaren Lich¬ tes auf. Zn hingegen ist gut geeignet beim Tempern in den p- dotierten III-V-Verbindungshalbleiter zu diffundieren und da¬ durch der elektrisch leitfähigen Kontaktstelle eine weitest- gehend ohmsche Charakteristik zu verleihen. Werden nun Berei¬ che der reflektierenden Schichtenfolge erhöhten Temperaturen ausgesetzt, können die Zn-Atome auch an die Grenzfläche zur dielektrischen Schicht wandern. Da Zn gegenüber Au jedoch verminderte Reflektivitäten vor allem für elektromagnetische Strahlung mit Wellenlängen im roten Bereich des sichtbaren Lichtes aufweist, wird die Güte der reflektierenden Schich¬ tenfolge für rotes Licht hierdurch vermindert.
Weiterhin können Metallatome bei nicht-lokalen Temperpozessen auch in die aktive Schichtenfolge diffundieren. Dort stellen sie in der Regel Stδrstellen dar, die nicht-strahlende Rekom¬ bination von Photonen fördern und mindern so die Effizienz des Dünnfilmhalbleiterchips. Um dies zu vermeiden, befindet sich in der Regel auf der aktiven Schichtenfolge eine hinrei- chend dicke Schicht an nicht aktivem III/V-
Verbindungshalbleitermaterial . Wird der Kontakt erfindungsge¬ mäß lokal mit einem Laser getempert, kann die Dicke dieses nicht aktiven Ill/V-Verbindungshalbleitermaterials und damit die Dicke des Dünnfilmhalbleiterchips vorteilhafterweise ver¬ ringert werden.
Ein weiteres Verfahren zur Herstellung eines Dünnfilm- Halbleiterchips basierend auf einem III/V-
Verbindungshalbleitermaterial, der geeignet ist elektromagne¬ tische Strahlung zu erzeugen, umfasst insbesondere folgende Schritte:
Aufbringen einer aktiven Schichtenfolge, die geeignet ist, elektromagnetische Strahlung zu erzeugen, auf einem Auf¬ wachssubstrat, mit einer zum Aufwachssubstrat hingewandten Vorderseite und einer vom Aufwachssubstrat abgewandten Rückseite,
Ausbilden einer reflektierenden Schichtenfolge, die min¬ destens eine metallische Schicht und mindestens eine die¬ lektrische Schicht umfasst, auf der Rückseite der aktiven Schichtenfolge,
Einbringen von Energie mit Hilfe eines Lasers in mindes¬ tens einen definiert begrenzten Volumenbereich der reflek¬ tierenden Schichtenfolge, so dass innerhalb des definiert begrenzten Volumenbereiches mindestens eine rückseitige elektrisch leitfähige Kontaktstelle zu der Rückseite der aktiven Schichtenfolge hin ausgebildet wird, Anbringen eines Trägers auf der reflektierenden Schichten¬ folge, und Entfernen des Aufwachssubstrates.
Bei diesem Verfahren werden im Unterschied zu dem Verfahren gemäß Patentanspruch 1 die Schichten der reflektierenden Schichtenfolge nacheinander aufgebracht und nachfolgend Ener¬ gie mit Hilfe eines Lasers in begrenzte Volumenbereiche der reflektierenden Schichtenfolge eingebracht. Der Laser erhitzt die dielektrische Schicht und die metallische Schicht, so dass sich die dielektrische Schicht zersetzt oder aufschmilzt oder beides. Das lokal geschmolzene Material der metallischen Schicht kann daher eine elektrisch leitfähige Kontaktstelle zur Rückseite der aktiven Schichtenfolge hin bilden.
Dieses Verfahren bietet dieselben Vorteile, wie das Verfahren gemäß Patentanspruch 1. Weiterhin bietet dieses Verfahren den Vorteil, dass die Kontaktstelle in der Regel nicht getempert werden muss, da die Energie lokal an der Grenzfläche zum I- II/V-Verbindungshalbleitermaterial eingebracht wird und so gleichzeitig bei der Ausbildung der Kontaktstelle Metallatome in das III/V-Verbindungshalbleitermaterial diffundieren kön¬ nen.
Noch ein weiteres Verfahren zur Herstellung eines Dünnfilm- Halbleiterchips basierend auf einem III/V-
Verbindungshalbleitermaterial, der geeignet ist elektromagne¬ tische Strahlung zu erzeugen, umfasst insbesondere folgende Schritte:
- Aufbringen einer aktiven Schichtenfolge, die geeignet ist, elektromagnetische Strahlung zu erzeugen, auf einem Auf¬ wachssubstrat, mit einer zum Aufwachssubstrat hingewandten Vorderseite und einer vom Aufwachssubstrat abgewandten Rückseite,
- Aufbringen mindestens einer metallischen reflektierenden Schicht, die eine rückseitige elektrisch leitfähige Kon¬ taktstelle zur Rückseite der aktiven Schichtenfolge ausge¬ bildet,
Tempern der rückseitigen elektrisch leitfähigen Kontakt¬ stelle mit Hilfe eines Lasers,
- Anbringen eines Trägers auf der reflektierenden Schichten¬ folge, und
Entfernen des Aufwachssubstrates. Im Unterschied zu den Verfahren gemäß den Patentansprüchen 1 und 4, wird bei diesem Verfahren keine dielektrische Schicht zwischen der zu kontaktierenden Rückseite der aktiven Schich¬ tenfolge und der reflektierenden Schicht angebracht. Es ist jedoch denkbar, dass sich weitere Schichten zwischen der me¬ tallischen Schicht und der Rückseite der aktiven Schichten¬ folge befindet, wie beispielsweise ein Schicht zur Haftver¬ mittlung. Die rückseitige elektrische Kontaktstelle wird ge¬ mäß dem Verfahren mit Hilfe eines Lasers getempert, um eine Kontaktstelle mit im Wesentlichen ohmscher Charakteristik zu erhalten. Das Verfahren bietet den Vorteil, das eine Beauf¬ schlagung des gesamten Halbleiterchips zum Tempern des rück¬ seitigen Kontaktes und insbesondere der aktiven Schichtenfol¬ ge, vermieden werden kann.
Bei einer bevorzugten Ausführungsform aller drei Verfahren wird auf die Vorderseite der aktiven Schichtenfolge eine ver¬ gütende Schichtenfolge aufgebracht, die mindestens eine die¬ lektrische Schicht umfasst. Nachfolgend wird, zumindest teil¬ weise, mindestens eine metallische Schicht auf die vergütende Schichtenfolge aufgebracht und Energie mit Hilfe eines Lasers in definiert begrenzte Volumenbereiche der vergütenden Schichtenfolge und der metallischen Schicht eingebracht, so dass mindestens eine vorderseitige elektrisch leitfähige Kon¬ taktstelle zur Vorderseite der aktiven Schichtenfolge ausge¬ bildet wird.
Die vergütende Schichtenfolge kann beispielsweise eine die¬ lektrische Schicht enthalten, die Glas umfasst und so struk¬ turiert ist, dass die Auskopplung von elektromagnetischer Strahlung an der Vorderseite des Dünnfilmhalbleiterchips ver¬ bessert wird. Weiterhin kann eine vergütende Schichtenfolge zusätzlich oder ausschließlich schützende und passivierende Funktion haben. Die Ausbildung von vorderseitigen Kontaktstellen durch eine vergütende Schichtenfolge, die mindestens eine dielektrische Schicht enthält, zur Vorderseite der aktiven Schichtenfolge erfolgt analog zur Ausbildung rückseitiger Kontaktstellen ge¬ mäß Patentanspruch 4 durch eine reflektierende Schichtenfol¬ ge, die eine dielektrische Schicht enthält. Durch das Ein¬ bringen von Energie in definiert begrenzte Volumenbereiche der metallischen Schicht und der vergütenden Schichtenfolge mit Hilfe eines Lasers, wird wiederum die dielektrische Schicht lokal zersetzt oder aufgeschmolzen oder beides und das lokal geschmolzene Material der metallischen Schicht stellt eine elektrisch leitfähige Kontaktstelle zur Vorder¬ seite der aktiven Schichtenfolge her. Die Ausbildung vorder¬ seitiger Kontaktstellen mit Hilfe eines Lasers bietet die selben Vorteile wie die oben beschriebenen Vorteile bei der Ausbildung rückseitiger Kontakte mit Hilfe eines Lasers.
Außerdem stellt sich bei herkömmlichen Temper-Prozessen zum Tempern vorderseitiger Kontakte bei denen nicht nur lokal be¬ grenzte Volumenbereiche des Halbleiterchips erhöhten Tempera¬ turen ausgesetzt wird, sondern beispielsweise der ganze Chip, das Problem, dass die Temperaturbeständigkeit der Fügemateri¬ alien zwischen aktiver Schichtenfolge und Träger die Tempera¬ tur zum Tempern begrenzt. Deshalb werden die Chips bei her¬ kömmlichen nicht-lokalen Temper-Prozessen in der Regel mit geringeren Temperaturen beaufschlagt als für die Kontaktbil¬ dung wünschenswert wäre. Dieses Problem kann vorteilhafter¬ weise umgangen werden, wenn der Kontakt nicht nachträglich getempert werden muss.
Befindet sich eine dielektrische Schicht beispielsweise als Teil einer vergütenden Schichtenfolge auf der Vorderseite der aktiven Schichtenfolge, so kann weiterhin eine vorderseitige Kontaktstelle durch die vergütende Schichtenfolge hindurch ausgebildet werden, indem mindestens eine Öffnung durch die vergütende Schichtenfolge mit Hilfe eines Lasers geschaffen wird. Auf diese wird, wie bei dem Verfahren gemäß Patentan¬ spruch 1, nachfolgend eine metallische Schicht aufgebracht, die die Öffnung mit metallischem Material füllt und so eine elektrisch leitfähige Kontaktstellen zur Vorderseite der ak¬ tiven Schichtenfolge herstellt.
Weiterhin kann bei beiden Verfahren auch erst mindestens eine elektrisch leitfähige Kontaktstelle auf der Vorderseite der aktiven Schichtenfolge aufgebracht werden, die nachfolgend mit Hilfe eines Lasers getempert wird. Auch bei dieser Aus¬ führungsform kann eine Beaufschlagung des gesamten Chips mit Temperatur zum Tempern der Kontaktstellen vorteilhafterweise vermieden werden.
Es sei an dieser Stelle darauf hingewiesen, dass die oben be¬ schriebenen Verfahren zur Herstellung eines vorderseitigen Kontaktes unabhängig vom Herstellungsverfahren des restlichen Dünnfilmhalbleiterchips angewendet werden können.
Alle drei Verfahren eignen sich insbesondere zum Herstellen von Dünnfilmleuchtdiodenchips.
Ein Dünnfilmleuchtdiodenchip zeichnet sich insbesondere durch folgende Merkmale aus: an einer zu einem Trägerelement hingewandten ersten Haupt- fläche einer Strahlungserzeugenden Epitaxieschichtenfolge ist eine reflektierende Schicht oder Schichtenfolge aufge¬ bracht oder ausgebildet, die zumindest einen Teil der in der Epitaxieschichtenfolge erzeugten elektromagnetischen Strahlung in diese zurück reflektiert; und die Epitaxieschichtenfolge weist eine Dicke im Bereich von 20 μm oder weniger insbesondere im Bereich von 10 μm auf. Vorzugsweise enthält die Epitaxieschichtenfolge mindestens eine Halbleiterschicht mit zumindest einer Fläche, die eine Durchmischungsstruktur aufweist, die im Idealfall zu einer annährend ergodischen Verteilung des Lichtes in der epitakti¬ schen Epitaxieschichtenfolge führt, das heißt sie weist vor¬ zugsweise ein möglichst ergodisch stochastisches Streuverhal¬ ten auf.
Ein Grundprinzip eines Dünnfilmleuchtdiodenchips ist bei¬ spielsweise in der Druckschrift I. Schnitzer at al . , Appl . Phys. Lett. 63 (16), 18. Oktober 1993, 2174 - 2176, beschrie¬ ben, deren Offenbarungsgehalt insofern hiermit durch Rückbe¬ zug aufgenommen wird.
In der Regel umfasst ein Dünnfilmleuchtdiodenchip im Bereich der Rückseite ein p-dotiertes III/V-
Verbindungshalbleitermaterial und im Bereich der Vorderseite ein n-dotiertes Ill/V-Verbindungshalbleitermaterial . Eine um¬ gekehrte Reihenfolge ist aber ebenso denkbar.
Umfasst die Seite der aktiven Schichtenfolge, auf die die Kontaktstelle aufgebracht wird, ein p-dotiertes Phosphid- III/V-Verbindungshalbleitermaterial, umfasst die Kontaktstel¬ le bevorzugt mindestens eines der Element Au und Zn.
Vorzugsweise handelt es sich bei dem Phosphid-IIl/V- Verbindungshalbleitermaterial um AlnGaH1In1-U-TnP, wobei 0 < n < 1, 0 < m < 1 und n+m < 1, unabhängig von der Dotierung. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestand¬ teile aufweisen, die die charakteristischen physikalischen Eigenschaften eines des
Figure imgf000014_0001
im Wesentli¬ chen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristall- gittere (Al, Ga, In, P) , auch wenn diese teilweise durch ge¬ ringe Mengen weiterer Stoffe ersetzt sein können.
Au stellt ein Material mit guten reflektiven Eigenschaften für elektromagnetische Strahlung mit Wellenlängen im roten Bereich des sichtbaren Lichtes dar. Zn diffundiert beim Tem¬ pern der Kontaktstelle in das p-dotierte Phosphid-IIl/V- Verbindungshalbleitermaterial und besetzt dort bevorzugt Git¬ terplätze des Gruppe-III-Übergitters unter Erzeugung von Lö¬ chern. Dadurch wird die Anzahl an Ladungsträger (Löcher) er¬ höht, was in der Regel zu einer verbesserten Charakteristik der elektrischen Kontaktstelle führt.
Umfasst die Seite der aktiven Schichtenfolge, auf die die Kontaktstelle aufgebracht wird, ein n-dotiertes Phosphid- III/V-verbindungshalbleitermaterial, umfasst die Kontaktstel¬ le bevorzugt mindestens eines der Elemente Au und Ge.
Auch in diesem Fall wird Au aufgrund seiner guten reflektie¬ renden Eigenschaften bevorzugt als Material für die Kontakt¬ stelle eingesetzt. Ge besetzt bevorzugt beim Tempern des Kon¬ taktes ebenfalls Gitterplätze des Gruppe-III-Übergitters, trägt als Gruppe IV-Element jedoch ein Elektron mehr als die Atome des Gruppe-III-Übergitters und erhöht dadurch die An¬ zahl an Elektronen in diesem Bereich.
Umfasst die Seite der aktiven Schichtenfolge, auf die die Kontaktstelle aufgebracht wird, p-dotiertes Nitrid-III/V- Verbindungshalbleitermaterial, umfasst die Kontaktstelle be¬ vorzugt mindestens eines der Elemente Pt, Rh, Ni, Au, Ru, Pd, Re und Ir.
Vorzugsweise handelt es sich bei dem Nitrid-III/V- Verbindungshalbleitermaterial um AlnGamIni_n_mN, wobei 0 < n < 1, 0 < m < 1 und n+m < l, unabhängig von der Dotierung. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestand¬ teile aufweisen, die die charakteristischen physikalischen Eigenschaften eines des AlnGamIni_n.mN-Materials im Wesentli¬ chen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristall¬ gitters (Al, Ga, In, N) , auch wenn diese teilweise durch ge¬ ringe Mengen weiterer Stoffe ersetzt sein können.
Umfasst die Seite der aktiven Schichtenfolge, auf die die Kontaktstelle aufgebracht wird, n-dotiertes Nitrid-IIl/V- Verbindungshalbleitermaterial, umfasst die Kontaktstelle be¬ vorzugt mindestens eines der Elemente Ti, Al, und W.
Umfasst die Seite der aktiven Schichtenfolge, auf die die Kontaktstelle aufgebracht wird, ein Phosphid-III/V- Verbindungshalbleitermaterial, kann diese Seite weiterhin zu¬ sätzlich oder alternativ zu dem Phosphid-IIl/V- Verbindungshalbleitermaterial auch ein Arsenid-IIl/V- Verbindungshalbleitermaterial umfassen. Die Materialien, die abhängig von der Dotierung bevorzugt für die Kontaktstellen eingesetzt werden, weichen hierbei in der Regel nicht von den oben genannten ab.
Umfasst die Seite der aktiven Schichtenfolge, auf die die Kontaktstelle aufgebracht wird, ein Nitrid-III/V- Verbindungshalbleitermaterial, kann diese Seite ebenfalls weiterhin zusätzlich zu dem Nitrid-III/V- Verbindungshalbleitermaterial ein Arsenid-III/V- Verbindungshalbleitermaterial umfassen. Auch in diesem Fall weichen die Materialien, die abhängig von der Dotierung be¬ vorzugt für die Kontaktstellen eingesetzt werden, in der Re¬ gel nicht von den oben genannten ab. Vorzugsweise handelt es sich bei dem Arsenid-IIl/V- Verbindungshalbleitermaterial um AlnGamIni-n-mAs, wobei 0 ≤ n ≤ 1, 0 < m < 1 und n+m < 1, unabhängig von der Dotierung. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestand¬ teile aufweisen, die die charakteristischen physikalischen Eigenschaften eines AlnGamIni_n-mAs-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, As) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Weitere Vorteile und bevorzugte Ausführungsformen ergeben sich aus den nachfolgend in Verbindung mit den Figuren Ia bis If, 2a bis 2b, 3a bis 3b, 4a bis 4c und 5a bis 5d beschriebe¬ nen zwei Ausführungsbeispielen.
Es zeigen:
Figuren Ia bis If, schematische Darstellungen verschiedener Verfahrensstadien eines ersten Ausführungsbeispiels gemäß ei¬ nes der Verfahren,
Figuren 2a bis 2b, schematische Darstellungen weiterer Ver¬ fahrensstadien des ersten Ausführungsbeispiels gemäß eines der Verfahrens,
Figuren 3a bis 3b, schematische Darstellungen zweier Verfah¬ rensstadien eines zweiten Ausführungsbeispiels gemäß eines der Verfahren,
Figuren 4a bis 4c, schematische Darstellungen weiterer Ver¬ fahrensstadien des zweiten Ausführungsbeispiels gemäß eines der Verfahrens, und Figuren 5a bis 5d, schematische Darstellungen weiterer Ver¬ fahrensstadien eines dritten Ausführungsbeispiels gemäß eines der Verfahren.
In den Ausführungsbeispielen und Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugs- zeichen versehen. Die dargestellten Elemente der Figuren, insbesondere Dicken von Schichten sind grundsätzlich nicht als maßstabsgetreu anzusehen, vielmehr können sie zum besse¬ ren Verständnis teilweise übertrieben groß dargestellt sein.
Bei dem Ausführungsbeispiel gemäß den Figuren Ia bis If wird zur Herstellung eines Dünnfilm-LED-Chips eine aktive Schich¬ tenfolge 1 basierend auf einem III/V-
Verbindungshalbleitermaterial epitaktisch auf ein Aufwachs¬ substrat 2 aufgebracht . Die Seite der aktiven Schichtenfolge I7 die zu dem Aufwachssubstrat 2 hinweist, wird als Vorder¬ seite 12 bezeichnet und die Seite der aktiven Schichtenfolge I7 die der Vorderseite 12 gegenüberliegt, als Rückseite 11. Die aktive Schichtenfolge 1 ist geeignet elektromagnetische Strahlung zu emittieren und weist beispielsweise einen strah- lungserzeugenden pn-Übergang oder eine Strahlungserzeugende Einfach- oder Mehrfachquantentopfstruktur auf. Solche Struk¬ turen sind dem Fachmann bekannt und werden daher nicht näher erläutert. Die aktive Schichtenfolge 1 umfasst beispielsweise AlGaInP oder GaInN, wobei die Vorderseite 12 der aktiven Schichtenfolge 1 n-dotiert und die Rückseite 11 p-dotiert ist. Soll eine aktive Schichtenfolge 1 basierend auf einem Nitrid-III/V-Verbindungshalbleitermaterial epitaktisch aufge¬ wachsen werden, kann als Material für das Aufwachssubstrat 2 beispielsweise GaN, SiC oder Saphir verwendet werden. Ein ge¬ eignetes Aufwachssubstrat 2 für das epitaktische Wachstum ei¬ ner aktiven Schichtenfolge 1 basierend auf einem Phosphid- III/V-Verbindungshalbleiter umfasst beispielsweise GaAs. Nachfolgend auf die aktive Schichtenfolge 1 wird eine die¬ lektrische Schicht 3 aufgebracht, die beispielsweise SiNx um- fasst. In der dielektrischen Schicht 3 werden mit Hilfe eines Lasers punktförmige Öffnungen 4 erzeugt, so dass die Rücksei¬ te 11 der aktiven Schichtenfolge 1 innerhalb dieser Öffnungen 4 frei liegt. Diese Öffnungen 4 weisen in der Regel einen Durchmesser von 1 μm bis 20 μm, so dass bei den nachfolgenden Prozessschritten eine Kontaktstelle 6 mit einem Durchmesser dieser Größe entsteht .
In einem weiteren Schritt wird eine metallische Schicht 5 nachfolgend auf die dielektrische Schicht 3 beispielsweise durch Aufdampfen oder Sputtern aufgebracht. Die dielektrische Schicht 3 und die metallische Schicht 5 bilden zusammen eine reflektierende Schichtenfolge 51. Für den Fall, dass die Rückseite 11 der aktiven Schichtenfolge 1 ein p-dotiertes Phosphid-IIl/V-Verbindungshalbleitermaterial umfasst, wie beispielsweise AlGaInP, enthält die metallische Schicht 5 be¬ vorzugt Gold und Zn. Umfasst die Rückseite 11 der aktiven Schichtenfolge 1 hingegen beispielsweise ein p-dotiertes Nit- rid-IIl/V-Verbindungshalbleiter, wie beispielsweise GaInN, enthält die metallische Schicht 5 bevorzugt Pt, Rh, Ni, Au, Ru, Pd, Re oder Ir.
Beim Aufbringen des metallischen Materials werden die Öffnun¬ gen 4 gefüllt und untereinander mit metallischem Material verbunden, so dass elektrisch leitfähige Kontaktstellen 6 zur Rückseite 11 der aktiven Schichtenfolge 1 ausgebildet werden, die untereinander elektrisch leitfähig verbunden sind.
Um eine Kontaktstelle 6 mit einer weitestgehend ohmschen Cha¬ rakteristik zu erhalten, wird die Kontaktstelle 6 anschlie¬ ßend getempert. Hierzu kann beispielsweise der ganze Chip in einen Ofen eingebracht werden, der den Chip einer Umgebungs- temperatur von 450 0C aussetzt. Bevorzugt werden die Kontakt¬ stellen 6 jedoch lokal mit einem Laser getempert. Das Tempern von elektrischen Kontaktstellen 6 mit Hilfe eines Lasers ist in der Druckschrift DE 101413521 beschrieben, deren Offenba¬ rungsgehalt insofern hiermit durch Rückbezug aufgenommen wird.
Sollen die rück- oder vorderseitigen Kontaktstellen 6 unter¬ schiedliche metallische Materialien enthalten, können auch mehrere Schichten aufgebracht werden, die die jeweiligen me¬ tallischen Materialen enthalten. Bevorzugt sind die Schicht- dicken in diesem Fall sehr dünn. Nach der rückseitigen elekt¬ rischen Kontaktierung der aktiven Schichtenfolge 1 wird auf die metallische Schicht 5 ein Träger 7 beispielsweise durch Löten oder Kleben aufgebracht . In einem nachfolgenden Schritt wird das AufwachsSubstrat 2 entfernt.
Zur vorderseitigen elektrischen Kontaktierung der aktiven Schichtenfolge 1 wird auf die Vorderseiten 12 der aktiven Schichtenfolge 1 ebenfalls eine elektrische leitfähige Kon¬ taktstelle 6 aus einem metallischen Material aufgebracht. Enthält die Vorderseite 12 der aktiven Schichtenfolge 1 ein n-dotiertes Phosphid-IIl/V-Verbindungshalbleitermaterial, wie beispielsweise AlGaInP, enthält das metallische Material im Wesentlichen Au und Ge. Für den Fall, dass die Vorderseite 12 ein n-dotiertes Nitrid-IIl/V-Verbindungshalbleiter enthält, wie beispielsweise GaInN, enthält das metallische Material bevorzugt Ti, Al oder W. Wie die rückseitige Kontaktstelle 6 wird auch die vorderseitige Kontaktstelle 6 getempert, eben¬ falls besonders bevorzugt mit einem Laser.
Bei einem weiteren Ausführungsbeispiel des Verfahrens gemäß den Figuren 3a, 3b und 4a bis 4c wird zur rückseitigen Kon¬ taktierung der aktiven Schichtenfolge 1 nach dem Aufbringen der dielektrischen Schicht 3 auf die aktive Schichtenfolge 1 eine metallische Schicht 5 auf die dielektrische Schicht 3 aufgebracht. In einem nachfolgenden Schritt werden mit einem Laser punktförmige Bereiche 8 der dielektrischen Schicht 3 und der metallischen Schicht 5 erhitzt. Dadurch zersetzt sich das Material der dielektrischen Schicht 3 zumindest teilweise oder verdampft, und das Material der metallischen Schicht 5 schmilzt in diesem Bereich 8, so dass sich elektrisch leitfä¬ hige Kontaktstellen 6 mit im Wesentlichen ohmscher Charakte¬ ristik zur Rückseite 11 der aktiven Schichtenfolge 1 ausbil¬ den. Wie gemäß dem ersten Ausführungsbeispiel wird nun ein Träger 7 auf der metallischen Schicht 5 aufgebracht und das Aufwachssubstrat 2 entfernt.
Vorderseitige Kontaktstellen 6 können nun, wie bei dem ersten Ausführungsbeispiel beschrieben, aufgebracht werden.
Befindet sich auf der Vorderseite 12 der aktiven Schichten¬ folge 1 eine oder mehrere dielektrische Schichten 3 als Teil einer vergütenden Schichtenfolge 52, die beispielsweise dem Schutz der aktiven Schichtenfolge 1 oder einer verbesserten Auskopplung von elektromagnetischer Strahlung aus dem Chip dient, kann die elektrisch leitfähige Kontaktstelle 6 zur Vorderseite 12 der aktiven Schichtenfolge 1 bevorzugt wie die rückseitige Kontaktstelle 6 gemäß des zweiten Ausführungsbei¬ spiels aufgebracht werden. Hierzu wird wiederum eine metalli¬ sche Schicht 5 auf die dielektrische Schicht 3 aufgebracht und Energie mit Hilfe eines Lasers in punktförmige Bereiche 8 der einen oder mehreren dielektrischen Schichten 3 und der metallischen Schicht 5 eingebracht. Dadurch zersetzt sich das Material der dielektrischen Schicht 3 wiederum zumindest teilweise, und das Material der metallischen Schicht 5 schmilzt in diesem Bereich 8, so dass sich eine elektrisch leitfähige Kontaktstelle 6 mit im Wesentlichen ohmscher Cha¬ rakteristik zur Vorderseite 12 der aktiven Schichtenfolge 1 ausbildet . Wie bei dem Ausführungsbeispiels gemäß der Figuren Ia bis Id wird auch bei dem Ausführungsbeispiel gemäß der Figuren 5a bis 5d eine aktive Schichtenfolge 1 auf einem Aufwachssub¬ strat 2 aufgebracht, die geeignet ist elektromagnetische Strahlung zu emittieren (vergleiche Figur 5a) . Im Unterschied zu den oben beschriebenen Ausführungsbeispielen wird in An- schluss eine metallische reflektierende Schicht 5 , bei¬ spielsweise aus Ag auf die Rückseite 11 der aktiven Schich¬ tenfolge 1 aufgebracht, die nicht durch eine dielektrische Schicht 3 von der aktiven Schichtenfolge 1 getrennt ist. In diesem Fall stellt die metallische Schicht 5 die elektrische Kontaktstelle 6 zur Rückseite 11 der aktiven Schichtenfolge 1 dar.
Zwischen der metallischen Schicht 5 und der Rückseite 11 der aktiven Schichtenfolge 1 kann aber eine weitere Schicht, bei¬ spielsweise zur Haftvermittlung angeordnet sein. Eine solche haftvermittelnde Schicht ist in der Regel sehr dünn und be¬ trägt nur einige wenige nm.
Um eine weitestgehend ohmsche Charakteristik des elektrischen Kontaktes 6 zwischen der metallischen Schicht 5 und der Rück¬ seite 11 der aktiven Schichtenfolge 1 zu erhalten, wird die metallische Schicht 5 mit Hilfe eines Lasers getempert, wie in Figur 5b schematisch dargestellt.
In einem nachfolgenden Schritt wird, wie bereits oben be¬ schrieben, an der Rückseite 11 der aktiven Schichtenfolge 1 ein Träger 7 befestigt, beispielsweise mit Hilfe einer Füge¬ schicht 9, die Kleber oder Lot enthält (vergleiche Figur 5c) . Anschließen wird das Aufwachssubstrat 2 entfernt und ein e- lektrischer Kontakt 6 zur Vorderseite 12 der aktiven Schich¬ tenfolge 1 aufgebracht . Diese vorderseitige elektrische Kon¬ taktstelle 6 kann beispielsweise wie bereits in den Ausfüh- rungsbeispielen gemäß der Figuren 2a und 2b oder der Figuren 4a bis 4c beschrieben aufgebracht werden.
Die vorliegende Patentanmeldung beansprucht die Prioritäten der deutschen Patentanmeldungen 10 2004 047392.7 und 10 2004 061865.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Beschreibung des Verfahrens anhand der Ausführungsbei¬ spiele ist selbstverständlich nicht als Beschränkung der Er¬ findung auf diese anzusehen. Die Erfindung umfasst insbeson¬ dere jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Pa¬ tentansprüchen beinhaltet, auch wenn diese Kombination nicht explizit in den Patentansprüchen angegeben ist.

Claims

Patentansprüche
I. Verfahren zur Herstellung eines Dünnfilm-Halbleiterchips basierend auf einem III/V-Verbindungshalbleitermaterial, der geeignet ist elektromagnetische Strahlung zu erzeugen, mit den Schritten:
Aufbringen einer aktiven Schichtenfolge (1) , die geeignet ist, elektromagnetische Strahlung zu erzeugen, auf einem Aufwachssubstrat (2) , mit einer zum Aufwachssubstrat (2) hingewandten Vorderseite (12) und einer vom Aufwachssub¬ strat (2) abgewandten Rückseite (11) ,
Aufbringen mindestens einer dielektrischen Schicht (3) als Teil einer reflektierenden Schichtenfolge (51) auf die Rückseite (11) der aktiven Schichtenfolge (1) ,
- Einbringen von Energie mit Hilfe eines Lasers in definiert begrenzte Volumenbereiche (8) der dielektrischen Schicht
(3) , so dass in dieser mindestens eine Öffnung (4) zur Rückseite (11) der aktiven Schichtenfolge (1) hin ausge¬ bildet wird,
Aufbringen mindestens einer metallischen Schicht (5) als weiteren Teil der reflektierenden Schichtenfolge (51) , so dass die Öffnung (4) mit metallischen Material zumindest teilweise gefüllt wird und mindestens eine rückseitige e- lektrisch leitfähige Kontaktstelle (6) zur Rückseite (11) der aktiven Schichtenfolge (1) ausgebildet wird,
- Anbringen eines Trägers (8) auf der reflektierenden Schichtenfolge (51) , und
- Entfernen des Aufwachssubstrates (2) .
2. Verfahren nach Anspruch 1, bei dem die rückseitige Kon¬ taktstelle (6) getempert wird.
3. Verfahren nach Anspruch 2, bei dem die rückseitige Kontaktstelle (6) mit Hilfe eines Laser ge¬ tempert wird.
4. Verfahren zur Herstellung eines Dünnfilm-Halbleiterchips basierend auf einem Ill/V-Verbindungshalbleitermaterial, der geeignet ist elektromagnetische Strahlung zu erzeugen, mit den Schritten:
Aufbringen einer aktiven Schichtenfolge (1) , die geeignet ist, elektromagnetische Strahlung zu erzeugen, auf einem Aufwachssubstrat (2) , mit einer zum Aufwachssubstrat (2) hingewandten Vorderseite (12) und einer vom Aufwachssub¬ strat (2) abgewandten Rückseite (11) ,
Ausbilden einer reflektierenden Schichtenfolge (51) , die mindestens eine metallische Schicht (5) und mindestens ei¬ ne dielektrische Schicht (3) umfasst, auf der Rückseite (11) der aktiven Schichtenfolge (1) ,
Einbringen von Energie mit Hilfe eines Lasers in mindes¬ tens einen definiert begrenzten Volumenbereich (6) der re¬ flektierenden Schichtenfolge (51) , so dass innerhalb des definiert begrenzten Volumenbereiches (8) mindestens eine rückseitige elektrisch leitfähige Kontaktstelle (6) zu der Rückseite (11) der aktiven Schichtenfolge (1) hin ausge¬ bildet wird,
Anbringen eines Trägers (8) auf der reflektierenden Schichtenfolge (51) , und - Entfernen des Aufwachssubstrates (2) .
5. Verfahren zur Herstellung eines Dünnfilm-Halbleiterchips basierend auf einem Ill/V-Verbindungshalbleitermaterial, der geeignet ist elektromagnetische Strahlung zu erzeugen, mit den Schritten:
Aufbringen einer aktiven Schichtenfolge (1) , die geeignet ist, elektromagnetische Strahlung zu erzeugen, auf einem Aufwachssubstrat (2) , mit einer zum Aufwachssubstrat (2) hingewandten Vorderseite (12) und einer vom Aufwachssub¬ strat (2) abgewandten Rückseite (11) ,
- Aufbringen mindestens einer metallischen reflektierenden Schicht (5) , die eine rückseitige elektrisch leitfähige Kontaktstelle (6) zur Rückseite (11) der aktiven Schich¬ tenfolge (1) ausgebildet,
Tempern der rückseitigen elektrisch leitfähigen Kontakt¬ stelle (6) mit Hilfe eines Lasers,
- Anbringen eines Trägers (8) auf der reflektierenden Schichtenfolge (51) , und
Entfernen des Aufwachssubstrates (2) .
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem
- auf der Vorderseite (12) der aktiven Schichtenfolge (1) , eine vergütende Schichtenfolge (52) aufgebracht wird, die mindestens eine dielektrische Schicht (3) umfasst, zumindest teilweise mindestens eine metallische Schicht (5) auf die vergütende Schichtenfolge (52) aufgebracht wird, und
Energie mit Hilfe eines Lasers in lateral definiert be¬ grenzte Volumenbereiche (8) der vergütenden Schichtenfolge (52) und der metallischen Schicht (5) eingebracht wird, so dass mindestens eine vorderseitige elektrisch leitfähige Kontaktstelle (6) zur Vorderseite (12) der aktiven Schich¬ tenfolge (1) ausgebildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 5, bei dem
- auf der Vorderseite (12) der aktiven Schichtenfolge (1) mindestens eine vorderseitige elektrisch leitfähige Kon¬ taktstelle (6) aufgebracht wird, und
- die vorderseitige elektrisch leitfähige Kontaktstelle (6) " mit Hilfe eines Lasers getempert wird.
8. Verfahren nach einem der obigen Ansprüche, bei dem - die Seite (11, 12) der aktiven Schichtenfolge (1) auf die die Kontaktstelle (6) aufgebracht wird, ein p~dotiertes Phosphid-IIl/V-Verbindungshalbleitermaterial und/oder ein p-dotiertes Arsenid-IIl/V-Verbindungshalbleitermaterial umfasst, und die Kontaktstelle (6) mindestens eines der Elemente Au und Zn umfasst .
9. Verfahren nach einem der obigen Ansprüche, bei dem
- die Seite (11, 12) der aktiven Schichtenfolge (1) auf die die Kontaktstelle (6) aufgebracht wird, ein n-dotiertes Phosphid-IIl/V-Verbindungshalbleitermaterial und/oder ein n-dotiertes Arsenid-IIl/V-Verbindungshalbleitermaterial umfasst, und die Kontaktstelle (6) mindestens eines der Elemente Au und Ge umfasst.
10. Verfahren nach einem der obigen Ansprüche, bei dem die Seite (11, 12) der aktiven Schichtenfolge (1) auf die die Kontaktstelle (6) aufgebracht wird, ein p-dotiertes Nitrid-III/V-Verbindungshalbleitermaterial umfasst, und die Kontaktstelle (6) mindestens eines der Elemente Pt, Rh, Ni, Au, Ru, Pd, Re und Ir umfasst.
11. Verfahren nach einem der obigen Ansprüche, bei dem
- die Seite (11, 12) der aktiven Schichtenfolge (1) auf die die Kontaktstelle (6) aufgebracht wird, ein n-dotiertes Nitrid-IIl/V-Verbindungshalbleitermaterial umfasst, und die Kontaktstelle (6) mindestens eines der Element Ti, Al, und W umfasst.
12. Dünnfilm-Halbleiterchip, der nach einem Verfahren gemäß einem der obigen Ansprüche hergestellt wurde.
PCT/DE2005/001684 2004-09-29 2005-09-23 Verfahren zur herstellung eines dünnfilmhalbleiterchips WO2006034686A2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007533864A JP2008515210A (ja) 2004-09-29 2005-09-23 薄膜半導体チップの製造方法
EP05791446.7A EP1794816B1 (de) 2004-09-29 2005-09-23 Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
US11/576,343 US20080268560A1 (en) 2004-09-29 2005-09-23 Method for Producing a Thin-Film Semiconductor Chip
KR1020077009684A KR101249432B1 (ko) 2004-09-29 2005-09-23 박막 반도체 칩의 제조 방법
US13/234,599 US20120070925A1 (en) 2004-09-29 2011-09-16 Method for Producing a Thin-Film Semiconductor Chip

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102004047392 2004-09-29
DE102004047392.7 2004-09-29
DE102004061865A DE102004061865A1 (de) 2004-09-29 2004-12-22 Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
DE102004061865.8 2004-12-22

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/576,343 A-371-Of-International US20080268560A1 (en) 2004-09-29 2005-09-23 Method for Producing a Thin-Film Semiconductor Chip
US13/234,599 Continuation US20120070925A1 (en) 2004-09-29 2011-09-16 Method for Producing a Thin-Film Semiconductor Chip

Publications (2)

Publication Number Publication Date
WO2006034686A2 true WO2006034686A2 (de) 2006-04-06
WO2006034686A3 WO2006034686A3 (de) 2006-11-02

Family

ID=35457637

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001684 WO2006034686A2 (de) 2004-09-29 2005-09-23 Verfahren zur herstellung eines dünnfilmhalbleiterchips

Country Status (6)

Country Link
US (2) US20080268560A1 (de)
EP (1) EP1794816B1 (de)
JP (1) JP2008515210A (de)
KR (1) KR101249432B1 (de)
DE (1) DE102004061865A1 (de)
WO (1) WO2006034686A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508441A (ja) * 2007-12-27 2011-03-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射放出体およびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007003282B4 (de) * 2007-01-23 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102007032283A1 (de) 2007-07-11 2009-01-15 Stein, Wilhelm, Dr. Dünnschichtsolarzellen-Modul und Verfahren zu dessen Herstellung
EP2176891B1 (de) 2007-07-19 2018-12-26 Lumileds Holding B.V. Vertikal-led mit leitfähigen durchgangslöchern
DE102008035900A1 (de) 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
DE102009054784A1 (de) * 2009-12-16 2011-06-22 Osram Gesellschaft mit beschränkter Haftung, 81543 Halbleiterchip und Verfahren zum Herstellen eines Halbleiterchips
DE102010015520A1 (de) * 2010-04-16 2011-10-20 Pac Tech-Packaging Technologies Gmbh Verfahren und Vorrichtung zur Ausbildung von Lotdepots
DE102010049186B4 (de) * 2010-10-21 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102016120685A1 (de) * 2016-10-28 2018-05-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterlasers und Halbleiterlaser

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044222A (en) * 1976-01-16 1977-08-23 Western Electric Company, Inc. Method of forming tapered apertures in thin films with an energy beam
US4307131A (en) * 1976-01-30 1981-12-22 Thomson-Csf Method of manufacturing metal-semiconductor contacts exhibiting high injected current density
EP1306899A1 (de) * 2001-04-18 2003-05-02 Sony Corporation Verdrahtungsverfahren und elementanordnungsverfahren damit und verfahren zur herstellung von bildanzeigebauelementen
US20030111667A1 (en) * 2001-12-13 2003-06-19 Schubert E. Fred Light-emitting diode with planar omni-directional reflector
US20030170971A1 (en) * 2002-01-17 2003-09-11 Katsuhiro Tomoda Alloying method, and wiring forming method, display device forming method, and image display unit fabricating method
DE10307280A1 (de) * 2002-11-29 2004-06-17 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines lichtemittierenden Halbleiterbauelements

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142160A (en) * 1972-03-13 1979-02-27 Hitachi, Ltd. Hetero-structure injection laser
DE59814431D1 (de) * 1997-09-29 2010-03-25 Osram Opto Semiconductors Gmbh Halbleiterlichtquelle und Verfahren zu ihrer Herstellung
TWI256976B (en) * 2000-08-04 2006-06-21 Hannstar Display Corp Method of patterning an ITO layer
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
DE10046170A1 (de) * 2000-09-19 2002-04-04 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiter-Metallkontaktes durch eine dielektrische Schicht
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
DE10141352A1 (de) * 2001-08-23 2003-06-05 Osram Opto Semiconductors Gmbh Verfahren zur Oberflächenbehandlung eines Halbleiters
TW577178B (en) * 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode
US6929966B2 (en) * 2002-11-29 2005-08-16 Osram Opto Semiconductors Gmbh Method for producing a light-emitting semiconductor component
JP2004235649A (ja) * 2003-01-31 2004-08-19 Osram Opto Semiconductors Gmbh 電気コンタクト領域を備えたモジュールの製造方法および半導体層列および活性ゾーンを有するモジュール
US7122841B2 (en) * 2003-06-04 2006-10-17 Kopin Corporation Bonding pad for gallium nitride-based light-emitting devices
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7291529B2 (en) * 2003-11-12 2007-11-06 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
DE102004004786B4 (de) * 2004-01-30 2017-06-22 Empacher Verwaltungs Gmbh & Co. Kg Rennzweier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044222A (en) * 1976-01-16 1977-08-23 Western Electric Company, Inc. Method of forming tapered apertures in thin films with an energy beam
US4307131A (en) * 1976-01-30 1981-12-22 Thomson-Csf Method of manufacturing metal-semiconductor contacts exhibiting high injected current density
EP1306899A1 (de) * 2001-04-18 2003-05-02 Sony Corporation Verdrahtungsverfahren und elementanordnungsverfahren damit und verfahren zur herstellung von bildanzeigebauelementen
US20030111667A1 (en) * 2001-12-13 2003-06-19 Schubert E. Fred Light-emitting diode with planar omni-directional reflector
US20030170971A1 (en) * 2002-01-17 2003-09-11 Katsuhiro Tomoda Alloying method, and wiring forming method, display device forming method, and image display unit fabricating method
DE10307280A1 (de) * 2002-11-29 2004-06-17 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines lichtemittierenden Halbleiterbauelements

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BER B Y ET AL: "LASER FORMATION OF OHMIC CONTACTS TO N-TYPE GALLIUM ARSENIDE" SOVIET TECHNICAL PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, Bd. 17, Nr. 10, 1. Oktober 1991 (1991-10-01), Seiten 745-747, XP000273628 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508441A (ja) * 2007-12-27 2011-03-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射放出体およびその製造方法

Also Published As

Publication number Publication date
KR101249432B1 (ko) 2013-04-03
KR20070068435A (ko) 2007-06-29
JP2008515210A (ja) 2008-05-08
US20120070925A1 (en) 2012-03-22
DE102004061865A1 (de) 2006-03-30
EP1794816B1 (de) 2015-11-04
US20080268560A1 (en) 2008-10-30
WO2006034686A3 (de) 2006-11-02
EP1794816A2 (de) 2007-06-13

Similar Documents

Publication Publication Date Title
EP2260516B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
EP2695207B1 (de) Optoelektronischer halbleiterchip
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102005029246B4 (de) Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
DE102006057747B4 (de) Halbleiterkörper und Halbleiterchip mit einem Halbleiterkörper
EP2149159B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
EP1964183B1 (de) Lumineszenzdiodenchip mit stromaufweitungsschicht
EP2015372B1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
EP1794816B1 (de) Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
WO2001091195A1 (de) Lumineszenzdiodenchip mit einer auf gan basierenden strahlungsemittierenden epitaxieschichtenfolge und verfahren zu dessen herstellung
EP2013917A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
EP2057696B1 (de) Optoelektronischer halbleiterchip und verfahren zur dessen herstellung
EP2332183A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE102009037319A1 (de) Verfahren zur Herstellung einer Licht emittierenden Halbleitervorrichtung und Licht emittierende Halbleitervorrichtung
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
EP1658643B1 (de) Strahlungemittierendes halbleiterbauelement
DE102006004591A1 (de) Strahlungsemittierender Halbleiterchip
DE10346605B4 (de) Strahlungemittierendes Halbleiterbauelement
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
WO2015176873A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE10308322B4 (de) Verfahren zum Herstellen eines elektrischen Kontaktbereiches auf einer Halbleiterschicht und Bauelement mit derartigem Kontaktbereich
DE102015108056A1 (de) Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE20320295U1 (de) Bauelement mit einem elektrischen Kontaktbereich auf einer Halbleiterschicht
DE102004004780B4 (de) Verfahren zum Herstellen eines Bauelementes mit einem elektrischen Kontaktbereich und Bauelement mit einem elektrischen Kontaktbereich

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005791446

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007533864

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020077009684

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580040882.3

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2005791446

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11576343

Country of ref document: US