WO2006022017A1 - 論理回路 - Google Patents

論理回路 Download PDF

Info

Publication number
WO2006022017A1
WO2006022017A1 PCT/JP2004/012370 JP2004012370W WO2006022017A1 WO 2006022017 A1 WO2006022017 A1 WO 2006022017A1 JP 2004012370 W JP2004012370 W JP 2004012370W WO 2006022017 A1 WO2006022017 A1 WO 2006022017A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
terminal
voltage
switching element
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/012370
Other languages
English (en)
French (fr)
Inventor
Haruo Kawakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to GB0625731A priority Critical patent/GB2431786B/en
Priority to DE200411002925 priority patent/DE112004002925B4/de
Priority to US11/661,132 priority patent/US7948291B2/en
Priority to PCT/JP2004/012370 priority patent/WO2006022017A1/ja
Priority to JP2006531180A priority patent/JP4400619B2/ja
Publication of WO2006022017A1 publication Critical patent/WO2006022017A1/ja
Anticipated expiration legal-status Critical
Priority to US13/004,480 priority patent/US8093935B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/313—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices with two electrodes, one or two potential barriers, and exhibiting a negative resistance characteristic

Definitions

  • the present invention relates to a logic circuit using a two-terminal switching element having two stable resistance values with respect to an applied voltage.
  • organic EL displays and organic LED displays emit light from each pixel individually (that is, emit light by themselves), which has the advantage of having a wide viewing angle and eliminating the need for a color filter, and no backlight. It has many advantages over conventional liquid crystals, such as the advantage that it can be made thinner and the advantage that it can be formed on a flexible substrate such as plastic.
  • RFID Radio Frequency IDentification
  • data is recorded or read from a card-like or tag-like medium using radio waves, and the data is recognized by communication via an antenna. That is, data is exchanged wirelessly between a small medium such as a tag and a device called a reader.
  • This RFID has the convenience that there is no need to bring the tag and reader into contact with each other within the communication range, so its use is expanding, but the current tag unit price is several tens of yen or more. For this reason, there was a problem that it was too expensive to attach to a small product.
  • CMOS circuit including a transistor made of an organic electronic material has been proposed. This is conveniently used as a so-called “combination logic circuit” It is possible (see, for example, Patent Document 1-14).
  • the organic electronic material is formed as a thin film on a substrate.
  • This thin film made of an organic electronic material is formed to have a film thickness in the range of several tens of tens of lOOnm by means such as vacuum deposition or solution coating (spin coating method, ink jet method).
  • the material for the substrate glass, silicon, and plastic are often used.
  • metal electrodes, electrodes made of oxides such as IT ⁇ using vacuum deposition, solution coating (spin coating method, ink jet method), sputtering, CVD, PVD, etc.
  • An insulating film or the like is formed.
  • the merit of using an organic material as an electronic material in particular is that a flexible electrical device is manufactured using a plastic substrate due to a low manufacturing cost and a low process temperature. It becomes possible.
  • Patent Document 1 JP-A-9-199732
  • Patent Document 2 Japanese Patent Laid-Open No. 2001-177109
  • Patent Document 3 Japanese Patent Laid-Open No. 2001-203364
  • Patent Document 4 Japanese Patent Laid-Open No. 2002-324931
  • an object of the present invention is to provide a simple flip-flop circuit (bistable circuit) necessary for a “sequential logic circuit” when a logic circuit is composed of organic electronic materials. It is to be realized by the configuration.
  • the logic circuit according to the present invention has two stable resistance values for one applied voltage value, and applies a voltage equal to or lower than a predetermined first threshold voltage.
  • the resistance value becomes a first state having a high resistance value, and a voltage equal to or higher than a predetermined second threshold voltage higher than the first threshold voltage is applied, the resistance value is changed.
  • Enter the second pulse A second pulse input terminal configured to selectively cause the switching element to cause the first and second states by a combination of the first and second pulse inputs. is doing.
  • the switching element includes a lower electrode layer and an upper electrode layer made of a thin film, and an organic bistable layer having a thin film force interposed between the lower electrode layer and the upper electrode layer. It is composed by.
  • aluminum can be used as the material for the lower electrode layer and the upper electrode layer
  • aminoimidazole dicynate can be used as the material for the organic bistable layer.
  • the lower electrode layer and the upper electrode layer are formed so as to have a stripe shape and their longitudinal axes are orthogonal to each other, and the organic bistable layer includes the lower electrode layer It is formed so as to cover the intersection of the layer and the upper electrode layer.
  • the logic circuit according to the present invention has two stable resistance values for one applied voltage value, and when a voltage equal to or lower than a predetermined first threshold voltage is applied, A first state having a high resistance value, and when a voltage equal to or higher than a predetermined second threshold voltage greater than the first threshold voltage is applied, the first resistance value has a lower resistance value among the respective resistance values.
  • a first two-terminal switching element in a state of 2 and the first two-terminal switching element A second two-terminal switching element having the same electrical characteristics as the child and connected in series in a direction in which the polarity is uniform with respect to the first two-terminal switching element; and the first and second switching elements A terminal for applying a predetermined bias voltage to both ends of the series circuit, and a first pulse input terminal for inputting a first pulse of the predetermined voltage to one end of the series circuit of the first and second switching elements.
  • a second pulse input terminal for inputting a second pulse of a predetermined voltage to a connection point of the first and second switching elements, and a series circuit of the first and second switching elements. Insert a third pulse of the specified voltage at the end.
  • a third pulse input terminal that is connected to the first and second switching elements by a combination of the first, second, and third pulse inputs. Are selectively erected.
  • the logic circuit according to the present invention has two stable resistance values with respect to one applied voltage value, and when a voltage equal to or lower than a predetermined first threshold voltage is applied, Among these resistance values, the first state having a high resistance value and a voltage equal to or higher than a predetermined second threshold voltage greater than the first threshold voltage have a low resistance value.
  • the first two-terminal switching element in the second state has the same electrical characteristics as the first two-terminal switching element, and the polarity is aligned with respect to the first two-terminal switching element.
  • a second two-terminal switching element connected in series, a terminal for applying a predetermined bias voltage across the series circuit of the first and second switching elements, and a series of the first and second switching elements Input a first pulse of a given voltage across the circuit And a second pulse input terminal for inputting a second node of a predetermined voltage to a connection point of the first and second switching elements.
  • the first and second states are selectively generated in the first and second switching elements by a combination of the first and second pulse inputs.
  • the first and second switching elements comprise a lower electrode layer and an upper electrode layer made of a thin film, and a thin film interposed between the lower electrode layer and the upper electrode layer. And an organic bistable layer.
  • aluminum is used as the material of the lower electrode layer
  • gold is used as the material of the upper electrode layer
  • biskinomethane is used as the material of the organic bistable layer. You can power to use.
  • the lower electrode layer and the upper electrode layer are formed so as to have a stripe shape and their longitudinal axes are orthogonal to each other, and the organic bistable layer includes the lower electrode layer It is formed so as to cover the intersection of the layer and the upper electrode layer.
  • the flip-flop circuit (bistable circuit) necessary for the sequential logic circuit can be realized with a simple configuration.
  • the two-terminal switching element applied to the present invention is not limited to one using an organic electronic material. That is, a two-terminal switching element formed of an inorganic electronic material can be used as long as it has the above-described electrical characteristics.
  • FIG. 1 is a circuit diagram showing a first embodiment of a logic circuit according to the present invention.
  • FIG. 2 is a graph illustrating the electrical characteristics and operating points of the two-terminal switching element used in the logic circuit of FIG.
  • FIG. 3 is a circuit diagram showing a second embodiment of the logic circuit according to the present invention.
  • FIG. 4 is a graph illustrating the electrical characteristics and operating points of the two-terminal switching element used in the logic circuit of FIG.
  • FIG. 5 (a) shows an example of a pulse input circuit
  • FIG. 5 (b) shows an example of a pulse waveform formed by this input circuit.
  • FIG. 6 is a cross-sectional view conceptually showing the structure of a two-terminal switching element according to Examples 1, 2, and 3.
  • FIG. 7 is a plan view showing a configuration of a logic circuit according to the first and second embodiments.
  • FIG. 8 is a plan view illustrating a configuration of a logic circuit according to the third embodiment.
  • FIG. 9 is a graph showing characteristics of a two-terminal switching element in the logic circuit according to the first embodiment.
  • FIG. 10 is a graph showing characteristics of a two-terminal switching element in the logic circuits according to Examples 2 and 3.
  • FIG. 1 shows an embodiment of a logic circuit according to the present invention having the simplest configuration.
  • This logic circuit has a configuration in which a resistor 2 is connected in series to a two-terminal switching element 1.
  • the two-terminal switching element 1 has electrical characteristics (current-voltage characteristics) as illustrated in FIG. In other words, it has electrical characteristics indicating two stable resistance values with respect to one applied voltage value, and when a voltage equal to or lower than the threshold voltage Vthl is applied, a high resistance state (current voltage as illustrated by reference numeral 11). When a voltage equal to or higher than the threshold voltage Vth2 is applied, a low resistance state (state showing current-voltage characteristics as illustrated by reference numeral 12) is obtained.
  • Reference numeral 13 exemplifies the electrical characteristics of the resistor 2.
  • the Q pin voltage will change as shown in Table 1.
  • the pulses input to the R and S terminals can be of the same height as long as they satisfy the respective conditions.
  • flip-flop circuits are classified according to their functions into RS (Reset / set) flip-flop circuits, JK flip-flop circuits, T (Trigger) flip-flop circuits, and D (Delay) flip-flop circuits.
  • flip-flop circuits can be configured using other types of elements in combination based on RS flip-flop circuits (see the above document).
  • FIG. 3 shows another embodiment of the logic circuit according to the present invention.
  • the logic circuit shown in FIG. 3 has a configuration in which two-terminal switching elements 1A and IB having the electrical characteristics shown in FIG. 2 are connected in series.
  • a DC bias voltage of Vt (Vthl + Vth2) is applied to both ends of this logic circuit, and the S terminal for pulse input and the 2-terminal switching element at one end of the 2-terminal switching element 1A (application point of the bias voltage Vt)
  • Table 3 shows the logic when a positive pulse of sufficient voltage is selectively input to the R terminal for panelless input at the series connection point of 1A and IB and the T terminal for pulse input at the ground point.
  • switching The states 0 and 1 of the elements 1A and IB represent the high resistance state and the low resistance state of these elements.
  • this logic circuit operates logically as shown in Table 4.
  • Table 4 is consistent with the operation in Table 1. This indicates that the logic circuit of FIG. 3 also has a function as an RS flip-flop circuit.
  • a metal vapor deposition film such as aluminum can be used.
  • the wiring can also be applied by applying or printing a carbon-based conductive material.
  • polyimide As a substrate for forming the switching elements 1, 1A, IB according to the present invention, as a flexible substrate, polyimide, polyetherimide, polysulfone, polyethersulfone, polyphenylene sulfide, rose series Polymer plastic films such as aramid, polyether ketone, polyester, polycarbonate, polyimide, polyether sulfone, amorphous polyolefin, epoxy resin or fluororesin can be used.
  • polyesters such as polyethylene terephthalate are particularly preferred because polyester or polycarbonate is preferred in terms of strength.
  • the thickness of the substrate is preferably 0.05 mm to 2 mm, more preferably 0.1 mm to lmm.
  • a non-glass substrate or a silicon substrate can be used as the flexible substrate.
  • the organic thin film constituting the two-terminal switching elements 1, 1A, IB it is possible to use a coating method in addition to vacuum deposition.
  • the coating method include spin coating and blade coating, screen printing, casting and dipping.
  • the coating solution used in the coating method can be prepared by dissolving or dispersing an organic material in an appropriate solvent. Depending on the type of organic material, Is preferable because many organic materials can be dissolved. In addition, acetonitrile, benzene, butanol, cyclohexane, dichloroethane, ethanol, ethyl acetate and the like can be used, but are not limited thereto.
  • the range of the bias voltage Vt will be described.
  • Vth 1 ⁇ Von + Voff Vt ⁇ Vth2
  • the value of the bias voltage Vt can be appropriately selected within the above range. In general, it is desirable to set the value as small as possible. This is because the smaller the value of the bias voltage Vt, the smaller the current flowing in the logic circuit and the lower the power consumption.
  • a two-terminal switching element having a configuration as shown in Fig. 6 was prepared by the following procedure.
  • the switching element is configured by sequentially forming a lower electrode layer 41 made of a thin film, an organic bistable layer 42 and an upper electrode layer 43 on a substrate 40 made of glass.
  • the lower electrode layer 41 is formed by depositing aluminum on the surface of the substrate 40
  • the organic bistable layer 42 is formed by depositing an aminoimidazole dicyanate represented by the following chemical formula on the lower electrode layer 41
  • the upper electrode layer 43 was formed by depositing aluminum on the organic bistable layer 42, respectively.
  • the lower electrode layer 41, the organic bistable layer 42, and the upper electrode layer 43 were formed to have thicknesses of about lOOnm, 80nm, and lOOnm, respectively.
  • the vacuum degree of the vapor deposition system was set to about 3 X 10_6 toir by exhausting the diffusion pump.
  • the lower electrode layer 41 and the upper electrode layer 43 are formed so as to form a stripe shape having a width of about 0.5 mm and their longitudinal axes are orthogonal to each other, and the organic bistable layer 42 is formed.
  • the bias application electrode 44 and the pulse input S terminal 45 are connected to the upper electrode layer 43, and the pulse input R terminal 46, the resistance terminal 47, and the output Q terminal 48 are connected to the lower electrode layer 41. did.
  • a resistor (not shown) (corresponding to resistor 2 in FIG. 1) is connected to the resistor terminal 47. The value of this resistor is set to 0.8 ⁇ , for example, and the other end is grounded.
  • the logic circuit of Example 1 was obtained as described above. The equivalent circuit of this logic circuit is shown in Fig. 1.
  • the logic circuit according to Example 2 uses the bisquinomethane compound represented by the following chemical formula as the material of the organic bistable layer 42 and the gold as the material of the upper electrode layer 43. Except for this, the logic circuit is the same as that of the first embodiment. [Chemical 2]
  • the logic circuit according to the third embodiment includes two two-terminal switching elements.
  • Each of the two-terminal switching elements is composed of aluminum as the material of the lower electrode layers 41 and 411, the biskinomethane-based compound as the material of the organic bistable layers 42 and 421, and the upper electrode layer 43, Gold is used for each of the 431 materials.
  • the two electrode terminals are formed by sequentially forming the formation materials of the lower electrode layer 41, the organic bistable layer 42, and the upper electrode layer 43 so as to have thicknesses of about 100 nm, 80 nm, and lOOnm. A switching element was formed.
  • the lower electrode layer 411 is formed on the upper electrode layer 43 of the one two-terminal switching element (the position of the lower electrode layer 411 in FIG. 8 is more than the position of the lower electrode layer 41 of the one two-terminal switching element). Furthermore, by sequentially forming the organic bistable layer 421 and the upper electrode layer 431 corresponding to the organic bistable layer 42 and the upper electrode layer 43 on the lower electrode layer 411, the other electrode 431 is shifted to the other side. A two-terminal switching element was formed.
  • the material for forming the electrode layer 411, the organic bistable layer 421, and the upper electrode layer 431 is also formed to have a thickness of about 100 nm, 80 nm, and lOO nm, respectively.
  • the electrode layers 41 and 43 of the one of the two-terminal switching elements are each formed to have a stripe shape having a width of about 0.5 mm and the longitudinal axes thereof being orthogonal to each other.
  • the electrode layers 411 and 431 of the other two-terminal switching element are also formed in the same form.
  • the bias application electrode 44 and the pulse input S terminal 45 are connected to the upper electrode layer 431, and the pulse input R terminal 46 and the output Q are connected to the lower electrode layer 411.
  • Terminal 48 was connected, and ground electrode 50 and panoramic input T terminal 49 were connected to lower electrode layer 41.
  • the grounding terminal 50 is grounded.
  • the characteristics of the switching element 1 obtained in Example 1 are as shown in FIG. 9, and the switching elements 1 obtained in Example 2 and the switching elements obtained in Example 3 are shown in FIG.
  • the device characteristics were as shown in FIG.
  • the bias voltage and pulse input were given from an external circuit.
  • Table 5 summarizes an example of the driving conditions of the logic circuit according to the first, second, and third examples, and the operating point voltages Von and Voff of each logic circuit under this condition.
  • the logic circuit according to any of the examples confirmed good operation as an RS flip-flop circuit.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

　本発明は、印加される１つの電圧値に対し２つの安定な抵抗値を持ち、所定の第１の閾値電圧（Vth1）以下の電圧を印加すると各抵抗値のうちの高い抵抗値を持つ第1の状態になるとともに、第１の閾値電圧（Vth1）よりも大きな所定の第２の閾値電圧（Vth2）以上の電圧を印加すると各抵抗値のうちの低い抵抗値を持つ第２の状態になる２端子スイッチング素子（１）と、２端子スイッチング素子（１）に直列接続された抵抗素子（２）と、スイッチング素子（１）と抵抗素子（２）の直列回路の両端に所定のバイアス電圧（Vt）を印加する端子と、第1のパルス入力用端子（Ｓ）と、第２のパルス入力用端子（R）と、を備えている。本発明によれば、順序論理回路に必要なフリップフロップ回路を簡便な構成で実現することが可能になる。                                                                           

Description

明 細 書
論理回路
技術分野
[0001] 本発明は、印加される電圧に対し 2つの安定な抵抗値を持つ 2端子スィッチング素 子を用いた論理回路に関するものである。
背景技術
[0002] 近年、有機電子材料を用いた電子デバイスの特性は進展が目覚しい。例えば、有 機 ELディスプレイや有機 LEDディスプレイは、各画素が個々に発光する（すなわち、 自発光する）ため、視野角が広くかつカラーフィルターが不要になるという利点、バッ クライトが不要であることから薄型化が可能になるという利点、プラスチック等のフレキ シブルな基板上に形成可能であるという利点等、従来の液晶に比して多くの利点を 持っている。
また、この種の電子デバイスを駆動する回路系にも有機材料を用いることが検討さ れており、それが可能になれば、ウェアラブル PCやフレキシブルディスプレーなど、 基板の変形が可能な電子デバイスが実現すると期待される。
[0003] 更に、近年利用が盛んになつてきた RFID (Radio Frequency IDentification)技術に おいても、有機電子素子の利用が検討されている。この RFID技術では、カード状、 もしくはタグ状の媒体に対して、電波を用いてデータの記録または読み出しを行い、 アンテナを介しての通信によって上記データを認識する。すなわち、タグ等の小型媒 体とリーダーと呼ばれるデバイスとの間で、無線でデータをやり取りする。
[0004] この RFIDは、通信範囲内であればタグ等とリーダーを接触させる必要が無いという 利便性をもつので、その用途は拡大傾向にあるが、現状タグの単価が数十円以上で あることから、小額な商品につけるには高過ぎるという問題点があった。
現在、タグにはシリコンチップを用いた ICが用いられている力 上記の問題点を解 決するため、有機電子デバイスからなるタグを用いることが検討されている。
[0005] 上記有機電子デバイスの一例として、有機電子材料からなるトランジスタで構成し た CMOS回路が提案されている。これは、所謂「組合せ論理回路」として好便に使用 可能である（例えば、特許文献 1一 4参照）。
[0006] 上記有機電子材料は、基板上に薄膜として形成される。この有機電子材料からなる 薄膜は、真空蒸着や溶液塗布 (スピンコート法、インクジェット法)等の手段により、お およそ数 10 数 lOOnmの範囲の膜厚となるように形成される。
上記基板の材料としては、ガラス、シリコン、プラスチックが多く用いられる。この基板 上には、必要に応じて、真空蒸着、溶液塗布 (スピンコート法、インクジェット法）、ス パッタ、 CVD、 PVDなどの手法を用いて金属電極、 IT〇などの酸化物からなる電極 、絶縁膜などが形成される。
[0007] 上記において、特に電子材料として有機材料を用いることのメリットとしては、製造コ ストが低いこと、プロセス温度が低温であることにより、プラスチック基板を使用してフ レキシブルな電気機器を製造することが可能になること等である。
特許文献 1 :特開平 9 - 199732号公報
特許文献 2 :特開 2001— 177109号公報
特許文献 3：特開 2001 - 203364号公報
特許文献 4 :特開 2002— 324931号公報
発明の開示
発明が解決しょうとする課題
[0008] しかしながら、論理回路のうち、「組合せ論理回路」以外の「順序論理回路」に必要 なフリップフロップ回路 (双安定回路）を有機電子材料デバイスを用いて構成すること については具体的提案がされていない。ここで、「組合せ論理回路」は現時点での入 力論理値の組合せで出力値が決まるものであり、「順序論理回路」は現時点までの 入力論理値の時系列で出力値が決まるものである。
[0009] 勿論、従来のシリコン素子を用いる場合には、複数のトランジスタと整流素子を組み 合わせた順序論理回路が実用化されている。し力しながら、シリコン素子を用いた順 序論理回路は、有機トランジスタの作製プロセスが煩雑なため、そのまま適用した場 合、特性のバラツキが大きくて良品率が低いという問題点があった。
[0010] そこで、本発明の目的は、上述の点に鑑み、有機電子材料により論理回路を構成 するにあたり、「順序論理回路」に必要なフリップフロップ回路 (双安定回路）を簡便な 構成で実現することにある。
課題を解決するための手段
[0011] 上記の目的を達成するため、本発明に係る論理回路は、印加される 1つの電圧値 に対し 2つの安定な抵抗値を持ち、所定の第 1の閾値電圧以下の電圧を印加すると 前記各抵抗値のうちの高レ、抵抗値を持つ第 1の状態になるとともに、前記第 1の閾値 電圧よりも大きな所定の第 2の閾値電圧以上の電圧を印加すると前記各抵抗値のう ちの低い抵抗値を持つ第 2の状態になる 2端子スイッチング素子と、前記 2端子スイツ チング素子に直列接続された抵抗素子と、前記スイッチング素子と抵抗素子の直列 回路の両端に所定のバイアス電圧を印加する端子と、前記スイッチング素子の一端 に所定の電圧の第 1のパルスを入力する第 1のパルス入力用端子と、前記スィッチン グ素子の他端と前記抵抗素子の接続点に所定の電圧の第 2のパルスを入力する第 2 のパルス入力用端子と、を備え、前記第 1、第 2のパルスの入力の組み合わせによつ て、前記スイッチング素子に前記第 1および第 2の状態を選択的に生起させるように している。
[0012] 実施の形態において、前記スイッチング素子は、薄膜からなる下部電極層および上 部電極層と、該下部電極層と上部電極層との間に介在させた薄膜力 なる有機双安 定層と、によって構成している。
この場合、例えば、前記下部電極層および上部電極層記の材料としてアルミニウム を使用し、前記有機双安定層の材料としてアミノイミダゾールジシァネートを使用する こと力 Sできる。
具体的な実施例において、前記下部電極層および上部電極層は、それぞれストラ イブ状をなすように、かつ、互いの長手軸線が直交するように形成され、前記有機双 安定層は、前記下部電極層と上部電極層の交点を被うように形成されている。
[0013] また、本発明に係る論理回路は、印加される 1つの電圧値に対し 2つの安定な抵抗 値を持ち、所定の第 1の閾値電圧以下の電圧を印加すると前記各抵抗値のうちの高 い抵抗値を持つ第 1の状態になるとともに、前記第 1の閾値電圧よりも大きな所定の 第 2の閾値電圧以上の電圧を印加すると前記各抵抗値のうちの低い抵抗値を持つ 第 2の状態になる第 1の 2端子スイッチング素子と、前記第 1の 2端子スィッチング素 子と同じ電気的特性を有し、該第 1の 2端子スイッチング素子に対して極性が揃った 方向に直列接続された第 2の 2端子スイッチング素子と、前記第 1、第 2のスィッチン グ素子の直列回路の両端に所定のバイアス電圧を印加する端子と、前記第 1、第 2 のスイッチング素子の直列回路の一端に所定の電圧の第 1のパルスを入力する第 1 のパルス入力用端子と、前記第 1、第 2のスイッチング素子の接続点に所定の電圧の 第 2のノ ルスを入力する第 2のパルス入力用端子と、前記第 1、第 2のスイッチング素 子の直列回路の他端に所定の電圧の第 3のパルスを入
力する第 3のパルス入力用端子と、を備え、前記第 1、第 2および第 3のパルスの入力 の組み合わせによって、前記第 1、第 2のスイッチング素子に前記第 1および第 2の状 態を選択的に生起させている。
[0014] さらに，本発明に係る論理回路は、印加される 1つの電圧値に対し 2つの安定な抵 抗値を持ち、所定の第 1の閾値電圧以下の電圧を印加すると前記各抵抗値のうちの 高い抵抗値を持つ第 1の状態になるとともに、前記第 1の閾値電圧よりも大きな所定 の第 2の閾値電圧以上の電圧を印加すると前記各抵抗値のうちの低い抵抗値を持 つ第 2の状態になる第 1の 2端子スイッチング素子と、前記第 1の 2端子スィッチング 素子と同じ電気的特性を有し、該第 1の 2端子スイッチング素子に対して極性が揃つ た方向に直列接続された第 2の 2端子スイッチング素子と、前記第 1、第 2のスィッチ ング素子の直列回路の両端に所定のバイアス電圧を印加する端子と、前記第 1、第 2 のスイッチング素子の直列回路の両端に所定の電圧の第 1のパルスを入力する第 1 のパルス入力用端子と、前記第 1、第 2のスイッチング素子の接続点に所定の電圧の 第 2のノ^レスを入力する第 2のパルス入力用端子と、を備え、前記第 1、第 2のパルス の入力の組み合わせによって、前記第 1、第 2のスイッチング素子に前記第 1および 第 2の状態を選択的に生起させている。
[0015] 実施の形態において、前記第 1、第 2のスイッチング素子は、薄膜からなる下部電 極層および上部電極層と、該下部電極層と上部電極層との間に介在させた薄膜から なる有機双安定層と、によって構成している。
この場合、前記下部電極層の材料としてアルミニウムを使用するとともに、前記上部 電極層記の材料として金を使用し、前記有機双安定層の材料としてビスキノメタンを 使用すること力できる。
具体的な実施例において、前記下部電極層および上部電極層は、それぞれストラ イブ状をなすように、かつ、互いの長手軸線が直交するように形成され、前記有機双 安定層は、前記下部電極層と上部電極層の交点を被うように形成されている。
発明の効果
[0016] 本発明によれば、印加される 1つの電圧値に対し 2つの安定な抵抗値を持ち、所定 の第 1の閾値電圧以下の電圧を印加すると前記各抵抗値のうちの高い抵抗値を持 つ第 1の状態になるとともに、前記第 1の閾値電圧よりも大きな所定の第 2の閾値電圧 以上の電圧を印加すると前記各抵抗値のうちの低い抵抗値を持つ第 2の状態になる 2端子スイッチング素子を使用するので、順序論理回路に必要なフリップフロップ回 路 (双安定回路）を簡便な構成で実現することが可能になる。
また、本発明によれば、有機電子材料を用いて上記 2端子スイッチング素子を構成 することにより、製造コストをより低減し、かつ、フレキシブルな電気機器を製造するこ とが可能になる。
なお、本発明に適用する 2端子スイッチング素子としては、有機電子材料を用いた ものに限定されない。すなわち、上記のような電気的特性を有するものであれば、無 機電子材料で形成した 2端子スイッチング素子も適用可能である。
図面の簡単な説明
[0017] [図 1]図 1は、本発明に係る論理回路の第 1の実施形態を示す回路図である。
[図 2]図 2は、図 1の論理回路に使用された 2端子スイッチング素子の電気特性およ び動作点を例示したグラフである。
[図 3]図 3は、本発明に係る論理回路の第 2の実施形態を示す回路図である。
[図 4]図 4は、図 1の論理回路に使用された 2端子スイッチング素子の電気特性およ び動作点を例示したグラフである。
[図 5]図 5 (a)はパルス入力回路の一例を示し、図 5 (b)はこの入力回路によって形成 されるパルスの波形の一例を示してレ、る。
[図 6]図 6は、実施例 1、 2および 3に係る 2端子スイッチング素子の構成を概念的に示 す断面図である。 [図 7]図 7は、実施例 1、 2に係る論理回路の構成を示す平面図である。
[図 8]図 8は、実施例 3に係る論理回路の構成を示す平面図である。
[図 9]図 9は、実施例 1に係る論理回路における 2端子スイッチング素子の特性を示す グラフである。
[図 10]図 10は、実施例 2、 3に係る論理回路における 2端子スイッチング素子の特性 を示すグラフである。
符号の説明
1 , 1A, 1B 2端子スイッチング素子
2 抵抗
20 抵抗
21 コンデンサ
22 入力信号
23 出力信号
40 基板
41 , 411 下部電極層
42, 421 有機双安定層
43, 431 上部電極層
44 バイアス印加電極
45 パルス入力 S端子
46 パルス入力 R端子
47 抵抗
48 出力用 Q端子
50 アース用端子
発明を実施するための最良の形態
図 1は、最も簡便な構成を有する本発明に係る論理回路の実施の形態を示してレヽ る。この論理回路は、 2端子スィッチング素子 1に抵抗 2を直列接続した構成を有する 上記 2端子スイッチング素子 1は、図 2に例示したような電気特性 (電流電圧特性）、 すなわち、印加される 1つの電圧値に対し 2つの安定な抵抗値を示す電気特性を有 し、かつ、閾値電圧 Vthl以下の電圧を印加すると、高抵抗状態（符号 11で例示した ような電流電圧特性を示す状態）なり、また、閾値電圧 Vth2以上の電圧を印加すると 、低抵抗状態 (符号 12で例示したような電流電圧特性を示す状態）になる。なお、符 号 13は、抵抗 2の電気特性を例示している。
[0020] この論理回路に、直流バイアスとして電圧 Vtを印加すると、 2端子スイッチング素子
1の上記二つの状態に応じて 2つの動作点が存在することになる。図 2では、 2端子ス イッチング素子 1が低抵抗状態および高抵抗状態にあるときの各動作点の電圧をそ れぞれ Vonおよび Voffとして示してレ、る。
[0021] 低抵抗状態において、 2端子スイッチング素子 1の他端と抵抗 2との接続点にあるパ ノレス入力用 R端子に (Von-Vthl)のパルスを入力すると、該 2端子スイッチング素子 1 が高抵抗状態に遷移し、これによつて、上記接続点にある出力用 Q端子の電位が (Vt-Von)から (Vt-Voff)へと変化する。
一方、高抵抗状態において、 2端子スイッチング素子 1の一端（直流バイアス電圧 Vt の印加点）にあるパルス入力用 S端子に (Vth2-Voff)のパルスを入力すると、該 2端子 スイッチング素子 1が低抵抗状態に遷移し、その結果、 Q端子の電位が (Vt-Voff)から (Vt-Von)へと変化する。
[0022] 両方のパルスが入力されない場合、出力用 Q端子の状態に変化はない。また、入 力用 R、 S端子に同時に上記パルスが入力された場合は、両方のパルスが打ち消し 合うので、やはり Q端子の状態に変化はない。したがって、入力用 R、 S端子に対する パルスの入力を 1、非入力を 0、現在の出力用 Q端子の状態値を Q、パルスが入力さ n
れた直後の該 Q端子の状態値を Q とすると、 R、 S端子に対するパルスの入力と非 n+1
入力の組合せに応じて、 Q端子の電圧が表 1のように変化することになる。
なお、 R、 S端子に入力するパルスは、それぞれの条件を同時に満たすものであれば 同じ高さのパノレスを用いることが可能である。
[表 1] s R Qn+i 備考
0 0 Qn 不変
1 0 Vt-Von セッ卜
0 1 Vt-Voff リセッ卜
1 1 Qn 不変
ところで、フリップフロップ回路は、その機能によって、 RS(Reset/set)フリップフロッ プ回路、 JKフリップフロップ回路、 T(Trigger)フリップフロップ回路、 D(Delay)フリップ フロップ回路に分類される。（例えば、宮田武雄著 「速解論理回路」、 1998年、コロナ 社参照）
このうち、最も基本的な RSフリップフロップ回路の論理表は表 2に示すとおりである。
[表 2]
Figure imgf000009_0001
[0023] 前記表 1において、出力用 Q端子の値が (Vt-Von)の時をセット状態、（Vt-Voff)の時 をリセット状態と定義すれば、図 1の論理回路が表 2の動作をしていることが明確であ る。この時、 S = R= 1の入力は禁止される。
なお、その他のタイプのフリップフロップ回路は、 RSフリップフロップ回路を元に、他 種類の素子を併用して構成することが可能である（上記文献参照)。
[0024] 図 3は、本発明に係る論理回路の他の実施形態を示している。
図 3に示す論理回路は、図 2の電気特性を持つ 2端子スイッチング素子 1A、 IBを 直列接続した構成を有する。この論理回路の両端に、例えば Vt=(Vthl+Vth2)の直流 バイアス電圧を印加し、 2端子スイッチング素子 1Aの一端 (バイアス電圧 Vtの印加点 )にあるパルス入力用 S端子、 2端子スイッチング素子 1A、 IBの直列接続点にあるパ ノレス入力用 R端子および接地点にあるパルス入力用 T端子に充分な電圧の正パル スを選択的に入力した時の論理は表 3のようになる。この表 3において、スイッチング 素子 1A、 IBの状態 0および 1は、それらの素子の高抵抗状態および低抵抗状態を 表す。
[表 3]
Figure imgf000010_0001
ところで、図 3に示す T端子と S端子に同一のパルスを同時に入力した場合、この論 理回路は表 4のように論理動作する。表 4の動作は、表 1の動作と一致している。これ は、この図 3の論理回路も RSフリップフロップ回路としての機能を有することを示して いる。
[表 4]
Figure imgf000010_0002
[0026] この論理回路の場合、各スイッチング素子 1A、 IBの動作点は、図 4のようになる。
図 2と図 4の比較から明らかなように、図 3に示す論理回路の T端子と S端子に同一の パルスを同時に入力した場合には、セット、リセットのいずれの状態においても、スィ ツチング素子 1A、 IBの内の一方が高抵抗状態になる。したがって、この論理回路に よれば、電流値が抑制されるとレ、う特徴が得られる。
[0027] 本発明に関わる 2端子スイッチング素子 1、 1A、 IBとしては、上記の機能を有する ものであれば多くの素子が使用可能である。例えば、強誘電性半導体 (ZnCdS、 SrTi03(Cr
0.2% dope)等）と金属電極で構成されたショットキーダイオード、各種有機材料
(CuTCNQを含む電荷移動錯体、ァミノイミダゾール系材料、ビスキノメタン系材料)を 金属電極で挟んだ 2端子素子が従来報告されているが、それらは総て使用可能であ る。
[0028] これらのうち、無機材料を用いたものは集積化が容易である。また、有機材料を用 いたものは低温プロセスを用いるため低コストであり、かつプラスチック基板の使用が 可能である。特に安価な ICタグを生産するには、後者のメリットが大きい。
また、 2端子スイッチング素子 1A、 IB間の配線については、アルミ等の金属蒸着膜 が使用可能である。また、炭素系の導電材料を塗布、もしくは印刷することによって 上記配線を施すことも可能である。
[0029] 本発明に係るスイッチング素子 1、 1A、 IBを形成するための基板としては、可撓性 基板として、ポリイミド、ポリエーテルイミド、ポリサルホン、ポリエーテルサルホン、ポリ フエキレンサルフアド、バラ系ァラミド、ポリエーテルケトン、ポリエステル、ポリカーボネ ート、ポリイミド、ポリエーテルスルフォン、アモルファスポリオレフイン、エポキシ樹脂 あるいはフッ素樹脂などの高分子プラスチックフィルムを用いることができる。
中でも、強度の点ではポリエステル又はポリカーボネートが好ましぐ特にポリェチレ ンテレフタレート等のポリエステルが好ましい。基板の厚みは 0. 05mmから 2mmが 好ましぐ 0. 1mmから lmmが更に好ましい。また可撓性基板として、非ガラス基板 やシリコン基板を用いることも可能である。
[0030] 2端子スイッチング素子 1、 1A、 IBを構成する有機薄膜の形成方法としては、真空 蒸着の他、塗布法を用いることが可能である。塗布法としては、スピンコートやブレー ドコートなどの他、スクリーン印刷、キャスト、ディップなどが挙げられる。また、 目的と する低分子前駆体或いは目的とする高分子前駆体を用いて前述の適切な方法によ り薄膜を形成し、その後に加熱処理等により目的とする有機半導体層に変換する方 法も挙げられる。
[0031] 上記塗布法に用いる塗布用溶液は、有機材料を適当な溶剤に溶解、もしくは分散 させることによって作製することが可能である。溶剤は有機材料の種類によって適宜 ン）は、多くの有機材料を溶解可能であることから好適である。この他、ァセトニトリノレ 、ベンゼン、ブタノール、シクロへキサン、ジクロロェタン、エタノール、酢酸ェチルな どが使用可能であるが、これに限定されるものでは無い。
[0032] また、上記各実施形態では、バイアス電圧 Vtに入力パルスを重畳させている力 こ れには多くの方法が採用可能である。例えば、図 5 (a)に示すような抵抗 20と適切な 容量のコンデンサ 21との直列回路を介して図 5 (b)の左方に示すような左右非対称 なパルス 22を入力すると、コンデンサ 21にその非対称性に応じた変位電流が流れる ので、図 5 (b)の右方に示すような正もしくは負のパルス 23を上記バイアス電圧 Vtに 重畳することができる。
[0033] ここで、バイアス電圧 Vtの範囲について説明する。バイアス電圧 Vtの範囲は、 Vt = Von+Voffifo び Vthlく Vonく Voffく Vth2という関係に基づいて、下記のように表さ れる。
2 Vth 1 < Von + Voff = Vt<Vth2
バイアス電圧 Vtの値は、上記の範囲内で適宜選択することができる力 一般には、 その値をできるだけ小さく設定することが望ましい。なぜなら、バイアス電圧 Vtの値が 小さいほど論理回路に流れる電流が小さくなつて消費電力が低減されるからである。
[0034] 以下、本発明の実施例について詳細に説明する。
実施例 1
[0035] 以下の手順で、図 6に示すような構成の 2端子スイッチング素子を作成した。
すなわち、このスイッチング素子は、ガラスからなる基板 40上に薄膜からなる下部 電極層 41、有機双安定層 42および上部電極層 43を順次形成することによって構成 されている。
下部電極層 41は、基板 40の表面にアルミニウムを成膜することによって、有機双 安定層 42は、下記化学式で表されるァミノイミダゾールジシァネートを下部電極層 4 1上に成膜することによって、また、上部電極層 43は、アルミニウムを有機双安定層 4 2上に成膜することによってそれぞれ形成した。
[化 1]
Figure imgf000013_0001
下部電極層 41、有機双安定層 42および上部電極層 43は、それぞれ、約 lOOnm 、 80nmおよび lOOnmの厚さとなるように成膜した。この成膜の手段として、真空蒸 着法を使用する場合、拡散ポンプ排気によって蒸着装置の真空度を 3 X 10_6toir 程度に設定した。
アルミニウムの蒸着は、抵抗加熱方式により成膜速度 3AZsecで実施し、また、ァ ミノイミダゾールジシァネートの蒸着は、抵抗加熱方式により成膜速度 2AZsecで実 施した。この時、下部電極層 41と上部電極層 43は、幅約 0. 5mmのストライプ状をな すように、かつ、互いの長手軸線が直交するように形成し、また、有機双安定層 42は 、下部電極層 41と上部電極層 43の交点を被うように形成した（図 7参照）。従って、こ の実施例 1に係る 2端子スイッチング素子の有効面積は、約 0. 5 X 0. 5 = 0. 25mm2 となる。
[0036] その後、上部電極層 43に、バイアス印加電極 44とパルス入力用 S端子 45を接続し 、下部電極層 41にパルス入力 R端子 46と抵抗用端子 47、および出力用 Q端子 48を 接続した。抵抗用端子 47には、図示していない抵抗（図 1の抵抗 2に対応）が接続さ れる。この抵抗は、その値が例えば 0. 8Μ Ωに設定され、その他端が接地される。上 記のようにして実施例 1の論理回路を得た。この論理回路の等価回路は、図 1に示し た通りである。
実施例 2
[0037] この実施例 2に係る論理回路は、上記有機双安定層 42の材料として下記の化学式 で表されるビスキノメタン系化合物を用レ、、上部電極層 43の材料として金を使用した 点を除き、実施例 1の論理回路と同様である。 [化 2]
Figure imgf000014_0001
実施例 3
[0038] 図 8に示すように、この実施例 3に係る論理回路は、二つの 2端子スイッチング素を 備
えている。
各 2端子スイッチング素子は、それらの下部電極層 41および 411の材料としてアル ミニゥムを、それらの有機双安定層 42および 421の材料として、上記ビスキノメタン系 化合物を、さらに、それらの上部電極層 43、 431の材料として金をそれぞれ使用して いる。
この実施例では、まず、下部電極層 41、有機双安定層 42および上部電極層 43の 形成材料を厚さ約 100nm、 80nmおよび lOOnmとなるように順次成膜することによ つて一方の 2端子スイッチング素子を形成した。
[0039] その後、上記一方の 2端子スイッチング素子の上部電極層 43上に下部電極層 411 を形成し (その形成位置は、一方の 2端子スイッチング素子の下部電極層 41の位置 よりも図 8における右方側にずれている）、更に、この下部電極層 411上に上記有機 双安定層 42および上部電極層 43に対応する有機双安定層 421および上部電極層 431を順次形成することによって他方の 2端子スイッチング素子を形成した。
なお、電極層 411、有機双安定層 421および上部電極層 431の形成材料も厚さ約 100nm、 80nmおよび lOOnmとなるようにそれぞれ成膜される。
[0040] 上記一方の 2端子スイッチング素子の電極層 41および 43は、それぞれ幅約 0. 5m mのストライプ状をなすように、かつ、互いの長手軸線が直交するように形成され、他 方の 2端子スイッチング素子の電極層 411,431も同様の形態で形成されている。ま た、有機双安定層 42は、電極層 41、 43の交点を被うように形成され、同様に、有機 双安定層 421は、電極層 411,431の交点を被うように形成されている。従って、上記 二つのスイッチング素子の有効面積は、それぞれ約 0. 5 X 0. 5 = 0. 25mm2である
[0041] 上記各 2端子スイッチング素子の形成後、上部電極層 431にバイアス印加電極 44 とパルス入力用 S端子 45を接続するとともに、下部電極層 411にパルス入力用 R端 子 46と出力用 Q端子 48を接続し、さらに、下部電極層 41にアース用端子 50とパノレ ス入力用 T端子 49を接続した。なお、アース用端子 50は接地される。
このように形成された論理回路の等価回路は、図 3に示した通りである。 試験例 1
[0042] 上記実施例 1で得られたスイッチング素子 1の特性は、図 9に示す通りであり、また、 上記実施例 2で得られたスイッチング素子 1と上記実施例 3で得られた各スイッチング 素子の特性は、それぞれ図 10に示す通りであった。なお、バイアス電圧とパルス入 力は外部回路より与えた。
上記実施例 1、 2および 3に係る論理回路の駆動条件の一例と、この条件下におけ る各論理回路の動作点電圧 Von、 Voffの値を表 5にまとめた。この表 5から明らかなよ うに、いずれの実施例に係る論理回路も RSフリップフロップ回路としての良好な動作 が確認された。
[表 5]
(単位: V)
Figure imgf000015_0001
以上、本発明の実施の形態および実施例について説明したが、本発明の技術的 範囲がこれらによって限定されないことは明らかである。

Claims

請求の範囲
[1] 印加される 1つの電圧値に対し 2つの安定な抵抗値を持ち、所定の第 1の閾値電圧 以下の電圧を印加すると前記各抵抗値のうちの高い抵抗値を持つ第 1の状態になる とともに、前記第 1の閾値電圧よりも大きな所定の第 2の閾値電圧以上の電圧を印加 すると前記各抵抗値のうちの低い抵抗値を持つ第 2の状態になる 2端子スイッチング 素子と、
前記 2端子スイッチング素子に直列接続された抵抗素子と、
前記スイッチング素子と抵抗素子の直列回路の両端に所定のバイアス電圧を印加 する端子と、
前記スイッチング素子の一端に所定の電圧の第 1のノ^レスを入力する第 1のパルス 入力用端子と、
前記スイッチング素子の他端と前記抵抗素子の接続点に所定の電圧の第 2のパル スを入力する第 2のパルス入力用端子と、を備え、
前記第 1、第 2のパルスの入力の組み合わせによって、前記スイッチング素子に前 記第 1および第 2の状態を選択的に生起させることを特徴とする論理回路。
[2] 前記スイッチング素子は、薄膜からなる下部電極層および上部電極層と、該下部電 極層と上部電極層との間に介在させた薄膜からなる有機双安定層と、によって構成 されていることを特徴とする請求の範囲 1に記載の論理回路。
[3] 前記下部電極層および上部電極層記の材料としてアルミニウムを使用し、前記有 機双安定層の材料としてアミノイミダゾールジシァネートを使用したことを特徴とする 請求の範囲 2に記載の論理回路。
[4] 前記下部電極層および上部電極層は、それぞれストライプ状をなすように、かつ、 互いの長手軸線が直交するように形成され、前記有機双安定層は、前記下部電極 層と上部電極層の交点を被うように形成されていることを特徴とする請求の範囲 2ま たは 3に記載の論理回路。
[5] 印加される 1つの電圧値に対し 2つの安定な抵抗値を持ち、所定の第 1の閾値電圧 以下の電圧を印加すると前記各抵抗値のうちの高い抵抗値を持つ第 1の状態になる とともに、 前記第 1の閾値電圧よりも大きな所定の第 2の閾値電圧以上の電圧を印加すると前 記各抵抗値のうちの低い抵抗値を持つ第 2の状態になる第 1の 2端子スイッチング素 子と、
前記第 1の 2端子スィッチング素子と同じ電気的特性を有し、該第 1の 2端子スィッチ ング素子に対して極性が揃った方向に直列接続された第 2の 2端子スイッチング素子 と、
前記第 1、第 2のスイッチング素子の直列回路の両端に所定のバイアス電圧を印加 する端子と、
前記第 1、第 2のスイッチング素子の直列回路の一端に所定の電圧の第 1のノ^レス を入力する第 1のパルス入力用端子と、
前記第 1、第 2のスイッチング素子の接続点に所定の電圧の第 2のパルスを入力す る第 2のパルス入力用端子と、
前記第 1、第 2のスイッチング素子の直列回路の他端に所定の電圧の第 3のパルス を入力する第 3のパルス入力用端子と、を備え、
前記第 1、第 2および第 3のパルスの入力の組み合わせによって、前記第 1、第 2の スイッチング素子に前記第 1および第 2の状態を選択的に生起させることを特徴とす る論理回路。
印加される 1つの電圧値に対し 2つの安定な抵抗値を持ち、所定の第 1の閾値電圧 以下の電圧を印加すると前記各抵抗値のうちの高い抵抗値を持つ第 1の状態になる とともに、前記第 1の閾値電圧よりも大きな所定の第 2の閾値電圧以上の電圧を印加 すると前記各抵抗値のうちの低い抵抗値を持つ第 2の状態になる第 1の 2端子スイツ チング素子と、
前記第 1の 2端子スイッチング素子と同じ電気的特性を有し、該第 1の 2端子スィッチ ング素子に対して極性が揃った方向に直列接続された第 2の 2端子スイッチング素子 と、
前記第 1、第 2のスイッチング素子の直列回路の両端に所定のバイアス電圧を印加す る端子と、
前記第 1、第 2のスイッチング素子の直列回路の両端に所定の電圧の第 1のノ^レス を入力する第 1のパルス入力用端子と、
前記第 1、第 2のスイッチング素子の接続点に所定の電圧の第 2のパルスを入力す る第 2のパルス入力用端子と、を備え、
前記第 1、第 2のパルスの入力の組み合わせによって、前記第 1、第 2のスィッチン グ素子に前記第 1および第 2の状態を選択的に生起させることを特徴とする論理回 路。
[7] 前記第 1、第 2のスイッチング素子は、薄膜からなる下部電極層および上部電極層 と、該下部電極層と上部電極層との間に介在させた薄膜からなる有機双安定層と、 によって構成されていることを特徴とする請求の範囲 5または 6に記載の論理回路。
[8] 前記下部電極層の材料としてアルミニウムを使用するとともに、前記上部電極層記 の材料として金を使用し、前記有機双安定層の材料としてビスキノメタンを使用したこ とを特徴とする請求の範囲 7に記載の論理回路。
[9] 前記下部電極層および上部電極層は、それぞれストライプ状をなすように、かつ、 互いの長手軸線が直交するように形成され、前記有機双安定層は、前記下部電極 層と上部電極層の交点を被うように形成されていることを特徴とする請求の範囲 7ま たは 8に記載の論理回路。
PCT/JP2004/012370 2004-08-27 2004-08-27 論理回路 Ceased WO2006022017A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
GB0625731A GB2431786B (en) 2004-08-27 2004-08-27 Logic circuit
DE200411002925 DE112004002925B4 (de) 2004-08-27 2004-08-27 Logikkreis
US11/661,132 US7948291B2 (en) 2004-08-27 2004-08-27 Logic circuit
PCT/JP2004/012370 WO2006022017A1 (ja) 2004-08-27 2004-08-27 論理回路
JP2006531180A JP4400619B2 (ja) 2004-08-27 2004-08-27 論理回路
US13/004,480 US8093935B2 (en) 2004-08-27 2011-01-11 Logic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/012370 WO2006022017A1 (ja) 2004-08-27 2004-08-27 論理回路

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11661132 A-371-Of-International 2004-08-27
US13/004,480 Division US8093935B2 (en) 2004-08-27 2011-01-11 Logic circuit

Publications (1)

Publication Number Publication Date
WO2006022017A1 true WO2006022017A1 (ja) 2006-03-02

Family

ID=35967240

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/012370 Ceased WO2006022017A1 (ja) 2004-08-27 2004-08-27 論理回路

Country Status (5)

Country Link
US (2) US7948291B2 (ja)
JP (1) JP4400619B2 (ja)
DE (1) DE112004002925B4 (ja)
GB (1) GB2431786B (ja)
WO (1) WO2006022017A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122598A1 (ja) * 2008-04-04 2009-10-08 富士電機ホールディングス株式会社 論理回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9621354B2 (en) 2014-07-17 2017-04-11 Cisco Systems, Inc. Reconstructable content objects

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214078A (ja) * 1988-02-22 1989-08-28 Canon Inc スイッチング素子
US4985621A (en) * 1989-04-11 1991-01-15 Massachusetts Institute Of Technology Electrooptical switch with separate detector and modulator modules
JP2004513513A (ja) * 2000-10-31 2004-04-30 ザ　リージェンツ　オブ　ザ　ユニバーシティ　オブ　カリフォルニア 有機物双安定デバイス及び有機物メモリセル

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL259994A (ja) * 1960-01-13
FR79541E (ja) * 1960-04-15 1963-03-29
US3214605A (en) * 1960-07-11 1965-10-26 Bell Telephone Labor Inc Logic arrangements
US3122649A (en) * 1960-09-20 1964-02-25 Rca Corp Tunnel diode flip-flop with tunnel rectifier cross-coupling
US3040190A (en) * 1960-12-23 1962-06-19 Ibm High speed, sensitive binary trigger utilizing two series connected negative resistance diodes with variable bias feedback
US3142767A (en) * 1961-01-24 1964-07-28 Rca Corp Resettable tunnel diode circuit
US3271583A (en) * 1961-12-01 1966-09-06 Burroughs Corp Complementing flip-flop
GB1084538A (en) * 1964-09-21 1967-09-27 Vyzk Ustav Mech Improvements in or relating to pulse discriminator circuits
US3831558A (en) * 1973-08-16 1974-08-27 North 40 Mfg Inc Water fountain for animals
EP0268370B1 (en) * 1986-10-13 1995-06-28 Canon Kabushiki Kaisha Switching device
US5313117A (en) * 1991-07-22 1994-05-17 Nippon Telegraph And Telephone Corporation Semiconductor logic circuit using two n-type negative resistance devices
US5825240A (en) * 1994-11-30 1998-10-20 Massachusetts Institute Of Technology Resonant-tunneling transmission line technology
US5625199A (en) * 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
JP3284491B2 (ja) * 1997-07-08 2002-05-20 達治 増田 Ｓｒフリップ・フロップ
JP3475851B2 (ja) * 1999-04-28 2003-12-10 日本電気株式会社 フリップフロップ回路
US6323709B1 (en) * 1999-05-18 2001-11-27 The Regents Of The University Of Michigan High-speed, compact, edge-triggered, flip-flop circuit
US6284562B1 (en) * 1999-11-17 2001-09-04 Agere Systems Guardian Corp. Thin film transistors
US6136702A (en) * 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
US6452207B1 (en) * 2001-03-30 2002-09-17 Lucent Technologies Inc. Organic semiconductor devices
EP1594176B1 (en) 2003-02-14 2010-05-19 Fuji Electric Holdings Co., Ltd. Switching device
US7098438B1 (en) * 2003-11-19 2006-08-29 Raytheon Company Method and apparatus for resetting a high speed latch circuit
KR100719310B1 (ko) * 2005-09-23 2007-05-17 한국과학기술원 셋/리셋 래치 회로, 시미트 트리거 회로 및 셋/리셋 래치회로를 이용한 모바일 기반의 ｄ형 플립 플롭 회로와주파수 분배기 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214078A (ja) * 1988-02-22 1989-08-28 Canon Inc スイッチング素子
US4985621A (en) * 1989-04-11 1991-01-15 Massachusetts Institute Of Technology Electrooptical switch with separate detector and modulator modules
JP2004513513A (ja) * 2000-10-31 2004-04-30 ザ　リージェンツ　オブ　ザ　ユニバーシティ　オブ　カリフォルニア 有機物双安定デバイス及び有機物メモリセル

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122598A1 (ja) * 2008-04-04 2009-10-08 富士電機ホールディングス株式会社 論理回路
US7880502B2 (en) 2008-04-04 2011-02-01 Fuji Electric Holdings Co., Ltd. Logic circuit
JP5201489B2 (ja) * 2008-04-04 2013-06-05 富士電機株式会社 論理回路
KR101398303B1 (ko) 2008-04-04 2014-05-27 후지 덴키 가부시키가이샤 논리 회로

Also Published As

Publication number Publication date
GB2431786B (en) 2008-09-24
JP4400619B2 (ja) 2010-01-20
US20080258136A1 (en) 2008-10-23
US20110109345A1 (en) 2011-05-12
JPWO2006022017A1 (ja) 2008-05-08
GB0625731D0 (en) 2007-02-07
US8093935B2 (en) 2012-01-10
GB2431786A (en) 2007-05-02
DE112004002925T5 (de) 2007-08-30
DE112004002925B4 (de) 2015-05-13
US7948291B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
CN101097935B (zh) 半导体器件及其制造方法
JP4136482B2 (ja) 有機半導体素子、その製造方法および有機半導体装置
US6859093B1 (en) Rectifying charge storage device with bi-stable states
JP5085098B2 (ja) プロセス変動に耐性を有するダイオード、同ダイオードを有するスタンダードセル、同ダイオードを含むタグ及びセンサ、並びに同ダイオードを製造する方法
US8383449B2 (en) Method of forming a thin film transistor having openings formed therein
KR100483593B1 (ko) 비휘발성 메모리 소자와 그 행렬 디스플레이 패널
CN109813468A (zh) 压力传感器、其制造方法和具有该压力传感器的显示装置
US20040246770A1 (en) Organic distable element, organic distable memory device using the same, and process for driving the same
TWI333701B (en) Gatter aus organischen feldeffekttransistoren
US8023302B2 (en) Memory device and semiconductor device
US8093935B2 (en) Logic circuit
JP5819138B2 (ja) 半導体装置
JP2010114171A (ja) 半導体装置
US7902535B2 (en) Functional molecular element
US20040240261A1 (en) Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable elment and organic bistable memory device
JP2013115111A (ja) 酸化物半導体装置およびその製造方法
JP4500797B2 (ja) キャパシタと電界効果型トランジスタとを有する回路装置及び表示装置
CN111584484B (zh) 一种低压、低功率互补电路、一种反相器和一种nand器件
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
US20070159572A1 (en) Element for modulating area
JP2008270240A (ja) 半導体装置
JP2005109337A (ja) 電界効果トランジスタ
WO2009085623A2 (en) Printed organic dynamic logic circuits using a floating gate transistor as a load device
Cu Flexible computer
WO2006022646A1 (en) Rectifying charge storage device with bi-stable states

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006531180

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 0625731

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20040827

WWE Wipo information: entry into national phase

Ref document number: 0625731.5

Country of ref document: GB

WWE Wipo information: entry into national phase

Ref document number: 1120040029252

Country of ref document: DE

RET De translation (de og part 6b)

Ref document number: 112004002925

Country of ref document: DE

Date of ref document: 20070830

Kind code of ref document: P

122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 11661132

Country of ref document: US