WO2006011432A1 - 端末制御システム - Google Patents

端末制御システム Download PDF

Info

Publication number
WO2006011432A1
WO2006011432A1 PCT/JP2005/013549 JP2005013549W WO2006011432A1 WO 2006011432 A1 WO2006011432 A1 WO 2006011432A1 JP 2005013549 W JP2005013549 W JP 2005013549W WO 2006011432 A1 WO2006011432 A1 WO 2006011432A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
main control
control device
control system
state
Prior art date
Application number
PCT/JP2005/013549
Other languages
English (en)
French (fr)
Inventor
Hideya Kurachi
Koji Goto
Nobuyasu Kimura
Chiaki Sumi
Original Assignee
Aisin Seiki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Kabushiki Kaisha filed Critical Aisin Seiki Kabushiki Kaisha
Priority to US11/569,134 priority Critical patent/US20070177532A1/en
Publication of WO2006011432A1 publication Critical patent/WO2006011432A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit

Definitions

  • Patent Document 3 proposes an apparatus for simply performing a continuity check of a cable connecting devices, for the purpose of preventing occurrence of communication abnormality and shortening the time for tracing the cause. .
  • This includes a connector on the receiving side to which the connector at each end of the cable is respectively fitted, a switch corresponding to each pin of the connector, and a check circuit for checking continuity of the wiring pattern of the cable by turning on the switch. And a display unit for displaying the result of the check circuit.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2002-252062 (FIG. 1, Page 3)
  • Patent Document 2 Japanese Patent Application Laid-Open No. 9 89974 (FIG. 12, Paragraphs 7 to 13)
  • Patent Document 3 Japanese Patent Application Laid-Open No. 5-47890 (FIGS. 12 and 3 to 6)
  • Patent Document 3 can detect that there is no abnormality in the cable. Force can not be detected unless it is removed after it is attached.
  • the present invention has been made in view of the above problems, and provides a main control device, a terminal device controlled by the main control device, and a communication line for connecting both devices so as to enable two-way communication.
  • the purpose is to make it possible to detect the connection status and judge abnormalities properly in the existing terminal control system.
  • the characteristic of the waveform of the terminal data transmitted to the main control device via the terminal device power communication line and received by the main control device is detected, and the detection result and the main control device
  • the connection state between the two devices is determined based on the stored criteria. Therefore, the connection state can be checked well while the terminal control system is incorporated in the device.
  • the characteristics of the waveform are, for example, the pattern of the logic state represented by the waveform, the transient delay of the waveform, the deformation of the pulse waveform (, etc.), and the like.
  • the terminal control system in the present invention, the terminal data force that is a digital signal having a predetermined logic pattern is detected, and the detected logic pattern is detected.
  • the determination unit determines the connection state between the main control device and the terminal device based on the logical pattern and the reference pattern stored by the main control device.
  • the main control unit When the main control unit controls power on, the main control unit can clearly understand the transmission timing of the terminal data of the predetermined logical pattern transmitted from the terminal unit to the main control unit in response to the power on. it can. As a result, the strobe point for sampling the logic state of the terminal data of the predetermined logic pattern to be received is accurately set. And a predetermined logic pattern can be detected well.
  • the detection unit detects a transition time from one logic state of the terminal data, which is a digital signal, to the other logic state.
  • the feature configuration may be that the determination unit determines the connection state between the main control device and the terminal device based on the transition time and the reference transition time stored by the main control device. .
  • the main controller detects the transition time to one of the logical state power of the terminal data which is the received digital signal, and the main control device detects the transition time to the other logic state.
  • the connection state is determined based on the stored reference transition time. In general, when load components such as resistance components and capacitance components are parasitic, the transition time becomes longer. Therefore, for example, when the detected transition time is longer than the reference transition time, it is expected that the load component is increased due to attachment of dust or connection failure.
  • the terminal data transmitted by the terminal device need not have a predetermined logical pattern. Therefore, the connection check can be performed using the terminal data in the normal communication. As a result, the check can be performed at any time after the terminal control system is attached to the device.
  • the transition time may be detected based on a predetermined logical pattern which prevents the terminal data from becoming data of a predetermined logical pattern.
  • the logic pattern since the logic pattern is known, it is not necessary to monitor the change of the logic state, and the processing load is reduced.
  • the terminal control system further comprises: first detection means for detecting a transition time from one logical state of the terminal data which is a digital signal to the other logical state; And the second control means for detecting the logic pattern of the main control device and the terminal based on the detected transition time and the reference transition time stored by the main control device. Determining a connection state between the main control device and the terminal device based on first determining means for determining a connection state with the device, the detected logical pattern, and a reference pattern stored by the main control device; The determination unit includes a second determination means, and the determination unit determines the main control device and the terminal device based on the determination result of one or both of the first determination means and the second determination means.
  • the point of determining the connection state can also be a feature configuration.
  • the terminal control system includes a history storage unit for storing history information of the transition time in the main control device, and the determination unit is based on the stored history information.
  • the point of determining the connection state can be a feature configuration.
  • the communication speed between the main control device and the terminal device can be changed based on the judgment result of the judgment unit.
  • the transition time becomes longer as time passes after the system is attached to the device. If this exceeds the timing (strobe point) at which the logic state is sampled, communication failure will occur. However, when it is detected that the transition time has become long, if it is determined that the system is faulty, the control of the device to which the system is attached is also affected. Therefore, with this feature configuration, for example, the communication speed can be set later than the current time. This allows the logic state strobe point to be shifted later than the longer transition time so that the correct logic state can be sampled. If the detected transition time, history information of transition time, judgment result of connection failure, history of change of communication speed, etc. are stored, defective parts will be repaired at the time of inspection or adjustment of equipment or during non-motion etc. And can be exchanged. As a result, it is possible to detect a failure that may inadvertently affect the control of the device.
  • the terminal data in response to power on of the terminal device. It can also be done.
  • the main controller for example, performs initialization at power on. Connection confirmation can be performed during
  • the terminal control system is incorporated into the device, it is preferable to notify the control device of the device of the connection failure. Then, it becomes possible for the device side to perform control such as not using the data of the terminal control system as unreliable. Furthermore, the control device on the device side can notify the user etc. to urge repair.
  • the terminal control system itself may be provided with an LED (light emitting diode) or the like so as to directly report a connection failure.
  • FIG. 1 is a block diagram showing an example of a terminal control system according to an embodiment of the present invention.
  • a main control unit 1 a terminal unit 2 controlled by the main control unit 1, and two devices capable of bidirectional communication are connected. And have a line 3;
  • the communication line 3 is formed as a single line, and half duplex asynchronous bidirectional serial communication is performed between the two devices via the communication line 3.
  • Both devices each have a communication interface unit (communication IZF unit) 11 or 21 through which serial communication is performed.
  • Both the main control unit 1 and the terminal unit 2 are in their own units. Independently, it has an integral multiple ratio system clock, and both communicate by asynchronous communication method.
  • the main control device 1 is configured to include, for example, a microcomputer and a logic circuit, and includes a main control unit 9 in addition to the communication IZF unit 11.
  • the main control unit 9 has functions of generating control data to be transmitted to the terminal device 2, processing information on terminal data transmitted from the terminal device 2, and controlling the entire main control device 1. There is.
  • the main control device 1 also has a storage unit or the like that stores a program (not shown), and performs control based on this program.
  • the detection unit 4 and the determination unit 5 will be described later.
  • FIG. 2 is a waveform diagram showing an example of a communication mode of the terminal control system of FIG.
  • both devices since the main control device 1 and the terminal device 2 are connected in a bidirectionally communicable manner, both devices become a transmitting device and a receiving device. That is, when one is the transmitting device, the other is the receiving device, and when one is the receiving device, the other is the transmitting device.
  • the communication line 3 is pulled up to a power supply via a resistor (see FIG. 1). Because of idle state (non-communication state) bO is H (high) state.
  • Sender device opens communication When started, communication data in the L (low) state is transmitted as the start bit bl. Then, the data bit b2 is transmitted following the start bit bl.
  • the data bit b2 is 8-bit data in this embodiment, and the HZL state is combined and transmitted according to the content.
  • the parity bit b3 corresponding to the transmission data is transmitted.
  • parity As an error correction code, there is a power with even parity and odd parity. This is a predetermined one as a specification of the terminal control system.
  • the operation of this not-y bit b3 is performed by the communication IZF units 11 and 21 (see FIG. 1). Alternatively, it may be performed by the main control unit 9 or the main processing unit 22. Finally, as the stop bit b4, the communication data in the H state is transmitted, and the idle state bO becomes the H state again.
  • FIG. 3 is a waveform diagram showing an example of communication waveforms of the terminal control system according to the present invention.
  • the main control device 1 controls power on to the terminal device 2.
  • a power control signal as shown in FIG. 3 is applied to the switching circuit 7, power is supplied to the terminal device 2 via the switching circuit 7.
  • the power supply voltage input to the terminal device 2 exceeds the operation start voltage of the terminal device 2 when time T3 elapses from the control of the switching circuit 7.
  • the terminal device 2 starts operation and sends to the main control device 1 the 2-bit terminal data consisting of L state and H state as shown in FIG. Transmit at pitch T2. That is, the terminal data having the predetermined logical pattern b5 consisting of the L state and the H state is transmitted from the terminal device 2 in response to the power supply to the terminal device 2.
  • main control device 1 gives the power supply control signal to switching circuit 7 and then time corresponding to time T3 from when terminal device 2 starts to operate.
  • the predetermined time T1 see FIG. 2
  • sampling noise is generated twice at intervals of the data pitch T2.
  • the main control unit 9 controls the detection unit 4 to generate sampling pulses.
  • the detection unit 4 samples the logic state of the terminal data having the predetermined logic pattern b5 received in the strobe points A and B by the sampling pulse. By doing this, it is possible to receive terminal data having a predetermined logical pattern b5 at the same timing as in normal communication.
  • the detection unit 4 detects a predetermined logic pattern from the terminal data which is a digital signal having the predetermined logic pattern b5
  • the detected logic pattern and the reference storage unit 8 of the main control device 1 are detected.
  • the judgment is made according to whether the first bit is in the L state and subsequently the 2-bit data in the H state is the reference pattern and the received terminal data is the reference pattern. There is.
  • the received terminal data is 2-bit data consisting of L state and H state
  • the detection is made in the order of the 2-bit data force state and the L state, it is also judged as abnormal. In this case, more causes can be considered. It is also conceivable that the communication line 3 is disconnected and connected with another one, or the terminal device 2 itself is broken. In addition, problems with the power supply line 7a and the GND line 7b can also be considered. For example, if the GND line 7b connecting the main control unit 1 and the terminal unit 2 is broken, the data may become unstable. In addition, when the resistive or capacitive load of the power supply line 7a increases and the power on is delayed, the idle H state is first detected, and then the terminal device 2 outputs L. There is also a case of detecting a state.
  • main control device 1 controls power on to terminal device 2, and terminal data having a predetermined logic pattern is transmitted from the terminal device in response to power on to terminal device 2. If this is done, it is possible to detect various possible failures.
  • the generation of the sampling pulse is not based on the transition of the data received via the communication line 3 to the L state, as described based on FIG.
  • the timing at which the main control device 1 controls the power-on of the terminal device 2 is used as a reference. Based on the data transition to the L state, it is impossible to detect when both of the two bits are in the H state or in the case where the L state follows the H state. Therefore, it is preferable to use the timing at which the main control device 1 controls the power-on of the terminal device 2 as in this embodiment.
  • LZH shape The force using a predetermined logical pattern b5 consisting of 2 bits of status is not limited to this.
  • FIG. 4 is a waveform diagram showing another example of communication waveforms of the terminal control system according to the present invention.
  • FIG. 4 (a) is a waveform of a signal received by the main control unit 1 via the communication line 3.
  • Communication IZ F unit 11 and detection unit 4 have an H threshold that recognizes this signal as an H state, and an L threshold that recognizes this signal as an L state.
  • these threshold values allow the received signal to be recognized as a signal having a logic state as shown in FIG. 4 (b).
  • 1-bit data has a data pitch T2.
  • the waveform of the signal received by main controller 1 is a waveform having a large rounding at the rising edge as shown by the solid line in FIG. 4 (a)
  • the received signal is as shown in FIG. It is recognized as a signal having a logic state as shown in).
  • 1-bit data has a time T4 which is not equal to the data pitch T2.
  • sampling pulses for sampling the logic state of the received data in accordance with the data pitch T 2 has been described above, but in the detection unit 4, the period is shorter than that of the sampling pulses.
  • the actual number of times of sampling is about 100 times, and the difference from the ideal number of times is about zero.
  • the difference is zero because the number of samplings of the L state is 100.
  • the transition time from the L logic state to the H logic state is detected as zero.
  • the sampling number of the L state is 120
  • the transition time from the L logic state to the H logic state is detected as 20.
  • the reference transition time is stored ten times in the reference storage unit in consideration of the sampling error, the allowable value of the load of the communication line 3, and the like. Since the waveform shown in FIG. 4 (b) is within the reference transition time, the judgment unit 5 judges that the waveform is normal, and the waveform shown in FIG. 4 (c) exceeds the reference transition time, so judges it as abnormal. .
  • the detection unit 4 detects the transition time to one of the logical state power and the other logical state of the terminal data which is a digital signal, and detects the detected transition time, and the main control device 1
  • the determination unit 5 can be configured to determine the connection state between the main control device 1 and the terminal device 2 based on the reference transition time stored in the reference storage unit 8 of the above.
  • the connection state can be confirmed even during normal communication.
  • the terminal data may be measured at the same timing as that of the first embodiment as data of a predetermined logical pattern.
  • the parity bit b3 since it is ideal for the parity bit b3 to be in the H state 900 times from the start point where the start bit bl is in the L state, the difference with this may be used as the transition time.
  • the counter may be cleared, for example, every 100 times to avoid a large capacity of the counter which integrates the number of times of sampling by the sampling clock. Also, even if even parity is adopted, there is no problem because at least the stop bit b4 is in H state.
  • the transition time from one state to the other state that is, the so-called rise or fall time point is described as the transition time, but for example, the time when the L state is detected
  • the period from H to H may be treated as the transition time.
  • the reference transition time will be 100 times.
  • the main control unit 9 notifies the connection failure between the main control device 1 and the terminal device 2 based on the determination result of the determination unit 5, and various measures are taken. It is possible.
  • FIG. 5 is a block diagram showing another example of the terminal control system according to the embodiment of the present invention.
  • the main control device 1 is provided with the history storage unit 10 for storing history information of the transition time.
  • the unit 5 can configure the terminal control system to determine the connection state based on the stored history information. If the history storage unit 10 is configured by a rewritable and non-volatile storage medium such as a flash memory, the history information is retained even after the power is turned off, and judgment using history information is performed for a long period of time. Can.
  • the transition time detected by the method as described in the second embodiment is 3 at the time of being attached to the device.
  • the reference transition time is ⁇ 10. After attaching the terminal control system to the device and using it, the transition time gradually increases to 5, 8 It is assumed that At this point in time, the reference transition time has not yet exceeded 10, so if the same judgment as in the second embodiment is made, the judgment unit 5 does not judge that it is abnormal.
  • the main control unit 9 can perform various measures such as reporting a connection failure between the main control device 1 and the terminal device 2 based on the determination result of the determination unit 5. is there. Furthermore, in the third embodiment, even if an abnormal state has not been reached, it can be informed that there is a possibility of an abnormality, so it is possible to cope with it before the function of the terminal control system is lost. it can.
  • the transition time with the passage of time after the terminal control system is attached to the device Will be longer. If this exceeds the timing at which the logic state is sampled (stop point), communication failure will occur. Therefore, in the second embodiment and the third embodiment described above, it is determined that this is abnormal.
  • the data pitch T2 has been described as 10 ms. If this is set to 20 ms, the strobe point that was set for 1Z2 of data pitch T2 will be changed to 5 ms power as well. In other words, the logic state change point force also increases the time to the strobe point, so that communication failure can not occur and the logic state can be sampled correctly even if the transition time at the logic state change point becomes long. Become.
  • first embodiment may be implemented individually, but may be implemented including all.
  • second embodiment may be configured as follows, for example.
  • the detection unit 4 included in the terminal control system includes a first detection unit that detects a transition time to a logical state of one of the terminal data that is a digital signal and a predetermined logical pattern. And second detection means for detecting a logic pattern from terminal data which is a digital signal.
  • the determination unit 5 determines the connection state between the main control device 1 and the terminal device 2 based on the detected transition time and the reference transition time stored in the reference storage unit 8 of the main control device 1. Second judging means for judging the connection state between main control device 1 and terminal device 2 based on one judging means, the detected logic pattern, and the reference pattern stored in reference storage unit 8 of main control device 1; To configure.
  • the determination unit 5 determines the connection state between the main control device 1 and the terminal device 2 based on the determination result of one or both of the first determination means and the second determination means.
  • the connection state is determined using the second detection means and the second determination means, and in the normal communication state thereafter, the first detection means and the fifth position determination It can be configured to make a decision using means. In addition, these It is also possible to notify the disconnection result or to change the communication speed based on the determination result. If the connection state of the terminal control system is determined using a plurality of methods in this manner, a more accurate determination can be made.
  • a terminal control system having a main control device, a terminal device controlled by the main control device, and a communication line for enabling bidirectional communication between the two devices.
  • the connection state can be detected and judged well.
  • the terminal control system comprehensively controls various sensor control systems comprising sensors and microcomputers, a slave microphone computer for driving an actuator such as a motor, and the operation of these actuators.
  • the present invention can be applied to an actuator control system and the like configured with a master microcomputer.
  • FIG. 1 is a block diagram showing an example of a terminal control system according to an embodiment of the present invention.
  • FIG. 2 A waveform chart showing an example of a communication mode of the terminal control system of FIG.
  • FIG. 3 A waveform chart showing an example of communication waveforms of the terminal control system according to the present invention
  • FIG. 4 A waveform chart showing another example of communication waveforms of the terminal control system according to the present invention
  • FIG. 5 A block diagram showing another example of the terminal control system according to the embodiment of the present invention

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

 主制御装置と、この主制御装置に制御される端末装置と、これら両装置間を双方向通信可能に接続する通信線とを有する端末制御システムにおいて、良好に接続状態の検出及び異常判断を可能とする。  主制御装置1と、この主制御装置1に制御される端末装置2と、これら両装置間を双方向通信可能に接続する通信線3とを有する端末制御システムであって、主制御装置1に下記を備える。端末装置2から送信され、通信線3を介して主制御装置1が受信する端末データの波形の特徴を検出する検出部4と、この検出部4の検出結果と、主制御装置1が記憶する基準とに基づいて主制御装置1と端末装置2との接続状態を判断する判断部5とを備える。

Description

明 細 書
端末制御システム
技術分野
[0001] 本発明は、主制御装置と、この主制御装置に制御される端末装置と、これら両装置 間を双方向通信可能に接続する通信線とを有する端末制御システムに関する。 背景技術
[0002] 端末制御システムとして、例えば、マイクロコンピュータ(主制御装置に相当する。 ) と、センサ (端末装置に相当する。)との間に通信線を接続し、この通信線を介してマ イク口コンピュータがセンサに制御データを送信し、センサが検出したデータをマイク 口コンピュータに送信するようなセンサ制御システムがある。昨今では、このようなシス テムを用いて人間の感覚に近い情報を入手し、人間の要望に先んじて種々の機器を 制御することが多く行われている。人間に違和感を生じさせず、より良い制御を行うに は、多くの情報が必要であり、一つの機器において複数のセンサ制御システムが使 用される。従って、このようなシステムにおいて、システム内の通信線が大規模になる ことはコストの面からも好ましくなぐシステム内のマイクロコンピュータとセンサとは、 簡易な通信手段によって接続される。例えば、シリアル通信では、その名の通り、デ ータの転送を 1ビット毎のシリアルに行うので、小さなシステムを構築できる。
[0003] 上述したように、このようなセンサ制御システムは、機器を制御する上で非常に有益 であるが、その反面、センサ制御システムに異常が発生した場合には、機器自体の 制御が損なわれ、好ましくない。そして、一つの機器には、 2つ以上の複数のセンサ 制御システムが備えられているため、それらの全ての動作状態を機器本体の制御装 置が監視することは現実的ではない。従って、センサ制御システム自身が備えるマイ クロコンピュータを用いて、 自己診断を行い、異常があった場合に機器本体の制御装 置に報知するようにすることが好ま 、。
[0004] ところで、このようなセンサ制御システム (端末制御システム)における異常には、マ イク口コンピュータ (主制御装置)とセンサ (端末装置)との接続不良がある。一般にセ ンサは、情報を得たい対象物の近傍に配置されることが多いが、場合によっては、セ ンサとマイクロコンピュータとを離して配置し、両者を通信線などによって接続すること もよく行われている。この場合、コネクタと電線とを用いて両者を接続したり、プリント 基板上の導線で両者を接続したりすることが多 、。
[0005] そこで、コネクタを用いて両者が接続される場合にぉ 、て、両者の接続をチェックす る方法が種々提案されている。例えば、特許文献 1には、ケーブルのコネクタ端子部 の近傍にコネクタ固定用のネジが設けられ、装置側のコネクタ端子部にこのネジを装 着できるネジ穴を有する場合に、このネジ穴の奥に導電部分を設けて、ネジを介して この導電部分とケーブル端子とが導通することを確認する方法が提案されて 、る。こ の方法によると、ネジが充分に締め付けられていない場合には、止着固定が不完全 として異常が検出される。
[0006] また、特許文献 2にはコネクタの脱落を検出する方法が提案されている。これは、端 末装置にコネクタの所定の 2つのピン間を結ぶコネクタ脱落検出信号線と、このコネ クタ脱落検出信号線に直列に挿入されて自身の電源電圧の存在時に導通する電圧 検出素子とを備えて、主制御装置に上記 2つのピン間の導通の有無を検出する手段 を備えたものである。
[0007] 特許文献 3には、通信異常発生の防止と、発生時の原因追及の時間を短縮する目 的で、機器間を接続するケーブルの導通チェックを簡単に行う装置が提案されて ヽ る。これは、ケーブルの両端のコネクタがそれぞれ嵌合される受け側のコネクタと、コ ネクタの有する各ピンに対応したスィッチと、スィッチのオン操作によってケーブルの 配線パターンの導通チェックを行うチェック回路と、チェック回路の結果を表示する表 示部とを有したものである。
特許文献 1 :特開 2002— 252062号公報 (第 1図、第 3頁)
特許文献 2:特開平 9 89974号公報 (第 1 2図、第 7〜13段落)
特許文献 3:特開平 5— 47890号公報 (第 1 2図、第 3〜6段落)
発明の開示
発明が解決しょうとする課題
[0008] しかし、上述した各技術は、ケーブルやコネクタに着目して不良を検出するもので あり、例えば、接続後の状態変化により接続異常が発生したような場合の対応は充分 とはいえない。
例えば、特許文献 1に記載の技術では、コネクタにネジゃネジ穴があることが前提 である。従って、例えば安価な榭脂成型されたコネクタを用いるようなシステムにおい ては、採用できないものである。
また、特許文献 2に記載の技術では、コネクタ脱落検出信号線や電圧検出素子等 、本来のシステムには不要な配線や部品が必要となる。
さらに、特許文献 3に記載の技術では、ケーブルとして異常がないことは検出できる 力 それが取り付けられた後には、取り外さない限り、異常を検出することができない
[0009] 特にシリアル通信では、通信仕様の規定上、アイドリング状態 (非通信状態)の端子 電圧の許容幅が大きぐこの電圧の検出だけでは異常状態を検出することが困難で ある。また、通信に安定性を持たせるためにアイドリング状態では、電源電圧付近に 信号を吊り上げている。そのため、例え、通信線が断線していたとしても、入力される 信号は H (High)論理となり、正常な場合や、電源ラインとの間で短絡している場合と 区別が付力ない。
[0010] また、初期では正常であっても、振動等によるコネクタの接触不良、半田割れ、ゴミ 等の付着によって時間の経過に伴って異常が発生する場合もある。特許文献 1〜3 に記載の技術では、システムを機器に組み込んだ状態で通信線の異常を検出するこ とはできない。
[0011] 本発明は上記問題点に鑑みてなされたもので、主制御装置と、この主制御装置に 制御される端末装置と、これら両装置間を双方向通信可能に接続する通信線とを有 する端末制御システムにお 、て、良好に接続状態の検出及び異常判断を可能とす ることを目的とする。
課題を解決するための手段
[0012] 上記目的を達成するための本発明に係る端末制御システムの特徴構成は、主制御 装置と、この主制御装置に制御される端末装置と、これら両装置間を双方向通信可 能に接続する通信線とを有するものであって、前記端末装置から送信され、前記通 信線を介して前記主制御装置が受信する端末データの波形の特徴を検出する検出 部と、この検出部で検出された検出結果と、前記主制御装置が記憶する基準とに基 づ ヽて前記主制御装置と前記端末装置との接続状態を判断する判断部と、を前記 主制御装置に備えた点にある。
[0013] この特徴構成によれば、端末装置力 通信線を介して主制御装置へ送信され、主 制御装置が受信する端末データの波形の特徴を検出して、この検出結果と主制御 装置が記憶する基準とに基づいて両装置間の接続状態を判断する。従って、端末制 御システムを機器に組み込んだ状態で良好に接続状態をチェックすることができる。 ここで、波形の特徴とは、例えば、波形の表す論理状態のパターンや、波形の過渡 的な遅れや、パルス波形の変形 ( 、わゆる鈍り(なまり) )等である。
[0014] また、本発明に係る端末制御システムは、前記検出部にお!、て、所定の論理バタ ーンを有するデジタル信号である前記端末データ力 前記論理パターンを検出し、 検出された前記論理パターンと、前記主制御装置が記憶する基準パターンとに基づ いて、前記判断部が、前記主制御装置と前記端末装置との接続状態を判断する点 を特徴構成とする。
[0015] この特徴構成によれば、主制御装置が、受信したデジタル信号である端末データ が有する所定の論理パターンを検出して、この論理パターンと主制御装置が記憶す る基準パターンとに基づいて接続状態を判断する。従って、通常の通信において行 われるデータ受信と同様にデジタル信号をサンプリングして、受信した端末データの 論理パターンを検出することができる。
[0016] ここで、前記所定の論理パターンを有する前記端末データが、前記端末装置への 電源投入に応じて前記端末装置から送信される点を特徴とすることもできる。前記主 制御装置は、電源投入時の初期化処理の間に接続確認を行うことができる。
また、前記主制御装置が、前記端末装置への電源投入を制御するように構成され て 、る点を特徴とすることもできる。
電源投入を主制御装置が制御すると、この電源投入に応じて端末装置から主制御 装置へ送信される所定の論理パターンの端末データの送信タイミングを、主制御装 置側で明確に把握することができる。その結果、受信する所定の論理パターンの端 末データの論理状態をサンプリングするためのストローブポイントを正確に設定するこ とができ、所定の論理パターンを良好に検出できる。
[0017] また、本発明に係る端末制御システムは、前記検出部にぉ 、て、デジタル信号であ る前記端末データの一方の論理状態から他方の論理状態への遷移時間を検出し、 検出された前記遷移時間と、前記主制御装置が記憶する基準遷移時間とに基づい て、前記判断部が、前記主制御装置と前記端末装置との接続状態を判断する点を 特徴構成とすることもできる。
[0018] この特徴構成によれば、主制御装置が、受信したデジタル信号である端末データ の一方の論理状態力 他方の論理状態への遷移時間を検出して、この遷移時間と 主制御装置が記憶する基準遷移時間に基づいて接続状態を判断する。一般に、抵 抗成分や容量成分等の負荷成分が寄生すると遷移時間が長くなる。従って、例えば 、基準遷移時間に対して検出した遷移時間が長くなつたような場合には、ゴミ等の付 着や接続不良によって、負荷成分が増加したことが予想される。端末装置が送信す る端末データは所定の論理パターンを有している必要はない。従って、通常行われ る通信での端末データを用いて接続チェックを行うことができる。その結果、端末制 御システムを機器に取り付けた後の任意の時期にチェックを行うことができる。
[0019] 尚、勿論、上記の端末データを、所定の論理パターンのデータとすることを妨げるも のではなぐ所定の論理パターンに基づいて遷移時間を検出するようにしてもよい。 この場合は、論理パターンが既知であるので、論理状態の変化を監視する必要がな くなり、処理の負荷が軽減されるという利点を有する。
[0020] また、本発明に係る端末制御システムは、デジタル信号である前記端末データの一 方の論理状態から他方の論理状態への遷移時間を検出する第一検出手段と、前記 端末データの所定の前記論理パターンを検出する第二検出手段とを前記検出部に 備えると共に、検出された前記遷移時間と、前記主制御装置が記憶する基準遷移時 間とに基づいて前記主制御装置と前記端末装置との接続状態を判断する第一判断 手段と、検出された前記論理パターンと、前記主制御装置が記憶する基準パターン とに基づいて前記主制御装置と前記端末装置との接続状態を判断する第二判断手 段とを前記判断部に備え、前記判断部が、前記第一判断手段又は前記第二判断手 段の一方もしくは双方の判断結果に基づいて、前記主制御装置と前記端末装置との 接続状態を判断する点を特徴構成とすることもできる。
[0021] この特徴構成によれば、二つの検出手段を有して接続不良を検出するように構成 したので、より精度の良い検出が可能となる。
[0022] また、本発明に係る端末制御システムは、前記遷移時間の履歴情報を記憶する履 歴記憶部を前記主制御装置に備え、前記判断部は、記憶された前記履歴情報に基 づいて接続状態を判断する点を特徴構成とすることができる。
[0023] システムを機器に取り付けた時点や、通電を開始した時点では正常に動作してい ても、振動等によるコネクタの接触不良、半田割れ、ゴミ等の付着によって時間の経 過に伴って異常が発生する場合がある。しかし、この特徴構成によれば、検出した遷 移時間の履歴情報を記憶して、この記憶した履歴情報に基づ 、て接続状態を判断 するので、時間の経過に伴って異常が発生する場合でも良好に検出できる。
[0024] さらに、前記判断部の判断結果に基づ!/、て、前記主制御装置と前記端末装置との 通信速度を変更することを特徴構成とすることができる。
上述したように、半田割れによる接触不良や、ゴミ等の付着によって負荷成分が増 カロした場合には、システムを機器に取り付けた後の時間の経過に伴って遷移時間が 長くなつていく。これが論理状態をサンプリングするタイミング (ストローブポイント)を 超えてしまうと、通信不良を招いてしまう。しかし、遷移時間が長くなつたことを検出し た時点で、システムの不良と判断するとシステムが取り付けられた機器自体の制御に も影響を与えてしまう。そこで、この特徴構成のようにすると、例えば、通信速度を現 時点よりも遅く設定することができる。そうすると、論理状態のストローブポイントを長く なった遷移時間よりも後ろにずらすことができるので、正しい論理状態をサンプリング することができるようになる。検出された遷移時間や、遷移時間の履歴情報、接続不 良の判断結果、通信速度変更の履歴等を記憶しておけば、機器の点検時や調整時 、又は非可動中等に不良箇所を修理したり、交換したりすることができる。その結果、 不用意に機器の制御に影響を与えることもなぐ不良を検出できる。
[0025] 上記構成にぉ ヽて、前記端末データが前記所定の論理パターンを有する場合、前 記端末データが、前記端末装置への電源投入に応じて前記端末装置力 送信され る点を特徴構成とすることもできる。主制御装置は、例えば電源投入時の初期化処 理の間に接続確認を行うことができる。
ここで、前記主制御装置が、前記端末装置への電源投入を制御するように構成さ れている点を特徴構成とすることもできる。電源投入を主制御装置が制御すると、こ の電源投入に応じて端末装置から主制御装置へ送信される所定の論理パターンの 端末データの送信タイミングを、主制御装置側で明確に把握することができる。その 結果、受信する所定の論理パターンの端末データの論理状態をサンプリングするた めのストローブポイントを正確に設定することができ、所定の論理パターンを良好に 検出できる。
所定パターンと遷移時間との二つの検出手段を有して接続不良を検出するように 構成した上記構成において、より精度の良い検出が可能となる。
[0026] 本発明に係る端末制御システムは、前記判断部の判断結果に基づ!ヽて、前記主制 御装置と前記端末装置との接続不良を報知する点を特徴とすることができる。
端末制御システム力 機器に組み込まれるような場合には、機器の有する制御装置 へ接続不良を報知するようにするとよい。そうすると、機器側でこの端末制御システム 力ものデータを信頼性が無いとして使用しない等の制御を行うことも可能となる。さら に機器側の制御装置から、使用者等へ修理を促すような報知をすることもできる。勿 論、端末制御システム自体に、 LED (発光ダイオード)等を備えて、直接に接続不良 を報知するように構成してもよ 、。
発明を実施するための最良の形態
[0027] 以下、本発明の実施例を図面に基づいて説明する。
〔システム概要〕
図 1は、本発明の実施形態に係る端末制御システムの一例を示すブロック図である 。図 1に示すように、本実施形態の端末制御システムは、主制御装置 1と、この主制 御装置 1に制御される端末装置 2と、これら両装置間を双方向通信可能に接続する 通信線 3とを有する。本実施形態においては、通信線 3は一本で構成され、この通信 線 3を介して両装置間で半二重の非同期双方向シリアル通信が行われる。両装置は 、それぞれ通信インターフェイス部(通信 IZF部) 11又は 21を有しており、これらを通 じてシリアル通信が行われる。尚、主制御装置 1、端末装置 2は共に自己の装置内に 独立して、整数倍比率のシステムクロックを有しており、両者は非同期通信方式で通 信を実施している。
[0028] 端末装置 2は、例えばセンサゃァクチユエータ制御用のマイクロコンピュータである 。通信 IZF部 21の他、主処理部 22を備えている。主処理部 22では、通信 IZF21を 介して入力される主制御装置 1からの制御データや端末装置 2が記憶するプログラム に基づいて端末装置 2を制御したり(記憶部は不図示)、センサの特性に応じた情報 を検出したり、制御対象のァクチユエータの駆動をしたりするなどの処理を行う機能を 有する。
[0029] 主制御装置 1は、例えばマイクロコンピュータや論理回路を有して構成されており、 通信 IZF部 11の他、主制御部 9を備えている。主制御部 9は、端末装置 2へ送信す る制御データを生成したり、端末装置 2から送信された端末データを情報処理したり 、主制御装置 1全体を制御したりする機能を有している。その他、主制御装置 1は、プ ログラムを記憶する記憶部等も有しており(不図示)、このプログラムに基づいて制御 を行っている。検出部 4、判断部 5等については後述する。
[0030] 本実施形態の端末制御システムは、電源装置 6も備えており、この電源装置 6から 主制御装置 1へ電源が供給される。また、図 1に示すように、主制御装置 1に設けたス イッチング回路 7を介して、端末装置 2へ電源が供給されるように構成されている。即 ち、主制御装置 1が、端末装置 2への電源投入を制御するようにされている。スィッチ ング回路 7は例えば、トランジスタや FET (電界効果型トランジスタ)やリレー等で構成 することができる。
[0031] 図 2は、図 1の端末制御システムの通信形態の一例を示す波形図である。本実施 形態において、主制御装置 1と端末装置 2とは、双方向通信可能に接続されている ので、両装置は共に送信側装置及び受信側装置となるものである。即ち、一方が送 信側装置である場合には、他方が受信側装置となり、一方が受信側装置である場合 には、他方が送信側装置となる。
[0032] 図 2に示すように、送信側装置から通信線 3を介して送信されるシリアルの通信デ ータは、通信線 3が抵抗を介して電源にプルアップされている(図 1参照)ため、アイド リング状態 (非通信状態) bOにおいて H(high)状態である。送信側装置は、通信を開 始すると、初めにスタートビット blとして、 L(low)状態の通信データを送信する。そして 、スタートビット blに続いて、データビット b2を送信する。データビット b2は、本実施形 態では 8ビットのデータとしており、内容に応じて HZL状態を組み合わせて送信する 。データビット b2の送信が終わると、送信データに応じたパリティビット b3を送信する 。誤り訂正符合としてのパリティには、偶数パリティと奇数パリティとがある力 これは 端末制御システムの仕様として予め定められたものを用いる。このノ^ティビット b3の 演算は、通信 IZF部 11及び 21で行う(図 1参照)。又は、主制御部 9や主処理部 22 で行っても良い。最後にストップビット b4として、 H状態の通信データを送信し、再び アイドリング状態 bOの H状態となる。
[0033] 一方、受信側装置は、通信線 3を介して受信した通信データが、アイドリング状態の H状態から、 L状態に変化したことを検知して、スタートビット blが送信側装置力も送 信されたことを認識する。尚、このスタートビット blが L状態となる状態検知に関しては 、通信信号の立ち下がりエッジをエッジ検出で検出する方法を採っている。そして、こ の検知から所定時間 T1を経過すると、サンプリングパルスを発生させる。そして、こ れ以降、通信速度に対応したデータピッチ T2毎に、サンプリングパルスを発生させる 。一回の通信で受信するビット数は、端末制御システムの仕様として定められている ので、このビット数に応じた数のサンプリングパルスを発生させる。本実施形態では、 スタートビット blとパリティビット b3とストップビット b4とが各 1ビットと、データビット b2が 8ビットとで通信データが構成されているので、合計 11パルスである。このサンプリン グパルスの例えば立上がりエッジが通信データを受信するストローブポイントである。 尚、本実施形態では、所定時間 T1は、データピッチ T2の 1Z2として、各ビットの中 央部付近の安定したタイミングがストローブポイントとなるようにしている。例えば、デ ータピッチ T2を 10ms (ミリ秒)とした場合は、総通信時間は、 110msとなり、その間 1 Oms毎にサンプリングパルスを発生する。
[0034] 〔第一実施形態〕
続いて、通信線 3が断線、ショート等した場合の接続不良の検出について説明する 。図 1に示すように、主制御装置 1は、端末装置 2から送信され、通信線 3を介して主 制御装置 1の通信 IZF部 1で受信した端末データの波形の特徴を検出する検出部 4 と、この検出部 4の検出結果と、主制御装置 1の基準記憶部 8が記憶する基準とに基 づいて主制御装置 1と端末装置 2との接続状態を判断する判断部 5とを備えている。
[0035] 図 3は、本発明に係る端末制御システムの通信波形の一例を示す波形図である。
上述したように、本実施形態においては、主制御装置 1が、端末装置 2への電源投入 を制御している。図 3に示すような電源制御信号が、スイッチング回路 7に与えられる と、このスイッチング回路 7を介して、電源が端末装置 2へ供給される。端末装置 2へ 入力された電源電圧は、スイッチング回路 7への制御から時間 T3を経過すると、端末 装置 2の動作開始電圧を超える。動作開始電圧を超えると、端末装置 2は動作を開 始し、主制御装置 1へ、図 3に示すような L状態と H状態とからなる 2ビットの端末デー タを通常の通信と同じデータピッチ T2で送信する。即ち、 L状態と H状態とからなる 所定の論理パターン b5を有する端末データが、端末装置 2への電源投入に応じて 端末装置 2から送信される。
[0036] 主制御装置 1は、図 3に示すように、スイッチング回路 7へ電源制御信号を与えてか ら、端末装置 2が動作を開始するまでの時間 T3に相当する時間と、上記で説明した 所定時間 T1 (図 2参照)とを経過すると、データピッチ T2の間隔をおいてサンプリン グノルスを 2回発生する。より詳しくは、主制御部 9が検出部 4を制御してサンプリング パルスを発生する。そして、検出部 4は、このサンプリングパルスによるストローブボイ ント A及び Bにお ヽて、受信した所定の論理パターン b5を有する端末データの論理 状態をサンプリングする。このようにすることで、通常の通信時と同様のタイミングで、 所定の論理パターン b5を有する端末データを受信することができる。尚、スィッチン グ回路 7へ電源制御信号を与えてから、端末装置 2が動作を開始するまでの時間 T3 は、主制御装置 1側では正確には知りえないが、設計上の時間を時間 T3に相当す る時間として、予め主制御装置 1内に記憶しておけばよい。また、本実施形態では、 理解を容易にするために図 1に示すように別の検出部 4を設けた形としている力 検 出部 4を通信 IZF部 11に設けてもょ 、。
[0037] このようにして検出部 4において、所定の論理パターン b5を有するデジタル信号で ある端末データから所定の論理パターンを検出すると、検出された論理パターンと、 主制御装置 1の基準記憶部 8が記憶する基準パターンとに基づいて、判断部 5が、 主制御装置 1と端末装置 2との接続状態を判断する。本実施形態においては、 1ビッ ト目が L状態で、続いて H状態となる 2ビットのデータが基準パターンであり、受信した 端末データがこの基準パターンであった力否かによって判断を行っている。
[0038] ここで、受信した端末データが L状態と H状態とからなる 2ビットのデータであると検 出された場合には、正常と判断する。 2ビット共に L状態であると検出された場合には 、異常と判断する。この場合には、通信線 3がグラウンド (GND)とショートしていること が考えられる。 2ビット共に H状態であると検出された場合にも異常と判断する。この 場合は、通信線 3が、電源とショートしていたり、断線していたりするようなことが考えら れる。また、電源ライン 7aがショートしていて、端末装置 2に電源が投入されていない ことも考えられる。通信線 3や電源ライン 7aが断線している場合にも H状態となるのは 、主制御装置 1内で通信線 3がプルアップされているからである(図 1参照)。
[0039] さらに、 2ビットのデータ力 ¾状態と L状態との順に検出された場合も、異常と判断す る。この場合は、さらに多くの原因が考えられる。通信線 3が切断されていて、別のも のと接続されていたり、端末装置 2自体が故障していたりすることも考えられる。また、 電源ライン 7aや GNDライン 7bの不具合も考えられる。例えば、主制御装置 1と端末 装置 2とを接続する GNDライン 7bが断線して 、ると、データが不安定となることがあ る。また、電源ライン 7aの抵抗性や容量性の負荷が増カ卩して、電源投入が遅くなつた 場合には、初めにアイドリング状態の H状態を検出し、次に端末装置 2が出力する L 状態を検出するということもある。
[0040] このように、主制御装置 1が、端末装置 2への電源投入を制御し、所定の論理バタ ーンを有する端末データが、端末装置 2への電源投入に応じて端末装置から送信さ れると、種々想定される不具合を検出することが可能となる。本実施形態において、 サンプリングパルスの発生は、図 2に基づいて説明したように、通信線 3を介して受信 するデータが、 L状態に遷移したことを基準とはしていない。主制御装置 1が端末装 置 2への電源投入を制御するタイミングを基準としている。データが、 L状態に遷移し たことを基準とすると、 2ビット共に H状態であった場合や、 H状態に続いて L状態とな る場合の検出ができなくなる。従って、本実施形態のように主制御装置 1が端末装置 2への電源投入を制御するタイミングを基準とするとよい。尚、上記説明では LZH状 態の 2ビットからなる所定の論理パターン b5を用いた力 これに限るものではない。
[0041] 判断部 5で判断された結果は、主制御部 9に伝達される。主制御部 9は、判断部 5 の判断結果に基づいて、主制御装置 1と端末装置 2との接続不良を報知するなど、 種々の対応が可能である。報知の方法としては、この端末制御システムに設けた LE D (発光ダイオード)等を用いて表示してもよいし、このシステムを制御するさらに上位 のシステムに通信してもよい。その際に、上述したような検出パターンや、想定される 不具合要因をコードィ匕して伝達してもよい。そうすると、点検や修理の際に確認すベ き場所を早期に発見することができ、システムの復旧を早期に行うことが可能となる。
[0042] 〔第二実施形態〕
図 4は、本発明に係る端末制御システムの通信波形の他の例を示す波形図である 。図 4 (a)は、通信線 3を介して主制御装置 1が受信する信号の波形である。通信 IZ F部 11及び検出部 4では、この信号を H状態として認識する Hしきい値と、 L状態とし て認識する Lしきい値とを有している。図 4 (a)に破線で示すような標準的な波形であ つた場合には、これらのしきい値によって、受信信号は図 4 (b)に示すような論理状態 を有する信号として認識される。このとき、 1ビットのデータはデータピッチ T2を有して いる。
[0043] ここで、主制御装置 1が受信する信号の波形が、図 4 (a)の実線で示すように立上り に大きななまりを有する波形であった場合には、受信信号は図 4 (c)に示すような論 理状態を有する信号として認識される。このとき、 1ビットのデータは、データピッチ T2 ではなぐ時間 T4を有するものとなる。
[0044] 受信したデータの論理状態をサンプリングするためのサンプリングパルスをデータ ピッチ T2に合わせて発生することにつ 、ては上述したが、ここで検出部 4において、 このサンプリングパルスよりも短時間周期のサンプリングクロックを発生する。例えば、 データピッチ T2が 10msであったとすれば、クロック周期力 O. 1ms程度のサンプリン グクロックを発生させる。このサンプリングクロックを用いると、データピッチ T2の期間 を 100等分してサンプリングすることができる。
[0045] このサンプリングクロックを用いて、図 4 (b)や (c)として認識される波形をサンプリン グする場合について説明する。図 4 (b)では、 L状態への遷移を検出した後、 L状態 を 100回続けて検出し、続いて H状態を検出していく。図 4 (c)では、 L状態への遷移 を検出した後、 L状態を例えば 120回続けて検出し、続いて H状態を検出していく。 データピッチ T2でデータが正しく遷移していく場合、サンプリングクロックによるサン プリング回数は、ほぼ 100回ずっとなる。従って、この理想回数の 100回と、実際に サンプリングクロックによってサンプリングされた回数との差によって、一方の論理状 態力 他方の論理状態への遷移時間を検出することができる。
[0046] 接続に異常が無い場合には、実際のサンプリング回数は 100回前後となり、理想回 数との差はゼロ前後となる。例えば、図 4 (b)では、 L状態のサンプリング回数は 100 であるので、差はゼロである。よって、 Lの論理状態から Hの論理状態への遷移時間 は、ゼロと検出される。一方、図 4 (c)では、 L状態のサンプリング回数は 120であるの で、 Lの論理状態から Hの論理状態への遷移時間は、 20と検出される。ここで、サン プリング誤差や通信線 3の負荷の許容値等を考慮して基準遷移時間が、士 10回と基 準記憶部に記憶されていたとする。判断部 5では、図 4 (b)に示す波形は、基準遷移 時間内であるので、正常と判断し、図 4 (c)に示す波形は、基準遷移時間を超えてい るので異常と判断する。
[0047] このように、検出部 4にお 、て、デジタル信号である端末データの一方の論理状態 力 他方の論理状態への遷移時間を検出し、検出された遷移時間と、主制御装置 1 の基準記憶部 8が記憶する基準遷移時間とに基づいて、判断部 5が、主制御装置 1 と端末装置 2との接続状態を判断するように構成することができる。この実施形態で は、必ずしも決められたタイミングで所定の論理パターンを端末装置 2から送信しなく てもよいので、通常の通信中にも接続状態を確認することができる。勿論、端末デー タを、所定論理パターンのデータとして、第一実施形態と同様のタイミングで計測を 行ってもよい。
[0048] 通常の通信の任意のタイミングで接続状態を確認する場合について、 L状態から H 状態への遷移時間を検出する例を具体的に説明する。図 2に基づいて説明したよう に、通常の通信においては、必ずスタートビット blが L状態へ遷移することを検出す るので、これを起点として遷移時間の検出を開始することができる。上述したように、 スタートビット blは、立ち下がりエッジをエッジ検出で検出する方法を採っているので これと同じ方法を用いるとよい。このとき、データビット b2が全て L状態のデータであつ たとしても、例えば奇数パリティの設定としておけば、ノ^ティビット b3が少なくとも H 状態となり、遷移時間の測定が可能である。この場合、スタートビット blが L状態とな つた起点より、 900回でパリティビット b3が H状態となるのが理想であるので、これとの 差を遷移時間とすればよい。尚、サンプリングクロックによるサンプリング回数を積算 するカウンタの大容量ィ匕を避けるために例えば、 100回毎にカウンタをクリアするよう にしてもよい。また、偶数パリティを採用していた場合であっても、少なくともストップビ ット b4が H状態となるので問題はな 、。
[0049] 尚、上記説明では、一方の状態から他方の状態へ遷移する時点、即ち、いわゆる 立上がりや立下がりの時点を遷移時間として説明したが、例えば、 L状態となったこと を検出した時点から H状態になるまでの期間そのものを、遷移時間として扱ってもよ い。上記の例に適用すると、基準遷移時間が 100回となることになる。
[0050] また、第一実施形態と同様に、主制御部 9は、判断部 5の判断結果に基づいて、主 制御装置 1と端末装置 2との接続不良を報知するなど、種々の対応が可能である。
[0051] 〔第三実施形態〕
図 5は、本発明の実施形態に係る端末制御システムの他の例を示すブロック図であ る。上記第二実施形態では、通常の通信中にも接続状態の確認が可能であるので、 図 5のように、遷移時間の履歴情報を記憶する履歴記憶部 10を主制御装置 1に備え 、判断部 5は、記憶された履歴情報に基づいて接続状態を判断するように端末制御 システムを構成することができる。履歴記憶部 10を、フラッシュメモリ等の書き換え可 能且つ不揮発性の記憶媒体で構成すれば、電源を切った後にも履歴情報が保持さ れ、長期に亘つて履歴情報を用いた判断を行うことができる。
[0052] 既に述べたように、端末制御システムを機器に取り付けた時点や、通電を開始した 時点では正常に動作していても、振動等によるコネクタの接触不良、半田割れ、ゴミ 等の付着によって時間の経過に伴って異常が発生する場合がある。例えば、上記第 二実施形態において説明したような方法で検出された遷移時間が、機器に取り付け られた時点では 3であったとする。また、基準遷移時間が、 ± 10であったとする。端末 制御システムを機器に取り付けて使用し始めた後、遷移時間が徐々に 5、 8と増加し ていったとする。この時点では、まだ基準遷移時間は、 10を超えてはいないので、第 二実施形態と同様の判断を行うと、判断部 5では異常とは判断しない。
[0053] しかし、遷移時間が徐々に増加していることを考えると、半田割れが発生して接続 が不安定になりつつあったり、通信線 3が断線しつつあったりするなどの異常を示し ているとも考えられる。そこで、このように遷移時間が基準遷移時間を超えていなくと も、この先に越える可能性が高いと判断される場合には、判断部 5において、異常の 可能性有りとの判断を行うようにする。
[0054] このように検出した遷移時間の履歴情報を履歴記憶部 10に記憶して、この記憶し た履歴情報に基づ 、て接続状態を判断するようにすると、時間の経過に伴って異常 が発生する場合でも良好に検出できる。勿論、第一実施形態と同様に、主制御部 9 は、判断部 5の判断結果に基づいて、主制御装置 1と端末装置 2との接続不良を報 知するなど、種々の対応が可能である。さらに本第三実施形態では、異常状態には 達していなくとも、異常の可能性が有るということを報知することができるので、端末制 御システムとしての機能が損なわれる前に、対応することができる。
[0055] 〔第四実施形態〕
さらに、第二実施形態、第三実施形態の端末制御システムの判断部 5による判断 結果に基づいて、主制御装置 1と端末装置 2との通信速度を変更するように構成する 実施形態について説明する。
[0056] 上述したように、半田割れや断線による接触不良や、ゴミ等の付着によって負荷成 分が増加した場合には、端末制御システムを機器に取り付けた後の時間の経過に伴 つて遷移時間が長くなつていく。これが論理状態をサンプリングするタイミング (スト口 ーブポイント)を超えてしまうと、通信不良を招くため、上述した第二実施形態、第三 実施形態では、これを異常と判断するようにして ヽた。
[0057] しかし、遷移時間が長くなつた状態ではあっても、端末制御システムとしてはまだ機 能している場合も多い。遷移時間が長いことを検出した時点で、即端末制御システム を停止すると、このシステムが取り付けられた機器自体の制御にも影響を与えてしまう ことがある。そこで、異常個所を修復するまでの間、暫定的に端末制御システムを延 命するために、通信速度を変更するとよい。 [0058] 例えば、上述の実施形態では、データピッチ T2を 10msとして説明した。これを 20 msとすると、データピッチ T2の 1Z2の時間設定であったストローブポイントは、 5ms 力も 10msへと変更される。つまり、論理状態の変化点力もストローブポイントまでの 時間が長くなり、論理状態の変化点での遷移時間が長くなつても、通信不良を起こさ ず、正 、論理状態をサンプリングすることができるようになる。
[0059] また、逆に通常よりも遅い通信速度に設定して延命させていた場合に、遷移時間が 基準遷移時間へ復帰したような場合には、元の通信速度へと戻すこともできる。但し 、このような場合は、端末制御システムに何らかの不安定要因があることも予想される ので、第三実施形態で説明したような履歴情報に基づいて、修理や点検を促すよう な報知を行うとよい。
[0060] 〔第五実施形態〕
以上説明した各実施形態はそれぞれ個別に実施してもよいが全てを包含して実施 してもよい。特に、第一実施形態と第二実施形態とを共に実施可能に、例えば下記 のように構成してもよい。
[0061] 即ち、端末制御システムが備える検出部 4を、デジタル信号である端末データの一 方の論理状態力 他方の論理状態への遷移時間を検出する第一検出手段と、所定 の論理パターンを有するデジタル信号である端末データから論理パターンを検出す る第二検出手段とを備えて構成する。
また、判断部 5は、検出された遷移時間と、主制御装置 1の基準記憶部 8が記憶す る基準遷移時間とに基づいて主制御装置 1と端末装置 2との接続状態を判断する第 一判断手段と、検出された論理パターンと、主制御装置 1の基準記憶部 8が記憶する 基準パターンとに基づいて主制御装置 1と端末装置 2との接続状態を判断する第二 判断手段とを備えて構成する。
そして、判断部 5が、第一判断手段又は第二判断手段の一方もしくは双方の判断 結果に基づいて、主制御装置 1と端末装置 2との接続状態を判断する。
[0062] 第五実施形態のように構成すると、例えば電源投入時には第二検出手段及び第二 判断手段を用いて接続状態を判断し、その後の通常通信状態では第一検出手段及 び第位置判断手段を用いて判断するように構成することができる。さらに、これらの判 断結果を報知したり、判断結果に基づいて通信速度を変更したりするようにしてもよ い。このように複数の方法を用いて、端末制御システムの接続状態を判断するように すると、より精度の高い判断が可能となる。
[0063] 以上説明したように、本発明によって、主制御装置と、この主制御装置に制御され る端末装置と、これら両装置間を双方向通信可能に接続する通信線とを有する端末 制御システムにお 、て、良好に接続状態の検出及び判断を可能とすることができる。 産業上の利用可能性
[0064] 本発明に係る端末制御システムは、センサとマイクロコンピュータとから構成される 種々のセンサ制御システムや、モータ等のァクチユエータを駆動するスレーブマイク 口コンピュータと、これらのァクチユエータの動作を包括制御するマスタマイクロコンビ ユータとから構成されるァクチユエータ制御システム等に適用することができる。 図面の簡単な説明
[0065] [図 1]本発明の実施形態に係る端末制御システムの一例を示すブロック図
[図 2]図 1の端末制御システムの通信形態の一例を示す波形図
[図 3]本発明に係る端末制御システムの通信波形の一例を示す波形図
[図 4]本発明に係る端末制御システムの通信波形の他の例を示す波形図
[図 5]本発明の実施形態に係る端末制御システムの他の例を示すブロック図 符号の説明
[0066] 1 主制御装置
2 端末装置
3 通 1 線
4 検出部
5 判断部

Claims

請求の範囲
[1] 主制御装置と、この主制御装置に制御される端末装置と、これら両装置間を双方向 通信可能に接続する通信線とを有する端末制御システムであって、
前記端末装置から送信され、前記通信線を介して前記主制御装置が受信する端 末データの波形の特徴を検出する検出部と、 この検出部で検出された検出結果と、前記主制御装置が記憶する基準とに基づい て前記主制御装置と前記端末装置との接続状態を判断する判断部と、
を前記主制御装置に備えた端末制御システム。
[2] 前記検出部において、所定の論理パターンを有するデジタル信号である前記端末 データ力も前記論理パターンを検出し、
検出された前記論理パターンと、前記主制御装置が記憶する基準パターンとに基 づいて、前記判断部が、前記主制御装置と前記端末装置との接続状態を判断する 請求項 1に記載の端末制御システム。
[3] 前記所定の論理パターンを有する前記端末データは、前記端末装置への電源投 入に応じて前記端末装置から送信される請求項 2に記載の端末制御システム。
[4] 前記主制御装置が、前記端末装置への電源投入を制御する請求項 3に記載の端 末制御システム。
[5] 前記検出部において、デジタル信号である前記端末データの一方の論理状態から 他方の論理状態への遷移時間を検出し、
検出された前記遷移時間と、前記主制御装置が記憶する基準遷移時間とに基づ いて、前記判断部が、前記主制御装置と前記端末装置との接続状態を判断する請 求項 1に記載の端末制御システム。
[6] デジタル信号である前記端末データの一方の論理状態から他方の論理状態への 遷移時間を検出する第一検出手段と、
前記端末データの所定の前記論理パターンを検出する第二検出手段とを前記検 出部に備えると共に、
検出された前記遷移時間と、前記主制御装置が記憶する基準遷移時間とに基づ いて前記主制御装置と前記端末装置との接続状態を判断する第一判断手段と、 検出された前記論理パターンと、前記主制御装置が記憶する基準パターンとに基 づいて前記主制御装置と前記端末装置との接続状態を判断する第二判断手段とを 前記判断部に備え、
前記判断部が、前記第一判断手段又は前記第二判断手段の一方もしくは双方の 判断結果に基づ!ヽて、前記主制御装置と前記端末装置との接続状態を判断する請 求項 1に記載の端末制御システム。
[7] 前記遷移時間の履歴情報を記憶する履歴記憶部を前記主制御装置に備え、前記 判断部は、記憶された前記履歴情報に基づ!、て接続状態を判断する請求項 5又は 6 に記載の端末制御システム。
[8] 前記判断部の判断結果に基づ!、て、前記主制御装置と前記端末装置との通信速 度を変更する請求項 5又は 6に記載の端末制御システム。
[9] 前記所定の論理パターンを有する前記端末データは、前記端末装置への電源投 入に応じて前記端末装置力 送信される請求項 6に記載の端末制御システム。
[10] 前記主制御装置が、前記端末装置への電源投入を制御する請求項 9に記載の端 末制御システム。
[11] 前記判断部の判断結果に基づいて、前記主制御装置と前記端末装置との接続不 良を報知する請求項 1に記載の端末制御システム。
PCT/JP2005/013549 2004-07-28 2005-07-25 端末制御システム WO2006011432A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/569,134 US20070177532A1 (en) 2004-07-28 2005-07-25 Terminal control system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-220891 2004-07-28
JP2004220891A JP3922461B2 (ja) 2004-07-28 2004-07-28 端末制御システム

Publications (1)

Publication Number Publication Date
WO2006011432A1 true WO2006011432A1 (ja) 2006-02-02

Family

ID=35786181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/013549 WO2006011432A1 (ja) 2004-07-28 2005-07-25 端末制御システム

Country Status (3)

Country Link
US (1) US20070177532A1 (ja)
JP (1) JP3922461B2 (ja)
WO (1) WO2006011432A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015562A (ja) * 2014-07-01 2016-01-28 西部電機株式会社 通信異常検出装置、通信異常検出方法及びプログラム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979967B2 (ja) * 2006-03-30 2012-07-18 三菱電機株式会社 調光装置
JP4893404B2 (ja) * 2007-03-26 2012-03-07 住友電気工業株式会社 光データリンク
JP5430261B2 (ja) * 2009-07-10 2014-02-26 株式会社デンソー 通電制御システム
JP5662080B2 (ja) * 2010-08-11 2015-01-28 株式会社富士通アドバンストエンジニアリング データ処理装置
JP2012108794A (ja) * 2010-11-18 2012-06-07 Fujitsu Ltd 中継装置、中継方法およびデバイス管理装置
JP2014215234A (ja) * 2013-04-26 2014-11-17 トヨタ自動車株式会社 配線状態検出装置
JP6428287B2 (ja) * 2015-01-19 2018-11-28 株式会社ジェイテクト データ送受信装置
DE102017217723A1 (de) * 2017-10-05 2019-04-11 Robert Bosch Gmbh Vorrichtung und Verfahren zur Korrektur von mindestens einem Übertragungsparameter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326414A (ja) * 1998-05-11 1999-11-26 Nec Corp デューティ測定回路、データ識別システム、データ信号再生システム、デューティ測定方法、データ識別方法、及びデータ信号再生方法
JP2000151748A (ja) * 1998-11-12 2000-05-30 Oki Electric Ind Co Ltd 通信システムの装置接続認識方法
JP2001285320A (ja) * 2000-03-31 2001-10-12 Nec Gumma Ltd Lanインターフェース装置
JP2002233049A (ja) * 2001-01-31 2002-08-16 Omron Corp 通信子局及び制御装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972470A (en) * 1972-09-07 1976-08-03 Tokyo Denryoku Kabushiki Kaisha Electric power system supervisory control system comprising A/D converters at various points of the power system
JPS6110346A (ja) * 1984-06-25 1986-01-17 Pioneer Electronic Corp デ−タ通信方式
US4799217A (en) * 1986-08-20 1989-01-17 American Telephone And Telegraph Company, At&T Bell Laboratories Three time slot digital subscriber line termination
JPH01122234A (ja) * 1987-11-05 1989-05-15 Pioneer Electron Corp オーディオシステムにおけるポーリング方式
DE4322249A1 (de) * 1992-10-23 1994-04-28 Marquardt Gmbh Bus-Schalter
US5637991A (en) * 1995-04-21 1997-06-10 Dell Usa, L.P. Power supply including a detection and switch system for uni-plane and split-plane devices
US6297678B1 (en) * 1999-10-28 2001-10-02 International Business Machines Corporation Circuit for rapidly charging a system net

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326414A (ja) * 1998-05-11 1999-11-26 Nec Corp デューティ測定回路、データ識別システム、データ信号再生システム、デューティ測定方法、データ識別方法、及びデータ信号再生方法
JP2000151748A (ja) * 1998-11-12 2000-05-30 Oki Electric Ind Co Ltd 通信システムの装置接続認識方法
JP2001285320A (ja) * 2000-03-31 2001-10-12 Nec Gumma Ltd Lanインターフェース装置
JP2002233049A (ja) * 2001-01-31 2002-08-16 Omron Corp 通信子局及び制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015562A (ja) * 2014-07-01 2016-01-28 西部電機株式会社 通信異常検出装置、通信異常検出方法及びプログラム

Also Published As

Publication number Publication date
JP2006042081A (ja) 2006-02-09
US20070177532A1 (en) 2007-08-02
JP3922461B2 (ja) 2007-05-30

Similar Documents

Publication Publication Date Title
WO2006011432A1 (ja) 端末制御システム
US8281048B2 (en) Information processing apparatus and method for detecting a type of apparatus connected to a connector thereof
TWI542999B (zh) 用於自動定址之電路及電子模組
JP6353648B2 (ja) 半導体異常検出回路
US20130094559A1 (en) Interface Circuit and Method for Enabling an Output Driver of the Interface Circuit
JP4661251B2 (ja) 電力変換制御システム
US20030105992A1 (en) Control apparatus and self-diagnostic method for electronic control system
JP2012068907A (ja) バス接続回路及びバス接続方法
JP4572711B2 (ja) 電源システム
JP2009175092A (ja) 断線検出装置
JP5817585B2 (ja) 電子制御装置
JP3838037B2 (ja) 通信子局及び制御装置
JP4415384B2 (ja) デジタル出力装置およびデジタル出力装置を用いた診断方法
JP4615413B2 (ja) 活線挿抜可能な電子機器システム
US10649871B2 (en) Device with low-ohmic circuit path
JPH11118864A (ja) 回路網接続状態の自己診断方式
JP3581283B2 (ja) 通信装置
JP2003318576A (ja) 基板実装認識システム
KR100217111B1 (ko) 통신라인 자가진단 장치
JPH08256191A (ja) データ処理装置
JP3103423B2 (ja) 負荷制御装置
JP4124184B2 (ja) コネクタの接続確認方式と方法、及びコネクタ
JP5261874B2 (ja) 電子回路および接続診断回路
JP6583321B2 (ja) 給電制御回路および給電制御方法
JP4242234B2 (ja) センサ制御装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11569134

Country of ref document: US

Ref document number: 2007177532

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 11569134

Country of ref document: US

122 Ep: pct application non-entry in european phase