WO2005111974A1 - プラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
WO2005111974A1
WO2005111974A1 PCT/JP2005/009199 JP2005009199W WO2005111974A1 WO 2005111974 A1 WO2005111974 A1 WO 2005111974A1 JP 2005009199 W JP2005009199 W JP 2005009199W WO 2005111974 A1 WO2005111974 A1 WO 2005111974A1
Authority
WO
WIPO (PCT)
Prior art keywords
discharge
initialization
electrode
period
sustain
Prior art date
Application number
PCT/JP2005/009199
Other languages
English (en)
French (fr)
Inventor
Kenji Ogawa
Shigeo Kigo
Minoru Takeda
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/566,327 priority Critical patent/US8031134B2/en
Publication of WO2005111974A1 publication Critical patent/WO2005111974A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Definitions

  • the present invention relates to a driving method of a plasma display panel.
  • An AC discharge panel which is a typical plasma display panel (hereinafter abbreviated as “panel”), has a large number of discharge cells formed between a front plate and a rear plate that are arranged opposite to each other.
  • the front plate includes a plurality of pairs of display electrodes formed of a pair of scan electrodes and sustain electrodes formed on the front glass substrate in parallel with each other, and a dielectric layer and a protective layer are formed so as to cover the display electrodes.
  • the back plate is composed of a plurality of parallel data electrodes on a back glass substrate, a dielectric layer covering them, and a plurality of partitions formed thereon in parallel with the data electrodes.
  • the phosphor layer is formed on the side surfaces of the partition wall.
  • the front plate and the back plate are disposed so as to face each other so that the display electrode and the display electrode cross each other three-dimensionally, and are sealed.
  • a discharge gas is sealed in an internal discharge space.
  • a discharge cell is formed at a portion where the display electrode and the data electrode face each other.
  • a subfield method that is, a method of dividing one field period into a plurality of subfields and performing gradation display by a combination of subfields to emit light is generally used.
  • a novel driving method that minimizes light emission unrelated to gradation display, suppresses an increase in black luminance, and improves the contrast ratio is disclosed in Japanese Patent Application Laid-Open No. 2000-22442. No. 4 discloses this.
  • Each subfield has an initialization period, a write period, and a sustain period. Also, during the initialization period, All cell initialization operation that causes all discharge cells to perform initialization discharge, or selection that selectively performs initialization discharge for discharge cells that have sustained discharge in the immediately preceding subfield Performs one of the initialization operations.
  • all the discharge cells perform an initializing discharge at the same time, erase the wall charge history of the individual discharge cells before that, and remove the wall charge necessary for the subsequent address operation.
  • a scanning pulse is sequentially applied to the scanning electrodes, a writing pulse corresponding to an image signal to be displayed is applied to the data electrodes, and writing discharge is selectively performed between the scanning electrodes and the data electrodes. This causes selective wall charge formation.
  • a predetermined number of sustain pulses according to the luminance weight are applied between the scan electrode and the sustain electrode, and the discharge cells in which the wall charges are formed by the write discharge are selectively discharged to emit light.
  • the present invention has been made in view of these problems, and an object of the present invention is to provide a panel driving method capable of displaying an image with good quality by stabilizing an initializing discharge. Disclosure of the invention
  • a method for driving a plasma display panel is a method for driving a plasma display panel in which a discharge cell is formed at an intersection of a scan electrode, a sustain electrode, and a data electrode. It consists of a plurality of sub-fields having a period and a sustain period. During the initialization period of the plurality of sub-fields, an all-cell initializing operation for generating an initializing discharge for all discharge cells for displaying an image is performed. In the initializing period, a selective initializing operation is performed to selectively generate an initializing discharge for discharge cells that have generated a sustaining discharge in the immediately preceding subfield, and then to perform an all-cell initializing operation.
  • a first initializing discharge is performed by applying an up-slope waveform voltage to the electrodes and using the scan electrodes as anodes and the sustain and data electrodes as cathodes.
  • an abnormal charge erasing section for applying a rectangular waveform voltage to the scan electrode to generate a self-erasing discharge for a discharge cell storing an excessive wall voltage.
  • FIG. 1 is a perspective view showing a main part of a panel used in the embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel.
  • FIG. 3 is a configuration diagram of a plasma display device using the panel driving method.
  • FIG. 4 is a driving waveform diagram applied to each electrode of the panel.
  • FIG. 5 is a diagram showing a subfield configuration of the panel driving method.
  • FIG. 6A is a driving waveform diagram applied to each electrode of the panel according to another embodiment of the present invention.
  • FIG. 6B is a driving waveform diagram applied to each electrode of the panel according to still another embodiment of the present invention.
  • FIG. 1 is a perspective view showing a main part of a panel used in one embodiment of the present invention.
  • the panel 1 is configured such that a front substrate 2 and a rear substrate 3 made of glass are arranged to face each other, and a discharge space is formed therebetween.
  • a plurality of scan electrodes 4 and sustain electrodes 5 constituting display electrodes are formed in parallel on the front substrate 2 in parallel with each other.
  • a dielectric layer 6 is formed so as to cover scan electrode 4 and sustain electrode 5, and a protective layer 7 is formed on dielectric layer 6.
  • the protective layer 7 a material having a large secondary electron emission coefficient and high spatter resistance is desirable in order to generate a stable discharge.
  • a MgO thin film is used.
  • a plurality of data electrodes 9 covered with an insulator layer 8 are provided on the rear substrate 3, and partitions 10 are provided on the insulator layer 8 between the data electrodes 9 in parallel with the data electrodes 9. . Further, the phosphor layer 11 is provided on the surface of the insulator layer 8 and the side surface of the partition wall 10.
  • the front substrate 2 and the rear substrate 3 are arranged to face each other in the direction in which the scan electrode 4, the sustain electrode 5, and the data electrode 9 intersect, and a discharge space formed therebetween, for example, as a discharge gas, A mixed gas of neon and xenon is sealed.
  • the xenon partial pressure of the discharge gas sealed in the panel is increased to 10%.
  • FIG. 2 is an electrode array diagram of the panel according to the embodiment of the present invention.
  • n scan electrodes SCN 1 to SCN n scan electrode 4 in FIG. 1
  • n sustain electrodes SUS 1 to SUS n scan electrode 5 in FIG. 1
  • Data electrodes D1 to Dm data electrode 9 in FIG. 1 of the book are arranged.
  • FIG. 3 is a configuration diagram of a plasma display device using the panel driving method according to the embodiment of the present invention.
  • This plasma display device consists of a panel 1, a data electrode drive circuit 12, a scan electrode drive circuit 13, a sustain electrode drive circuit 14, a timing generation circuit 15, an AD (analog / digital) converter 18, Scanning number converter 19, It includes a subfield converter 20, an APL (average 'picture level) detector 30, and a power supply circuit (not shown).
  • the image signal sig is input to the AD converter 18.
  • the horizontal synchronization signal H and the vertical synchronization signal V are input to a timing generation circuit 15, an AD converter 18, a running number conversion unit 19, and a subfield conversion unit 20.
  • the AD converter 18 converts the image signal sig into digital signal image data, and outputs the image data to the scan number conversion unit 19 and the APL detection unit 30.
  • the APL detector 30 detects the average luminance level of the image data.
  • the scanning number converter 19 converts the image data into image data corresponding to the number of pixels of the panel 1 and outputs the image data to the subfield converter 20.
  • the subfield conversion unit 20 divides the image data of each pixel into a plurality of bits corresponding to a plurality of subfields, and outputs the image data of each subfield to the data electrode driving circuit 12.
  • the data electrode driving circuit 12 converts the image data for each subfield into signals corresponding to the respective data electrodes Dl to Dm and drives the data electrodes Dl to Dm.
  • the timing generation circuit 15 generates a timing signal based on the horizontal synchronization signal H and the vertical synchronization signal V, and outputs the timing signal to the scan electrode driving circuit 13 and the sustain electrode driving circuit 14, respectively.
  • Scan electrode drive circuit 13 supplies a drive waveform to scan electrodes SCN1 to SCNn based on the timing signal
  • sustain electrode drive circuit 14 supplies a drive waveform to sustain electrodes SUS1 to SUSn based on the timing signal I do.
  • the evening timing generation circuit 15 controls the drive waveform based on the APL output from the APL detection unit 30. Specifically, as described later, the initialization operation of each subfield constituting one field is determined as either all-cell initialization or selective initialization based on the APL, and all fields in one field are determined. Controls the number of cell initialization operations.
  • FIG. 4 is a driving waveform diagram applied to each electrode of the panel according to the embodiment of the present invention.
  • FIG. 9 is a drive waveform diagram for the “selection initialization subfield”.
  • FIG. 4 shows the first SF as an all-cell initialization subfield and the second SF as a selective initialization subfield for explanation.
  • the all-cell initialization period is described below by dividing it into three periods: the first half, the second half, and the abnormal charge eraser.
  • the sustain electrodes SUS1 to SUSn and the data electrodes D1 to Dm are kept at 0 (V), and the voltage Vp (V) that is lower than the discharge start voltage for the scan electrodes SCN1 to SCNn.
  • a ramp voltage that gradually rises from Vr (V) to the voltage Vr (V) that exceeds the discharge starting voltage is applied.
  • a weak initializing discharge is generated using the scan electrodes SCN1 to SCNn as anodes and the sustain electrodes SUS :! to SUSn and the data electrodes Dl to Dm as cathodes.
  • the first weak initializing discharge is generated in all the discharge cells, and a negative wall voltage is stored on scan electrodes SCN1 to SCNn, and the sustain electrodes SUS1 to 31; A positive wall voltage is stored on electrodes 01-0111.
  • the wall voltage on the electrode indicates a voltage generated by wall charges accumulated on the dielectric layer or the phosphor layer covering the electrode.
  • the sustain electrodes SUS1 to SUSn are maintained at the positive voltage Vh (V), and the scan electrodes SCN1 to SCNn gradually decrease from the voltage Vg (V) to the voltage Va (V). Apply a down-slope waveform voltage. Then, in all the discharge cells, a second weak initializing discharge is generated using the scan electrodes SCN1 to SCNn as cathodes and the sustain electrodes SUS :! to SUSn and the data electrodes Dl to Dm as anodes.
  • the initializing operation in the all-cell initializing subfield is an all-cell initializing operation in which the initializing discharge is performed in all the discharge cells.
  • the sustain electrodes SUS1 to SUSn are returned to 0 (V) again.
  • the scanning electrodes SCN1 to SCNn have positive After the voltage Vm (V) is applied for 5 to 2 Ops, the negative voltage Va (V) is applied for a short time of 3 ps or less. During this period, no discharge occurs in the discharge cells that have undergone stable initialization discharge, and the wall voltage maintains the state of the latter half of the initialization period.
  • scan electrodes SCN1 to SCNn are temporarily held at Vs (V).
  • a scan pulse voltage Vb (V) is applied to the scan electrode SCN1 in the first row.
  • Vw-Vb the externally applied voltage
  • the sustain electrodes SUS1 to SUSn are returned to 0 (V), and a positive sustain pulse voltage ⁇ 111 (V) is applied to the scan electrodes 3 ⁇ 1 ⁇ 1 to 3 ⁇ 1 ⁇ 11.
  • the voltage between the scan electrode SCNi and the sustain electrode SUSi changes to the sustain pulse voltage Vm (V) and the scan electrode SCNi.
  • the magnitude of the wall voltage on the sustain electrode SUS i is added and exceeds the firing voltage.
  • a sustain discharge occurs between scan electrode SCNi and sustain electrode SUSi, a negative wall voltage is accumulated on scan electrode SCNi, and a positive wall voltage is accumulated on sustain electrode SUSi.
  • a positive wall voltage is also accumulated on the electrode Dk. Sustain discharge does not occur in the discharge cells in which no address discharge has occurred during the write period, and the wall voltage state at the end of the initialization period is maintained. Subsequently, the scan electrodes s USl to SUSn are returned to 0 (V), and a positive sustain pulse voltage Vm (V) is applied to the sustain electrodes SUS1 to SUSn. Then, in the discharge cell that caused the sustain discharge, the voltage between the sustain electrode. SUS i and the scan electrode S CN i exceeds the discharge start voltage. During the sustain period, a negative wall voltage is accumulated on the sustain electrode SUSi and a positive wall voltage is accumulated on the scan electrode SCNi.
  • the sustain discharge is continuously performed in the discharge cells in which the address discharge has occurred in the address period.
  • a so-called narrow pulse is applied between the scan electrodes S CN1 to S CNn and the sustain electrodes SUS 1 to SUS n to apply a positive wall charge on the data electrode Dk.
  • the wall voltages on the scan electrodes SCN1 to SCNn and the sustain electrodes SUS1 to SSUSn are erased.
  • the driving waveform of the selective initialization subfield and its operation will be described.
  • the sustain electrodes SUSl to SUSn are maintained at Vh (V)
  • the data electrodes Dl to Dm are maintained at 0 (V)
  • the scan electrodes SCNl to SCNn are applied from VQ (V) to Va (V).
  • V) A downward slope waveform voltage that gradually decreases toward V) is applied.
  • a weak initializing discharge was generated, and the wall voltages on the scan electrode SCNi and the sustain electrode SUSi were weakened.
  • the wall voltage on the electrode Dk is also adjusted to a value suitable for the writing operation.
  • the discharge cells which did not perform the address discharge and the sustain discharge in the previous subfield do not discharge, and the state of the wall charge at the end of the initialization period of the previous subfield is maintained.
  • the initialization operation of the selective initialization subfield is performed by performing the initialization discharge in the discharge cells that have undergone the sustain discharge in the previous subfield. This is a selective initialization operation.
  • the address period and the sustain period are the same as the address period and the sustain period of the all-cell initializing subfield, and therefore description thereof is omitted.
  • the address discharge generated during the address period of the subfield before the all-cell initialization subfield is weak, and the wall voltage to be accumulated on the scan electrode, sustain electrode, or data electrode is insufficient, and the sustain voltage is maintained during the sustain period. Unusual wall charges remain in discharge cells that failed to discharge.
  • the address discharge itself is performed normally, abnormal wall charges will remain even if the wall voltage accumulated on the scan electrode, sustain electrode, or data electrode has decreased for some reason. May be. Then, the discharge cells having the abnormal wall voltage cause sustain discharge during the sustain period.
  • an abnormal charge erasing section is provided to erase the abnormal charges of the discharge cells that have accumulated abnormal wall charges on the scanning electrode, and the discharge cells will erroneously discharge during the maintenance period. Is preventing that.
  • one field is divided into ten sub-fields (first SF, second SF,..., Tenth SF), and each sub-field is (1, 2, 3, 6, 11, 18, 30, 30, 44, 60, 80), but the number of subfields and the brightness weight of each subfield are not limited to the above values. .
  • FIG. 5 is a diagram showing the subfield configuration of the panel driving method according to the embodiment of the present invention, and the subfield configuration is switched based on the APL of the image signal to be displayed.
  • FIG. 5 (a) shows a configuration used when the image signal has an APL of 0 to 1.5%, in which the all-cell initializing operation is performed only during the initializing period of the first SF, and the second SF to the 10th SF is performed.
  • the initialization period is a subfield configuration for performing a selective initialization operation.
  • Figure 5 (b) shows eight?
  • Fig. 5 (c) shows a configuration used for an image signal with an APL of 5 to 10%, where the first SF, fourth SF, and tenth SF are the all-cell initialization subfield, second SF, third SF, and third SF.
  • the 5th to 9th SFs are selection initialization subfields.
  • FIG. 5 (d) shows a configuration used when the image signal has an APL of 10% to 15%.
  • the 3rd SF, the 5th SF to the 7th SF, and the 9th SF are selection initialization subfields.
  • Figure 5 (e) shows eight? Is the configuration used when the image signal is 15% to 100%, and the first SF, fourth SF, sixth SF, eighth SF, and tenth SF are all cell initialization subfields, second SF, third SF, and fifth SF.
  • SF, 7th SF and 9th SF are selection initialization subfields. Table 1 shows the relationship between the above subfield configuration and AP.
  • the number of all-cell initialization operations per field is determined depending on the APL, but during the all-cell initialization period, a rectangular waveform voltage is applied to the scan electrodes to accumulate excess wall voltage.
  • Table 2 shows an example in which the number of all-cell initializations is controlled within the range of 1 to 4 times, and the subfield for performing all-cell initialization is also changed.
  • Table 3 shows an example in which the number of all-cell initializations is controlled within the range of 1 to 3 times, and the initialization of the subfield near the top is prioritized.
  • the abnormal charge erasing section during the all-cell initializing period of the present embodiment applies a positive voltage Vm (V) less than the discharge start voltage to the scan electrodes SCN1 to SCNn for 5 to 20 ps, and then sets 3 ps.
  • Vm positive voltage
  • V a (V) is applied for the following short time, but the present invention is not limited to this.
  • FIG. 6A and 6B are other drive voltage waveform diagrams in the abnormal charge erasing section.
  • the sustain electrodes S1311-31; 311 are returned to 0 (V), and the scan electrodes SCN1-SCNn are supplied with a positive voltage Vm (V) less than the discharge start voltage.
  • Vm positive voltage
  • This is a so-called narrow erase waveform in which wall charges are erased by applying for a short time of 3 ps or less.
  • the voltage application time is short, so that the probability that a discharge cell in which an abnormal wall voltage is accumulated does not generate a discharge is slightly increased, but the time required for the abnormal charge erasing section can be significantly shortened. There is an advantage.
  • the sustain electrodes SUS1 to SUSn are returned to 0 (V), and the positive electrodes Vm (V) less than the discharge start voltage are applied to the scan electrodes SCN1 to SCNn for 5 ps.
  • a voltage is applied for about a period of time to generate a discharge in a discharge cell in which an abnormal wall voltage is accumulated, thereby inverting the wall voltage.
  • the sustain electrodes SUS1 to SUSn are held at Vh (V), and the inverted wall voltage is reduced by applying a downward slope waveform voltage to the scan electrodes SCN1 to SCNn.
  • this method has a disadvantage in that the time required for the abnormal charge erasing section becomes longer due to the use of the ramp waveform voltage, normal writing operation can be performed during the subsequent writing period because the wall voltage of each electrode is adjusted. Furthermore, by repeatedly providing the abnormal charge erasing section shown in FIG. 4 or FIG. 6A and FIG. 6B several times during the all-cell initializing period, it is possible to reliably prevent discharge cells accumulating abnormal wall charges. As a result, the abnormal wall charges can be eliminated.
  • the panel driving method of the embodiment of the present invention even in a panel in which the xenon partial pressure of the discharge gas sealed in the panel is increased, during the all-cell initialization period, excessive By providing an abnormal charge erasing section that generates a self-erasing discharge with respect to the discharge cells storing the wall voltage, it is possible to display an image with good quality. According to the present invention, it is possible to provide a method of driving a plasma display panel capable of displaying an image with good quality by stabilizing the setup discharge.
  • the panel driving method of the present invention can display an image with good quality by stabilizing the setup discharge, and is useful as an image display device using a plasma display panel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

１フィールドを構成する各サブフィールドの初期化期間は、画像表示を行う全ての放電セルに対して初期化放電を行わせる全セル初期化動作、または直前のサブフィールドにおいて維持放電を行った放電セルに対して選択的に初期化放電を行わせる選択初期化動作のいずれかの動作を行い、全セル初期化期間には、走査電極に矩形波形電圧を印加して過剰な壁電圧を蓄積している放電セルに対して自己消去放電を発生させる異常電荷消去部を設けたことを特徴とする。

Description

明 細 書
技術分野
本発明はプラズマディスプレイパネルの駆動方法に関する。 背景技術
プラズマディスプレイパネル（以下、 「パネル」 と略記する） として代表的な交 流面放電型パネルは、 対向配置された前面板と背面板との間に多数の放電セルが 形成されている。 前面板は、 1対の走査電極と維持電極とからなる表示電極が前 面ガラス基板上に互いに平行に複数対形成され、 それら表示電極を覆うように誘 電体層および保護層が形成されている。 背面板は、 背面ガラス基板上に複数の平 行なデータ電極と、 それらを覆うように誘電体層と、 さらにその上にデータ電極 と平行に複数の隔壁がそれぞれ形成され、 誘電体層の表面と隔壁の側面とに蛍光 体層が形成されている。 そして、 表示電極とデ一夕電極とが立体交差するように 前面板と背面板とが対向配置されて密封され、 内部の放電空間には放電ガスが封 入されている。 ここで表示電極とデータ電極とが対向する部分に放電セルが形成 される。 このような構成のパネルにおいて、 各放電セル内でガス放電により紫外 線を発生させ、 この紫外線で R G B各色の蛍光体を励起発光させてカラ一表示を 行っている。
パネルを駆動する方法としてはサブフィールド法、 すなわち、 1フィールド期 間を複数のサブフィールドに分割した上で、 発光させるサブフィールドの組み合 わせによって階調表示を行う方法が一般的である。 また、 サブフィールド法の中 でも、 階調表示に関係しない発光を極力減らして黒輝度の上昇を抑え、 コントラ スト比を向上した新規な駆動方法が特開 2 0 0 0— 2 4 2 2 2 4号公報に開示さ れている。
以下にその駆動方法について簡単に説明する。 各サブフィールドはそれぞれ初 期化期間、 書込み期間および維持期間を有する。 また、 初期化期間には、 画像表 示を行う全ての放電セルに対して初期化放電を行わせる全セル初期化動作、 また は直前のサブフィールドにおいて維持放電を行った放電セルに対して選択的に初 期化放電を行わせる選択初期化動作のいずれかの動作を行う。
まず、 全セル初期化期間では、 全ての放電セルで一斉に初期化放電を行い、 そ れ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、 つづく書込み動 作のために必要な壁電荷を形成する。 加えて、 放電遅れを小さくし書込み放電を 安定して発生させるためのプライミング （放電のための起爆剤 =励起粒子） を発 生させるという働きをもつ。 つづく書込み期間では、 走査電極に順次走査パルス を印加するとともに、 データ電極には表示すべき画像信号に対応した書込みパル スを印加し、 走査電極とデータ電極との間で選択的に書込み放電を起し、 選択的 な壁電荷形成を行う。 そして維持期間では、 走査電極と維持電極との間に輝度重 みに応じた所定の回数の維持パルスを印加し、 書込み放電による壁電荷形成を行 つた放電セルを選択的に放電させ発光させる。
このように、 画像を正しく表示するためには書込み期間における選択的な書込 み放電を確実に行うことが重要であるが、 そのためには書込み動作のための準備 となる初期化動作を確実に行うことが重要となる。
全セル初期化期間においては、 走査電極を陽極とし維持電極およびデ一夕電極 を陰極とする初期化放電を発生させる必要があるが、 データ電極側には電子放出 係数の小さい蛍光体が塗布されているため、 データ電極を陰極とする初期化放電 の放電遅れが大きくなり、 初期化放電が不安定となることがあった。
また、 近年、 パネルに封入されている放電ガスのキセノン分圧を増加させてパ ネルの発光効率を向上させる検討がなされているが、 キセノン分圧を増加させる と放電、 特に初期化放電が不安定になり、 つづく書込み期間に書込み不良を生じ るおそれがある等、 書込み動作の駆動電圧マージンが狭くなるという課題があつ た。
本発明は、 これらの課題に鑑みなされたものであり、 初期化放電を安定化させ ることによって、 良好な品質で画像表示させることができるパネルの駆動方法を 提供することを目的とする。 発明の開示
本発明のプラズマディスプレイパネルの駆動方法は、 走査電極および維持電極 とデータ電極との交差部に放電セルを形成してなるプラズマディスプレイパネル の駆動方法であって、 1フィールド期間が初期化期間、 書込み期間および維持期 間を有する複数のサブフィ一ルドから構成され、 複数のサブフィールドの初期化 期間には画像表示を行う全ての放電セルに対して初期化放電を発生させる全セル 初期化動作を行わせるかまたは直前のサブフィールドにおいて維持放電を発生し た放電セルに対して選択的に初期化放電を発生させる選択初期化動作を行わせ、 全セル初期化動作を行わせる初期化期間において、 走査電極に上り傾斜波形電圧 を印加して走査電極を陽極とし維持電極およびデータ電極を陰極とする第 1の初 期化放電を行う初期化期間前半部と、 走査電極に下り傾斜波形電圧を印加して走 査電極を陰極とし維持電極およびデ一夕電極を陽極とする第 2の初期化放電を行 う初期化期間後半部と、 走査電極に矩形波形電圧を印加して過剰な壁電圧を蓄積 している放電セルに対して自己消去放電を発生させる異常電荷消去部とを設けた ことを特徴とする。 図面の簡単な説明
図 1は本発明の実施の形態に用いるパネルの要部を示す斜視図である。
図 2は同パネルの電極配列図である。
図 3は同パネルの駆動方法を用いたプラズマディスプレイ装置の構成図である。 図 4は同パネルの各電極に印加する駆動波形図である。
図 5は同パネルの駆動方法のサブフィールド構成を示す図である。
図 6 Aは本発明の他の実施の形態におけるパネルの各電極に印加する駆動波形 図である。
図 6 Bは本発明のさらに他の実施の形態におけるパネルの各電極に印加する駆 動波形図である。 発明を実施するための最良の形態
以下、 本発明の一実施の形態におけるパネルの駆動方法について、 図面を用い て説明する。
(実施の形態）
図 1は本発明の一実施の形態に用いるパネルの要部を示す斜視図である。 パネ ル 1は、 ガラス製の前面基板 2と背面基板 3とを対向配置して、 その間に放電空 間を形成するように構成されている。 前面基板 2上には表示電極を構成する走査 電極 4と維持電極 5とが互いに平行に対をなして複数形成されている。 そして、 走査電極 4および維持電極 5を覆うように誘電体層 6が形成され、 誘電体層 6上 には保護層 7が形成されている。 保護層 7としては安定した放電を発生させるた めに二次電子放出係数が大きくかつ耐スパッ夕性の高い材料が望ましく、 本発明 の実施の形態においては M g O薄膜が用いられている。 背面基板 3上には絶縁体 層 8で覆われた複数のデータ電極 9が付設され、 データ電極 9の間の絶縁体層 8 上にデータ電極 9と平行して隔壁 1 0が設けられている。 また、 絶縁体層 8の表 面および隔壁 1 0の側面に蛍光体層 1 1が設けられている。 そして、 走査電極 4 および維持電極 5とデータ電極 9とが交差する方向に前面基板 2と背面基板 3と を対向配置しており、 その間に形成される放電空間には、 放電ガスとして、 たと えばネオンとキセノンの混合ガスが封入されている。 本実施の形態においてはパ ネルの発光効率を向上させるために、 パネルに封入されている放電ガスのキセノ ン分圧を 1 0 %に増加させている。
図 2は本発明の実施の形態におけるパネルの電極配列図である。 行方向に n本 の走査電極 S C N 1〜S C N n (図 1の走査電極 4 ) および n本の維持電極 S U S l〜S U S n (図 1の維持電極 5 ) が交互に配列され、 列方向に m本のデータ 電極 D l〜Dm (図 1のデ一夕電極 9 ) が配列されている。 そして、 1対の走査 電極 S C N iおよび維持電極 S U S i ( i = l〜n )と 1つのデータ電極 D j ( j = l〜m) とが交差した部分に放電セルが形成され、 放電セルは放電空間内に m x n個形成されている。
図 3は本発明の実施の形態におけるパネルの駆動方法を使用するプラズマディ スプレイ装置の構成図である。 このプラズマディスプレイ装置は、 パネル 1、 デ 一夕電極駆動回路 1 2、 走査電極駆動回路 1 3、 維持電極駆動回路 1 4、 タイミ ング発生回路 1 5、 AD (アナログ ·デジタル）変換器 1 8、走査数変換部 1 9、 サブフィールド変換部 20、 APL (アベレージ 'ピクチャ ·レベル） 検出部 3 0および電源回路 （図示せず） を備えている。
図 3において、 画像信号 s i gは AD変換器 18に入力される。 また、 水平同 期信号 Hおよび垂直同期信号 Vはタイミング発生回路 15、 AD変換器 18、 走 查数変換部 19、 サブフィールド変換部 20に入力される。 AD変換器 18は、 画像信号 s i gをデジタル信号の画像データに変換し、 その画像データを走査数 変換部 19および A PL検出部 30に出力する。 A PL検出部 30は画像データ の平均輝度レベルを検出する。 走査数変換部 19は、 画像デ一タをパネル 1の画 素数に応じた画像データに変換し、 サブフィールド変換部 20に出力する。 サブ フィ一ルド変換部 20は、 各画素の画像データを複数のサブフィールドに対応す る複数のビットに分割し、 サブフィールド毎の画像データをデータ電極駆動回路 12に出力する。 データ電極駆動回路 12は、 サブフィールド毎の画像データを 各デ一夕電極 D l〜Dmに対応する信号に変換し各データ電極 D l〜Dmを駆動 する。
タイミング発生回路 15は、 水平同期信号 Hおよび垂直同期信号 Vをもとにし てタイミング信号を発生し、 各々走査電極駆動回路 13および維持電極駆動回路 14に出力する。 走査電極駆動回路 13は、 タイミング信号に基づいて走査電極 SCNl〜SCNnに駆動波形を供給し、 維持電極駆動回路 14は、 タイミング 信号に基づいて維持電極 S US 1〜S US nに駆動波形を供給する。 ここで、 夕 イミング発生回路 15は A PL検出部 30から出力される APLに基づいて駆動 波形を制御する。 具体的には後述するように、 APLに基づいて 1フィールドを 構成する各々のサブフィールドの初期化動作を全セル初期化か選択初期化かのい ずれかに決定して、 1フィールド内の全セル初期化動作の回数を制御する。
つぎに、 パネルを駆動するための駆動波形とその動作について説明する。 実施 の形態においては、 1フィールドを 10のサブフィールド （第 1 SF、 第 2 S F、 · · ·、 第 10 SF) に分割し、 各サブフィールドはそれぞれ （1、 2、 3、 6、 11、 18、 30、 44、 60、 80) の輝度重みをもつものとする。 この ように、 後ろのサブフィールドほど輝度重みが大きくなるように構成している。 図 4は本発明の実施の形態におけるパネルの各電極に印加する駆動波形図であ り、全セル初期化動作を行う初期化期間を有するサブフィールド（以下、 「全セル 初期化サブフィールド」 と略記する） と選択初期化動作を行う初期化期間を有す るサブフィールド （以下、 「選択初期化サブフィールド」 と略記する） に対する駆 動波形図である。 図 4は説明のため第 1 SFを全セル初期化サブフィールド、 第 2 SFを選択初期化サブフィールドとして示している。
まず、 全セル初期化サブフィールドの駆動波形とその動作について説明する。 全セル初期化期間を以下のように、 前半部、 後半部、 異常電荷消去部の 3つの期 間に分けて説明する。
初期化期間の前半部では、 維持電極 SUS l〜SUSnおよびデータ電極 D 1 〜Dmを 0 (V) に保持し、 走查電極SCNl〜SCNnに対して放電開始電圧 以下となる電圧 Vp (V) から放電開始電圧を超える電圧 V r (V) に向かって 緩やかに上昇する上り傾斜波形電圧を印加する。 すると、 走査電極 SCN1〜S CNnを陽極とし維持電極 SUS：!〜 SUS nおよびデータ電極 D l〜Dmを陰 極とする微弱な初期化放電が発生する。 こうして、 全ての放電セルにおいて 1回 目の微弱な初期化放電を発生し、 走査電極SCNl〜SCNn上に負の壁電圧を 蓄えるとともに維持電極 S US 1〜31；311上ぉょびデ一タ電極01〜0111上に 正の壁電圧を蓄える。 ここで、 電極上の壁電圧とは、 電極を覆う誘電体層あるい は蛍光体層上に蓄積した壁電荷により生じる電圧をあらわす。
初期化期間の後半部では、 維持電極 SUS l〜SUSnを正の電圧 Vh (V) に保ち、 走査電極SCNl〜SCNnに電圧Vg (V) から電圧 V a (V) に向 かって緩やかに下降する下り傾斜波形電圧を印加する。 すると、 全ての放電セル において、 走査電極 SCNl〜SCNnを陰極とし維持電極 SUS：!〜 SUSn およびデ一夕電極 D l〜Dmを陽極とする 2回目の微弱な初期化放電を起す。 そ して、 走查電極 SCN1〜S CNn上の壁電圧および維持電極 S US 1〜SUS n上の壁電圧が弱められ、 データ電極 D l〜Dm上の壁電圧も書込み動作に適し た値に調整される。 このように、 全セル初期化サブフィールドの初期化動作は全 ての放電セルにおいて初期化放電させる全セル初期化動作である。
初期化期間の異常電荷消去部では、再び維持電極 SUS l〜SUSnを 0 (V) に戻す。 そして、 走查電極 SCN1〜S CNnには放電開始電圧に満たない正の 電圧 Vm (V) を 5〜2 Opsの間印加した後、 3ps以下の短い時間負の電圧 V a (V) を印加する。 この間、 安定した初期化放電を行った放電セルにおいては 放電は発生せず、 壁電圧も初期化期間後半部の状態を保持する。 しかしながら、 走査電極 SCN i上に正の異常な壁電荷が蓄積している放電セルに対しては、 走 査電極SCNl〜SCNnに電圧Vm (V) 印加すると放電開始電圧を超えるの で強い放電が発生し走査電極 S CN i上の壁電圧が反転する。 そして走査電極 S CN l〜SCNnに幅の細い負のパルス電圧 Va (V) を印加すると自己消去放 電が発生し放電セル内部の壁電圧が消去される。
つづく書込み期間では、 走査電極 SCNl〜SCNnを一旦 Vs (V) に保持 する。 つぎに、 データ電極 D l〜Dmのうち、 1行目に表示すべき放電セルのデ 一夕電極 Dk (k=l〜m) に正の書込みパルス電圧 Vw (V) を印加するとと もに、 1行目の走査電極 SCN1に走査パルス電圧 Vb (V) を印加する。 この とき、デ一夕電極 D kと走査電極 S CN 1との交差部の電圧は、外部印加電圧（V w— V b ) (V)にデ一夕電極 D k上の壁電圧および走査電極 S C N 1上の壁電圧 の大きさが加算されたものとなり、 放電開始電圧を超える。 そして、 データ電極 D kと走査電極 S C N 1との間および維持電極 S U S 1と走査電極 S C N 1との 間に書込み放電が起り、 この放電セルの走査電極 S CN 1上に正の壁電圧が蓄積 され、 維持電極 S US 1上に負の壁電圧が蓄積され、 データ電極 Dk上にも負の 壁電圧が蓄積される。 このようにして、 1行目に表示すべき放電セルで書込み放 電を起して各電極上に壁電圧を蓄積する書込み動作が行われる。 一方、 正の書込 みパルス電圧 Vw (V) を印加しなかったデータ電極と走査電極 SCN 1との交 差部の電圧は放電開始電圧を超えないので、 書込み放電は発生しない。 また、 初 期化期間の異常電荷消去部で放電を起した放電セルはデータ電極上の壁電圧も消 去されているため書込み放電が発生しない。 以上の書込み動作を n行目の放電セ ルに至るまで順次行い、 書込み期間が終了する。
つづく維持期間では、 まず、 維持電極 SUS l〜SUSnを 0 (V) に戻し、 走査電極3〇1^1〜3〇1^11に正の維持パルス電圧¥111 (V) を印加する。 この とき、 書込み放電を起した放電セルにおいては、 走査電極 SCN i上と維持電極 SUS i上との間の電圧は、 維持パルス電圧 Vm (V) に走査電極 SCN i上お よび維持電極 SUS i上の壁電圧の大きさが加算されたものとなり放電開始電圧 を超える。 そして、 走査電極 SCN iと維持電極 SUS iとの間に維持放電が起 り、 走査電極 SCN i上に負の壁電圧が蓄積され、 維持電極 SUS i上に正の壁 電圧が蓄積される。 このときデ一夕電極 Dk上にも正の壁電圧が蓄積される。 書 込み期間において書込み放電が起なかった放電セルでは維持放電は発生せず、 初 期化期間の終了時における壁電圧状態が保持される。 つづいて、 走査電極 s US l〜SUSnを 0 (V) に戻し、 維持電極 SUS 1〜SUS nに正の維持パルス 電圧 Vm (V) を印加する。 すると、 維持放電を起した放電セルでは、 維持電極. SUS i上と走査電極 S CN i上との間の電圧は放電開始電圧を超えるので、 再 び維持電極 SUS iと走査電極 S CN iとの間に維持放電が起り、 維持電極 SU S i上に負の壁電圧が蓄積され走査電極 S CN i上に正の壁電圧が蓄積される。 以降同様に、 走査電極 SCNl〜SCNnと維持電極 SUS l〜SUSnとに交 互に維持パルスを印加することにより、 書込み期間において書込み放電を起した 放電セルでは維持放電が継続して行われる。 なお、 維持期間の最後には走査電極 S CN 1〜S CNnと維持電極 SUS 1〜SUS nとの間に、 いわゆる細幅パル スを印加して、 デ一夕電極 Dk上の正の壁電荷を残したまま、 走査電極 SCN1 〜S CNnおよび維持電極 S US 1〜SUS n上の壁電圧を消去している。 こう して維持期間における維持動作が終了する。
つづいて選択初期化サブフィールドの駆動波形とその動作について説明する。 初期化期間では、 維持電極 SUS l〜SUSnを Vh (V) に保持し、 デ一夕 電極 D l〜Dmを 0 (V) に保持し、 走査電極 SCNl〜SCNnに VQ (V) から Va (V) に向かって緩やかに下降する下り傾斜波形電圧を印加する。 する と前のサブフィールドの維持期間で維持放電を行った放電セルでは、 微弱な初期 化放電が発生し、 走査電極 S CN i上および維持電極 SUS i上の壁電圧が弱め られ、 デ一夕電極 Dk上の壁電圧も書込み動作に適した値に調整される。 一方、 前のサブフィールドで書込み放電および維持放電を行わなかった放電セルについ ては放電することはなく、 前のサブフィ一ルドの初期化期間終了時における壁電 荷状態がそのまま保たれる。 このように、 選択初期化サブフィールドの初期化動 作は、 前のサブフィールドで維持放電を行った放電セルにおいて初期化放電させ る選択初期化動作である。
書込み期間および維持期間については全セル初期化サブフィールドの書込み期 間および維持期間と同様であるため説明を省略する。
ここで、 全セル初期化期間に異常電荷消去部を設けた理由について説明する。 初期化期間の前半部において、 走査電極 S CN：!〜 S CNnに緩やかに上昇する 上り傾斜波形電圧を印加したとき、 通常は走査電極 SCNl〜SCNnを陽極と し維持電極 SUS l〜SUSnを陰極とする微弱な初期化放電が発生する。 しか し、 パネルに封入されているキセノン分圧が高くなると放電遅れが大きくなり、 特にプライミングが不足している場合には、 たとえ陰極となる維持電極 S US 1 〜 S U S nの表面が二次電子放出係数の大きい保護層 7で覆われていても放電が 大きく遅れることがある。 すると、 放電発生時には放電開始電圧を大きく超えて いるため微弱な放電とはならず強い放電が発生してしまう。 あるいはデ一夕電極 D l〜Dmを陰極とする強い放電が先行して発生してしまう。 そして走査電極 S CN1〜S CNn上に過剰な負の壁電荷を蓄積してしまう。 すると、 初期化期間 の後半部において、 走査電極 S CN 1〜S CNnに下り傾斜波形電圧を印加中に 再び強い放電を発生し、 そして走査電極 S CN 1〜S CNn上に過剰な正の壁電 荷を蓄積することになる。
あるいは、 全セル初期化サブフィールドの前のサブフィールドの書込み期間に おいて発生した書込み放電が弱く、 走査電極、 維持電極あるいはデータ電極上に 蓄積されるべき壁電圧が不足し、 維持期間において維持放電を起すことができな かった放電セルには異常な壁電荷が残留することになる。 また、 書込み放電自体 は正常に行われた場合であっても何らかの理由で走査電極、 維持電極あるいはデ —夕電極上に蓄積した壁電圧が減少した塲合も同様に異常な壁電荷が残留する場 合がある。 そして、 この異常な壁電圧をもつ放電セルは維持期間において維持放 電を起すことになる。
したがって全セル初期化を行う初期化期間には、 異常電荷消去部を備え走査電 極上に異常な壁電荷を蓄積した放電セルの異常電荷を消去し、 その放電セルが維 持期間において誤放電することを防止している。
つぎに、 本発明の実施の形態における駆動方法のサブフィールド構成について 説明する。 上述したように本実施の形態においては、 1フィールドを 10のサブ フィールド （第 1 SF、 第 2 SF、 · · ·、 第 10 SF) に分割し、 各サブフィ一 ルドはそれぞれ （1、 2、 3、 6、 11、 18、 30、 44、 60、 80) の輝 度重みをもつものとして説明するが、 サブフィールド数や各サブフィールドの輝 度重みが上記の値に限定されるものではない。
図 5は、 本発明の実施の形態におけるパネルの駆動方法のサブフィ一ルド構成 を示す図であり、 表示すべき画像信号の A P Lに基づいてサブフィ一ルド構成を 切替えている。 図 5 (a) は、 APLが 0〜1. 5 %の画像信号時に使用する構 成であり、 第 1 SFの初期化期間のみ全セル初期化動作を行い、 第 2SF〜第 1 0 SFの初期化期間は選択初期化動作を行うサブフィールド構成である。 図 5 (b) は、 八？ が1. 5〜 5%の画像信号時に使用する構成であり、 第 1 SF および第 4 SFの初期化期間が全セル初期化動作を行い、 第 2 SF、 第 3 SFと 第 5 SF〜第 10 SFの初期化期間は選択初期化動作を行うサブフィールド構成 となっている。 図 5 (c) は、 APLが 5〜10%の画像信号時に使用する構成 であり、 第 1 SF、 第 4SF、 第 10 SFは全セル初期化サブフィールド、 第 2 SF、第 3 SF、第 5 SF〜第 9 SFは選択初期化サブフィールドとなっている。 図 5 (d) は、 APLが 10〜15%の画像信号時に使用する構成であり、 第 1 SF、 第 4SF、 第 8 SF、 第 10 SFは全セル初期化サブフィールド、 第 2 S F、 第 3 SF、 第 5 SF〜第 7 SF、 第 9 S Fは選択初期化サブフィールドとな つている。 図 5 (e) は、 八？ が15〜100%の画像信号時に使用する構成 であり、 第 1 SF、 第 4SF、 第 6 SF、 第 8 SF、 第 10 SFは全セル初期化 サブフィールド、 第 2 SF、 第 3SF、 第 5 SF、 第 7 SF、 第 9 SFは選択初 期化サブフィールドとなっている。 表 1に上述のサブフィールド構成と AP と の関係を示した。
【表 1】
APL (%) 全セル初期化回数（回） 全セル初期化 SF
0 〜 1. 5 1 1
1. 5〜 5 2 1、 4
5 〜 ： L 0 3 1、 4、 10 10 〜 15 4 1、 4、 8, 10
15 〜： L 00 5 1、 4、 6、 8、 10 このように、 本発明の実施の形態においては、 APLの高い画像表示時におい ては黒表示領域が無いかわずかの面積であると考えられるので、 全セル初期化回 数を増やしプライミングを増やすことによって放電の安定化を図っている。逆に、 APLの低い画像表示時においては黒の画像表示領域が広いと考えられるため全 セル初期化回数を減らし、 黒表示の輝度を下げ黒表示品質を向上している。 した がって、 輝度の高い領域があっても AP Lが低ければ黒表示領域の輝度が低くコ ントラストの高い画像表示が可能となる。
また、 1フィールドあたりの全セル初期化動作の回数は A P Lに依存して決定 するが、 全セル初期化期間には、 走査電極に矩形波形電圧を印加して、 過剰な壁 電圧を蓄積している放電セルに対して自己消去放電を発生させる異常電荷消去部 とを設けたことにより、 不安定な初期化放電に伴う誤放電を防止することができ る。
なお、 本実施の形態においては、 1フィールドを 10 S Fで構成し、 全セル初 期化回数を 1〜 5回に制御する例について説明したが、 本発明はこれに限定され るものではない。 表 2、 表 3に他の実施例を示す。
【表 2】
APL (%) 全セル初期化回数（回) 全セル初期化 SF
0. 0〜 1. 5 1 1
1. 5〜 5 2 1、 9
5 〜 10 3 1、 4、 9
10 〜： L 00 4 1、 4、 8、 10
【表 3】
APL {%) 全セル初期化回数（回) 全セル初期化 SF
0. 0〜 1. 5 1 1
1. 5〜 5 2 1、 4
5 〜 100 3 1、 4、 6 表 2には全セル初期化回数を 1〜4回の範囲で制御し、 全セル初期化を行うサ ブフィールドも変化させた例を示した。 また、 表 3には全セル初期化回数を 1〜 3回の範囲で制御し、先頭に近いサブフィールドの初期化を優先する例を示した。 また、 本実施の形態の全セル初期化期間の異常電荷消去部は、 走査電極 SCN l〜SCNnに放電開始電圧に満たない正の電圧 Vm (V) を 5〜20psの間 印加した後、 3ps以下の短い時間負の電圧 V a (V) を印加するものとしたが、 本発明はこれに限定されるものではない。 図 6 Aおよび図 6 Bは異常電荷消去部 における他の駆動電圧波形図である。 図 6 Aに示す駆動電圧波形は、 維持電極 S 1131〜31；311を0 (V) に戻し、 走査電極 S CN 1〜S CNnに放電開始電 圧に満たない正の電圧 Vm (V) を 3ps以下の短い間印加して壁電荷を消去す る、 いわゆる細幅消去波形である。 この方法は電圧印加時間が短いため、 異常な 壁電圧が蓄積している放電セルに対して放電を発生させない確率がやや高くなる が、 異常電荷消去部に要する時間を非常に短くすることができるという利点があ る。 図 6 Bに示す駆動電圧波形は、 維持電極 SUS l〜SUSnを 0 (V) に戻 し、 走查電極 S CN 1〜S CNnに放電開始電圧に満たない正の電圧 Vm (V) を 5ps程度の時間印加して異常な壁電圧が蓄積している放電セルに対して放電 を発生させ、 壁電圧を反転させる。 つぎに、 維持電極 SUS l〜SUSnを Vh (V) に保持し、 走査電極 SCN1〜S CNnには下り傾斜波形電圧を印加する ことにより反転した壁電圧を減少させる。 この方法は傾斜波形電圧を用いるため 異常電荷消去部に要する時間が長くなるという短所があるものの、 各電極の壁電 圧調整を行うため、 つづく書込み期間において正常な書込み動作が可能となる。 さらに、 図 4、 あるいは図 6 A、 図 6 Bに示した異常電荷消去部を全セル初期 化期間に複数回繰り返し設けることにより、 異常な壁電荷を蓄積している放電セ ルに対して確実に異常壁電荷を消去することができる。
このように、 本発明の実施の形態のパネルの駆動方法によれば、 パネルに封入 されている放電ガスのキセノン分圧を増加させたパネルであっても、 全セル初期 化期間において、 過剰な壁電圧を蓄積している放電セルに対して自己消去放電を 発生させる異常電荷消去部を設けたことにより、 良好な品質で画像表示させるこ とが可能となる。 本発明によれば、 初期化放電を安定化させることによって、 良好な品質で画像 表示させることができるプラズマディスプレイパネルの駆動方法を提供すること が可能となる。 産業上の利用可能性
本発明のパネルの駆動方法は、 初期化放電を安定化させることによって、 良好 な品質で画像表示させることができ、 プラズマディスプレイパネルを用いた画像 表示装置等として有用である。

Claims

請求 の 範囲
1 . 走査電極および維持電極とデータ電極との交差部に放電セルを形成してな るプラズマディスプレイパネルの駆動方法であって、
1フィ一ルド期間が初期化期間、 書込み期間および維持期間を有する複数のサブ フィールドから構成され、
前記複数のサブフィ一ルドの初期化期間には、 画像表示を行う全ての放電セルに 対して初期化放電を発生させる全セル初期化動作を行わせるか、 または直前のサ ブフィールドにおいて維持放電を発生した放電セルに対して選択的に初期化放電 を発生させる選択初期化動作を行わせ、
全セル初期化動作を行わせる初期化期間において、
前記走査電極に上り傾斜波形電圧を印加して、 前記走査電極を陽極とし前記維持 電極および前記データ電極を陰極とする第 1の初期化放電を行う初期化期間前半 部と、
前記走査電極に下り傾斜波形電圧を印加して、 前記走査電極を陰極とし前記維持 電極および前記データ電極を陽極とする第 2の初期化放電を行う初期化期間後半 部と、
前記走査電極に矩形波形電圧を印加して、 過剰な壁電圧を蓄積している放電セル に対して自己消去放電を発生させる異常電荷消去部とを設けたことを特徴とする プラズマディスプレイパネルの駆動方法。 .
PCT/JP2005/009199 2004-05-14 2005-05-13 プラズマディスプレイパネルの駆動方法 WO2005111974A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/566,327 US8031134B2 (en) 2004-05-14 2005-05-13 Method of driving plasma display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-144501 2004-05-14
JP2004144501A JP4055740B2 (ja) 2004-05-14 2004-05-14 プラズマディスプレイパネルの駆動方法

Publications (1)

Publication Number Publication Date
WO2005111974A1 true WO2005111974A1 (ja) 2005-11-24

Family

ID=35394370

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/009199 WO2005111974A1 (ja) 2004-05-14 2005-05-13 プラズマディスプレイパネルの駆動方法

Country Status (5)

Country Link
US (1) US8031134B2 (ja)
JP (1) JP4055740B2 (ja)
KR (1) KR100793483B1 (ja)
CN (1) CN100423057C (ja)
WO (1) WO2005111974A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007099891A1 (ja) 2006-02-28 2007-09-07 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
CN100362548C (zh) * 2006-01-11 2008-01-16 四川世纪双虹显示器件有限公司 等离子体显示器在复位期和寻址期的驱动方法
EP2085957A4 (en) * 2006-11-14 2009-08-05 Panasonic Corp PLASMA SCREEN TRAINING METHOD AND PLASMA DISPLAY DEVICE

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793101B1 (ko) * 2006-01-04 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치
JP5076384B2 (ja) * 2006-07-20 2012-11-21 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
JP2008083137A (ja) * 2006-09-26 2008-04-10 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
CN101563718B (zh) * 2006-12-08 2011-05-25 松下电器产业株式会社 等离子体显示装置及其驱动方法
JP4890565B2 (ja) * 2006-12-11 2012-03-07 パナソニック株式会社 プラズマディスプレイ装置およびその駆動方法
JP2008287237A (ja) * 2007-04-18 2008-11-27 Panasonic Corp プラズマディスプレイ装置およびその駆動方法
WO2008129856A1 (ja) * 2007-04-18 2008-10-30 Panasonic Corporation プラズマディスプレイ装置およびその駆動方法
KR101141115B1 (ko) 2008-04-01 2012-05-02 파나소닉 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
WO2012017647A1 (ja) * 2010-08-04 2012-02-09 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259123A (ja) * 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2001255847A (ja) * 2000-03-10 2001-09-21 Nec Corp プラズマディスプレイパネルの駆動方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2756053B2 (ja) * 1992-05-11 1998-05-25 富士通株式会社 交流駆動型プラズマディスプレイパネル駆動方法
US6614413B2 (en) * 1998-04-22 2003-09-02 Pioneer Electronic Corporation Method of driving plasma display panel
JP4210805B2 (ja) * 1998-06-05 2009-01-21 株式会社日立プラズマパテントライセンシング ガス放電デバイスの駆動方法
JP3175711B2 (ja) * 1998-10-16 2001-06-11 日本電気株式会社 交流放電メモリ動作型プラズマディスプレイパネルの駆動方法
TW516014B (en) * 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
JP3733773B2 (ja) 1999-02-22 2006-01-11 松下電器産業株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
KR20010068700A (ko) * 2000-01-07 2001-07-23 김영남 플라즈마 디스플레이 패널의 구동방법
JP3560143B2 (ja) * 2000-02-28 2004-09-02 日本電気株式会社 プラズマディスプレイパネルの駆動方法及び駆動回路
JP3529737B2 (ja) * 2001-03-19 2004-05-24 富士通株式会社 プラズマディスプレイパネルの駆動方法および表示装置
WO2002099778A1 (fr) * 2001-05-30 2002-12-12 Matsushita Electric Industrial Co., Ltd. Afficheur possedant un panneau d'affichage au plasma et son procede de commande
JP4228580B2 (ja) * 2002-03-27 2009-02-25 パナソニック株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
JP2004004513A (ja) * 2002-04-25 2004-01-08 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2004191530A (ja) * 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネルの駆動方法
KR100487809B1 (ko) * 2003-01-16 2005-05-06 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 구동방법
KR100502924B1 (ko) * 2003-04-22 2005-07-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
JP2005321680A (ja) * 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259123A (ja) * 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2001255847A (ja) * 2000-03-10 2001-09-21 Nec Corp プラズマディスプレイパネルの駆動方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100362548C (zh) * 2006-01-11 2008-01-16 四川世纪双虹显示器件有限公司 等离子体显示器在复位期和寻址期的驱动方法
WO2007099891A1 (ja) 2006-02-28 2007-09-07 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
EP1990794A1 (en) * 2006-02-28 2008-11-12 Matsushita Electric Industrial Co., Ltd. Plasma display panel drive method and plasma display device
EP1990794A4 (en) * 2006-02-28 2012-01-25 Panasonic Corp PLASMA SCREEN DEVICE AND ITS CONTROL METHOD
US8305300B2 (en) 2006-02-28 2012-11-06 Panasonic Corporation Method for driving plasma display panel and plasma display device
EP2085957A4 (en) * 2006-11-14 2009-08-05 Panasonic Corp PLASMA SCREEN TRAINING METHOD AND PLASMA DISPLAY DEVICE
EP2085957A1 (en) * 2006-11-14 2009-08-05 Panasonic Corporation Plasma display panel drive method and plasma display device
KR101022086B1 (ko) 2006-11-14 2011-03-17 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
US7911418B2 (en) 2006-11-14 2011-03-22 Panasonic Corporation Method of driving plasma display panel, and plasma display device

Also Published As

Publication number Publication date
KR20060032654A (ko) 2006-04-17
US8031134B2 (en) 2011-10-04
CN100423057C (zh) 2008-10-01
JP4055740B2 (ja) 2008-03-05
CN1820293A (zh) 2006-08-16
US20080048937A1 (en) 2008-02-28
KR100793483B1 (ko) 2008-01-14
JP2005326612A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
JP4109098B2 (ja) プラズマディスプレイパネルの駆動方法
KR100793483B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
US7446734B2 (en) Method of driving plasma display panel
EP1717786A2 (en) Plasma display apparatus and image processing method thereof
JP4992195B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2005114626A1 (ja) プラズマディスプレイパネルの駆動方法
WO2006112233A1 (ja) プラズマディスプレイパネル装置とその駆動方法
US20070262921A1 (en) Plasma Display Panel Drive Method and Plasma Display Device
US7812788B2 (en) Plasma display apparatus and driving method of the same
JP4956911B2 (ja) プラズマディスプレイパネルの駆動方法
JP2006003398A (ja) プラズマディスプレイパネルの駆動方法
JP3988728B2 (ja) プラズマディスプレイパネルの駆動方法
WO2006090713A1 (ja) プラズマディスプレイパネルの駆動方法
WO2006106720A1 (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
JP5017796B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4725522B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2008083137A (ja) プラズマディスプレイパネルの駆動方法
JP4120594B2 (ja) プラズマディスプレイパネルの駆動方法
JP2006003397A (ja) プラズマディスプレイパネルの駆動方法
JP2006317856A (ja) プラズマディスプレイパネルの駆動方法
JP2005301013A (ja) プラズマディスプレイパネルの駆動方法
JP2005321499A (ja) プラズマディスプレイパネルの駆動方法
JP2009198846A (ja) プラズマディスプレイパネルの駆動方法
JP2005321500A (ja) プラズマディスプレイパネルの駆動方法
JP2005338121A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580000675.5

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10566327

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020067002831

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067002831

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10566327

Country of ref document: US