WO2005046154A1 - クリッピング回路及びそれを用いた無線送信装置 - Google Patents

クリッピング回路及びそれを用いた無線送信装置 Download PDF

Info

Publication number
WO2005046154A1
WO2005046154A1 PCT/JP2004/016299 JP2004016299W WO2005046154A1 WO 2005046154 A1 WO2005046154 A1 WO 2005046154A1 JP 2004016299 W JP2004016299 W JP 2004016299W WO 2005046154 A1 WO2005046154 A1 WO 2005046154A1
Authority
WO
WIPO (PCT)
Prior art keywords
clipping
signal
amplitude
circuit
phase rotation
Prior art date
Application number
PCT/JP2004/016299
Other languages
English (en)
French (fr)
Inventor
Tomoyuki Teramoto
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US10/578,316 priority Critical patent/US7395034B2/en
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to EP04799483A priority patent/EP1686751A4/en
Priority to JP2005515295A priority patent/JP4244992B2/ja
Publication of WO2005046154A1 publication Critical patent/WO2005046154A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2614—Peak power aspects
    • H04L27/2623—Reduction thereof by clipping
    • H04L27/2624—Reduction thereof by clipping by soft clipping

Definitions

  • the present invention relates to a clipping circuit and a wireless transmission device using the same, and more particularly to a clipping method for limiting the amplitude of a quadrature baseband signal supplied to a power amplifier in a wireless transmission device.
  • a wireless transmission device uses a power amplifier having good linearity over all amplitude values of a transmission signal.
  • power amplifiers with good linearity over all transmittable amplitude values are difficult in terms of circuit size, price, power, and so on.
  • a general power amplifier that has linearity up to a certain amplitude but has non-linear characteristics for higher amplitudes is often used.
  • CDMA Code Division Multiple Access
  • OFDM OFDM
  • a power amplifier When a power amplifier amplifies a transmission signal obtained by multiplexing multiple transmission channels such as the Orthogonal Frequency Division Multiplexing (multiplexing) method, as the number of channels multiplexed into one RF (high frequency) output signal increases, The width of the amplitude value of the signal to be amplified will be widened.
  • a signal is amplified using the above-described non-ideal power amplifier, if a signal having an amplitude value exceeding the linearity region of the power amplifier is input, distortion occurs in the RF output signal. become. When distortion occurs in the RF output signal, it becomes an interference wave on the adjacent communication channel, and the modulation accuracy deteriorates. As a result, the BER (Bit Error Rate) of the transmission line deteriorates.
  • Patent Document 1 Japanese Patent Application Laid-Open No. Sho 63-19898174
  • Square clipping has the advantage that it can be realized with a small circuit scale, but has the disadvantage that a phase error occurs in the data after the clipping process. Since square clipping is a method in which clipping is independently performed in the I-axis direction for the I component of the baseband signal and independent in the Q-axis direction for the Q component, for example, FIG. As shown in (a), if the I component of the baseband signal exceeds the clip level (dotted line) and the Q component does not exceed the clip level, only the I component will be clipped. However, the vector component after clipping has a phase error 6> with respect to the original vector component. When a phase error occurs, the EVM (Error Vector Magnitude) of the modulated wave deteriorates.
  • EVM Error Vector Magnitude
  • An object of the present invention is to provide a clipping circuit that suppresses the occurrence of a phase error with a relatively small circuit scale and does not degrade EVM.
  • a clipping circuit for limiting the amplitude of a quadrature baseband signal supplied to a power amplifier in a wireless transmission device, wherein a series configuration of a rectangular clipping unit and a phase rotation unit is configured by a plurality of stages.
  • a cribbing circuit is obtained by cascading and forming polygonal cribbing means.
  • the present invention is characterized by including amplitude adjusting means for compensating and adjusting a change in signal amplitude caused by the rectangular clipping means and the phase rotating means.
  • the series configuration of the square clip means and the phase rotation means is cascaded in n stages (n is an integer of 2 or more), and the clip level of the first stage square clip means is a predetermined clip.
  • the clip level of the second and subsequent rectangular clip means is multiplied by a correction amount corresponding to an amplitude change amount corresponding to the phase rotation amount of the preceding phase rotation means with respect to the predetermined clip level. It is characterized in that it is set to the value set.
  • a control means for controlling the orthogonal baseband signal to be processed by the polygon clipping means when the amplitude value of the orthogonal baseband signal is larger than a predetermined clip level It is characterized by including. Then, when the amplitude value of the orthogonal baseband signal is equal to or less than the predetermined clip level, the control unit adjusts the orthogonal baseband signal by a time corresponding to a processing time of the polygon clipping unit. It is characterized in that it is output.
  • a wireless communication device includes the clipping circuit described above.
  • Polygonal clipping is realized by connecting multiple stages of a series circuit consisting of a square clip circuit and a phase rotation circuit with a simple configuration to achieve circular clipping in principle with no phase error. .
  • the invention's effect is realized by connecting multiple stages of a series circuit consisting of a square clip circuit and a phase rotation circuit with a simple configuration to achieve circular clipping in principle with no phase error. .
  • FIG. 1 is a functional block diagram showing an embodiment of the present invention.
  • the I component (RI) and Q component (RQ), which are the quadrature components after baseband signal processing, are transferred to the timing adjuster 6, 16 hexagonal clipping circuit 1, and absolute value conversion circuit 2. Entered respectively.
  • the timing adjuster 6 adjusts the output timing of the signal after the clipping processing that has passed through the hexagonal clipping circuit 1 and the signal that has not passed through the hexagonal clipping circuit 1.
  • the timing adjuster 16 is constituted by buffers of the number of stages corresponding to the time required for the clipping process of the hexagonal clip circuit 1.
  • the AND gate 8 controls the on / off of the clipping process by an external command.
  • the numbers on the signal lines in the figure indicate the number of parallel bits, and are merely examples.
  • FIG. 2 is a functional block diagram of the hexagonal clip circuit 1 in FIG. 1
  • Hexagon clip circuit 1 is, in order from the input stage, square clip circuit 11, + ⁇ 4 phase rotation section 12, square clip circuit 13, - ⁇ 8 phase rotation section 14, square clip circuit 15, - ⁇ 4 Phase rotation unit 16, One square clip circuit, + ⁇ 8 Phase rotation unit 18, Amplitude adjustment unit (amplitude scaling unit) 19
  • the rectangular clipping circuits 11, 13, 13, 15 and 17 all have the same circuit configuration, and a known configuration (for example, a circuit disclosed in Patent Document 1) is used.
  • the input signals I and Q components (shown as I ch and Q ch) are independent of each other, ie, the I signal is in the I-axis direction and the Q signal is in the Q-axis direction. It has a separate clipping function.
  • the phase rotation unit 12 rotates the phase of the input signal by + ⁇ 4
  • the phase rotation unit 14 rotates the phase of the input signal by - ⁇ -8
  • the phase rotation unit 16 rotates the phase of the input signal.
  • the phase rotation unit 18 rotates the phase of the input signal by + ⁇ 8.
  • phase rotation units 12, 14, 16, 16 and 18 are shown in Figs.
  • the amplitude adjustment unit (amplitude scaling unit) 19 is used to return the amplitude value of the signal, which has become smaller than the actual value due to the square clip ⁇ phase rotation, to the amplitude value (level) of the original input signal (compensation).
  • FIG. 7 shows a specific example.
  • the I and Q signals are transmitted to the hexagonal clip circuit 1. It is supplied, subjected to a hexagonal clipping process, and applied to the selector 7.
  • the above I and Q signals are also input to the absolute value circuit 2 and are converted to absolute values.
  • is input to the I ZQ adder 3 to be
  • the level of the input signal is compared with the clip level RL, the magnitude of which is determined, and the result is used as a selection signal of the selector 7.
  • the I and Q signals are also input to the timing adjuster 6, where the timing adjustment corresponding to the time required for the hexagonal clipping process is performed and input to the selector 7.
  • the selector 7 When the input signal is larger than the clip level RL, the selector 7 outputs a signal that has passed through the hexagonal clip circuit 1, and in the opposite case, outputs a signal that has passed through the timing adjuster 6.
  • the selection by the selector 7 is such that if the hexagonal clipping processing is performed on all the signals, the clipping processing will be performed on the signals that do not need to be power-limited. This is for selectively performing clipping processing only on signals requiring clipping processing.
  • the AND gate 8 allows the mask control of the clipping process to be easily performed by an external command.
  • the I and Q signals input to the hexagonal clipping circuit 1 are first subjected to rectangular clipping in the rectangular clipping circuit 11. At this time, the clip level RLO
  • phase rotator 12 has a known configuration including adders 121 and 122 and a sign inverter 123.
  • the I signal and the Q signal are added by the adder
  • the adder 121 adds the I signal and the sign-inverted signal of the Q signal to form an I signal.
  • FIG. 8 shows that when the phase is rotated by ⁇ 4, the level changes by V ′′ 2, which can be obtained by the three-square theorem.
  • the phase rotator 14 has a well-known configuration including adders 141 and 142, multipliers 143 and 144, and a sign inverter 145.
  • the I signal and the coefficient ( ⁇ bit) are multiplied by a multiplier 143, the lower ⁇ bits of the multiplied output are truncated, sign-inverted, and added to a Q signal by an adder 142 to form a Q signal.
  • the Q signal and the coefficient are multiplied by the multiplier 144, the lower ⁇ bits of the multiplied output are discarded, and the result is added to the I signal by the adder 14 to obtain the I signal. Due to this - ⁇ 8 phase rotation, the signal amplitude changes by V " ⁇ 2 X (2-V2) ⁇ times.
  • the output of the phase rotation unit 14 is input to the rectangular clipping circuit 15, and the clip level RL 2 at this time is determined in consideration of the amplitude change of the phase rotation unit 14.
  • RL 2 RL 1 X " ⁇ 2 X (2_V" 2) ⁇
  • FIG. 9 shows that when the phase is rotated by ⁇ 8, the level changes by V “2xV” (2-V2), that is, V " ⁇ 2 X (2-V2) ⁇ .
  • the signal phase is rotated by ⁇ 4 by the phase rotation unit 16.
  • the phase rotator 16 has a well-known configuration including adders 161 and 162 and a sign inverter 163.
  • the I signal and the Q signal are added by an adder 161 to become an I signal, and the sign-inverted signal of the I signal and the Q signal are added by an adder 162 to become a Q signal.
  • This - ⁇ 4 phase rotation causes the signal amplitude to change by V ′′ twice, as in the previous phase rotation unit 12.
  • the output of the square clipping circuit 17 is input to the phase rotation unit 18 and the phase is rotated by + ⁇ 8.
  • the phase rotator 18 has a well-known configuration including adders 181, 182, multipliers 183, 184, and a sign inverter 185.
  • the I signal is multiplied by a coefficient ( ⁇ bits) by a multiplier 183, the lower ⁇ bits of the multiplied output are truncated, and added to a Q signal by an adder 182 to form a Q signal.
  • the Q signal is multiplied by a coefficient by a multiplier 184, the lower ⁇ bits of the multiplied output are truncated and sign-inverted, and are added to the I signal by an adder 181 to become an I signal.
  • FIG. 7 shows an example of the configuration of the amplitude adjustment section 19, which is composed of multipliers 191, 192.
  • the I signal is multiplied by the coefficient ( ⁇ bits) by the multiplier 191 to become an I signal
  • the Q signal is multiplied by the coefficient by the multiplier 1992 to become a Q signal.
  • the amplitude adjustment at this time is (2 + V "2) ⁇ 8 times.
  • FIG. 9 is a diagram showing the relationship between the clip level RL of the present clipping circuit and the clipping processing on the I ZQ coordinates.
  • the innermost square 10 has a diagonal line equal to the clip level RL, one side of which is
  • RL. That is, the signal level passed through the timing adjuster 6 in FIG.
  • the outer hexagon 20 indicates the boundary of the clip level of the hexagonal clip circuit 1 of FIG. 1 according to the present invention, and the area indicated by the outer 30 is a portion subject to amplitude limitation, and the square 10 The area between and hexagon 20 is the part that passes through the clipping circuit but is not amplitude limited.
  • the number of stages of the rectangular clipping circuit is doubled, for example, and the phase rotation angle and the amplitude adjustment value are changed and controlled accordingly.
  • a triangular clipping circuit can be realized, and it becomes possible to approximate a circular clipping.
  • a selector 7 is provided at the output of the circuit, and the output of the timing adjuster 6 or the output of the hexagonal clip circuit 1 is selected according to the output of the comparator 4.
  • the selector 7 is provided in the input stage, and according to the output of the comparator 4,
  • FIG. 1 is a block diagram showing an embodiment of the present invention.
  • FIG. 2 is a functional block diagram of the hexagonal clip circuit 1 of FIG. 1.
  • FIG. 3 is a rotation diagram of a phase rotation unit 12 of FIG. 2.
  • FIG. 4 is a circuit diagram of a phase rotation unit 14 in FIG. 2.
  • FIG. 5 is a circuit diagram of a phase rotation unit 16 of FIG. 2.
  • FIG. 6 is a circuit diagram of a phase rotation unit 18 of FIG. 2.
  • FIG. 7 is a circuit diagram of an amplitude adjustment unit 19 in FIG. 2.
  • FIG. 8 is a diagram illustrating a change in clip level (R L) during phase rotation, where (1) shows a case of ⁇ 4 phase rotation, and (2) shows a case of ⁇ 8 phase rotation.
  • FIG. 9 is a diagram showing clip levels on IQ coordinates of hexagonal clipping according to the present invention.
  • FIG. 10 (a) shows the occurrence of a phase error in the case of square clipping, and (b) shows an example of the case of circular clipping.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

　比較的小規模な構成で、位相誤差の発生を抑制してＥＶＭを劣化させることのないクリッピング回路を実現する。 　直交ベースバンド信号の振幅制限をなすクリッピング回路として、ほぼ円形クリッピングと等化な１６角形クリップ回路を用いる。この１６角形クリップ回路として、方形クリップ回路と位相回転部との直列構成（１１と１２、１３と１４、１５と１６、１７と１８）を複数段（４段）従属接続して構成する。そして、これ等方形クリップ回路と位相回転部とによる信号振幅の変化分を、振幅調整部１９において補償するよう振幅スケーリングを行う。

Description

明 細 書
クリッビング回路及びそれを用いた無線送信装置
技術分野
[0001] 本発明はクリッビング回路及びそれを用いた無線送信装置に関し、 特に無 線送信装置における電力増幅器へ供給される直交ベースバンド信号の振幅制 限をなすクリッビング方式に関するものである。
背景技術
[0002] 無線通信システムにおいて、 無線送信装置側では、 送信信号の全ての振幅 値に亘つて良好な線形性を有する電力増幅器を使用することが理想的である 。 しかしながら、 送信可能な全ての振幅値に亘つて良好な線形性を有する電 力増幅器は、 回路規模、 価格、 電力等の面から困難である。 そのために、 あ る一定振幅までは線形性を有しているが、 それ以上の振幅に対しては非線形 特性を有する一般的な電力増幅器が用いられることが多い。
[0003] CDMA (Code Division Multiple Access ) 方式や OF DM (
Orthogonal Frequency Division Multiplexing) 方式のような複数の送信チ ャネルの多重化処理を行った送信信号を、 電力増幅器により増幅する場合、 1つの RF (高周波） 出力信号に多重するチャネル数が増加するに従って、 増幅すべき信号の振幅値の幅が広がってしまうことになる。 この様な信号を 、 上述した理想的ではない電力増幅器を用いて増幅した場合、 電力増幅器の 線形性を有する領域を超えた振幅値の信号が入力されると、 R F出力信号に 歪が生ずることになる。 RF出力信号に歪が生ずると、 隣接する通信チヤネ ルの妨害波となり、 かつ変調精度が劣化してしまい、 その結果伝送路の BE R (Bit Error Rate) が劣化する。
[0004] この様な R F出力信号の歪の発生を抑制するために種々の方式が提案され ている。 そのなかの一つに、 送信データのベースバンド信号処理部での I， Q信号のクリッピング （クリップともいう） 処理がある。 このクリッピング 処理にもいくつかの方式があり、 その代表的なものとして、 方形クリツピン グ （特許文献 1参照） や円形クリッピングがある。
特許文献 1 ：特開昭 6 3 - 1 9 8 1 7 4号公報
発明の開示
発明が解決しょうとする課題
[0005] 方形クリッビングは小さな回路規模で実現できるという利点があるが、 ク リツビング処理後のデータに位相誤差が発生してしまうという欠点がある。 方形クリッビングは、 ベースバンド信号の I成分に対しては I軸方向に独立 にクリッビングを行い、 Q成分に対しては Q軸方向に独立にクリッビングを 行う方式であることから、 例えば、 図 1 0 ( a ) に示す如く、 ベースバンド 信号の I成分がクリップレベル （点線） を超えており、 Q成分はクリップレ ベルを超えていない場合には、 I成分のみがクリップされることになるため に、 クリッピング後のべクトル成分は元のべクトル成分に対して位相誤差 6> を有することになる。 位相誤差が生じると、 変調波の E V M (Error Vector Magn itude) が劣化してしまう。
[0006] 一方、 円形クリッピングは、 I成分及び Q成分の両方を位相に沿ってクリ ップする方式であることから、 方形クリッビングで発生する位相誤差に生じ ない （図 1 0 ( b ) 参照） 。 しかしながら、 円形クリッピングは、 演算処理 もしくは R O Mテーブルのデータ読出し処理により行われるために、 I， Q 成分のビッ卜数の増加に伴って回路規模が増大してしまうという欠点がある 。 また、 想定される入力ダイナミックレンジによって回路規模が大きく左右 されるなどの欠点もある。
[0007] 本発明の目的は、 比較的小さな回路規模で位相誤差の発生を抑止して E V Mを劣化させることのないクリッビング回路を提供することである。
課題を解決するための手段
[0008] 本発明によれば、 無線送信装置における電力増幅器へ供給される直交べ一 スバンド信号の振幅制限をなすクリッビング回路であって、 方形クリップ手 段と位相回転手段との直列構成を複数段従属接続して、 多角形クリッビング 手段を構成したことを特徴とするクリッビング回路が得られる。 [0009] 更に、 方形クリップ手段及び前記位相回転手段による信号振幅の変化を補 償調整するための振幅調整手段を含むことを特徴とする。 また、 前記方形ク リップ手段と前記位相回転手段との直列構成が n段 （nは 2以上の整数） 従 属接続されており、 初段の方形クリップ手段のクリップレベルは予め定めら れた所定クリップレベルに設定されており、 2段目以降の方形クリップ手段 のクリップレベルは、 前段の位相回転手段の位相回転量に応じた振幅変化量 に対応した補正量を、 前記所定クリップレベルに対して乗算した値に設定さ れていることを特徴とする。
[0010] 更に、 前記直交ベースバンド信号の振幅値が予め定められた所定クリップ レベルよリ大なる場合に、 前記直交ベースバンド信号が前記多角形クリッピ ンク手段による処理を受けるよう制御する制御手段を含むことを特徴とする 。 そして、 前記制御手段は、 前記直交ベースバンド信号の振幅値が前記所定 クリップレベル以下の場合には、 前記直交ベースバンド信号に対して、 前記 多角形クリツピンク手段の処理時間に相当する時間だけ調整して出力するよ うにしたことを特徴とする。 そして、 本発明による無線通信装置は、 上記の クリッピング回路を含むことを特徴とする。
[0011 ] 本発明の作用を述べる。 構成の簡単な方形クリップ回路と位相回転回路と の直列回路を複数段従属接続することによリ、 多角形クリッビングを実現し て、 原理的に位相誤差のない円形クリッピングに近ずけるよう構成する。 発明の効果
[0012] 本発明によれば、 多角形クリッビングを簡単な構成で実現することによリ 、 円形クリッピングとほぼ同等の特性、 すなわち位相誤差を極力抑制して変 調波の E V Mの劣化を防止できるという効果がある。
発明を実施するための最良の形態
[0013] 以下に図面を用いて本発明の実施の形態について詳細に説明する。 図 1は 本発明の実施の形態を示す機能ブロック図である。 図 1において、 ベースバ ンド信号処理を行った後の直交成分である I成分 （R I ) 、 Q成分 （R Q) は、 タイミング調整器 6、 1 6角形クリップ回路 1、 絶対値化回路 2へそれ ぞれ入力される。
[0014] 絶対値化回路 2において、 I成分及び Q成分はそれぞれ絶対値化処理され 、 加算器 3へ入力されて加算処理される。 そして、 無線通信システムとして 予め定められているクリッビングを行う必要がある信号レベル （クリップレ ベル = R L ) と、 加算器 3の出力である絶対値化したベースバンド信号の振 幅値とが、 比較器 4により比較される。 この比較の結果、 ベースバンド信号 の振幅値がクリップレベル R L以上の場合には、 アンドゲート 8を介してセ レクタ 7を制御し、 1 6角形クリップ回路 1を経たクリッピング処理後の信 号を導出する。 一方、 ベースバンド信号の振幅値がクリップレベル Rしょり 小の場合には、 アンドゲート 8を介してセレクタ 7を制御し、 タイミング調 整器 6を経たタイミング調整後の信号を導出する。
[0015] なお、 タイミング調整器 6は、 1 6角形クリップ回路 1を経たクリツピン グ処理後の信号と、 1 6角形クリップ回路 1を経ない信号との出力タイミン グを調整するものである。 このタイミングの調整器 1 6は、 1 6角形クリツ プ回路 1のクリッピング処理に必要な時間分に相当する段数のバッファによ リ構成されている。 アンドゲート 8はクリッピング処理のオンオフを、 外部 指令により制御するためのものである。 また、 図中の信号線上の数字は並列 ビット数を示しており、 単に一例を示すに止まるものである。
[0016] 図 2は図 1における 1 6角形クリップ回路 1の機能ブロック図である。 1 6角形クリップ回路 1は、 入力段から順に、 方形クリップ回路 1 1、 + πΖ 4位相回転部 1 2、 方形クリップ回路 1 3、 -πΖ 8位相回転部 1 4、 方形ク リップ回路 1 5、 -πΖ 4位相回転部 1 6、 方形クリップ回路 1つ、 + πΖ 8 位相回転部部 1 8、 振幅調整部 （振幅スケーリング部） 1 9からなつている
[0017] 方形クリップ回路 1 1， 1 3， 1 5， 1 7は全て同一回路構成であり、 周 知の構成 （例えば、 特許文献 1などの回路） が用いられ、 クリップレベルを 入力することにより、 入力信号 I， Q成分 （ I c h， Q c hとして示す） を 、 互いに独立して、 すなわち、 I信号は I軸方向に、 Q信号は Q軸方向に個 別にクリップする機能を有している。 位相回転部 1 2は入力信号の位相を + π Ζ 4だけ回転させ、 位相回転部 1 4は入力信号の位相を- π Ζ 8だけ回転さ せ、 位相回転部 1 6は入力信号の位相を- π Ζ 4だけ回転させ、 位相回転部 1 8は入力信号の位相を + π Ζ 8だけ回転させるものである。
[0018] これ等各位相回転部 1 2， 1 4， 1 6， 1 8の具体例が、 図 3、 図 4、 図
5、 図 6にそれぞれ示されている。 振幅調整部 （振幅スケーリング部） 1 9 は、 方形クリップゃ位相回転によって実際の値よリ小さくなつてしまった信 号の振幅値を、 元の入力信号の振幅値 （レベル） に戻すため （補償調整する ため） のものであり、 その具体例が図 7に示されている。
[0019] ベースバンド信号の直交成分である I信号及び Q信号が、 図示せぬベース バンド信号処理部より、 本クリッピング回路部へ入力されると、 I， Q信号 は 1 6角形クリップ回路 1へ供給されて 1 6角形クリッピング処理され、 セ レクタ 7へ印加される。 また、 上記の I， Q信号は絶対値化回路 2へも入力 されて絶対値化される。 絶対値化された I R I し | R Q |は I ZQ加算器 3へ入力されて | R I | + | R Q | となり、 この加算出力は比較器 4へ入力 される。 比較器 4では、 入力信号のレベルとクリップレベル R Lとが比較さ れ、 その大小が判定されてセレクタ 7の選択用信号に用いられる。
[0020] また、 I， Q信号はタイミング調整器 6へも入力され、 1 6角形クリッピ ング処理に必要な時間に相当するタイミング調整が行われてセレクタ 7へ入 力される。 セレクタ 7では、 入力信号がクリップレベル R Lよりも大なる場 合には、 1 6角形クリップ回路 1を経た信号を出力し、 逆の場合には、 タイ ミング調整器 6を経た信号を出力する。 このセレクタ 7による選択は、 全て の信号に対して 1 6角形クリッビング処理を行うと、 電力制限する必要のな い信号に対してもクリッビング処理を行うことになるので、 これを避けるた めに、 クリッビング処理が必要な信号に対してのみ選択的にクリッピング処 理を施すためのものである。 なお、 アンドゲート 8により、 クリッピング処 理のマスク制御を外部指令により簡単に行うことができるようになつている [0021] 1 6角形クリップ回路 1へ入力された I， Q信号は、 先ず方形クリップ回 路 1 1において方形クリップが行われる。 このときクリップレベル RLOは
R L 0 = R L
であり、 外部設定される。 方形クリップ回路 1 1にて方形クリップされた信 号は、 位相回転部 12で +πΖ4だけ位相回転される。 この位相回転部 12 は図 3に示す如く、 加算器 1 21， 1 22及び符号反転器 1 23よりなる周 知の構成であり、 I信号と Q信号とが加算器 1 22で加算されて Q信号とな リ、 I信号と Q信号の符号反転信号とが加算器 1 21で加算されて I信号と なる。 なお、 この +πΖ4位相回転により、 信号振幅は V" 2倍に変化する。
[0022] この位相反転部 1 2の出力は方形クリップ回路 1 3へ入力されるが、 この ときのクリップレベル R L 1は、
Figure imgf000008_0001
であり、 外部設定される。 これは、 位相回転部 1 2で信号位相を +πΖ4回 転させているために、 振幅が V" 2倍に変化したために、 クリップレベルもそ れだけ大とする必要があるからである。 なお、 図 8には πΖ4位相回転した 場合に、 V" 2だけレベル変化することを示しており、 三平方の定理により求 めることができる。
[0023] 次に、 位相回転部 14により信号位相が- πΖ8回転される。 この位相回転 部 14は、 図 4に示す如く、 加算器 141， 142、 乗算器 143， 144 、 符号反転器 1 45よりなる周知の構成である。 I信号と係数 （ηビット） とが乗算器 1 43で乗算され、 その乗算出力の下位 ηビッ卜が切捨てられて 符号反転され、 加算器 142にて Q信号と加算され、 Q信号となる。 また、 Q信号と係数とが乗算器 1 44で乗算され、 その乗算出力の下位 ηビッ卜が 切捨てられて、 加算器 14で I信号と加算され、 I信号となる。 この- πΖ8 位相回転により、 信号振幅は V" {2 X (2-V2) } 倍に変化する。
[0024] この位相回転部 1 4の出力は方形クリップ回路 1 5へ入力されるが、 この ときのクリップレベル RL 2は、 位相回転部 1 4の上記振幅変化を考慮して R L 2 = R L 1 X " {2 X (2_V"2) }
=R L 0 xV"2 X " {2 X (2-V"2) }
Figure imgf000009_0001
となり、 外部設定される。 なお、 図 9には、 πΖ8位相回転した場合に、 V" 2xV" (2-V2) 、 すなわち V" {2 X (2-V2) } だけレベル変化するこ とを示している。
[0025] 次に、 位相回転部 16により信号位相が- πΖ4回転される。 この位相回転 部 1 6は、 図 5に示す如く、 加算器 1 61， 1 62及び符号反転器 1 63か らなる周知の構成である。 I信号と Q信号とは加算器 161で加算されて I 信号となり、 I信号の符号反転信号と Q信号とが加算器 162で加算されて Q信号となる。 この- πΖ4位相回転により、 信号振幅は V" 2倍に変化するこ とは、 先の位相回転部 1 2と同様である。
[0026] この位相回転部 1 6の出力は方形クリップ回路 1 7へ入力されるが、 この ときのクリップレベル RL 3は、 位相回転部 16の振幅変化を考慮して、 R L 3 = R L 2 xV~2
Figure imgf000009_0002
となり、 外部設定される。
[0027] この方形クリップ回路 1 7の出力は位相回転部 1 8へ入力されて +πΖ8 だけ位相回転される。 この位相回転部 1 8は、 図 6に示す如く、 加算器 1 8 1， 1 82、 乗算器 1 83， 1 84、 符号反転器 1 85によりなる周知の構 成である。 I信号は乗算器 183により係数 （ηビット） を乗算され、 その 乗算出力の下位 ηビッ卜が切捨てられて、 加算器 1 82で Q信号と加算され Q信号となる。 また、 Q信号は乗算器 1 84により係数と乗算されその乗算 出力の下位 ηビッ卜が切捨てられて符号反転され、 加算器 1 81にて I信号 と加算され I信号となる。
[0028] この- πΖ4πに位相回転により振幅は、 {2 x (2_V"2) } 倍に変化 する。 なお、 この図 6及び先の図 4における係数 nの値を制御することによ リ、 位相回転量の制御が可能であるが、 本例では、 土 π Ζ 8であるので、 そ れに対応する固定の係数値が入力される。
[0029] 最後に、 振幅調整部 1 9において、 方形クリッピングや位相回転により、 実際の振幅値より小となった振幅値が元の入力信号レベルに戻される。 図 7 はこの振幅調整部 1 9の構成例であり、 乗算器 1 9 1 , 1 9 2よりなつてい る。 I信号は係数 （ηビット） と乗算器 1 9 1で乗算され I信号となり、 Q 信号は係数と乗算器 1 9 2で乗算され Q信号となる。 このときの振幅調整は 、 ( 2 +V" 2 ) Ζ 8倍となる。
[0030] 以上が本発明による 1 6角形クリッビング回路であり、 図 9は、 I ZQ座 標上における本クリッビング回路のクリップレベル R Lとクリップ処理との 関係を示す図である。 最も内側に描かれている正方形 1 0は、 対角線がクリ ップレベル R Lに等しく、 その一辺が | R I | + | R Q | = R Lとなってお リ、 この正方形の内側部分がクリップ処理を通らない部分、 すなわち図 1に おけるタイミング調整器 6を経た信号レベルである。 その外側の 1 6角形 2 0が、 本発明による図 1の 1 6角形クリップ回路 1のクリップレベルの境界 を示し、 その外側の 3 0で示す領域が振幅制限を受ける部分であり、 正方形 1 0と 1 6角形 2 0との間の領域は、 クリップ処理回路は通るが振幅制限さ れない部分である。
[0031 ] この様に、 図 2に示した一連の処理回路を通すことにより、 1 6角形クリ ッビングが可能となり、 円形クリッピングとほぼ同等の特性、 すなわち位相 誤差を極力抑制して変調波の E V Mの劣化を防止できることになる。 なお、 図 2の方形クリップ回路の段数及び位相回転部の段数を増減させて、 最終段 の振幅調整部 （振幅スケーリング部） の調整値をそれに応じて変更すること により、 多角形クリツビングを実現することができる。
[0032] 例えば、 クリッビング後のベースバンド信号の位相誤差を極力小さくした い場合には、 方形クリップ回路の段数を、 例えば倍にし、 それに伴って位相 回転角度及び振幅調整値を変更制御することにより、 3 2角形クリッビング 回路が実現でき、 よリ円形クリッビングに近づけることが可能となるのであ る。
[0033] また、 図 1においては、 セレクタ 7を回路の出力に設けて、 比較器 4の出 力に応じて、 タイミング調整器 6の出力か 1 6角形クリップ回路 1の出力か を選択しているが、 セレクタ 7を入力段に設けて、 比較器 4の出力に応じて
、 タイミング調整器 6へ入力するか 1 6角形クリッピング回路 1へ入力する かを選択するようにしても良いことは明らかである。
図面の簡単な説明
[0034] [図 1 ]本発明の実施の形態を示すブロック図である。
[図 2]図 1の 1 6角形クリップ回路 1の機能プロック図である。
[図 3]図 2の位相回転部 1 2の回転図である。
[図 4]図 2の位相回転部 1 4の回路図である。
[図 5]図 2の位相回転部 1 6の回路図である。
[図 6]図 2の位相回転部 1 8の回路図である。
[図 7]図 2の振幅調整部 1 9の回路図である。
[図 8]位相回転時におけるクリップレベル （R L ) の変化を説明する図であり 、 ( 1 ) は πΖ 4位相回転の場合、 （2 ) は πΖ 8位相回転の場合である。
[図 9]本発明による 1 6角形クリッビングの I Q座標上でのクリップレベルを 示す図である。
[図 10] ( a ) は方形クリッピングの場合の位相誤差の発生を示し、 （b ) は 円形クリッビングの場合の例を示す図である。
符号の説明
[0035] 1 1 6角形クリップ回路
2 絶対値化回路
3 I ZQ加算器
4 比較器
6 タイミング調整器
7 セレクタ
8 アンドゲート ， 1 3， 1 5， 1 7 方形クリップ回路 ， 1 4， 1 6， 1 8 位相回転部 振幅調整 （スケーリング） 部

Claims

請求の範囲
[1 ] 無線送信装置における電力増幅器へ供給される直交ベースバンド信号の振 幅制限をなすクリッビング回路であって、 方形クリップ手段と位相回転手段 との直列構成を複数段従属接続して、 多角形クリッビング手段を構成したこ とを特徴とするクリッビング回路。
[2] 方形クリップ手段及び前記位相回転手段による信号振幅の変化を補償調整 するための振幅調整手段を更に含むことを特徴とする請求項 1記載のクリッ ビング回路。
[3] 前記方形クリップ手段と前記位相回転手段との直列構成が n段 （nは 2以 上の整数） 従属接続されており、 初段の方形クリップ手段のクリップレベル は予め定められた所定クリップレベルに設定されており、 2段目以降の方形 クリップ手段のクリップレベルは、 前段の位相回転手段の位相回転量に応じ た振幅変化量に対応した補正量を、 前記所定クリップレベルに対して乗算し た値に設定されていることを特徴とする請求項 1または 2記載のクリツピン グ回路。
[4] 前記直交ベースバンド信号の振幅値が予め定められた所定クリップレベル よリ大なる場合に、 前記直交ベースバンド信号が前記多角形クリッピンク手 段による処理を受けるよう制御する制御手段を、 更に含むことを特徴とする 請求項 1 3いずれか記載のクリッビング回路。
[5] 前記制御手段は、 前記直交ベースバンド信号の振幅値が前記所定クリップ レベル以下の場合には、 前記直交ベースバンド信号に対して、 前記多角形ク リツピンク手段の処理時間に相当する時間だけ調整して出力するようにした ことを特徴とする請求項 4記載のクリッビング回路。
[6] 請求項 1 5いずれか記載のクリッビング回路を含むことを特徴とする無 線送信装置。
PCT/JP2004/016299 2003-11-05 2004-11-04 クリッピング回路及びそれを用いた無線送信装置 WO2005046154A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/578,316 US7395034B2 (en) 2003-11-05 2004-10-04 Clipping circuit and radio transmitter using the same
EP04799483A EP1686751A4 (en) 2003-11-05 2004-11-04 CLIPPING SWITCHING AND RADIO TRANSMISSION DEVICE THEREWITH
JP2005515295A JP4244992B2 (ja) 2003-11-05 2004-11-04 クリッピング回路及びそれを用いた無線送信装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-375071 2003-11-05
JP2003375071 2003-11-05

Publications (1)

Publication Number Publication Date
WO2005046154A1 true WO2005046154A1 (ja) 2005-05-19

Family

ID=34567056

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/016299 WO2005046154A1 (ja) 2003-11-05 2004-11-04 クリッピング回路及びそれを用いた無線送信装置

Country Status (5)

Country Link
US (1) US7395034B2 (ja)
EP (1) EP1686751A4 (ja)
JP (1) JP4244992B2 (ja)
CN (1) CN100556016C (ja)
WO (1) WO2005046154A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270874A (ja) * 2005-03-25 2006-10-05 Nec Corp 電力クリッピング回路
JP2007295411A (ja) * 2006-04-26 2007-11-08 Nec Corp 電力クリッピング回路
JP2008085460A (ja) * 2006-09-26 2008-04-10 Nec Corp 電力クリッピング回路
JP2009532995A (ja) * 2006-04-03 2009-09-10 クゥアルコム・インコーポレイテッド マルチレベル飽和

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674918B1 (ko) * 2004-11-05 2007-01-26 삼성전자주식회사 Ｍｃｍ 신호 수신 시스템에서의 임펄스 잡음 제거 회로
KR100705443B1 (ko) * 2004-12-11 2007-04-09 한국전자통신연구원 직교주파수 분할 다중 접속 시스템의 송신기용 디지털클리핑 방법
US8275319B2 (en) 2009-03-11 2012-09-25 Broadcom Corporation Processing of multi-carrier signals before power amplifier amplification
US9985811B2 (en) * 2016-09-23 2018-05-29 Intel IP Corporation PAPR reduction for IQ RFDAC
US11038732B2 (en) * 2017-06-27 2021-06-15 Apple Inc. Peak-to-average power ratio reduction for IQ transmitters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001069184A (ja) * 1999-08-31 2001-03-16 Matsushita Electric Ind Co Ltd リミッタ方法およびリミッタ装置
JP2003168931A (ja) * 2001-12-04 2003-06-13 Nec Corp 歪補償回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3686489A (en) * 1970-08-27 1972-08-22 Hobrough Ltd Digital slope limiter
JP2541539B2 (ja) 1987-02-13 1996-10-09 日本電気株式会社 図形処理装置
GB2377141B (en) * 2001-06-29 2005-03-23 Nokia Corp A transmitter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001069184A (ja) * 1999-08-31 2001-03-16 Matsushita Electric Ind Co Ltd リミッタ方法およびリミッタ装置
JP2003168931A (ja) * 2001-12-04 2003-06-13 Nec Corp 歪補償回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1686751A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270874A (ja) * 2005-03-25 2006-10-05 Nec Corp 電力クリッピング回路
JP2009532995A (ja) * 2006-04-03 2009-09-10 クゥアルコム・インコーポレイテッド マルチレベル飽和
US8280420B2 (en) 2006-04-03 2012-10-02 Qualcomm Incorporated Multi-level saturation
JP2007295411A (ja) * 2006-04-26 2007-11-08 Nec Corp 電力クリッピング回路
JP2008085460A (ja) * 2006-09-26 2008-04-10 Nec Corp 電力クリッピング回路

Also Published As

Publication number Publication date
JP4244992B2 (ja) 2009-03-25
EP1686751A4 (en) 2010-01-13
JPWO2005046154A1 (ja) 2007-05-24
CN1875595A (zh) 2006-12-06
CN100556016C (zh) 2009-10-28
US7395034B2 (en) 2008-07-01
EP1686751A1 (en) 2006-08-02
US20070087705A1 (en) 2007-04-19

Similar Documents

Publication Publication Date Title
US6141541A (en) Method, device, phone and base station for providing envelope-following for variable envelope radio frequency signals
US7409193B2 (en) Predistortion circuit for a transmit system
US8009765B2 (en) Digital polar transmitter
US7151913B2 (en) Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture
US7496333B2 (en) Transmission circuit and communication apparatus employing the same
CN100366035C (zh) 用于旋转调制信号相位的方法和装置
US7613250B2 (en) Distortion compensation apparatus
US20070183534A1 (en) Phasor fragmentation circuitry and method for processing modulated signals having non-constant envelopes
US20050152471A1 (en) Transmitting device
JP5755145B2 (ja) 合成信号から得られるピーク低減歪を使用した２以上の信号に関連するパワーレベルの低減
WO2005046154A1 (ja) クリッピング回路及びそれを用いた無線送信装置
US8131233B2 (en) Time alignment methods and apparatus for polar modulation transmitters
TW200302010A (en) Transmit frequency domain equalizer
JP2002044054A (ja) リミッタ回路付きキャリア合成送信回路
WO2019228638A1 (en) Mitigation of intermodulation distortion
JP2010028190A (ja) 電力増幅器、電力増幅器の非線形歪補正方法、無線通信装置
US7471938B2 (en) Power clipping circuit and power clipping method
JP2006129402A (ja) 増幅回路及び送信機
EP2685690B1 (en) Technique for generating a radio frequency signal based on an offset compensation signal
US6999734B2 (en) Nonlinear compensating circuit, base-station apparatus, and transmission power clipping method
JP2006502682A (ja) 独立の位相及び振幅変調器を用いる送信の送信機及び方法
JPH0865352A (ja) ディジタル変調器
Gu An enhanced linear amplification with non-linear component (ELINC) system
JP3998630B2 (ja) 電力増幅器
JP2002271292A (ja) Ｏｆｄｍ送信装置及び方法、ｏｆｄｍ受信装置及び方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480032321.4

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005515295

Country of ref document: JP

REEP Request for entry into the european phase

Ref document number: 2004799483

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2004799483

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007087705

Country of ref document: US

Ref document number: 10578316

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004799483

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10578316

Country of ref document: US