WO2005033784A1 - 半導体光電子導波路 - Google Patents

半導体光電子導波路 Download PDF

Info

Publication number
WO2005033784A1
WO2005033784A1 PCT/JP2004/014600 JP2004014600W WO2005033784A1 WO 2005033784 A1 WO2005033784 A1 WO 2005033784A1 JP 2004014600 W JP2004014600 W JP 2004014600W WO 2005033784 A1 WO2005033784 A1 WO 2005033784A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
layer
cladding layer
type
waveguide
Prior art date
Application number
PCT/JP2004/014600
Other languages
English (en)
French (fr)
Inventor
Tadao Ishibashi
Seigo Ando
Ken Tsuzuki
Original Assignee
Ntt Electronics Corporation
Nippon Telegraph And Telephone Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003346285A external-priority patent/JP2005116644A/ja
Priority claimed from JP2003346287A external-priority patent/JP4105618B2/ja
Application filed by Ntt Electronics Corporation, Nippon Telegraph And Telephone Corporation filed Critical Ntt Electronics Corporation
Priority to EP04792011A priority Critical patent/EP1672410A4/en
Priority to US10/574,513 priority patent/US7599595B2/en
Publication of WO2005033784A1 publication Critical patent/WO2005033784A1/ja
Priority to US12/219,061 priority patent/US7787736B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/017—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
    • G02F1/01708—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells in an optical wavequide structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals

Definitions

  • the present invention relates to a semiconductor optoelectronic waveguide, and more particularly, to a semiconductor optoelectronic waveguide having a nin type hetero structure that enables stable operation of an optical modulator. Also, the present invention relates to a semiconductor optoelectronic waveguide having an electrical isolation region structure of a photoelectron waveguide using a nin-type head structure and used in a long-wavelength ultrahigh-speed optical modulator.
  • a typical conventional external modulator used for long-distance transmission of optical signals is LiNbO (LN).
  • the operating principle of this LN modulator is to cause a change in the refractive index based on the electro-optic effect in an optoelectronic waveguide that combines an optical waveguide and an electric waveguide, and to give a phase change to light by the change in the refractive index. It is.
  • Such an LN modulator must function as an optical intensity modulator incorporating an optical phase modulator or a Mach-Zehnder (MZ) interferometer, or as a high-performance optical switch composed of multiple waveguides. Is possible.
  • a semiconductor optical modulator based on the same operating principle as the LN modulator is also known.
  • a GaAS having a Schottky electrode arranged on semi-insulating GaAs and using it as an optoelectronic waveguide is known.
  • optical modulators and InPZlnGaAsP optical modulators that use a hetero pn junction to efficiently apply a voltage to a waveguide core in addition to confining light.
  • Fig. 9 is a diagram showing a band diagram of a semiconductor optoelectronic waveguide constituting a conventional typical InPZlnGaAsP optical modulator.
  • reference numeral 101 denotes a core layer of the waveguide
  • 102-1 and 102-. 2 is a first cladding layer
  • 103-1 and 103-2 are p-type and n-type second cladding layers, respectively.
  • 100-1 and 100-2 are electrons and holes, respectively, and a voltage is applied to the p-type second cladding layer 103-1 and the n-type second cladding layer 103-2, A desired electro-optic effect is induced in the core layer 101 to realize light modulation.
  • the leakage current can be reduced, and the carriers generated by light absorption can easily flow to the outside. As a result, stable operation is realized.
  • the GaAs optical modulator provided with the Schottky electrode has a problem that the operating voltage is increased.
  • the InPZlnGaAsP optical modulator has a narrow operating band due to the electric signal propagation loss due to the high resistance of the p-type cladding layer, and has a long waveguide due to the large light absorption of the p-type cladding layer. Therefore, there has been a problem that it is difficult to reduce the operating voltage because it is not possible to increase the operating voltage.
  • the propagation loss of the electric signal in the InPZlnGaAsP optical modulator occurs in the process of charging and discharging the pn junction through the resistance of the signal line and the resistance of the p-type second cladding layer 103-1.
  • the resistance of the p-type second cladding layer 103-1 is a problem that cannot be avoided because the mobility of holes is low and the resistance value is high, which is due to physical properties of the material.
  • nin-type waveguides Has been proposed.
  • FIG. 10 shows a cladding layer (103) on both sides of the waveguide of the InPZlnGaAsP optical modulator shown in FIG.
  • FIG. 3 is a diagram showing a band diagram of a nin-type semiconductor optoelectronic waveguide in which 1 and 103-2) are both n-type, and a device is operated by applying a voltage between these two n-type electrode layers.
  • reference numeral 111 is a core layer of the waveguide, and 112-1 and 112-2 are first cladding layers.
  • both electrode layers (114-1 and 1142) are n-type, and the p-type second cladding layer 103-1 in FIG. It can be replaced by an Fe-doped semi-insulating layer 115 having a deep Fe level 116 and an n-type electrode layer 114-1 (for example, see Patent Document 1).
  • the n-type electrode layer 1142 corresponds to the n-type second cladding layer 103-2 in FIG. 9, and 110-1 and 110-2 are electrons and holes, respectively. It is.
  • the deep Fe level 116 of the semi-insulating layer 115 acts as an ionized acceptor, a band is bent by the charge to form a potential barrier for electrons, and an arrow in the figure indicates As shown by, the electron 1141 and the hole 110-2 near the curved portion of the band recombine via the deep Fe level 116 in the semi-insulating layer 115. Therefore, the leakage current of electrons is suppressed by the potential barrier, and an electric field can be applied to the core layer 111.
  • the density of the deep Fe level 116 is sufficiently high V, so that the ionization state of the level changes depending on the bias. .
  • Such bias dependence of the ionization state causes a change in the depletion layer thickness due to a change in voltage, and the result is that the proportional relationship between the applied voltage and the electric field applied to the core layer 111 is not maintained. Arises.
  • the interval of capture and emission of carriers by the deep Fe level 116 is relatively long, it is difficult to respond to high-speed modulation signal processing, and there is a problem that the modulation intensity has frequency dispersion.
  • FIG. 11 is a configuration diagram of a conventional semiconductor optical modulator having a nin-type structure.
  • reference numeral 121 denotes an n-type third semiconductor cladding layer
  • 122 denotes a p-type fifth semiconductor cladding layer
  • 123 is a first semiconductor cladding layer
  • 124 is a semiconductor core layer having an electro-optic effect
  • 125 is a second semiconductor cladding layer
  • 126 is an n-type fourth semiconductor cladding layer
  • 127 and 128 are n-type electrodes
  • 129 Indicates an electrical isolation region formed by the concave etching.
  • n-type third semiconductor cladding layer 121 On the n-type third semiconductor cladding layer 121, a p-type fifth semiconductor cladding layer 122 and a first semiconductor cladding layer 123 are sequentially laminated, and the first semiconductor cladding layer 123 and A semiconductor core layer 124 having an electro-optical effect is provided so as to be sandwiched between the second semiconductor cladding layer 125. Further, on the second semiconductor cladding layer 125, an n-type fourth semiconductor cladding layer 126 having an electrical isolation region 129 formed by concave etching is laminated. An electrode 128 is provided on the fourth semiconductor cladding layer 126, and electrodes 127 are provided on both sides of the convex portion of the third semiconductor cladding layer 121.
  • a part of the n-type InP cladding layer 126 is etched in a concave shape to provide the electrical isolation region 129. And light scattering loss has occurred as a result. Further, in the conventional waveguide structure, the controllability of the fourth semiconductor cladding layer 126, which is relatively deep in etching, has been a problem.
  • the electrical separation between the modulating waveguide portion and the connection waveguide portion outside the modulating portion is performed by partially separating the upper n-type cladding layer. Since this is performed by removing a part of the waveguide, a concave portion 129 has been formed in the waveguide. This is because light loss occurs due to changes in the propagation mode of light in the electrical isolation region from the connection waveguide and in the main waveguide from the electrical isolation region. There's a problem.
  • the present invention has been made in view of such a problem, and an object of the present invention is to provide a semiconductor optoelectronic waveguide having a nin type hetero structure which enables stable operation of an optical modulator. To provide.
  • an object of the present invention is to solve the problem of light loss that does not greatly affect the propagation of an optical mode, as compared with a conventional electrical isolation region formed by forming a concave portion.
  • An object of the present invention is to provide a semiconductor optoelectronic waveguide having an electric isolation region structure with good and stable characteristics.
  • an object of the present invention is to solve the above-mentioned problem that the core layer voltage fluctuates in a semiconductor optoelectronic waveguide such as a nin-type InPZlnGaAsP optical modulator, and realize a stable operation of the semiconductor optoelectronic waveguide. Is to do.
  • Patent Document 1 JP 2003-177368 A
  • Patent Document 2 U.S. Pat.No. 5,647,029
  • the semiconductor optoelectronic waveguide of the present invention includes a first core surface and a first main surface arranged on the other main surface of a semiconductor core layer having an electro-optical effect.
  • a pn junction layer in which the second semiconductor cladding layer side is p-type and an opposite side to the second semiconductor cladding layer is n-type, and a pn junction layer on the pn junction layer and the other main surface side of the semiconductor core layer.
  • a semiconductor optoelectronic waveguide of the present invention it becomes possible to easily control the band profile of the nin-type heterostructure provided in the optoelectronic waveguide, and thus the optical modulator It is possible to provide a semiconductor optoelectronic waveguide which enables stable operation of the semiconductor optical waveguide. This realizes more stable optical modulation operation without impairing the characteristics of the nin-type heterostructure semiconductor optoelectronic waveguide, which has a low drive voltage, and contributes to lower power consumption and lower cost of the module. I do.
  • the semiconductor optoelectronic waveguide of the present invention comprises a semiconductor core layer having an effective electro-optic effect, and a first layer sandwiching the semiconductor core layer above and below the semiconductor core layer and having a larger band gap than the semiconductor core layer.
  • a third semiconductor cladding layer disposed between the first semiconductor cladding layer and the third semiconductor cladding layer, the third semiconductor cladding layer including a p-type dopant, and a band higher than the semiconductor core layer;
  • a fifth semiconductor layer having a large gap, at least one electrical isolation region formed by modifying a material of the fourth semiconductor cladding layer by an ion implantation method, and a fourth semiconductor cladding layer.
  • the problem of optical loss that does not significantly affect the propagation of the optical mode is solved, as compared with the conventional electrical isolation region formed by forming a concave portion.
  • the present invention is effective in stably realizing the characteristics of an optical modulator using a nin-type hetero structure having a characteristic of a low driving voltage, and reduces the optical power through reduction of the input optical power. This can contribute to lower power consumption and lower cost of the modulator module.
  • the semiconductor optoelectronic waveguide of the present invention comprises a semiconductor core layer having an electro-optic effect, and first and second semiconductor layers sandwiching the upper and lower sides of the semiconductor core layer and having a larger band gap than the semiconductor core layer.
  • the third semiconductor cladding layer and the first semiconductor cladding layer are disposed on the substrate side, and the second semiconductor cladding layer and the fourth semiconductor cladding layer are disposed on the substrate side.
  • the drive voltage can be reduced, it is effective in stably realizing the characteristics of an optical modulator using a nin-type hetero structure, which has the feature, allowing higher input optical power.
  • the output of the optical transmission module can be increased.
  • FIG. 1A is a perspective view illustrating an embodiment of a semiconductor optoelectronic waveguide according to the present invention.
  • FIG. 1B is a diagram showing a band diagram of the semiconductor optoelectronic waveguide shown in FIG. 1A.
  • FIG. 2 is a diagram showing a band diagram of a semiconductor optoelectronic waveguide according to another embodiment of the present invention.
  • FIG. 3 is a perspective view for explaining still another embodiment of the semiconductor optoelectronic waveguide according to the present invention.
  • FIG. 4 is a perspective view for explaining still another embodiment of the semiconductor optoelectronic waveguide according to the present invention.
  • FIG. 5 is a perspective view for explaining still another embodiment of the semiconductor optoelectronic waveguide according to the present invention.
  • FIG. 6 is a perspective view for explaining still another embodiment of the semiconductor optoelectronic waveguide according to the present invention.
  • FIG. 7 is a perspective view for explaining still another embodiment of the semiconductor optoelectronic waveguide according to the present invention.
  • FIG. 8 is a perspective view for explaining still another embodiment of the semiconductor optoelectronic waveguide according to the present invention.
  • FIG. 9 is a diagram showing a band diagram of a semiconductor optoelectronic waveguide constituting a conventional typical InPZlnGaAsP optical modulator.
  • FIG. 10 is a diagram showing a band diagram of a nin-type semiconductor optoelectronic waveguide in which cladding layers on both sides of the waveguide of the InPZlnGaAsP optical modulator shown in FIG. 9 are both n-type.
  • FIG. 11 is a perspective view for explaining a conventional semiconductor optical modulator having a nin-type structure.
  • FIG. 1A and 1B are configuration diagrams for explaining one embodiment of a semiconductor optoelectronic waveguide according to the present invention.
  • FIG. 1A is a perspective view of the optoelectronic waveguide
  • FIG. FIG. 3 is a diagram showing a band diagram.
  • reference numeral 11 denotes a semiconductor core layer
  • 12-1 and 12-2 denote first semiconductor clad layers disposed on both main surfaces of the semiconductor core layer 11
  • 13-1 and 13-2 denote first semiconductors.
  • the second semiconductor clad layers are respectively disposed on the clad layers 12-1 and 12-2.
  • 14 -1 and 14 2 are third semiconductor cladding layers.
  • 15 and 16 are a p-type layer and an n-type layer, respectively, and both layers 15 and 16 constitute a pn junction layer.
  • a p-type layer 15 is disposed on the second semiconductor clad layer 13-1, and a third semiconductor clad layer 141 is disposed on the n-type layer 16.
  • a third semiconductor clad layer 142 is disposed below the second semiconductor clad layer 13-2.
  • the structure of the core layer 11 is determined so that the electro-optic effect works effectively at the operating light wavelength and light absorption does not become a problem.
  • a quantum well layer and a barrier layer are formed of an InGaAlAs conjugate, and the GaZAl composition of these layers is varied to form a multiple quantum well core.
  • Layer 11 The upper and lower surfaces of the core layer 11 have a band gap larger than the band gap of the core layer 11 so that carriers generated by light absorption are not trapped at the hetero interface.
  • Intermediate cladding layers (12-1, 12-2) with compositions such as InGaAlAs are provided
  • the cladding layers 13-1 and 13-1 having a band gap larger than these intermediate cladding layers and having a composition such as InGaAlAs. — 2 are provided! /
  • a p-type layer 15 of, for example, InGaAlAs and an n-type layer 16 of, for example, InGaAlAs are sequentially laminated, and in an applied voltage range used in an operation state, The entire region of the p-type InGaAlAs layer 15 and the partial region or the entire region of the n-type InGaAlAs layer 16 are depleted.
  • the doping concentration profile of these layers is determined so that the potential change of the band in such a depletion region becomes sufficiently large, that is, a sufficient potential barrier against electrons is induced.
  • the doping concentration of the layers is a p-type layer 15 is 1 X 10 17 cm_ 3 or more, it is preferable that n-type layer 16 and 5 X 10 17 cm_ 3 or more.
  • the doping concentration of the p-type layer 15 and 2 X 10 17 cm- 3 the doping concentration of the n-type layer 16 and 1 X 10 18 cm_ 3.
  • n-type layers 14-1 and 14-2 having a composition such as InGaAlAs, which function as cladding layers, are provided.
  • An electrode 18-1 is provided on the upper surface of the mold layer 14-1. Note that the band gap of these n-type layers 14-1 and 14-2 is set to be larger than the band gap of the intermediate cladding layers 12-1 and 12-2.
  • the n-type layer 14-2 which is the lowermost layer of these laminated structures, is provided on a partial region of the main surface of the n-type electrode layer 17 having the electrode 182.
  • a waveguide structure including a mesa structure having a cross section as illustrated in FIG. 1A is used, and electrodes 18-1 and 18-are formed while light is propagated through the waveguide.
  • An electric signal is input from 2 to apply a voltage between the n-type layer 141 and the n-type layer 142.
  • FIG. 1B shows a band diagram in a state where a voltage is applied.
  • the potential barrier formed by the presence of the p-type InGaAlAs layer 15 and the n-type InGaAlAs layer 16 causes the n-type layer 14 1 Leakage current due to electron injection from is suppressed, while light absorption ( The generated holes 10-2 recombine (albeit slightly) through shallow, level acceptors and donors in the p-type InGaAlAs layer 15 and the n-type InGaAlAs layer 16, thereby applying a voltage to the core layer 11. Becomes possible.
  • the waveguide of the conventional configuration induces a potential change by ionizing the depth and the level.
  • the potential shape is surely controlled by determining the concentrations of the acceptor and the donor at a shallow level so that a desired electric field intensity is applied to the core layer 11.
  • a pn junction layer including a p-type InGaAlAs layer 15 and an n-type InGaAlAs layer 16 is provided between the cladding layer 13-1 and the n-type layer 14-1. Force Instead of this configuration, it may be provided between the cladding layer 13-2 and the n-type layer 142!
  • electrons 10-1 and holes 10-2 are generated by light absorption in the core layer 11, though slightly. Among these, the electrons 10-1 easily reach the n-type layer 142.
  • the holes 10-2 may accumulate in the vicinity of the n-type InGaAlAs layer 16 having a steep band curve.
  • the accumulated holes 10-3 act as a forward noise factor in the pn junction between the p-type InGaAlAs layer 15 and the n-type InGaAlAs layer 16, so that the potential noria in this region are depressed and the core layer This makes it difficult to apply a voltage to 11, and may cause electron injection from the n-type layer 141 side.
  • Example 2 in order to quickly recombine such accumulated holes 10-3, the p-type InGaAlAs layer 15 and the n-type InGaAlAs layer 16 were formed as heavily doped layers, and the pn junction By reducing the thickness of the layer, the electrons and the accumulated holes are brought close to each other spatially, and the probability of interband recombination indicated by the arrow in FIG. 1B is increased. As a result, the holes 10-3 generated in the core layer 11 and accumulated near the n-type InGaAlAs layer 16 are quickly removed, and the potential formed by the p-type InGaAlAs layer 15 and the n-type InGaAlAs layer 16 is reduced. Variations in barrier height can be suppressed.
  • the semiconductor optoelectronic waveguide of Example 3 is a layer corresponding to the n-type InGaAlAs layer 16 in FIG.
  • doping is performed with an impurity that forms a deep level, such as Fe, together with the donor impurity.
  • the doping amount of the impurity that forms the deep level is set sufficiently lower than the doping amount of the donor impurity. According to such doping, impurities that form deep levels do not significantly affect the band profile, but the probability of recombination through deep and levels increases, and the core absorbs due to light absorption.
  • the holes generated in the layer 11 can be quickly removed.
  • FIG. 2 is a diagram showing a band diagram of a semiconductor optoelectronic waveguide according to a fourth embodiment of the present invention.
  • a layer corresponding to the n-type InGaAlAs layer 16 in FIG. 1 has a smaller band gap energy such as InGaAsP. This is an n-type layer 19.
  • the valence band discontinuity between the p-type InGaAlAs layer 15 and the n-type InGaAsP layer 19 be smaller than the conduction band discontinuity. This is because holes are more likely to pass through the interface between the p-type InGaAlAs layer 15 and the n-type InGaAsP layer 19 as the valence band discontinuity is smaller.
  • FIG. 3 is a perspective view for explaining Embodiment 5 of the semiconductor optoelectronic waveguide according to the present invention.
  • reference numeral 21 denotes an n-type third semiconductor cladding layer
  • 22 denotes a p-type fifth semiconductor clad layer.
  • An n-type electrode, 29 indicates an electrical isolation region formed by ion implantation, and 29-1 indicates a connection waveguide region between the n-type fourth semiconductor cladding layer 26 and the electrical isolation region 29.
  • n-type third semiconductor cladding layer 21 On the n-type third semiconductor cladding layer 21, a p-type fifth semiconductor cladding layer 22 and a first semiconductor cladding layer 23 are sequentially laminated, and the first semiconductor cladding layer 23 and A semiconductor core layer 24 having an electro-optical effect is provided so as to be sandwiched between the second semiconductor clad layer 25. Further, on the second semiconductor cladding layer 25, an n-type fourth semiconductor cladding layer 26 having an electrical isolation region 29 formed by ion implantation is laminated. An electrode 28 is provided on the fourth semiconductor clad layer 26, and electrodes 27 are provided on both sides of the convex portion of the third semiconductor clad layer 21.
  • the semiconductor optoelectronic waveguide of the present invention has a semiconductor core layer 24 having an effective electro-optic effect, and a band gap larger than that of the parenthesized semiconductor core layer 24 sandwiching the semiconductor core layer 24 above and below.
  • first and third semiconductor cladding layers 23 and 21 are arranged on the substrate (not shown) side.
  • a fifth semiconductor layer 22 containing a p-type dopant and having a larger band gap than the semiconductor core layer 24 is inserted between the first semiconductor clad layer 23 and the third semiconductor clad layer 21.
  • at least one electrical isolation region 29 is formed by ion implantation.
  • individual electrodes 28 and 27 are provided, respectively, and a voltage is applied to the semiconductor core layer 24. It is structured to be.
  • the substrate-side force also has the third InPn-type cladding layer 21, the fifth InP-type cladding layer 22 containing a p-type dopant, and the first InP-type cladding layer 23 which usually has a low doping concentration.
  • a second InP cladding layer 25 having a low doping concentration and a fourth InPn type cladding layer 26 are arranged on the semiconductor core layer 24 .
  • a positive voltage is applied to the electrode 28 with respect to the electrode 27, and the optical phase is modulated based on the electro-optic effect.
  • the applied voltage range used in the operating state In the figure the fifth InP cladding layer 22 to the second InP cladding layer 25 all deplete, and the n-type third InPn-type cladding layer 21 and the fourth semiconductor cladding layer 26 are partially depleted. Depletion. Since the fifth InP cladding layer 22 is p-type, it functions as a potential barrier for electrons.
  • an electric signal is input to the electrode 28 in a state where light is propagated in a direction perpendicular to the cross section of the mesa structure shown in FIG.
  • the voltage is applied between the pad layer 21 and the second InP clad layer 25.
  • an optical modulation waveguide section to which a voltage is applied from the electrode 28 and a connection waveguide are arranged on the optical input Z output side of the optical modulation waveguide section. It is necessary to electrically separate them.
  • Example 5 In the semiconductor optoelectronic waveguide of Example 5, a part of the fourth InPn-type clad layer was surrounded by a high-resistance region or a pn junction in a portion indicated by reference numeral 29 by ion implantation. As a P-type region (electrical isolation region).
  • the feature of the fifth embodiment is that a fifth p-type InP cladding layer 22 which serves as a potential barrier for electrons and is p-shaped is provided below.
  • the purpose of this is to prevent the temperature distribution of the ionized receptor forming the potential barrier from being affected by crystal defects generated at the time of ion implantation. That is, when the noise is applied, the potential barrier shape is prevented from deteriorating and the junction leakage current is prevented from increasing.
  • ion species to be ion-implanted into the electrical isolation region 29 atoms forming an acceptor in InP such as Be or a deep donor Z acceptor pair level are used. The atoms that form are used. If the electrical isolation region 29 becomes p-type, the electrical resistance of that part is about 30 times higher than that of the n-type layer with the same doping amount, even if it is not a high resistance layer. In addition, it is possible to prevent a decrease in modulation efficiency due to the propagation of the input electric signal to the electric isolation region 29. Of course, it is better to use a high-resistance layer, but it is possible to improve the function of electrical isolation simply by changing to n-type force and p-type.
  • a part of the n-type InP cladding layer 126 is concavely etched. Since the electrical isolation region 129 was provided by the switching, a change in the light propagation mode occurred in the portion where the thickness of the cladding layer changed, and as a result, a light scattering loss occurred. On the other hand, in the structure of the fifth embodiment, the light scattering loss due to such a change in the light propagation mode does not occur. Further, in the conventional structure, the controllability of the fourth semiconductor cladding layer 126, which is relatively deep in etching, has been a problem. However, such a problem does not occur in the structure of the fifth embodiment.
  • the structure of the fifth embodiment is to improve the problem of the conventional optoelectronic waveguide caused by the formation of the electrical isolation region, to increase the output of the optical modulator by reducing the optical loss, and In addition, it is possible to easily control the structure at the time of manufacturing the element.
  • FIG. 4 is a perspective view for explaining Embodiment 6 of the semiconductor optoelectronic waveguide according to the present invention.
  • reference numeral 31 denotes an n-type third semiconductor cladding layer
  • 32 denotes a third semiconductor cladding layer.
  • the fifth p-type semiconductor cladding layer disposed on the layer 31; 33, the first semiconductor cladding layer disposed on the fifth semiconductor cladding layer 32; and 34, disposed on the first semiconductor cladding layer 33.
  • the semiconductor cladding layers 37, 38 are n-type electrodes, and 39 is an electrical isolation region formed by ion implantation and having a plurality of pn junction forces.
  • the laminated structure other than the electrical isolation region 39 is the same as that of the fifth embodiment shown in FIG.
  • the electrical isolation region 29 is provided at one location on each side of the fourth InPn-type cladding layer 26.
  • the electrical isolation region 29 is formed by a large number of ion implantation regions. Are connected to form an electrical isolation region 39. Ion implantation partial force In the case of a 3 ⁇ 4-shaped layer, the pn junction is connected in series as the entire electrical isolation region, so the voltage applied to each pn junction is reduced and the leakage current in the electrical isolation region is reduced. Is done.
  • FIG. 5 is a perspective view for explaining Embodiment 7 of the semiconductor optoelectronic waveguide according to the present invention.
  • reference numeral 41 denotes an n-type third semiconductor cladding layer
  • 42 denotes a p-type fifth semiconductor cladding layer disposed on the third semiconductor cladding layer 41
  • 43 denotes a fifth semiconductor cladding layer 42.
  • a first semiconductor cladding layer disposed on the first semiconductor cladding layer 43; a semiconductor core layer having an electro-optical effect disposed on the first semiconductor cladding layer 43; and a second semiconductor cladding layer 45 disposed on the semiconductor core layer 44.
  • Body cladding layer, 46 is an n-type fourth semiconductor cladding layer disposed on the second semiconductor cladding layer 45, 47 and 48 are n-type electrodes, and 49 is an electrical isolation region formed by ion implantation.
  • 50-1 is an electrode formed on the n-type fourth semiconductor cladding layer
  • 50-2 is an electrode formed on the n-type fourth semiconductor cladding layer at the same potential as the third cladding layer. Indicates the wiring to be performed.
  • the laminated structure other than the n-type electrode 50-1 and the wiring 50-2 is the same as that of the fifth embodiment shown in FIG.
  • An n-type electrode 50-1 is formed on the fourth semiconductor cladding layer 46 at a portion opposing the optical modulation waveguide section with the electrical isolation region 49 interposed therebetween, and this is connected to the wiring 50-2. This makes the potential the same as that of the third semiconductor cladding layer 41. If the resistance of the electrical isolation region is not sufficiently high, the problem that the potential outside the electrical isolation region 49 increases and a bias voltage is applied to portions other than the main waveguide portion can be eliminated.
  • the present invention is effective in stably realizing the characteristics of an optical modulator using a nin-type hetero structure having a characteristic of a low drive voltage, and reducing the input optical power. This can contribute to lower power consumption and lower cost of the optical modulator module.
  • a semiconductor optoelectronic waveguide using InP and InAlGaAs as a semiconductor material has been described, but an optoelectronic waveguide structure using other IIIV group compound semiconductors including AlGaAs and InGaAsP is used. Can be similarly applied.
  • the semiconductor optoelectronic waveguide of the fifth embodiment shown in FIG. 3 described above has a structure in which the cladding layers on both sides of the InPZlnGaAsP optical modulator are both n-type (so-called nin type structure).
  • nin type structure In order to prevent electron current from flowing when a voltage is applied to the core layer 24, it is necessary to provide a barrier layer for electrons, and a p-type doping layer is introduced below the core layer 24 as the barrier layer.
  • the semiconductor cladding layer 22 is inserted. P-type layers are formed on both sides of the n-type cladding layer 26 above the core layer 24, and these are used as electric separation layers 29.
  • 21 is the third semiconductor of the n-type
  • the body cladding layer, 23 is a first semiconductor cladding layer, 25 is a second semiconductor cladding layer, 29-1 is a connection waveguide region of the fourth semiconductor cladding layers 26 and 29, and 27 and 28 are electrodes.
  • the force core layer 24 which has an excellent feature that the drive voltage can be reduced, has a small amount of light absorption, and the holes generated there are small. It has been found that there is a further problem to be solved, in which the charge accumulates in the power barrier layer 22 and, as a result, a barrier to electrons lowers, causing a phenomenon that a leak current occurs (parasitic phototransistor effect). In other words, in terms of transistor operation, when the base hole concentration increases while the base is open, the emitter-Z base junction is in a forward-biased state. Furthermore, since the voltage applied to the core layer 24 also decreases by the forward bias voltage, the modulation characteristics change depending on the light wavelength and the light intensity, and this results in an increase in the range of use as a modulator. It will be restricted.
  • FIG. 6 is a perspective view for explaining Embodiment 8 of the semiconductor optoelectronic waveguide according to the present invention.
  • reference numeral 61 denotes a third semiconductor cladding layer
  • 62 denotes a surface on the third semiconductor cladding layer 61.
  • 63 a semiconductor core layer disposed on the first semiconductor cladding layer 62; 64, a second semiconductor cladding layer disposed on the semiconductor core layer 63; A fifth semiconductor cladding layer disposed on the second semiconductor cladding layer 64, 66 a fourth semiconductor cladding layer disposed on the fifth semiconductor cladding layer 65, 66-1 a light modulation region, 66-2 denotes a separation region, 66-3 denotes a connection waveguide region, and 67 and 68 denote electrodes.
  • the third semiconductor cladding layer 61 is an n-type third InPn-type cladding layer, and the first semiconductor cladding layer 62 is a low doping concentration.
  • the first InGaAlAs cladding layer and the semiconductor core layer 63 which have a smaller band gap than InP, have a structure such that the electro-optic effect works effectively at the operating light wavelength and the light absorption is low enough to not cause a problem. This is a determined semiconductor core layer.
  • a multiple quantum well structure in which the GaZAl composition of InGaAlAs is changed to a quantum well layer and a barrier layer, respectively.
  • the second semiconductor cladding layer 64 is a low doping concentration and has a smaller band gap than InP.
  • the second semiconductor cladding layer 64 is a second InGaAlAs cladding layer. Further, on this cladding layer 64, 65 p-type InP barrier layers ( (Fifth semiconductor cladding layer).
  • the fourth InP cladding layer 66 is composed of three regions, the light modulation region 66-1 is composed of an n-type InP region, the separation region 66-2 is a p-type InP region, and the bottom surface is a p-type InP region. Contact barrier layer 65.
  • the p-type InP region 66-2 is formed, for example, by removing a portion corresponding to the isolation region 66-2 by etching after the layers from the third semiconductor cladding layer 61 to the fourth semiconductor cladding layer 66 are grown. It can be formed by a force for regrowing p-type InP or by introducing a bexceptor into a part of the fourth semiconductor cladding layer 66 by an ion implantation method.
  • the connection waveguide region 66-3 is InP of any conductivity type.
  • the electrodes 67 and 68 are metal electrodes, and a voltage is applied to the core layer 63 with the other electrode 68 having a negative polarity with respect to the one electrode 67.
  • the metal electrode 68 makes electrical contact with both the light modulation region 66-1 and the separation region 66-2.
  • all the layers from the first semiconductor cladding layer 62 to the fifth semiconductor cladding layer 65 immediately below the optical modulation region are an n-type InP cladding layer 66-1 and a p-type InP barrier.
  • the doping concentration is determined so as to maintain almost n-type neutrality except for a part of the depleted portion at the interface with the layer 65.
  • an electric signal is input to the electrode 68 while light is propagated in a direction perpendicular to the cross section of the mesa structure shown in FIG.
  • a voltage is applied between the third InPn-type cladding layer 61 and the light modulation region 66-1 which also has the n-type InP force.
  • the InP barrier layer 65 is a p-type and functions as a potential barrier for electrons, the injection of electrons from the light modulation region 66-1 is suppressed, and the occurrence of leakage current is reduced.
  • the voltage can be applied to modulate the optical phase based on the electro-optic effect.
  • connection waveguide region 66-3 is arranged on an optical modulation region to which a voltage is applied and on the optical input Z output side of the optical modulation region. It is necessary to electrically separate them.
  • the portion indicated by the isolation region 66-2 in FIG. 6 is selectively a p-type region (p-type InP region), which is an electrical isolation region.
  • the introduction of the p-type InP region 66-2 electrically connected to the n-type InP cladding layer 66-1 has the following effect. That is, in the waveguide structure shown in FIG. 3, as described above, a parasitic phototransistor effect occurs due to holes generated by light absorption of the core layer 24. However, in the structure of this embodiment, depletion occurs. P-type InP region (isolation region) 66-2 than Noria layer 65 Since the force potential is low, the hole force flows into the 3 ⁇ 4-type InP region (isolation region) 66-2, and the accumulation of holes in the barrier layer 65 can be suppressed.
  • FIG. 7 is a perspective view for explaining Embodiment 9 of the semiconductor optoelectronic waveguide according to the present invention.
  • the p-type InP region 66-2 is arranged on both sides of the light modulation region 66-1, but when the waveguide becomes longer, holes generated by light absorption are removed by the p-type InP region. Region 66-2 cannot be effectively absorbed. To prevent this, a large number of 76-2 p-type InP regions may be arranged in the light modulation region as shown in FIG. 7 showing the structure of the ninth embodiment of the present invention.
  • these regions 76-2 make electrical contact with the n-type InP region 76-1.
  • the length of the p-type InP region 76-2 in the vertical direction is shortened, it is possible to keep the effect of hole absorption and to slightly suppress the increase in light absorption due to the introduction of the p-type layer. You. Further, since the electrode 78 is connected to each of the p-type InP regions 72-2 and these regions 72-2 have the same potential, these regions do not adversely affect the propagation of electric signals.
  • reference numeral 71 denotes an n-type third semiconductor cladding layer
  • 72 denotes a first semiconductor cladding layer disposed on the third semiconductor cladding layer 71
  • 73 denotes a first semiconductor cladding layer 72.
  • a semiconductor core layer having an electro-optical effect is disposed
  • 74 is a second semiconductor cladding layer disposed on the semiconductor core layer 73
  • 75 is a p-type cladding layer disposed on the second semiconductor cladding layer 74.
  • a fifth semiconductor cladding layer, 76 is a fourth semiconductor cladding layer disposed on the fifth semiconductor cladding layer 75, 76-3 is a p-type region (isolation region) of the fourth semiconductor cladding layer, 76 -4 is a connection waveguide region of the fourth semiconductor cladding layer, and 77 is an n-type electrode.
  • FIG. 8 is a perspective view for explaining Embodiment 10 of the semiconductor optoelectronic waveguide according to the present invention.
  • reference numeral 81 denotes an n-type third semiconductor cladding layer
  • 82 denotes a third semiconductor cladding layer.
  • 86-1 is the n-type region (light modulation region) of the fourth semiconductor cladding layer
  • 86-2 is the P-type region (isolation region) of the fourth semiconductor cladding layer
  • 86-3 is the fourth region.
  • 87, 88 are n-type electrodes
  • 89 is an electrode formed in the connection waveguide portion of the fourth semiconductor cladding layer
  • 90 is a connection waveguide of the fourth semiconductor cladding layer. This is a wiring in which the portion has the same potential as the third cladding layer.
  • the semiconductor optoelectronic waveguide of the tenth embodiment has a fourth cladding layer (connection) opposite to the light modulation region 86-1 with the p-type InP region 86-2 functioning as an electrical isolation region therebetween.
  • An electrode 89 is formed on each of the waveguides 86-3, and a wiring 90 is connected between the electrode 89 and the electrode 87 on the third semiconductor cladding layer 81, so that the potential of the connection waveguide region 86-3 is reduced.
  • the third cladding layer 81 has the same potential as that of the third cladding layer 81.
  • the conductivity type of the connection waveguide region described above may be P, n, or a depletion layer. In either case, a forward bias is applied to the light modulation region and a current does not flow.
  • Embodiments 9 and 10 of the present invention are also effective to combine Embodiments 9 and 10 of the present invention described above.
  • Examples 8, 9, and 10 of the present invention described above an example in which InP and InAlGaAs are used as materials is described.
  • the present invention relates to a photovoltaic device using another IIIV group compound semiconductor including AlGaAs and InGaAsP.
  • the embodiments of the present invention are not limited to the above-described ones, and may be replaced with materials and the like, changed in shape and number, may be simply compared with well-known parts and well-known techniques within the scope of the claims. Combinations and the like are included in the embodiments of the present invention.
  • the method of integrating the semiconductor optoelectronic waveguide of the present invention with a semiconductor laser is technically the same as the well-known method of integrating an electric field absorption type optical modulator and a semiconductor laser. Needless to say.
  • the present invention relates to a semiconductor optoelectronic waveguide having an electrical isolation region structure of an optoelectronic waveguide using a nin type hetero structure and used for an ultra-high speed optical modulator in a long wavelength band.
  • Semiconductors that have a stable electrical isolation region structure that solves the problem of light loss and does not significantly affect optical mode propagation compared to the An optoelectronic waveguide can be provided.
  • the semiconductor optoelectronic waveguide of the present invention can be used for an ultra-high-speed optical modulator in a long wavelength band, and can be expected to greatly contribute to high-speed optical network communication and the like.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

　本発明は、光変調器の安定動作を可能とするｎｉｎ型へテロ構造を有する半導体光電子導波路に関する。動作光波長で電気光学効果が有効に作用しかつ光吸収が問題とならないように構造決定されているコア層１１の上面と下面には、光吸収で発生したキャリアがヘテロ界面でトラップされないようにするために、コア層１１のバンドギャップよりも大きなバンドギャップを有する中間クラッド層（１２−１及び１２−２）が設けられており、中間クラッド層１２−１の上面及び中間クラッド層１２−２の下面の各々には、これらの中間クラッド層よりも大きなバンドギャップを有するクラッド層１３−１及び１３−２が設けられている。クラッド層１３−１の上面には、ｐ型層１５とｎ型層１６とが順次積層されており、動作状態で使用する印加電圧範囲において、ｐ型層１５の全領域とｎ型層１６の一部領域又は全領域とが空乏化される。

Description

明 細 書
半導体光電子導波路
技術分野
[0001] 本発明は、半導体光電子導波路に関し、より詳細には、光変調器の安定動作を可 能とする nin型へテロ構造を有する半導体光電子導波路に関する。また、 nin型へテ 口構造を用いた光電子導波路の電気的分離領域構造を有し、長波長帯の超高速光 変調器に用いる半導体光電子導波路に関する。
背景技術
[0002] 近年の大容量光通信システムにおいては、 GbitZs以上の高速変調された光信号 が伝送されるが、伝送距離が長くなるほどファイバの分散効果の影響を受け易くなつ てノ ルス波形が歪むため、波長チヤ一ビングの少ない光信号を用いる必要がある。こ のため、通常の光信号の発生は、極めて大きなチヤ一ビングを有するレーザダイォー ド (LD)の直接変調によるのではなぐ直流動作の LDと外部変調器とを組み合わせ ることで行われる。
[0003] 光信号の長距離伝送に用いられる従来の典型的な外部変調器は、 LiNbO (LN)
3 導波路により構成された LN変調器である。この LN変調器の動作原理は、光導波路 と電気導波路とを結合させた光電子導波路中で電気光学効果に基づく屈折率変化 を生じさせ、この屈折率変化により光に位相変化を与えるというものである。このような LN変調器は、光位相変調器やマッハツ ンダ (MZ)干渉計を組み込んだ光強度変 調器、あるいは、多数の導波路を結合させて構成された高機能光スィッチとして機能 させることが可會である。
[0004] しかしながら、 LN変調器は、 LiNbOが誘電体材料であるがゆえに、材料表面の
3
安定化や導波路の加工に高度な製作技術を要する。また、導波路長が比較的長ぐ 通常の半導体プロセスのものとは異なる特殊なフォトリソグラフィーを用いる必要があ る。さらに、 LN変調器を実装するノ ッケージのサイズは大きくならざるを得ない。この ようなことから、 LN変調器モジュールは製造コストが高くなり、光送信器のサイズが比 較的大きくなると 、う問題があった。 [0005] また、 LN変調器と同様の動作原理に基づく半導体光変調器も知られており、例え ば、半絶縁性の GaAsにショットキー電極を配置してこれを光電子導波路とした GaA s光変調器や、ヘテロ pn接合を利用することで光閉じ込めに加えて導波路コア部分 に電圧が効率的に印加されるようにした InPZlnGaAsP光変調器などが知られてい る。
[0006] ただし、これらの半導体光変調器は、前者については、導波路長が長ぐ電気ロス が大きいという問題があり、後者については、 pクラッド層の光吸収が大きく導波路を 長く取れないため動作電圧を低くできないという問題がある。最近、これらの問題を避 ける構造として、 InP/lnGaAsP光変調器の両側のクラッド層とも n型としたもの（い わゆる nin型構造)が提案されて ヽる (例えば、特許文献 1及び特許文献 2参照)。
[0007] 図 9は、従来の典型的な InPZlnGaAsP光変調器を構成する半導体光電子導波 路のバンドダイアグラムを示す図で、図中符号 101は導波路のコア層、 102— 1及び 1 02— 2は第 1のクラッド層、 103— 1と 103— 2はそれぞれ p型及び n型の第 2のクラッド 層である。また、 100— 1と 100— 2はそれぞれ電子及び正孔（ホール）であり、 p型の 第 2のクラッド層 103— 1と n型の第 2のクラッド層 103— 2に電圧を印加し、コア層 101 に所望の電気光学効果を誘起させて光変調を実現して 、る。このような従来の導波 路では、コア層 101への電圧印加を pn接合により行うために、リーク電流が少なぐま た、光吸収により発生するキャリアを容易に外部へと流すことが可能となって安定動 作が実現される。
[0008] し力しながら、ショットキー電極を備えた GaAs光変調器は、動作電圧が高くなつて しまうという問題がある。また、 InPZlnGaAsP光変調器は、 p型クラッド層の抵抗が 高いことによる電気信号の伝搬ロスのために動作帯域が狭いことにカ卩え、 p型クラッド 層の光吸収が大きいために導波路長を長くすることができず低動作電圧化が困難で あるという問題があった。 InPZlnGaAsP光変調器における電気信号の伝搬ロスは、 シグナル線の抵抗と p型の第 2のクラッド層 103— 1の抵抗を通して pn接合が充放電 する過程で生じるものである。特に、 p型の第 2のクラッド層 103— 1の抵抗は、ホール の移動度が低く抵抗値が高 、と 、う材料物性に起因するものであることから回避する ことができない問題である。このような問題に鑑みて、最近では nin型構造の導波路 が提案されている。
[0009] 図 10は、図 9で示した InPZlnGaAsP光変調器の導波路の両側のクラッド層（103
1及び 103— 2)を共に n型とした nin型構造の半導体光電子導波路のバンドダイァ グラムを示す図であり、これら 2つの n型電極層間に電圧印加してデバイスを動作さ せる。図中符号 111は導波路のコア層で、 112— 1及び 112— 2は第 1のクラッド層で ある。図 9に示した構成との相違点は、両電極層（114— 1及び 114 2)が n型とされ ている点、及び、図 9中の p型の第 2のクラッド層 103— 1が、深い Fe準位 116を有す る Feドープの半絶縁層 115と n型の電極層 114— 1で置き換えられて!/、る点である（ 例えば、特許文献 1参照)。なお、 n型の電極層 114 2は、図 9中の n型の第 2のクラ ッド層 103— 2に相当しており、 110— 1と 110— 2はそれぞれ電子及び正孔（ホール） である。
[0010] このような構成では、半絶縁層 115の深い Fe準位 116がイオン化したァクセプタと して作用するため、その電荷によってバンドが湾曲し電子に対するポテンシャルバリ ァを形成し、図中の矢印で示すように、バンドの湾曲部近傍にある電子 114 1と正 孔 110-2は、半絶縁層 115中の深い Fe準位 116を介して再結合する。したがって、 このポテンシャルバリアによって電子の漏れ電流が抑制され、コア層 111への電界印 加が可能となる。
[0011] し力しながら、この構造の導波路では、深い Fe準位 116の密度が充分に高いとは V、えな 、ために準位のイオンィ匕状態がバイアスに依存して変化してしまう。このような イオン化状態のバイアス依存性は、電圧変化による空乏層厚の変化を生じさせて印 加電圧とコア層 111に力かる電界との間の比例関係が保たれな 、と 、う結果を生じる 。さらに、深い Fe準位 116によるキャリアの捕獲'放出のインターバルが比較的長い ために高速な変調信号処理への応答が困難となり、変調強度が周波数分散をもって しまうという問題も生じる。
[0012] なお、「2つの n型電極層間に電圧印加してデバイスを動作させる」という基本概念 は、いわゆるバルタノリア ·ダイオードとして電子デバイス分野では従来力 知られて いたものであり、これを光変調器に応用した例としては「量子井戸のキャリアバンドフィ リング効果を誘起させるコア層を導入した変調器」の報告がある (例えば、特許文献 2 参照)。この光変調器は量子井戸への電子の出し入れを利用するものであるために、 電気光学効果を利用する光変調器に比較して動作速度を速くすることは原理的にで きない。
[0013] 図 11は、従来の nin型構造を有する半導体光変調器の構成図で、図中符号 121 は n型の第 3の半導体クラッド層、 122は p型の第 5の半導体クラッド層、 123は第1の 半導体クラッド層、 124は電気光学効果を有する半導体コア層、 125は第 2の半導体 クラッド層、 126は n型の第 4の半導体クラッド層、 127, 128は n型電極、 129は凹状 のエッチングで形成された電気的分離領域を示して 、る。この凹状のエッチング部分 に半絶縁性半導体を再成長した電気分離構造も報告されているが (例えば、特許文 献 1参照）、より構造は複雑になるので、光変調器には必ずしも最適な手法ではない
[0014] n型の第 3の半導体クラッド層 121上には、 p型の第 5の半導体クラッド層 122と第 1 の半導体クラッド層 123とが順次積層され、その第 1の半導体クラッド層 123と第 2の 半導体クラッド層 125とで挟まれるように、電気光学効果を有する半導体コア層 124 が設けられている。さらに、第 2の半導体クラッド層 125上には、凹状のエッチングで 形成された電気的分離領域 129を有する n型の第 4の半導体クラッド層 126が積層さ れて 、る。この第 4の半導体クラッド層 126上には電極 128が設けられて 、るとともに 、第 3の半導体クラッド層 121の凸状部の両側には電極 127が設けられている。
[0015] 図 11に示した導波路構造では、 n型 InPクラッド層 126の一部を凹状にエッチング して電気的分離領域 129を設けているので、クラッド層の厚が変わる部分で光伝搬 モードの変化が生じ、その結果、光散乱ロスが発生していた。また、従来の導波路構 造では、第 4の半導体クラッド層 126のエッチングが比較的深ぐその制御性が問題 となっていた。
[0016] しかしながら、この nin形 InPZlnGaAsP光変調器の典型的な構造においては、変 調を行う導波路部分とその外側の接続導波路部分の電気分離を、一部の上層 n型ク ラッド層 126の一部を除去することによって行われているため、導波路に凹部 129が 生じてしまっていた。これは、接続導波路から電気的分離領域部分、電気的分離領 域部分から主導波路部分において、光の伝搬モード変化に伴う光ロスが生じるという 問題がある。さらには、電気的分離領域部分（凹部）の直下には一定の厚さ以上の高 抵抗クラッド層を残す必要があるため、その高抵抗クラッド層の厚さを薄くできず、半 導体コア層 124に効果的に電界を印加することができな ヽと 、う問題もあった。
[0017] 本発明は、このような問題に鑑みてなされたものであって、その目的とするところは 、光変調器の安定動作を可能とする nin型へテロ構造を有する半導体光電子導波路 を提供することにある。
[0018] また、本発明の目的は、従来の凹部形成による電気的分離領域と比較して、光モ ードの伝搬に大きな影響を与えることがなぐ光ロスの問題を解決し、また、制御性よ く安定に電気的分離領域構造を有する半導体光電子導波路を提供することにある。
[0019] さらに、本発明の目的は、 nin型 InPZlnGaAsP光変調器のような半導体光電子 導波路でコア層電圧の変動が起こるという上述の課題を解決し、半導体光電子導波 路の安定動作を実現することにある。
[0020] 特許文献 1：特開 2003—177368号公報
特許文献 2 :米国特許第 5, 647, 029号明細書
発明の開示
[0021] このような目的を達成するために、本発明の半導体光電子導波路は、電気光学効 果を有する半導体コァ層の一方主面及び他方主面の各々の面上に配置された第 1 の半導体クラッド層と、該第 1の半導体クラッド層上に配置された第 2の半導体クラッド 層と、前記半導体コア層の一方主面側に積層された前記第 2の半導体クラッド層上 に配置され、前記第 2の半導体クラッド層側が p型であり、前記第 2の半導体クラッド 層とは反対側が n型である pn接合層と、前記 pn接合層上及び前記半導体コア層の 他方主面側に積層された前記第 2の半導体クラッド層上に配置され、 n型電極層とし て機能する第 3の半導体クラッド層とを備え、前記第 1の半導体クラッド層のバンドギ ヤップは、前記半導体コア層のバンドギャップよりも大きぐ前記第 2の半導体クラッド 層及び前記第 3の半導体クラッド層のバンドギャップの各々は、前記第 1の半導体ク ラッド層のバンドギャップよりも大きいことを特徴とする。
[0022] このような本発明の半導体光電子導波路によれば、光電子導波路が備える nin型 ヘテロ構造のバンドプロファイル制御を容易化することが可能となるので、光変調器 の安定動作を可能とする半導体光電子導波路を提供することが可能となる。これによ り、駆動電圧が低いという nin型へテロ構造の半導体光電子導波路の特長を損なうこ となぐより安定な光変調動作が実現され、モジュールの低消費電力化と低価格化と に寄与する。
[0023] また、本発明の半導体光電子導波路は、有効な電気光学効果を有する半導体コア 層と、該半導体コア層の上下をそれぞれ挟み、かつ該半導体コア層よりもバンドギヤ ップの大きな第 1及び第 2の半導体クラッド層と、該第 1及び第 2の半導体クラッド層の 上下をそれぞれ挟み、 n型のドーパントを含む第 3及び第 4の半導体クラッド層と、基 板側に前記第 1及び第 3の半導体クラッド層を配置し、該第 1の半導体クラッド層と前 記第 3の半導体クラッド層との間に配置され、 p形のドーパントを含み、かつ前記半導 体コア層よりもバンドギャップの大きな第 5の半導体層と、前記第 4の半導体クラッド層 に、イオン注入法による材料の改質を施して形成された少なくとも 1つの電気的分離 領域と、前記第 4の半導体クラッド層の前記電気的分離領域以外の主領域及び前記 第 3の半導体クラッド層のそれぞれに個別に設けられた電極とを備え、前記半導体コ ァ層に電圧が印加されるようにしたことを特徴とする。
[0024] このような本発明の半導体光電子導波路によれば、従来の凹部形成による電気的 分離領域と比較して、光モードの伝搬に大きな影響を与えることがなぐ光ロスの問 題を解決し、また、制御性よく安定に電気的分離領域構造を有する半導体光電子導 波路を提供することができる。また、本発明は、駆動電圧が低いという特徴を有する n in型へテロ構造を用いた光変調器の特性を安定に実現するのに効果を発揮し、入 力光電力の低減をとおして光変調器モジュールの低消費電力化や低価格ィ匕に寄与 することができる。
[0025] さらに、本発明の半導体光電子導波路は、電気光学効果を有する半導体コア層と 、該半導体コア層の上下をそれぞれ挟み、かつ該半導体コア層よりもバンドギャップ の大きな第 1及び第 2の半導体クラッド層と、該第 1の半導体クラッド層下に配置され た n型のドーパントを含む第 3の半導体クラッド層と、前記第 2の半導体クラッド層上に 配置された第 4の半導体クラッド層と、基板側に前記第 3の半導体クラッド層と前記第 1の半導体クラッド層が配置され、前記第 2の半導体クラッド層と前記第 4の半導体ク ラッド層間に P形のドーパントを含み前記半導体コア層のそれよりもバンドギャップの 大きな第 5の半導体層と、前記第 4のクラッド層内の一部に形成された n型の変調導 波路の主領域と、該主領域に隣接し、 p型の導電性を有し、前記主領域と共通の電 極が接触して!/ヽる分離領域と、前記第 3の半導体クラッド層に設けられたもう一方の 電極とを備え、前記両電極を介して前記半導体コア層に電圧が印加されるようにした ことを特徴とする。
[0026] このような本発明の半導体光電子導波路によれば、 nin型へテロ構造を用いた光電 子導波路の寄生バイボーラ効果の抑制をすることができ、その結果、 p型バリア層に 蓄積されるホールにより、ノリアの高さが変動し、リーク電流が発生し、コア層電圧の 変動が起こると 、う課題を解決することができる。
[0027] また、駆動電圧を低減できると!ヽぅ特徴を持つ nin型へテロ構造を用いた光変調器 の特性を安定に実現するのに効果を発揮し、より高い入力光電力を許容し、光送信 モジュールの出力を増大させることができる。
図面の簡単な説明
[0028] [図 1A]図 1Aは、本発明に係る半導体光電子導波路の一実施例を説明するための 斜視図である。
[図 1B]図 1Bは、図 1 Aに示した半導体光電子導波路のバンドダイアグラムを示す図 である。
[図 2]図 2は、本発明の他の実施例の半導体光電子導波路のバンドダイアグラムを示 す図である。
[図 3]図 3は、本発明に係る半導体光電子導波路のさらに他の実施例を説明するた めの斜視図である。
[図 4]図 4は、本発明に係る半導体光電子導波路のさらに他の実施例を説明するた めの斜視図である。
[図 5]図 5は、本発明に係る半導体光電子導波路のさらに他の実施例を説明するた めの斜視図である。
[図 6]図 6は、本発明に係る半導体光電子導波路のさらに他の実施例を説明するた めの斜視図である。 [図 7]図 7は、本発明に係る半導体光電子導波路のさらに他の実施例を説明するた めの斜視図である。
[図 8]図 8は、本発明に係る半導体光電子導波路のさらに他の実施例を説明するた めの斜視図である。
[図 9]図 9は、従来の典型的な InPZlnGaAsP光変調器を構成する半導体光電子導 波路のバンドダイアグラムを示す図である。
[図 10]図 10は、図 9に示した InPZlnGaAsP光変調器の導波路の両側のクラッド層 を共に n型とした nin型構造の半導体光電子導波路のバンドダイアグラムを示す図で ある。
[図 11]図 11は、従来の nin型構造を有する半導体光変調器を説明するための斜視 図である。
発明を実施するための最良の形態
[0029] 以下、図面を参照して本発明の実施例について説明する。
実施例 1
[0030] 図 1 A及び図 1Bは、本発明に係る半導体光電子導波路の一実施例を説明するた めの構成図で、図 1 Aはこの光電子導波路の斜視図で、図 1Bはそのバンドダイァグ ラムを示す図である。図中符号 11は半導体コア層、 12—1, 12-2は半導体コア層 11 の両主面上に配置された第 1の半導体クラッド層、 13—1, 13— 2は、第 1の半導体ク ラッド層 12— 1, 12— 2の上にそれぞれ配置された第 2の半導体クラッド層である。 14 -1, 14 2は第 3の半導体クラッド層である。 15, 16は、それぞれ p型層， n型層であ り、両層 15と 16とにより pn接合層を構成している。
[0031] 第 2の半導体クラッド層 13— 1の上には p型層 15が配置され、 n型層 16の上には第 3の半導体クラッド層 14 1が配置されている。また、第 2の半導体クラッド層 13— 2の 下には第 3の半導体クラッド層 14 2が配置されている。
[0032] コア層 11は、動作光波長で電気光学効果が有効に作用しかつ光吸収が問題とな らないように構造決定されている。例えば、 1. 5 /z m帯のデバイスとする場合には、量 子井戸層とバリア層を InGaAlAsィ匕合物で形成し、これらの層の GaZAl組成を異な らしめた多重量子井戸構造のコア層 11とする。 [0033] コア層 11の上面と下面には、光吸収で発生したキャリアがヘテロ界面でトラップさ れな 、ようにするために、コア層 11のバンドギャップよりも大きなバンドギャップを有す る、 InGaAlAsなどの組成を有する中間クラッド層（12—1, 12— 2)が設けられている
[0034] 中間クラッド層 12— 1の上面及び中間クラッド層 12— 2の下面の各々には、これらの 中間クラッド層よりも大きなバンドギャップを有する、 InGaAlAsなどの組成のクラッド 層 13—1及び 13— 2が設けられて!/、る。
[0035] クラッド層 13— 1の上面には、例えば、 InGaAlAsの p型層 15と、例えば、 InGaAlA sの n型層 16とが順次積層されており、動作状態で使用する印加電圧範囲において 、 p型 InGaAlAs層 15の全領域と n型 InGaAlAs層 16の一部領域又は全領域とが空 乏化される。このような空乏化領域のバンドのポテンシャル変化が充分に大きくなる 様、すなわち、電子に対する充分なポテンシャルバリアが誘起されるべぐこれらの層 のドーピング濃度プロファイルが決定される。これらの層のドーピング濃度は、 p型層 15が 1 X 1017cm_3以上であり、 n型層 16が 5 X 1017cm_3以上とすることが好ましい。 例えば、 p型層 15のドーピング濃度を 2 X 1017cm— 3とし、 n型層 16のドーピング濃度 を 1 X 1018cm_3とする。
[0036] n型 InGaAlAs層 16の上面及びクラッド層 13— 2の下面の各々には、クラッド層とし て機能する、 InGaAlAsなどの組成の n型層 14— 1及び 14— 2が設けられ、 n型層 14 —1の上面には電極 18— 1が設けられている。なお、これらの n型層 14— 1及び 14— 2 のバンドギャップは、中間クラッド層 12—1及び 12— 2のバンドギャップよりも大きく設 定されている。そして、これらの積層構造体の最下層である n型層 14-2は、電極 18 2を有する n型電極層 17の主面の一部領域上に設けられて 、る。
[0037] 光電子導波路として機能させるためには、図 1 Aに例示したような断面のメサ構造を 含む導波路構造とし、その導波路に光を伝搬させた状態で電極 18 - 1及び 18- 2か ら電気信号を入力し、 n型層 14 1と n型層 14 2との間に電圧を印加する。
[0038] 電圧印加状態でのバンドダイアグラムを示す図 1B力 理解されるように、 p型 InGa AlAs層 15と n型 InGaAlAs層 16とが存在することで形成されるポテンシャルバリア によって n型層 14 1からの電子注入に伴うリーク電流が抑制され、一方、光吸収で（ 僅かではあるが）発生した正孔 10— 2は、 p型 InGaAlAs層 15及び n型 InGaAlAs層 16中の浅 、準位のァクセプタ及びドナーを介して再結合し、これによりコア層 11に 電圧印加が可能となる。
[0039] 図 1Bのバンドダイアグラムを図 10に示したバンドダイアグラムと比較すると、従来構 成の導波路が深 、準位をイオンィ匕することでポテンシャル変化を誘起して 、たのに 対し、本発明の構造では、所望の電界強度がコア層 11に印加されるように浅い準位 のァクセプタとドナーの濃度を決定することにより、ポテンシャル形状を確実に制御す るものである。
[0040] なお、図 1A及び図 1Bでは、 p型 InGaAlAs層 15と n型 InGaAlAs層 16とからなる p n接合層をクラッド層 13—1と n型層 14-1との間に設けることとした力 この構成に変 えて、クラッド層 13— 2と n型層 14 2との間に設けることとしてもよ!、。
実施例 2
[0041] 動作時には、僅かではあるが、コア層 11中での光吸収によって電子 10— 1と正孔 1 0— 2が生成される。このうち、電子 10— 1は容易に n型層 14 2へと到達する力 正孔 10—2はバンド湾曲の急峻な n型 InGaAlAs層 16附近に蓄積してしまう可能性がある 。この蓄積された正孔 10— 3は、 p型 InGaAlAs層 15と n型 InGaAlAs層 16との間の pn接合における順方向ノ ィァス要因となることから、この領域におけるポテンシャル ノ リアを押し下げ、コア層 11に電圧が印加されにくくなるとともに n型層 14 1側から の電子注入を引き起こす原因となり得る。
[0042] 本実施例 2では、このような蓄積正孔 10— 3を速やかに再結合させるため、 p型 InG aAlAs層 15と n型 InGaAlAs層 16を高濃度にドーピングされた層とし、 pn接合の厚 みを薄くすることで電子と蓄積正孔とを空間的に接近させ、図 1B中の矢印で示した バンド間再結合の確率を高めて 、る。これによりコア層 11中で発生し n型 InGaAlAs 層 16附近に蓄積して 、る正孔 10— 3が速やかに除去され、 p型 InGaAlAs層 15と n 型 InGaAlAs層 16とで形成されているポテンシャルバリアの高さ変動を抑制すること が可能となる。
実施例 3
[0043] 本実施例 3の半導体光電子導波路は、図 1の n型 InGaAlAs層 16に相当する層に 、ドナー不純物と共に、 Feなどの深い準位を形成する不純物をドーピングする。なお 、深い準位を形成する不純物のドーピング量は、ドナー不純物のドーピング量に比 較して充分に低く設定する。このようなドーピングに拠れば、深い準位を形成する不 純物がバンドプロファイルに大きな影響を与えることはな 、一方、深 、準位を介して の再結合確率が高くなり、光吸収によりコア層 11中で発生した正孔を速やかに取り 除くことが可能となる。
実施例 4
[0044] 図 2は、本発明の実施例 4の半導体光電子導波路のバンドダイアグラムを示す図で 、図 1の n型 InGaAlAs層 16に相当する層を、 InGaAsPなどのよりバンドギャップェ ネルギの小さな n型層 19としたものである。 InGaAlAsなどの p型層 15と InGaAsPな どの n型層 19との間のバンドギャップ差（ Δ E )とドーピングプロファイルを所望の形
G
状にすることにより、光吸収によりコア層 11内で発生した正孔 10— 2の一部はこの n型 InGaAsP層 19にまで到達（10— 3)し、より速やかな再結合を可能とする。ここで、ポ テンシャル形状を制御するに際しては、 p型 InGaAlAs層 15と n型 InGaAsP層 19と の間の価電子帯不連続性が伝導帯不連続性よりも小さいほうが好ましい。これは、価 電子帯不連続性が小さ 、ほど正孔が p型 InGaAlAs層 15と n型 InGaAsP層 19との 界面を通過しやすくなるためである。
[0045] これまでの説明においては、本発明を説明するに当たって InGaAlAs及び InGaA sPを導波路の構成材料として例示した力 これらの材料に限定されるものではなぐ AlGaAs系を含む III V族化合物半導体により本発明の導波路を構成することとして ちょい。
実施例 5
[0046] 図 3は、本発明に係る半導体光電子導波路の実施例 5を説明するための斜視図で 、図中符号 21は n型の第 3の半導体クラッド層、 22は p型の第 5の半導体クラッド層、 23は第 1の半導体クラッド層、 24は電気光学効果を有する半導体コア層、 25は第 2 の半導体クラッド層、 26は n型の第 4の半導体クラッド層、 27, 28は n型電極、 29はィ オン注入で形成された電気的分離領域、 29— 1は n型の第 4の半導体クラッド層 26と 電気的分離領域 29の接続導波路領域を示して ヽる。 [0047] n型の第 3の半導体クラッド層 21上には、 p型の第 5の半導体クラッド層 22と第 1の 半導体クラッド層 23とが順次積層され、その第 1の半導体クラッド層 23と第 2の半導 体クラッド層 25とで挟まれるようにして、電気光学効果を有する半導体コア層 24が設 けられている。さらに、第 2の半導体クラッド層 25上には、イオン注入で形成された電 気的分離領域 29を有する n型の第 4の半導体クラッド層 26が積層されている。この第 4の半導体クラッド層 26上には電極 28が設けられているとともに、第 3の半導体クラッ ド層 21の凸状部の両側には電極 27が設けられている。
[0048] つまり、本発明の半導体光電子導波路は、有効な電気光学効果を有する半導体コ ァ層 24と、この半導体コア層 24の上下を挟み、かっこの半導体コア層 24よりもバンド ギャップの大きな第 1及び第 2の半導体クラッド層 23, 25と、この第 1及び第 2の半導 体クラッド層 23, 25の上下を挟む n型のドーパントを含む第 3及び第 4の半導体クラッ ド層 21, 26とを少なくとも備えた半導体へテロ構造の積層体を有する。
[0049] 基板（図示せず)側には、第 1及び第 3の半導体クラッド層 23, 21が配置されている 。この第 1の半導体クラッド層 23と第 3の半導体クラッド層 21との間に p型のドーパント を含み、かつ半導体コア層 24よりもバンドギャップの大きな第 5の半導体層 22が挿入 されている。また、第 4の半導体クラッド層 26には、イオン注入により少なくとも一力所 の電気的分離領域 29が形成されている。また、第 4の半導体クラッド層 26の電気的 分離領域 29以外の主領域及び第 3の半導体クラッド層 21には、それぞれ個別の電 極 28, 27が設けられ、半導体コア層 24に電圧が印加されるように構造されている。
[0050] このように、基板側力も第 3の InPn型クラッド層 21と、 p形のドーパントを含む第 5の I nPクラッド層 22と、通常は低ドーピング濃度の第 1の InPクラッド層 23と、電気光学効 果が動作光波長で有効に働き、光吸収が問題とならない程度に低くなるようにその 構造が決められた半導体コア層 24とが順次積層されていて、 1. 5 m帯のデバイス であれば、 InGaAlAsの GaZAl組成を変えた層を、それぞれ量子井戸層とバリア層 にした多重量子井戸構造となって 、る。
[0051] さらに、半導体コア層 24上には、低ドーピング濃度の第 2の InPクラッド層 25と、第 4 の InPn型クラッド層 26が配置されている。電極 27に対して電極 28を正に電圧を印 加し、電気光学効果に基づく光位相の変調を行う。動作状態で使用する印加電圧範 囲で、第 5の InPクラッド層 22から第 2の InPクラッド層 25はすべてを空乏化させ、ま た、 n型の第 3の InPn型クラッド層 21と第 4の半導体クラッド層 26は一部を空乏化さ せる。第 5の InPクラッド層 22が p型であるので電子に対するポテンシャルバリアとして 働く。
[0052] このデバイスを光電子導波路として機能させるには、図 3に示したメサ構造の断面と 垂直方向に光を伝搬させた状態で電極 28に電気信号を入力し、第 3の InPn型クラ ッド層 21と第 2の InPクラッド層 25間に電圧が印加される状態とする。通常、光変調 器として光電子導波路を用いる際には、電極 28から電圧が印加される光変調導波 路部と、この光変調導波路部の光入力 Z出力側に接続導波路が配置され、それらの 間を電気的に分離する必要がある。
[0053] 本実施例 5の半導体光電子導波路においては、符号 29で示した部分にイオン注 入法により第 4の InPn型クラッド層の一部を高抵抗ィ匕領域もしくは pn接合で囲まれた P形領域 (電気的分離領域)として 、る。
[0054] なお、本実施例 5においては、電子に対するポテンシャルバリアとして働く p形にド 一ビングされた第 5の InPクラッド層 22を下部に配置することも特徴である。これは、ィ オン注入時に生成される結晶欠陥により、ポテンシャルバリアを作るイオンィ匕したァク セプタの温度分布が影響を受けるのを避けることを目的とする。すなわち、ノ ィァスを 印カロした際、ポテンシャルバリア形状が劣化して接合のリーク電流が増大するのを防 ぐためのものである。
[0055] また、本実施例 5の構成においては、電気的分離領域 29にイオン注入されるイオン 種として、 Beなどの InP中でァクセプタを形成する原子、もしくは深いドナー Zァクセ プタ対準位を形成する原子を用いている。電気的分離領域 29が p型となってしまう場 合、その部分の電気抵抗は、同程度のドーピング量の n型層のそれに比べて約 30倍 以上高ぐたとえ高抵抗層となっていなくとも、入力電気信号が電気的分離領域 29に 伝搬することによる変調効率の低下を防ぐことが可能となる。もちろん高抵抗層とした 方が良いが、 n型力 p型に変化させただけでも電気分離の機能を向上させることが できる。
[0056] 図 11に示した従来の導波路構造では、 n型 InPクラッド層 126の一部を凹状にエツ チングして電気的分離領域 129を設けていたので、クラッド層の厚さが変わる部分で 光伝搬モードの変化が生じ、その結果、光散乱ロスが発生していた。一方、本実施例 5の構造では、そのような光伝搬モードの変化に伴う光散乱ロスは起こらない。また、 従来の構造では、第 4の半導体クラッド層 126のエッチングが比較的深ぐその制御 性が問題となっていたが、本実施例 5の構造ではそのような問題も生じない。結局、 本実施例 5の構造は、電気的分離領域の形成に起因する従来の光電子導波路の問 題を改善するものであり、光ロスを下げることにより光変調器の出力を増大させ、また 、素子製作時の構造制御を容易にすることができる。
実施例 6
[0057] 図 4は、本発明に係る半導体光電子導波路の実施例 6を説明するための斜視図で 、図中符号 31は n型の第 3の半導体クラッド層、 32は第 3の半導体クラッド層 31上に 配置された p型の第 5の半導体クラッド層、 33は第 5の半導体クラッド層 32上に配置 された第 1の半導体クラッド層、 34は第 1の半導体クラッド層 33上に配置された電気 光学効果を有する半導体コア層、 35は半導体コア層 34上に配置された第 2の半導 体クラッド層、 36は第 2の半導体クラッド層 35上に配置された n型の第 4の半導体クラ ッド層、 37, 38は n型電極、 39はイオン注入で形成された複数の pn接合力も成る電 気的分離領域を示している。なお、電気的分離領域 39以外の積層構造は、図 3の実 施例 5と同様である。
[0058] 上述した実施例 5では、電気的分離領域 29は、第 4の InPn型クラッド層 26の両側 に一ヶ所ずつ設けられているが、本実施例 6では、これを多数のイオン注入領域を接 続して電気的分離領域 39としたものである。イオン注入部分力 ¾形層となる場合、電 気的分離領域全体として pn接合がシリーズ接続された形になるので、 pn接合一個あ たりにかかる電圧が下がり、電気的分離領域のリーク電流が低減される。
[0059] 一般に、イオン注入で形成された pn接合には格子欠陥が残留し再結合電流 (リー ク電流）が流れ易い。この電気分離層構造は、そのような場合に有用となるものであ る。
実施例 7
[0060] 図 5は、本発明に係る半導体光電子導波路の実施例 7を説明するための斜視図で 、図中符号 41は n型の第 3の半導体クラッド層、 42は第 3の半導体クラッド層 41上に 配置された p型の第 5の半導体クラッド層、 43は第 5の半導体クラッド層 42上に配置 された第 1の半導体クラッド層、 44は第 1の半導体クラッド層 43上に配置された電気 光学効果を有する半導体コア層、 45は半導体コア層 44上に配置された第 2の半導 体クラッド層、 46は第 2の半導体クラッド層 45上に配置された n型の第 4の半導体クラ ッド層、 47, 48は n型電極、 49はイオン注入で形成された電気的分離領域、 50— 1 は n型の第 4の半導体クラッド層に形成された電極、 50— 2は n型の第 4の半導体クラ ッド層に形成された電極を第 3のクラッド層と同電位にする配線を示して ヽる。なお、 n型電極 50— 1及び配線 50— 2以外の積層構造は、図 3に示した実施例 5と同様であ る。
[0061] 電気的分離領域 49を挟んで光変調導波路部と対抗する部分の第 4の半導体クラッ ド層 46に n型電極 50-1を形成し、これを配線 50-2で接続することにより、その電位 を第 3の半導体クラッド層 41と同電位とするものである。電気的分離領域の抵抗が十 分に高くない場合、電気的分離領域 49の外側の電位が上がり、主導波路部分以外 にバイアス電圧が力かってしまうという問題を排除できる。
[0062] つまり、本発明は、駆動電圧が低いという特徴を有する nin型へテロ構造を用いた 光変調器の特性を安定に実現するのに効果を発揮し、入力光電力の低減をとおして 光変調器モジュールの低消費電力化や低価格ィ匕に寄与することができる。なお、上 述した各実施例では、 InPと InAlGaAsを半導体材料とする半導体光電子導波路を 示したが、 AlGaAs系や InGaAsP系を含む他の III V族化合物半導体を用いた光 電子導波路構造にも同様に適用できる。
実施例 8
[0063] 上述した図 3に示した実施例 5の半導体光電子導波路は、 InPZlnGaAsP光変調 器の両側のクラッド層共に n型としたもの（いわゆる nin型構造)である力 このような構 成では、コア層 24に電圧をかける際に電子電流が流れない様に、電子に対するバリ ァ層を設ける必要があり、そのバリア層としては、コア層 24の下側に p型のドーピン層 を導入した半導体クラッド層 22を挿入して 、る。コア層 24の上部の n型クラッド層 26 の両脇を P型層とし、これを電気分離層 29としている。なお、 21は n型の第 3の半導 体クラッド層、 23は第 1の半導体クラッド層、 25は第 2の半導体クラッド層、 29— 1は第 4の半導体クラッド層 26, 29の接続導波路領域、及び 27, 28は電極である。
[0064] 図 3に示す nin型 InPZlnGaAsP光変調器の導波路構造においては、駆動電圧を 低減できるという優れた特徴を持つ力 コア層 24に少ないながらも光吸収があり、そ こで発生したホール力バリア層 22に蓄積し、その結果、電子に対するバリアが下がり 、リーク電流が発生するという現象（寄生フォトトランジスタ効果）が起こるという、さらに 解決すべき課題があることが判明した。すなわち、トランジスタ動作で言えば、ベース が開放状態で、ベースホール濃度が上昇すると、ェミッタ Zベース接合が順バイアス される状態となる。さら〖こ、順バイアスの電圧分だけコア層 24に力かる電圧も低下す るので、光波長や光強度によって変調特性が変わってしまうという結果をもたらし、こ れが変調器としての利用範囲を制限することとなる。
[0065] 図 6は、本発明に係る半導体光電子導波路の実施例 8を説明するための斜視図で 、図中符号 61は第 3の半導体クラッド層、 62は第 3の半導体クラッド層 61上に配置さ れた第 1の半導体クラッド層、 63は第 1の半導体クラッド層 62上に配置された半導体 コア層、 64は半導体コア層 63上に配置された第 2の半導体クラッド層、 65は第 2の 半導体クラッド層 64上に配置された第 5の半導体クラッド層、 66は第 5の半導体クラ ッド層 65上に配置された第 4の半導体クラッド層、 66-1は光変調領域、 66— 2は分 離領域、 66— 3は接続導波路領域、 67, 68は電極を示している。
[0066] まず、基板（図示していない)側から説明すると、第 3の半導体クラッド層 61は、 n型 の第 3の InPn形クラッド層、第 1の半導体クラッド層 62は、低ドーピング濃度で InPよ りもバンドギャップの小さい第 1の InGaAlAsクラッド層、半導体コア層 63は、電気光 学効果が動作光波長で有効に働き、光吸収が問題とならない程度に低くなる様にそ の構造が決められた半導体コア層である。本デバイス力 1. 5 m帯のデバイスであ れば、 InGaAlAsの GaZAl組成を変えた層を、それぞれ量子井戸層とバリア層にし た多重量子井戸構造とする。
[0067] 第 2の半導体クラッド層 64は、低ドーピング濃度で InPよりもバンドギャップの小さ ヽ 第 2の InGaAlAsクラッド層であり、さらに、このクラッド層 64上に、 65の p型 InPバリア 層（第 5の半導体クラッド層）を配置する。 [0068] 第 4の InPクラッド層 66は 3つの領域から成り、光変調領域 66— 1は n型 InP層から なり、分離領域 66— 2は p型 InP領域であり、その底面は p型 InPバリア層 65に接触す る。この p型 InP領域 66— 2は、例えば、第 3の半導体クラッド層 61から第 4の半導体ク ラッド層 66までの層の成長後に、分離領域 66— 2に相当する部分をエッチングで取り 除いて p型 InPを再成長させる力、あるいは第 4の半導体クラッド層 66の層の一部に イオン注入法で Beァクセプタを導入することにより形成できる。接続導波路領域 66— 3は、導電形は問わない InPである。
[0069] 電極 67と 68は金属電極であり、一方の電極 67に対して他方の電極 68を負の極性 としてコア層 63に電圧を印加する。金属電極 68は、光変調領域 66-1と分離領域 66 -2の両方の領域に電気的接触を取る。動作状態で使用する印加電圧範囲で、光変 調領域直下の第 1の半導体クラッド層 62から第 5の半導体クラッド層 65の層はすべ て、 n型 InPクラッド層 66—1と p型 InPバリア層 65との界面の一部の空乏化部分を除 き、ほとんど n型の中性を保つ様にドーピング濃度を決める。
[0070] 図 6に示すデバイスを光電子導波路として機能させるには、図 6に示すメサ構造の 断面と垂直な方向に光を伝搬させた状態で、電極 68に電気信号を入力し、 n型の第 3の InPn型クラッド層 61と n型 InP力もなる光変調領域 66— 1間に電圧を印加する。こ こで、 InPバリア層 65は p型であり、電子に対するポテンシャルバリアとして働くので、 光変調領域 66— 1からの電子注入が抑制され、リーク電流の発生が少な 、状態でコ ァ層 63に電圧を印加して、電気光学効果に基づく光位相の変調を行うことができる。
[0071] 通常、光変調器として光電子導波路を用いる際には、電圧が印加される光変調領 域、及びこの光変調領域の光入力 Z出力側に接続導波路領域 66— 3が配置され、 それらの間を電気的に分離する必要がある。本実施例の構造においては、図 6の分 離領域 66— 2で示した部分が選択的に p型領域 (p型 InP領域）となっており、これが 電気的分離領域となる。
[0072] n型 InPクラッド層 66— 1に電気的に接続された p型 InP領域 66— 2の導入は以下の 様な作用を持つ。すなわち、図 3に示した導波路構造では、上述したように、コア層 2 4の光吸収で発生したホールに伴う寄生フォトトランジスタ効果が起こってしまうが、本 実施例の構造では、空乏化したノリア層 65よりも p型 InP領域 (分離領域) 66— 2の方 力 電位が低いので、ホール力 ¾型 InP領域 (分離領域） 66— 2に流れこみ、バリア層 65中のホールの蓄積を抑制することができる。
実施例 9
[0073] 図 7は、本発明に係る半導体光電子導波路の実施例 9を説明するための斜視図で ある。上述した本発明の実施例 8では、 p型 InP領域 66— 2は光変調領域 66— 1の両 脇に配置されているが、導波路が長くなると、光吸収で発生したホールを p型 InP領 域 66— 2に効果的に吸収できなくなる。これを防ぐには、本発明の実施例 9の構造を 表わす図 7に示すように、 76 - 2の p型 InP領域を光変調領域内に多数配置すれば 良い。
[0074] 実施例 8の場合と同様に、これらの領域 76— 2は n型 InP領域 76— 1と電気的接触を 取る。ここで、 p型 InP領域 76— 2の縦方向の長さを短く取れば、ホール吸収の効果を 保持しつつ、 p型層の導入による光吸収の増大をごくわずかに抑えることが可能とな る。また、各 p型 InP領域 76— 2に電極 78が接続されて、これら領域 76— 2が同電位と なることから、これら領域が電気信号の伝搬に対しても、悪影響を与えることはない。
[0075] なお、 71は n型の第 3の半導体クラッド層、 72は第 3の半導体クラッド層 71上に配 置された第 1の半導体クラッド層、 73は第 1の半導体クラッド層 72上に配置された電 気光学効果を持つ半導体コア層、 74は半導体コア層 73上に配置された第 2の半導 体クラッド層、 75は第 2の半導体クラッド層 74上に配置された p型の第 5の半導体クラ ッド層、 76は第 5の半導体クラッド層 75上に配置された第 4の半導体クラッド層、 76- 3は第 4の半導体クラッド層の p型領域 (分離領域)、 76 - 4は第 4の半導体クラッド層 の接続導波路領域、 77は n型電極である。
実施例 10
[0076] 図 8は、本発明に係る半導体光電子導波路の実施例 10を説明するための斜視図 で、図中符号 81は n型の第 3の半導体クラッド層、 82は第 3の半導体クラッド層 81上 に配置された第 1の半導体クラッド層、 83は第 1の半導体クラッド層 82上に配置され た電気光学効果を有する半導体コア層、 84は半導体コア層 83上に配置された第 2 の半導体クラッド層、 85は第 2の半導体クラッド層 84上に配置された p型の第 5の半 導体クラッド層、 86は第 5の半導体クラッド層 85上に配置された第 4の半導体クラッド 層、 86— 1は第 4の半導体クラッド層の n型領域 (光変調領域)、 86— 2は第 4の半導 体クラッド層の P型領域 (分離領域)、 86 - 3は第 4の半導体クラッド層の接続導波路 領域、 87, 88は n型電極、 89は第 4の半導体クラッド層の接続導波路部分に形成さ れた電極、及び 90は第 4の半導体クラッド層の接続導波路部分を第 3のクラッド層と 同電位とする配線である。
[0077] 本実施例 10の半導体光電子導波路は、電気的分離領域として機能する p型 InP領 域 86 - 2を挟んで、光変調領域 86 - 1と反対側の第 4のクラッド層 (接続導波路部分） 86— 3のそれぞれに電極 89を形成し、この電極 89と第 3の半導体クラッド層 81上の 電極 87間に配線 90を接続して、接続導波領域 86— 3の電位を第 3のクラッド層 81と 同電位とする構成のものである。
[0078] この構成により、電気的分離領域 86— 2の抵抗が十分に高くない場合、電気的分離 領域の外側の電位が上がり、主導波路部分以外にバイアス電圧が力かってしまうと いう問題を排除できる。ここで、上述した接続導波領域の導電形は P, n,もしくは空 乏化層としても良い。いずれの場合も、光変調領域との間が順バイアスとなって電流 が流れる状態とはならな 、からである。
(その他の実施例）
上述した本発明の実施例 9, 10を組み合わせることも有効である。また、上述した 本発明の実施例 8, 9, 10では、 InPと InAlGaAsを材料とする例を述べた力 本発 明は AlGaAs系や InGaAsP系を含む他の III V族化合物半導体を用いた光電子導 波路構造にも同様に適用できる。このように、本発明の実施例は上述したものに限定 されず、特許請求の範囲に記載の範囲内であれば、材質等の置換、形状や個数の 変更、周知部品や公知技術との単なる組合せ等は、本発明の実施例に含まれる。
[0079] なお、本発明の半導体光電子導波路を半導体レーザと集積化する手法は、電界吸 収形光変調器と半導体レーザとを集積ィ匕する周知の手法と技術的に同じであること は、言うまでもない。
産業上の利用可能性
[0080] 本発明は、 nin型へテロ構造を用いた光電子導波路の電気的分離領域構造を有し 、長波長帯の超高速光変調器に用いる半導体光電子導波路に関するもので、従来 の凹部形成による電気的分離領域と比較して、光モードの伝搬に大きな影響を与え ることがなく、光ロスの問題を解決し、制御性よく安定に電気的分離領域構造を有す る半導体光電子導波路を提供することができる。また、本発明の半導体光電子導波 路は、長波長帯の超高速光変調器に用いることができ、高速光ネットワーク通信等に 大 ヽに寄与できると期待できる。

Claims

請求の範囲
[1] 電気光学効果を有する半導体コア層の一方主面及び他方主面の各々の面上に配 置された第 2の半導体クラッド層と、
前記半導体コア層の一方主面側に積層された前記第 2の半導体クラッド層上に配 置され、前記第 2の半導体クラッド層側が p型であり、前記第 2の半導体クラッド層とは 反対側が n型である pn接合層と、
前記 pn接合層上及び前記半導体コア層の他方主面側に積層された前記第 2の半 導体クラッド層上に配置され、 n型電極層として機能する第 3の半導体クラッド層と を備えたことを特徴とする半導体光電子導波路。
[2] 前記半導体コア層の一方主面及び他方主面の各々の面上と、前記第 2の半導体ク ラッド層との間に第 1の半導体クラッド層を配置し、
前記第 1の半導体クラッド層のバンドギャップは、前記半導体コア層のバンドギヤッ プよりも大きぐ
前記第 2の半導体クラッド層及び前記第 3の半導体クラッド層のバンドギャップの各 々は、前記第 1の半導体クラッド層のバンドギャップよりも大きいことを特徴とする請求 項 1に記載の半導体光電子導波路。
[3] 前記 pn接合層は、前記半導体光電子導波路の動作状態において、 p層全域が空 乏化する一方、 n層は少なくとも一部領域が空乏化するように、各々の層厚と不純物 濃度が設定されていることを特徴とする請求項 1又は 2に記載の半導体光電子導波 路。
[4] 前記 pn接合層の p層の不純物濃度が 1 X 1017cm— 3以上であり、 n層の不純物濃度 力 X 1017cm— 3以上であることを特徴とする請求項 1, 2又は 3に記載の半導体光電 子導波路。
[5] 前記 pn接合層の n層には、 n型不純物に加え深 ヽ準位を形成する不純物がドーピ ングされていることを特徴とする請求項 1乃至 4のいずれかに記載の半導体光電子導 波路。
[6] 前記 pn接合層の n層のバンドギャップエネルギは、該 pn接合層の p層のバンドギヤ ップエネルギよりも小さいことを特徴とする請求項 1乃至 5のいずれかに記載の半導 体光電子導波路。
[7] 前記 pn接合層の n層にドーピングされて 、る深 、準位の不純物は、 Feであることを 特徴とする請求項 5又は 6に記載の半導体光電子導波路。
[8] 有効な電気光学効果を有する半導体コア層と、
該半導体コア層の上下をそれぞれ挟み、かつ該半導体コア層よりもバンドギャップ の大きな第 1及び第 2の半導体クラッド層と、
該第 1及び第 2の半導体クラッド層の上下をそれぞれ挟み、 n型のドーパントを含む 第 3及び第 4の半導体クラッド層と、
基板側に前記第 1及び第 3の半導体クラッド層を配置し、該第 1の半導体クラッド層 と前記第 3の半導体クラッド層との間に配置され、 p型のドーパントを含み、かつ前記 半導体コア層よりもバンドギャップの大きな第 5の半導体層と、
前記第 4の半導体クラッド層に、イオン注入法による材料の改質を施して形成され た少なくとも 1つの電気的分離領域と、
前記第 4の半導体クラッド層の前記電気的分離領域以外の主領域及び前記第 3の 半導体クラッド層のそれぞれに個別に設けられた電極と
を備え、前記半導体コア層に電圧が印加されるようにしたことを特徴とする半導体 光電子導波路。
[9] 前記注入イオン種が、前記第 4の半導体クラッド層内でァクセプタ、もしくは深 、ド ナー Zァクセプタ対準位を形成する原子であることを特徴とする請求項 8に記載の半 導体光電子導波路。
[10] 前記第 4の半導体クラッド層に電気的分離領域が、 3領域以上あることを特徴とする 請求項 8又は 9に記載の半導体光電子導波路。
[11] 前記電気的分離領域を挟んで前記第 4の半導体クラッド層の主領域と反対側の前 記第 4の半導体クラッド層に電極が設けられ、前記第 3の半導体クラッド層の電極と接 続されていることを特徴とする請求項 8, 9又は 10に記載の半導体光電子導波路。
[12] 電気光学効果を有する半導体コア層と、
該半導体コア層の上下をそれぞれ挟み、かつ該半導体コア層よりもバンドギャップ の大きな第 1及び第 2の半導体クラッド層と、 該第 1の半導体クラッド層下に配置された n型のドーパントを含む第 3の半導体クラ ッド層と、
前記第 2の半導体クラッド層上に配置された第 4の半導体クラッド層と、 基板側に前記第 3の半導体クラッド層と前記第 1の半導体クラッド層が配置され、前 記第 2の半導体クラッド層と前記第 4の半導体クラッド層間に p型のドーパントを含み 前記半導体コア層のそれよりもバンドギャップの大きな第 5の半導体層と、
前記第 4のクラッド層内の一部に形成された n型の変調導波路の主領域と、 該主領域に隣接し、 p型の導電性を有し、前記主領域と共通の電極が接触している 分離領域と、
前記第 3の半導体クラッド層に設けられたもう一方の電極と
を備え、前記両電極を介して前記半導体コア層に電圧が印加されるようにしたこと を特徴とする半導体光電子導波路。
[13] 前記第 4のクラッド層内の前記 n形の変調導波路の主領域の一部を p型の導電性を 持つ領域とし、該 P型の導電性を持つ領域が n型主領域と電気的に共通の電極を持 つことを特徴とする請求項 12に記載の半導体光変調導波路。
[14] 前記 n型の変調導波路の主領域の外側両側の第 4のクラッド層に一対の電極が形 成され、該電極が前記第 3の半導体クラッド層の電極と接続されていることを特徴とす る請求項 12又は 13に記載の半導体光電子導波路。
PCT/JP2004/014600 2003-10-03 2004-10-04 半導体光電子導波路 WO2005033784A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04792011A EP1672410A4 (en) 2003-10-03 2004-10-04 PHOTO ELECTRON SEMICONDUCTOR WAVEGUIDE
US10/574,513 US7599595B2 (en) 2003-10-03 2004-10-04 Semiconductor optoelectronic waveguide
US12/219,061 US7787736B2 (en) 2003-10-03 2008-07-15 Semiconductor optoelectronic waveguide

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003-346287 2003-10-03
JP2003346285A JP2005116644A (ja) 2003-10-03 2003-10-03 半導体光電子導波路
JP2003-346285 2003-10-03
JP2003346287A JP4105618B2 (ja) 2003-10-03 2003-10-03 半導体光変調導波路

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10/574,513 A-371-Of-International US7599595B2 (en) 2003-10-03 2004-10-04 Semiconductor optoelectronic waveguide
US12/219,061 Division US7787736B2 (en) 2003-10-03 2008-07-15 Semiconductor optoelectronic waveguide

Publications (1)

Publication Number Publication Date
WO2005033784A1 true WO2005033784A1 (ja) 2005-04-14

Family

ID=34425355

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/014600 WO2005033784A1 (ja) 2003-10-03 2004-10-04 半導体光電子導波路

Country Status (3)

Country Link
US (2) US7599595B2 (ja)
EP (2) EP1672410A4 (ja)
WO (1) WO2005033784A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008107468A (ja) * 2006-10-24 2008-05-08 Ntt Electornics Corp 半導体光変調器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5265929B2 (ja) * 2008-01-10 2013-08-14 Ｎｔｔエレクトロニクス株式会社 半導体光変調器及び光変調装置
JP5831165B2 (ja) * 2011-11-21 2015-12-09 富士通株式会社 半導体光素子
CN111373312B (zh) * 2017-11-30 2023-08-04 三菱电机株式会社 半导体光调制器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231220A (ja) * 1990-02-07 1991-10-15 Nippon Telegr & Teleph Corp <Ntt> 半導体光素子
JPH0575212A (ja) * 1991-09-17 1993-03-26 Nippon Telegr & Teleph Corp <Ntt> 光非線形増幅素子
JPH05307200A (ja) * 1992-04-30 1993-11-19 Nippon Telegr & Teleph Corp <Ntt> 導波路型光スイッチ及びその製造方法
JPH0750403A (ja) * 1993-08-04 1995-02-21 Nippon Telegr & Teleph Corp <Ntt> 光マトリックススイッチ
JPH08335745A (ja) * 1995-06-07 1996-12-17 Fujitsu Ltd 半導体発光装置
JPH11133367A (ja) * 1997-10-31 1999-05-21 Oki Electric Ind Co Ltd 半導体光変調装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008717A (en) * 1989-03-03 1991-04-16 At&T Bell Laboratories Semiconductor device including cascaded modulation-doped quantum well heterostructures
US5684818A (en) * 1993-12-28 1997-11-04 Fujitsu Limited Stepped substrate semiconductor laser for emitting light at slant portion
US5647029A (en) 1995-11-27 1997-07-08 Lucent Technologies Inc. Traveling wave quantum well waveguide modulators using velocity matching for improved frequency performance
US6198853B1 (en) 1997-10-31 2001-03-06 Oki Electric Industry Co., Ltd. Semiconductor optical functional element
JP3839710B2 (ja) 2001-12-11 2006-11-01 富士通株式会社 半導体光変調器、マッハツェンダ型光変調器、及び光変調器一体型半導体レーザ
JP2003241152A (ja) * 2002-02-18 2003-08-27 Mitsubishi Electric Corp 半導体光変調器
JP2007516607A (ja) * 2003-05-29 2007-06-21 アプライド　マテリアルズ　インコーポレイテッド 埋込式導波路検出器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231220A (ja) * 1990-02-07 1991-10-15 Nippon Telegr & Teleph Corp <Ntt> 半導体光素子
JPH0575212A (ja) * 1991-09-17 1993-03-26 Nippon Telegr & Teleph Corp <Ntt> 光非線形増幅素子
JPH05307200A (ja) * 1992-04-30 1993-11-19 Nippon Telegr & Teleph Corp <Ntt> 導波路型光スイッチ及びその製造方法
JPH0750403A (ja) * 1993-08-04 1995-02-21 Nippon Telegr & Teleph Corp <Ntt> 光マトリックススイッチ
JPH08335745A (ja) * 1995-06-07 1996-12-17 Fujitsu Ltd 半導体発光装置
JPH11133367A (ja) * 1997-10-31 1999-05-21 Oki Electric Ind Co Ltd 半導体光変調装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1672410A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008107468A (ja) * 2006-10-24 2008-05-08 Ntt Electornics Corp 半導体光変調器
KR101045758B1 (ko) * 2006-10-24 2011-06-30 니폰덴신뎅와 가부시키가이샤 반도체 광변조기
US8031984B2 (en) 2006-10-24 2011-10-04 Ntt Electronics Corporation Semiconductor optical modulator

Also Published As

Publication number Publication date
US7599595B2 (en) 2009-10-06
US7787736B2 (en) 2010-08-31
EP1672410A1 (en) 2006-06-21
EP2000848A2 (en) 2008-12-10
EP1672410A8 (en) 2006-11-22
EP2000848B1 (en) 2012-12-12
US20080304786A1 (en) 2008-12-11
EP1672410A4 (en) 2008-02-20
US20070172184A1 (en) 2007-07-26
EP2000848A3 (en) 2009-06-24

Similar Documents

Publication Publication Date Title
US7711214B2 (en) Semiconductor optical modulator
JP2681044B2 (ja) 光変調器
US8031984B2 (en) Semiconductor optical modulator
US6198853B1 (en) Semiconductor optical functional element
US8401344B2 (en) Semiconductor optical modulator and optical modulating apparatus
WO2009119145A1 (ja) 導波路型半導体光変調器及びその製造方法
JP4047785B2 (ja) 半導体光電子導波路
CN100430780C (zh) 半导体光电子波导通路
US7787736B2 (en) Semiconductor optoelectronic waveguide
EP0487192B1 (en) Opto-electronic integrated circuit having a transmitter of long wavelength
US6897993B2 (en) Electroabsorption modulator, modulator laser device and method for producing an electroabsorption modulator
JP4105618B2 (ja) 半導体光変調導波路
US20240006844A1 (en) Semiconductor Optical Device
JP3795434B2 (ja) 光変調素子
WO2023233508A1 (ja) 半導体受光器および半導体素子
JP2508332B2 (ja) 集積型光変調器
EP1849037B1 (en) Optical modulator
JP4283079B2 (ja) 半導体光電子導波路
JPH02170118A (ja) 半導体光スイッチ
KR20110027549A (ko) 전기-광학 변조 소자

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480028898.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004792011

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004792011

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007172184

Country of ref document: US

Ref document number: 10574513

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10574513

Country of ref document: US