WO2005029577A1 - Structure d’interconnexion a faible constante dielectrique - Google Patents

Structure d’interconnexion a faible constante dielectrique Download PDF

Info

Publication number
WO2005029577A1
WO2005029577A1 PCT/FR2004/050435 FR2004050435W WO2005029577A1 WO 2005029577 A1 WO2005029577 A1 WO 2005029577A1 FR 2004050435 W FR2004050435 W FR 2004050435W WO 2005029577 A1 WO2005029577 A1 WO 2005029577A1
Authority
WO
WIPO (PCT)
Prior art keywords
dielectric material
support layer
interconnection structure
layer
dielectric constant
Prior art date
Application number
PCT/FR2004/050435
Other languages
English (en)
Inventor
Didier Louis
Original Assignee
Commissariat A L'energie Atomique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique filed Critical Commissariat A L'energie Atomique
Priority to US10/571,936 priority Critical patent/US7947594B2/en
Priority to EP04816197A priority patent/EP1665370A1/fr
Publication of WO2005029577A1 publication Critical patent/WO2005029577A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Definitions

  • the present invention relates to the field of interconnections in microelectronic circuits or devices. It relates to an improved interconnection structure, for example of the Damascene or / and low dielectric constant type, as well as various production methods. These structures make it possible to interconnect metal lines in microelectronic devices and apply in particular to interconnections using copper as conductive materials.
  • microelectronic device is meant any type of electronic circuit such as a chip, an integrated circuit, an electromechanical microsystem, etc.
  • dielectric materials are materials commonly called “lo -k materials” (in French “materials of low dielectric constant k”).
  • a “low-k” material is defined as a material having a dielectric constant k of less than 4.2, a value corresponding to the dielectric constant of the Si0 2 deposited by a plasma process.
  • a material called "high-k” in French “high k" is a material with a dielectric constant greater than 4.2.
  • Materials such as Si0 2 , materials of the USG type (USG for “undoped silicon glass”, in French “silicon oxide undoped”), materials of the SOG silicate or SOG siloxane type (SOG for “spin on glass”) , in French “silicon oxide deposited by rotation”) were previously used to form the insulating layer in interconnection structures.
  • materials of low dielectric constant k with a structure Si x OF y called materials FSG (for "Fluorinated silicon glass", in French “silicon oxide doped with fluorine") of dielectric constant between 3 and 3.5, and with hydrogen-type materials silsesquioxane (HSQ) or methylsilsesquioxane (MSQ) or phenylsilsesquioxane.
  • FSG for "Fluorinated silicon glass", in French “silicon oxide doped with fluorine
  • HQ silsesquioxane
  • MSQ methylsilsesquioxane
  • phenylsilsesquioxane phenylsilsesquioxane
  • the insulating layer is made based r a low dielectric constant material or "low-k"
  • the latter is generally deposited in layers separated by an etch stop layer JPAR example base of Si0 2 or Si 3 N.
  • the use of the dielectric material of low dielectric constant therefore generally complicates the process for producing the insulating layer produced subsequently.
  • the insulating layer was inorganic in nature, based on materials such as Si0 2 , the masking and etching steps posed no problem.
  • the realization of interconnection structures comprising an insulating layer based on a material of low dielectric constant proves to be much more complex.
  • the masking step requires the use of a masking layer which is more selective with respect to the "low-k" material than a single layer of photosensitive resin.
  • the masking layer is therefore generally a hard mask layer, for example made of Si0 2 , or SiC, or Si 3 N 4 coupled to a layer of openwork photosensitive resin.
  • This process uses pickling or cleaning solutions or a plasma 0 2 which tend to modify the chemical nature of the insulating layer, by consuming the carbon included in an organic and porous dielectric material forming the insulating layer. This has the consequence of weakening the structure of the insulating layer. However, it turns out that the lower the dielectric constant of dielectric materials of organic and porous nature (criterion that one is looking for), the more fragile the structure of the initial insulating layer. Furthermore, the pickling or cleaning solutions or the plasma 0 2 tend to penetrate inside the possible porosities of the dielectric material, thus considerably modifying the nature and can cause "poisoning" phenomena of layers deposited subsequently. .
  • a method for carrying out the stripping processes of the masking layer while reducing the alteration of the "low-k” insulating layer is mentioned in document [1] referenced at the end of this description.
  • this method only partially reduces the deterioration of the insulating layer.
  • the creation of interconnection structures, in particular of the Damascene type includes a step of deposition, for example by CVD method (CVD for "chemical vapor deposition” or “chemical vapor deposition”). ) or electrolysis of a metallic material. The metallic material then tends to diffuse through the walls of the holes and thus penetrate into the insulating layer.
  • a known method consists in producing a “diffusion barrier” layer based for example on TiN or TaN on the walls of the vertical orifices and trenches.
  • This diffusion barrier layer is produced for example by chemical vapor deposition (CVD) method, or for example by vapor deposition of an atomic layer (ALCVD, "A1CVD” meaning "atomic layer chemical vapor deposition” according to English terminology - Saxon) thanks to the use of precursor gases.
  • CVD chemical vapor deposition
  • A1CVD atomic layer
  • these Precursor gases also tend to diffuse in the porosities of the dielectric material with low dielectric constant.
  • the subject of the present invention is a method for producing an interconnection structure comprising: a) making an insulating layer on a microelectronic device based on a first dielectric material of density di and dielectric constant ki, and at least one hole in this layer, b) making on the hole walls , selective with respect to the microelectronic device, of a support layer, c) the deposition, in the hole, of a conductive material.
  • the support layer holds the metal connection element and allows interconnections with metal connection elements having a high aspect ratio to be formed. The latter is carried out in step b), so as to surround the lateral faces of the metallic element, without interfering with the electrical connection between this element and the microelectronic device.
  • the support layer is preferably made of a material with a density d 3 greater than the density di of the material forming the insulating layer. It can be made from a material with a dielectric constant k 3 > 4.2, therefore from a “high-k” type material, so that it does not lower the conductivity of the interconnection structure. .
  • the support layer can also be made from a refractory material, so as to withstand high temperatures during subsequent process steps. This support layer can for example be made based on a metal oxide or a ceramic material. It can also be produced on the basis of a dielectric material chosen from the following materials: Hf0 2 , Zr0 2 , Ti0 2 , Y 2 0 3 , Cr0 2 .
  • step b) can comprise: - the deposition of the support layer on the walls and at the bottom of the hole, - the removal of the. support layer at the bottom of the hole.
  • step b) can advantageously comprise the deposition of the support layer, on the hole walls and which is selective with respect to the microelectronic device.
  • the present invention also provides a method for producing an interconnection structure comprising at least one insulating layer based on a dielectric material with a low dielectric constant which is easier to produce than those according to the prior art.
  • the invention leads to obtaining better quality interconnection structures than with the methods according to the prior art, in particular by allowing the material to have a low constant. dielectric to remain intact after its formation.
  • the method can also comprise: at least partial removal of the first dielectric material and its replacement by a second dielectric material of dielectric constant k 2 ⁇ ki.
  • the metallic connection element is produced in or through an insulating layer based on a first dielectric material of dielectric constant ki, for example of the type whose integration is known and without, for example, its etching being complex.
  • This first dielectric material can be of mineral nature such as Si0 2, for example deposited by plasma, easy to work.
  • a second dielectric material of low dielectric constant k 2 , generally having better insulation properties than the first, but generally also more complex to work with.
  • the creation of interconnection structures with a low dielectric constant is first simplified. The quality of these structures is then improved, in particular by strengthening the solidity of the insulating layer.
  • the dielectric material of low constant k 2 constituting the final insulating layer, is added at the end of the production process; it has therefore been preserved from masking, etching and stripping steps which may alter it.
  • the support layer keeps the metal connection element when the first dielectric material is removed and then to support metal connection elements having high aspect ratios.
  • the support layer also makes it possible to protect the metallic connection element against a chemical attack such as for example an attack with hydrofluoric acid, during the removal of the first dielectric material.
  • the support layer is preferably insensitive to the process for removing the first dielectric material, for example produced by etching or chemical attack with hydrofluoric acid.
  • the first dielectric material can be of inorganic nature.
  • It can also be mineral in nature and can comprise one of the following materials: Si0 2 , fluorinated silicon oxide (FSG), undoped silicon oxide (USG), a plasma-deposited silicon oxide, a doped silicon oxide phosphorus (PSG) or boron doped (BPSG).
  • FSG fluorinated silicon oxide
  • USG undoped silicon oxide
  • PSG doped silicon oxide phosphorus
  • BPSG boron doped
  • ki can be greater than or equal to 3 or
  • the first dielectric material can be chosen for its simplicity of integration, more than for its insulating properties.
  • Materials of a mineral nature such as Si0 2 , which are relatively easy to work with, generally have a dielectric constant greater than or equal to 3.
  • the second dielectric material may comprise a polymer or be based on a polymer such as a poly (silsesquioxane) such as hydrogen silsesquioxane (HSQ) or an aromatic polymer such as SiLK®, FLARE®, VELOX®. It can also be organic in nature or based on an organic polymer such as polyarylether (PAE), or benzocyclobutene (BCB).
  • the second dielectric material may be of mineral nature, for example based on a material based on nanoporous silicon oxide or on a fluorinated silicon oxide. It can include porosities. Thus, it can for example be based on a nanoporous silicon oxide, or on a porous polymer.
  • the dielectric constant k 2 can be chosen to be less than 4.2, or 3.5, or 3 in which case it is a “low-k” type material having good insulating properties. The dielectric constant k 2 may even reach a value less than 2 depending on its nature (organic or inorganic, porous or not, etc.) and the deposition process used.
  • the metallic connection element can comprise a metal or metal alloy based on a material chosen from the following materials: copper, tungsten, aluminum, silver, nickel, gold, zinc.
  • a metal or metal alloy based on a material chosen from the following materials: copper, tungsten, aluminum, silver, nickel, gold, zinc.
  • the removal of the first dielectric material it can be carried out by chemical etching using a solution based on hydrofluoric acid (HF) of given attack speed and concentration. Depending on the duration of the etching, the first dielectric material may be partially or completely removed.
  • the replacement of the first dielectric material by the second dielectric material can understand the deposition of the second dielectric material by chemical vapor deposition (CVD) method, by centrifugation coating or by plasma assisted chemical vapor deposition (PECVD or “plasma enhanced CVD” according to English terminology).
  • CVD chemical vapor deposition
  • PECVD plasma assisted chemical vapor deposition
  • the present invention also relates to an interconnection structure comprising: - at least one insulating layer based on a dielectric material covering said microelectronic device, - at least one metallic connection element formed in this insulating layer and in contact with said microelectronic device r - and at least one support layer based on a dielectric material, for example with a dielectric constant k 3 greater than or equal to 4.2, at least partially coating the metallic connection element.
  • the insulating layer can be based on a dielectric material with a low dielectric constant k 2 of less than 4.2.
  • the support layer may comprise a ceramic material or a metal oxide, or also a material from the following materials: Hf0 2 Zr0 2 , Ti0 2 , Y 2 0 3 , Cr0 2 .
  • said interconnection structure according to the invention can be included in an electromechanical micro-system (MEMS).
  • MEMS electromechanical micro-system
  • FIGS. 4A-4H represent different stages of an example of a method for producing an interconnection structure with a low dielectric constant according to the invention
  • FIG. 5 represents a microelectronic system according to the invention.
  • the different parts shown in the figures are not necessarily shown on a uniform scale, to make the figures more readable.
  • an interconnection structure of the Damascene type As illustrated in FIG. 1A, starting from an interconnection structure comprising at least one insulating layer 10 based on a material dielectric 13 of dielectric constant ki, for example greater than 3, or 3.5, or 4.2 and a connection element 12 formed in, or through, this insulating layer 10, the dielectric material is at least partially removed 13 of the insulating layer 10. This elimination is done for example by chemical etching based on hydrofluoric acid HF, for example of mass concentration less than 50%, and for a duration of the order of for example 1 to 2 minutes.
  • hydrofluoric acid HF for example of mass concentration less than 50%
  • This operation can be carried out for example in a deoxygenated bath obtained by bubbling nitrogen in order to avoid corrosion of the metallic connection element 12.
  • the material 13 removed is replaced by a second dielectric material 16 of dielectric constant k 2 less than or equal to ki, for example by PECVD deposition or by coating by centrifugation.
  • This second material 16 is preferably of the “low k” type, the constant k 2 being for example less than 4.2 or 3.5 or 3.
  • This second dielectric material 16 can be based on a polymer such as '' a polyarylether (PAE), or an aromatic polymer such as SiLK ®, or FLARE ®, or VELOX ®. It can be organic.
  • the final structure therefore comprises at least one metallic connection element 12 integrated into an insulating layer 10 based on a dielectric material 16 with a low dielectric constant. It allows the connection of the metallic connection element 12 with at least one conductive area 18 of a microelectronic device 14.
  • FIG. 2A represents a perforated insulating layer 10 comprising one or more holes 22, based on a dielectric material 13 of density di, resting on a support or microelectronic device 14 before formation of at least one contact element.
  • the holes 22 reveal conductive areas 18 of the support or device 14.
  • the material of the insulating layer 10 has meanwhile any dielectric constant ki, for example greater than 3 or 3.5 or 4.2.
  • the support layer 20 of thickness for example between 3 and 10 nanometers and resting on the insulating layer 10 and on the walls of the holes 22, without the bottom of the latter being covered.
  • the support layer 20 can be produced by a selective deposition with respect to the support or microelectronic device 14, so as to cover only the insulating layer 10 and the walls of the holes 22, without covering the bottom of the latter (FIG. 2B). This deposition can be carried out for example by means of a chemical vapor deposition method of an atomic layer (ALCVD) or (ALD).
  • the support layer 20 can be made from a material having a density d 3 greater than the density di of the dielectric material 13 and preferably insensitive to chemical attack such as etching with hydrofluoric acid.
  • the material forming the support layer 20 may be a ceramic material, preferably of high mechanical strength, or a refractory material, or a metal oxide, or a material chosen from the following materials: HfO 2 , Zr0 2 , Ti0 2 , CrO 2 , Y 2 0 3 , AIN, ln 2 0 3 , Sn0 2 , Ga 2 0 3 , CdTe, HgTe, which are generally little or not sensitive to etching. hydrofluoric acid.
  • the deposit ALD of the material forming the support layer 20, for example based on HfO 2 can be integrated over the entire surface of the insulating layer 10. This deposit can be preceded by a step of cleaning the holes 22 r for example using a solution based on ozone, hydrofluoric acid and hydrochloric acid. Said solution can also prepare the deposition of the support layer 20. In fact, it allows the creation of nucleation sites comprising the -OH structure to facilitate adhesion of the support layer 20.
  • the support layer 20 can be used to hold the metallic connection element formed in the holes 22 of the perforated insulating layer 10, during an operation such as than that mentioned above (in connection with FIGS. 1A and 1B), elimination of at least part of the dielectric material 13.
  • connection element metallic 12 for example by physical vapor deposition (PVD) of a conductive material.
  • PVD physical vapor deposition
  • FIG. 2C a connection element 12 as illustrated in FIG. 2C, which can itself be followed by a step of at least partial elimination of the layer 10 and replacement with a dielectric material of constant k 2 as explained above.
  • the support layer 20 can be produced by deposition on the insulating layer 10, on the walls of the holes 22 and at the bottom of the latter (FIG. 3). In this case, the portion of the support layer 10 covering the bottom of the holes 22 is then etched before the step (previously described in connection with FIG. 2C) of forming the connection element 12.
  • a protective layer 102 is deposited, for example based on a material such as SiC, Si 3 N 4 on at least one conductive zone 101, for example made of copper, flush on the surface of a microelectronic device 100.
  • the microelectronic device 100 may be all or part of a chip r of a substrate, of an integrated circuit, of a MEMS (micro-electro-mechanical system).
  • the conductive area 101 may for example be a line or a metal pad, for example made of copper.
  • the protective layer 102 serves as a rampart to preserve the conductive area 101, for example during etching steps carried out subsequently.
  • the insulating layer 103 is produced by at least one deposit, by example by a chemical vapor deposition (CVD) method, of a dielectric material 104 of dielectric constant ki.
  • the dielectric material 104 can be of mineral nature, it is for example a material called "high-k" (in French "material of high dielectric constant”). It can also have a dielectric constant ki greater than 3 or 3.5 or between 3 and 3.5 or 3 and 4.2.
  • the dielectric material 104 may for example be Si0 2 , or an undoped silicon oxide (USG), or a fluorinated silicon oxide (FSG), or a plasma-deposited silicon oxide (FIG. 4A). Then (FIG. 4B), one or more holes 105 are made in the insulating layer 103 revealing the protective layer 102 and in alignment with the conductive zone 101.
  • the holes 105 comprise at least one vertical orifice 106, for example of depth between 100 to 1000 nanometers, or 10 to. 100 micrometers, revealing the protective layer 102.
  • a horizontal trench 107 can also be produced as an extension of the vertical orifice. It is generally wider than the vertical opening.
  • Holes are thus produced each comprising a first part in the form of one or more trenches, which correspond to the future location of horizontal conductive lines, and a second part in the form of one or more vertical orifices, which correspond to the future location of vertical conductive lines.
  • the holes are, for example, produced by a process which comprises the steps consisting in first carrying out a photolithography using a layer of photosensitive resin, for example based on polyimide which is exposed, then which is develops to form a layer of openwork photosensitive resin. An anisotropic etching of the insulating layer is then carried out through the openwork photosensitive resin layer.
  • the photosensitive resin layer is removed by the stripping or "pickling" process using, for example, a 0 2 / H 2 plasma.
  • we can perform on the insulating layer by chemical layer deposition method atomic vapor phase (ALCVD) or (ALD), the deposition of a layer called “support layer” 108, for example between 3 and 10 nanometers thick, as already described above in connection with FIG. 2B.
  • the support layer 108 can be used in particular to maintain a metallic connection element subsequently formed in the holes 105.
  • the ALD deposition of the material forming the support layer 108 is preferably consistent throughout the surface of the insulating layer 103.
  • the support layer can be produced selectively with respect to the protective layer 102 exposed by the vertical opening 106.
  • the support layer can be formed 108, for example by selective deposition with respect to the protective layer 120 so as to cover the insulating layer 103 without covering the bottom of the holes 105 (FIG. 4C).
  • the support layer is preferably made with a uniform thickness.
  • the protective layer 102 is etched selectively, by a conventional method, at the bottom of the holes 105 (FIG. 3D), without reaching the support layer 108.
  • a metallic material is deposited or electrolysed 109 based for example on copper, or tungsten, or aluminum, or silver, or nickel, or zinc, or gold, etc. to fill the holes 105.
  • the deposition can be carried out by a method such as physical vapor deposition (PVD).
  • PVD physical vapor deposition
  • the support layer 108 covering the walls holes 105 can also serve as a metal diffusion barrier. It then protects the insulating layer 103 from the diffusion of the metallic material 109 during and after the electrolysis or the deposition of the metallic material.
  • the deposition or electrolysis of metallic material 109 generally extends beyond the surface of the holes and completely covers the support layer 108 resting on the insulating layer 104 (FIG. 4E).
  • a step of polishing the deposit of metallic material 109 and at least partially of the support layer 108 is then carried out until reaching the height of the mouth of the holes.
  • the polishing can be carried out for example by chemical mechanical polishing method (CMP).
  • CMP chemical mechanical polishing method
  • the vertical opening of the filled holes forms at least one vertical conductive line 111. If there is also a horizontal trench, it forms, once filled, at least one horizontal conductive line 112.
  • the set of conductive lines forms an element metal connection 110 which is interconnected with, for example, the conductive area 101 of the microelectronic device ( Figure 4F).
  • This metallic connection element can have a high aspect ratio.
  • An interconnection structure comprising at least one insulating layer 103 based on a dielectric material 104 of dielectric constant ki and at least one metallic connection element 110 has thus been produced.
  • the dielectric material 104 of dielectric constant ki such as Si0 2
  • HF hydrofluoric acid
  • This operation can be carried out for example in an oxygen-free bath obtained by bubbling nitrogen in order to avoid corrosion of the metallic connection element.
  • the metallic connection element is further protected from attack by the HF by the support layer 108, preferably little or not sensitive to this attack.
  • the second dielectric material 113 is deposited for example by chemical vapor deposition method assisted by plasma (PECVD), or by coating by centrifugation. It is for example of the “low-k” or “low dielectric constant” type so that k 2 is for example less than 4.2 or 3.5 or 3.
  • the second dielectric material can be based on a polymer such as a polyarylether (PAE), or an aromatic polymer such as SiLK®, or FLARE®, or VELOX®. It can be organic. It can be based on benzocyclobutene (PCB), based on polytetrafluoroethylene (PTFE) r based on a xerogel comprising a molecule of general formula R '- [Si (OMe) 3] n.
  • the second dielectric material 113 of dielectric constant k 2 can also be for example of mineral nature such as a fluorinated silicon oxide. It can also include porosities 114 such as for example a nanoporous silicon oxide.
  • the second dielectric material 113 can be deposited by coating by centrifugation.
  • an interconnection structure has been formed comprising or comprising at least one insulating layer 103 based on a dielectric material 113 of low dielectric constant k 2 , at least one metallic connection element 110 formed in this insulating layer 103, and , optionally, at least one support layer 108.
  • FIG. 5 represents a system comprising a first microelectronic device 100 and a second microelectronic device 200 connected to each other via an interconnection structure 300 according to the invention and comprising at least one insulating layer 103 based on a dielectric material 113 of low dielectric constant k 2 for example less than 4.2, at least one metallic connection element 110 formed in this insulating layer 103, and at least one support layer 108 coating the metallic connection element.
  • the device 100 can be a chip or an integrated circuit or an electromechanical microsystem, or any type of electronic circuit. The same applies to the 200- Documents cited:

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

L’invention concerne un procédé de réalisation d’une structure d’interconnexion. La structure d’interconnexion comprend au moins une couche isolante (103) à faible constante diélectrique et au moins un élément de connexion métallique (110) enrobé d’une couche de soutien et pouvant se connecter à au moins une zone conductrice (101) d’un dispositif microélectronique (100). L’invention concerne également une structure d’interconnexion à faible constante diélectrique améliorée. L’invention se rapporte en particulier aux structures d’interconnexions de niveaux de métal de dans de nombreux circuits intégrés.

Description

STRUCTURE D'INTERCONNEXION A FAIBLE CONSTANTE DIELECTRIQUE
DESCRIPTION
DOMAINE TECHNIQUE La présente - invention se rapporte au domaine des interconnexions dans les circuits ou dispositifs microélectroniques. Elle concerne une structure d'interconnexion améliorée, par exemple de type Damascène ou/et à faible constante diélectrique, ainsi que divers procédés de réalisation. Ces structures permettent d'interconnecter des lignes de métal dans les dispositifs microélectroniques et s ' appliquent en particulier aux interconnexions utilisant du cuivre comme matériaux conducteurs . Par dispositif microélectronique, on entend tout type de circuit électronique tel qu'une puce, un circuit intégré, un microsystème électromécanique, etc.
ETAT DE LA TECHNIQUE ANTERIEURE L'amélioration des performances des circuits intégrés (vitesse, faible consommation) , a conduit à l'emploi d'un métal meilleur conducteur que l'aluminium pour réaliser des structures d'interconnexion. Le cuivre, qui a une résistivité deux fois plus faible que l'aluminium s'est avéré un bon candidat. La gravure du cuivre n'étant pas maîtrisable industriellement, une méthode appelée méthode "Damascène" est utilisée pour réaliser des structures d'interconnexions employant du cuivre. Cette méthode met en oeuvre un dépôt d'au moins une couche isolante sur une zone conductrice d'un dispositif microélectronique, suivi d'une gravure de trous et/ou des tranchées dans cette couche isolante, puis du dépôt et du polissage d'au moins une couche conductrice, comme le cuivre, dans les trous et/ou les tranchées . Pour améliorer les performances des circuits intégrés on peut chercher à réaliser des couches isolantes avec des matériaux diélectriques de constante diélectrique k de plus en plus faible. Les matériaux diélectriques nouvellement utilisés sont des matériaux communément appelés "matériaux lo -k" (en français "matériaux de constante diélectrique k faible") . On définit un matériau "low-k" comme un matériau ayant une constante diélectrique k inférieure à 4,2, valeur correspondant à la constante diélectrique du Si02 déposé par un procédé plasma. Respectivement un matériau dit « high-k » (en français "k élevé") est un matériau de constante diélectrique supérieure à 4,2. Les matériaux tels que le Si02, les matériaux de type USG (USG pour « undoped silicon glass », en français « oxyde de silicium non dopé ») , les matériaux de type SOG silicate ou SOG siloxane (SOG pour « spin on glass », en français « oxyde de silicium déposé par rotation ») étaient auparavant utilisés pour former la couche isolante dans les structures d' interconnexions . Ils ont progressivement laissé place à des matériaux de faible constante diélectrique k de structure SixOFy appelés matériaux FSG (pour « fluorinated silicon glass », en français « oxyde de silicium dopé au fluor ») de constante diélectrique comprise entre 3 et 3,5, et aux matériaux de type hydrogène silsesquioxane (HSQ) ou méthylsilsesquioxane (MSQ) ou phénylsilsesquioxane. Le but étant d'arriver à intégrer des matériaux diélectriques dont la constante diélectrique est la plus faible possible, on tente de se rapprocher de la constante diélectrique de l'air (égale à 1) . Pour cela, les matériaux diélectriques « low-k » récemment développés ont de plus en plus urne nature organique et contiennent des porosités. Ces matériaux présentent l'inconvénient d'être beaucoup plus difficiles à intégrer que les matériaux de na_ture minérale comme le Si02. Par ailleurs, dans le cas où la couche isolante est réalisée à base dr un matériau de faible constante diélectrique ou « low-k », celui-ci est généralement déposé en couches successives séparées par une couche d'arrêt de gravure jpar exemple à base de Si02 ou Si3N . L'emploi du matériau diélectrique de faible constante diélectrique complexifie donc en général le procédé de réalisation de la couche isolante réalisée ultérieurement. Tant que la couche isolante était de nature inorganique, à base de matériaux tels que le Si02, les étapes de masquage et de gravure ne posaient aucun problème . La réalisation de structures d'interconnexions comprenant une couche isolante à base d'un matériau de faible constante diélectrique s'avère beaucoup plus complexe. Tout d'abord, avec une couche isolante à base de matériau organique de faible constante diélectrique, l'étape de masquage nécessite l'emploi d'une couche de masquage plus sélective vis-à-vis du matériau "low-k" qu'une simple couche de résine photosensible. La couche de masquage est donc généralement une couche de masque dur par exemple en Si02, ou SiC, ou Si3N4 couplée à une couche de résine photosensible ajourée. Ensuite, une fois les trous réalisés, l'élimination de la couche de masquage sans altérer la couche isolante s'avère très délicate. Le procédé pour éliminer la couche de masquage est appelé procédé de "stripping" ou décapage. Ce procédé utilise des solutions de décapage ou de nettoyage ou un plasma 02 qui ont tendance à modifier la nature chimique de la couche isolante, en consommant le carbone compris dans un matériau diélectrique organique et poreux formant la couche isolante. Ceci a pour conséquence d'affaiblir la structure de la couche isolante. Or, il s'avère que plus la constante diélectrique des matériaux diélectriques de nature organique et poreux est faible (critère que l'on recherche), plus la structure de la couche isolante initiale est fragile. Par ailleurs, les solutions de décapage ou de nettoyage ou le plasma 02 ont tendance à pénétrer à l'intérieur des éventuelles porosités du matériau diélectrique, en modifiant ainsi considérablement la nature et peuvent occasionner des phénomènes "d'empoisonnement" de couches déposées ultérieurement. Une méthode pour réaliser les procédés de décapage de la couche de masquage tout en réduisant l'altération de la couche isolante "low-k" est évoquée dans le document [1] référencé à la fin de la présente description. Il s'agit d'utiliser un plasma à base d'hydrogène par exemple N2/H2 à la place des solutions de décapage ou du plasma 02 traditionnels . Cette méthode ne réduit néanmoins que partiellement 1 ' altération oie la couche isolante. En outre, et comme déjà indiqué ci-dessus, la constitution de structures d'interconnexions, notamment de type Damascène, comprend une étape oie dépôt par exemple par méthode CVD (CVD pour "chemical vapor déposition" ou "dépôt chimique en phase vapeur" ) ou d'electrolyse d'un matériau métallique. Le matériau métallique a alors tendance à diffuser à travers les parois des trous et pénétrer ainsi dans la couche isolante. Lors de l'utilisation de la structure d'interconnexion, des courants de fuite pourront alors apparaître à cause de la présence de matériau métallique dans la couche isolante. Pour remédier à ce problème, une méthode connue, consiste à réaliser une couche « barrière de diffusion » à base par exemple de TiN ou TaN sur les parois des orifices verticaux et des tranchées. Cette couche barrière de diffusion est réalisée par exemple par méthode de dépôt chimique en phase vapeur (CVD) , ou par exemple par dépôt en phase vapeur de couche atomique (ALCVD, « A1CVD » signifiant "atomic layer chemical vapor déposition" selon la terminologie anglo- saxonne) grâce à l'emploi de gaz précurseurs. Mais ces gaz précurseurs ont également tendance à diffuser dans les porosités du matériau diélectrique à faible constante diélectrique . Le document [2 ] référencé à la fin de la présente description, montre que l'utilisation d'un plasma à base d'hydrogène, par exemple N2/H2, à l'étape de décapage de la résine de masquage, avant l'étape de dépôt de la couche barrière de diffusion, permet d'améliorer l'étanchéité des parois des trous, en plus de supprimer la couche de masquage. Néanmoins l'ensemble du procédé reste complexe et difficile à mettre en œuvre. Pour améliorer les performances des circuits intégrés , on peut chercher également à réaliser des structures d'interconnexions dotées d'un élément de conducteur ou d'un élément de connexion métallique ayant un rapport de forme élevé. Cette caractéristique aj oute une difficulté supplémentaire aux procédés de réalisation et s'avère souvent incompatible avec celle qui est de former des interconnexions dotées d' un diélectrique de constante diélectrique la plus faible possible. Il se pose donc de manière plus générale, le problème de trouver une structure d' interconnexion de type damascène; améliorée, ainsi qu'un nouveau procédé de réalisation de structures d'interconnexions de type Damascène.
EXPOSÉ DE L'INVENTION La présente invention a pour objet un procédé de réalisation d'une structure d'interconnexion comprenant : a) la réalisation sur un dispositif microélectronique d'une couche isolante à base d'un premier matériau diélectrique de densité di et de constante diélectrique ki, et d'au moins un trou dans cette couche, b) la réalisation sur les parois de trou, sélective vis-à-vis du dispositif microélectronique, d'une couche de soutien, c) le dépôt, dans le trou, d'un matériau conducteur. La couche de soutien maintient l'élément de connexion métallique et permet de former des interconnexions dotées d'éléments de connexions métalliques ayant un rapport de forme élevé. Cette dernière est réalisée à l'étape b) , de manière à entourer les faces latérales de l'élément métallique, sans gêner la connexion électrique entre cet élément et le dispositif microélectronique. La couche de soutien est de préférence réalisée dans un matériau de densité d3 supérieure à la densité di du matériau formant la couche isolante. Elle peut être réalisée à base d'un matériau de constante diélectrique k3 > 4,2, donc d'un matériau de type « high-k », de sorte qu'elle ne fasse pas baisser la conductivité de la structure d'interconnexion. La couche de soutien peut être également réalisée à base d'un matériau réfractaire, de façon à résister à des températures importantes lors d'étapes de procédé ultérieures . Cette couche de soutien peut par exemple être réalisée à base d'un oxyde métallique ou d'un matériau céramique. Elle peut également être réalisée à base d'un matériau diélectrique choisi parmi les matériaux suivants: Hf02, Zr02, Ti02, Y203, Cr02. Elle peut être éga.lement ré alisée à base d'un matériau choisi parmi les suivants In203, Sn02, Ga203, CdTe, HgTe, AIN. La couche de soutien est de préférence fine et conforme. Elle peut être réalisée par un procédé de dépôt chimique de couche atomique en phase vapeur (ALCVD) qui peut permettre d obtenir une couche de soutien d'épaisseur très faible, par exemple comprise entre 6 et 8 nanomètres, et uniforme. Selon un premier mode de réalisation, l'étape b) peut comprendre : - le dépôt de la couche de soutien sur les parois et au fond de trou, - le retrait de la. couche de soutien au fond de trou. Selon un deuxième mode de réalisation l'étape b) peut, de manière avantageuse, comprendre le dépôt de la couche de soutien, sur les parois de trou et sélectif vis-à-vis du dispositif microélectronique. La présente invention propose également un procédé de réalisation d'une structure d'interconnexion comprenant au moins une couche isolante à base d'un matériau diélectrique à faible constante diélectrique plus simple à réaliser que ceux suivant l'art antérieur. De plus l'invention conduit à l'obtention de structures d'interconnexions de meilleure qualité qu'avec les procédés suivant l'art antérieur, notamment en permettant au matériau à faible constante diélectrique de rester intact après sa formation. Selon un mode de réalisation particulier, le procédé peut comprendre en outre : le retrait au moins partiel du premier matériau diélectrique et son remplacement par un deuxième matériau diélectrique de constante diélectrique k2 < ki . Ainsi, on réalise l'élément de connexion métallique dans ou à travers une couche isolante à base d'un premier matériau diélectrique de constante diélectrique ki, par exemple du type dont l'intégration est connue et sans que par exemple sa gravure soit complexe . Ce premier matériau diélectrique peut être de nature minérale comme le Si02 par exemple déposé par plasma, facile à travailler. Ensuite, une fois l'élément de connexion réalisé, on retire tout ou partie du premier matériau diélectrique pour le remplacer par un deuxième matériau diélectrique, de constante diélectrique k2 faible, ayant généralement de meilleures propriétés d'isolation que le premier, mais généralement aussi plus complexe à travailler. De cette manière, on simplifie tout d'abord la réalisation de structures d' interconnexions à faible constante diélectrique. On améliore ensuite la qualité de ces structures, notamment en renforçant la solidité de la couche isolante. En effet, le matériau diélectrique de constante k2 faible, constitutif de la couche isolante finale, est rapporté à la fin du procédé de réalisation ; il a donc été préservé d'étapes de masquage, de gravure et de décapage pouvant l'altérer. La couche de soutien permet de maintenir l'élément de connexion métallique lorsque le premier matériau diélectrique est retiré et de supporter alors des éléments de connexions métalliques ayant des rapports de forme élevés . La couche de soutien permet également de protéger l'élément de connexion métallique contre une attaque chimique tel le que par exemple une attaque à l'acide fluorhydrique, lors du retrait du premier matériau diélectrique. La couche de soutien est de préférence insensible au procédé de retrait du premier matériau diélectrique, par exemple réalisé par gravure ou attaque chimique à l'acide f uorhydrique. Selon un mode de réalisation du procédé, le premier matériau diélectrique peut être de nature inorganique. Il peut être aussi de nature minérale et peut comprendre l'un des matériaux suivants: Si02, oxyde de silicium fluoré (FSG) , oxyde de silicium non dopé (USG) , un oxyde de silicium déposé par plasma, un oxyde de silicium dopé au phosphore (PSG) ou dopé au bore (BPSG) . ki peut être supérieur ou égal à 3 ou à
3,5 ou à 4,2. Ainsi, le premier matériau diélectrique peut être choisi pour sa simplicité d'intégration, plus que pour ses propriétés isolantes . Les matériaux de nature minérale comme le Si02, relativement aisés à travailler, ont généralement une constante diélectrique supérieure ou égale à 3. Le deuxième matériau diélectrique peut comprendre un polymère ou être à base d' un polymère tel qu'un poly (silsesquioxane) comme l'hydrogène silsesquioxane (HSQ) ou d'un polymère aromatique tel que le SiLK®, le FLARE®, le VELOX®. Il peut aussi être de nature organique ou à base d'un polymère organique tel que du polyaryléther (PAE) , ou du benzocyclobutène (BCB) . Selon une variante, le deuxième matériau diélectrique peut être de nature minérale, par exemple à base d'un matériau à base d'oxyde de silicium nano poreux ou d'un oxyde de silicium fluoré. Il peut comporter des porosités. Ainsi, il peut être par exemple à base d'un oxyde de silicium nanoporeux, ou d'un polymère poreux. La constante diélectrique k2 peut être choisie inférieure à 4,2, ou 3,5, ou 3 auquel cas il s'agit d'un matériau de type « low-k » présentant de bonnes propriétés isolantes. La constante diélectrique k2 pourra même atteindre une valeur inférieure à 2 selon sa nature (organique ou inorganique, poreuse ou non, etc.) et le procédé de dépôt utilisé. L'élément de connexion métallique peut comprendre un métal ou alliage métallique à base d'un matériau choisi parmi les matériaux suivants : le cuivre, le tungstène, l'aluminium, l'argent, le nickel, l'or, le zinc. En ce qui concerne le retrait du premier matériau diélectrique, il peut être réalisé par gravure chimique à l'aide d'une solution à base d'acide fluorhydrique (HF) de vitesse d'attaque et de concentration données . On pourra, suivant la durée de la gravure, retirer partiellement ou totalement le premier matériau diélectrique . Le remplacement du premier matériau diélectrique par le deuxième matériau diélectrique peut comprendre le dépôt du deuxième matériau diélectrique par méthode de dépôt chimique en phase vapeur (CVD) , par revêtement par centrifugation ou par dépôt chimique en phase vapeur assisté par plasma (PECVD ou « plasma enhanced CVD » selon la terminologie anglo-saxonne) . La présente invention concerne également une structure d'interconnexion comportant : - au moins une couche isolante à base d'un matériau diélectrique recouvrant ledit dispositif microélectronique, - au moins un élément de connexion métallique formé dans cette couche isolante et en contact avec ledit dispositif microélectronique r - et au moins une couche de soutien à base d'un matériau diélectrique, par exemple de constante diélectrique k3 supérieure ou égale à 4,2, enrobant au moins partiellement l'élément de connexion métallique. Selon un mode de réalisation particulier, la couche isolante peut être à base d'un matériau de diélectrique de constante diélectrique faible k2 inférieure à 4,2. La couche de soutien peut comprendre un matériau céramique ou un oxyde métallique, ou encore un matériau parmi les matériaux suivants : Hf02 Zr02, Ti02, Y203, Cr02. Selon une caractéristique particulière, ladite structure d'interconnexion suivant l'invention peut être comprise dans un micro-système électromécanique (MEMS) . BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'un exemple de réalisation donné, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : les figures 1A-1B représentent des étapes d'un procédé de réalisation d'une structure d'interconnexion de type Damascène ; les figures 2A à 2C et 3 représentent respectivement les étapes d'un exemple de procédé suivant de l'invention, et une variante d'une étape de cet exemple de procédé ; les figures 4A-4H représentent différentes étapes d'un exemple de procédé de réalisation d'une structure d'interconnexion à faible constante diélectrique suivant l'invention ; la figure 5 représente un système microélectronique selon l'invention. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles .
EXPOSÉ DÉTAIXiLÉ DE MODES DE RÉALISATION PARTICULIERS Un exemple de procédé de réalisation d'une structure d'interconnexion de type Damascène va à présent être décrit. Comme illustré sur la figure 1A, partant d' une structure d' interconnexion comportant au moins une couche isolante 10 à base d'un matériau diélectrique 13 de constante diélectrique ki, par exemple supérieure à 3, ou à 3,5, ou à 4,2 et un élément de connexion 12 formé dans, ou à travers, cette couche isolante 10, on élimine au moins partiellement le matériau diélectrique 13 de la couche isolante 10. Cette élimination se fait par exemple par gravure chimique à base d' acide fluorhydrique HF, par exemple de concentration massique inférieure à 50%, et pour une durée de l'ordre par exemple de 1 à 2 minutes. Cette opération peut s'effectuer par exemple dans un bain désoxygéné obtenu par bullage d'azote afin d'éviter la corrosion de l'élément de connexion métallique 12. Puis, le matériau 13 éliminé est remplacé par un second matériau diélectrique 16 de constante diélectrique k2 inférieure ou égale à ki, par exemple par dépôt PECVD ou par revêtement par centrifugation. Ce second matériau 16 est de préférence de type « low k », la constante k2 étant par exemple inférieure à 4,2 ou à 3,5 ou à 3. Ce second matériau diélectrique 16 peut être à base d'un polymère tel qu'un polyaryléther (PAE) , ou d'un polymère aromatique tel que le SiLK ®, ou le FLARE ®, ou le VELOX ®. Il peut être organique. Il peut être à base de benzocyclobutène (PCB) , à base de polytétrafluoroéthylène (PTFE) , à base d'un xerogel comprenant une molécule de formule générale R' - [Si (OMe) 3]n. Il peut également être par exemple de nature minérale comme un oxyde de silicium fluoré. Il peut également comprendre des porosités comme par exemple un oxyde de silicium nanoporeux. Comme représenté sur la figure 1B, la structure finale comprend donc au moins un élément de connexion métallique 12 intégré à une couche isolante 10 à base d'un matériau diélectrique 16 à faible constante diélectrique . Elle permet la connexion de l'élément de connexion, métallique 12 avec au moins une zone conductrice 18 d'un dispositif microélectronique 14. Un aspect de l'invention va être expliqué en liaison avec les figures 2A à 2C. La figure 2A représente une couche isolante 10 ajourée comportant un ou plusieurs trous 22, à base d'un matériau diélectrique 13 de densité di, reposant sur un support ou dispositif microélectronique 14 avant formation d'au moins un élément de contact. Les trous 22 dévoilent des zones conductrices 18 du support ou dispositif 14. Le matériau de la couche isolante 10 a quant à lui, une constante diélectrique ki quelconque, par exemple supérieure à 3 ou à 3,5 ou à 4,2. Avant la formation de l'élément de contact, ou élément de connexion métallique, on constitue une couche, dite couche de soutien 20, d'épaisseur par exemple comprise entre 3 et 10 nanomètres et reposant sur la couche isolante 10 et sur les parois des trous 22, sans que le fond de ces derniers soit recouvert. Cette épaisseur est preferablement conforme et faible pour ne pas affecter les performances du point de vue de la constante diélectrique globale de la structure d' interconnexio . La couche de soutien 20 peut être réalisée par un dépôt sélectif vis-à-vis du support ou dispositif microélectronique 14, de manière à recouvrir uniquement la couche isolante 10 et les parois des trous 22, sans recouvrir le fond de ces derniers (figure 2B) . Ce dépôt peut être réalisé par exemple au moyen d une méthode de dépôt chimique de couche atomique en phase vapeur (ALCVD) ou (ALD) . La couche de soutien 20 peut être réalisée à base d'un matériau ayant une densité d3 supérieure à la densité di du matériau diélectrique 13 et de préférence insensible aux attaques chimiques telles qu'une gravure à l'acide fluorhydrique. Elle peut être réalisée par exemple à base d'un matériau diélectrique de constante diélectrique k3 élevée, par exemple supérieure à 4,2. Le matériau formant la couche de soutien 20 peut être un matériau céramique, de préférence de résistance mécanique élevée, ou un matériau réfractaire, ou un oxyde métallique, ou un matériau choisi parmi les matériaux suivants : HfO 2, Zr02, Ti02, CrO 2, Y203, AIN, ln203, Sn02, Ga203, CdTe, HgTe, qui sont généralement peu ou pas sensibles à une gravure à. l'acide fluorhydrique. Le dépôt ALD du matériau formant la couche de soutien 20, par exemple à base de Hf02, peut être intègre sur toute la surface de la couche isolante 10. Ce dépôt peut être précédé d'une étape de nettoyage des trous 22 r par exemple à l'aide d'une solution à base d'ozone, d'acide fluorhydrique et d'acide chlorhydrique. Ladite solution peut également préparer le dépôt de la couche de soutien 20. En effet, elle permet la création de sites de nucleation comportant la structure -OH pour faciliter l'adhérence de la couche de soutien 20. La couche de soutien 20 pourra servir au maintien de l'élément de connexion métallique formé dans les trous 22 de la couche isolante 10 ajourée, lors d'une opération, telle que celle mentionnée ci-dessus (en liaison avec les figures 1A et 1B) , d'élimination d'au moins une partie du matériau diélectrique 13. Après formation de la couche de soutien, on procède à la formation d'un élément de connexion métallique 12, par exemple par dépôt physique en phase vapeur (PVD) d'un matériau conducteur. Il en résulte un élément de connexion 12, comme illustré sur la figure 2C, qui peut lui-même être suivi d'une étape d'élimination au moins partielle de la couche 10 et de remplacement par un matériau diélectrique de constante k2 comme expliqué ci-dessus. Selon une variante du procédé qui vient d'être décrit, la couche de soutien 20 peut être réalisée par dépôt sur la couche isolante 10, sur les parois des trous 22 et au fond de ces derniers (figure 3) . Dans ce cas, la portion de la couche de soutien 10 recouvrant le fond des trous 22 est ensuite gravée avant l' étape (précédemment décrite en liaison avec la figure 2C) de formation de l'élément de connexion 12. D'autres aspects d'un procédé selon l'invention vont maintenant être décrits en liaison avec les figures 4A à 4H, en partant de la formation d'une structure telle que celle décrite ci-dessus en liaison avec la figure 1A. Tout d'abord, dans une première étape, on dépose une couche de protection 102, par exemple à base d'un matériau tel que le SiC, le Si3N4 sur au moins une zone conductrice 101, par exemple en cuivre, affleurant à la surface d'un dispositif microélectronique 100. Le dispositif microélectronique 100 peut être tout ou partie d'une pucer d'un substrat, d'un circuit intégré, d'un MEMS (micro—système électro-mécanique). La zone conductrice 101 peut être par exemple une ligne ou un plot métallique par exemple en cuivre. La couche de protection 102 sert de rempart pour préserver la zone conductrice 101 par exemple lors d'étapes de gravure réalisées ultérieurement. Ensuite, on dépose une couche isolante 103 d'épaisseur comprise par exemple entre 100 nanomètres et 1 micromètre, ou par exemple de 1 à 100 micromètres, sur la couche de protection 102. La couche isolante 103 est réalisée par au moins un dépôt, par exemple par une méthode de dépôt chimique en phase vapeur (CVD), d'un matériau diélectrique 104 de constante diélectrique ki. Le matériau diélectrique 104 peut être de nature minérale, il s'agit par exemple d'un matériau dit « high-k » (en français « matériau de constante diélectrique élevé ») . Il peut également avoir une constante diélectrique ki supérieure à 3 ou à 3,5 ou comprise entre 3 et 3,5 ou 3 et 4,2. Le matériau diélectrique 104 peut être par exemple du Si02, ou un oxyde de silicium non dopé (USG) , ou un oxyde de silicium fluoré (FSG) , ou un oxyde de silicium déposé par plasma (figure 4A) . Ensuite (figure 4B) , on réalise un ou plusieurs trous 105 dans la couche isolante 103 révélant la couche protectrice 102 et dans l'alignement de la zone conductrice 101. Les trous 105 comportent au moins un orifice vertical 106 par exemple de profondeur comprise entre 100 à 1000 nanomètres, ou de 10 à. 100 micromètres, révélant la couche protectrice 102. Une tranchée horizontale 107 peut en outre être réalisée en prolongement de l'orifice vertical. Elle est généralement plus large que l'orifice vertical. Sont ainsi réalisés des trous comportant chacun une première partie sous forme d'une ou plusieurs tranchées, qui correspondent à l'emplacement futur de lignes conductrices horizontales, et une seconde partie sous forme d'un ou plusieurs orifices verticaux, qui correspondent à l'emplacement futur de lignes conductrices verticales. Les trous sont par exemple réalisés par un procédé qui comprend les étapes consistant à effectuer tout d'abord une photolithographie à l'aide d'une couche de résine photosensible par exemple à base de polyimide que l'on insole, puis que l'on développe pour former une couche de résine photosensible ajourée. On effectue ensuite une gravure anisotrope de la couche isolante à travers la couche de résine photosensible ajourée. Une fois la gravure réalisée, on retire la couche de résine photosensible par procédé de stripping ou « décapage » à l'aide, par exemple, d'un plasma 02/H2. Ensuite, on peut effectuer sur la couche isolante, par méthode de dépôt chimique de couche atomique en phase vapeur (ALCVD) ou (ALD) , le dépôt d'une couche nommée « couche de soutien » 108 d'épaisseur par exemple entre 3 et 10 nanomètres, comme déjà décrit ci-dessus en liaison avec la figure 2B. La couche de soutien 108 pourra servir notamment au maintien d'un élément de connexion métallique ultérieurement formé dans les trous 105. Le dépôt ALD du matériau formant la couche de soutien 108 par exemple à base de Hf02, est de préférence conforme sur toute la surface de la couche isolante 103. Mais, de plus, la couche de soutien peut être réalisée de manière sélective vis-à-vis de la couche de protection 102 dévoilée par l'orifice vertical 106. Ainsi, on peut former la couche de soutien 108, par exemple par un dépôt sélectif vis-à-vis de la couche de protection 120 de manière à recouvrir la couche isolante 103 sans recouvrir le fond des trous 105 (figure 4C) . La couche de soutien est réalisée de préférence avec une épaisseur uniforme. Après réalisation de la couche de soutien
108, on grave de façon sélective, par un procédé classique, la couche de protection 102 au fond des trous 105 (figure 3D) , sans atteindre la couche de soutien 108. Puis, on effectue un dépôt ou une électrolyse d'un matériau métallique 109 à base par exemple de cuivre, ou de tungstène, ou d'aluminium, ou d'argent, ou de nickel, ou de zinc, ou d'or, etc. pour remplir les trous 105. Le dépôt peut être réalisé par une méthode telle que le dépôt physique en phase vapeur (PVD) . La couche de soutien 108 recouvrant les parois des trous 105, peut servir également de barrière de diffusion de métal. Elle protège alors la couche isolante 103 de la diffusion du matériau métallique 109 pendant et après l' électrolyse ou le dépôt du matériau métallique. Le dépôt ou l' électrolyse de matériau métallique 109 déborde généralement de la surface des trous et recouvre totalement la couche de soutien 108 reposant sur la couche isolante 104 (figure 4E) . On effectue alors une étape de polissage du dépôt de matériau métallique 109 et au moins partiellement de la couche de soutien 108 jusqu'à atteindre la hauteur de l'embouchure des trous. Le polissage peut être effectué par exemple par méthode de polissage mécano-chimique (CMP) . L'orifice vertical des trous remplis forme au moins une ligne conductrice verticale 111. Si il y a en outre une tranchée horizontale, elle forme, une fois remplie, au moins une ligne conductrice horizontale 112. L'ensemble des lignes conductrices forme un élément de connexion métallique 110 qui vient s'interconnecter avec, par exemple, la zone conductrice 101 du dispositif microélectronique (figure 4F) . Cet élément de connexion métallique peut avoir un rapport de forme élevé. Une structure d' interconnexion comportant au moins une couche isolante 103 à base d'un matériau diélectrique 104 de constante diélectrique ki et au moins un élément de connexion métallique 110 a ainsi été réalisée. Ensuite, comme illustré sur la figure 4G, et comme déjà expliqué ci-dessus en liaison avec la figure 1A, on retire au moins partiellement le matériau diélectrique 104 de constante diélectrique ki, tel que du Si02, à l'aide par exemple d'une gravure chimique à base d'acide fluorhydrique (HF) . Cette opération peut s'effectuer par exemple dans un bain désoxygéné obtenu par bullage d'azote afin d'éviter la corrosion de l'élément de connexion métallique. L'élément de connexion métallique est en outre protégé de l'attaque du HF par la couche de soutien 108, de préférence peu ou pas sensible à cette attaque. Celle-ci sert également au maintien de l'élément de connexion 110 pendant et après le retrait du matériau diélectrique de constante diélectrique ki. Puis, on remplace le matériau diélectrique de constante diélectrique ki par un second matériau diélectrique 113 de constante diélectrique k2 inférieure ou égale à kl (figure 4H) . Le second matériau diélectrique 113 est déposé par exemple par méthode de dépôt chimique en phase vapeur assisté par plasma (PECVD) , ou par revêtement par centrifugation. Il est par exemple de type « low-k » ou à « constante diélectrique faible » de sorte que k2 est par exemple inférieure à 4,2 ou à 3,5 ou à 3. Le second matériau diélectrique peut être à base d'un polymère tel qu'un polyaryléther (PAE) , ou d'un polymère aromatique tel que le SiLK ®, ou le FLARE ®, ou le VELOX ®. Il peut être organique. Il peut être à base de benzocyclobutene (PCB) , à base de polytétrafluoroéthylène (PTFE) r à base d' un xerogel comprenant une molécule de formule générale R' - [Si (OMe) 3]n . Le second matériau diélectrique 113 de constante diélectrique k2 peut également être par exemple de nature minérale comme un oxyde de silicium fluoré. Il peut également comprendre des porosités 114 comme par exemple un oxyde de silicium nanoporeux. Selon une variante du procédé, le deuxième matériau diélectrique 113 peut être déposé par revêtement par centrifugation. Ainsi, on a formé une structure d'interconnexion comprenant ou comportant au moins une couche isolante 103 à base d'un matériau diélectrique 113 de faible constante diélectrique k2, au moins un élément de connexion métallique 110 formé dans cette couche isolante 103, et, éventuellement, au moins une couche de soutien 108. La figure 5 représente un système comprenant un premier dispositif microélectronique 100 et un second dispositif microélectronique 200 connectés entre eux par l'intermédiaire d'une structure d'interconnexion 300 suivant l'invention et comportant au moins une couche isolante 103 à base d'un matériau diélectrique 113 de faible constante diélectrique k2 par exemple inférieure à 4,2, au moins un élément de connexion métallique 110 formé dans cette couche isolante 103, et au moins une couche de soutien 108 enrobant l'élément de connexion métallique. Le dispositif 100 peut être une puce ou un circuit intégré ou un microsystème électromécanique, ou tout type de circuit électronique. Il en va de même du dispositif 200- Documents cités :
[1] : « Ultra low dielectric constant low density material for Cu Damascène » ; Y.Y. Cheng, L.C. Chao, S.M. Jang, CH. Yu, M. S. Liang" ; Taiwan semi-conductor company ; © 2000 IEEE.
[2] : « Préparation of Damascène trench sidewalls in CVD nano-porous ultra low k (k=2.2) films for compatibility with MOCVD diffusion barriers » ; H.
Donohue, J.-C Yeoh, S. Burgess, K. Buchanan ; Trikon technology ; Advance metallization conférence, San
Diego, lst to 3rd October 2002. "

Claims

REVENDICATIONS
1. Procédé de réalisation d'une structure d'interconnexion, comportant : a) la réalisation sur un dispositif microélectronique d'une couche isolante (10,103) à base d'un premier matériau diélectrique (13,104) de densité di et de constante diélectrique ki, et d'au moins un trou (22,106) dans cette couche (10,103), b) la réalisation , sur les parois de trou (22,106), sélective vis-à-vis du dispositif microélectronique, d'une couche de soutien (20,108), c) le dépôt, dans le trou (22), d'un matériau conducteur.
2. Procédé de réalisation d'une structure d'interconnexion selon la revendication 1, l'étape b) comprenant le dépôt de la couche de soutien sur les parois de trou (22,106) et sélectif vis-à-vis du dispositif microélectronique.
3. Procédé de réalisation d'une structure d'interconnexion selon la revendication 1, l'étape b) comprenant : - le dépôt de la couche de soutien sur les parois et au fond de trou (22,106), - le retrait de la couche de soutien au fond de trou (22,106) .
4. Procédé de réalisation d'une structure d'interconnexion à faible constante diélectrique selon l'une des revendications 1 à 3, comprenant en outre : le retrait au moins partiel du premier matériau diélectrique et son remplacement par un deuxième matériau diélectrique (16,113) de constante diélectrique k2 < ki .
5. Procédé selon la revendication 4, le deuxième matériau diélectrique (113) étant de nature organique .
6. Procédé selon l'une des revendications
4 ou 5, le deuxième matériau diélectrique (113) comprenant un polymère.
7. Procédé selon la rev endication 4 , le deuxième matériau diélectrique (113) étant de nature minérale .
8. Procédé selon l'une des revendications 4 à 7, le deuxième matériau diélectrique (113) comportant des porosités (114) .
9. Procédé selon l'une des revendications 4 à 8, la couche de soutien (108) étant insensible au retrait du premier matériau diélectrique (104) par gravure chimique.
10. Procédé selon l'une des revendications 4 à 9, le remplacement du premier matériau diélectrique (104) par le deuxième matériau diélectrique (113) comprenant le dépôt du deuxième matériau diélectrique (113) par méthode de dépôt chimique en phase vapeur assisté par plasma (PECVD) ou par revêtement par centrifugation.
11. Procédé selon la revendication 1 à 10, la couche de soutien (20,108) comprenant un matériau de densité d3 supérieure à di, ou/et un matériau insensible à une gravure à l'acide fluorhydrique.
12. Procédé selon l'une des revendications l à 11, la couche de soutien (20,108) comprenant un matériau diélectrique de constante diélectrique k3 > 4,2.
13. Procédé selon l'une des revendications l à 12, la couche de soutien ( 20,108) comprenant un matériau parmi les matériaux suivants : Hf02, Zr02, Ti02, Y203, Cr02, AlIsT, ln203, Sn02, Ga203, CdTe, HgTe.
14. Procédé selon la revendication 1 à 13, le premier matériau diélectrique (104) étant de nature inorganique .
15. Procédé selon les revendications 1 à 14, le premier matériau diélectrique (104) comprenant l'un des matériaux suivants: SiÛ2, oxyde de silicium luoré (FSG) , oxyde de silicium non dopé (USG) , oxyde de silicium déposé par plasma, oxyde de silicium dopé au phosphore (PSG) , oxyde de silicium dopé au bore (BPSG) .
16. Procédé selon l'une des revendications 1 à 15, ki étant supérieur ou égal à 3.
17. Procédé selon l'une des revendications 1 à 16, l'élément de connexion métallique (12,110) comprenant un matériau métallique (109) choisi parmi les suivants : le cuivre, le tungstène, l'aluminium, l'argent, le nickel, le zinc, l'or.
18. Procédé selon l'une des revendications
1 à 17, la couche de soutien (108) étant réalisée par un procédé de dépôt chimique de couche atomique en phase vapeur (ALCVD) .
19. Structure d'interconnexion reposant sur un dispositif microélectronique comportant : - au moins une couche isolante (10,103) à base d'un matériau diélectrique (16,113) recouvrant ledit dispositif microélectronique, - au moins un élément de connexion métallique (12,110) formé dans cette couche isolante (10,103) et en contact avec ledit dispositif microélectronique, - et au moins une couche de soutien (20,108) à base d'un matériau diélectrique enrobant au moins partiellement l'élément de connexion métallique (12,110) .
20. Structure d'interconnexion selon la revendication 19, la couche' isolante (10,103) étant à base d'un matériau diélectrique (16,113) de constante diélectrique k2 < 4,2.
21. Structure d'interconnexion selon l'une des revendications 19 ou 20, la couche de soutien (20,108) comprenant un matériau de constante diélectrique k3 > 4,2 enrobant au moins partiellement l'élément de connexion métallique (12,110) .
22. Structure d'interconnexion selon l'une des revendications 19 à 21, la couche de soutien (20,108) comprenant un matériau céramique.
23. Structure d'interconnexion selon l'une des revendications 19 à 22, la couche de soutien (20,108) comprenant un matériau parmi les matériaux suivants : Hf02, Zr02, TiÛ2, Y203, CrÛ2.
24. Système comprenant un premier dispositif microélectronique (100) et un second dispositif microélectronique (200) connecté au premier dispositif microélectronique (100) via la structure d'interconnexion selon l'une des revendications 19 à 23.
25. Micro système électro mécanique (MEMS) comprenant la structure d' interconnexion selon l' une des revendications 19 à 24 .
PCT/FR2004/050435 2003-09-16 2004-09-15 Structure d’interconnexion a faible constante dielectrique WO2005029577A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/571,936 US7947594B2 (en) 2003-09-16 2004-09-15 Interconnection structure with low dielectric constant
EP04816197A EP1665370A1 (fr) 2003-09-16 2004-09-15 Structure d'interconnexion a faible constante dielectrique

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0350547A FR2859822B1 (fr) 2003-09-16 2003-09-16 Structure d'interconnexion a faible constante dielectrique
FR0350547 2003-09-16

Publications (1)

Publication Number Publication Date
WO2005029577A1 true WO2005029577A1 (fr) 2005-03-31

Family

ID=34203545

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2004/050435 WO2005029577A1 (fr) 2003-09-16 2004-09-15 Structure d’interconnexion a faible constante dielectrique

Country Status (4)

Country Link
US (1) US7947594B2 (fr)
EP (1) EP1665370A1 (fr)
FR (1) FR2859822B1 (fr)
WO (1) WO2005029577A1 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4492949B2 (ja) * 2004-11-01 2010-06-30 ルネサスエレクトロニクス株式会社 電子デバイスの製造方法
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US9153483B2 (en) 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
KR102235612B1 (ko) 2015-01-29 2021-04-02 삼성전자주식회사 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법
WO2016175782A1 (fr) * 2015-04-29 2016-11-03 Intel Corporation Chemins conducteurs microélectroniques et leurs procédés de fabrication
US10903111B2 (en) * 2019-03-20 2021-01-26 International Business Machines Corporation Semiconductor device with linerless contacts
US11164777B2 (en) 2020-01-15 2021-11-02 International Business Machines Corporation Top via with damascene line and via

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077774A (en) * 1996-03-29 2000-06-20 Texas Instruments Incorporated Method of forming ultra-thin and conformal diffusion barriers encapsulating copper
US6303486B1 (en) * 2000-01-28 2001-10-16 Advanced Micro Devices, Inc. Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer and an unconstrained copper anneal
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559055A (en) * 1994-12-21 1996-09-24 Advanced Micro Devices, Inc. Method of decreased interlayer dielectric constant in a multilayer interconnect structure to increase device speed performance
FR2803092B1 (fr) * 1999-12-24 2002-11-29 St Microelectronics Sa Procede de realisation d'interconnexions metalliques isolees dans des circuits integres
DE10121132A1 (de) * 2001-04-30 2002-10-31 Infineon Technologies Ag Verfahren zum Erzeugen einer metallischen oder metallhaltigen Schicht unter Verwendung eines Präkursors auf einer silizium- oder germaniumhaltigen Schicht, insbesondere eines elektronischen Bauelements
US6403461B1 (en) * 2001-07-25 2002-06-11 Chartered Semiconductor Manufacturing Ltd. Method to reduce capacitance between metal lines

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077774A (en) * 1996-03-29 2000-06-20 Texas Instruments Incorporated Method of forming ultra-thin and conformal diffusion barriers encapsulating copper
US6303486B1 (en) * 2000-01-28 2001-10-16 Advanced Micro Devices, Inc. Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer and an unconstrained copper anneal
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via

Also Published As

Publication number Publication date
US20070087554A1 (en) 2007-04-19
US7947594B2 (en) 2011-05-24
FR2859822B1 (fr) 2006-05-05
FR2859822A1 (fr) 2005-03-18
EP1665370A1 (fr) 2006-06-07

Similar Documents

Publication Publication Date Title
EP1970950B1 (fr) Procédé de fabrication d&#39;une structure d&#39;interconnexions à cavités d&#39;air pour circuit intégré
KR100642750B1 (ko) 반도체 소자 및 그 제조 방법
FR2872628A1 (fr) Procede de fabrication d&#39;un dispositif semiconducteur
US7319274B2 (en) Methods for selective integration of airgaps and devices made by such methods
US8368220B2 (en) Anchored damascene structures
FR2802336A1 (fr) Structure d&#39;interconnexions de type damascene et son procede de realisation
US20060276029A1 (en) Semiconductor device and method for manufacturing same
FR2624304A1 (fr) Procede pour etablir une structure d&#39;interconnexion electrique sur un dispositif semiconducteur au silicium
US7294568B2 (en) Formation of air gaps in an interconnect structure using a thin permeable hard mask and resulting structures
WO2001050524A1 (fr) Structure d&#39;interconnexions dont l&#39;isolant inclut des cavites
WO1999008318A1 (fr) Procede d&#39;interconnexion a travers un materiau semi-conducteur
JP2005223012A (ja) 半導体装置
EP1665370A1 (fr) Structure d&#39;interconnexion a faible constante dielectrique
EP4038355A1 (fr) Procede de fabrication d&#39;un dispositif de detection de rayonnement electromagnetique comportant un materiau getter
EP1014439B1 (fr) Procédé de réalisation d&#39;un isolement inter et/ou intra-métallique par air dans un circuit intégré
WO2002058134A1 (fr) Procede de fabrication de reseaux d&#39;interconnexions
EP1993129B1 (fr) Procédé de frabrication de cavités d&#39;air utilisant des nanotubes
EP0951067B1 (fr) Circuit intégré avec couche d&#39;arrêt et procédé de fabrication associé
KR20070087856A (ko) 반도체 장치의 금속 배선 및 그 형성 방법
FR3009128A1 (fr) Procede de realisation d&#39;un plot conducteur sur un element conducteur
FR2794286A1 (fr) Niveau d&#39;interconnexion de type damascene pour dispositif micro-electronique
FR2969817A1 (fr) Réalisation de vias dans un circuit intégré
FR2950732A1 (fr) Procede ameliore de remplissage d&#39;une cavite pratiquee dans un substrat et ayant un rapport de forme eleve
EP0807974A1 (fr) Interconnexions multicouches à faible capacité parasite latérale
JP2000349153A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS JP KE KG KP KZ LC LK LR LS LT LU LV MA MD MK MN MW MX MZ NA NI NO NZ PG PH PL PT RO RU SC SD SE SG SK SY TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IT MC NL PL PT RO SE SI SK TR BF CF CG CI CM GA GN GQ GW ML MR SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004816197

Country of ref document: EP

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWP Wipo information: published in national office

Ref document number: 2004816197

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007087554

Country of ref document: US

Ref document number: 10571936

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10571936

Country of ref document: US