WO2005024924A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2005024924A1
WO2005024924A1 PCT/JP2004/012537 JP2004012537W WO2005024924A1 WO 2005024924 A1 WO2005024924 A1 WO 2005024924A1 JP 2004012537 W JP2004012537 W JP 2004012537W WO 2005024924 A1 WO2005024924 A1 WO 2005024924A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon film
polycrystalline silicon
manufacturing
amorphous silicon
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/012537
Other languages
English (en)
French (fr)
Inventor
Mitsuo Inoue
Osamu Miyakawa
Takao Sakamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to US10/531,991 priority Critical patent/US20060046363A1/en
Publication of WO2005024924A1 publication Critical patent/WO2005024924A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3816—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3456—Polycrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/381—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device.
  • it relates to a method for manufacturing a thin film semiconductor.
  • MOS-FET MOS-FET
  • a polycrystalline silicon semiconductor layer is formed on an insulating substrate, and then a gate insulating film is formed on the polycrystalline silicon film by a chemical vapor deposition (CVD) method.
  • CVD chemical vapor deposition
  • a general method is to stack a silicon oxide film and further form a gate electrode thereon.
  • crystal defects, impurities, and the like may be localized on the surface of polycrystalline silicon serving as a MOS interface.
  • Japanese Patent Application Laid-Open No. 11-67758 discloses a manufacturing method including a step of oxidizing a polycrystalline silicon film in an atmosphere containing oxygen having a low oxidation rate as a main component.
  • oxidation at the surface layer of the polycrystalline silicon film progresses slowly, crystal defects can be reduced, the film quality can be made uniform, and the surface of the polycrystalline silicon film that remains without being oxidized can be reduced. Can be suppressed.
  • the speed of oxidation in the polycrystalline silicon film can be increased, and a high-quality semiconductor with few crystal defects can be obtained.
  • a method for forming a monocrystalline silicon film a method such as a furnace annealing method (solid phase growth method) or a laser annealing method (melt recrystallization method) is used.
  • Japanese Patent Application Laid-Open No. 9-312403 discloses a manufacturing method for holding a nickel element in contact with a specific region of an amorphous silicon film. Heat treatment is applied to the amorphous silicon film on which the nickel element is arranged so that the crystal grows in a direction parallel to the substrate.
  • a thermal oxide film is formed by performing a heat treatment in an oxidizing atmosphere containing a halogen element. Then, a thin film transistor (TFT: Thin Film Transistor) is manufactured in combination with the above-described crystal growth direction and the direction connecting the source / drain regions. By this manufacturing method, a thin film transistor having excellent mobility and S value as transistor characteristics can be obtained.
  • TFT Thin Film Transistor
  • Patent Document 1 JP-A-11-67758 (Pages 3-6, Fig. 1-4)
  • Patent Document 2 JP-A-9-312403 (Pages 4-10, Fig. 1-5)
  • the MS interface can be formed inside the polycrystalline silicon film. Therefore, a M ⁇ S interface with few crystal defects and impurities on the surface of polycrystalline silicon can be formed, and a thin film transistor with excellent transistor characteristics can be obtained.
  • the amorphous silicon film is irradiated with laser light to form the polycrystalline silicon film.
  • a general method using laser annealing is adopted. In this method, crystal growth of polycrystalline silicon occurs from below the molten silicon film, that is, from the side of the deepest and cooler insulating substrate. Since the crystal grows from the lower part to the upper part of the silicon film, that is, toward the surface, a crystal which is closer to the silicon surface is formed.
  • the MOS interface where the source region and the drain region are formed may be formed in a portion of the polycrystalline silicon film where the crystallinity is inferior, although the cleanliness is maintained. It becomes. Since the semiconductor layer is formed in a portion of the polycrystalline silicon film having poor crystallinity, there has been a problem that the performance of the thin film transistor has not been sufficiently improved.
  • the present invention has been made to solve the above problems, and has as its object to provide a method of manufacturing a semiconductor device capable of easily manufacturing a semiconductor device having excellent crystallinity.
  • a method of manufacturing a semiconductor device includes an amorphous silicon laminating step of forming an amorphous silicon film on a substrate, and irradiating the amorphous silicon film with laser light.
  • a pulse laser beam having a wavelength of 350 nm or more and 800 nm or less converted into a linear beam having an energy density gradient of at least 3 (mj / cm 2 ) / am in the width direction is used.
  • the oxidation step is performed in an atmosphere of saturated steam at a temperature of 500 ° C or more and 650 ° C or less and a pressure of 10 atm or more.
  • a semiconductor device having excellent crystallinity can be easily manufactured.
  • FIG. 1 is a cross-sectional view illustrating a first step in a method for manufacturing a semiconductor device according to the present invention.
  • FIG. 2 is a cross-sectional view illustrating a second step in the method for manufacturing a semiconductor device according to the present invention.
  • FIG. 3 is a sectional view illustrating a third step in the method for manufacturing a semiconductor device according to the present invention.
  • FIG. 4 is a cross-sectional view illustrating a fourth step in the process of manufacturing a semiconductor device according to the present invention.
  • FIG. 5 is a sectional view illustrating a fifth step of the method for manufacturing a semiconductor device according to the present invention.
  • FIG. 6 is a sectional view illustrating a sixth step in the method for manufacturing a semiconductor device according to the present invention.
  • FIG. 7 is a schematic view of an apparatus for irradiating a laser beam according to the present invention.
  • FIG. 8A is a schematic perspective view when irradiating a laser beam in the method of manufacturing a semiconductor device according to the present invention.
  • FIG. 8B is a perspective view illustrating an amorphous silicon film irradiated with a laser beam in the method of manufacturing a semiconductor device according to the present invention.
  • FIG. 9 is an explanatory view when irradiating laser light to an amorphous silicon film in the method of manufacturing a semiconductor device according to the present invention.
  • FIG. 10A is an explanatory diagram when a melted part is crystallized in a production method according to the present invention.
  • FIG. 10B is an explanatory diagram when a melted part is crystallized in a manufacturing method based on a conventional technique.
  • FIG. 11 is a plan view illustrating crystal grains of a polycrystalline silicon film formed according to the present invention.
  • FIG. 12 is an enlarged cross-sectional view of the vicinity of a MOS interface of a thin film transistor manufactured according to the present invention.
  • FIG. 13 is a graph illustrating the mobility of a thin film transistor manufactured by each of the manufacturing methods.
  • FIG. 14 is a graph illustrating threshold voltages of thin film transistors manufactured by the respective manufacturing methods.
  • Insulating substrate 2 Amorphous silicon film, 3 Polycrystalline silicon film, 5 Silicon oxide film, 6 Gate electrode, 7 Protective film, 8 Source'drain electrode, 10 Second harmonic oscillator of Nd: YAG laser, 11 Removable attenuator, 12 moving stage, 13 target, 14 linear beam shaping optical system, 15 condenser lens, 16 laser beam, 20 fusion zone, 21 crystal Grains, 22 source'drain region, 25, 26 length, 30, 31, 32 laser light profile, 35 temperature distribution curve, 40, 41, 42, 43, 44, 45, 46, 50, 51, 52 arrows.
  • FIGS. 1 to 6 are cross-sectional views illustrating an example of a method for manufacturing a semiconductor device according to the present invention.
  • the semiconductor device according to the present embodiment is a MOS-FET.
  • FIG. 1 is an explanatory diagram of an amorphous silicon lamination process.
  • An amorphous silicon film 2 is formed on the upper surface of the insulating substrate 1 by using a CVD method as shown by an arrow 40.
  • the insulating substrate 1 other than a glass substrate, for example, a substrate obtained by forming a silicon oxide film as a base film on the upper surface of a glass substrate is used.
  • a silicon oxide film having a thickness of 200 nm formed on the upper surface of a glass substrate by a CVD method is used as a film material on the substrate.
  • an amorphous silicon film 2 is formed to a thickness of 70 ⁇ m by LPCVD (Low Pressure CVD).
  • FIG. 2 is an explanatory diagram of the irradiation step.
  • the upper surface of the amorphous silicon film 2 is irradiated with laser light in the direction of arrow 41.
  • the laser beam irradiation heats and melts the amorphous silicon film 2.
  • the crystal structure becomes a polycrystalline structure, and a polycrystalline silicon film 3 is formed.
  • FIG. 4 is an explanatory diagram of the oxidation step.
  • the surface of the polycrystalline silicon film 3 is oxidized to form a silicon oxide film 5 to be a gate insulating film later.
  • This oxidation step is preferably performed in saturated steam in addition to the oxidation atmosphere.
  • a gate electrode 6 is formed on the upper surface of the silicon oxide film 5. These steps form the basic part of the MOS structure. Thereafter, impurities are implanted into regions located on both sides of the gate electrode 6 on the surface of the polycrystalline silicon film 3 to form a source region and a drain region. Further, as shown in FIG. Then, a protective film 7 and a bow from the source / drain regions [source / drain electrodes 8 serving as output electrodes] are formed.
  • FIG. 7 is an explanatory diagram of a laser beam irradiation device used in the irradiation step of FIG.
  • the second harmonic of the Nd: YAG laser is used as the laser light in the present embodiment.
  • the laser light is oscillated from the second harmonic oscillator 10 of the Nd: YAG laser.
  • the wavelength of the laser light in the present embodiment is 532 nm.
  • the oscillated laser light passes through a variable attenuator 11 and a linear beam shaping optical system 14 as shown by an arrow 42, and is applied to a target 13 arranged on a moving stage 12.
  • the laser light is adjusted to a predetermined intensity by the real attenuator 11 and converted into a linear beam profile by the linear beam shaping optical system 14.
  • the moving stage 12 is configured so that the target 13 can move relative to the laser beam.
  • the laser heat treatment is performed on the target 13 using such an apparatus.
  • FIG. 8A and FIG. 8B are schematic diagrams illustrating the manner in which the amorphous silicon film is irradiated with laser light to melt the amorphous silicon film.
  • the laser beam is converted into a linear beam laser beam 16 by a condenser lens 15 formed at the output of the linear beam shaping optical system (see FIG. 7).
  • the linear laser light 16 is applied to the main surface of the amorphous silicon film 2.
  • the distribution of the energy density in the width direction of the laser beam is, for example, a Gaussian distribution.
  • the energy density of the focused laser light is greatest at the center in the width direction as shown in the laser light profile 30. The energy density gradually decreases from the center to the outside.
  • the laser beam 16 used for irradiation a laser beam having an energy density gradient of at least 3 (mj / cm 2 ) // m or more in the width direction is used.
  • the energy density is constant in the longitudinal direction of the laser light 16.
  • the irradiated laser light has a so-called top flat shape.
  • the amorphous silicon film 2 When the amorphous silicon film 2 is irradiated with the second harmonic of the Nd: YAG laser, the amorphous silicon film 2 is heated almost uniformly in the thickness direction because the absorption coefficient of the amorphous silicon for the second harmonic is small. You. In the width direction of the laser beam 16, as shown in the temperature distribution curve 35, the position corresponding to the position where the energy density in the laser beam profile 30 is the highest has the highest temperature, and the width direction of the laser beam 16 is Gradually along The temperature will be lower. Therefore, as shown in FIG. 8B, the amorphous silicon film 2 formed on the insulating substrate is almost uniformly melted as a whole in the depth direction to form a fused portion 20.
  • a fusion part 20 is formed along a linear beam. That is, the melted portion 20 is formed along the region corresponding to the portion where the energy density of the laser beam profile 30 is the highest.
  • FIG. 9 is an explanatory diagram when irradiating the amorphous silicon film 2 with a pulsed laser beam.
  • the amorphous silicon film 2 moves in the direction of arrow 43 together with the insulating substrate 1 by moving the moving stage.
  • the irradiation position of the laser beam is constant.
  • the irradiation of the laser beam is performed while moving the moving stage in the width direction of the linear beam.
  • laser light irradiation is performed while moving the moving stage in the direction of arrow 43.
  • the laser light profile 30 indicates the energy density in the irradiation of the nearest laser light.
  • the laser light profile 31 and the laser light profile 32 indicate the energy density distributions that have been sequentially irradiated with laser light in the past.
  • the laser beam is irradiated while being shifted by a certain distance in the width direction of the linear beam. If the distance of one movement is longer than the width of the linear beam, the same spot will be irradiated with laser light only once.
  • the moving distance one time shorter than the width of the linear beam it is possible to irradiate the laser beam to the same portion several times as shown in FIG. It can be continuously polycrystallized.
  • by irradiating the pulsed laser beam while moving it is possible to convert a certain region of the amorphous silicon film into a polycrystalline silicon film as a whole.
  • FIGS. 10A and 10B are cross-sectional views illustrating how molten silicon is cooled and solidified to become polycrystalline.
  • FIG. 10A is an explanatory diagram in a case where laser light irradiation according to the present invention is performed. As shown in FIG. 8B, the amorphous silicon film 2 on the insulating substrate melts almost uniformly over the entire thickness direction. Since the temperature difference between the depth direction of the amorphous silicon film 2 and the longitudinal direction of the linear beam is small, the crystal growth is performed in the direction in which the laser light relatively moves, that is, the lateral growth (one-dimensional Growth).
  • the growing crystal grain grows in the lateral direction indicated by arrow 45, that is, in the direction parallel to the main surface of insulating substrate 1 in the longitudinal direction.
  • a polycrystalline silicon film having excellent crystallinity can be obtained over the entire depth direction without depending on the depth direction.
  • FIG. 10B is an explanatory diagram of crystal growth when laser light irradiation is performed based on the conventional technique.
  • laser heat treatment was performed by a linear beam using an excimer laser (a typical excimer laser is a XeCl laser having a wavelength of 308 nm).
  • excimer laser a typical excimer laser is a XeCl laser having a wavelength of 308 nm.
  • most of the laser light is absorbed in the vicinity of the surface of the amorphous silicon film where the absorption coefficient of amorphous silicon for the laser light is very large. Therefore, the crystal grows in the thickness direction of the amorphous silicon film because the temperature near the surface of the amorphous silicon film is high while the temperature below the amorphous silicon film is low.
  • the temperature distribution is generated in the thickness direction of the amorphous silicon film 2, as shown by the arrow 44, the temperature distribution is opposite from the side of the insulating substrate 1 where the temperature is relatively low.
  • the crystal grows toward the side. Therefore, the more excellent the polycrystal is, the closer to the surface of the amorphous silicon film.
  • the portion that will later become the MOS interface is located inside the amorphous silicon film 2, the portion with poor crystallinity becomes the semiconductor layer.
  • excellent crystal grains whose crystallinity does not depend on the thickness direction of the converted polycrystalline silicon film can be formed.
  • the energy density gradient of the laser light irradiated on the amorphous silicon film is not only the energy of the laser light but also the width of the laser light. It changes depending on the position in the direction. Observation of the shape of the crystal grains of the manufactured polycrystalline silicon film showed that when the energy density gradient was 3 (mj / cm 2 ) / ⁇ m or more, the growth of the crystal grains was largely biased in the horizontal direction. I found out.
  • FIG. 11 shows a plan view of a crystal grain when a large lateral growth occurs.
  • the direction indicated by arrow 50 is the longitudinal direction of the linear beam
  • the direction indicated by arrow 51 is the width direction of the linear beam.
  • the laser light is emitted while relatively moving in the direction shown by arrow 52.
  • Each crystal grain 21 grows in the horizontal direction, that is, in the direction of arrow 51.
  • large crystal grains having a particle size of about several ⁇ were obtained.
  • the lateral length 25 in the growth direction of the crystal grain 21 is at least twice the length 26 in the direction perpendicular to the growth direction, and the longitudinal direction of the crystal grain 21 is in the width direction of the linear beam (moving stage).
  • a polycrystalline silicon crystal row that is parallel to the moving direction could be obtained.
  • a semiconductor film having high mobility of electrons or holes can be provided.
  • a semiconductor film having high mobility in the longitudinal direction of the crystal grains 21 can be provided.
  • a polycrystalline silicon film formed by such a manufacturing method is oxidized on its surface in a saturated steam atmosphere at a pressure of 20 atm (2.026 MPa) and a temperature of 600 ° C. to form a gate insulating film.
  • a method of oxidizing the surface of a polycrystalline silicon film in a saturated steam atmosphere to form a silicon oxide film is referred to as an “HPA method”.
  • FIG. 12 shows an enlarged cross-sectional view near the MOS interface in an MS-FET manufactured using the method for manufacturing a semiconductor device according to the present invention.
  • a silicon oxide film 5 is formed below the gate electrode 6, and a polycrystalline silicon film 3 is formed thereunder.
  • FIG. 12 schematically shows the crystal grains 21 that have grown inside the polycrystalline silicon film 3.
  • a source / drain region 22 is formed on the upper surface of the polycrystalline silicon film 3 and beside a region which becomes a shadow when the gate electrode 6 is projected onto the polycrystalline silicon film 3.
  • the source / drain regions 22 are formed on both left and right sides.
  • On the side of the gate electrode 6, a source 'drain electrode 8 for obtaining conduction with the source' drain region 22 is formed.
  • the thin film transistor moves so that the moving direction of the moving stage (the width direction of the linear beam) is parallel to the direction connecting the source region and the drain region, as indicated by an arrow 46. While irradiating. Therefore, the crystal grains grow so that the longitudinal direction of the crystal grains is parallel to the direction connecting the source region and the drain region indicated by arrow 46. Further, in the thickness direction of the polycrystalline silicon film 3, the polycrystalline silicon film in which the shape of the crystal grains is substantially uniform without forming the disorder of the crystal grains is formed. When the MOS-FET is driven, electrons or holes move between the source and drain regions 22 in the direction indicated by the arrow 46.
  • FIG. 13 shows an n-channel thin film transistor manufactured by a manufacturing method based on a conventional technique.
  • 7 shows a graph comparing mobility among electric characteristics of n-channel thin film transistors manufactured by a manufacturing method according to the present invention.
  • a manufacturing method based on the conventional technology a method of forming polycrystalline silicon using an excimer laser in an irradiation step is used.
  • the horizontal axis indicates the method of manufacturing the gate insulating film and the thickness formed by each method
  • the vertical axis indicates the mobility of the thin film transistor manufactured by each method.
  • This is a thin film transistor in which a silicon oxide film is formed only by the point force HPA method on the rightmost side on the horizontal axis.
  • the manufacturing method (method using YAG2 ⁇ laser annealing) in the present embodiment has higher mobility than the manufacturing method based on the conventional technology (method using excimer laser annealing).
  • FIG. 14 shows a graph comparing threshold voltage among the electrical characteristics of the thin film transistor manufactured by the manufacturing method based on the conventional technology and the thin film transistor manufactured by the manufacturing method based on the present invention.
  • the horizontal axis shows the thickness of the formed gate insulating film, and the vertical axis shows the threshold voltage.
  • Each manufacturing method is the same as the manufacturing method shown in FIG.
  • the leftmost point on the horizontal axis is a thin film transistor in which a silicon oxide film is formed by performing only the method ⁇ . It can be seen that the manufacturing method (method using YAG2 ⁇ laser annealing) in the present embodiment has lower threshold voltage and lower value voltage than the manufacturing method based on the conventional technology (method using excimer laser annealing).
  • a thin film transistor having high mobility can be provided. Further, a thin film transistor having a low threshold voltage can be provided. It is presumed that these effects can be obtained due to the excellent shape and size of crystal grains caused by the difference in the crystal growth direction as described above. In particular, since the longitudinal direction of the crystal grains is parallel to the direction of the source region and the drain region, a region sandwiched between the source region and the drain region forms a high-performance thin film transistor having few crystal boundaries and high mobility. It is thought that we can do it. Thus, the manufacturing method according to the present invention can provide a semiconductor device having excellent transistor characteristics.
  • FIGS. 13 and 14 a semiconductor device according to the second embodiment of the present invention is described. The manufacturing method will be described.
  • a polycrystalline silicon film is formed using a second harmonic oscillator of a Nd: YAG laser having a wavelength of 532 nm as a laser oscillator.
  • a method of oxidizing the surface of the polycrystalline silicon film to form a silicon oxide film in a saturated steam atmosphere at a temperature of 500 ° C. and a pressure of 20 atm was first used.
  • the silicon oxide having a thickness of 35 nm is formed by LPCVD until a predetermined thickness is reached.
  • the films were laminated.
  • An n-channel thin film transistor using this silicon oxide film as a gate insulating film was manufactured.
  • a polycrystalline silicon surface is oxidized to form an oxide film having a thickness of 33 nm, and then a silicon oxide film having a thickness of 1 Onm is formed by an LPC VD method. Were laminated.
  • FIG. 13 shows the mobility of each semiconductor device.
  • the horizontal axis in Fig. 13 shows the configuration of the gate insulating film, each of which was formed in order from the left to a thickness of 58 nm by the LPCVD method. 35 ⁇ m layer, HPA method for 75 minutes, 33 nm layer and LPCVD method for 1 Onm layer, HPA method only for 75 minutes, thin film transistor with 33 nm thick silicon oxide film And show.
  • the manufacturing method according to the present invention (the method of performing YAG 2 ⁇ laser annealing), a decrease in the mobility is not observed even if a large amount of the ⁇ ⁇ method is used, and a thin film transistor having a high mobility can be provided.
  • FIG. 14 is a graph showing the threshold voltage of each semiconductor device.
  • the horizontal axis indicates the thickness of the gate insulating film, and the vertical axis indicates the threshold voltage.
  • the manufacturing method according to the present invention has a lower threshold voltage than the manufacturing method based on the conventional technology.
  • the film thickness of the gate insulating film in the semiconductor device using the conventional excimer laser annealing is taken into consideration even if the dependency on the film thickness is considered. It can be seen that the threshold and the value voltage are lower than the straight line indicating the thickness dependence.
  • the source region and the drain region were set to the same potential, and a voltage was applied between these regions and the gate electrode to measure a dielectric breakdown voltage, that is, a withstand voltage.
  • a dielectric breakdown voltage that is, a withstand voltage.
  • silicon oxide is further stacked by a chemical vapor deposition method, so that the MOS interface is reduced.
  • a silicon oxide film having a required thickness can be formed in a short time while maintaining a clean state.
  • a third harmonic oscillator of a Nd: YAG laser is used instead of the second harmonic oscillator of a Nd: YAG laser in the irradiation step of the first embodiment.
  • the amorphous silicon film was irradiated with laser light.
  • Third harmonic oscillator The wavelength of the oscillated laser light is 355 nm.
  • Embodiments other than the laser beam to be applied are the same as those in the first embodiment, such as the optical system of the laser beam and the application of the laser beam while moving the insulating substrate and the amorphous silicon film.
  • the surface was oxidized in a saturated steam atmosphere at a pressure of 20 atm and a temperature of 600 ° C. to form a gate insulating film.
  • a thin film transistor having the gate insulating film was manufactured and a performance test was performed.
  • a high performance thin film transistor was obtained as in the case of the thin film transistor manufactured by irradiating the laser light having a wavelength of 532 nm in the first embodiment.
  • crystal grains grown in the lateral direction can be obtained. Can be obtained.
  • a titanium sapphire laser oscillator was used instead of the second harmonic oscillator of the YAG laser.
  • This laser oscillating device is a tunable oscillating device with a wavelength of 700 nm
  • Embodiments other than the laser beam to be irradiated are the same as those in the first embodiment, such as irradiating the laser beam while moving the optical system of the laser beam and the insulating substrate and the amorphous silicon film.
  • a thin film transistor in which a gate insulating film is formed by oxidizing the surface of polycrystalline silicon in a saturated steam atmosphere at a pressure of 20 atm and a temperature of 600 ° C. is manufactured, and a performance test is performed. Done.
  • This thin film transistor also has the wave form in the first embodiment.
  • a high-performance thin film transistor was obtained in the same manner as a thin film transistor manufactured by irradiating a laser beam having a length of 532 nm.
  • the wavelength of the laser beam by setting the wavelength of the laser beam to be applied to at least 532 nm or more and 800 nm or less, crystal grains grown in the lateral direction can be obtained. Can be obtained. Also, from the fact that the excimer laser used in the conventional technique (for example, a XeCl laser having a wavelength of 308 nm) does not show any lateral growth, and the results of Embodiment 3 and this embodiment show that the laser By setting the wavelength to 350 nm or more and 800 nm or less, it is possible to obtain crystal grains grown in the lateral direction, and to obtain a high-performance thin film transistor.
  • the excimer laser used in the conventional technique for example, a XeCl laser having a wavelength of 308 nm
  • the surface of the polycrystalline silicon film was oxidized in a saturated steam atmosphere at a temperature of 500 ° C. and a pressure of 20 atm to form a gate insulating film.
  • the formation speed of the oxide film is considerably lower than that in the case of Embodiment 1 where the oxidation conditions are 600 ° C. and 20 atm, and a gate insulating film having a predetermined thickness can be obtained.
  • the processing time has increased. Therefore, the temperature of the oxidation step of oxidizing the surface of the polycrystalline silicon film in an atmosphere containing water vapor is preferably 600 ° C. or higher.
  • a thin film transistor having the same performance as the thin film transistor in the first embodiment was obtained.
  • a high-performance thin film transistor can be obtained by setting the temperature in the oxidation step to at least 500 ° C. to 600 ° C.
  • the sixth embodiment as in the first embodiment, in the oxidation step after forming the polycrystalline silicon film using the second harmonic oscillation device of the Nd: YAG laser having a wavelength of 532 nm.
  • the surface of the polycrystalline silicon film was oxidized in a saturated steam atmosphere at a temperature of 650 ° C. and a pressure of 10 atm (1.013 MPa) to form a gate insulating film.
  • the performance of the thin film transistor obtained by this method is the same as that of the laser according to Embodiment 1.
  • the same results as in the case of the annealing conditions of a temperature of 600 ° C and a pressure of 20 atm were obtained.
  • the temperature in the oxidation step be 500 ° C. or more and 650 ° C. or less.
  • the oxidation step of oxidizing the surface of the polycrystalline silicon film in an atmosphere containing water vapor has a temperature of 500 ° C or more and 650 ° C or more.
  • the present invention can be applied to a method for manufacturing a semiconductor device.
  • it can be advantageously applied to a method for manufacturing a thin film semiconductor.

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

　半導体装置の製造方法は、基板上に非晶質シリコン膜（２）を形成する非晶質シリコン積層工程と、非晶質シリコン膜（２）にレーザ光（１６）を照射して、非晶質シリコン膜（２）の少なくとも一部を多結晶シリコン膜に変換する照射工程と、照射工程の後に、酸素を含む雰囲気中で多結晶シリコン膜の表面を酸化する酸化工程とを含み、レーザ光（１６）として、波長が３５０ｎｍ以上８００ｎｍ以下のパルスレーザ光を、幅方向に少なくとも３（ｍＪ／ｃｍ2）／μｍ以上のエネルギ密度勾配を有する線状ビームに変換したものを用いる。酸化工程は、温度が５００°C以上６５０°C以下、かつ圧力が１０気圧以上の飽和水蒸気の雰囲気中で行なう。この方法により、結晶性の優れた半導体装置を容易に製造することができる。

Description

明 細 書
半導体装置の製造方法
技術分野
[0001] 本発明は、半導体装置の製造方法に関する。特に、薄膜半導体の製造方法に関 する。
背景技術
[0002] 絶縁基板上に形成された多結晶シリコン薄膜トランジスタにおいては、 MOS-FET
(Metal Oxide Semiconductor - Field Effect Transistor)構造が一般的である。 この薄膜トランジスタの製造方法としては、絶縁基板上に、多結晶シリコンの半導体 層を形成したのち、化学気相成長（CVD : Chemical Vapor Deposition)法によって 、多結晶シリコン膜の上にゲート絶縁膜としての酸化シリコン膜を積層して、さらにそ の上にゲート電極を形成する方法が一般的である。この方法で製造された多結晶薄 膜トランジスタには、 MOS界面となる多結晶シリコンの表面に結晶欠陥や不純物な どが局在し得る。特に、多結晶シリコン膜の表面を含む部分に形成されるソース領域 とドレイン領域との間の領域において、結晶欠陥などが存在すると、この領域におけ る電子または正孔の移動度が小さくなつたり、しきい値電圧が高くなつたりするという 問題が生じている。
[0003] 特開平 11-67758号公報には、酸化レートの小さい酸素を主成分とする雰囲気下 で、多結晶シリコン膜を酸化する工程を含む製造方法が開示されている。この製造 方法では、多結晶シリコン膜の表面層での酸化はゆっくりと進行し、結晶欠陥を低減 することができ、膜質を均一にすることができ、酸化されずに残る多結晶シリコン膜の 表面の凹凸を抑制することができるというものである。また、酸化レートの大きい水蒸 気を主成分とする雰囲気下で酸化する工程を併用することにより、多結晶シリコン膜 内での酸化の進行速度を速めることができ、結晶欠陥の少ない良質な半導体膜の成 形を行なうことができるというものである。また、これらの 2つの工程を 1一 50気圧の雰 囲気で行なうと、 300— 700°Cの温度で、酸化膜の生成などを効率よく行なうことがで き、絶縁性基板を損傷することもないというものである。なお、この先行例では、多結 晶シリコン膜を形成する方法としては、炉ァニール法（固相成長法）、レーザァニール 法 (溶融再結晶法）などの方法を用いてレ、る。
[0004] 特開平 9-312403号公報には、非晶質ケィ素膜の特定の領域に、ニッケル元素を 接して保持させる製造方法が開示されている。ニッケノレ元素が配置された非晶質ケ ィ素膜に加熱処理を施すことにより、基板に平行な方向への結晶成長を行なわせる
。さらに、ハロゲン元素を含有した酸化性雰囲気中での加熱処理を施すことにより、 熱酸化膜を形成する。そして、上記の結晶成長方向とソース/ドレイン領域とを結ぶ 方向と併せて、薄膜トランジスタ（TFT: Thin Film Transistor)を作製する。この製造 方法により、トランジスタ特性としての移動度および S値が優れた薄膜トランジスタを 得ることができるというものである。
特許文献 1 :特開平 11-67758号公報 (第 3-6頁、第 1-4図）
特許文献 2 :特開平 9-312403号公報 (第 4-10頁、第 1-5図）
発明の開示
発明が解決しょうとする課題
[0005] 特開平 11—67758号公報または特開平 9—312403号公報に開示されている製造 方法においては、 M〇S界面を多結晶シリコン膜の内部に形成することができる。した がって、多結晶シリコンの表面の結晶欠陥や不純物の少ない M〇S界面を形成して、 トランジスタ特性の優れた薄膜トランジスタを得ることができる。
[0006] し力 ながら、特開平 11-67758号公報に開示された製造方法においては、多結 晶シリコン膜を形成するために、アモルファスシリコン膜にレーザ光を照射して、多結 晶シリコン膜に変換する一般的なレーザァニールによる方法を採用している。この方 法においては、多結晶シリコンの結晶成長が、溶融したシリコン膜の下部、すなわち 最も深く温度の低い絶縁基板の側から生じる。結晶成長は、シリコン膜の下部から上 部に向かって、すなわち表面に向かって成長するため、シリコンの表面に近くなるほ どよい結晶が形成される。この多結晶シリコン膜にゲート絶縁膜などを形成するため に、多結晶シリコンの表面に対して酸化を行なうと、結晶性の優れた部分が酸化シリ コン膜になる。一方で、ソース領域やドレイン領域が形成される MOS界面は、清浄度 は保たれているものの、多結晶シリコン膜内部の結晶性が劣った部分に形成されるこ とになる。多結晶シリコン膜のうち、結晶性の劣った部分に半導体層が形成されるた め、薄膜トランジスタの性能は十分に改善されていないという問題があった。
[0007] 特開平 9 - 312403号公報における製造方法では、絶縁基板の主表面と平行な方 向に結晶成長をさせたのち、多結晶シリコン膜の表面を酸化させて酸化シリコン膜を 形成しているため、多結晶シリコン膜の膜厚方向の結晶性に対しては、あまり変化が なレ、ものと考えられる。すなわち、酸化シリコン膜の形成のために多結晶シリコン膜を 酸化しても、残ったシリコン膜の結晶性としては優れていると考えられる。しかしながら 、この製造方法においては、基板の主表面に対して平行な方向に結晶成長を行なう ため、ニッケルをシリコン膜の中に含有させなくてはならなかったり、ニッケルの除去 が必要であった。このように、プロセスが煩雑であるという問題があった。また、 1000 °c前後の高温の雰囲気中で製造を行なう必要があるという問題があった。
[0008] 本発明は、上記の問題点を解決するためになされたものであり、結晶性の優れた半 導体装置を容易に製造することができる半導体装置の製造方法を提供することを目 的とする。
課題を解決するための手段
[0009] 本発明に基づく半導体装置の製造方法は、基板上に非晶質シリコン膜を形成する 非晶質シリコン積層工程と、非晶質シリコン膜にレーザ光を照射して、非晶質シリコン 膜の少なくとも一部を多結晶シリコン膜に変換する照射工程と、照射工程の後に、酸 素を含む雰囲気中で多結晶シリコン膜の表面を酸化する酸化工程とを含み、レーザ 光として、波長が 350nm以上 800nm以下のパルスレーザ光を、幅方向に少なくとも 3 (mj/cm2) / a m以上のエネルギ密度勾配を有する線状ビームに変換したものを 用いる。酸化工程は、温度が 500°C以上 650°C以下、かつ圧力が 10気圧以上の飽 和水蒸気の雰囲気中で行なう。
発明の効果
[0010] 本発明によれば、結晶性の優れた半導体装置を容易に製造することができる。
図面の簡単な説明
[0011] [図 1]本発明に基づく半導体装置の製造方法の第 1工程を説明する断面図である。
[図 2]本発明に基づく半導体装置の製造方法の第 2工程を説明する断面図である。 [図 3]本発明に基づく半導体装置の製造方法の第 3工程を説明する断面図である。
[図 4]本発明に基づく半導体装置の製造工程の第 4工程を説明する断面図である。
[図 5]本発明に基づく半導体装置の製造方法の第 5工程を説明する断面図である。
[図 6]本発明に基づく半導体装置の製造方法の第 6工程を説明する断面図である。
[図 7]本発明に基づくレーザ光を照射する装置の概略図である。
[図 8A]本発明に基づく半導体装置の製造方法において、レーザ光を照射するときの 概略斜視図である。
[図 8B]本発明に基づく半導体装置の製造方法において、レーザ光が照射されるァモ ルファスシリコン膜を説明する斜視図である。
[図 9]本発明に基づく半導体装置の製造方法において、アモルファスシリコン膜にレ 一ザ光を照射するときの説明図である。
[図 10A]本発明に基づく製造方法において、溶融部が結晶化されるときの説明図で ある。
[図 10B]従来の技術に基づく製造方法において、溶融部が結晶化されるときの説明 図である。
[図 11]本発明に基づいて形成された多結晶シリコン膜の結晶粒を説明する平面図で ある。
[図 12]本発明に基づいて製造された薄膜トランジスタの MOS界面付近を拡大した断 面図である。
[図 13]それぞれの製造方法によって製造された薄膜トランジスタの移動度を説明する グラフである。
[図 14]それぞれの製造方法によって製造された薄膜トランジスタのしきい値電圧を説 明するグラフである。
符号の説明
1 絶縁基板、 2 アモルファスシリコン膜、 3 多結晶シリコン膜、 5 酸化シリコン膜 、6 ゲート電極、 7 保護膜、 8 ソース'ドレイン電極、 10 Nd : YAGレーザの第 2高 調波発振装置、 11 ノくリアブルアッテネータ、 12 移動ステージ、 13 ターゲット、 14 線状ビーム成形光学系、 15 集光レンズ、 16 レーザ光、 20 溶融部、 21 結晶 粒、 22 ソース'ドレイン領域、 25, 26 長さ、 30, 31 , 32 レーザ光プロフアイノレ、 3 5 温度分布曲線、 40, 41, 42, 43, 44, 45, 46, 50, 51 , 52 矢印。
発明を実施するための最良の形態
[0013] (実施の形態 1)
図 1から図 14を参照して、本発明に基づく実施の形態 1における半導体装置の製 造方法について説明する。
[0014] 図 1から図 6は、本発明に基づく半導体装置の製造方法の一例を説明する断面図 である。本実施の形態における半導体装置は、 MOS-FETである。図 1は、非晶質 シリコン積層工程の説明図である。絶縁基板 1の上面に、矢印 40に示すように、 CV D法を用いて、アモルファスシリコン膜 2を形成する。絶縁基板 1には、ガラス基板な どの他に、たとえば、ガラス基板の上面に下地膜としての酸化シリコン膜を形成したも のを用いる。本実施の形態においては、絶縁基板 1として、ガラス基板の上面に厚さ 200nmの酸化シリコン膜を CVD法によって形成したものを用いている。基板上の膜 材料として、アモルファスシリコン膜 2を LPCVD (Low Pressure CVD)によって、 70η mの厚さまで形成してレ、る。
[0015] 図 2は、照射工程の説明図である。アモルファスシリコン膜 2の上面に対して、矢印 41の向きにレーザ光を照射する。レーザ光の照射によって、アモルファスシリコン膜 2 が加熱されて溶融する。溶融したシリコンが冷却されて固化する際に、結晶構造が多 結晶構造になって多結晶シリコン膜 3が形成される。
[0016] 次に、図 3に示すように、多結晶シリコン膜 3をアイランド状にするパターユングを行 なう。図 4は、酸化工程の説明図である。酸素を含む雰囲気中に配置することによつ て、多結晶シリコン膜 3の表面を酸化して、後にゲート絶縁膜となるべき酸化シリコン 膜 5を形成する。この酸化工程は、酸化雰囲気に加えて飽和水蒸気の中で行なうこと が好ましい。
[0017] 次に、図 5に示すように、酸化シリコン膜 5の上面に、ゲート電極 6を形成する。これ らの工程によって、 MOS構造の基本部分が形成される。この後、多結晶シリコン膜 3 の表面のうちゲート電極 6の両脇に位置する領域に、不純物の注入を行なって、ソー ス領域およびドレイン領域を形成する。さらに、図 6に示すように、ゲート電極 6の周り に保護膜 7およびソース ·ドレイン領域からの弓 [出し電極となるソース ·ドレイン電極 8 を形成する。
[0018] 図 7は、図 2の照射工程において用いられるレーザ光の照射装置の説明図である。
本実施の形態におけるレーザ光には、 Nd : YAGレーザの第 2高調波が用いられて いる。レーザ光は、 Nd : YAGレーザの第 2高調波発振装置 10から発振される。本実 施の形態におけるレーザ光の波長は 532nmである。発振されたレーザ光は、矢印 4 2に示すように、バリアブルアッテネータ 11および線状ビーム成形光学系 14を通って 、移動ステージ 12上に配置されたターゲット 13に照射される。レーザ光は、ノ リアブ ルアツテネータ 11によって所定の強度に調整され、線状ビーム成形光学系 14によつ て線状ビームプロファイルに変換される。移動ステージ 12は、レーザ光に対して、相 対的にターゲット 13の移動が行なえるように構成されている。このような装置を用いて 、ターゲット 13に対してレーザ熱処理が行なわれる。
[0019] 図 8Aおよび図 8Bに、レーザ光をアモルファスシリコン膜に照射してアモルファスシ リコン膜が溶融する様子を説明する概略図を示す。レーザ光は、線状ビーム成形光 学系（図 7参照）の出力部に形成された集光レンズ 15によって線状ビームのレーザ光 16に変換される。線状のレーザ光 16は、アモルファスシリコン膜 2の主表面に照射さ れる。レーザ光の幅方向のエネルギ密度の分布は、たとえばガウス分布状である。集 光されたレーザ光のエネルギ密度は、レーザ光プロファイル 30に示すように、幅方向 の中央部で最も大きくなる。そして、中央部から外側に向かうにつれて、徐々にエネ ルギ密度が小さくなる。照射に用いるレーザ光 16は、幅方向に少なくとも 3 (mj/cm2 ) / / m以上のエネルギ密度勾配を有するレーザ光を使用する。レーザ光 16の長手 方向においては、エネルギ密度は一定である。このように、照射されるレーザ光は、 いわゆるトップフラット状になっている。
[0020] Nd:YAGレーザの第 2高調波をアモルファスシリコン膜 2に照射すると、ァモルファ スシリコンの第 2高調波に対する吸収係数が小さいため、アモルファスシリコン膜 2の 厚さ方向においてほぼ均一に加熱される。レーザ光 16の幅方向に対しては、温度分 布曲線 35に示すように、レーザ光プロファイル 30におけるエネルギ密度が最も大き な位置に対応する位置が最も高い温度になり、レーザ光 16の幅方向に沿って徐々 に温度が低くなる。したがって、図 8Bに示すように、絶縁基板の上に形成されたァモ ルファスシリコン膜 2は、深さ方向において全体的にほぼ均一に溶融して溶融部 20 が形成される。レーザ光 16の幅方向においては、一定の長さのみ溶融する。レーザ 光 16の長手方向においては、線状ビームに沿って溶融部 20が形成される。すなわ ち、レーザ光プロファイル 30のエネルギ密度が一番高い部分に対応した領域に沿つ て、溶融部 20が形成される。
[0021] 図 9に、アモルファスシリコン膜 2に対してパルスレーザ光を照射するときの説明図 を示す。レーザ光を照射する際、移動ステージが移動することによって、アモルファス シリコン膜 2は、絶縁基板 1と共に矢印 43の向きに移動する。一方でレーザ光の照射 位置は一定である。レーザ光の照射は、移動ステージを線状ビームの幅方向に移動 しながら行なう。たとえば、図 8Aにおいては、矢印 43の向きに移動ステージを移動し ながらレーザ光の照射を行なう。図 9において、レーザ光プロファイル 30は、至近の レーザ光の照射におけるエネルギ密度を示している。レーザ光プロファイル 31およ びレーザ光プロファイル 32は、順に過去においてレーザ光の照射が行なわれてきた エネルギ密度の分布を示している。この照射工程においては、線状ビームの幅方向 に一定距離ずつずらしながらレーザ光の照射を行なっている。 1回の移動距離を線 状ビームの幅よりも長くすると、同一箇所へのレーザ光の照射回数が 1回のみとなる。 一方で、 1回の移動距離を線状ビームの幅よりも短くすることによって、図 9に示すよう に、同一箇所へのレーザ光の照射を複数回行なうことができ、非晶質シリコン膜を連 続的に多結晶化することができる。また、移動しながらパルスレーザ光を照射すること によって、アモルファスシリコン膜の一定領域を全体的に多結晶シリコン膜に変換す ること力 Sできる。
[0022] 図 10Aおよび図 10Bに、溶融したシリコンが冷却固化されて、多結晶になっていく 様子を説明する断面図を示す。図 10Aは、本発明に基づくレーザ光の照射を行なつ た場合の説明図である。図 8Bに示したように、絶縁基板上のアモルファスシリコン膜 2は、厚さ方向全体にわたってほぼ均一に溶融する。アモルファスシリコン膜 2の深さ 方向および線状ビームの長手方向における温度差は小さいため、結晶成長は、矢印 45に示すように、レーザ光が相対的に移動する方向、すなわち横方向成長（1次元 の成長）になる。したがって、成長する結晶粒は、矢印 45に示す横方向、すなわち絶 縁基板 1の主表面に平行な方向に長手方向を有するように成長する。また、深さ方 向に対しては依存せず、深さ方向全体にわたって結晶性の優れた多結晶シリコン膜 を得ること力できる。
[0023] 図 10Bに、従来の技術に基づくレーザ光の照射を行なった場合における結晶成長 の説明図を示す。従来の技術に基づく製造方法においては、エキシマレーザ (典型 的なエキシマレーザは、波長が 308nmの XeClレーザ）を用いた線状ビームによるレ 一ザ熱処理が行なわれていた。エキシマレーザによる場合は、レーザ光に対するァ モルファスシリコンの吸収係数が非常に大きぐアモルファスシリコン膜の表面近傍で 大部分のレーザ光の吸収が行なわれる。したがって、アモルファスシリコン膜の表面 近くは、温度が高ぐ一方でアモルファスシリコン膜の膜下部は温度が低いため、ァ モルファスシリコン膜の厚さ方向に結晶が成長する。すなわち、従来の技術に基づく レーザ光の照射では、アモルファスシリコン膜 2の厚さ方向に温度分布が生じている ため、矢印 44に示すように、相対的に温度の低い絶縁基板 1の側から反対側に向か つて結晶が成長する。したがって、アモルファスシリコン膜の表面に近づくほど優れた 多結晶が形成されている。しかし、後に MOS界面となる部分は、アモルファスシリコ ン膜 2の内部に位置するため、結晶性の悪い部分が半導体層となる。これに対し、本 発明に基づく製造方法では、上記のように、変換された多結晶シリコン膜の厚さ方向 に結晶性が依存しない優れた結晶粒を形成することができる。
[0024] 集光ビームの幅方向の分布は、たとえばガウス分布状になっているため、ァモルフ ァスシリコン膜に照射されるレーザ光のエネルギ密度勾配は、レーザ光のエネルギの 他に、レーザ光の幅方向の位置によっても変化する。製造された多結晶シリコン膜の 結晶粒の形状観察を行なった結果、エネルギ密度勾配が 3 (mj/cm2) / μ m以上 になったとき、結晶粒の形状が横方向に大きく偏る成長をすることが分かった。
[0025] 図 11に、横方向成長が大きく生じた場合の結晶粒の平面図を示す。矢印 50に示 す方向が線状ビームの長手方向であり、矢印 51に示す方向が線状ビームの幅方向 である。レーザ光は、矢印 52に示す向きに相対的に移動しながら照射される。それ ぞれの結晶粒 21は、横方向すなわち矢印 51の方向に成長する。本実施の形態に おいては、粒径が数 μ ΐη程度の大きな結晶粒を得ることができた。特に、結晶粒 21 の成長方向である横方向の長さ 25が成長方向に垂直な方向の長さ 26の 2倍以上で 、結晶粒 21の長手方向が線状ビームの幅方向（移動ステージの移動方向）に平行に なるような、多結晶シリコンの結晶列を得ることができた。このような結晶を形成するこ とによって、電子または正孔の移動度が大きな半導体膜を提供することができる。特 に、結晶粒 21の長手方向において、移動度の大きな半導体膜を提供することができ る。
[0026] このような製造方法により形成された多結晶シリコン膜を、圧力 20気圧（2.026MPa) 、温度 600°Cの飽和水蒸気雰囲気中で表面を酸化させてゲート絶縁膜を形成して、 薄膜トランジスタを製造した。本明細書においては、飽和水蒸気雰囲気中で多結晶 シリコン膜の表面を酸化させて酸化シリコン膜を形成する方法を「HPA法」と記す。
[0027] 図 12に、本発明に基づく半導体装置の製造方法を用いて製造した M〇S— FETに おける MOS界面付近の拡大断面図を示す。ゲート電極 6の下には、酸化シリコン膜 5が形成され、さらにその下には、多結晶シリコン膜 3が形成されている。図 12には、 多結晶シリコン膜 3の内部に、成長した結晶粒 21を模式的に記している。多結晶シリ コン膜 3の上面であって、ゲート電極 6を多結晶シリコン膜 3に投影したときに影となる 領域の側方には、ソース'ドレイン領域 22が形成されている。ソース'ドレイン領域 22 は、左右の両側に形成されている。ゲート電極 6の側方には、ソース'ドレイン領域 22 との導通を得るためのソース'ドレイン電極 8がそれぞれ形成されている。この薄膜トラ ンジスタは、照射工程において、移動ステージの移動方向（線状ビームの幅方向）が 矢印 46に示すように、ソース領域とドレイン領域とを結ぶ方向に対して平行になるよう に移動しながら照射を行なっている。したがって、矢印 46に示すソース領域とドレイ ン領域とを結ぶ方向に対して、結晶粒の長手方向が平行になるように結晶粒が成長 している。また、多結晶シリコン膜 3の厚さ方向において、結晶粒の乱れは生じずに、 結晶粒の形状がほぼ一様な多結晶シリコン膜が形成されている。 MOS—FETが駆 動されたとき、電子または正孔は、ソース'ドレイン領域 22同士の間を、矢印 46に示 す方向に移動する。
[0028] 図 13に、従来の技術に基づく製造方法で製造した nチャンネルの薄膜トランジスタ と本発明に基づく製造方法で製造した nチャンネルの薄膜トランジスタの電気特性の うち、移動度を比較したグラフを示す。従来の技術に基づく製造方法としては、照射 工程においてエキシマレーザを用いて多結晶シリコンを形成する方法を用いている。 横軸はゲート絶縁膜の製造方法およびそれぞれの方法によって形成された厚さを示 しており、縦軸は、それぞれの製造方法によって、製造された薄膜トランジスタの移動 度を示している。横軸における一番右側の点力 HPA法のみを行なって酸化シリコ ン膜を形成した薄膜トランジスタである。本実施の形態における製造方法 (YAG2 ω レーザァニールによる方法）の方が、従来の技術に基づく製造方法（エキシマレーザ ァニールによる方法）よりも移動度が大きくなつてレ、ることが分力、る。
[0029] 図 14に、従来の技術に基づく製造方法で製造した薄膜トランジスタと本発明に基 づく製造方法で製造した薄膜トランジスタの電気特性のうち、しきい値電圧を比較し たグラフを示す。横軸は、形成されたゲート絶縁膜の厚さを示し、縦軸はしきぃ値電 圧を示す。それぞれの製造方法は、図 13に示した製造方法と同一である。横軸の一 番左側の点が、 ΗΡΑ法のみを行なって酸化シリコン膜を形成した薄膜トランジスタで ある。本実施の形態における製造方法 (YAG2 ωレーザァニールによる方法）の方が 、従来の技術に基づく製造方法（エキシマレーザァニールによる方法）よりもしきレ、値 電圧が低くなつていることが分かる。
[0030] このように、本実施における半導体の製造方法を採用することよって、移動度が大 きい薄膜トランジスタを提供することができる。また、しきい値電圧の低い薄膜トランジ スタを提供することができる。これらの効果を得ることができるのは、前述したような結 晶が成長する方向の違いによって生じる結晶粒の形状や大きさが優れていることに 起因するものと推定される。特に、結晶粒の長手方向がソース領域一ドレイン領域の 方向と平行になっているため、ソース領域とドレイン領域とに挟まれる領域は、結晶粒 界が少なく移動度が高い高性能な薄膜トランジスタを形成することができると考えられ る。このように、本発明に基づく製造方法は、優れたトランジスタ特性を有する半導体 装置を提供することができる。
[0031] (実施の形態 2)
図 13および図 14を参照して、本発明に基づく実施の形態 2における半導体装置の 製造方法について説明する。
[0032] 本実施の形態においては、実施の形態 1と同様に、レーザ発振装置として波長が 5 32nmの Nd :YAGレーザの第 2高調波発振装置を用いて、多結晶シリコン膜を形成 した。この後に、酸化工程として、温度が 500°C、圧力が 20気圧の飽和水蒸気雰囲 気中で、多結晶シリコン膜の表面を酸化して酸化シリコン膜を形成する方法をまず用 いた。
[0033] この酸化条件では、所定の酸化膜厚を得るために長時間の処理が必要である。こ のため、本実施の形態における第 1の半導体装置として、多結晶シリコンの表面を 11 nmの厚さのみ酸化させた後、所定の膜厚になるまで LPCVD法によって 35nmの厚 さの酸化シリコン膜を積層した。この酸化シリコン膜をゲート絶縁膜とした nチャンネル の薄膜トランジスタを製造した。次に、本実施の形態における第 2の半導体装置とし て、多結晶シリコン表面を酸化させて、厚さが 33nmの酸化膜を形成した後に、 LPC VD法によって厚さが 1 Onmの酸化シリコン膜を積層した。この酸化シリコン膜をゲー ト絶縁膜とした nチャンネルの薄膜トランジスタを製造した。また、酸化シリコン膜を LP CVD法のみで形成した薄膜トランジスタも製造した。さらに、これらの製造方法につ いて、多結晶シリコン膜を形成する照射工程において、従来の技術に基づくエキシ マレーザを用いた薄膜トランジスタを製造した。それぞれの製造方法によって製造さ れた薄膜トランジスタについて、トランジスタ特性を調査するために電気特性を測定し た。この結果を、図 13および図 14に併記する。
[0034] 図 13は、それぞれの半導体装置の移動度を示す。図 13の横軸はゲート絶縁膜の 構成を示し、それぞれは左から順番に、 LPCVD法によって 58nmの厚さに形成した もの、 HPA法を 25分間行なって l lnm積層した上にさらに LPCVD法によって 35η m積層したもの、 HPA法を 75分間行なって 33nm積層した上にさらに LPCVD法に よって 1 Onm積層したもの、 HPA法のみを 75分間行なって 33nmの厚さの酸化シリ コン膜を形成した薄膜トランジスタを示してレ、る。
[0035] この結果、本発明に基づくレーザァニールを行なうと、 HPA法と LPCVD法とを組 み合わせて酸化シリコン膜を形成した場合においても、 HPA法のみによって酸化シ リコン膜を形成した薄膜トランジスタと同様の性能を得ることができた。また、従来の技 術に基づく製造方法 (エキシマレーザァニールを行なう製造方法）においては、 HP A法を多く用いるほど、すなわち、多結晶シリコンの表面を酸化する方法を多用する ほど、移動度が低下する傾向が見られる。一方で、本発明に基づく製造方法 (YAG 2 ωレーザァニールを行なう方法）では、 ΗΡΑ法を多く用いても移動度の低下は観 察されず、移動度の大きな薄膜トランジスタを提供することができる。
[0036] 図 14は、それぞれの半導体装置のしきい値電圧を示すグラフである。横軸がゲート 絶縁膜の厚さ、縦軸がしきい値電圧を示している。 ΗΡΑ法のみ、 LPCVD法と ΗΡΑ 法、 LPCVD法のみのいずれの製造方法にも関わらず、本発明に基づく製造方法は 、従来の技術に基づく製造方法と比較して、しきい値電圧が低くなつていることがわ かる。さらに、 HPA法を含む製造方法に着目すると、グラフ中に破線で示すように膜 厚の依存性を考慮しても、従来のエキシマレーザァニールを用いた半導体装置にお けるゲート絶縁膜の膜厚の依存性を示す直線から外れて、しきレ、値電圧が低くなつ ていることがわかる。
[0037] さらに、ソース領域とドレイン領域とを同電位にして、これらの領域とゲート電極との 間に電圧を印加することによって、絶縁破壊電圧、すなわち耐電圧を測定した。この 結果、 HPA法に加えて LPCVD法を併用して形成した薄膜トランジスタは、膜厚 33η mまで多結晶シリコン膜の表面を酸化させた薄膜トランジスタに対して、耐電圧が向 上することがわかった。このように、 HPA法に加えて LPCVD法を用いてゲート絶縁 膜としての酸化シリコン膜を形成することによって、耐電圧の高い薄膜トランジスタを 提供すること力 Sできる。
[0038] 本実施の形態のように、水蒸気を含む雰囲気中で多結晶シリコン膜の表面を酸化 する酸化工程の後に、化学気相成長法によって酸化シリコンをさらに積層することに よって、 MOS界面が清浄な状態を維持して、必要な厚さの酸化シリコン膜を短時間 に形成することができる。
[0039] (実施の形態 3)
本発明に基づく実施の形態 3においては、実施の形態 1の照射工程における、 Nd ： YAGレーザの第 2高調波発振装置の代わりに、 Nd： YAGレーザの第 3高調波発 振装置を用いてアモルファスシリコン膜にレーザ光を照射した。第 3高調波発振装置 力 発振されるレーザ光の波長は 355nmである。レーザ光の光学系や、絶縁基板 およびアモルファスシリコン膜を移動しながらレーザ光を照射することなど、照射する レーザ光以外については実施の形態 1と同様である。
[0040] アモルファスシリコン膜に対してレーザァニールを行なった結果、実施の形態 1にお けるレーザ光の波長 532nmを照射した場合と同様に、線状ビームの幅方向への横 方向成長が観察された。また、結晶粒の粒径については、数 x m程度の大きなもの を形成することができた。
[0041] この多結晶シリコン膜を用いて、圧力 20気圧、温度 600°Cの飽和水蒸気雰囲気中 で表面を酸化することによって、ゲート絶縁膜を形成した。このゲート絶縁膜を備える 薄膜トランジスタを製造して性能試験を行なった。この薄膜トランジスタにつレ、ても、 実施の形態 1における波長 532nmのレーザ光を照射して製造した薄膜トランジスタ と同様に、高性能のものを得ることができた。
[0042] 本実施の形態および実施の形態 1から、発振するレーザ光の波長を少なくとも 355 nm以上 532nm以下にすることで、横方向成長を行なった結晶粒を得ることができ、 さらに、高性能の薄膜トランジスタを得ることができるといえる。
[0043] (実施の形態 4)
本発明に基づく実施の形態 4においては、実施の形態 1の照射工程における、 Nd
： YAGレーザの第 2高調波発振装置の代わりに、チタンサファイアレーザ発振装置を 用いた。このレーザ発振装置は、波長が可変の発振装置であり、波長が 700nmから
800nmのレーザ光を発振することができる。レーザ光の光学系や、絶縁基板および アモルファスシリコン膜を移動しながらレーザ光を照射することなど、照射するレーザ 光以外については実施の形態 1と同様である。
[0044] アモルファスシリコン膜に対してレーザァニールを行なった結果、いずれの波長に おいても、線状ビームの幅方向への横方向成長が観察され、数 x m程度の大きな粒 径を有する結晶粒が形成された。
[0045] この多結晶シリコン膜を用いて、圧力 20気圧、温度 600°Cの飽和水蒸気雰囲気中 で、多結晶シリコンの表面を酸化してゲート絶縁膜を形成した薄膜トランジスタを製造 して性能試験を行なった。この薄膜トランジスタについても、実施の形態 1における波 長 532nmのレーザ光を照射して製造した薄膜トランジスタと同様に、高性能のものを 得ることができた。
[0046] 本実施の形態および実施の形態 1から、照射するレーザ光の波長を少なくとも 532 nm以上 800nm以下にすることで、横方向成長を行なった結晶粒を得ることができ、 さらに、高性能の薄膜トランジスタを得ることができるといえる。また、従来の技術にお いて用いるエキシマレーザ（たとえば、波長が 308nmの XeClレーザ）では横方向成 長が観察されないこと、および実施の形態 3と本実施の形態との結果から、発振する レーザ光の波長を、 350nm以上 800nm以下にすることで、横方向成長を行なった 結晶粒を得ることができ、さらに、高性能の薄膜トランジスタを得ることができるといえ る。
[0047] (実施の形態 5)
本発明に基づく実施の形態 5においては、実施の形態 1と同様に、波長が 532nm の Nd : YAGレーザの第 2高調波発振装置を用いて、多結晶シリコン膜を形成した後 の酸化工程において、温度 500°C、圧力 20気圧の飽和水蒸気雰囲気中で、多結晶 シリコン膜の表面を酸化してゲート絶縁膜を形成した。
[0048] この結果、酸化膜の形成速度が実施の形態 1における酸化条件の温度 600°C、圧 力 20気圧の場合に比べてかなり低下して、所定の膜厚のゲート絶縁膜を得るための 処理時間は長くなつた。したがって、水蒸気を含む雰囲気中で多結晶シリコン膜の表 面を酸化する酸化工程は、温度 600°C以上がより好ましい。一方で、実施の形態 1に おける薄膜トランジスタと同様の性能を有する薄膜トランジスタを得ることができた。
[0049] 本実施の形態から、酸化工程における温度を少なくとも 500°C以上 600°C以下に することで、高性能の薄膜トランジスタを得ることができるといえる。
[0050] (実施の形態 6)
本発明に基づく実施の形態 6においては、実施の形態 1と同様に、波長が 532nm の Nd : YAGレーザの第 2高調波発振装置を用いて、多結晶シリコン膜を形成した後 の酸化工程において、温度 650°C、圧力 10気圧（1.013MPa)の飽和水蒸気雰囲気 中で、多結晶シリコン膜の表面を酸化して、ゲート絶縁膜を形成した。
[0051] この方法によって得られた薄膜トランジスタの性能は、実施の形態 1におけるレーザ ァニールの条件である温度 600°C、圧力 20気圧の場合と同様のものを得ることがで きた。一方で、温度を 650°Cより上げた場合には、絶縁基板の熱収縮が大きくなつて 、薄膜トランジスタを形成するプロセス中にパターニングの不良が生じ、正常なトラン ジスタの製造が困難であった。実施の形態 5および本実施の形態の結果から、酸化 工程においては温度が 500°C以上 650°C以下であることが好ましい。
[0052] 実施の形態 1および実施の形態 3から実施の形態 6の結果から、水蒸気を含む雰 囲気中で多結晶シリコン膜の表面を酸化する酸化工程は、温度が 500°C以上 650 °C以下、かつ圧力が 10気圧以上の飽和水蒸気の雰囲気中で行なうことが好ましい。 この条件下で、多結晶シリコン膜を酸化することによって、短時間に所定の厚さの酸 化シリコン膜を形成することができ、かつ緻密な酸化シリコン膜が形成できる。また、し きレ、値電圧の低レ、薄膜トランジスタを生産性良く製造することができる。
[0053] なお、今回開示した上記実施の形態はすべての点で例示であって制限的なもので はない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求 の範囲と均等の意味および範囲内でのすべての変更を含むものである。
産業上の利用可能性
[0054] 半導体装置の製造方法に適用されうる。特に、薄膜半導体の製造方法に有利に適 用されうる。

Claims

請求の範囲
[1] 基板（1)上に非晶質シリコン膜 (2)を形成する非晶質シリコン積層工程と、
前記非晶質シリコン膜 (2)にレーザ光（16)を照射して、前記非晶質シリコン膜 (2) の少なくとも一部を多結晶シリコン膜 (3)に変換する照射工程と、
前記照射工程の後に、酸素を含む雰囲気中で前記多結晶シリコン膜 (3)の表面を 酸化する酸化工程とを含み、
前記レーザ光（16)として、波長が 350nm以上 800nm以下のパルスレーザ光を、 幅方向に少なくとも 3 (mj/cm2) / / m以上のエネルギ密度勾配を有する線状ビー ムに変換したものを用いて、
前記酸化工程は、温度が 500°C以上 650°C以下、かつ圧力が 10気圧以上の飽和 水蒸気の雰囲気中で行なう、半導体装置の製造方法。
[2] 前記酸化工程によって酸化した前記多結晶シリコン膜（3)の上面に対して、化学気 相成長法によって酸化シリコンをさらに積層する工程を含む、請求項 1に記載の半導 体装置の製造方法。
[3] 前記照射工程は、前記幅方向が、形成されるべき薄膜トランジスタのソース領域とド レイン領域とを結ぶ方向に対して平行になるように前記レーザ光（16)を照射する、 請求項 1または 2に記載の半導体装置の製造方法。
PCT/JP2004/012537 2003-09-05 2004-08-31 半導体装置の製造方法 Ceased WO2005024924A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/531,991 US20060046363A1 (en) 2003-09-05 2004-08-31 Process for producing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-314245 2003-09-05
JP2003314245A JP4350465B2 (ja) 2003-09-05 2003-09-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2005024924A1 true WO2005024924A1 (ja) 2005-03-17

Family

ID=34269795

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/012537 Ceased WO2005024924A1 (ja) 2003-09-05 2004-08-31 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20060046363A1 (ja)
JP (1) JP4350465B2 (ja)
CN (1) CN1717781A (ja)
WO (1) WO2005024924A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167758A (ja) * 1997-08-19 1999-03-09 Ishikawajima Harima Heavy Ind Co Ltd 半導体膜の成形方法及び半導体基板の製造方法
JP2000286195A (ja) * 1999-03-31 2000-10-13 Mitsubishi Electric Corp レーザ熱処理方法、レーザ熱処理装置および半導体デバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
US5880041A (en) * 1994-05-27 1999-03-09 Motorola Inc. Method for forming a dielectric layer using high pressure
EP0751559B1 (en) * 1995-06-30 2002-11-27 STMicroelectronics S.r.l. Process for forming an integrated circuit comprising non-volatile memory cells and side transistors and corresponding IC
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW445545B (en) * 1999-03-10 2001-07-11 Mitsubishi Electric Corp Laser heat treatment method, laser heat treatment apparatus and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167758A (ja) * 1997-08-19 1999-03-09 Ishikawajima Harima Heavy Ind Co Ltd 半導体膜の成形方法及び半導体基板の製造方法
JP2000286195A (ja) * 1999-03-31 2000-10-13 Mitsubishi Electric Corp レーザ熱処理方法、レーザ熱処理装置および半導体デバイス

Also Published As

Publication number Publication date
JP2005085886A (ja) 2005-03-31
JP4350465B2 (ja) 2009-10-21
CN1717781A (zh) 2006-01-04
US20060046363A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
US6602765B2 (en) Fabrication method of thin-film semiconductor device
CN106783536B (zh) 激光退火设备、多晶硅薄膜和薄膜晶体管的制备方法
US7429760B2 (en) Variable mask device for crystallizing silicon layer
WO2000054314A1 (en) Method and apparatus for laser heat treatment, and semiconductor device
EP1912252A1 (en) Polysilicon thin film transistor and method of fabricating the same
WO2005020301A1 (ja) 薄膜半導体の製造方法および製造装置
KR101133827B1 (ko) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
JP4408667B2 (ja) 薄膜半導体の製造方法
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP4350465B2 (ja) 半導体装置の製造方法
JP2000286195A (ja) レーザ熱処理方法、レーザ熱処理装置および半導体デバイス
JP4515931B2 (ja) 薄膜半導体の製造方法およびその製造方法により製造された薄膜トランジスタ
CN110578168A (zh) 吸除层的形成方法及硅晶圆
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP4271453B2 (ja) 半導体結晶化方法および薄膜トランジスタの製造方法
JP4581764B2 (ja) 薄膜半導体装置の製造方法
JP2005228808A (ja) 半導体デバイスの製造方法
JP3962066B2 (ja) レーザ熱処理方法を用いた半導体製造方法およびレーザ熱処理装置
JPS6380521A (ja) 半導体薄膜結晶層の製造方法
JP2005166813A (ja) 結晶性半導体膜の形成方法及び結晶性半導体膜、並びに半導体装置の製造方法及び半導体装置
JPH04299519A (ja) アモルファスシリコンの結晶化方法
JP2008311494A (ja) 結晶性半導体膜の製造方法、及び、レーザー装置
JP2006261183A (ja) 薄膜半導体装置
JPH1055979A (ja) 半導体薄膜の結晶化方法
JP2005252287A5 (ja)

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

ENP Entry into the national phase

Ref document number: 2006046363

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10531991

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20048014920

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 10531991

Country of ref document: US

122 Ep: pct application non-entry in european phase