WO2005017998A2 - Transistor bipolaire a heterojonction a transfert thermique ameliore - Google Patents

Transistor bipolaire a heterojonction a transfert thermique ameliore Download PDF

Info

Publication number
WO2005017998A2
WO2005017998A2 PCT/EP2004/051478 EP2004051478W WO2005017998A2 WO 2005017998 A2 WO2005017998 A2 WO 2005017998A2 EP 2004051478 W EP2004051478 W EP 2004051478W WO 2005017998 A2 WO2005017998 A2 WO 2005017998A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
component according
heat sink
collector
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2004/051478
Other languages
English (en)
Other versions
WO2005017998A3 (fr
Inventor
Jean-Claude Jacquet
Raphaël Aubry
Sylvain Delage
Nicole Caillas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Publication of WO2005017998A2 publication Critical patent/WO2005017998A2/fr
Publication of WO2005017998A3 publication Critical patent/WO2005017998A3/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/254—Diamond

Definitions

  • the present invention relates to a structure of a bipolar transistor with a vertical structure, in particular hetero-junction transistors, in which the heat transfer is improved.
  • Bipolar hetero-junction transistors or HBT transistors for Heterojunction Bipolar Transistor are of great interest in microwave applications. These transistors result from a vertical technology, which consists of a stack of semiconductor layers in the form of a mesa, in which the current flows perpendicular to the surface plane of the substrate, through the emitter, the base and the collector. .
  • the current densities that these transistors can control are very high, for example they can reach 2.10 5 A.cm "2.
  • bipolar homo transistors -junction or hetero-junctions we speak of bipolar homo transistors -junction or hetero-junctions. In the latter, we exploit in particular the differences in gap between the materials, which make it possible to improve the power performance of these transistors.
  • These bipolar transistors in vertical technology pose significant problems of heat dissipation Indeed, the collector, which is the seat of a very high electric field, undergoes a strong heating. The heat which is released is all the more difficult to evacuate that the structure is vertical and that the semiconductor materials used , generally materials of group III-V, are very poor thermal conductors.
  • a heat sink is generally integrated on the active face, to dissipate the heat through the active face.
  • a heat sink is described in patent EP0756322. It is a metallic heat sink, with an aerial part in the form of a bridge (air bridge), which is supported in particular on the upper mesas of the transistors. It is made of thick metal, of the order of 10 microns, in a metal that is a good thermal conductor, typically gold or copper. according to The teaching of this patent, this heat sink is obtained by spraying a thin layer of metal over a layer of resin previously deposited on the stack.
  • This thin layer of metal then serves as an electrode for achieving growth of this metal, in order to obtain a determined thickness.
  • the resin is then removed by any known means.
  • This figure corresponds to a semiconductor component structure which comprises several bipolar transistors in parallel on a substrate s, which is generally the case in all power applications. Two transistors of this structure are shown in the figure. Each transistor is produced from the substrate s in a stack 1 of semiconductor layers in the form of mesas.
  • the stack comprises in the example, starting from the substrate s, a sub-collector buried in the substrate, a first mesa which constitutes the collector C, a base layer B, and a second mesa which is the upper mesa of the stack and which constitutes the emitter E.
  • metallizations m G are made allowing contact to be made at the collector.
  • metallizations of base m are carried out.
  • the emitter mesa E is covered with a metalization m e .
  • the whole is protected by a passivation layer P.
  • a metal bridge PI covers the structure. Legs 5 of the bridge rest on the passivation layer at the base and emitter metallizations.
  • the passivation layer can be opened on the emitter metalization, bringing it into electrical contact with the bridge.
  • FIG. 1b shows a top view of this structure, which highlights the base bus bB and the collector bus bC which allow the contacts to be made laterally at the bases and the collectors of the transistors in parallel.
  • the points cEi and cE 2 represent electrical contacts taken from the emitters of the transistors.
  • the heat sink PI thus formed can be connected with a ground plane arranged on the rear face of the substrate by a metalization hole made in a region not covering the transistors (not shown).
  • the metal used to make this heat sink is gold or copper, or any other metal with good thermal properties (low thermal resistance). Reference will usefully be made to the aforementioned patent for the details of construction.
  • a structure of a semiconductor component with integrated heat sink has been sought by which the microwave performance of the component is improved.
  • the shortest and most efficient path possible has been sought in terms of thermal resistance between the heat source, located at the heart of each transistor and the heat sink.
  • An idea underlying the invention is the use of a layer of electrical insulating material and good thermal conductor, to cover the shape of the stack, so that the heat transfer can take place laterally via the sides of the collector, seat of the heat source, towards this layer of material, the heat sink being disposed on this layer. Thanks to this structure, the heat emitted by the heat source at the heart of the transistor can diffuse laterally towards this layer of material, through the sides of the collector mesa, the layer acting as a heat sink towards the dissipator.
  • the invention relates to an electronic component with heat sink, comprising on the active face of a substrate, one or more bipolar transistors, each transistor being produced in a stack of semiconductor layers in the form of mesas, with at least one collector mesa.
  • a layer of heat sink in an electrically insulating and thermally conductive material covers the shape of the stack, favoring a heat transfer via the sides of the collector mesa to the heat drain layer.
  • the structure of the assembly, component and integrated heat sink is mechanically stiffened. It then lends itself advantageously to a transfer upside down on a plate such as a polycrystalline diamond plate or AIN, improving the thermal performance of this component.
  • the layer of electrically insulating and thermally conductive material is a layer of diamond, polycrystalline and / or of DLC type.
  • this layer of material which is a dielectric, advantageously makes it possible to increase the value of the capacities which determine the microwave performance of HBT transistors, typically the parasitic base-emitter capacitances, in the case of a top emitter transistor structure, or parasitic collector-base capacitance in the case of a top collector bipolar transistor structure.
  • the collector mesa is etched.
  • the heat sink preferably comprises a form of metal bridge resting on the upper mesas. Alternatively, it is in electrical contact with the metalization of the upper emitter or collector mesas.
  • FIG. 2a comprises, in addition to all the elements represented in FIG. 1a, and which bear the same references, a layer 100 of an electrically insulating material having good thermal conductivity, at least greater than 100 W / ° Cm (watts per degree celsius.meter), which covers the shape of the stack.
  • electrically insulating material having good thermal conductivity a material among AIN, A ⁇ Ox ⁇ SiC, or a compound Al ⁇ Ga ⁇ -x N.
  • it is a layer of diamond 100.
  • This layer of diamond is a material which has an excellent thermal conductivity, higher than 100 W / ° Cm
  • a layer of diamond of type "DLC", according to the acronym for "Diamond like Carbon" also offers good performances.
  • This layer 100 is obtained for example by vacuum deposition techniques, at low temperature, typically below 300 ° C. It can be deposited over stack 1 in the form of mesas. This layer 100 follows the complex shapes of the structure. This layer 100 can then be etched locally, to allow contact resumption. In the example shown, the layer 100 and the passivation layer P are etched to release the metalization of the emitter m ⁇ , allowing electrical contact between the metal bridge PI and the emitter E. As shown in FIG.
  • this layer 100 which envelops the stack makes it possible to provide lateral paths of thermal diffusion, from the heat source S " ⁇ located at the heart of the transistor, in the collector, at the base-collector junction, towards layer 100.
  • the heat will diffuse via the sides 2 a , 2 b of the collector mesa.
  • This diffusion path improves the efficiency of the heat transfer, since it crosses only the material of the collector mesa, laterally and vertically, to end up in the material of the layer 100 which has a very low thermal resistance.
  • FIG. 3a represents a similar structure according to the invention, applied to a bipolar transistor with collector at the top. We find the lateral diffusion channels via the sides 2 a , 2 b of the collector mesa.
  • the thickness of the layer 100 is a function of the height of the stack 1 to be covered. If the material of layer 100 is polycrystalline diamond, the thickness of this layer can be less than 1 micron. Such a thickness is sufficient in terms of its thermal properties taking into account the very good thermal conductivity of this material, and makes it possible not to be penalized by the deposition rate of this material which, at temperatures below 300 ° C., with the disadvantage of being very slow, of the order of 0.1 micrometer / hour. If we want to benefit from a diamond layer which offers good flatness, in particular to be used as a passivation layer, we can then plan to deposit over the polycrystalline diamond DLC type diamond which will not have this drawback, for complete the thickness to 1 micron or a few microns.
  • the layer 100 is then a mixed polycrystalline diamond / DLC diamond layer.
  • the material of layer 100 is DLC type diamond, its thickness is of the order of 1 to a few microns. According to the invention, this thickness is also determined so as to have a parasitic capacity between the base metalization and the metalization of the upper mesa as small as possible.
  • the stray base-emitter capacitance C P ( b ⁇ ) - This stray capacitance has a value inversely proportional to the thickness of dielectric e1 between the base and emitter metalization.
  • the parasitic capacitance is reduced as a first approximation, in a ratio close to the ratio between the thickness e1 of the part of the layer 100 between the base and the upper mesa and the thickness of the passivation layer P.
  • the thickness of the layer 100 is of the order of 1 to a few microns. For example, it is of the order of three microns.
  • FIG. 2a there are shown two possible embodiments of the invention. On the left, this is the embodiment described above. On the right, an improvement is shown. Of course, in practice, the component is produced either in its entirety according to the variant shown on the left part of the figure or in its entirety according to the right option.
  • This improvement represented on the right-hand side consists in etching the sides 2 a , 2 b of the collector mesa, so as to make it thinner: the layer 100 is thus brought closer to the heat source, which makes the structure more efficient, with the shortest possible lateral thermal path up to the material of layer 100.
  • the upper mesa is the collector mesa
  • the upper mesa having already optimal dimensions, defined by the technology considered, the lateral thermal path via the sides of the collector is optimal.
  • the mesa-shaped stack is first of all passive: a thin passivation layer P is deposited on the active face of the substrate and the stack.
  • the layer 100 ensures the passivation of the structure, eliminating the specific passivation layer P.
  • the manufacturing process is simplified.
  • a bonding layer 3 a of the layer 100 is provided on the active surface of the stack (FIGS. 2b, 3b) or, where appropriate, on the passivation layer P ( Figures 2a, 3a).
  • this bonding layer will typically be made of a material chosen from W, Mo, WC, SiC, III-N, SiN compounds allowing the formation of an alloy with carbon.
  • a method of manufacturing a semiconductor device structure according to the invention uses a low temperature deposition of the layer of material 100, for example a CVD deposition, or any other known method.
  • the deposition temperature is typically less than 300 ° C., which is compatible with most semiconductor materials, in particular III-V materials, as well as with Shottky contacts and ohmic contacts.
  • the step of depositing this layer is carried out after the stack of semiconductor layers in the form of mesas has been formed.
  • the layer 100 thus deposited covers the surface of the stack and the sides of the mesas.
  • This deposition step is preferably deposited after the metallizations of emitter m e , collector m 0 and base m have been completed and covers these metallizations.
  • the layer 100 is preferably used as the passivation layer of the active face, as shown in FIGS. 2b and 3b. The structure then does not have a specific passivation layer P.
  • the manufacturing process comprises the following steps: -realization of a stack of semiconductor layers in the form of mesas, with a collector mesa, a base layer on the collector mesa, and an upper emitter mesa; -engraving of the sides of the collector mesa under the base.
  • the flanks of the collector mesa are etched by any known method, for example by chemical etching.
  • this etching goes to the surface 7 of collector / sub-collector junction (or emitter / sub-emitter), but it can stop earlier, as soon as the source area has been reached. of heat Sth. The dimensions of the collector mesa are then reduced.
  • a first step of deposition of the layer 100 is provided, after the step of etching of the manifold sides, to stiffen the structure; then the realization of these metallizations.
  • a second step of depositing the layer 100 is then carried out, in order to obtain the determined layer thickness.
  • the process for manufacturing a semiconductor device is little disturbed by the additional steps planned to implement the invention. These steps are integrated at the end of the process, and can replace certain steps, in particular, in the case where the layer 100 also serves as passivation.
  • the semiconductor device according to the invention incorporates a heat sink 4 on the active face, disposed on the layer 100.
  • the thick layer 100 thus acts as a heat sink, draining the heat towards the sink, with a large surface for exchanging heat, since it rests on the layer 100.
  • a primer layer 3 b may be provided between the layer 100 and the heat sink 4.
  • the primer layer is made of a material chosen from W, Mo, C, SiC, III-N, SiN compounds, which makes it possible to produce an alloy with carbon.
  • this heat sink 4 is formed from a thick layer of a metal which is a good thermal conductor, such as gold or copper. It is typically obtained by electrolysis, with a spray deposition of a thin layer 4a of this metal which then serves as an electrode for obtaining the layer 4b by electrolytic growth (FIG. 2a, 2b).
  • the metal layer 4 (4a + 4b) has the required thickness, of the order of 10 microns.
  • this layer has the shape of a bridge, with legs 5 resting on the upper mesas, promoting the heat transfer at this location from the upper mesa to the heat sink.
  • FIG. 2a There may be openings in the passivation layer P and / or the layer 100 for releasing the metallizations from the upper mesa, for electrically bringing the metallic layer 4 forming the bridge into contact with these metallizations.
  • This variant is represented in FIG. 2a, for the metalization of emitter m ⁇ of the bipolar transistor with emitter at the top. It applies equally well to the metallization of collector m c of a bipolar transistor with top collector (not shown). In addition to the thermal contact, there is then an electrical contact.
  • Layer 4 then forms the emitter bus, in the case of a top emitter transistor, or the collector bus, in the case of a top emitter transistor.
  • the bridge is not aerial: it rests on the layer
  • the mechanically stiffened structure is favorable for brazing the component upside down (flip-chip mounting) on a plate 6 made of a material which is a good thermal conductor, such as AIN, of copper, or preferably, of polycrystalline diamond, for its excellent thermal conductivity. .
  • the heat sink then has a composite structure, formed by the metal bridge PI and the plate. The thermal efficiency of dissipation is greatly improved.
  • the process is also simplified because the metal layer 4 of the heat sink no longer needs to be as thick (of the order of 10 microns). It is then possible to deposit a thin layer of metal, without using an electrolytic growth process.
  • the plate 6 made of a material which is a good thermal conductor can be in the form of blocks, each block being soldered individually on a transistor of the semiconductor component.
  • a semiconductor component according to the invention thus sees its thermal and microwave performance improved.
  • the process steps relating to the invention are easily integrated into the process. They are compatible with most semi-conductor materials, the deposition temperature of the diamond layer being less than 300 ° C.
  • the layer 100 which envelops the stack offers particularly efficient lateral and active side heat transfer channels. A semiconductor component is thus obtained with good thermal performance, at low cost. Microwave performance is also improved.
  • the invention applies very particularly to components with hetero-junction bipolar transistors, very particularly used in power applications, in particular in microwave applications.

Landscapes

  • Bipolar Transistors (AREA)

Abstract

Un composant électronique à dissipateur thermique comprend en face active d'un substrat, un ou plusieurs transistors bipolaires, chaque transistor étant réalisé dans un empilement de couches semi-conductrices en forme de mesas, avec au moins une mesa de collecteur. Une couche de diamant recouvre la forme de l'empilement, favorisant un transfert thermique via les flancs de la mesa de collecteur vers la couche de diamant et le dissipateur thermique est disposé sur la couche de diamant.

Description

TRANSISTOR BIPOLAIRE A HETEROJONCTION A TRANSFERT THERMIQUE AMELIORE
La présente invention concerne une structure de transistor bipolaire à structure verticale, notamment les transistors à hétéro-jonction, dans lequel le transfert thermique est amélioré. Les transistors bipolaires à hétéro-jonction ou transistors HBT pour Heterojunction Bipolar Transistor, présentent un grand intérêt dans les applications hyperfréquences. Ces transistors résultent d'une technologie verticale, qui consiste en un empilement de couches semi-conductrices en forme de mesa, dans lequel le courant s'écoule perpendiculairement au plan de surface du substrat, à travers l'émetteur, la base et le collecteur. Les densités de courant que peuvent commander ces transistors sont très fortes, par exemple elles peuvent atteindre 2.105 A.cm"2. Selon que les couches sont réalisées à partir du même matériau semi-conducteur ou non, on parle de transistors bipolaires à homo-jonction ou à hétéro-jonctions. Dans ces derniers, on exploite notamment les différences de gap entre les matériaux, qui permettent d'améliorer les performances de puissance de ces transistors. Ces transistors bipolaires en technologie verticale posent d'importants problèmes de dissipation thermique. En effet, le collecteur, qui est le siège d'un champ électrique très élevé, subit un fort échauffement. La chaleur qui est dégagée est d'autant plus difficile à évacuer que la structure est verticale et que les matériaux semi-conducteurs utilisés, généralement des matériaux du groupe lll-V, sont de très mauvais conducteurs thermiques. Pour assurer le bon fonctionnement des transistors, et surtout obtenir de bonnes performances en opérationnel, avec une amélioration significative de la puissance disponible par unité de surface de semi-conducteur pour une température de fonctionnement donnée, un dissipateur thermique est généralement intégré en face active, pour évacuer la chaleur par la face active. Un tel dissipateur thermique est décrit dans le brevet EP0756322. C'est un dissipateur thermique métallique, avec une partie aérienne en forme de pont (pont à air), qui s'appuie notamment sur les mesas supérieures des transistors. Il est réalisé en métal épais, de l'ordre de 10 microns, dans un métal bon conducteur thermique, typiquement en or ou en cuivre. Selon l'enseignement de ce brevet, ce dissipateur thermique est obtenu par pulvérisation d'une fine couche de métal par dessus une couche de résine préalablement déposée sur l'empilement. Cette fine couche de métal sert ensuite d'électrode pour réaliser une croissance de ce métal, afin d'obtenir une épaisseur déterminée. La résine est ensuite retirée par tout moyen connu. On obtient une structure de transistor schématiquement représenté en vue transversale sur la figure 1. Cette figure correspond à une structure de composant semiconducteur qui comprend plusieurs transistors bipolaires en parallèle sur un substrat s, ce qui est généralement le cas dans toutes les applications de puissance. Deux transistors de cette structure sont représentés sur la figure. Chaque transistor est réalisé à partir du substrat s dans un empilement 1 de couches semi-conductrices en forme de mesas. Plus particulièrement, l'empilement comprend dans l'exemple, en partant du substrat s, un sous-collecteur se enterré dans le substrat, une première mesa qui constitue le collecteur C, une couche de base B, et une seconde mesa qui est la mesa supérieure de l'empilement et qui constitue l'émetteur E. De part et d'autre de la mesa de collecteur, sont réalisées des métallisations mG permettant la prise de contact au niveau du collecteur. De part et d'autre de la mesa d'émetteur, sont réalisées des métallisations de base m . La mesa d'émetteur E est recouverte d'une métaliisation me. L'ensemble est protégé par une couche de passivation P. Un pont métallique PI recouvre la structure. Des jambes 5 du pont reposent sur la couche de passivation au niveau des métallisations de base et d'émetteur. La couche de passivation peut être ouverte sur la métaliisation d'émetteur, la mettant en contact électrique avec le pont . La figure 1b montre une vue de dessus de cette structure, qui met en évidence le bus de base bB et le bus de collecteur bC qui permettent de prendre latéralement les contacts au niveau des bases et des collecteurs des transistors en parallèle. Les points cEi et cE2 représentent des contacts électriques pris sur les émetteurs des transistors. Le dissipateur thermique PI ainsi formé peut être connecté avec un plan de masse disposé en face arrière du substrat par un trou de métaliisation réalisé dans une région ne recouvrant pas les transistors (non représenté). Le métal utilisé pour faire ce drain thermique est de l'or ou du cuivre, ou tout autre métal ayant de bonnes propriétés thermiques (faible résistance thermique). On se reportera utilement au brevet précité pour les détails de réalisation. Dans cette structure le transfert thermique depuis la source de chaleur, située dans le collecteur à la jonction collecteur base, s'effectue essentiellement à travers le substrat, vers la face arrière du composant et via la base B et l'émetteur E, et leurs métallisations, vers le dissipateur thermique PI. Dans l'invention, on a cherché à améliorer cette structure sur le plan du rendement thermique. Dans l'invention, on a cherché une structure de composant semiconducteur avec dissipateur thermique intégré par laquelle les performances hyperfréquence du composant sont améliorées. Dans l'invention, on a cherché un chemin le plus court et le plus efficace possible en terme de résistance thermique entre la source de chaleur, située au cœur de chaque transistor et le dissipateur thermique. Une idée à la base de l'invention, est l'utilisation d'une couche de matériau isolant électrique et bon conducteur thermique, pour recouvrir la forme de l'empilement, en sorte que le transfert de chaleur puisse s'effectuer latéralement via les flancs du collecteur, siège de la source de chaleur, vers cette couche de matériau, le dissipateur thermique étant disposé sur cette couche. Grâce à cette structure, la chaleur émise par la source de chaleur au cœur du transistor peut diffuser latéralement vers cette couche de matériau, par les flancs de la mesa de collecteur, la couche agissant comme un drain thermique vers le dissipateur. Ainsi, telle que revendiquée, l'invention concerne un composant électronique à dissipateur thermique, comprenant en face active d'un substrat, un ou plusieurs transistors bipolaires, chaque transistor étant réalisé dans un empilement de couches semi-conductrices en forme de mesas, avec au moins une mesa de collecteur. Selon l'invention, une couche de drain thermique dans un matériau isolant électrique et thermiquement conducteur recouvre la forme de l'empilement, favorisant un transfert thermique via les flancs de la mesa de collecteur vers la couche de drain thermique. En outre, la structure de l'ensemble, composant et dissipateur thermique intégré est mécaniquement rigidifiée. Elle se prête alors de façon avantageuse à un report à l'envers sur une plaque tel que qu'une plaque en diamant polycristallin ou en AIN, améliorant les performances thermiques de ce composant. De préférence, la couche de matériau isolant électrique et thermiquement conducteur est une couche de diamant, polycristallin et/ou de type DLC. En outre, en prévoyant une épaisseur de couche suffisante, de l'ordre de un à quelques microns, cette couche de matériau, qui est un diélectrique, permet avantageusement d'augmenter la valeur des capacités qui déterminent les performances hyperfréquence des transistors HBT, typiquement les capacités parasites base-émetteur, dans le cas d'une structure de transistor à émetteur en haut, ou capacité parasite collecteur- base dans le cas d'une structure de transistor bipolaire à collecteur en haut. Selon un autre aspect de l'invention, pour un transistor bipolaire à hétéro jonction à émetteur en haut, la mesa de collecteur est gravée. De cette façon la couche de matériau sur les flancs de cette mesa sont au plus près de la source même de la chaleur, améliorant l'efficacité du dispositif de transfert thermique. Selon un mode de réalisation de l'invention, le dissipateur thermique comprend de préférence une forme de pont en métal reposant sur les mesas supérieures. Dans une variante, il est en contact électrique avec la métaliisation des mesas supérieures d'émetteur ou de collecteur.
D'autres avantages et caractéristiques de l'invention apparaîtront plus clairement à la lecture de la description qui suit, faite à titre indicatif et non limitatif de l'invention et en référence aux dessins annexés, dans lesquels : - les figures 1a et 1b déjà décrites représentent une structure de composant à transistor bipolaire à structure verticale, avec un dissipateur thermique intégré selon l'état de la technique; - les figures 2a et 2b représentent en coupe transversale des variantes de réalisation d'une structure de composant à transistors bipolaires à émetteur en haut, selon l'invention ; - les figures 3a et 3b représentent en coupe transversale des variantes de réalisation d'une structure de composant à transistor bipolaire du type à collecteur en haut selon l'invention.
La figure 2a comprend, en plus de tous les éléments représentés sur la figure 1a, et qui portent les mêmes références, une couche 100 d'un matériau électriquement isolant ayant une bonne conductivité thermique, au moins supérieure à 100 W/°C.m (watts par degré celsius.mètre), qui recouvre la forme de l'empilement. On peut aussi choisir comme matériau électriquement isolant ayant une bonne conductivité thermique, un matériau parmi AIN, A^Ox^ SiC, ou un composé AlχGaι-xN. De préférence, il s'agit d'une couche de diamant 100. Cette couche de diamant est un matériau qui a une excellente conductivité thermique, supérieure à 100 W/°C.m. Une couche de diamant de type " DLC" , selon l'acronyme anglo-saxon pour "Diamant like Carbon" offre aussi de bonnes performances. On a ainsi pu obtenir des conductivités de l'ordre de 300 W/°C.m avec du DLC. Cette couche 100 est obtenue par exemple par des techniques de dépôt sous vide, à faible température, typiquement inférieures à 300°C. Elle peut être déposée par dessus l'empilement 1 en forme de mesas. Cette couche 100 épouse les formes complexes de la structure. Cette couche 100 peut ensuite être gravée localement, pour permettre des reprises de contact. Dans l'exemple représenté, la couche 100 et la couche de passivation P sont gravées pour dégager la métaliisation d'émetteur mθ, permettant le contact électrique entre le pont métallique PI et l'émetteur E. Comme représenté sur la figure 2a, cette couche 100 qui enveloppe l'empilement permet de fournir des chemins latéraux de diffusion thermique, depuis la source de chaleur S«ι située au cœur du transistor, dans le collecteur, à la jonction base-collecteur, vers la couche 100. Notamment, la chaleur va diffuser via les flancs 2a, 2b de la mesa de collecteur. Ce chemin de diffusion améliore l'efficacité du transfert thermique, puisqu'il traverse seulement le matériau de la mesa de collecteur, latéralement et verticalement, pour se retrouver dans le matériau de la couche 100 qui a une résistance thermique très faible. La figure 3a représente une structure similaire selon l'invention, appliquée à un transistor bipolaire à collecteur en haut. On retrouve les voies de diffusion latérales via les flancs 2a, 2b de la mesa collecteur. L'épaisseur de la couche 100 est fonction de la hauteur de l'empilement 1 à recouvrir. Si le matériau de la couche 100 est du diamant polycristallin, l'épaisseur de cette couche peut être inférieure à 1 micron. Une telle épaisseur est suffisante sur le plan de ses propriétés thermique compte tenu de la très bonne conductivité thermique de ce matériau, et permet de ne pas être pénalisé par la vitesse de dépôt de ce matériau qui, à des températures inférieures à 300°C, à l'inconvénient d'être très lente, de l'ordre de 0,1 micromètre/heure. Si on veut bénéficier d'une couche de diamant qui offre une bonne planéité, notamment pour être utilisée comme couche de passivation, on peut alors prévoir de déposer par dessus le diamant polycristallin du diamant de type DLC qui ne va pas présenter cet inconvénient, pour compléter l'épaisseur à 1 microns ou quelques microns. Dans cette variante, la couche 100 est alors une couche mixte diamant polycristallin/diamant DLC. Si le matériau de la couche 100 est du diamant de type DLC, son épaisseur est de l'ordre de 1 à quelques microns. Selon l'invention, cette épaisseur est aussi déterminée de manière à avoir une capacité parasite entre la métaliisation de base et la métaliisation de la mesa supérieure la plus réduite possible. Dans l'exemple d'un transistor bipolaire à émetteur en haut comme représenté sur les figures 2a et 2b, c'est la capacité parasite base-émetteur CP(bθ)- Cette capacité parasite a une valeur inversement proportionnelle à l'épaisseur de diélectrique e1 entre la métaliisation de base et d'émetteur. Plus e1 est élevée, plus faible est la capacité parasite, et meilleur est le comportement hyperfréquence du transistor. Par rapport à la structure de l'état de la technique représentée à la figure 1a, la capacité parasite est réduite en première approximation, dans un rapport voisin du rapport entre l'épaisseur e1 de la partie de la couche 100 entre la base et la mesa supérieure et l'épaisseur de la couche de passivation P. Ceci s'applique aussi bien à la capacité parasite base-collecteur dans le transistor bipolaire à collecteur en haut représenté sur les figures 3a et 3b. Selon l'invention, l'épaisseur de la couche 100 est de l'ordre de 1 à quelques microns. Par exemple, elle est de l'ordre de trois microns. Sur la figure 2a, on a représenté deux variantes de réalisation possible de l'invention. A gauche, c'est la réalisation décrite ci-dessus. A droite, un perfectionnement est représenté. Bien entendu, en pratique, le composant est réalisé soit en son entier selon la variante représentée sur la partie gauche de la figure soit en son entier selon l'option de droite. Ce perfectionnement représenté sur la partie droite consiste à graver les flancs 2a, 2b de la mesa de collecteur, de manière à l'amincir : on rapproche ainsi la couche 100 de la source de chaleur, ce qui rend la structure plus performante, avec un chemin thermique latéral le plus court possible jusqu'au matériau de la couche 100. Dans le cas d'une structure selon l'invention où la mesa supérieure est la mesa de collecteur, comme représenté sur la figure 3a, la mesa supérieure ayant déjà des dimensions optimales, définies par la technologie considérée, le chemin thermique latéral via les flancs du collecteur est optimal.
Sur les figures 2a et 3a, l'empilement en forme de mesa est d'abord passive : une fine couche de passivation P est déposée sur la face active du substrat et l'empilement. Dans une variante représentée sur les figures 2b et 3b, la couche 100 assure la passivation de la structure, supprimant la couche de passivation P spécifique. Le procédé de fabrication est simplifié. De préférence, et comme représenté sur les figures 2a, 2b, 3a, 3b, on prévoit une couche d'accrochage 3a de la couche 100 sur la surface active de l'empilement (figures 2b, 3b) ou le cas échéant, sur la couche de passivation P (figures 2a, 3a) . Pour une couche 100 en diamant, cette couche d'accrochage sera typiquement réalisée dans un matériau choisi parmi W, Mo, WC, SiC, composés lll-N, SiN permettant la formation d'un alliage avec le carbone. Un procédé de fabrication d'une structure de dispositif semi- conducteur selon l'invention utilise un dépôt basse température de la couche de matériau 100, par exemple un dépôt CVD, ou tout autre procédé connu. La température de dépôt est typiquement inférieure à 300°C, ce qui est compatible avec la plupart des matériaux semi-conducteurs, notamment les matériaux lll-V, ainsi qu'avec les contacts Shottky et les contacts ohmiques. L'étape de dépôt de cette couche est réalisée après formation de l'empilement de couches semi-conductrices en forme de mesas. La couche 100 ainsi déposée recouvre la surface de l'empilement et les flancs des mesas. Cette étape de dépôt est de préférence déposée après la réalisation des métallisations d'émetteur me, de collecteur m0 et de base m et recouvre ces métallisations. La couche 100 est de préférence utilisée comme couche de passivation de la face active, comme représenté sur les figures 2b et 3b. La structure ne comporte alors pas de couche de passivation P spécifique.
Selon un mode de réalisation de l'invention pour un transistor bipolaire à émetteur en haut, selon lequel les flancs 2a, 2b de la mesa de collecteur sont gravés, comme représenté sur la partie droite de la figure 2a, le procédé de fabrication comprend les étapes suivantes : -réalisation d'un empilement de couches semi-conductrices en forme de mesas, avec une mesa de collecteur, une couche de base sur la mesa de collecteur, et une mesa supérieure d'émetteur ; -gravure des flancs de la mesa de collecteur sous la base. La gravure des flancs de la mesa de collecteur est réalisée par tout procédé connu, par gravure chimique par exemple. Dans l'exemple cette gravure va jusqu'à la surface 7 de jonction collecteur/sous-collecteur, (ou émetteur/sous émetteur), mais elle peut s'arrêter plus tôt, dès que l'on a atteint la zone de la source de chaleur Sth. Les dimensions de la mesa de collecteur sont alors réduites. Dans une variante de réalisation, on prévoit de réaliser les métallisations de base après gravure des flancs du collecteur, mais avant le dépôt de la couche 100. De préférence, on prévoit une première étape de dépôt de la couche 100, après l'étape de gravure des flancs de collecteur, pour rigidifier la structure; puis la réalisation de ces métallisations. Une deuxième étape de dépôt de la couche 100 est alors réalisée, pour obtenir l'épaisseur de couche déterminée. Ainsi, le procédé de fabrication d'un dispositif semi-conducteur est peu perturbé par les étapes supplémentaires prévues pour mettre en œuvre l'invention. Ces étapes s'intègrent en fin de processus, et peuvent remplacer certaines étapes, notamment, dans le cas où la couche 100 sert aussi de passivation. Le dispositif semi-conducteur selon l'invention intègre un dissipateur thermique 4 en face active, disposé sur la couche 100. La couche épaisse 100 agit ainsi comme un drain thermique, drainant la chaleur vers le dissipateur, avec une grande surface d'échange de chaleur, puisque qu'il repose sur la couche 100. Une couche d'accrochage 3b peut-être prévue entre la couche 100 et le dissipateur thermique 4. On a vu que pour une couche 100 en diamant, cette couche d'accrochage est réalisée dans un matériau choisi parmi W, Mo, C, SiC, composés lll-N, SiN, qui permet de réaliser un alliage avec le carbone. Dans un mode de réalisation préféré, et comme représenté sur les figures 2a, 2b, 3a, 3c, ce dissipateur thermique 4 est formé d'une couche épaisse d'un métal bon conducteur thermique, tel que l'or ou le cuivre. Il est typiquement obtenu par électrolyse, avec un dépôt par pulvérisation d'une couche fine 4a de ce métal qui sert ensuite d'électrode pour obtenir la couche 4b par croissance électrolytique (figure 2a, 2b). Au final, la couche de métal 4 (4a+4b) a l'épaisseur requise, de l'ordre de 10 microns. Dans un mode de réalisation, cette couche a une forme de pont, avec des jambes 5 reposant sur les mesas supérieures, favorisant le transfert thermique à cet endroit depuis la mesa supérieure vers le dissipateur thermique. On peut prévoir des ouvertures dans la couche de passivation P et/ou la couche 100 pour dégager les métallisations de la mesa supérieure, pour mettre électriquement en contact la couche métallique 4 formant pont et ces métallisations. Cette variante est représentée sur la figure 2a, pour la métaliisation d'émetteur mθ du transistor bipolaire à émetteur en haut. Elle s'applique aussi bien à la métaliisation de collecteur mc d'un transistor bipolaire à collecteur en haut (non représenté). En plus du contact thermique, on a alors un contact électrique. La couche 4 forme alors le bus d'émetteur, dans le cas d'un transistor à émetteur en haut, ou le bus de collecteur, dans le cas d'un transistor à collecteur en haut. Dans cette structure, le pont n'est pas aérien : il repose sur la couche
100, offrant une grande surface d'échange de chaleur, et une grande rigidité mécanique. La structure rigidifiée mécaniquement est favorable au brasage à l'envers du composant (montage flip-chip) sur une plaque 6 en matériau bon conducteur thermique, tel que AIN, de cuivre, ou de préférence, en diamant polycristallin, pour son excellente conductivité thermique. Le dissipateur thermique a alors une structure composite, formée du pont métallique PI et de la plaque. Le rendement thermique de la dissipation est très amélioré. Le procédé est aussi simplifié car la couche de métal 4 du dissipateur thermique n'a plus besoin d'être aussi épaisse (de l'ordre de 10 microns). On peut alors procéder à un dépôt d'une couche mince de métal, sans utiliser de procédé de croissance électrolytique. La plaque 6 en matériau bon conducteur thermique peut se présenter sous forme de blocs, chaque bloc étant brasé individuellement sur un transistor du composant semi-conducteur. Un composant semi-conducteur selon l'invention voit ainsi ses performances thermiques et hyperfréquences améliorées. Les étapes de procédé relatives à l'invention s'intègrent facilement dans le processus. Elles sont compatibles avec la plupart des matériaux semi-conducteurs, la température de dépôt de la couche de diamant étant inférieure à 300°C. La couche 100 qui enveloppe l'empilement, offre des voies de transfert thermique latérales et par la face active particulièrement efficaces. On obtient ainsi un composant semi-conducteur avec de bonnes performances thermiques, à moindre coût. Les performances hyperfréquences sont aussi améliorées. L'invention s'applique tout particulièrement aux composants à transistors bipolaires à hétéro-jonction, tout particulièrement utilisés dans les applications de puissance, notamment dans les applications hyperfréquences.

Claims

REVENDICATIONS
1. Composant électronique à dissipateur thermique (4), comprenant en face active d'un substrat, un ou plusieurs transistors bipolaires, chaque transistor étant réalisé dans un empilement de couches semi-conductrices en forme de mesas, avec au moins une mesa de collecteur (C), caractérisé en ce qu'il comprend une couche de drain thermique (100) dans un matériau isolant électrique et thermiquement conducteur, disposée entre le dissipateur thermique et la forme de l'empilement qu'elle recouvre, favorisant un transfert thermique via les flancs (2a, 2b) de la mesa de collecteur vers ladite couche (100).
2. Composant selon la revendication 1 , caractérisé en ce que le matériau de la dite couche de drain thermique (100) est choisi parmi AIN, AI2O3, SiC, AlxGaι-xN.
3. Composant selon la revendication 1 , caractérisé en ce que le matériau de la dite couche de drain thermique (100) est une couche de diamant.
4. Composant selon la revendication 3, caractérisé en ce que ladite couche de diamant comprend du diamant DLC.
5. Composant selon la revendication 3 ou 4, caractérisé en ce que ladite couche de diamant comprend du diamant polycristallin.
6. Composant selon l'une quelconque des revendications 1 à 5, comprenant une mesa supérieure d'émetteur, caractérisé en ce que les flancs (2a, 2b) de la mesa du collecteur (C) sont gravés.
7. Composant selon l'une quelconque des revendications 1 à 6, caractérisé en ce que ladite couche de drain thermique (100) est une couche de passivation du composant.
8. Composant selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il comprend une couche de passivation (P), ladite couche de drain thermique (100) étant déposée par dessus.
9. Composant selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend une couche d'accrochage (3a) entre ladite couche de drain thermique (100) et la structure située dessous.
10. Composant selon l'une quelconque des revendications 1 à 9, caractérisé en ce qu'il comprend une couche d'accrochage (3b) entre ladite couche de drain thermique (100) et le dissipateur thermique (4).
11. Composant selon la revendication 9 ou 10, en combinaison ave l'une des revendication 2, 3 ou 4, caractérisé en ce que la couche d'accrochage (3a, 3b) est réalisée dans un matériau choisi parmi W, Mo, WC, SiC, composés lll-N, SiN.
12. Composant selon l'une quelconque des revendications 1 à 11 , caractérisé en ce que le dissipateur thermique comprend une couche métallique (4).
13. Composant selon la revendication 12, la mesa supérieure (E) de l'empilement étant revêtue d'une métaliisation (me), caractérisé en ce que ladite couche métallique est en contact électrique (5) avec ladite métaliisation (me).
14. Composant selon l'une quelconque des revendications 1 à 13, caractérisé en ce que le dissipateur thermique comprend une plaque (6) d'un matériau bon conducteur thermique.
15. Composant selon la revendication précédente, caractérisé en ce que ladite plaque est en diamant polycristallin.
16. Composant selon la revendication 14 ou 15, caractérisé en ce que ladite plaque (6) est brasée sur la couche métallique (4).
17. Composant selon l'une quelconque des revendications précédentes à transistors bipolaires à hétérojonction.
18. Procédé de fabrication d'un composant semi-conducteur à dissipateur thermique (4), comprenant un ou plusieurs transistors bipolaires, chaque transistor étant réalisé à partir d'un substrat par un empilement de couches semi-conductrices en forme de mesas, au moins une mesa de collecteur (C), caractérisé en ce qu'il comprend une étape de dépôt d'une couche de drain thermique (100) dans un matériau isolant électrique et thermiquement conducteur sur la forme de l'empilement qu'elle recouvre, le dissipateur thermique étant disposé par-dessus la couche de drain thermique..
19. Procédé de fabrication selon la revendication 18, caractérisé en ce que ladite couche de drain thermique (100) est déposée après la réalisation des métallisations d'émetteur (mθ), de collecteur (mc) et de base (mb) des transistors bipolaires.
20. Procédé de fabrication selon la revendication 19, caractérisé en ce que la couche de drain thermique (100) est utilisée comme couche de passivation du composant.
21. Procédé de fabrication selon la revendication 18, caractérisé en ce qu'il comprend les étapes suivantes : -réalisation à partir d'un substrat d'un empilement de couches semi-conductrices en forme de mesas, avec une mesa supérieure d'émetteur (E) reposant sur une couche de base (B), et une mesa de collecteur dessous; -gravure des flancs de la mesa de collecteur (C) sous la base (B).
22. Procédé de fabrication selon la revendication précédente, caractérisé en ce qu'elle comprend une première étape de dépôt de la couche de drain thermique (100) après gravure des flancs de collecteur, pour rigidifier la structure.
23. Procédé de fabrication selon la revendication précédente, caractérisé en ce que l'étape de réalisation des métallisations de base intervient après le dépôt de la couche de drain thermique (100).
24. Procédé selon la revendication 22 ou 23, caractérisé en ce qu'il comprend une deuxième étape de dépôt de la couche de drain thermique (100).
25. Procédé selon l'une quelconque des revendications 18 à 24, caractérisé en ce que le matériau de la dite couche de drain thermique (100) est choisi parmi AIN, AI2O3, SiC, AlxGa-|.xN.
26. Procédé selon l'une quelconque des revendications 18 à 24, caractérisé en ce que le matériau de la dite couche de drain thermique (100) est une couche de diamant.
27. Procédé selon la revendication 26, caractérisé en ce que ladite couche de diamant comprend du diamant DLC.
28. Procédé selon la revendication 26 ou 27, caractérisé en ce que ladite couche de diamant comprend du diamant polycristallin.
PCT/EP2004/051478 2003-07-15 2004-07-13 Transistor bipolaire a heterojonction a transfert thermique ameliore Ceased WO2005017998A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0308621 2003-07-15
FR0308621A FR2857781B1 (fr) 2003-07-15 2003-07-15 Transistor bipolaire a heterojonction a transfert thermique ameliore

Publications (2)

Publication Number Publication Date
WO2005017998A2 true WO2005017998A2 (fr) 2005-02-24
WO2005017998A3 WO2005017998A3 (fr) 2005-04-28

Family

ID=33548144

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/051478 Ceased WO2005017998A2 (fr) 2003-07-15 2004-07-13 Transistor bipolaire a heterojonction a transfert thermique ameliore

Country Status (2)

Country Link
FR (1) FR2857781B1 (fr)
WO (1) WO2005017998A2 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605933B2 (en) 2016-05-20 2023-03-14 Macom Technology Solutions Holdings, Inc. Semiconductor lasers and processes for the planarization of semiconductor lasers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2328286A1 (fr) * 1975-10-14 1977-05-13 Thomson Csf Procede de fabrication de dispositifs a semiconducteurs, presentant une tres faible resistance thermique, et dispositifs obtenus par ledit procede
US5422901A (en) * 1993-11-15 1995-06-06 Motorola, Inc. Semiconductor device with high heat conductivity
FR2713827B1 (fr) * 1993-12-07 1996-01-26 Thomson Csf Composant à semiconducteur à dispositif de refroidissement intégré.
US6051871A (en) * 1998-06-30 2000-04-18 The Whitaker Corporation Heterojunction bipolar transistor having improved heat dissipation
FR2793953B1 (fr) * 1999-05-21 2002-08-09 Thomson Csf Capacite thermique pour composant electronique fonctionnant en impulsions longues
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605933B2 (en) 2016-05-20 2023-03-14 Macom Technology Solutions Holdings, Inc. Semiconductor lasers and processes for the planarization of semiconductor lasers
US12355212B2 (en) 2016-05-20 2025-07-08 Macom Technology Solutions Holdings, Inc. Semiconductor lasers and processes for the planarization of semiconductor lasers

Also Published As

Publication number Publication date
FR2857781A1 (fr) 2005-01-21
WO2005017998A3 (fr) 2005-04-28
FR2857781B1 (fr) 2005-09-30

Similar Documents

Publication Publication Date Title
EP0756322B1 (fr) Composant semi-conducteur avec dissipateur thermique intégré
FR2992466A1 (fr) Procede de realisation de contact pour led et structure resultante
KR102234785B1 (ko) 복수의 광전자 반도체 칩을 제조하는 방법 및 광전자 반도체 칩
US9508552B1 (en) Method for forming metallic sub-collector for HBT and BJT transistors
FR3033939A1 (fr) Dispositif optoelectronique a diode electroluminescente
EP2577729B1 (fr) Puce electronique avec canaux aptes a recevoir l'ecoulement d'un fluide caloporteur, composants electroniques et bras de commutation incorporant cette puce
US10515872B1 (en) Metallic sub-collector for HBT and BJT transistors
WO2004027878A2 (fr) Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
EP0322960B1 (fr) Procédé de réalisation d'un dispositif semi-conducteur incluant au moins un transistor bipolaire à hétérojonction
EP1189277A1 (fr) Substrat pour circuit électronique et module électronique utilisant un tel substrat
FR2837625A1 (fr) Dispositif photovoltaique multi-jonctions a cellules independantes sans effet d'ombrage et procede de realisation d'un tel dispositif
FR2666172A1 (fr) Transistor de puissance et procede de realisation.
WO2005017998A2 (fr) Transistor bipolaire a heterojonction a transfert thermique ameliore
US8709850B2 (en) Method for production of a thermoelectric apparatus
EP3847694B1 (fr) Module electronique de puissance
KR102328383B1 (ko) 광전자 반도체 칩을 제조하기 위한 방법, 및 광전자 반도체 칩
JP2008124217A (ja) ショットキーバリアダイオード
TWI467819B (zh) 發光晶片及發光晶片的製造方法
EP1126515A1 (fr) Procédé de fabrication de transistor bipolaire à double hétérojonction sur matériau III-V
EP4355062B1 (fr) Procede de fabrication d'une structure thermoelectrique
EP4355063B1 (fr) Procede de metallisation d'une structure thermoelectrique
WO2024251436A1 (fr) Transistor bipolaire iii-v à hétérojonction et son procédé de fabrication
EP1755164A2 (fr) Procédé d'assemblage de composants passifs et de composants actifs et circuit intégré correspondant
CN119384000A (zh) 一种碳化硅器件及其制备方法
FR2843485A1 (fr) Procede de fabrication d'un module de circuits integres et module correspondant

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase