WO2005015634A1 - Verfahren zum aufbringen einer umverdrahtung auf einen nutzen unter kompensation von positionsfehlern von halbleiterchips in bauteilpositionen des nutzens - Google Patents

Verfahren zum aufbringen einer umverdrahtung auf einen nutzen unter kompensation von positionsfehlern von halbleiterchips in bauteilpositionen des nutzens Download PDF

Info

Publication number
WO2005015634A1
WO2005015634A1 PCT/DE2004/001360 DE2004001360W WO2005015634A1 WO 2005015634 A1 WO2005015634 A1 WO 2005015634A1 DE 2004001360 W DE2004001360 W DE 2004001360W WO 2005015634 A1 WO2005015634 A1 WO 2005015634A1
Authority
WO
WIPO (PCT)
Prior art keywords
panel
semiconductor chips
rewiring
mask
component positions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2004/001360
Other languages
English (en)
French (fr)
Inventor
Holger Wörner
Jens Pohl
Harry Hedler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to US10/566,454 priority Critical patent/US7514273B2/en
Publication of WO2005015634A1 publication Critical patent/WO2005015634A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations

Definitions

  • the invention relates to a method for applying rewiring to a panel while compensating for position errors of semiconductor chips in component positions of the panel.
  • the semiconductor chips are accommodated in the benefit from a plastic mass in component positions.
  • the component positions of the panel are arranged in rows and columns, the edges of the semiconductor chips running parallel to the columns and rows of the panel.
  • the rewiring in each of the component positions of the panel is realized by rewiring layers in the form of a sequence of metal and dielectric layers.
  • the structuring of the individual layers is carried out by deposition processes which take place over the entire area and by photolithography processes, where the entire surface deposits are structured.
  • These photolithography processes can be carried out on the overall top of the benefit for several component positions at the same time if extremely tight tolerances of a few micrometers are observed when aligning the semiconductor chips in the component positions.
  • the problem arises within the panel that the chips to be wired have positional inaccuracies due to the mounting tolerances when the panel is manufactured. Such position inaccuracies can lead to considerable losses in yield occurring with the conventional exposure processes of photolithography.
  • Another way to compensate for position errors that go beyond a minimal tolerance compensation would be the possibility to expose each component position individually and sequentially all component positions of the benefit to be wired one after the other.
  • a mask is realigned in each of the component positions of the panel so that the position errors of the chip are compensated for the rewiring, but the position error is transferred to the arrangement of the external contact areas and thus to the external contacts visible from the outside.
  • This method also results in a lower throughput due to the sequential processing of the benefits compared to the use of a single overall mask which manages with one exposure step.
  • a further disadvantage is that the independent adjustment of each individual installation location compensates for the position errors of the semiconductor chips, but the individual alignment no longer results in a uniform grid for the matrix and the grid of the external contacts.
  • the external contacts of the individual component positions are then no longer parallel to the outer edges of the semiconductor components, but instead have an X / Y offset or a rotation relative to one another.
  • Such a non-uniform grid of the external contact areas due to the positional errors of the semiconductor chips also leads to problems with the content of the external contacts in the form of solder balls. Because both the printing processes, the galvanic deposition and the mechanical alignment of solder balls require a defined and reproducible grid dimension within the framework of a uniform matrix.
  • this method of individual compensation of the position errors creates an electronic component with housings that have a solder ball grid with varying positions relative to the edge of the housing. This in turn can lead to problems during testing, as well as during further processing or the use of electronic components in a production plant lead if the position errors become larger than the JE-DEC standards allow.
  • the object of the invention is to provide a method for applying rewiring to a benefit by compensating for position errors of semiconductor chips in component positions of the benefit, which shortens the process time, reduces rejects and higher tolerances when aligning the semiconductor chips in rows and columns for manufacture of a benefit.
  • a method for applying rewiring to a panel while compensating for position errors of semiconductor chips in component positions of the panel is specified, the method having the following method steps.
  • a benefit is provided which has component positions arranged in rows and columns.
  • Semiconductor chips are arranged in the component positions, the edges of which are not exactly aligned with the rows and columns, which results in position errors.
  • two rewiring masks are produced, a first mask having only external contact areas for the whole benefit at predetermined positions in the component positions.
  • a second mask has a uniform rewiring pattern with rewiring lines for the component positions for connecting contact areas on active top sides of the semiconductor chips to external contact areas on the panel.
  • the second mask with the rewiring lines is then compensated for by compensating the position errors of the semiconductor chips in the individual component positions and transferring the rewiring pattern of the second mask with a second exposure step in preparation for the formation of rewiring lines between contact areas on the semiconductor chips and external contact areas in the individual component positions Benefit carried out one after the other.
  • This method has the advantage over the methods described above that two exposure steps of a photolithography layer can be used to compensate for the position errors of the semiconductor chips.
  • the second mask with the rewiring lines is positioned such that the rewiring lines hit all contact areas of a component position on the top sides of the semiconductor chips of the user as precisely as possible.
  • the external contact areas which are larger than the contact areas, are overlapped at any point by the rewiring lines, so that a connection between the external contact areas and the contact areas is achieved despite position errors of the semiconductor chips with the two masks.
  • the second mask contains the contact areas of the semiconductor chip and the rewiring to the external contact areas and can be designed as a stepper reticle. This second mask is adjusted separately for each component position at each stepper step and aligned with the semiconductor chip. This method thus achieves improved compensation of position inaccuracies of the semiconductor chips with two exposure levels, since in relation to the component tolerance, much larger external contact areas are available as compensation areas or as coupling areas for the rewiring lines.
  • projection exposure is advantageously used for the adjustment and transfer of the structure of the second mask.
  • a reticle larger by a factor of 10 with a structure enlarged by a factor of 10 becomes the second
  • the mask is projected onto each individual component position of the panel while being reduced by a factor of 10.
  • an overall rewiring mask with external contact areas and rewiring lines is used instead of the first mask.
  • these rewiring lines do not extend as far as the contact areas of the semiconductor chip in the individual component positions, but only up to approximately the edges of the semiconductor chips.
  • the structure for the external contacts and for the rewiring lines is largely realized by the first exposure step with the overall rewiring mask. Only short pieces of line between the ends of the rewiring lines in the area of the edges of the semiconductor chips and the contact areas on the active top side of the semiconductor chip are not completed with the overall rewiring mask.
  • the optical position detection and evaluation of the position errors of the semiconductor chips in the component positions of the panel are first carried out. This is followed, as a second exposure step, by laser structuring of connecting line pieces between the ends of the rewiring lines at the edges of the semiconductor chips and the contact areas on the active top sides of the semiconductor chips by means of a laser write beam.
  • This laser structuring for the production of connecting pieces permits greater positional inaccuracy of the semiconductor chips in the individual component positions, since the compensation options by a laser write beam and thus the compensation of position errors are improved.
  • Optical position detection and evaluation of the positive Error in the semiconductor chips in the component positions of the panel serves to optimize the alignment of the overall rewiring mask during the first exposure in such a way that the smallest mean distance between the ends of the rewiring lines and the contact areas on the active top sides of the semiconductor chips is achieved. This optimizes and reduces the writing time of the laser write beam and thus minimizes process costs.
  • the structures of the masks and / or the writing patterns of the laser write beam are matched to one another in such a way that a single photoresist layer can be applied to a metal layer to be structured for both exposure steps in order to transfer the entire structure to the benefit.
  • a special alignment strategy or adjustment strategy is carried out.
  • the first requirement for this is the optical position detection of all chip positions of a panel.
  • an algorithm for calculating the optimal position of the first or the total rewiring mask is opened the base of the least mean offset used.
  • the alignment and exposure is carried out next with the aid of the first mask or also the overall rewiring mask, and finally alignment or positioning of the writing pattern of the laser beam or the reticle of the second mask including exposure is required.
  • FIG. 1 shows a schematic top view of a component position of a panel, according to a first exemplary embodiment of the method of the invention
  • FIG. 2 shows a schematic cross section through a panel for an embodiment of the invention
  • FIG. 3 shows a schematic top view of a benefit for the embodiment according to FIG. 2,
  • FIG. 4 shows a schematic top view of a component position of a panel according to a further exemplary embodiment of the method according to the invention.
  • Figure 1 shows a schematic plan view of a component position 4 of a panel, according to a first exemplary embodiment of the method of the invention.
  • this top view shows the overall top 16 of such a component position 4.
  • This overall top 16 is composed of a coplanar top 28 of a plastic compound 15 and an active top 12 of a semiconductor chip 3.
  • Wiring 1 is arranged on the entire top side 16.
  • the semiconductor chip 3 When producing a panel having such a component position 4, the semiconductor chip 3 is inserted into the plastic compound 15 with its rear side and its edge sides, which cannot be seen in this plan view. embeds. This embedding can lead to position inaccuracies, which can be seen in this plan view in that the boundary lines 17, 18, 19 and 20 of the component position 4 do not run parallel to the edges 21, 22, 23 and 24 of the semiconductor chip 3.
  • the external contact surfaces 8, which carry external contacts after they have been applied to the component position 4 are arranged in a matrix which is aligned with the boundary lines 17, 18, 19 and 20 of the component position 4. This is because these external contact surfaces 8 are aligned, adjusted and manufactured independently of the alignment and the positioning error of the semiconductor chip 3 with a separate first mask, which is placed over the entire benefit with a plurality of component positions 4.
  • a second mask only includes the U wiring pattern 9 with the rewiring lines 10.
  • this second mask is exactly aligned with the contact areas 11 of the active top side 12 of the semiconductor chip 3. It is thereby achieved that the area requirement of the contact areas 11 on the semiconductor chip 3 can be minimized and the rewiring lines 10 superimpose the external contact areas 8 in completely different ways.
  • This method which is carried out with two exposure steps and has two lithography steps, can only compensate for the position errors to the extent that all rewiring lines 10 still overlap their intended external contacts 8.
  • Figure 2 shows a schematic cross section through a
  • Benefit 2 for an embodiment of the invention.
  • the benefit 2 shows in this cross section that it consists of a plastic mass 15 into which the semiconductor chips 3 with their rear sides ten 25 and their edge pages 26 and 27 are embedded.
  • the top 12 of the semiconductor chips 3 together with the top 28 of the plastic compound 15 form an overall top 16.
  • This top 16 can carry a rewiring layer which has external contact areas and rewiring lines.
  • FIG. 3 shows a schematic plan view of a panel 2 for the embodiment according to FIG. 2.
  • the outer circumference 29 of panel 2 is circular and is modeled on a semiconductor wafer, so that such panels are also called “wafer panels”.
  • the “wafer use” shown here has, for example, 12 component positions 4, which are arranged in rows 6 and columns 7. In this embodiment of the invention, each of the component positions 4 has a semiconductor chip
  • FIG. 4 shows a further exemplary embodiment to compensate for these errors.
  • FIG. 4 shows a schematic plan view of a component position 4 of a panel, according to a further exemplary embodiment of the invention.
  • Components with the same functions as in the previous figures are identified by the same reference numerals and are not discussed separately.
  • the U wiring pattern 9 shown here consisting of external contact areas 8, rewiring lines 10 and contact areas 11 on the semiconductor chip 3, compensates for a position error of the semiconductor chip 3 within the component position 4.
  • a first mask is used for the entire use is structured, both external contact surfaces 8 and rewiring lines 10 are specified.
  • the rewiring lines do not extend as far as the contact areas 11 of the semiconductor chip 3, but rather have an end 14 which is arranged in front of the edges 21, 22, 23 and 24 of the semiconductor chip 3.
  • the contact areas 11 on the active top side 12 of the semiconductor chip 3 can therefore not be connected to the external contact areas 8 with an exposure step with the aid of this overall rewiring mask. Rather, the contact areas 11 are connected to the ends 14 of the rewiring lines 10 via line pieces 13 in a second exposure step. These line pieces 13 are created by exposure using a laser write beam. In this way, considerably larger position errors of the semiconductor chips 3 in the component positions 4 can be compensated for, since the adaptation by line pieces 13 by means of laser writing or laser structuring provides a high degree of flexibility.

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen. Dazu wird ein Nutzen bereit gestellt, der eine koplanare Gesamtoberseite einer Oberseite einer Kunststoffmasse und den Oberseiten von Halbleiterchips aufweist. Das Verfahren stellt eine Umverdrahtungslage mit Verwirklichung von Außenkontakten und Umverdrahungsleitungen zur Verfügung, die durch einen zweistufigen Belichtungsschritt Positionsfehler der Halbleiterchips in den Bauteilpositionen des Nutzens kompensiert.

Description

Beschreibung
Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern von Halbleiterchips in Bauteilpositionen des Nutzens
Die Erfindung betrifft ein Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positi- onsfehlern von Halbleiterchips in Bauteilpositionen des Nutzens .
Bei Anwendungen, die darauf basieren, einen Halbleiterchip in einer Polymer- oder Kunststoffmasse derart einzubetten, dass die Oberseiten von Halbleiterchip und Kunststoffmasse eine Gesamtoberseite bilden, wie es beispielsweise bei der Mehr- chipmodultechni bzw. MCMs-Technik (multi chip modul) oder bei der Chip-in-Polymer-Technik vorgesehen ist, werden ausgehend von den aktiven Oberseiten der Halbleiterchips mit ihren Kontaktflächen Umverdrahtungen benötigt, um die Kontaktflächen der Halbleiterchips mit Außenkontaktflächen auf der Gesamtoberseite für ein vorgegebenes Außenkontaktraster zu verbinden. Dazu sind die Halbleiterchips in dem Nutzen aus einer Kunststoffmasse in Bauteilpositionen untergebracht. Die Bau- teilpositionen des Nutzens sind in Zeilen und Spalten angeordnet, wobei die Kanten der Halbleiterchips parallel zu den Spalten und Zeilen des Nutzens verlaufen.
Die Umverdrahtung in jeder der Bauteilpositionen des Nutzens wird durch Umverdrahtungslagen in Form einer Folge aus Metall- und Dielektrikum-Schichten realisiert. Die Strukturierung der einzelnen Schichten erfolgt durch Abscheideprozesse, die ganzflächig erfolgen und durch Photolithographieprozesse, bei denen die ganzflächigen Abscheidungen strukturiert werden. Diese Photolithographieprozesse können auf der Gesamtoberseite des Nutzens für mehrere Bauteilpositionen gleichzeitig durchgeführt werden, wenn äußerst enge Toleranzen von wenigen Mikrometern bei der Ausrichtung der Halbleiterchips in den Bauteilpositionen eingehalten werden. Jedoch ergibt sich innerhalb des Nutzens das Problem, dass die zu verdrahtenden Chips aufgrund der Bestückungstoleranzen beim Hersteilens des Nutzens Positionsungenauigkeiten aufweisen. Derarti- ge Positionsungenauigkeiten können dazu führen, dass mit den herkömmlichen Belichtungsprozessen der Photolithographie erhebliche Ausfälle in der Ausbeute auftreten.
Bei einer Größenordnung der Kontaktflächen von 90 μm ist eine Mindestgenauigkeit für die Ausrichtung der Halbleiterchips innerhalb der Zeilen und Spalten der Bauteilpositionen von +/- 25 μm einzuhalten. Bei größeren Positionsabweichungen der Halbleiterchips in den Bauteilpositionen können bereits Kontaktflächen auftreten, die nicht mehr von einer Verdrahtung erreicht werden. Eine Kompensation von Positionsfehlern von Halbleiterchips in den Bauteilpositionen eines Nutzens ist durch Einsatz eines Laserschreibverfahrens möglich, bei dem eine Fotolackschicht durch einen schreibenden Laser belichtet wird. Jedoch aufgrund der hohen erforderlichen Umverdrah- tungsdichten auf einem Nutzen und der Größe der zu belichtenden Fläche pro Nutzen ist dieses Belichten durch Abtasten mit einem Laserschreibstrahl ein zeitaufwendiges Verfahren und nachteilig mit hohen Prozesskosten verbunden.
Eine weitere Möglichkeit zur Kompensation von Positionsfehlern, die über einen minimalen Toleranzausgleich hinausgehen, wäre die Möglichkeit, jede Bauteilposition einzeln zu belichten und sequentiell sämtliche Bauteilpositionen des Nutzen nacheinander mit einer Verdrahtung zu versehen. Dabei wird in jeder der Bauteilpositionen des Nutzens eine Maske neu ausgerichtet, so dass die Positionsfehler des Chips zwar für die Umverdrahtung kompensiert werden, jedoch wird der Positions- fehler auf die Anordnung der Außenkontaktflächen und damit auf die von außen sichtbaren Außenkontakte übertragen. Dieses Verfahren ergibt ebenfalls einen geringeren Durchsatz durch das sequentielle Abarbeiten des Nutzens gegenüber dem Einsatz einer einzigen Gesamtmaske, die mit einem Belichtungsschritt auskommt.
Ein weiterer Nachteil ist, dass durch die unabhängige Justierung jedes einzelnen Einbauplatzes, zwar die Positionsfehler der Halbleiterchips ausgeglichen werden, aber durch die indi- viduelle Ausrichtung ergibt sich für die Matrix und das Raster der Außenkontakte kein einheitliches Gitter mehr. Die Außenkontakte der einzelnen Bauteilpositionen liegen dann nicht mehr parallel zu den Außenrändern der Halbleiterbauteile, sondern weisen einen X-/Y-Versatz bzw. eine Verdrehung zuein- ander auf. Ein derart uneinheitliches Raster der Außenkontaktflächen aufgrund der Positionsfehler der Halbleiterchips führt auch zu Problemen, die Außenkontakte in Form von Lotbällen einhaltlich aufzubringen. Da sowohl die Druckprozesse, als auch die galvanische Abscheidung und die mechanische Aus- richtung von Lotbällen ein definiertes und reproduzierbares Rastermaß im Rahmen einer einheitlichen Matrix voraussetzen.
Nach dem Vereinzeln entsteht bei dieser Methode der Einzelkompensation der Positionsfehler ein elektronisches Bauteil mit Gehäusen, die ein Lotball-Raster mit variierenden Positionen zur Gehäusekante aufweisen. Dies wiederum kann zu Problemen beim Testen, sowie bei der Weiterverarbeitung oder dem Einsatz der elektronischen Bauteile in einer Fertigungsanlage führen, wenn die Positionsfehler größer werden als es die JE- DEC-Normen zulassen.
Aufgabe der Erfindung ist es, ein Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern von Halbleiterchips in Bauteilpositionen des Nutzens anzugeben, das die Prozessdauer verkürzt, den Aus- schuss vermindert und höhere Toleranzen beim Ausrichten der Halbleiterchips in Zeilen und Spalten zum Herstellen eines Nutzens zulässt.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern von Halbleiterchips in Bauteilpositionen des Nutzens angegeben, wobei das Verfahren die nachfolgenden Verfah- rensschritte aufweist. Zunächst wird ein Nutzen bereitgestellt, der in Zeilen und Spalten angeordnete Bauteilpositionen aufweist. In den Bauteilpositionen sind Halbleiterchips angeordnet, deren Kanten nicht genau entsprechend den Zeilen und Spalten ausgerichtet sind, womit sich Positionsfehler er- geben. Um diese Positionsfehler zu kompensieren, werden zwei Umverdrahtungsmasken hergestellt, wobei eine erste Maske ausschließlich Außenkontaktflächen für den ganzen Nutzen auf vorbestimmten Positionen in den Bauteilpositionen aufweist.
Eine zweite Maske weist ein einheitliches Umverdrahtungs- muster mit Umverdrahtungsleitungen für die Bauteilpositionen zum Verbinden von Kontaktflächen auf aktiven Oberseiten der Halbleiterchips mit Außenkontaktflächen auf dem Nutzen auf. Nun wird zunächst die Struktur der ersten Maske auf den Nutzen mit einem ersten Belichtungsschritt zur Vorbereitung der Ausbildung von Außenkontaktflächen in den Bauteilpositionen übertragen. Anschließend wird eine optische Lageerfassung und eine Auswertung der Positionsfehler der Halbleiterchips in den Bauteilpositionen des Nutzens und ein Berechnen der optimalen Ausrichtung der zweiten Maske vorgenommen.
Danach wird die zweite Maske mit den Umverdrahtungsleitungen unter Kompensation der Positionsfehler der Halbleiterchips in den einzelnen Bauteilpositionen des Nutzens und unter Übertragen des Umverdrahtungsmusters der zweiten Maske mit einem zweiten Belichtungsschritt zur Vorbereitung der Ausbildung von Umverdrahtungsleitungen zwischen Kontaktflächen auf den Halbleiterchips und Außenkontaktflächen in den einzelnen Bauteilpositionen des Nutzens nacheinander durchgeführt.
Dieses Verfahren hat gegenüber den oben beschriebenen Verfahren den Vorteil, dass es mit zwei Belichtungsschritten einer Photolithographieschicht auskommt, um die Positionsfehler der Halbleiterchips zu kompensieren. Dabei wird die zweite Maske mit den Umverdrahtungsleitungen derart positioniert, dass die Umverdrahtungsleitungen sämtliche Kontaktflächen einer Bauteilposition auf den Oberseiten der Halbleiterchips des Nut- zens möglichst genau treffen. Demgegenüber werden die Außenkontaktflächen, die größer sind, als die Kontaktflächen, an beliebigen Stellen von den Umverdrahtungsleitungen überlappt, so dass eine Verbindung zwischen Außenkontaktflächen und Kontaktflächen trotz Positionsfehlern der Halbleiterchips mit den beiden Masken erreicht wird.
Die zweite Maske enthält die Kontaktflächen des Halbleiterchips und die Umverdrahtungen zu den Außenkontaktflächen und kann als Stepper-Retikel ausgeführt sein. Diese zweite Maske wird bei jedem Stepper-Schritt für jede Bauteilposition separat justiert und zum Halbleiterchip ausgerichtet. Damit erreicht dieses Verfahren mit zwei Belichtungsstufen eine verbesserte Kompensation von Positionsungenauigkeiten der Halbleiterchips, da im Verhältnis zur Bestückungstoleranz wesentlich größere Außenkontaktflächen als Ausgleichsflächen oder als Koppelflächen für die Umverdrahtungsleitungen zur Verfügung stehen.
Trotz einer Verwendung eines Maskensteppers wird ein fixes und definiertes Raster der Außenkontaktflächen im Verhältnis zu den Zeilen und Spalten des Nutzens eingehalten und erreicht, so dass die oben erwähnten Probleme beim Anbringen von Lotbällen und beim Auftrennen des Nutzens zu Einzelbauteilen durch diese zweistufige Belichtung mit zwei Masken gelöst sind. Darüber hinaus ergibt sich der Vorteil, dass durch die exakte Ausrichtung der zweiten Maske zum Halbleiterchip bzw. zu den Kontaktflächen des Halbleiterchips diese Kontakt- flächen verkleinert werden können. Eine Verkleinerung der Kontaktflächen bringt neben einer Flächenersparnis auf dem Halbleiterchip aus Silicium die Möglichkeit, feinere Schrittweiten bzw. "Pitches", sowie eine höhere Verdrahtungsdichte zu realisieren, da mehr Platz für Leiterbahnen zwischen zwei Kontaktflächen möglich wird.
Während das Übertragen der Struktur der ersten Maske zur Vorbereitung von Außenkontaktflächen für den gesamten Nutzen mittels Kontaktbelichten durchgeführt werden kann, wird für das Justieren und Übertragen der Struktur der zweiten Maske ein Projektionsbelichten vorteilhaft eingesetzt. Bei dem Pro- jektionsbelichten wird ein um den Faktor 10 größeres Retikel mit einer um den Faktor 10 vergrößerten Struktur der zweiten Maske auf jede einzelne Bauteilposition des Nutzens bei gleichzeitiger Verkleinerung um den Faktor 10 projiziert.
Bei einer weiteren Lösung des Problems der Kompensation von Positionierfehlern von Halbleiterchips innerhalb der Bauteilpositionen eines Nutzens wird anstelle der ersten Maske eine Gesamtumverdrahtungsmaske mit Außenkontaktflächen und Umverdrahtungsleitungen eingesetzt. Jedoch erstrecken sich diese Umverdrahtungsleitungen nicht bis zu den Kontaktflächen des Halbleiterchips in den einzelnen Bauteilpositionen, sondern lediglich bis etwa zu den Kanten der Halbleiterchips. Somit wird durch den ersten Belichtungsschritt mit der Gesamtumverdrahtungsmaske die Struktur für die Außenkontakte und für die Umverdrahtungsleitungen weitestgehend realisiert. Le- diglich kurze Leitungsstücke zwischen den Enden der Umverdrahtungsleitungen im Bereich der Kanten der Halbleiterchips und den Kontaktflächen auf der aktiven Oberseite des Halbleiterchips werden mit der Gesamtumverdrahtungsmaske nicht fertig gestellt.
Dazu wird zunächst die optische Lageerfassung und Auswertung der Positionsfehler der Halbleiterchips in den Bauteilpositionen des Nutzens durchgeführt. Danach folgt als zweiter Belichtungsschritt ein Laserstrukturieren von verbindenden Lei- tungsstücken zwischen den Enden der Umverdrahtungsleitungen an den Kanten der Halbleiterchips und den Kontaktflächen auf den aktiven Oberseiten der Halbleiterchips durch einen Laserschreibstrahl. Dieses Laserstrukturieren zur Herstellung von Verbindungsstücken lässt eine größere Positionsungenauigkeit der Halbleiterchips in den einzelnen Bauteilpositionen zu, da die Ausgleichsmöglichkeiten durch einen Laserschreibstrahl und damit die Kompensation von Positionsfehlern verbessert sind. Die optische Lageerfassung und Auswertung der Positi- onsfehler der Halbleiterchips in den Bauteilpositionen des Nutzens dient dazu, die Ausrichtung der Gesamtumverdrahtungsmaske bei der ersten Belichtung derart zu optimieren, dass ein geringster mittlerer Abstand zwischen den Enden der Um- verdrahtungsleitungen und den Kontaktflächen auf den aktiven Oberseiten der Halbleiterchips erreicht wird. Dadurch wird die Schreibdauer des Laserschreibstrahls optimiert und verringert und somit die Prozesskosten minimiert.
Auch in diesem Fall wird mit der Gesamtumverdrahtungsmaske ein konstantes Gitter für die Außenkontaktflächen und damit für die Gehäuseaußenkontur erreicht. Ein weiterer Vorteil besteht darin, dass je nach Ausführung der Schreibgeometrie des Laserstrahls unterschiedlich große Positionsfehler des Chips ausgeglichen und kompensiert werden können. Jedoch aufgrund der geringen Schreiblänge der Leitungsstücke, die noch zu verwirklichen sind, ist das Verfahren kostengünstiger, als eine komplette Herstellung der Umverdrahtungsstruktur des Nutzens durch ein Laserstrukturieren mittels eines Laser- schreibstrahls.
Die Strukturen der Masken und/oder der Schreibmuster des Laserschreibstrahls sind derart aneinander angepasst, dass zur Übertragung der gesamten Struktur auf den Nutzen eine einzige Fotolackschicht auf einer zu strukturierenden Metallschicht des Nutzens für beide Belichtungsschritte aufgebracht werden kann. Um das erfindungsgemäße Verfahren in seinen beiden Aspekten optimal zu nutzen bzw. zu maximieren, wird eine spezielle Ausrichtstrategie oder Justagestrategie durchgeführt. Dazu ist die erste Voraussetzung, wie bereits erwähnt, die optische Lageerfassung aller Chippositionen eines Nutzens. Anschließend wird ein Algorithmus zur Berechnung der optimalen Lage der ersten bzw. der Gesamtumverdrahtungsmaske auf der Basis des geringsten mittleren Versatzes verwendet. Als nächstes erfolgt das Ausrichten und Belichten mit Hilfe der ersten Maske oder auch der Gesamtumverdrahtungsmaske und schließlich ist ein Ausrichten bzw. ein Positionieren des Schreibmusters des Laserstrahls oder des Retikels der zweiten Maske einschließlich Belichtung erforderlich.
Ein Nachweis, dass das erfindungsgemäße Verfahren für Halbleiterbauteile verwendet wurde, kann durch einen einfachen Vergleich der Umverdrahtungsleitungsstruktur, die nach dem erfindungsgemäßen Verfahren hergestellt wurde, mit Leitungsstrukturen, die mit Hilfe herkömmlicher Verfahren hergestellt wurden, erfolgen. Dabei ist es für Bauteile, die mit einem Verfahren der vorliegenden Erfindung hergestellt wurden, cha- rakteristisch, dass die Außenkontakte völlig gleichförmig in einer Matrix angeordnet sind, welche nach den Kanten des Bauteilgehäuses ausgerichtet ist. Darüber hinaus sind die durch Laserschreiben erzeugten Leitungsstücke aufgrund ihrer Einmaligkeit durch Verbinden von Umverdrahtungsleitungsenden mit Kontaktflächen auf dem Halbleiterchip jederzeit nachweisbar. Auch die charakteristische Anbindung der Umverdrahtungsleitungen an die Außenkontaktflächen bei Einsatz von einer ersten und einer zweiten Maske lassen sich an den hergestellten Bauteilen jederzeit nachweisen.
Zusammenfassend ist festzustellen, dass mit der vorliegenden Erfindung eine Kompensation von Positionsfehlern von Halbleiterchips in größerem Maßstab, als bisher möglich wird und gleichzeitig eine Unifor ität des äußeren Erscheinungsbilds der Gehäuse und der Anordnung der Außenkontakte mit diesem Verfahren erreicht werden kann, welche mit den bisherigen Verfahren nicht möglich ist oder nur mit hohem Aufwand durch großflächiges Laserschreiben erreicht werden kann. Die Erfindung wird nun an Hand der beiliegenden Figuren näher erläutert.
Figur 1 zeigt eine schematische Draufsicht auf eine Bauteilposition eines Nutzens, gemäß eines ersten Durchführungsbeispiels des Verfahrens der Erfindung,
Figur 2 zeigt einen schematischen Querschnitt durch einen Nutzen, für eine Ausführungsform der Erfindung,
Figur 3 zeigt eine schematische Draufsicht auf einen Nutzen, für die Ausführungsform gemäß Figur 2,
Figur 4 zeigt eine schematische Draufsicht auf eine Bauteilposition eines Nutzens gemäß einer weiteren Durchführungsbeispiels des Verfahrens gemäß der Erfindung.
Figur 1 zeigt eine schematische Draufsicht auf eine Bauteilposition 4 eines Nutzens, gemäß eines ersten Durchführungsbeispiels des Verfahrens der Erfindung. Dazu zeigt diese Draufsicht die Gesamtoberseite 16 einer derartigen Bauteilpo- sition 4. Diese Gesamtoberseite 16 setzt sich aus einer koplanaren Oberseite 28 einer Kunststoffmasse 15 und einer aktiven Oberseite 12 eines Halbleiterchips 3 zusammen. Auf der Gesamtoberseite 16 ist eine Verdrahtung 1 angeordnet.
Bei der Herstellung eines Nutzens, der eine derartige Bauteilposition 4 aufweist, wird der Halbleiterchip 3 in die Kunststoffmasse 15 mit seiner Rückseite und seinen Randseiten, welche in dieser Draufsicht nicht zu sehen sind, einge- bettet. Bei diesem Einbetten kann es zu Positionsungenauigkeiten kommen, die in dieser Draufsicht dadurch zu erkennen sind, dass die Begrenzungslinien 17, 18, 19 und 20 der Bauteilposition 4 nicht parallel zu den Kanten 21, 22, 23 und 24 des Halbleiterchips 3 verlaufen.
Demgegenüber sind die Außenkontaktflächen 8, die nach ihrem Aufbringen auf die Bauteilposition 4 Außenkontakte tragen, in einer Matrix angeordnet, die nach den Begrenzungslinien 17, 18, 19 und 20 der Bauteilposition 4, ausgerichtet ist. Diese Außenkontaktflächen 8 werden nämlich unabhängig von der Ausrichtung und dem Positionierungsfehler des Halbleiterchips 3 mit einer getrennten ersten Maske, die über den gesamten Nutzen mit mehreren Bauteilpositionen 4 gelegt wird, ausgerich- tet, justiert und hergestellt.
Eine zweite Maske umfasst lediglich das U verdrahtungsmuster 9 mit den Umverdrahtungsleitungen 10. In jeder einzelnen Bauteilposition wird diese zweite Maske exakt auf die Kontakt- flächen 11 der aktiven Oberseite 12 des Halbleiterchips 3 ausgerichtet. Damit wird erreicht, dass der Flächenbedarf der Kontaktflächen 11 auf dem Halbleiterchip 3 minimiert werden kann und die Umverdrahtungsleitungen 10 völlig unterschiedlich die Außenkontaktflächen 8 überlagern. Dieses Verfahren, welches mit zwei Belichtungsschritten durchgeführt wird und zwei Lithographieschritte aufweist, kann nur insoweit die Positionsfehler kompensieren, als sämtliche Umverdrahtungsleitungen 10 ihre vorgesehenen Außenkontakte 8 noch überlappen.
Figur 2 zeigt einen schematischen Querschnitt durch einen
Nutzen 2, für eine Ausführungsform der Erfindung. Der Nutzen 2 zeigt in diesem Querschnitt, dass er aus einer Kunststoffmasse 15 besteht, in die Halbleiterchips 3 mit ihren Rücksei- ten 25 und ihren Randseiten 26 und 27 eingebettet sind. Dabei bilden die Oberseite 12 der Halbleiterchips 3 zusammen mit der Oberseite 28 der Kunststoffmasse 15 eine Gesamtoberseite 16. Diese Gesamtoberseite 16 kann eine Umverdrahtungslage tragen, die Außenkontaktflächen und Umverdrahtungsleitungen aufweist.
Figur 3 zeigt eine schematische Draufsicht auf einen Nutzen 2 für die Ausführungsform, gemäß Figur 2. Der Außenumfang 29 des Nutzens 2 ist kreisförmig und einem Halbleiterwafer nachgebildet, so dass derartige Nutzen auch "Wafer-Nutzen" genannt werden. Der hier gezeigte "Wafer-Nutzen", weist beispielhaft 12 Bauteilpositionen 4 auf, die in Zeilen 6 und Spalten 7 angeordnet sind. Jede der Bauteilpositionen 4 weist in dieser Ausführungsform der Erfindung einen Halbleiterchip
3 mit Kanten 5 in ihrem Zentrum auf. Dabei ist zu erkennen, dass Kanten 17,18,19 und 20 oder Halbleiterchips gegenüber den Begrenzungslinien 17, 18, 19 und 20 jeder Bauteilposition
4 teilweise in X-Richtung, in Y-Richtung, also lateral, einen Versatz aufweisen und teilweise auch in der jeweiligen Bauteilposition 4 verdreht auftreten. Diese Positionsfehler würden bis zur Anordnung von Außenkontaktflächen durchdringen und damit unterschiedliche Umrisse der Gehäuse der Halbleiterbauteile bewirken, wenn nicht durch die vorliegende Erfin- düng die Positionsfehler kompensiert werden können. Zur Kompensation dieser Fehler zeigt Figur 4 ein weiteres Ausführungsbeispiel.
Figur 4 zeigt eine schematische Draufsicht auf eine Bauteil- position 4 eines Nutzens, gemäß eines weiteren Durchführungsbeispiels der Erfindung. Komponenten mit gleichen Funktionen, wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Auch das hier gezeigte U verdrahtungsmuster 9 aus Außenkontaktflächen 8, Umverdrahtungsleitungen 10 und Kontaktflächen 11 auf dem Halbleiterchip 3, kompensiert einen Positionsfeh- 1er des Halbleiterchips 3 innerhalb der Bauteilposition 4. In diesem Durchführungsbeispiel des Verfahrens sind auf einer ersten Maske, die für den gesamten Nutzen strukturiert ist, sowohl Außenkontaktflächen 8, als auch Umverdrahtungsleitungen 10 vorgegeben. Jedoch reichen die Umverdrahtungsleitungen nicht bis zu den Kontaktflächen 11 des Halbleiterchips 3, sondern weisen ein Ende 14 auf, das noch vor den Kanten 21, 22, 23 und 24 des Halbleiterchips 3 angeordnet ist.
Die Kontaktflächen 11 auf der aktiven Oberseite 12 des Halb- leiterchips 3 können somit nicht mit einem Belichtungsschritt unter Zuhilfenahme dieser Gesamtumverdrahtungsmaske mit den Außenkontaktflächen 8 verbunden werden. Vielmehr werden mit einem zweiten Belichtungsschritt die Kontaktflächen 11 mit den Enden 14 der Umverdrahtungsleitungen 10 über Leitungsstü- cke 13 verbunden. Diese Leitungsstücke 13 entstehen durch Belichtung mittels eines Laserschreibstrahls. Auf diese Weise können erheblich größere Positionsfehler der Halbleiterchips 3 in den Bauteilpositionen 4 kompensiert werden, da die Anpassung durch Leitungsstücke 13 mittels Laserschreiben oder Laserstrukturieren eine hohe Flexibilität bereit hält.

Claims

Patentansprüche
1. Verfahren zum Aufbringen einer Umverdrahtung (1) auf einen Nutzen (2) unter Kompensation von Positionsfehlern von Halbleiterchips (3) in Bauteilpositionen (4) des Nutzens (2) , wobei das Verfahren folgende Verfahrensschritte aufweist: Bereitstellen eines Nutzens (2) mit in Zeilen (6) und Spalten (7) angeordneten Bauteilpositionen (4), wobei in den Bauteilpositionen (4) Halbleiterchips (3) angeordnet sind, deren Kanten (5) nicht genau entsprechend den Zeilen (6) und Spalten (7) ausgerichtet sind, so dass sie Positionsfehler aufweisen, - Herstellen von zwei Umverdrahtungsmasken, wobei eine erste Maske ausschließlich Außenkontaktflächen (8) für den ganzen Nutzen (2) auf vorbestimmten Positionen in den Bauteilpositionen (4) aufweist, und eine zweite Maske ein einheitliches Umverdrahtungs- muster (9) mit Umverdrahtungsleitungen (10) für eine einzelne Bauteilposition (4) zum Verbinden von Kontaktflächen (11) von aktiven Oberseiten (12) der Halbleiterchips (3) mit den Außenkontaktflächen (8) aufweist, - Übertragen der Struktur der ersten Maske auf den Nutzen (2) mit einem ersten Belichtungsschritt zur Vorbereitung der Ausbildung von Außenkontaktflächen (8) in den Bauteilpositionen (4), optische Lageerfassung und Auswertung der Positi- onsfehler der Halbleiterchips (3) in den Bauteilpositionen (4) des Nutzens (2) und Berechnen der optimalen Ausrichtung der zweiten Maske, - Justieren der zweiten Maske unter Kompensation der Positionsfehler der Halbleiterchips (3) in den einzelnen Bauteilpositionen (4) des Nutzens (2) nacheinander und Übertragen des Umverdrahtungsmusters (9) der zweiten Maske mit einem zweiten Belichtungsschritt zur Vorbereitung der Ausbildung von Umverdrahtungsleitungen (10) zwischen Kontaktflächen (11) auf den Halbleiterchips (3) und Außenkontaktflächen (8) in den einzelnen Bauteilpositionen (4) des Nutzens (2) nacheinander.
2. Verfahren zum Aufbringen einer Umverdrahtung (1) auf einen Nutzen (2) unter Kompensation von Positionsfehlern von Halbleiterchips (3) in Bauteilpositionen (4) des Nutzens (2) , wobei das Verfahren folgende Verfahrensschritte aufweist: Bereitstellen eines Nutzens (2) mit in Zeilen (6) und Spalten (7) angeordneten Bauteilpositionen (4), wobei in den Bauteilpositionen (4) Halbleiterchips (3) angeordnet sind, deren Kanten (5) nicht genau entsprechend den Zeilen (6) und Spalten (7) ausgerichtet sind, so dass sie Positionsfehler aufweisen, Herstellen einer Gesamtumverdrahtungsmaske mit Au- ßenkontaktflachen (8) und Umverdrahtungsleitungen (10) bis etwa zu Kanten (5) der Halbleiterchips (3) in Richtung auf Kontaktflächen (11) auf aktiven 0- berseiten (12) der Halbleiterchips (3) für den gesamten Nutzens (2) , - optische Lageerfassung und Auswertung der Positionsfehler der Halbleiterchips (3) in den Bauteilpositionen (4) des Nutzens (2) , Übertragen der Gesamtumverdrahtungsmaske auf den Nutzen (2) mit einem ersten Belichtungsschritt zur Vorbereitung der Ausbildung von Außenkontaktflächen (8) und von Umverdrahtungsleitungen (10) bis etwa zu den Kanten (5) der Halbleiterchips (3) in den Bauteilpositionen (4), Laserstrukturieren von verbindenden Leitungsstücken (13) zwischen den Enden (14) der Umverdrahtungsleitungen (10) in etwa an den Kanten (5) der Halblei- terchips (3) und den Kontaktflächen (11) auf den aktiven Oberseiten (12) der Halbleiterchips (3) mit einem zweiten Belichtungsschritt durch einen Laserschreibstrahl .
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Justieren und Übertragen der Struktur der zweiten Maske mittels Projektionsbelichten durchgeführt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Übertragen der Struktur einer Maske für den gesamten Nutzen mittels Kontaktbelichten durchgeführt wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Laserstrukturieren einzeln für jedes verbindende Leitungsstück (13) nacheinander erfolgt.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Strukturen der Masken und/oder der Schreibmuster des Laserschreibstrahls derart aneinander angepasst sind, dass zur Übertragung der gesamten Struktur auf den Nutzen (2) eine einzige Photolackschicht auf einer zu strukturierenden Metallschicht des Nutzens (2) für beide Belichtungsschritte aufgebracht wird.
PCT/DE2004/001360 2003-07-28 2004-06-28 Verfahren zum aufbringen einer umverdrahtung auf einen nutzen unter kompensation von positionsfehlern von halbleiterchips in bauteilpositionen des nutzens Ceased WO2005015634A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/566,454 US7514273B2 (en) 2003-07-28 2004-06-28 Method for applying rewiring to a panel while compensating for position errors of semiconductor chips in component positions of the panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10334577.9 2003-07-28
DE10334577A DE10334577B3 (de) 2003-07-28 2003-07-28 Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern und Halbleiterchips in Bauteilpositionen des Nutzens

Publications (1)

Publication Number Publication Date
WO2005015634A1 true WO2005015634A1 (de) 2005-02-17

Family

ID=34042137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/001360 Ceased WO2005015634A1 (de) 2003-07-28 2004-06-28 Verfahren zum aufbringen einer umverdrahtung auf einen nutzen unter kompensation von positionsfehlern von halbleiterchips in bauteilpositionen des nutzens

Country Status (3)

Country Link
US (1) US7514273B2 (de)
DE (1) DE10334577B3 (de)
WO (1) WO2005015634A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104838486A (zh) * 2012-11-05 2015-08-12 德卡技术股份有限公司 半导体器件和用于板式封装的自适性图案化的方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334577B3 (de) 2003-07-28 2005-02-10 Infineon Technologies Ag Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern und Halbleiterchips in Bauteilpositionen des Nutzens
DE102009032219A1 (de) 2009-07-06 2011-02-24 Institut Für Mikroelektronik Stuttgart Verfahren zum Herstellen einer integrierten Schaltung und resultierender Folienchip
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
EP2539773B1 (de) * 2010-02-26 2014-04-16 Micronic Mydata AB Verfahren und vorrichtung für musterausrichtung
US8836780B2 (en) * 2010-03-18 2014-09-16 Camtek Ltd. Process control and manufacturing method for fan out wafers
KR101810919B1 (ko) * 2011-04-01 2017-12-20 캠텍 리미티드 팬 아웃 웨이퍼들을 위한 공정 제어 및 제조 방법
US9040316B1 (en) 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
US10056304B2 (en) 2014-11-19 2018-08-21 Deca Technologies Inc Automated optical inspection of unit specific patterning
KR102513427B1 (ko) * 2016-04-26 2023-03-24 삼성전자주식회사 팬 아웃 패널 레벨 패키지 및 그의 제조 방법
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10157803B2 (en) 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
TWI809201B (zh) 2018-10-23 2023-07-21 以色列商奧寶科技有限公司 用於校正晶粒放置錯誤之適應性路由
US10678150B1 (en) 2018-11-15 2020-06-09 Applied Materials, Inc. Dynamic generation of layout adaptive packaging
US11887862B2 (en) 2021-09-14 2024-01-30 Deca Technologies Usa, Inc. Method for redistribution layer (RDL) repair by mitigating at least one defect with a custom RDL
JP2025535315A (ja) * 2022-10-18 2025-10-24 アプライド マテリアルズ インコーポレイテッド ダイラストアドバンストｉｃパッケージングのためのスケーリング
US12362322B2 (en) 2023-06-22 2025-07-15 Deca Technologies Usa, Inc. Method of making a fan-out semiconductor assembly with an intermediate carrier
CN116525464B (zh) * 2023-06-29 2023-09-22 苏州铂煜诺自动化设备科技有限公司 一种多芯片封装的布线方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3650796A (en) * 1968-06-06 1972-03-21 Standard Telephones Cables Ltd Photolithographic masks
EP0273703A2 (de) * 1986-12-29 1988-07-06 General Electric Company Verfahren und System einer adaptiven Lithographie
EP0465138A2 (de) * 1990-06-29 1992-01-08 General Electric Company Verbindung elektronischer Bauelemente

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19642488A1 (de) * 1996-10-15 1998-04-16 Bernd Klose Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
DE10334577B3 (de) 2003-07-28 2005-02-10 Infineon Technologies Ag Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern und Halbleiterchips in Bauteilpositionen des Nutzens

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3650796A (en) * 1968-06-06 1972-03-21 Standard Telephones Cables Ltd Photolithographic masks
EP0273703A2 (de) * 1986-12-29 1988-07-06 General Electric Company Verfahren und System einer adaptiven Lithographie
EP0465138A2 (de) * 1990-06-29 1992-01-08 General Electric Company Verbindung elektronischer Bauelemente

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104838486A (zh) * 2012-11-05 2015-08-12 德卡技术股份有限公司 半导体器件和用于板式封装的自适性图案化的方法
CN104838486B (zh) * 2012-11-05 2018-06-26 德卡技术股份有限公司 半导体器件和用于板式封装的自适性图案化的方法

Also Published As

Publication number Publication date
US20070249067A1 (en) 2007-10-25
US7514273B2 (en) 2009-04-07
DE10334577B3 (de) 2005-02-10

Similar Documents

Publication Publication Date Title
DE10334577B3 (de) Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern und Halbleiterchips in Bauteilpositionen des Nutzens
DE68929150T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69715056T2 (de) Verfahren und Gerät zur Erzeugung feiner Muster auf Leiterplatten
DE69131762T2 (de) Herstellungsverfahren für Halbleitereinrichtungen
DE19957326B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
EP0001042B1 (de) Verfahren und Vorrichtung zur Belichtung durch Korpuskularstrahlen-Schattenwurf
DE69026431T2 (de) Siebdruckverfahren
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
EP1620890A2 (de) Elektronisches bauteil, sowie systemträger und nutzen zur herstellung desselben
DE112007000389T5 (de) Abstandswandler, Herstellungsverfahren des Abstandswandlers und Prüfkarte, die den Abstandswandler enthält
DE69213111T2 (de) Maske und Korpuskularbestrahlungsverfahren mit dieser Maske
EP1356518A2 (de) Substrat für ein elektrisches bauelement und verfahren zur herstellung
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE3337300A1 (de) Verfahren zum herstellen integrierter halbleiterschaltkreise
DE102023200539A1 (de) Stapeln von integrierten schaltungschips
DE69605011T2 (de) Baugruppe aus elektrischen Leiterplatten, sowie Verfahren zu ihrer Herstellung
DE69227160T2 (de) Verfahren zur Belichtung einer Modellplatine mit Ausrichtmuster
EP0003759A1 (de) Verfahren zur Belichtung einer strahlungsempfindlichen Schicht durch Röntgenstrahlen
DE2543651A1 (de) Halbleitersubstrat
DE3931238C2 (de)
EP3184500A1 (de) Herstellungsverfahren eines metall-keramik-substrates mit verbesserter flächen-nutzung
EP1221072A1 (de) Kontaktlochherstellung mit hilfe sich kreuzender phasensprungkanten einer einzigen phasenmaske
DE2632548A1 (de) Anordnung und verfahren zur herstellen von verbindungen zwischen anschlusspunkten
DE102016011478A1 (de) Kontaktieren von nanogeprägten kreuzungspunktarrays an einem substrat
EP0931439A1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10566454

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10566454

Country of ref document: US