WO2005010967A2 - Vorrichtung und verfahren zur rückseitenbearbeitung von halbleiterbausteinen - Google Patents

Vorrichtung und verfahren zur rückseitenbearbeitung von halbleiterbausteinen Download PDF

Info

Publication number
WO2005010967A2
WO2005010967A2 PCT/EP2004/051392 EP2004051392W WO2005010967A2 WO 2005010967 A2 WO2005010967 A2 WO 2005010967A2 EP 2004051392 W EP2004051392 W EP 2004051392W WO 2005010967 A2 WO2005010967 A2 WO 2005010967A2
Authority
WO
WIPO (PCT)
Prior art keywords
fib
semiconductor
substrate
image
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2004/051392
Other languages
English (en)
French (fr)
Other versions
WO2005010967A3 (de
Inventor
Stephan SCHÖMANN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of WO2005010967A2 publication Critical patent/WO2005010967A2/de
Publication of WO2005010967A3 publication Critical patent/WO2005010967A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/232—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising connection or disconnection of parts of a device in response to a measurement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses

Definitions

  • the present invention relates to an apparatus and a method for processing the rear side of semiconductor components and in particular to an apparatus and a method for modifying the circuit of semiconductor components by means of focused ion beams (FIB, focused ion beam) from a substrate rear side.
  • FIB focused ion beams
  • FIB focused ion beam
  • circuit modifications which were previously carried out from the front side of a semiconductor component, are less and less usable in the previous form, since they do not apply to new generations of semiconductor components.
  • this is due to the fact that the use of 6 or more metal layers in a semiconductor module is a modification of the front side is no longer permitted due to the opening angle of the depression created by the ion beam without damaging other elements.
  • alternative forms of housing such as LOC (lead on chip), CSP (chip scale package) and so-called flip-chip housings are increasingly being used, with a semiconductor module only being accessible via its rear side for circuit modifications.
  • the conventional devices that can usually be used for rear side modifications are based either on an infrared microscope or on interferometry, but an accuracy of only 200 nm is achieved and the time required is also very long. For the current and in particular for the coming technology generations with structure sizes in the nm range, however, such devices and methods are completely inadequate with regard to their adjustment accuracy.
  • the invention is therefore based on the object of providing a device and a method for processing the rear side of semiconductor components, which has excellent adjustment accuracy for carrying out a targeted circuit modification at minimal cost.
  • this object is achieved in terms of the device by the features of patent claim 1 and in terms of the method by the measures of patent claim 9.
  • a conventional FIB unit for generating a focused ion beam and a FIB image derived therefrom and an evaluation unit for comparing the generated FIB image with a reference layout of the semiconductor module and for performing a fine adjustment of the semiconductor module depending on From the comparison result, positions to be modified in the semiconductor module can be found and processed for the first time with an accuracy of approximately 25 nm.
  • the reference layout preferably has an STI layout of the semiconductor module for shallow trench isolation, as a result of which a very fast and inexpensive circuit modification can be implemented for almost every module type.
  • the method it is preferred first to thin the entire surface of a substrate of the semiconductor module from its rear side to a first substrate thickness, then to form a first depression by means of focused ion beams up to a second substrate thickness and then to form a second depression in the first depression focused ion beams carried out up to a third substrate thickness, in which a trench isolation in the substrate can be detected, with a fine adjustment of the semiconductor module on the basis of a
  • FIB image of the second recess and a reference layout for trench isolation of the semiconductor module is carried out.
  • a circuit modification of the finely adjusted semiconductor module can in turn be implemented by means of focused ion beams, which is why all the steps essential for a circuit modification can be carried out inexpensively using an already existing FIB unit.
  • the entire surface thinning of the substrate can be carried out by grinding up to a substrate thickness of 6 ⁇ m to 40 ⁇ m.
  • the same focused ion beam with respectively changed beam currents is used for forming the first depression, the second depression and performing the circuit modification, as a result of which the time requirement and the costs are considerably minimized.
  • a rough adjustment of the semiconductor module can also be carried out on the basis of an infrared image and a reference layout for metallization levels of the semiconductor module, as a result of which a time requirement can be further reduced.
  • a circuit position to be modified can be determined very easily and with high precision, in particular by automatic pattern recognition of the FIB image of the second depression and a subsequent comparison of this image with the reference layout for the trench isolation of the semiconductor module.
  • FIGS. 1A to 1F2 simplified sectional views, perspective views or top views to illustrate essential steps of the method according to the invention for backside processing of semiconductor components;
  • FIG. 2 shows a simplified flow diagram to illustrate the method according to the invention.
  • FIG. 3 shows a simplified block diagram to illustrate a device according to the invention for processing the rear side of semiconductor components.
  • FIGS. 1A to 1F2 show simplified sectional views, perspective views and top views to illustrate essential method steps of a method according to the invention for processing the rear side of semiconductor components, the semiconductor component IC in question being mounted in a so-called flip-chip housing and consequently being processed only from its substrate rear side can.
  • FIG. 1A shows a simplified sectional view of a semiconductor chip IC mounted in such a flip-chip housing, which essentially has a semiconductor substrate 1 and a wiring layer 2 formed thereon. While the semiconductor substrate 1 contains the actual semiconductor components at the interface, the different metallization levels for connecting the semiconductor switching elements are essentially formed in the wiring layer 2.
  • the semiconductor chip IC is also via connecting elements
  • the semiconductor component IC now represents, for example, a new product in a flip-chip housing, the first test patterns exhibiting undesired electrical behavior.
  • An analysis of this electrical behavior usually leads to a hypothesis about the cause of the fault.
  • a mask redesign would be conceivable, but this is associated with considerable costs and a few weeks of lost time.
  • local ion rewiring can now be carried out within a short time (for example, one day) using the ion beam technology described below, in order to either correct the error or to prove that the hypothesis set was incorrect.
  • the entire area of the semiconductor substrate 1 of the semiconductor module IC is first thinned from its rear side to a first substrate thickness d1.
  • Semiconductor components usually have a thickness dO of approx. 500 ⁇ m, which makes it impossible to process the rear side.
  • the semiconductor substrate 1 is first ground from the initial thickness dO to the first substrate thickness dl, which is, for example, in a range from 6 ⁇ m to 40 ⁇ m.
  • polishing can then be carried out to produce an RMS roughness of the thinned semiconductor substrate 1 of less than 0.5 nm.
  • cleaning can also be carried out to remove the particles formed during grinding and / or polishing, as a result of which the semiconductor module IC shown in FIG. 1A with a thinned semiconductor substrate 1 is obtained.
  • a first depression or a first trench T1 is then formed by means of focused ion beams.
  • FIG. 1B shows an enlarged partial sectional view of the first depression T1 shown in FIG. 1A, the same reference symbols denoting the same or corresponding elements, and a repeated description is dispensed with below.
  • the first depression (or a so-called first trench) Tl of approximately 150 ⁇ m edge length is created by means of a FIB unit or a focused ion beam FIB, which is the semiconductor substrate 1, which is preferably a single-crystal silicon semiconductor substrate has, down to a second substrate thickness d2.
  • a reaction gas XeF 2 is directed from gas nozzles 6 onto the point processed by the focused ion beam FIB, whereby a uniform removal of the semiconductor substrate 1 is carried out with the formation of SiF x decomposition products.
  • a Ga ion beam with an energy of 25 to 40 kv and one are preferably used as the focused ion beam FIB
  • Beam current strength of about 20 nA is used, which results in a removal rate for the Si substrate 1 of about 4 ⁇ m / min.
  • a change in contrast in the FIB image derived from secondary particles (electrons or ions) on the basis of doping troughs formed in substrate 1 can preferably be used as the end point signal, as a result of which the second substrate thickness of the first depression automatically changes in a range from 2 to 3 ⁇ m.
  • the first depression T1 shown in perspective in FIG. 1C, is obtained with an edge length of approximately 150 ⁇ m and a depth of approximately 3 ⁇ m.
  • a contrast at the bottom of the first depression T1 for Si is always uniformly bright and only preferably when it hits the substrate 1 deep n-wells there is a detectable change in brightness for the bottom surface of the first depression T1.
  • the depth of the first depression T1 or the second substrate thickness can also be extended, for example, over a period in which an contract takes place. Destruction of semiconductor components in the substrate 1 or wiring in the wiring layer 2 can therefore be reliably excluded.
  • FIG. 1D shows a further enlarged partial sectional view of the first depression T1 to illustrate a further method step for forming a second depression T2, the same reference symbols again denoting the same elements or layers and a repeated description being omitted below.
  • a second depression T2 up to a third substrate thickness d3 is now again formed within the first depression T1 by means of focused ion beams FIB, in which a trench insulation STI present in the substrate 1 can now be detected.
  • the first metallization levels M1 and M2 can now be seen in the wiring layer 2, which are connected to the surface of the substrate 1 or its front side via so-called vias or contact holes V.
  • FIG. 1E shows a further enlarged partial sectional view of FIG. 1D to illustrate the method step for forming the second depression T2, the same reference numerals again designating identical or corresponding elements and a repeated description being omitted below.
  • a second depression or small opening T2 with an edge length of, for example, 5 ⁇ m by 5 ⁇ m is now formed in the bottom of the first depression T1 by means of focused ion beams FIB.
  • the second depression T2 Before this formation of the second depression T2, for example, a rough adjustment of the semiconductor component IC or of the focusing ion beam FIB can be carried out on the basis an IR image (infrared) and a reference layout for implants or the first metallization of the semiconductor chip IC can be carried out, whereby the second depression T2 can be kept very small in terms of its dimensions (and thus saves time) and also sufficiently precise can lead to a position to be modified in the semiconductor module.
  • IR image infrared
  • the same ion beam is preferably used again as for the formation of the first depression Tl, ie, for example, a Ga ion beam, but using a reduced beam current of 2 pA to 250 pA.
  • the reactive gas ethylene dihydrate C 2 H 4 I 2 is now preferably used from the gas nozzles 6, as a result of which removal rates of 1 to 100 nm / min are obtained and the flat trench insulation STI usually formed in the semiconductor substrate approaches sufficiently slowly.
  • the flat trench isolations STI are usually 300 to 400 nm thick and can be very easily detected via the secondary electron image
  • the second depression T2 can thus be formed very easily up to the third substrate thickness of 300 to 400 nm.
  • Any existing transistors, which are usually located in the active regions AA located between the trench insulation STI, are not yet destroyed in the process, which is why a circuit configuration is caused minimal damage in the semiconductor circuit.
  • a correspondingly recorded FIB image can easily be compared with a reference layout for trench isolation of the semiconductor module IC and one Corresponding fine adjustment of the semiconductor module IC or the focused ion beam can be carried out. More precisely, the FIB image can be clearly overlaid with the reference layout of the semiconductor circuit, as a result of which the position to be modified can be found with an accuracy of approximately 25 nm.
  • An automatic pattern recognition of the FIB image of the second depression T2 and a comparison with the layout of the semiconductor circuit or the associated trench isolation STI are preferably carried out for the exact determination of a reference point, which in turn can significantly reduce the time required.
  • FIGS. 1F1 and 1F2 show a simplified representation of an STI contrast image or the FIB image of the second depression T2 and an associated reference layout for the trench isolation to illustrate this overlay or Fine adjustment process.
  • target drilling can be carried out after the isolation of the exposed silicon regions, for example in order to separate individual wrong signal lines or to establish new desired connections by, for example, platinum deposition. Since the transistors or substrate surface have already been prepared up to approx. 300 nm, extremely favorable results result Ratios for the aspect ratio of such bores and thus in turn a simpler end point detection.
  • a circuit modification is preferably 5. carried out again by means of focused ion beams FIB after the semiconductor module or the focused ion beam has been fine-tuned using the STI contrast image.
  • the same ion beam e.g. Ga ion beam as used in the steps of forming the first and second wells, but again using a reduced beam current of 1 pA to 2 pA.
  • the reaction gases emerging or supplied from the gas nozzles are to be selected depending on a particular removal or deposition process and in particular on the type of material to be separated (metal or insulator).
  • FIG. 2 shows a simplified flowchart to illustrate essential steps of the method according to the invention for processing the rear side of semiconductor components.
  • mechanical polishing or grinding of the substrate from its rear side to a first substrate thickness can first be carried out in step S1.
  • the first depression T1 is formed by means of focused ion beams up to a second substrate thickness and in a subsequent fine FIB step S3 the second Indentation T2 within the first indentation T1 is again formed by means of focused ion beams until a trench insulation present in the substrate can be detected.
  • a fine adjustment of the semiconductor module or the focused ion beam is then carried out on the basis of an FIB image of the second recess and a reference layout for trench isolation of the semiconductor module as a so-called STI contrast evaluation.
  • a correction FIB for circuit modification can now be carried out in a step S5, for example, using focused ion beams to remove material and / or deposit of electrically conductive or electrically non-conductive material.
  • the method is completed in a step S6.
  • FIG. 3 shows a simplified block diagram of a device for processing the rear side of semiconductor components, an FIB unit 10 generating a focused ion beam FIB and deriving a so-called FIB image or a secondary electron image therefrom.
  • This FIB image is forwarded to an evaluation unit 20, which compares the generated FIB image with a reference layout for trench isolation of the semiconductor module 50 and carries out a fine adjustment depending on the comparison result.
  • the fine adjustment usually relates to the semiconductor module 50, but it can also be directed in the same way to the focused ion beam FIB or made available to another downstream processing unit.
  • the device can also have a mechanical grinding unit 30 with which a first thinning, polishing and cleaning of the semiconductor substrate can be carried out.
  • the device for backside processing can have an IR unit 40 for generating an infrared signal and an IR image or infrared image derived therefrom, wherein the derived IR image of the semiconductor module 50 is compared with an associated reference layout for metallization of the semiconductor module and a rough adjustment of the semiconductor module 50 is carried out as a function of the comparison result.
  • the FIB unit 10 also has a Ga-ion beam current of approximately 20 nA in a first operating mode for forming a first depression and in a second operating mode a Ga-ion beam current of 2 to 250 pA for forming a second depression within the first deepening. Furthermore, the FIB unit 10 can have a third operating mode for carrying out an actual circuit modification in the semiconductor module, a Ga ion beam current of 1 to 2 pA being used.
  • the evaluation unit 20 in addition, a pattern recognition based on a difference in brightness of the FIB image imple ⁇ ren.
  • the invention has been described above with reference to an Si semiconductor module which is mounted in a flip-chip housing. However, it is not restricted to this and, in the same way, also includes non-packaged semiconductor components or semiconductor components with corresponding alternative housing shapes.

Landscapes

  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Die Erfindung betrifft eine Vorrichtung und ein Verfahren zur Rückseitenbearbeitung von Halbleiterbausteinen, wobei zunächst ein ganzflächiges Dünnen eines Substrats des Halbleiterbausteins bis zu einer ersten Substratdicke (S1), anschließend ein Ausbilden einer ersten Vertiefung mittels fokussierter Ionenstrahlen bis zu einer zweiten Substratdicke (S2), anschließend ein Ausbilden einer zweiten Vertiefung innerhalb der ersten Vertiefung mittels fokussierter Ionenstrahlen bis zu einer dritten Substratdicke (S3), bei der eine Grabenisolierung im Substrat erfassbar ist und abschließend eine Fein-Justierung des Halbleiterbausteins auf der Grundlage eines FIB-Bildes der zweiten Vertiefung und eines Referenz-Layouts für eine Grabenisolierung des Halbleiterbausteins (S4) durchgeführt wird. Auf diese Weise können Schaltungsmodifikationen von der Rückseite eines Halbleiterbausteins mit einer Genauigkeit von bis zu 25 nm realisiert werden.

Description

Beschreibung
Vorrichtung und Verfahren zur Rückseitenbearbeitung von Halbleiterbausteinen
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zur Rückseitenbearbeitung von Halbleiterbausteinen und insbesondere auf eine Vorrichtung und ein Verfahren zur Schaltungsmodifikation von Halbleiterbauelementen mittels fokussierter Ionenstrahlen (FIB, focused ion beam) von einer Substratrückseite.
Bei der Entwicklung und Analyse von Halbleiterschaltungen und Halbleiterbausteinen werden seit vielen Jahren Schaltungsmo- difikationen mit sogenannten FIB-Techniken (focused ion beam) durchgeführt . Dabei können sowohl in der Halbleiterschaltung aufgetretene Fehler korrigiert, vorher schon eingeplante Optionen freigeschaltet oder auch andere neue Kundenwünsche realisiert werden, ohne dass ein neuer, teurer Lithographie- Maskensatz erstellt werden muss. Demzufolge können mit fokus- sierten Ionenstrahlen (FIB) Vertiefungen sowie Querschnitte realisiert werden, um beispielsweise Leitbahnen gezielt zu unterbrechen, aber auch elektrische leitende und nicht leitende Materialien abgeschieden und ein Spannungskontrast als sogenanntes FIB-Bild aus Sekundärteilchen (Elektronen oder Ionen) beobachtet und ausgewertet werden. Auf diese Weise können die für eine Produktentwicklung notwendigen Kosten und insbesondere eine Zeitdauer bis zur Markteinführung eines funktionsfähigen Produkts bzw. Halbleiterbausteins wesentlich verringert werden.
Diese bisher von der Vorderseite eines Halbleiterbausteins durchgeführten Schaltungsmodifikationen sind jedoch in der bisherigen Form immer weniger nutzbar, da sie für neue Halb- leiterbausteingenerationen nicht greifen. Dies liegt einerseits daran, dass die Verwendung von 6 und mehr Metalllagen in einem Halbleiterbaustein eine Modifikation von der Vorder- seite auf Grund des Öffnungswinkels der vom Ionenstrahl erzeugten Vertiefung nicht mehr erlaubt ohne dass andere Elemente beschädigt werden. Darüber hinaus werden zunehmend alternative Gehäuseformen wie beispielsweise LOC (lead on chip) , CSP (chip scale package) und sogenannte Flip-Chip- Gehäuse verwendet, wobei ein Halbleiterbaustein nur mehr über seine Rückseite für Schaltungsmodifikationen erreichbar ist.
Während man bei einer Schaltungsmodifikation von der Vorder- seite bisher die Möglichkeit hatte, sich an den Verdrahtungsstellen und/oder der Topographie der obersten Lage zu orientieren, fehlen diese Informationsquellen von der Rückseite und man benötigt einen alternativen Weg zur Überlagerung eines erfassten Bildes und einem jeweiligen Referenz-Layout.
Die üblicherweise für Rückseiten-Modifikationen verwendbaren herkömmlichen Geräte basieren entweder auf einem Infrarot- Mikroskop oder auf Interferrometrie, wobei jedoch nur eine Genauigkeit von 200 nm erreicht wird und der Zeitbedarf dar- über hinaus sehr hoch ist. Für die derzeitigen und insbesondere für die kommenden Technologie-Generationen mit Struktur- großen im nm-Bereich sind jedoch derartige Vorrichtungen und Verfahren hinsichtlich ihrer Justiergenauigkeit vollkommen unzureichend.
Der Erfindung liegt daher die Aufgabe zu Grunde eine Vorrichtung und ein Verfahren zur Rückseitenbearbeitung von Halbleiterbausteinen zu schaffen, welches bei minimalen Kosten eine hervorragende Justiergenauigkeit zum Durchführen einer ge- zielten Schaltungsmodifikation aufweist.
Erfindungsgemäß wird diese Aufgabe hinsichtlich der Vorrichtung durch die Merkmale des Patentanspruchs 1 und hinsichtlich des Verfahrens durch die Maßnahmen des Patentanspruchs 9 gelöst. Insbesondere durch die Verwendung einer herkömmlichen FIB- Einheit zum Erzeugen eines fokussierten Ionenstrahls und eines daraus abgeleiteten FIB-Bildes und einer Auswerteeinheit zum Vergleichen des erzeugten FIB-Bildes mit einem Referenz- Layout des' Halbleiterbausteins und zum Durchführen einer Fein-Justierung des Halbleiterbausteins in Abhängigkeit vom Vergleichsergebnis können erstmalig mit einer Genauigkeit von ca. 25 nm zu modifizierende Positionen im Halbleiterbaustein aufgefunden und bearbeitet werden.
Vorzugsweise weist das Referenz-Layout ein STI-Layout des Halbleiterbausteins für eine flache Grabenisolierung auf, wodurch für nahezu jeden Bausteintyp eine sehr schnelle und kostengünstige Schaltungsmodifikation realisierbar ist.
Hinsichtlich des Verfahrens wird vorzugsweise zunächst ein ganzflächiges Dünnen eines Substrats des Halbleiterbausteins von seiner Rückseite bis zu einer ersten Substratdicke, anschließend ein Ausbilden einer ersten Vertiefung mittels fo- kussierter Ionenstrahlen bis zu einer zweiten Substratdicke und anschließend ein Ausbilden einer zweiten Vertiefung in der ersten Vertiefung mittels fokussierter lonenstrahlen bis zu einer dritten Substratdicke durchgeführt, bei der eine Grabenisolierung im Substrat erfassbar ist, wobei eine Fein- Justierung des Halbleiterbausteins auf der Grundlage eines
FIB-Bildes der zweiten Vertiefung und eines Referenz-Layouts für eine Grabenisolierung des Halbleiterbausteins durchgeführt wird.
Das Durchführen einer Schaltungsmodifikation des feinjustierten Halbleiterbausteins kann hierbei wiederum mittels fokussierter Ionenstrahlen realisiert werden, weshalb unter Verwendung einer bereits existierenden FIB-Einheit alle für eine Schaltungsmodifikation wesentlichen Schritte kostengünstig durchgeführt werden können. Zur Verringerung einer Bearbeitungszeit kann das ganzflächige Dünnen des Substrats durch Schleifen bis zu einer Substratdicke von 6 μm bis 40 μm durchgeführt werden.
Vorzugsweise wird für das Ausbilden der ersten Vertiefung, der zweiten Vertiefung und das Durchführen der Schaltungsmodifikation der gleiche fokussierte Ionenstrahl mit jeweils veränderten Strahlströmen verwendet, wodurch der Zeitbedarf und die Kosten erheblich minimiert werden.
Vor dem Ausbilden der zweiten Vertiefung kann darüber hinaus eine Grob-Justierung des Halbleiterbausteins auf der Grundlage eines Infrarotbildes und eines Referenz-Layouts für Metallisierungsebenen des Halbleiterbausteins durchgeführt werden, wodurch ein Zeitbedarf weiterhin verringert werden kann.
Insbesondere durch eine automatische Mustererkennung des FIB- Bildes der zweiten Vertiefung und einem nachfolgenden Vergleich dieses Bildes mit dem Referenz-Layout für die Graben- isolierung des Halbleiterbausteins kann eine zu modifizierende Schaltungsposition sehr einfach und hoch genau ermittelt werden .
In den weiteren Ansprüchen sind weitere vorteilhafte Ausge- staltungen der Erfindung gekennzeichnet.
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher beschrieben.
Es zeigen:
Figuren 1A bis 1F2 vereinfachte Schnittansichten, perspektivische Ansichten oder Draufsichten zur Veranschaulichung wesentlicher Schritte des erfindungsgemäßen Verfahrens zur Rückseitenbearbeitung von Halbleiterbausteinen; Figur 2 ein vereinfachtes Flussdiagramm zur Veranschaulichung des erfindungsgemäßen Verfahrens; und
Figur 3 eine vereinfachte Blockdarstellung zur Veranschau- lichung einer erfindungsgemäßen Vorrichtung zur Rückseitenbearbeitung von Halbleiterbausteinen.
Figuren 1A bis 1F2 zeigen vereinfachte Schnittansichten, perspektivische Ansichten sowie Draufsichten zur Veranschauli- chung wesentlicher Verfahrensschritte eines erfindungsgemäßen Verfahrens zur Rückseitenbearbeitung von Halbleiterbausteinen, wobei der betrachtete Halbleiterbaustein IC in einem sogenannten Flip-Chip-Gehäuse montiert ist, und demzufolge nur von seiner Substratrückseite bearbeitet werden kann.
Figur 1A zeigt eine vereinfachte Schnittansicht eines in einem derartigen Flip-Chip-Gehäuse montierten Halbleiterbausteins IC, der im Wesentlichen ein Halbleitersubstrat 1 sowie eine darauf ausgebildete Verdrahtungsschicht 2 aufweist. Wäh- rend das Halbleitersubstrat 1 die eigentlichen Halbleiterbauelemente an der Grenzfläche enthält, sind in der Verdrahtungsschicht 2 im Wesentlichen die verschiedenen Metallisierungsebenen zum Verbinden der Halbleiterschaltelemente ausgebildet .
Der Halbleiterbaustein IC ist ferner über Verbindungselemente
4 mit einem Gehäusesubstrat 3 des Flip-Chip-Gehäuses verbunden, welches seinerseits wiederum Anschlussdrähte bzw. -pins
5 an seiner Unterseite aufweist.
Der Halbleiterbaustein IC stellt nunmehr beispielsweise ein neues Produkt in einem Flip-Chip-Gehäuse dar, wobei erste Testmuster ein ungewolltes elektrisches Verhalten aufweisen. Eine Analyse dieses elektrischen Verhaltens führt üblicher- weise zu einer Hypothese über die Fehlerursache. Grundsätzlich wäre ein Masken-Redesign denkbar, was jedoch mit erheblichen Kosten und einigen Wochen Zeitverlust verbunden ist. Stattdessen kann nunmehr mittels der nachfolgend beschriebenen Ionenstrahltechnik beispielsweise eine lokale Neuverdrahtung innerhalb kurzer Zeit (z.B. eines Tages) durchgeführt werden, um entweder den Fehler zu beheben oder nachzuweisen, dass die aufgestellte Hypothese nicht korrekt war.
Hierzu wird zunächst ein ganzflächiges Dünnen des Halbleitersubstrats 1 des Halbleiterbausteins IC von seiner Rückseite bis zu einer ersten Substratdicke dl durchgeführt. Üblicher- weise besitzen Halbleiterbausteine eine Dicke dO von ca. 500 μm, die eine Rückseitenbearbeitung völlig unmöglich macht. Demzufolge wird zunächst ein Schleifen des Halbleitersubstrats 1 von der Ausgangsdicke dO bis zur ersten Substratdicke dl durchgeführt, die beispielsweise in einem Bereich von 6 μm bis 40 μm liegt. Ferner kann anschließend zum Erzeugen einer RMS-Rauhigkeit des gedünnten Halbleitersubstrats 1 von kleiner 0,5 nm ein Polieren durchgeführt werden. Abschließend kann noch eine Reinigung zum Entfernen der beim Schleifen und/oder Polieren entstandenen Teilchen durchgeführt werden, wodurch man den in Figur 1A dargestellten Halbleiterbaustein IC mit gedünntem Halbleitersubstrat 1 erhält.
Auf Grund dieses mechanischen Schleif- und Poliervorgangs kann eine nachfolgend durchgeführte Bearbeitung mittels fo- kussierter Ionenstrahlen bzw. mittels einer FIB-Einheit bzw. einem fokussierten Ionenstrahlgerät wesentlich schneller durchgeführt werden.
Anschließend wird gemäß Figur 1A eine erste Vertiefung bzw. ein erster Graben Tl mittels fokussierter Ionenstrahlen (focused ion beam) ausgebildet .
Figur IB zeigt eine vergrößerte Teilschnittansicht der in Figur 1A dargestellten ersten Vertiefung Tl, wobei gleiche Be- zugszeichen gleiche oder entsprechende Elemente bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird. Gemäß Figur IB wird mittels einer FIB-Einheit bzw. eines fo- kussierten Ionenstrahls FIB die erste Vertiefung (bzw. ein sogenannter erster Trench) Tl von etwa 150 μ Kantenlänge an- gelegt, die das Halbleitersubstrat 1, welches vorzugsweise ein einkristallines Silizium-Halbleitersubstrat aufweist, bis zu einer zweiten Substratdicke d2 reduzier . Gemäß Figur IB wird hierbei aus Gasdüsen 6 ein Reaktionsgas XeF2 auf die vom fokussierten Ionenstrahl FIB bearbeitete Stelle gerichtet, wodurch unter Entstehung von SiFx-Zersetzungsprodukten ein gleichmäßiger Abtrag des Halbleitersubstrats 1 durchgeführt wird.
Vorzugsweise werden als fokussierter Ionenstrahl FIB ein Ga- Ionenstrahl mit einer Energie von 25 bis 40 kv und einer
Strahlstromstärke von etwa 20 nA verwendet, wodurch sich eine Abtragsrate für das Si-Substrat 1 von ca. 4 μm/min ergibt.
Vorzugsweise kann hierbei eine Kontraständerung im aus Sekun- därteilchen (Elektronen oder Ionen) abgeleiteten FIB-Bild auf Grund von im Substrat 1 ausgebildeten Dotierwannen als Endpunkt-Signal verwendet werden, wodurch die zweite Substratdicke der ersten Vertiefung sich automatisch in einem Bereich von 2 bis 3 μm einstellt.
Auf diese Weise erhält man die in Figur IC perspektivisch dargestellte erste Vertiefung Tl mit einer Kantenlänge von ca. 150 μm und einer Tiefe von ca. 3 μm. Die Kontraständerung im FIB-Bild als Endpunkt-Signal zu verwenden, ist insbesonde- re daher sehr wirkungsvoll, da beim Abtragungsvorgang gemäß Figur IB ein Kontrast am Boden der ersten Vertiefung Tl für Si stets gleichmäßig hell ist und erst vorzugsweise beim Auftreffen auf die im Substrat 1 ausgebildeten tiefen n-Wannen sich eine erfassbare Helligkeitsveränderung für die Boden- Oberfläche der ersten Vertiefung Tl ergibt . Die Tiefe der ersten Vertiefung Tl bzw. die zweite Substratdicke kann jedoch auch über beispielsweise eine Zeitdauer, in der ein Ab- trag stattfindet, eingestellt werden. Eine Zerstörung von Halbleiterbauelementen im Substrat 1 oder einer Verdrahtung in der Verdrahtungsschicht 2 kann daher zuverlässig ausgeschlossen werden.
Figur 1D zeigt eine weiterhin vergrößerte Teilschnittansicht der ersten Vertiefung Tl zur Veranschaulichung eines weiteren Verfahrensschrittes zum Ausbilden einer zweiten Vertiefung T2, wobei gleiche Bezugszeichen wiederum gleiche Elemente oder Schichten bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
Gemäß Figur 1D wird nunmehr innerhalb der ersten Vertiefung Tl wiederum mittels fokussierter Ionenstrahlen FIB eine zwei- te Vertiefung T2 bis zu einer dritten Substratdicke d3 ausgebildet, bei der nunmehr eine im Substrat 1 vorhandene Grabenisolierung STI erfassbar ist. Gemäß Figur 1D sind in der Verdrahtungsschicht 2 nunmehr bereits die ersten Metallisierungsebenen Ml und M2 zu erkennen, die über sogenannte Vias bzw. Kontaktlöcher V mit der Oberfläche des Substrats 1 bzw. seiner Vorderseite in Verbindung stehen.
Figur 1E zeigt eine weiterhin vergrößerte Teilschnittansicht von Figur 1D zur Veranschaulichung des Verfahrensschritts zum Ausbilden der zweiten Vertiefung T2, wobei wiederum gleiche Bezugszeichen gleiche oder entsprechende Elemente bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
Gemäß Figur 1E wird im Boden der ersten Vertiefung Tl nunmehr eine zweite Vertiefung bzw. kleine Öffnung T2 mit einer Kantenlänge von beispielsweise 5 μm mal 5 μm mittels fokussierter Ionenstrahlen FIB ausgebildet.
Vor diesem Ausbilden der zweiten Vertiefung T2 kann beispielsweise eine Grob-Justierung des Halbleiterbausteins IC bzw. des fokussierenden Ionenstrahls FIB auf der Grundlage eines IR-Bildes (infrarot) und eines Referenz-Layouts für Implantionen oder die erste Metallisierung des Halbleiterbausteins IC durchgeführt werden, wodurch man die zweite Vertiefung T2 zum einen hinsichtlich ihrer Abmessungen sehr klein halten kann (und damit Zeit spart) und darüber hinaus ausreichend genau an eine zu modifizierende Position im Halbleiterbaustein heranführen kann.
Zum Ausbilden der zweiten Vertiefung T2 wird vorzugsweise wiederum der gleiche Ionenstrahl wie für das Ausbilden der ersten Vertiefung Tl verwendet, d.h. beispielsweise ein Ga- Ionenstrahl, wobei jedoch ein verringerter Strahlstrom von 2 pA bis 250 pA verwendet wird. Darüber hinaus wird aus den Gasdüsen 6 nunmehr vorzugsweise das reaktive Gas Ethylendijo- did C2H4I2 verwendet, wodurch man Abtragsraten von 1 bis 100 nm/min erhält und sich ausreichend langsam den im Halbleitersubstrat üblicherweise ausgebildeten flachen Grabenisolierungen STI nähert.
Sobald nunmehr im Sekundärelektronenbild bzw. FIB-Bild der
FIB-Einheit starke Helligkeitsunterschiede bzw. Kontrastände- rungen erkennbar werden, werden diese Kontraständerungen wieder als Endpunktsignal verwendet und der Abtragungsprozess sofort abgebrochen, da der Helligkeitsumschlag anzeigt, dass der fokussierte Ionenstrahl FIB nunmehr die Grenze zwischen dem Siliziumsubstrat und dem ersten Isolatormaterial beispielsweise in einer flachen Grabenisolierung STI (shallow trench isolation) erreicht hat.
Da die flachen Grabenisolierungen STI üblicherweise 300 bis 400 nm dick sind und über das Sekundärelektronenbild sehr leicht erfassbar sind, kann somit die zweite Vertiefung T2 bis zur dritten Substratdicke von 300 bis 400 nm sehr einfach ausgebildet werden. Eventuell vorhandene Transistoren, die sich üblicherweise in den zwischen den Grabenisolierungen STI befindlichen aktiven Gebieten AA befinden, werden hierbei noch nicht zerstört, weshalb eine durchgeführte Schaltungsmo- difikation minimale Zerstörungen in der Halbleiterschaltung verursacht .
Da die Grabenisolierung STI im Sekundärelektronenbild bzw. FIB-Bild eine sehr starke Kontraständerung hervorruft bzw. die ursprünglich sehr helle Bodenfläche zum Teil stark verdunkelt, kann ein entsprechend erfasstes FIB-Bild problemlos mit einem Referenz-Layout für eine Grabenisolierung des Halbleiterbausteins IC verglichen und eine entsprechende Fein- Justierung des Halbleiterbausteins IC bzw. des fokussierten Ionenstrahls durchgeführt werden. Genauer gesagt lässt sich das FIB-Bild eindeutig mit dem Referenz-Layout der Halbleiterschaltung überlagern, wodurch die zu modifizierende Position mit einer Genauigkeit von ca. 25 nm aufgefunden werden kann.
Vorzugsweise wird eine automatische Mustererkennung des FIB- Bildes der zweiten Vertiefung T2 und ein Vergleich mit dem Layout der Halbleiterschaltung bzw. der zugehörigen Graben- isolierung STI zum exakten Ermitteln eines Bezugspunktes durchgeführt, wodurch ein Zeitbedarf wiederum wesentlich verringert werden kann.
Figuren 1F1 und 1F2 zeigen eine vereinfachte Darstellung ei- nes STI-Kontrast-Bildes bzw. des FIB-Bildes der zweiten Vertiefung T2 sowie ein zugehöriges Referenz-Layout für die Grabenisolierung zur Veranschaulichung dieses Überlagerungsbzw. Fein-Justier-Vorgangs .
Nachdem nun bekannt ist, wo sich die jeweiligen Schaltungselemente befinden, können nach der Isolierung der freigelegten Siliziumbereiche sogenannte Zielbohrungen durchgeführt werden, um beispielsweise einzelne falsche Signalleitungen abzutrennen oder neue gewünschte Verbindungen durch bei- spielsweise Platinabscheidung zu knüpfen. Da man bereits bis auf ca. 300 nm an die Transistoren bzw. Substratoberfläche heran präpariert hat, ergeben sich außerordentlich günstige Verhältnisse für das Aspektverhältnis derartiger Bohrungen und damit wiederum eine einfachere Endpunkterkennung.
Vorzugsweise wird demzufolge das Durchführen einer Schal- 5. tungsmodifikation wiederum mittels fokussierter Ionenstrahlen FIB durchgeführt, nachdem der Halbleiterbaustein bzw. der fo- kussierte Ionenstrahl unter Verwendung des STI-Kontrast- Bildes fein- ustiert wurde. Wiederum wird hierbei der gleiche Ionenstrahl z.B. Ga-Ionenstrahl wie in den Schritten zum Aus-0 bilden der ersten und zweiten Vertiefung verwendet, wobei jedoch wiederum ein verringerter Strahlstrom von 1 pA bis 2 pA verwendet wird. Die von den Gasdüsen austretenden bzw. zugeführten Reaktionsgase sind hierbei abhängig von einem jeweiligen Abtragungs- oder Abscheidungsvorgang und insbesondere5 von der Art des abzuscheidenden Materials (Metall oder Isolator) auszuwählen.
Auf diese Weise können nicht nur mit einer außerordentlich hohen Genauigkeit von ca. 25 nm im Halbleitermaterial ausge-0 bildete Bauelemente, sondern auch die untersten Metallisie- rungs- bzw. Verdrahtungsebenen Ml bis M5 erreicht und modifiziert werden. Ferner können dadurch Halbleiterbausteine in neuartigen Gehäuseformen, wie beispielsweise Flip-Chip- Gehäuse und dergleichen, von ihrer Rückseite modifiziert wer- 5 den .
Figur 2 zeigt ein vereinfachtes Flussdiagramm zur Veranschaulichung wesentlicher Schritte des erfindungsgemäßen Verfahrens zur Rückseitenbearbeitung von Halbleiterbausteinen.0 Nach einem Beginn im Schritt SO kann in einem Schritt Sl zunächst ein mechanisches Polieren bzw. Schleifen des Substrats von seiner Rückseite bis zu einer ersten Substratdicke durchgeführt werden. Anschließend wird in einem sogenannten Grob-5 FIB-Schritt S2 die erste Vertiefung Tl mittels fokussierter Ionenstrahlen bis zu einer zweiten Substratdicke ausgebildet und in einem nachfolgenden Fein-FIB-Schritt S3 die zweite Vertiefung T2 innerhalb der ersten Vertiefung Tl wiederum mittels fokussierter Ionenstrahlen so lange ausgebildet werden, bis eine im Substrat vorhandene Grabenisolierung erfassbar ist. In einem abschließenden Schritt S4 wird dann eine Fein-Justierung des Halbleiterbausteins bzw. des fokussierten Ionenstrahls auf der Grundlage eines FIB-Bildes der zweiten Vertiefung und eines Referenz-Layouts für eine Grabenisolierung des Halbleiterbausteins als sogenannte STI-Kontrast- Auswertung durchgeführt. Nachdem nunmehr ein jeweiliger Ziel- punkt bzw. Bezugspunkt mit einer Genauigkeit von bis zu 25 nm bestimmt ist, kann nunmehr in einem Schritt S5 beispielsweise eine Korrektur-FIB zur Schaltungsmodifikation durchgeführt werden, wobei mittels fokussierter Ionenstrahlen ein Abtragen von Material und/oder ein Abscheiden von elektrisch leitendem oder elektrisch nicht leitendem Material durchgeführt wird. Das Verfahren ist in einem Schritt S6 abgeschlossen.
Figur 3 zeigt eine vereinfachte Blockdarstellung einer Vorrichtung zur Rückseitenbearbeitung von Halbleiterbausteinen, wobei eine FIB-Einheit 10 einen fokussierten Ionenstrahl FIB erzeugt und daraus ein sogenanntes FIB-Bild bzw. ein Sekundärelektronenbild ableitet. Dieses FIB-Bild wird an eine Aus- werteeinheit 20 weitergeleitet, die das erzeugte FIB-Bild mit einem Referenz-Layout für eine Grabenisolierung des Halblei- terbausteins 50 vergleicht und eine Fein-Justierung in Abhängigkeit vom Vergleichsergebnis durchführt. Die Fein-Justierung betrifft üblicherweise den Halbleiterbaustein 50, sie kann jedoch in gleicher Weise auch auf den fokussierten Ionenstrahl FIB gerichtet sein oder einer sonstige nachgeschal- tete Bearbeitungseinheit zur Verfügung gestellt werden.
Zum beschleunigten Abtragen eines Substratmaterials von der Rückseite des Halbleiterbausteins 50 kann die Vorrichtung darüber hinaus eine mechanische Schleifeinheit 30 aufweisen, mit der ein erstes Dünnen, Polieren und Reinigen des Halbleitersubstrats durchgeführt werden kann. Darüber hinaus kann die Vorrichtung zur Rückseitenbearbeitung eine IR-Einheit 40 zum Erzeugen eines InfrarotSignals und eines daraus abgeleiteten IR-Bildes bzw. Infrarotbildes aufweisen, wobei das abgeleitete IR-Bild des Halbleiterbausteins 50 mit einem zugehörigen Referenz-Layout für eine Metallisierung des Halbleiterbausteins verglichen wird und in Abhängigkeit vom Vergleichsergebnis eine Grob-Justierung des Halbleiterbausteins 50 durchgeführt wird.
Die FIB-Einheit 10 weist ferner in einem ersten Betriebsmodus einen Ga-Ionen-Strahlstrom von ca. 20 nA zum Ausbilden einer ersten Vertiefung und in einem zweiten Betriebsmodus einen Ga-Ionen-Strahlstrom von 2 bis 250 pA zum Ausbilden einer zweiten Vertiefung innerhalb der ersten Vertiefung auf. Fer- ner kann die FIB-Einheit 10 einen dritten Betriebsmodus zum Durchführen einer eigentlichen Schaltungsmodifikation im Halbleiterbaustein aufweisen, wobei ein Ga-Ionen-Strahlstrom von 1 bis 2 pA verwendet wird.
Zur vereinfachten Durchführung des Fein-Alignments bzw. der Fein-Justierung des Halbleiterbausteins 50 kann die Auswerteeinheit 20 darüber hinaus eine Mustererkennung auf der Grundlage eines Helligkeitsunterschieds des FIB-Bildes durchfüh¬ ren.
Die Erfindung wurde vorstehend anhand eines Si-Halbleiterbau- steins beschrieben, der in einem Flip-Chip-Gehäuse montiert ist. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise auch nicht gehäuste Halbleiterbausteine oder Halbleiterbausteine mit entsprechend alternativen Gehäuseformen.

Claims

Patentansprüche
1. Vorrichtung zur Rückseitenbearbeitung von Halbleiterbausteinen (IC, 50) mit einer FIB-Einheit (10) zum Erzeugen eines fokussierten Ionenstrahls (FIB) und eines daraus abgeleiteten FIB-Bildes, g e k e n n z e i c h n e t d u r c h eine Auswerteinheit (20) zum Vergleichen des erzeugten FIB- Bildes mit einem Referenz-Layout für eine Grabenisolierung des Halbleiterbausteins (IC) und zum Durchführen einer Fein- Justierung des Halbleiterbausteins (IC) in Abhängigkeit vom Vergleichsergebnis .
2. Vorrichtung nach Patentanspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass das Referenz-Layout ein STI-Layout des Halbleiterbausteins (IC) für eine flache Grabenisolierung (STI) darstellt.
3. Vorrichtung nach Patentanspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, dass die FIB- Einheit (10) einen ersten Betriebsmodus zum Ausbilden einer ersten Vertiefung (Tl) und einen zweiten Betriebsmodus zum Ausbilden einer zweiten Vertiefung (T2) in der ersten Vertiefung (Tl) des Halbleiterbau- Steins (IC) aufweist.
4. Vorrichtung nach Patentanspruch 3, d a d u r c h g e k e n n z e i c h n e t, dass die FIB- Einheit (10) im ersten Betriebsmodus einen Ionen-Strahlstrom von ca. 20 nA und im zweiten Betriebsmodus einen Ionen- Strahlstrom von 2 bis 250 pA aufweist.
5. Vorrichtung nach Patentanspruch 3 oder 4, d a d u r c h g e k e n n z e i c h n e t, dass die FIB- Einheit (10) einen dritten Betriebsmodus zum Durchführen einer Schaltungsmodifikation im Halbleiterbaustein (IC) aufweist .
6. Vorrichtung nach einem der Patentansprüche 1 bis 5, g e k e n n z e i c h n e t d u r c h eine IR-Einheit (40) zum Erzeugen eines Infrarot-Signals und eines daraus abgeleiteten IR-Bildes, wobei ein IR-Bild des Halbleiterbausteins
(IC) mit einem zugehörigen Referenz-Layout für eine Metallisierung des Halbleiterbausteins verglichen und in Abhängigkeit vom Vergleichsergebnis eine Grob-Justierung des Halbleiterbausteins (IC) durchgeführt wird.
7. Vorrichtung nach einem der Patentansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, dass die Auswerteeinheit (20) eine Mustererkennung auf der Grundlage ei¬ nes Helligkeitsunterschiedes des FIB-Bildes durchführt.
8. Vorrichtung nach einem der Patentansprüche 1 bis 7, g e k e n n z e i c h n e t d u r c h eine Schleifeinheit (30) zum mechanischen Dünnen des Halbleiterbausteins (IC) von seiner Rückseite bis auf eine erste Substratdicke (dl) von 6 bis 40 μm.
9. Verfahren zur Rückseitenbearbeitung von Halbleiterbausteinen mit den Schritten: a) Ganzflächiges Dünnen (Sl) eines Substrats (1) des Halb- leiterbausteins (IC) von seiner Rückseite bis zu einer ersten
Substratdicke (dl) ; b) Ausbilden (S2) einer ersten Vertiefung (Tl) mittels fokussierter Ionenstrahlen (FIB) bis zu einer zweiten Substratdicke (d2); c) Ausbilden (S3) einer zweiten Vertiefung (T2) in der ersten Vertiefung (Tl) mittels fokussierter Ionenstrahlen (FIB) bis zu einer dritten Substratdicke (d3) , bei der eine Grabenisolierung im Substrat (1) erfassbar ist; und d) Durchführen einer Fein-Justierung (S4) des Halbleiter- bausteins (IC) auf der Grundlage eines FIB-Bildes der zweiten Vertiefung (T2) und eines Referenz-Layouts für eine Grabenisolierung (STI) des Halbleiterbausteins (IC) .
10. Verfahren nach Patentanspruch 9, g e k e n n z e i c h n e t d u r c h den weiteren Schritt: e) Durchführen einer Schaltungsmodifikation (S5) des fein- justierten Halbleiterbausteins (IC) mittels fokussierten Ionenstrahlen (FIB) .
11. Verfahren nach Patentanspruch 9 oder 10, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt a) ein Schleifen eines Halbleitersubstrats (1) bis zur ersten Substratdicke (dl) von 6 μm bis 40 μm durchgeführt wird.
12. Verfahren nach einem der Patentansprüche 9 bis 11, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt a) ein Polieren zum Erzeugen einer Substratrauhigkeit von kleiner 0,5 nm durchgeführt wird.
13. Verfahren nach einem der Patentansprüche 11 oder 12, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt a) eine Reinigung zum Entfernen der beim Schleifen und/oder Polieren entstandenen Teilchen durchgeführt wird.
14. Verfahren nach einem der Patentansprüche 9 bis 13, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt b) die erste Vertiefung (Tl) bis zur zweiten Substratdicke (d2) von 2 μm bis 3 μm ausgebildet wird.
15. Verfahren nach einem der Patentansprüche 9 bis 14, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt b) ein Ga-Ionenstrahl als fokussierter Ionenstrahl (FIB) mit einer Energie von 25 bis 40 kV und einem Strahlstrom von ca. 20 nA verwendet wird.
16. Verfahren nach einem der Patentansprüche 9 bis 15, d a d u r c h g e k e n n z e i c h n e t, dass eine Kontraständerung im FIB-Bild auf Grund im Substrat (1) ausgebildeter Dotierwannen als Endpunkt-Signal verwendet wird.
17. Verfahren nach einem der Patentansprüche 9 bis 16, d a d u r c h g e k e n n z e i c h n e t, dass vor Schritt c) eine Grob-Justierung des Halbleiterbausteins (IC) auf der Grundlage eines IR-Bildes und eines Referenz-Layouts für eine Metallisierung des Halbleiterbausteins (IC) durchgeführt wird.
18. Verfahren nach einem der Patentansprüche 9 bis 17, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt c) die zweite Vertiefung (T2) bis zur dritten Substratdicke (d3) von 300 nm bis 400 nm ausgebildet wird.
19. Verfahren nach einem der Patentansprüche 9 bis 18, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt c) eine Kontraständerung des FIB-Bildes auf Grund von im Substrat (1) ausgebildeten Grabenisolierungen (STI) als Endpunkt-Signal verwendet wird.
20. Verfahren nach einem der Patentansprüche 9 bis 19, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt c) der gleiche Ionenstrahl wie in Schritt b) mit einem verringerten Strahlstrom von 2 pA bis 250 pA verwendet wird.
21. Verfahren nach einem der Patentansprüche 9 bis 20, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt d) eine Mustererkennung des FIB-Bildes der zweiten Vertiefung (12) und ein Vergleich mit dem Referenz-Layout für die Grabenisolierung (STI) des Halbleiterbausteins (IC) zum exakten Ermitteln eines Bezugspunktes durchgeführt wird.
22. Verfahren nach einem der Patentansprüche 10 bis 21, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt e) der gleiche Ionenstrahl wie in den Schritten b) und c) mit einem verringerten Strahlstrom von 1 pA bis 2pA verwendet wird.
PCT/EP2004/051392 2003-07-19 2004-07-07 Vorrichtung und verfahren zur rückseitenbearbeitung von halbleiterbausteinen Ceased WO2005010967A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10332877.7 2003-07-19
DE10332877A DE10332877A1 (de) 2003-07-19 2003-07-19 Vorrichtung und Verfahren zur Rückseitenbearbeitung von Halbleiterbausteinen

Publications (2)

Publication Number Publication Date
WO2005010967A2 true WO2005010967A2 (de) 2005-02-03
WO2005010967A3 WO2005010967A3 (de) 2005-04-28

Family

ID=34071787

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/051392 Ceased WO2005010967A2 (de) 2003-07-19 2004-07-07 Vorrichtung und verfahren zur rückseitenbearbeitung von halbleiterbausteinen

Country Status (2)

Country Link
DE (1) DE10332877A1 (de)
WO (1) WO2005010967A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093565A (zh) * 2017-04-07 2017-08-25 中国电子产品可靠性与环境试验研究所 倒装芯片封装的集成电路的修改方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401972A (en) * 1993-09-02 1995-03-28 Schlumberger Technologies, Inc. Layout overlay for FIB operations
US5948217A (en) * 1996-12-20 1999-09-07 Intel Corporation Method and apparatus for endpointing while milling an integrated circuit
US5541411A (en) * 1995-07-06 1996-07-30 Fei Company Image-to-image registration focused ion beam system
US5821549A (en) * 1997-03-03 1998-10-13 Schlumberger Technologies, Inc. Through-the-substrate investigation of flip-chip IC's
US6210981B1 (en) * 1999-02-12 2001-04-03 Advanced Micro Devices, Inc. Method for etching a flip chip using secondary particle emissions to detect the etch end-point
US6388334B1 (en) * 1999-07-27 2002-05-14 Advanced Micro Devices, Inc. System and method for circuit rebuilding via backside access
US20020074494A1 (en) * 2000-12-15 2002-06-20 Lundquist Theodore R. Precise, in-situ endpoint detection for charged particle beam processing
JP2003016988A (ja) * 2001-06-27 2003-01-17 Fujitsu Ltd フォーカストイオンビーム装置及びそれを利用したフォーカストイオンビーム加工方法

Also Published As

Publication number Publication date
WO2005010967A3 (de) 2005-04-28
DE10332877A1 (de) 2005-02-17

Similar Documents

Publication Publication Date Title
EP0769209B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE102008033395B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE69326976T2 (de) Provisorische Verbindungen zum schnellen Zugang zu elektronischen Anordnungen
DE4226694A1 (de) Verfahren zum separieren einer probe und verfahren zum untersuchen der separierten probe
WO2000074134A1 (de) Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
DE102012109355A1 (de) Prüfprozess für Halbleiterbauelemente
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
WO2006128898A1 (de) Verfahren zur erzeugung von vertikalen elektrischen kontaktverbindungen in halbleiterwafern
DE10393364B4 (de) Lochmikrosonde unter Nutzung einer MEMS-Technik und ein Verfahren zur Herstellung derselben
DE4340956C2 (de) Verfahren und Vorrichtung zur Bearbeitung einer Probe
US5940678A (en) Method of forming precisely cross-sectioned electron-transparent samples
DE102016104762A1 (de) System und Verfahren zur Dual-Gebiet-Vereinzelung
DE102006056625B4 (de) Verfahren und Teststruktur zum Bestimmen von Fokuseinstellungen in einem Lithographieprozess auf der Grundlage von CD-Messungen
DE102007035902A1 (de) Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein
DE102013109282A1 (de) Verfahren zum Schmelzen einer Laserschmelzsicherung und Verfahren zur Bearbeitung eines Wafers
WO2005010967A2 (de) Vorrichtung und verfahren zur rückseitenbearbeitung von halbleiterbausteinen
EP1149417B1 (de) Verfahren zur herstellung von dreidimensionalen schaltungen
DE102018118724B4 (de) Verfahren zum Programmieren einer einmalig programmierbaren Struktur, Halbleiterbauteil und Hochfrequenzbauteil
DE10213609B4 (de) Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
EP1183723A1 (de) Vertikal integrierbare schaltung und verfahren zu ihrer herstellung
DE102005008191B4 (de) Verfahren zur Herstellung von VDMOS-Transistoren
DE102023200539A1 (de) Stapeln von integrierten schaltungschips
EP0968523B1 (de) Verfahren zum bilden einer strukturierten metallisierung auf einem halbleiterwafer
DE19958486A1 (de) Verfahren zur vertikalen Integration von elektrischen Bauelementen mittels Rückseitenkontakt

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase