WO2004100625A1 - Rfモジュールおよびその作製方法 - Google Patents

Rfモジュールおよびその作製方法 Download PDF

Info

Publication number
WO2004100625A1
WO2004100625A1 PCT/JP2004/003748 JP2004003748W WO2004100625A1 WO 2004100625 A1 WO2004100625 A1 WO 2004100625A1 JP 2004003748 W JP2004003748 W JP 2004003748W WO 2004100625 A1 WO2004100625 A1 WO 2004100625A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
insulating film
film
substrate
dimensional circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/003748
Other languages
English (en)
French (fr)
Inventor
Takaaki Tsurumi
Jun Akedo
Sang-Min Nam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of WO2004100625A1 publication Critical patent/WO2004100625A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H05K1/186—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Definitions

  • the present invention relates to an RF module in which a capacitor, a resistor, and an inductor, which are passive components, are integrated in one module, and a method for manufacturing the same.
  • LTCC Low Temperature Cofired Ceramics: (For example, "Yoshihiko Imanaka, LTCC Materials for High Frequency, Material Integration, Vol.15, No.12,44-48 (2002)"), "Ceramic Electronic Components ⁇ Technical development of materials, supervision Hirotaka Yamamoto, Chapter 3 High-frequency components Author Haruhumi Bandai, Shinya Nakai, Hiroshi Tsuneno Shim. Sichi (2000) "and a method using polymer composites in which ceramic particles are dispersed in a polymer There is.
  • the material of the B a T i 0 3 is a high-dielectric constant materials were dispersed in the polymer, B a T relative permittivity of I_ ⁇ 3 despite exceeding 3 0 0 0, after polymer one dispersion At present, the relative permittivity is less than 100. Disclosure of the invention
  • the invention according to claim 1 is an RF module in which a capacitor, a resistor, and an inductor, which are passive components, are integrated in one module, and is a metal sheet having an arbitrary shape.
  • a two-dimensional circuit comprising: existing chip components mounted on an insulating film; pattern wiring connecting them; and a two-dimensional circuit.
  • the insulating film is formed to a thickness of 1 to 50 (m) at a low temperature of 300 ° C.
  • the RF module can be composed of a metal material substrate that can provide dimensional accuracy at low cost by machining. Also, since high-temperature sintering is not performed, there is no material shrinkage, high dimensional accuracy can be achieved, and active devices can be mounted on two-dimensional circuits.
  • the invention according to claim 2 is the RF module according to claim 1, wherein a plurality of two-dimensional circuit boards each having a two-dimensional circuit formed on the insulating film on the metal base are provided, and the individual two-dimensional circuit boards are provided. Are stacked.
  • a plurality of two-dimensional circuit boards each having a two-dimensional circuit formed on an insulating film on a metal base can be prepared, and individual two-dimensional circuit boards can be stacked. Circuit design becomes easy.
  • the outer surface is covered with a metal and grounded to shield an internal two-dimensional circuit. It is characterized by the following. According to the RF module according to the third aspect, since the outer surface is covered with metal and grounded to shield the internal two-dimensional circuit, it is resistant to external noise and does not leak radio waves to the outside. So Suitable for EMC measures.
  • the insulating film is made of ceramics having low dielectric loss, and the insulating film is formed on the insulating film.
  • the microstrip line to be formed is characterized in that impedance matching of 50 ⁇ is realized by a wiring having a narrow line width.
  • ceramics having low dielectric loss are used for the insulating film, and the microstrip line formed on the insulating film achieves impedance matching of 50 ⁇ with a wiring having a narrow line width. As a result, further high integration can be expected.
  • the invention according to claim 5 is a method for manufacturing an RF module in which a capacitor, a resistor, and an inductor, which are passive components, are integrated in one module, wherein the metal base is an A1 thin plate having an arbitrary shape.
  • the aerosol a 1 Ri by the deposition method 2 ⁇ 3 thickness of 1 to 50 at room temperature using the fine particles [ ⁇ m] thick insulating film is formed, to form a two-dimensional circuit on the insulating film It is characterized by doing so.
  • the manufacturing method of the RF module according to claim 5 since it is assumed that an insulating film having a thickness of 1 to 50 (urn) at room temperature using A 1 2 0 3 particles by aerosol deposition, An A1 thin plate can be used as the base, and the RF module can be fabricated from a metal material substrate that can be dimensionally manufactured at low cost by machining. Furthermore, since the insulating film was assumed to use a small A 1 2 ⁇ 3 dielectric loss, microstrip trip lines formed on the insulating film, is possible to achieve impedance matching of 50 Omega in a narrow wiring having a line width And high integration can be expected.
  • irregularities of 10 nm or more are formed on a surface of the insulating film, and a microstrip line is formed on the insulating film.
  • a Pt underlayer wiring is formed, and the electric current of the electric field plating is accurately controlled within a range of 1 ⁇ ⁇ to 1 A, and the plating speed is set to 0.1 per minute.
  • Fig. 1 is a schematic configuration diagram of an integrated RF module fabricated using the AD method.
  • Fig. 2 (a) shows a conventional microstrip line fabricated on a printed wiring board of a conventional product with a characteristic impedance of 50 ⁇ .
  • FIG. 4 is a schematic diagram of a comparison between the case where the characteristic impedance is set to 50 ⁇ and the characteristic impedance of the microstrip line on the ceramic film formed on the metal base as in the RF module of the present embodiment.
  • Fig. 2 (b) shows a comparison of the cross-sectional shape of a microstrip line formed by screen printing, which is used for wiring formation by the conventional LTCC method, with the cross-sectional shape of a microstrip line formed by copper plating.
  • FIG. 3 is a schematic configuration diagram of a film forming apparatus using an aerosol deposition method.
  • Figure 4 (a) is a photograph of a state in which film deposition on a glass substrate by using the A 1 2 ⁇ 3 microparticles SG16 OA.
  • Figure 4 (b) is a photograph of a state in which film deposition on a glass substrate by using the A 1 2 ⁇ 3 microparticles SG160B.
  • Figure 5 (a) is a micrograph of A 1 2 ⁇ 3 fine particles in the raw material powder SG16 OA.
  • Figure 5 (b) is a micrograph of A 1 2 ⁇ 3 fine particles in the raw material powder SG160B.
  • Figure 6 (a) is Mel micrographs of the formed A 1 2 ⁇ 3 surface of Azudepo state of the thick film.
  • Figure 6 (b) is a photomicrograph of the formed A 1 2 0 3 thick film surface after polishing of.
  • Figure 6 (c) is a micrograph of A 1 2 0 3 thick cross section formed in A 1 on the substrate 7 is a X-ray diffraction pattern characteristic diagram of A 1 2 0 3 and the raw material powder.
  • FIG. 8 is a frequency characteristic diagram of relative permittivity and dielectric loss.
  • FIG. 9 is a frequency-impedance characteristic diagram of the microstrip line.
  • FIG. 10 is a specific diagram showing the relationship between plating time and film thickness.
  • FIG. 11 (a) is a photomicrograph of a fine microstrip line.
  • Fig. 11 (b) is a three-dimensional image drawn from the laser microscopic observation data.
  • FIG. 12 is an external view of one substrate holder.
  • FIG. 13 is a comparison photograph of the state of the film surface formed by plating at an excessive current density and the state of the film surface formed by plating at an optimum current density.
  • Fig. 14 (a) is a schematic configuration diagram of a low-pass filter with a cutoff of 10GHz.
  • Fig. 14 (b) is a characteristic diagram showing the filter transfer characteristics obtained by theoretical calculation of the low-pass filter in Fig. 14 (a) and the filter transfer characteristics simulated from experimental values.
  • the RF module according to this embodiment uses an AD (Aerosol Deposition) method (described in detail later), which is a low-temperature forming process of ceramics, and a substrate for an integrated RF module and an insulating film (capacitance of capacitance) on the substrate. It is also possible to use a large insulator to form a dielectric film).
  • Figure 1 shows the schematic configuration of an integrated RF module manufactured using the AD method. This RF module is a stack of three individually fabricated two-dimensional circuits (first two-dimensional circuit 1, second two-dimensional circuit 2, and third two-dimensional circuit 3) and decoding.
  • an insulating film 12 is formed on a thick metal base 11, and a pattern wiring 13 and an existing chip component are mounted thereon, or a passive component is manufactured (for example, This is a circuit board on which a capacitor is fabricated by sandwiching a dielectric between metal films.
  • the second two-dimensional circuit 2 is a circuit board on which an insulating film 22 is formed on a thin metal base 12, on which pattern wirings 23 and existing chip components are mounted, or passive components are manufactured.
  • the third two-dimensional circuit 3 is a circuit board on which an insulating film 32 is formed on a thin metal base 31, and a pattern wiring 33 and a relatively large existing chip component that cannot be mounted in a module are mounted thereon.
  • the final module configuration in which the first two-dimensional circuit board 1, the second two-dimensional circuit board 2, and the third two-dimensional circuit board 3 described above are each three-dimensionally stacked via an insulator is shown in the lower part of FIG. FIG.
  • the circuit boards of each layer are in contact via peer holes, and as a whole, become an RF module.
  • the metal bases 11, 21, and 31 of each layer are made conductive by, for example, providing a metal side wall, and grounding the metal base to electrically shield the inside of the module. Structure. This makes the internal circuit resistant to external noise and does not leak radio waves to the outside, so it is suitable for EMC (Electro Magnetic Compatibility) measures.
  • EMC Electro Magnetic Compatibility
  • the degree of integration is increased as a three-layer structure, but a single-layer structure may be employed.
  • double oxides e.g., S r T I_ ⁇ 3, B a (Mg 1/3 Nb 2/3) ⁇ 3, B a (Mg 1/3, Ta 2/3) 0 3 , T i Z r 0 4, CaT I_ ⁇ 3, Mg 2 T i 0 4 ,: such as 6 & ⁇ over Ding 10 2
  • nitrides e.g., a 1 N, S i 3 N 4, etc.
  • the existing chip components are mounted on the board configured as described above, and fine wiring is formed by sputtering metal, such as Cu or Ag, chemical vapor deposition, screen printing, ink jet printing, and plating. By forming it, it forms an RF module.
  • sputtering metal such as Cu or Ag
  • chemical vapor deposition screen printing
  • ink jet printing ink jet printing
  • the dielectric layer is formed by using the AD method, it is possible to form a film at room temperature, and it is possible to use a metal material substrate which can provide dimensional accuracy at low cost by mechanical processing.
  • the RF module according to the present embodiment is 1) capable of achieving 50 ohm impedance matching with a narrow line width, enabling high-density mounting, and 2) comparing with the existing chip components, compared to the conventional product.
  • Thin film forming elements can be combined.3) Shielded by a grounded metal and resistant to external noise, preventing radio waves from leaking out.4)
  • the internal two-dimensional circuit is surrounded by a metal shield.
  • Substrate The metal base to be formed can be manufactured inexpensively with fine and high shape accuracy by press working, etc., which makes it possible to adjust the characteristic impedance in a three-dimensional structure with high accuracy. Reuse of members has the advantage of enabling, and the like.
  • conventional RF circuits include those using printed wiring boards as substrates and those using low dielectric constant ceramic substrates manufactured by the LTCC method.
  • the line width of the microstrip line must be 100 m or more to achieve a characteristic impedance of 50 ⁇ . Becomes difficult.
  • the dielectric loss of glass epoxy, which is a substrate material is 2.5%, which is larger than that of ceramics.
  • the multilayer substrate and wiring are integrally fired at a temperature of 800 or more, three-dimensional mounting of active elements inside the multilayer substrate is impossible.
  • the dielectric material can be mounted in the form of a thick film inside the multi-layer substrate, but an additive such as glass must be added to match the substrate material with firing shrinkage and thermal expansion coefficient. The loss increases, and the dielectric constant of a high dielectric constant material decreases.
  • the dielectric loss is about 0.5% in the case of alumina, which is much higher than that of glass epoxy.
  • the relative permittivity of the ceramic film to be formed is 5 to 10 and the thickness is 5 to 30, the microstrip line width at a characteristic impedance of 50 ⁇ is 5 to 40; m. That is, in the RF module according to the present embodiment, impedance matching of 50 ⁇ can be realized by wiring having a small line width, and high integration can be achieved.
  • the AD method can form a ceramic film at room temperature, active elements having no temperature resistance can be mounted inside the multilayer substrate. Even when mounting the dielectric material inside the multilayer substrate, the firing process is not required, so that addition of glass or the like is not required, and the original high characteristics (te loss, high dielectric constant) of the ceramic dielectric can be used as it is. it can.
  • a conventional microstrip line manufactured on a printed wiring board of a conventional product has a characteristic impedance of 50 ⁇ , and a microstrip line on a ceramic film formed on a metal base as in the RF module of the present embodiment.
  • Figure 2 (a) shows a comparison with the case where the characteristic impedance is 50 ⁇ .
  • the thickness of the insulator layer (dielectric layer) cannot be reduced, so the line width of the microstrip line must be as small as 350 m even if it is narrow.
  • Fig. 2 (b) shows a comparison between the cross-sectional shape of the microstrip line formed by the screen printing method used for wiring formation by the conventional LTCC method and the microstrip line formed by the copper plating method. Show. With screen printing, it is impossible to make the cross-sectional shape rectangular, which causes the transmission characteristics at high frequencies to deteriorate. On the other hand, according to the plating method, a microstrip line having a rectangular cross section can be formed. Furthermore, the screen printing method currently has a minimum line width of about 30 jLim, while the plating method can form a microstrip line with a line width of 10 zm or less. From this, the formation by the plating method is highly integrated and the transmission characteristics in the high frequency band are poor. It has two advantages: improvement.
  • the metal base used in the RF module according to the present embodiment needs to have good electrical properties and heat diffusion properties as well as mechanical strength.
  • the metal base must have a certain thickness or more.
  • the module dimensions when a two-dimensional circuit is multilayered also have the advantage that the overall thickness is reduced and the module can be made thinner.
  • the substrate thickness is about 50 to 500 zm.
  • the dielectric thickness is determined from the relative dielectric constant of the dielectric and the width of the microstrip line under the condition of a characteristic impedance of 50 ⁇ , so that the relative dielectric constant is 5 to 20, and the microstrip line width is 5 to 50. Assuming zm, the film thickness is about 2-40 im.
  • FIG. 3 shows a schematic configuration of the film forming apparatus.
  • the following five types such as Fei - Using A 1 2 0 3 particles.
  • SG 16 OA and SG 160 B average particle size 0.4 m, purity 99.8%, Showa Denko KK
  • AA-1, AA-02, AA-04 average particle size l / xm, 0 2 nm, 0.4 zm, purity 99. 99%, Sumitomo Chemical Co., Ltd.
  • optimization of raw material powder and substrate using glass plate, metal A1 plate and metal Cu plate as substrate Was done.
  • the film forming process by the aerosol deposition method is as follows.
  • Raw material powder was sealed in the air inlet sol chamber, pulling the film formation Chiyanpa and air outlet Zoruchanpa foremost vacuum in a vacuum apparatus to remove moisture adhered to the surface of the A 1 2 ⁇ 3 particles.
  • Substrate holder is to allow formation of the A 1 2 0 3 thick object area is scanned at a constant speed in the automatic feeder.
  • Table 1 shows the A 1 2 0 3 thick film deposition conditions.
  • the phase identification and crystallinity were investigated using XRD (RINT2100V / PC, Rigaku). Dielectric properties were measured using Impedance Analyzer (HP 4194A, Hewlett Packard) in the frequency range of 1 kHz to 10 MHz.
  • Electron beam on the A 1 2 0 3 thick film was deposited by aerosol deposition as described above A micro-strip was fabricated using lithography and Cu electrolysis. Electromagnetic field analysis software (Sonnet Suite 8.0, High Frequency Electromagnetic Analysis Software, Sonnet Software, Inc.) was used to accurately determine the micro-strip dimensions with a characteristic impedance of 50 ⁇ .
  • a microstrip line was formed as follows. And resist-coated using a spin coater washed A 1 2 0 3 thick film on a substrate, after Pataengu by electron beam lithography and foremost, the P t and sputtering evening, C u electrolysis L ift -0 f ⁇ method The negative electrode in the plating is formed. Then, Cu electrolytic plating was performed using an electrolytic plating device (made by Mitsui Co., Ltd.). In order to obtain a uniform Cu plating film, the copper sulfate plating solution is always maintained at a constant temperature of 25 ° C by heater control, air stirring by Air B 1 ow and Cu electrolytic plating while moving up and down with the cathode electrode. went. Further, since the control of the Cu plated film thickness 0. 1 m or less accuracy, and the optimized varied between the current density 10- 3 ⁇ 50 X 10 3 [A / cm 2 ]. The obtained microstrip line was observed with a laser microscope.
  • SG 16 OA of A 1 2 ⁇ 3 fine particles is A of SG160B compared to 1 2 0 3 particles, although the mean particle size does not change, it was found that have larger aggregate of about 10 0 m. If the aggregate of fine particles is large, the powder acts as a cushion, absorbing kinetic energy and making it impossible to densify it.
  • the optimization of Isseki deposition apparatus parameters such as the distance between the nozzle and the substrate was performed.
  • the flow rate of He did not significantly affect the deposition rate in the range of 6 to 9 [lZmin] .However, if the He flow rate was too high, the particles accelerated too much, causing The substrate has been broken.
  • the agitating speed of the aerosol In order to increase the film forming speed, it was effective to increase the agitating speed of the aerosol champer. However, if the agitating speed of the aerosol is set to 300 [rpm] or more, the substrate will be broken. Although the distance between the nozzle and the substrate also affects the deposition rate, a value of 10 to 20 [mm] was appropriate.
  • a 1 2 ⁇ 3 fine particles of AA- 1 the glass substrate is etched.
  • the cause is thought to be that the average particle size was 1 m, and the kinetic energy was too large to form a film, and the glass substrate was etched.
  • the residual stress after the deposition, by A 1 2 ⁇ 3 thick film which is formed is cracked.
  • the metal base used for the integrated RF module substrate must be made of a metal with low resistivity to function as a ground (ground electrode). Therefore, paying attention to Cu and A 1, the film formation at use les room temperature A 1 2 0 3 particles of SG 160 B row ivy. When Cu was used as the substrate, a non-uniform thing such as an intermediate state between the compact and the film was obtained. On the other hand, in the case of A 1 substrate uniform A 1 2 ⁇ 3 thick film was obtained.
  • Figure 6 shows a SEM photograph of the cross section and plane.
  • FIG. 6 (c) the cross-sectional shape in FIG. 6 (a) confirms that the film is dense and thick.
  • Fig. 6 (a) shows the surface in the state of a s-d e p o, and it is observed that traces such as clay caused by impact are uniformly distributed on the surface. When the surface was polished to produce a microstrip line, a dense and flat surface was obtained, as shown in Fig. 6 (b).
  • a 1 thick was formed on a substrate to form an upper electrode of about 10 A 1 2 0 3 on the thick film Au sputtering by Ri diameter 0. 8 mm in the evening, the frequency and the dielectric properties of 1 kHz to 10 MHz Measurements were made over the range.
  • Fig. 8 shows the measurement results. Although the frequency dependence of the dielectric constant is slightly observed, the relative permittivity ⁇ r is 9.5 and the dielectric loss t an ⁇ is 0.005 at a frequency of 1 MHz. This is the value of approximately Parc A 1 2 0 3 of dielectric properties, the dielectric constant epsilon r is 9.8, it is seen that the dielectric loss tan 5 is very approximate to 0.0001. From this result, A1 2 ⁇ 3 thick film prepared in A 1 on the substrate by the AD method, and revealed this meets the dielectric properties as a substrate for the RF module. [Preparation of micro micro strip line]
  • the width of the Cu line was 11.1 m, it was confirmed that the characteristic impedance was maintained at 50 ⁇ even at several tens of GHz.
  • the target dimension of the characteristic impedance of making the A 1 2 0 3 on the thick film results from 1 O xm is 50 Omega fine microstrip line, the thickness of the line of Cu is 5 m, the line width is 1 1.1 fim.
  • FIG. 10 shows the relationship between plating time and Cu film thickness.
  • the current density value As described above, if the current density value is too large, charge concentration occurs at the corners, and at high electric fields, the Cu growth rate is high, so that the shape is likely to be deformed. Therefore, by keeping the current density at an appropriate value, the square shape is maintained and the current density value of 3.6 [mAZcm 2 ] is optimized from the range of the current density value where the film thickness can be controlled to 0.1 l ⁇ m or less.
  • the current density value was set.
  • the film forming speed at this optimum current density is as shown in FIG.
  • Fig. 11 (a) shows a laser microscopic photograph of the microstrip line obtained as a result
  • Fig. 11 (b) shows a three-dimensional image drawn from a laser-microscopic observation. From this micrograph, it was confirmed that the width of the Cu transmission line was about 11 zm and that the shape of the Cu line was square. That is, the micro-micro strip line object 1 2 0 3 on the thick film A was produced.
  • a technique for manufacturing a minute microstrip line having a characteristic impedance 50 ⁇ to A 1 2 ⁇ 3 on the thick film Using a low-resistivity Cu as the transmission line material, a fine microstrip line with a characteristic impedance of 50 ⁇ having a rectangular shape and a rectangular shape to obtain good high-frequency characteristics was produced by electrolytic plating and lithography.
  • the plated liquid is a copper sulfate plated solution (manufactured by Mitsu' Ltd.), CuS_ ⁇ for Cu ions securing a carrier one as the primary composition 4, H 2 S0 4 and HC 1 as buffers, and other Contains a brightener and the like.
  • a Cu plate which also serves as a Cu ion supply source, was placed on the anode, and a brass insoluble in sulfuric acid and hydrochloric acid or a substrate holder with brass-plated Cu was used for the cathode.
  • the main reaction that occurs during plating precipitation is expressed by the following equation.
  • a 1 2 0 3 must be formed the negative electrode become electrode of a field C u plated on the substrate.
  • the surface roughness using several nm of the sapphire substrate A 1 2 0 3 single crystal.
  • a metal with good conductivity is sputtered on the substrate, and the substrate is placed in a substrate holder for plating.
  • the metal sputtered film is connected to the negative electrode of an electrolytic Cu plating device to use as an electrode.
  • Au and Pt as the metal as the cathode layer on the substrate, the results of the plating were as follows.
  • a), (b), and (c) shown in Fig. 12 were prototyped as plating substrate holders.
  • a fixing plate Thickness: 0.5 mm
  • Holder 1 (b) has a structure to fix the board by combining two L-shaped brass plates (thickness: lmm). A V-shaped groove was formed on the side of this L-shaped brass plate so that the board could be fitted. Many parts of the plating substrate and the substrate holder can be brought into point contact.
  • Holder (c) designed the shape of the substrate holder in such a way that the conductor with high curvature around the sample surface was reduced as much as possible while ensuring the contact area between the substrate holder and the metal surface on the sample surface. .
  • the plating substrate and the substrate holder are in point contact.
  • the Cu film fabricated by using the substrate holders (a) and (b) could only obtain a rough Cu film with a non-uniform mirror surface. We concluded that even if the current density was changed or the mesh was adjusted, only a poor Cu film could be obtained.
  • the cause was considered as follows. These substrate holders (a) and (b) have many areas higher than the surface of the sample substrate, and there are many places with high curvature in the fixed part. It is thought that the phenomenon where the curvature is low and the charge density is low occurs in a flat part such as the surface of the sample substrate. As a result, abnormal charge concentration occurs on the fixing brass plate from the substrate surface, and Cu 2 +, which should precipitate on the sample substrate surface, is attracted to one end of the substrate holder where the charge concentration occurs.
  • the density of Cu 2+ ions reaching the surface of the sample substrate will decrease as it approaches the substrate holder. Therefore, it is considered that the distribution of Cu 2+ ions near the surface of the sample substrate became non-uniform, resulting in an uneven and rough Cu film.
  • the substrate holder (C) a conductor with a high curvature around the surface of the sample was not formed. As a result, a rough Cu layer with a radius of about 3.0 mm and a semicircle with a radius of about 3.0 mm was formed around the fixing screw.
  • the Cu film other than that part was a mirror-finished Cu thick film with a uniform thickness. That is, a mirror-thick Cu film with a uniform film thickness can be obtained in a part that is not affected by the charge concentration caused by the fixing screw.
  • the DC stabilized power supply for supplying power to the electrodes during plating is a device suitable for Cu plating with a substrate area of 4 ⁇ 10 2 to 2.25 ⁇ 10 2 [cm 2 ]. Therefore, if the area to be plated is 1 cm 2 or less, appropriate Cu film quality and controllability of the Cu film thickness cannot be obtained unless the area to be plated is enlarged. Therefore, the surface itself of the substrate holder was designed as a cathode electrode (measurement area: dummy). In order to facilitate the control of the Cu plating film thickness with an accuracy of 0.1 / zm or less, a deposition rate of about 0.1 [mZmin] was obtained within the current adjustment range.
  • the substrate holder (c) in FIG. 12 satisfies the above conditions. If a DC stabilized power supply suitable for the board area can be used, it is not necessary to secure a dummy area.
  • the temperature is 25 ° C, and always keeps 25 ° C by heater control.
  • the stirring method is air stirring by AirB 1 ow and the cathode electrode is moved up and down together.
  • the current density is in the range of 10 ⁇ 3 to 50 ⁇ 10 ⁇ 3 [A / cm 2] .
  • the film formation temperature Since the electric field Cu plating greatly depends on the film formation temperature, unless the film formation temperature is always determined to be constant, the film formation conditions will change depending on the temperature, and the temperature will be too low or too high. If it is too long, it is expected that the plating solution used in this example will not be able to form a satisfactory film. Therefore, the temperature of the plating solution was always kept constant at 25 ° C by one heater control.
  • the plating procedure was as follows: First, the substrate was polished (surface roughness: several tens of nm) with 0.1 m alumina polishing powder, and the substrate washed after polishing was dried at 90 ° C for 10 minutes. Pt is formed into a film thickness of about 200 to 300 nm using a sputtering device, and a Pt thin film is formed as a cathode electrode. Fix the sample to the substrate holder c, connect it to the cathode plate, and immerse it in the plating tank. While starting the stirrer, leave it at the lowest current density for the first 10 seconds, and then wait for the target film thickness time at the optimized current density.
  • the current density is a numerical value obtained by dividing the output current value by the area to be plated (cathode area), and is a major factor that determines the plating speed.
  • Another major factor that determines the plating speed is the solution state (concentration). This is considered to be due to the evaporation of water over time, and the concentration of the plating liquid as the amount of plating liquid changes.
  • ultrapure water is added to a predetermined liquid level as the plating liquid decreases.However, the amount of evaporation with respect to time depends on temperature, humidity, and other factors. It depends on many factors, such as the number of times of plating, and it is important to accurately grasp and adjust the amount of evaporation.
  • the sample is plated within a predetermined time (before the change of the plating liquid condition occurs: the time during which the evaporation amount is small), and the plating speed is compared (see FIG. 10).
  • the film growth rate is constant at the same current density, and the plating speed is proportional to the current density.
  • FIG. 13 shows a comparison photograph of the state of the film surface formed by plating at the excessive current density as described above and the state of the film surface formed by plating at the optimum current density.
  • the film surface is rough because there is no reflection (lower left in the figure), and the optimum current density (3.6 mA / cm 2 In the film () in (), good reflection is observed, indicating that the film surface is mirror-finished.
  • the RF module according to the present invention is suitable for use in an RF module in which capacitors, resistors, and inductors, which are passive components of a small electronic device, are integrated in one module.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

厚い金属ベース１１上にエアロゾルデポジション法でセラミックス材料の絶縁膜１２を形成して、その上にパターン配線１３や既存のチップ部品を実装して二次元回路とした第１二次元回路１を作製し、この第１二次元回路１上に、薄い金属ベース１２上に絶縁膜２２を形成した上にパターン配線２３や既存のチップ部品を実装して二次元回路とした第２二次元回路２と、薄い金属ベース３１上に絶縁膜３２を形成した上にパターン配線３３やモジュール内に実装できない比較的大きな既存のチップ部品を実装した第３二次元回路３を積層して、集積化ＲＦモジュールとする。

Description

明 細 書
R Fモジュールおよびその作製方法 技術分野
本発明は、 受動部品であるキャパシター、 レジスター、 インダクタ一を一つの モジュール内に集積化した RFモジュールとその作製方法に関する。 背景技術
電子機器の小型化、 高周波化にともない受動部品であるキャパシター、 レジス ター、 インダクタ一を一つのモジュール内に集積化した集積化 RFモジュールを 作製するための従来技術として、 LTCC (Low Temperature Cofired Ceramics ：セラミックス部材の低温同時焼成法） を用いる方法 （例えば、 「今中佳彦、 高 周波用 LTCC材料、 マテリアルインテグレーション、 Vol.15, No.12,44- 48 (20 02)」 、 「セラミックス電子部品 ·材料の技術開発、 監修 山本博孝、 第 3章 高周波部品 著者 萬代治文、 中井信也、 常野宏 シー .ェム . シ一 (2000)」 や、 セラミックス粒子をポリマー中に分散したポリマーコンポジットを利用する 方法がある。
しかしながら、 LTCC技術においては、 焼成時の異種物質間の拡散や反応、 焼成収縮の違いによる基板そりや剥離、 熱膨張率差による内部ひずみなど、 多く の問題点が存在する。 例えば、 LTCCでは、 モジュール内部でのノイズ、 外部 に対し発生するノイズ、 および、 外部からのノイズに対して、 有効な対策を講じ ることはできない。 また、 LTCCでは、 焼結による材料収縮をさけることが原 理的に不可能で寸法精度の確保が困難で、 特性周波数の調整やインピーダンス整 合を採るのが困難になる。 さらに、 この技術では能動デバィスをモジュール内部 に三次元実装することは不可能である。 これらの問題はセラミックスを室温で形 成することができれば全て解決可能である。
一方、 ポリマーコンポジットでは、 室温成形が可能なために上述の LTCCに よる問題点は回避できるものの、 セラミックスをポリマーに分散させるため、 セ ラミックス本来の高い物性を引き出すことができない。 一例として、 高誘電率材 料である B a T i 0 3をポリマーに分散した材料では、 B a T i〇3の比誘電率が 3 0 0 0を越えるにもかかわらず、 ポリマ一分散後の比誘電率は 1 0 0にも満た ないのが現状である。 発明の開示
上記の課題を解決するために、 請求項 1に係る発明は、 受動部品であるキャパ シター、 レジスター、 インダクターを一つのモジュール内に集積化した R Fモジ ユールであって、 任意形状の金属薄板である金属ベースと、 上記金属ベース上に 、 3 0 0 °C以下の低温で 1〜5 0 〔 i m〕 の厚さに形成された絶縁膜と、 上記絶 緣膜上に形成された受動部品および または絶縁膜上に装着された既存のチップ 部品と、 これらを接続するパターン配線と、 からなる二次元回路と、 を備えるこ とを特徴とする。 請求項 1に係る R Fモジュールによれば、 3 0 0 °C以下の低温 で 1〜5 0 〔 m〕 の厚さに絶縁膜を形成するものとしたので、 そのベースには 金属を用いることができ、 機械加工で安価に寸法精度が出せる金属材料基板によ つて R Fモジュールを構成できる。 また、 高温焼成などを行わないので、 材料収 縮がなく、 高い寸法精度を実現できるし、 能動デバイスを二次元回路に実装でき る。
また、 請求項 2に係る発明は、 上記請求項 1に記載の R Fモジュールにおいて 、 上記金属ベース上の絶縁膜に二次元回路を形成した二次元回路基板を複数用意 し、 個別の二次元回路基板を積層するようにしたことを特徴とする。 請求項 2に 係る R Fモジュールによれば、 金属ベース上の絶縁膜に二次元回路を形成した二 次元回路基板を複数用意し、 個別の二次元回路基板を積層できるので、 集積率を 高めるような回路設計が容易となる。
また、 請求項 3に係る発明は、 上記請求項 1又は請求項 2に記載の R Fモジュ ールにおいて、 外表面を金属で覆って接地することにより、 内部の二次元回路を シールドするようにしたことを特徴とする。 請求項 3に係る R Fモジュールによ れば、 外表面を金属で覆って接地することにより、 内部の二次元回路をシールド するようにしたので、 外部ノイズに強いと共に、 外部への電波漏洩もないので、 EMC対策に好適である。
また、 請求項 4に係る発明は、 上記請求項 1〜請求項 3の何れか 1項に記載の RFモジュールにおいて、 上記絶縁膜には誘電損失の少ないセラミックスを用い るものとし、 絶縁膜上に形成するマイクロストリップラインは、 50Ωのインピ 一ダンス整合を線幅の狭い配線で実現するようにしたことを特徵とする。 請求項 4に係る RFモジュールによれば、 絶縁膜には誘電損失の少ないセラミックスを 用いるものとし、 絶縁膜上に形成するマイクロストリップラインは、 50Ωのィ ンピーダンス整合を線幅の狭い配線で実現するようにしたので、 更なる高集積化 を期せる。
また、 請求項 5に係る発明は、 受動部品であるキャパシター、 レジスタ一、 ィ ンダクタ一を一つのモジュール内に集積化した RFモジュールの作製方法であつ て、 任意形状の A 1薄板である金属ベース上に、 エアロゾルデポジション法によ り A 12〇3微粒子を用い室温で厚さ 1〜50 〔^m〕 の厚さの絶縁膜を形成し、 この絶縁膜上に二次元回路を形成するようにしたことを特徴とする。 請求項 5に 係る RFモジュールの作製方法によれば、 エアロゾルデポジション法により A 1 203微粒子を用いて室温で 1〜50 (urn) の厚さの絶縁膜を形成するものとし たので、 そのベースには A 1薄板を用いることができ、 機械加工で安価に寸法精 度が出せる金属材料基板によって RFモジュールを作製できる。 更に、 絶縁膜に は誘電損失の少ない A 12〇3を用いるものとしたので、 絶縁膜上に形成するマイ クロストリップラインは、 50 Ωのインピーダンス整合を線幅の狭い配線で実現 することができ、 高集積化を期せる。
また、 請求項 6に係る発明は、 上記請求項 5に記載の RFモジュールの作製方 法において、 上記絶縁膜の表面には 10 〔nm〕 以上の凹凸を形成し、 絶縁膜上 にマイクロストリップライン用の P t下地配線を形成し、 電界メツキの電流量を 1ηΑ〜1 Aの範囲で正確に制御すると共にメツキ速度を 1分間に 0. 1
〜1 zmの範囲に抑えた状態で、 P t下地配線上にのみ電界を印加して銅をメッ キするようにしたことを特徴とする。 請求項 6に係る RFモジュールの作製方法 によれば、 絶縁膜の表面には 10 〔nm〕 以上の凹凸を形成し、 絶縁膜上にマイ クロストリップライン用の P t下地配線を形成し、 電界メツキの電流量を 1 n A 〜1 Aの範囲で正確に制御すると共にメツキ速度を 1分間に 0. 1 zm〜l mの範囲に抑えた状態で、 P t下地配線上にのみ電界を印加して銅をメツキする ようにしたので、 断面が矩形状のマイクロス卜リップラインを得ることができ、 良好な高周波特性を期せる。 図面の簡単な説明
第 1図は、 AD法を用いて作製した集積化 RFモジュールの概略構成図である 第 2図 （a) は、 従来製品のプリント配線基板上に作製した従来のマイクロス トリップラインを特性インピーダンス 50Ωとする場合と、 本実施形態の RFモ ジュールの如く金属べ一ス上に形成したセラミックス膜上のマイクロストリップ ラインを特性インピーダンス 50 Ωとする場合との比較概要図である。
第 2図 （b) は、 従来の LTCC法で配線形成に利用されるスクリーン印刷法 で形成したマイクロストリップラインの断面形状と、 銅メツキ法で形成したマイ クロストリップラインの断面形状との比較概要図である。
第 3図は、 エアロゾルデポジション法による成膜装置の概略構成図である。 第 4図 （a) は、 SG16 OAの A 12〇3微粒子を用いてガラス基板上へ成膜 した状態の写真である。
第 4図 （b) は、 SG160Bの A 12〇3微粒子を用いてガラス基板上へ成膜 した状態の写真である。
第 5図 （a) は、 原料粉末 SG16 OAにおける A 12〇 3微粒子の顕微鏡写真 である。
第 5図 （b) は、 原料粉末 SG160Bにおける A 12〇3微粒子の顕微鏡写真 である。
第 6図 （a) は、 成膜した A 12〇3厚膜のァズデポ状態の表面の顕微鏡写真で める。
第 6図 （b) は、 成膜した A 1203厚膜の研摩後の表面の顕微鏡写真である。 第 6図 （c) は、 A 1基板上に形成した A 1203厚膜断面の顕微鏡写真である 第 7図は、 A 1203と原料粉末の X線回折パターン特性図である。 第 8図は、 比誘電率と誘電喪失の周波数特性図である。
第 9図は、 マイクロストリツプラインの周波数ーィンピーダンス特性図である 第 10図は、 メツキ時間と膜厚の関係を示す特定図である。
第 11図 （a) は、 微細マイクロストリップラインの顕微鏡写真である。 第 11図 （b) は、 レーザー顕微鏡観察データから描出した三次元イメージで ある。
第 12図は、 基板ホルダ一の外観図である。
第 13図は、 過剰電流密度でメツキを行って成膜した膜表面の状態と、 最適電 流密度でメツキを行って成膜した膜表面の状態の比較写真である。
第 14図 （a) は、 カットオフ 10GHzのローパスフィルターの概略構成図 である。
第 14図 （b) は、 14図 （a) におけるローパスフィルターの理論計算によ るフィルタ一伝達特性と、 実験値からシミュレ一トしたフィルター伝達特性を示 す特性図である。 発明を実施するための最良の形態
本発明に係る RFモジュールとその作成方法の実施形態を、 添付図面に基づい て説明する。
本実施形態に係る R Fモジュールは、 セラミックスの低温成形プロセスである AD (Aerosol Deposition) 法 （後に詳述） を用いて、 集積化 RFモジュール用 の基板と、 その上の絶縁膜 （静電容量の大きな絶縁物を用いて誘電体膜としても 良い） 等を形成するものである。 AD法を用いて作製した集積化 RFモジュール の概略構成を第 1図に示す。 この RFモジュールは、 個別に作製した 3つの二次 元回路 （第 1二次元回路 1， 第 2二次元回路 2, 第 3二次元回路 3) を積層して 復号化したものである。
第 1二次元回路 1は、 厚い金属ベース 11上に絶縁膜 12を形成し、 その上に パターン配線 13や既存のチップ部品を実装したり、 受動部品を作製 （例えば、 誘電体を金属膜で挟む形状とすることでキャパシターを作製） した回路基板であ る。 第 2二次元回路 2は、 薄い金属ベース 12上に絶縁膜 22を形成し、 その上 にパターン配線 23や既存のチップ部品を実装したり、 受動部品を作製した回路 基板である。 第 3二次元回路 3は、 薄い金属ペース 31上に絶縁膜 32を形成し 、 その上にパターン配線 33やモジュール内に実装できない比較的大きな既存の チップ部品を実装した回路基板である。
上述した第 1二次元回路基板 1と第 2二次元回路基板 2と第 3二次元回路基板 3を、 各々絶縁物を介して三次元的に積層した最終的なモジュール形態が図 1下 部の図である。 各層の回路基板はピアホールを介してコンタクトしており、 総体 として RFモジュールとなる。 なお、 本実施形態の RFモジュールにおいては、 各層の金属べ一ス 11， 21， 31を、 例えば、 金属製の側壁を設けて導通させ 、 これを接地することでモジュール内が電気的にシールドされる構造とした。 こ れにより、 内部回路は外部ノイズに強いと共に、 外部への電波漏洩もないので、 EMC (Electro Magnetic Compatibility) 対策に好適である。 また、 本実施形 態では、 3層構造として集積度を高めたが、 一層のみの構造としても良い。
第 1図において、 RFモジュールの骨格をなす基板は、 A l, Cu, SUS, Agなどよりなる金属ベース上に AD法により、 単純酸化物 （例えば、 A 1203 ， S i〇2， MgO, Z ηθなど） 、 複酸化物 （例えば、 S r T i〇3， B a ( Mg1/3Nb2/3) 〇3， B a (Mg1/3， Ta2/3) 03， T i Z r 04, CaT i〇3, Mg2T i 04, ：6 &〇ー丁 102など） 、 それらの混合物あるいは固溶 体、 窒化物 （例えば、 A 1 N, S i 3N4など） を 300°C以下の低温で AD法に より厚さ 1〜50 〔^m〕 で堆積させ、 金属ベース上に絶縁膜を形成したもので ある。 '
上記の様に構成した基板上に、 既存のチップ部品を実装したり、 微細な配線を Cu, Agなどの金属をスパッタリング、 化学気相蒸着、 スクリーン印刷、 イン クジエツト印刷、 メツキなどの方法を用いて形成することにより、 RFモジユー ルと成す。
また、 AD法を用いて誘電体層を形成すれば、 室温での成膜が可能で、 機械加 ェで安価に寸法精度が出せる金属材料基板を用いることができる。 また、 基板上 に形成する誘電体膜は、 PbZ r03— PbT i 03， BaT i 03， B aZ rO 3, S ri i O 3, B a (Mgi/3Nb2/3) 〇3, B a (M 1/3, 1 a 2/3 ) O 3， T i Z r04, CaT i〇3, Mg2T i 04， B a O— T i 02などの複酸化 物、 それらの混合物あるいは固溶体をスパッタリング、 化学気相蒸着、 あるいは AD法により形成する。
このように、 本実施形態に係る R Fモジユールは、 従来品に対して、 1) 50 オームのインピーダンス整合を線幅の狭い配線で実現できるため高密度実装化が 可能、 2) 既存のチップ部品と薄膜形成素子の複合化が可能、 3) 接地された金 属でシールドされるため外部ノイズに強く外部に電波を漏らさない、 4) 多層化 したときに内部の二次元回路は金属シールドで囲まれるため、 信号の閉じ込め性 が良く、 信号のクロストークが低減できる、 5) 二次元回路を作製した後に複合 化が可能なため、 回路設計の変更が容易で回路開発期間を短縮できる、 6) 基板 となる金属ベースは、 プレス加工などにより微細かつ高い形状精度で安価に製造 でき、 これにより三次元構造化した際の特性インピーダンスの調整を高精度に調 整する事ができ、 7) 金属部材の再利用が可能、 などの利点を有する。
上述した本実施形態に係る RFモジュールの従来技術に対する利点 1) にっき 詳述する。 そもそも、 従来の RF回路には、 基板としてプリント配線基板を用い たものと LTCC法で作製される低誘電率セラミックス基板を用いたものがある 。 前者では、 基板材料であるガラスエポキシの比誘電率が約 4で厚みが 100〜 200 mであるため、 特性インピーダンスを 50 Ωにするにはマイクロストリ ップラインの線幅が 100 m以上となり、 髙集積化が困難となる。 また、 基板 材料のガラスエポキシの誘電損失は 2. 5%とセラミックスと比較し大きく、 高 周波での特性劣化を招く。
一方、 LTCC法では多層基板および配線を 800 以上の温度で一体焼成す るため、 能動素子の多層基板内部への三次元実装化は不可能である。 誘電体材料 は、 多層基板内部へ厚膜の形態で実装することはできるが、 基板材料と焼成収縮 、 熱膨張係数を一致させるためガラス等の添加物を加えることとなり、 低誘電率 材料では誘電損失の増加、 高誘電率材料では誘電率の低下を招来する。
これに対して、 本実施形態の RFモジュールでは、 基板 （金属ベース） 上に A D法でセラミックス膜 （絶縁膜） を形成した基板材料を用いるので、 誘電損失は アルミナの場合で約 0 . 5 %とガラスエポキシよりも格段に向上する。 また、 形 成するセラミックス膜の比誘電率は 5〜1 0、 厚みは 5〜3 0 であるため、 特性インピーダンスが 5 0 Ωでのマイクロストリップ線路幅は 5〜4 0； mとな る。 すなわち、 本実施形態に係る R Fモジュールでは、 5 0 Ωのインピーダンス 整合を線幅の狭い配線で実現でき、 高集積化が可能となる。
このように、 AD法は室温でのセラミックス膜形成が可能なため、 温度耐性の ない能動素子を多層基板内部に実装することができる。 誘電体材料の多層基板内 部への実装においても、 焼成工程を経ないため、 ガラス等の添加を必要とせず、 セラミックス誘電体本来の高い特性 （テ損失、 高誘電率） をそのまま使うことが できる。
ここで、 従来製品のプリント配線基板上に作製した従来のマイクロストリップ ラインを特性インピーダンス 5 0 Ωとする場合と、 本実施形態の R Fモジュール の如く金属ベース上に形成したセラミックス膜上のマイクロストリップラインを 特性インピーダンス 5 0 Ωとする場合との比較を第 2図 （a ) に示す。 従来品で は、 絶縁体層 （誘電体層） の厚みを薄くできないため、 マイクロストリップライ ンの線幅は、 狭くても 3 5 0 mもの線幅を要するのに対して、 AD法で作製し た基板では、 A 1 203の厚みを 1 0 mまで薄くできるため、 マイクロス卜リツ プラインの線幅を 1 0 オーダー程度と狭くしてもインピーダンス整合が可能 であり、 高集積化に極めて有利なことが理解できょう。
また、 従来の L T C C法で配線形成に利用されるスクリーン印刷法で形成した マイクロストリップラインの断面形状と、 銅メツキ法で形成したマイクロストリ ップラインの断面形状との比較を第 2図 （b ) に示す。 スクリーン印刷法では、 断面形状を矩形にすることは不可能であり、 これは高周波における伝送特性を劣 化させる原因となる。 これに対し、 メツキ法によれば矩形の断面を持つマイクロ ストリップラインの形成が可能である。 さらに、 スクリーン印刷法では現時点で の最小線幅は 3 0 jLi m程度であるが、 メツキ法では 1 0 z m以下の線幅でマイク ロストリップラインを形成することができる。 このことから、 メツキ法によるマ 成は、 高集積化および高周波帯における伝送特性の 向上という 2つの利点を有する。
更に、 本実施形態に係る RFモジュールで用いた金属ベースは、 良好な導電特 性、 熱拡散特性と共に機械的な強度を有する必要があり、 このためには金属べ一 スに一定以上の厚みを持たせなければならないものの、 二次元回路を多層化した 場合のモジュール寸法としては、 全体の厚みが抑制されて薄くできるという特長 もある。 例えば、 モジュールの厚みの限界を 3mmとし、 3〜1 0層の多層化を 考えると、 基板厚みは 50〜500 zm程度となる。 また、 誘電体厚みは、 誘電 体の比誘電率とマイクロストリップ線路の幅から、 特性インピーダンス 50 Ωと いう条件で決定されるため、 比誘電率を 5〜20、 マイクロストリップ線路幅を 5〜50 zmとすると、 膜厚は 2〜40 im程度となる。
実施例
ここで、 上述した構造の RFモジュールの作製についての実施例を、 他の技術 を用いた場合と対比しつつ詳細に説明する。 本実施例での概要は、 八 1上に八 1 203膜を AD法により形成し、 その上に電解 Cuメツキにより微細な配線 （マイ クロストリップライン） を形成したものである。
[エアロゾルデポジション （AD) 法による A 1203厚膜の作製]
文献 （J. Akedo and M. Lebedev, Recent Res. Devel. Mat. Sci. , 2 (2001) 51. ,Maretria Japan, 41 (2002) 51 [in japanese]) 記載のエアロゾルデポジシ ヨン （AD) 法による A 1203厚膜作製を行った。 成膜装置の概略構成を第 3図 に示す。 原料粉末として、 次のような 5種類のひ— A 1203微粒子を使用した。 SG 1 6 OAと SG 160 B (平均粒径 0. 4 m、 純度 99. 8 %、 昭和電工 株式会社） 、 そして AA— 1、 AA— 02、 AA- 04 (平均粒径 l /xm、 0. 2 nm, 0. 4 zm、 純度 99. 99 %、 住友化学株式会社） を原料粉末として 、 ガラス板、 金属 A 1板、 金属 Cu板を基板として用い、 原料粉末と基板の最適 化の実験を行った。
エアロゾルデポジション法による成膜工程は次のようである。 原料粉末をエア 口ゾルチャンバーに封入し、 真空装置で成膜チヤンパーとエア口ゾルチャンパ一 を真空に引き、 A 12〇3微粒子の表面に付着している水分を除去する。 エアロゾ ルチヤンバーを振動撹拌装置に設置し、 エアロゾルチャンバ一ごと振動させ A 1 203微粒子が拡散した状態を作る。 流速制御された Heガスによって A 12〇3 微粒子を成膜チヤンバー内のノズルの方まで運搬し、 そのノズルから噴射するこ とにより A 12〇3微粒子が加速されて基板に衝突することによって室温で成膜を 行った。
基板ホルダーは自動送り装置で一定速度でスキャニングさせ目的面積の A 12 03厚膜を成膜できるようにした。 表 1に A 1203厚膜の成膜条件を示す。 表 1 アルミナ厚膜 （Al203 ) の作製条件
Powder Al2O3(SG160A, SG160B,
AA-1,AA-02, -04)
Substrate Glass, AI.Cu
Carrier Gas He
Size of Nozzle Orifice 5 0.3 mm2, 10 0.4 mm2 Scanning Rate 1,2 mm/sec
Working Pressure 300-800 Pa
Consumption of Carrier Gas 4.5-9 L/min
Distance between Nozzle and Substrate 10-35 mm
Deposition Temperature room temperature
Deposition Time 10-60 min
Deposition Area 5x20 mm2
Vibration Speed 150-350 rpm 成膜した A 1203厚膜の厚さは、 膜厚計と断面 SEM (Scanning Electron Mi croscope, JSM-550, JE0L) 観察で得られた。 また、 原料粉末と A 12 O 3厚膜の微 細構造は SEM観察により行った。 相の同定や結晶性は XRD (RINT2100V/PC, Rigaku) を用い調べた。 誘電特性は Impe danc e Ana l yz e r (HP 4194A, Hewlett Packard) を用い 1 kH z〜 10 MH zの周波数範囲で測定した
[電解メツキ法による A 1203厚膜上への微小マイクロストリップラインの作製 ]
上述したエアロゾルデポジション法により成膜した A 1203厚膜の上に電子線 リソグラフィ一と C u電解メツキを用い微細マイクロストリツプの作製を行つた 。 特性インピ一ダンスが 50 Ωとなる微細マイクロス卜リップ寸法を正確に決定 するため電磁界解析ソフト （Sonnet Suite 8.0, High Frequency Electromagnet ic Analysis Software, Sonnet Software, Inc. ) を用いた。
その後、 マイクロストリップラインの形成を次の手順のように行った。 洗浄し た A 1203厚膜基板上にスピンコーターを用いてレジストコートし、 電子線リソ グラフィ一でパターエングした後、 P tをスパッ夕し、 L i f t -0 f ί法で C u電解メツキにおける陰電極を形成する。 その後、 電解メツキ装置 （ミツッ株式 会社製） を用い、 Cu電解メツキを施した。 均一な Cuメツキ膜を得るために硫 酸銅メツキ液をヒーター制御により常に 25°Cの一定温度を保つようにし、 A i r B 1 owによる空気撹拌と陰極電極ごと上下運動させながら Cu電解メツキ を行った。 また、 0. 1 m以下の精度で Cuメツキ膜厚の制御するため、 電流 密度を 10— 3〜50 X 10 3 [A/cm2 〕 の範囲で変化させ最適化をした。 得られたマイクロストリツプラインはレーザー顕微鏡により観察をした。
[A 12〇3厚膜上への 10 GHz帯の L ow— P a s s L C- f i 1 t e r の設計]
エアロゾルデポジション法による A 12〇3厚膜の集積 RFモジュール用基板と しての可能性を検討するため、 Low— Pa s s LC— f i l t e rのシミュ レーシヨンを行った。 まず、 回路シユミレ一シヨンソフト （Microwave Office 2 002, Applied Wave Research, Inc.) を用い、 ： f i 1 t e r特性の理論値を求め 、 Low— P a s s LC- f i 1 t e rの回路設計を行った。 次に、 電磁界解 析ソフトを用いてエアロゾルデポジション法による A 12〇3厚膜の誘電特性を求 め、 これを用いて L C f i 1 t e r素子としての f i 1 t e r特性のシミュレ ーションを行った。
[ガラス基板上の A 1203厚膜の成膜]
まず、 SG160Aと SG160Bの A12〇3微粒子を用い、 ガラス基板上へ の室温での A 1203厚膜の成膜の最適化実験を行った。 SG160Aの A 120 3微粒子で成膜すると、 Heの流量， エアロゾルチャンパ一振動撹拌速度， ノズ ルと基板との距離などのパラメ一夕を変化させても、 第 4図 （a) に示すように 、 圧粉体のようなものしか得られず、 ガラス基板に書いた文字が判読できなくな つていた。 その反面、 SG160Bの A 1203微粒子を用いると、 第 4図 （b) のような透明の厚膜が得ら、 ガラス基板に書いた文字が判読可能であった。 その 膜厚は約 10 imである。
その原因を調べるために、 SG160Aと SG160Bの A 1203微粒子を S EMで観察を行ったところ、 第 5図に示すように、 S G 16 OAの A 12〇3微粒 子は SG160Bの A 1203微粒子と比べ、 平均粒径は変わらないものの、 10 0 m程度に大きく凝集しているのが分かった。 微粒子の凝集体が大きいと、 そ の粉がクッションのような役割をし、 運動エネルギーを吸収されて緻密化が出来 なかったため、 圧粉体のようになったと考えられる。
そこで、 S G 160 Bの A 1203微粒子を用い、 Heの流量、 エアロゾルチ ャンパー振動撹拌速度、 ノズルと基板との距離などの成膜装置パラメ一夕の最適 化を行った。 Heの流量は 6〜9 〔lZmi n〕 の範囲ではそれほど成膜速度に 影響はなかったが、 この範囲より He流量が多すぎると、 粒子の加速が大きくな り過ぎて、 成膜中にガラス基板が割れてしまった。
成膜速度を向上するためには、 エアロゾルチャンパ一振動撹拌速度を上げるこ とが効果的であつたが、 振動撹拌速度を 300 〔r pm〕 以上にすると基板が割 れる現象が起こる。 なお、 ノズルと基板との距離も成膜速度に影響するが、 10 〜20 〔mm〕 が適切であった。
そこで、 適流量値、 振動撹拌速度を探したところ、 6 〔lZmi n〕 ， 160 〔r pm〕 であった。 しかしながら、 成膜装置の成膜条件による膜質の著しい向 上には至らなかった。
次に、 AA— 1、 AA— 02、 AA— 04の A 1203微粒子を用いて成膜を行 つた。 AA— 1の A 12〇3微粒子を用いると、 ガラス基板がエッチングされた。 その原因としては、 平均粒径が 1 mであるため、 その運動エネルギーが大きす ぎて膜にはならず、 ガラス基板までエッチングされることになつたと考えられる 。 AA-02の A 12〇3微粒子を用いて成膜を行った場合は、 成膜後に残留応力 で、 成膜された A 12〇3厚膜だけが割れてしまった。 八八ー04の八1203微 粒子を用いて成膜を行った場合は、 SG160Bに比べて、 成膜速度は半分程度 に落ちたものの、 透明性が良くなつた。 これは、 高い純度の A 1203微粒子を使 つたことに起因すると考えられる。
[金属基板上への A 1203厚膜の成膜]
集積化 RFモジュール用基板として用いる金属ベースには、 g r ound (接 地電極） として機能するように抵抗率の低い金属を使用する必要がある。 そこで 、 Cuと A 1に着目し、 S G 160 Bの A 1203微粒子を用レ 室温で成膜を行 つた。 C uを基板として使うと圧粉体と膜との中間の状態のような不均一なもの が出来た。 一方、 A 1基板の場合は均一な A 12〇3厚膜が得られた。 その断面と 平面の S EM写真を第 6図に示す。
第 6図 （a) は、 第 6図 （c) の断面形状から分かるように、 緻密な厚膜にな つていることが確認できる。 なお、 第 6図 （a) は a s— d e p oの状態の表面 であるが、 衝撃によるクレー夕のような跡が表面に一様に分布しているのが観察 される。 微小マイクロストリップラインを作製するために表面研摩を行うと、 第 6図 （b) に示すように、 緻密で平坦な表面となった。
上記のようにして室温で A 1基板上にエア口ゾルデポジシヨン法により作製し た A 12〇3厚膜の相の同定と結晶性を XRDで分析した結果は、 第 7図に示すよ うに、 原料粉末と同じ α— A 1203相が得られていた。 なお、 エアロゾルデポジ シヨン法により作製した A 12〇3厚膜 （第 7図 （b) ) では強度が原料粉末 （第 7図 （a) ) より小さくなつているが、 それは、 数十 nmオーダーの結晶子で膜 が出来ているからであると思われる。
A 1基板上に作製した厚さが約 10 の A 1203厚膜上に Auスパッ夕によ り直径 0. 8 mmの上部電極を形成し、 その誘電特性を 1 kHz〜 10MHzの 周波数範囲で測定を行った。 測定結果を第 8図に示す。 誘電率の周波数依存性が 若干みられるものの、 1 MHzの周波数での値としては、 比誘電率 ε rが 9. 5 、 誘電損失 t an δが 0. 005となった。 これは、 ほぼパルク A 1203の誘電 特性の値である、 比誘電率 ε rが 9. 8、 誘電損失 t a n 5が 0. 0001と非 常に近似している事が分かる。 この結果より、 AD法によって A 1基板上に作製 した A12〇3厚膜は、 RFモジュール用基板としての誘電特性を満たしているこ とが明らかとなった。 [微小マイクロストリツプラインの作製]
A 1基板上 (こエアロゾルデポジション法で作製した A 12〇3厚膜で実際に特性 インピ一ダンスが 50 Ωとなる微細マイクロストリップを作製するために、 まず 、 その A 1203厚膜の誘電率と誘電損失の値を用い、 正確な寸法の決定を電磁界 解析ソフトでシミュレーションを行った。
解析条件は次のようにした。 A 1基板は g r o un dとし、 その導電率 δ抵抗 率 Ρは 3. 6 2 X 1 07 〔S/m〕 、 A 1203厚膜の膜厚は 1 0 m〕 、 比誘 電率 は 9. 5、 誘電損失 t an δは 0. 0 05、 そして C uの線路の膜厚は 〔5 m〕 、 導電率 <5は 5. 8 1 X 1 07 〔S/m〕 である。 Port 1 (Z。u t = 50 Ω) と Port 2 (Z i n=5 0 Ω) の間の反射係数 S iから計算した結果を第 9図に示す。 Cuの線路の幅が 1 1. 1 mの場合、 数十 GHzにおいても特性 インピーダンス 50 Ωを維持しつつける事が確認できた。 その結果から 1 O xm の A 1203厚膜上に作製する特性インピーダンスが 50 Ωとなる微細マイクロス トリップラインの目標寸法を、 Cuの線路の膜厚は 5 m、 その線幅は 1 1. 1 fimとした。
以上の結果をもとに、 Cuの配線をするため、 目的寸法の微細マイクロストリ ップラインが作製できるように、 電解 C uメツキにおいて電流密度による膜厚調 整と微細パ夕一ニングを行った。 第 1 0図に、 メツキ時間と Cuの膜厚の関係を 示す。
電流密度 22. 9 (A/cm2) 以上においては、 密度の低い、 表面が粗い C u膜が析出する。 これは、 電流密度が高すぎることによってメツキ速度が大きす ぎるために起こった現象だといえる。 メツキ速度が大きいと、 陰電極表面におけ る Cuイオン密度の低下が起こる。 また、 一定陰極面積内の電荷密度が多くなり 過ぎる為に、 一定時間内に一定面積から大量の Cuが析出する （過剰な析出速度 となる） 。 そのため、 Cuが配列する前に析出し、 膜内は欠陥が多くなる。 さら に、 欠陥による凹凸が生じると、 その凸部分にさらなる電荷集中がおこり、 さら に凸凹が顕著になってくるという現象がおこると予想される。
一方、 電流密度が 22. 9 CA/cm2) 以下の電流密度においては、 鏡面の Cu膜が得られる。 しかしながら、 微細マイクロストリップラインを A 12〇3厚 膜上に電解 C 11メツキするためには、 析出 Cuの形状の角型維持と 0. l m以 下のオーダーにおける膜厚制御が更に要求される。
上述したように 電流密度値が大きすぎると角への電荷集中が起こり、 電界の 高い個所は C u成長速度が大きいため、 形状の変形が起こってくると考えられる 。 よって、 電流密度を適切な値に抑える事によって角型を保ち、 0. l ^m以下 の膜厚制御が可能な電流密度値の範囲から 3. 6 〔mAZcm2〕 という電流密 度値を最適電流密度値と設定した。 この最適電流密度における成膜速度は、 第 1 0図に示す通りである。
この条件を用い、 電子線リソグラフィ一で A 1203厚膜上にパターニングし、 電解 Cuメツキを行った。 この結果として得られた微細マイクロストリップライ ンのレーザー顕微鏡観察写真を第 11図 （a) に、 レーザ一顕微鏡観察デ一夕か ら描出した三次元イメージを第 11図 （b) に示す。 この顕微鏡写真より、 Cu の伝送線路の幅が約 11 zmであること、 および Cu線路の形状が角型になって いることが確認できた。 すなわち、 目的の微小マイクロストリップラインを A 1 203厚膜上にが作製できたのである。
[A 12〇3厚膜上への微細マイクロストリップラインの作製]
ここで、 実際に、 特性インピーダンス 50Ωの微細なマイクロストリップライ ンを A 12〇3厚膜上へ作製する技術につき説明する。 低抵抗率 Cuを伝送電路材 料とし、 電解メツキ法とリソグラフィ一法によって、 良い高周波特性を得るため の矩形の形状をもつ特性インピーダンス 50 Ωの微細マイクロストリップライン の作製した。
なお、 電解 Cuメツキという技術は既に世の中で使用されているものの、 本発 明者らの研究により、 AD法により作製された表面粗さが数十 nmオーダ一の A 12〇3厚膜表面上に、 微細なパターニングするためには次のような条件が必要で あることが分かった。
1) 良好な付着強度を得るには、 A 1203厚膜の表面粗さは数十 nmオーダー 以上で、 尚且つ高周波領域での伝送特性の劣化が起こらない範囲とする。 2) 陰 電極の材料としては P tが適切で、 その膜厚は 200〜30 Onmオーダ一にす る。 3) 電界メツキの電流量を 1 nA〜l Aの範囲で正確に制御することによ つてメツキ速度を 1分間に 0. 1 m〜 1 mの範囲にする。 4) メツキ用基板 ホルダーは試料と面接触させるより点接触させた方が良質の C Uメツキが得られ る。 5) 再現性を高めるためには、 硫酸銅メツキ液の組成を一定に保つようにす る。 特に、 光沢剤はメツキ中に分解される性質を持っため、 光沢剤の補給が必要 である。
メツキ液としては、 硫酸銅メツキ液 （ミツッ株式会社製） であるが、 主な組成 としてはキヤリア一である Cuイオン確保のための CuS〇4、 緩衝液として H 2 S04と HC 1、 その他に光沢剤などが含まれる。 陽極には C uィォン供給源も 兼ねた Cu板を配し、 陰極には硫酸、 塩酸に溶け出さない真鍮または真鍮が Cu メツキされた基板ホルダーを使用した。 メツキ析出において起こっている主な反 応は以下の式で表わされる。
析出反応式： Cu2 + +2 e— cu
A 1203基板上に電界 C uメツキの陰電極となる電極を形成させなければなら ない。 まず、 条件出しのため、 表面粗さが数 nmのサファイア基板 （A 1203単 結晶） を用いた。 その基板上に導電性の良い金属をスパッ夕し、 その基板をメッ キ用基板ホルダーに設置し、 その金属スパッタ膜を電極とするために電解 Cuメ ツキ装置の陰電極と接続させる。 基板上に陰電極層としての金属は Auと P tを 用い、 メツキを行った結果は次のようであった。
1) A uを用いた場合。 スパッ夕で 200〜300 nmの Auを成膜した。 電 界 Cuメツキを行うと、 A 12〇3基板と Auスパッタ膜の間に直径 1 m以下の 気泡の盛り上がりのようなものが発生した。 スパッ夕電流値を変化させても、 ス パッ夕時間を変化させても、 この気泡のようなものが発生した。 Auは陰電極と して不適切であることが分かった。
2) P tを用いた場合。 スパッ夕で 200〜300 nmの P tを成膜した時、 Auで見られたような気泡現象は発生しなかった。 この結果より、 気泡現象は、
A 12〇3基板と Auスパッタ膜との組み合わせて生ずる特有の現象であると判断 できる。 P tスパッ夕においては、 気泡のようなものは発生せずに、 一様に鏡面 性の高い P t膜が観察できた。 よって、 P tスパッ夕膜を電解 Cuメツキの陰電 極として採用することとした。 電界 Cuメツキ装置についている直流安定化電源の可能制御電流値は 0. 01 A〜l. 25 Aで、 A 12〇3厚膜の膜面積は 1 cm2 (1 cm角） である。 この 諸条件に適合する基板ホルダーと陰極電極が必要となる。 まず、 メツキ用基板ホ ルダーを作製した。 このとき、 基板にかかる電流密度が、 1 cm2の A 12〇3基 板に対して、 直流安定化電源の発生電流の制御精度が低いので、 陰極電極のダミ 一部分の面積を大きくとる設計も加味して行った。
① メツキ用基板ホルダ一として、 第 12図に示す、 (a) , (b) , (c) の 3種類のホルダーを試作してみた。 ホルダー （a) は、 基板の周りを全部固定 できるように基板寸法より lmm小さい穴を開けた固定用の板 （厚み： 0. 5m m) を用いた。 メツキ用基板と基板ホルダーは面接触となる。 ホルダ一 （b) は L字型の真鍮板 （厚み： lmm) を 2枚組み合わせて、 基板を固定する構造にな つている。 この L字型の真鍮板の側面に V字型の溝を作り基板を嵌め込むように した。 メツキ用基板と基板ホルダーは多くの部分が点接触できるようになる。 ホ ルダー (c) は、 基板ホルダーと試料表面のスパッ夕金属との接触面積を確保し つつ、 試料表面まわりに曲率の高い伝導体を可能な限り減らしていく方法で基板 ホルダーの形状設計をした。 メツキ用基板と基板ホルダーは点接触となる。
基板ホルダー （a) , (b) を用いて作製した Cu膜はムラのある鏡面の部分 がー部しかない粗悪な Cu膜しか得られなかった。 電流密度を変化させてもメッ キ調整しても粗悪な Cu膜しか得られないという結論に達した。 その原因につい ては次のように考察した。 これらの基板ホルダー （a) ， (b) は多くの面積が 試料基板表面より高い位置にあり、 尚且つその固定部分には曲率の高いところが 多くなつているため、 そこに電界の集中 （電荷密度が増加） が起こり、 試料基板 表面のような平坦な部分には曲率が低く電荷密度が低くなる現象が起こると考え られる。 それによつて基板表面より固定用の真鍮板の部分に異常な電荷集中が起 こり、 試料基板表面に析出するはずの Cu2 +も電荷集中が起こっている基板ホル ダ一端にひきつけられてしまい、 試料基板表面に到達する Cu2+イオン密度が基 板ホルダ一に近いほど低くなつていることが予想される。 よって、 試料基板表面 付近の Cu2+イオンの分布が不均一になり、 ムラのある粗悪な Cu膜になったと 考えられる。 一方、 基板ホルダー （C) では、 試料表面まわりが曲率の高い伝導体とならな いようにした結果、 固定ネジ周りにおいて、 試料端に半径 3. 0mm程度の半円 の粗悪 C u層ができるものの、 その部分以外の C u膜は一様な膜厚の鏡面 C u厚 膜となった。 すなわち、 固定ネジにより生ずる電荷集中の影響を受けない部位に おいては、 膜厚が一様な鏡面 Cu厚膜を得られるのである。
② 陰極電極のダミー面積を確保した。 メツキ時に電極に給電するための直流 安定化電源は、 基板の面積が 4 X 102〜2. 25 X 102 〔cm2〕 の Cuメッ キに適した装置である。 そのため、 被メツキ面積が 1 〔cm2〕 以下の場合、 被 メツキ面積を拡大させておかなければ、 適切な C u膜質と C u膜厚の制御性が得 られない。 そこで、 基板ホルダ一の表面自体を陰極電極 （被メツキ面積：ダミー ) として設計した。 また、 0. 1 /zm以下の精度で Cuメツキ膜厚の制御がしゃ すいよう、 0. 1 〔 mZm i n〕 程度の成膜速度が電流調整範囲内で得られる ようにした。 図 12の基板ホルダー （c) は、 上記の条件を満たすものである。 なお、 基板面積に適合する直流安定化電源を用いることができれば、 ダミー面積 の確保は不要である。
次いで、 電解 Cuメツキ条件は、 以下のように定める。 温度は 25°Cとし、 ヒ 一ター制御により常に 25°C—定を保つ。 撹拌方法は、 A i rB 1 owによる空 気撹拌と陰極電極ごと上下運動させる。 電流密度は、 10- 3〜50 X 10- 3 〔 A/cm2) の範囲とする。
電界 Cuメツキは、 成膜温度に大きく依存してくるので、 成膜温度を常に一定 温度に決定しておかないと、 成膜条件が温度によって変化してきてしまう上、 温 度が低すぎたり高すぎたりすると、 本実施例で使用するメツキ液においては、 う まく成膜できなくなると予想される。 よって、 ヒータ一制御でメツキ液の温度を 常に 25 °C—定に保った。
また。 Cuは重金属であるため、 液中の Cuイオン拡散速度は比較的遅い。 よ つて、 電界メツキ中に陰極電極付近の Cuイオン密度が減少してきてしまう。 試 料表面に均一な C u膜を得るためには、 メッキ液内のィオン密度の偏りを解消さ せなければならない。 そのため、 メツキ液液撹拌方法として A i rB 1 owで常 に空気撹拌を行った。 また力ソードロッカーで陰極電極ごと上下にスライド運動 させる事によりメッキ液表面付近の C uイオン密度を一定に保つこととした。 メツキ手順としては、 先ず、 基板を 0 . 1 mのアルミナ研摩粉を用いて表面 研摩 （表面粗さ ：数十 n m) し、 研摩後に洗浄した基板を 9 0 °Cで 1 0分間乾燥 させ、 スパッ夕装置を用いて P tを膜厚約 2 0 0〜3 0 0 n m程度に成膜して P t薄膜を陰極電極として作製する。 基板ホルダー cに試料を固定し、 陰極板と接 続させ、 メツキ槽に浸す。 撹拌装置を起動しつつ、 始めの 1 0秒間は最低電流密 度で放置し、 それ以降は最適化電流密度で目的膜厚時間までメツキする。
ここで、 電流密度とは、 出力電流値を被メツキ面積 （陰極面積） で割った数値 で、 メツキ速度を律する大きな要因である。 メツキ速度を律する他の大きな要因 として、 溶液状態 （濃度） がある。 これは、 時間の経過とともに水分の蒸発が起 こり、 メツキ液の量変化とともにメツキ液の濃縮が起こるためと考えられる。 メ ツキ液濃度を一定に保っために、 メツキ液の減少に伴って超純水を所定の液量と なる水位まで足してゆく作業を行うが、 時間に対する蒸発量は、 気温や湿度、 ま たメツキ回数など、 多くの要素に依存しており、 蒸発量の正確な把握、 調整は重 要である。 所定時間内 （メツキ液条件の変化が起こる前：蒸発量が少ない時間内 ) に試料をメツキし、 メツキ速度を比較してみる （第 1 0図参照） 。 これ力、ら、 同じ電流密度でのメツキにおいては、 膜厚成長速度は一定となり、 メツキ速度が 電流密度に比例していることが分かる。
第 1 0図に示したメツキ時間と膜厚の関係において、 電流密度 2 2 . 8 6 mA Z c m2以上においては、 密度の低い表面が粗い C u膜が析出する。 これは、 電 流密度が高すぎることによって、 メツキ速度が大き過ぎるために起こった現象だ といえる。 メツキ速度が大きいと、 陰電極表面における C uイオン密度の低下が 起こる。 また、 一定陰極面積内の電荷密度が多くなりすぎる為に、 一定時間内に 一定面積から大量の C uが析出する （過剰な析出速度） 。 そのため、 C uが配列 する前に析出し、 膜内は欠陥が多くなる。 さらに、 欠陥による凹凸が生じると、 その凸部分にさらなる電荷集中がおこり、 さらに凸凹が顕著になってくるという 現象がおこると予想される。
一方、 2 2 . 8 6 mA/ c m2以下の電流密度においては、 均一な C u膜が得 られるものの、 断面が矩形となる微細マイクロストリップラインを基板上に電解 Cuメツキするためには、 析出 Cuの形状の矩形維持と、 0. 1 zm以下のォー ダ一における膜厚制御が求められる。 すなわち、 電流密度値が大きすぎると角へ の電荷集中が起こり、 電荷集中の高い個所は Cu成長速度が大きいため形状の変 形が起こってくると考えられるため、 電流密度を適切な値に抑える事によって矩 形を保ち、 0. 1 以下の膜厚制御が可能な電流密度値を定める必要がある。 これを満たす電流密度値として、 3. 6 mAZ cm2を最適電流密度値と設定し た。
上記のように、 過剰電流密度でメツキを行って成膜した膜表面の状態と、 最適 電流密度でメツキを行って成膜した膜表面の状態の比較写真が第 13図である。 過剰電流密度 （22. 9 mAZ cm2以上) でメツキした膜 （図中、 左下） では 、 写り込みがないことから膜表面が粗いことが分かり、 最適電流密度 （3. 6 m A/cm2) でメツキした膜 （図中、 右下） では、 良好な写り込みが認められる ことから膜表面が鏡面になっていることが分かる。
以上、 集積 RFモジュールの作製のために、 室温で成膜可能なエアロゾルデポ ジシヨン法による A 1203誘電体厚膜の作製技術と、 角型の微細な Cu線路を形 成するための電解 Cuメツキと微細パターンニング技術について説明した。 次い で、 これらの技術を用い、 集積 RFモジュールに必要となる微小 L ow— P a s s LC— f i 1 t e rの設計を行った。 これにより、 集積 RFモジュールにお けるエアロゾルデポジション法を用いた金属ベース上への A 1203厚膜形成の有 効性を電磁界解析により確認した。
まず、 遮断周波数 10 GHzと整合性を考慮しインピーダンス 50 Ωの 2次定 K型 LPF (Low Pass Filter) となるインダクタンスとキャパシタンスの値を 計算し、 回路シユミレ一シヨンソフト （Microwave Office) を用い、 理想的な通 過特性 （S21) と電磁界解析ソフト （Sonnet Suite) により各素子の誘電損失お よび寄生キャパシタンス、 インダクタンス、 また電界の回りこみなども考慮した 実物に近い立体的なモデル (第 14図 (a) 参照) で、 通過特性 (S21) を解析 した。 使用した解析条件は、 表 2に示す。 その LC f i 1 t e rの寸法は 0. 2 〔mm〕 X 0. 4 〔mm〕 とした。 表 2 電磁界解析のためのパラメータ-
Size Resistivity Permittivity Loss
(μηι) (tan5)
AI 2000 .76
Al203 10 9.5 0.005
Cu Thickness:5
idth:1l.1
Ba(TaMg)03 10 24.2 3.1
(BUT) Iff7 損失のない理想的なインダクタ一 (L) とキャパシター (C) を用い遮断周 波数 10 GHzの LC f i 1 t e rを計算すると、 Lは 1. 13nH、 Cは 0 . 45 pFである。 回路シミュレータ一による通過特性の理論値を第 14図 （b ) の薄線で示す。 一方、 電磁界解析ソフトで解析した通過特性のシミュレーショ ン結果を第 14図 （b) の濃線で示す。 実物に近い立体的なモデルを電磁界解析 のシミユレーション結果は、 理想的な L P Fの通過特性に比べて、 遮断周波数が 若干高周波側に移動しているものの、 遮断周波数が 10 GHz帯域における LP Fの特性を十分に満たしている。 すなわち、 微小 Low— P a s s L C- f i 1 t e rの設計を通じ、 集積 RFモジュールを形成するのに、 エアロゾルデポジ シヨン法を用いて金属ベース上に形成した A 1203厚膜を利用することが有効で 、 また、 小型化 ·高性能化に極めて有利な微小マイクロストリップラインの形成 も可能であることが理解できる。 産業上の利用可能性
以上のように、 本発明にかかる RFモジュールは、 小型電子機器の受動部品で あるキャパシター、 レジスター、 インダク夕一を一つのモジュール内に集積化し た RFモジュールに用いるのに適している。

Claims

請 求 の 範 囲
1. 受動部品であるキャパシ夕一、 レジスタ一、 ィンダクタ一を一つのモジユー ル内に集積化した RFモジュールであって、 任意形状の金属薄板である金属べ一 スと、 上記金属ベース上に、 300°C以下の低温で 1〜50 〔 m〕 の厚さに形 成された絶縁膜と、 上記絶縁膜上に形成された受動部品および/または絶縁膜上 に装着された既存のチップ部品と、 これらを接続するパタ一ン配線と、 からなる 二次元回路と、 を備えることを特徴とする RFモジュール。
2. 上記金属ベース上の絶縁膜に二次元回路を形成した二次元回路基板を複数用 意し、 個別の二次元回路基板を積層するようにしたことを特徴とする請求の範囲 第 1項に記載の RFモジュール。
3. 外表面を金属で覆って接地することにより、 内部の二次元回路をシールドす るようにしたことを特徴とする請求の範囲第 1項又は請求の範囲第 2項に記載の RFモジュール。
4. 上記絶縁膜には誘電損失の少ないセラミックスを用いるものとし、 絶縁膜上 に形成するマイクロストリップラインは、 50 Ωのインピーダンス整合を線幅の 狭い配線で実現するようにしたことを特徴とする請求の範囲第 1項〜請求の範囲 第 3項の何れか 1項に記載の RFモジュール。
5. 受動部品であるキャパシター、 レジスタ一、 インダクターを一つのモジユー ル内に集積化した RFモジュールの作製方法であって、 任意形状の A 1薄板であ る金属ベース上に、 エアロゾルデポジション法により A 1203微粒子を用い室温 で厚さ 1〜50 ί ΐΐΐ') の厚さの絶縁膜を形成し、 この絶縁膜上に二次元回路を 形成するようにしたことを特徴とする RFモジュールの作製方法。
6. 上記絶縁膜の表面には 10 〔nm〕 以上の凹凸を形成し、 絶縁膜上にマイク ロストリップライン用の P t下地配線を形成し、 電界メツキの電流量を 1 nA〜
1 の範囲で正確に制御すると共にメツキ速度を 1分間に 0. 1； m〜l m の範囲に抑えた状態で、 P t下地配線上にのみ電界を印加して銅をメツキするよ うにしたことを特徴とする請求の範囲第 5項に記載の RFモジュールの作製方法
PCT/JP2004/003748 2003-03-20 2004-03-19 Rfモジュールおよびその作製方法 Ceased WO2004100625A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003077286A JP4139891B2 (ja) 2003-03-20 2003-03-20 Ｒｆモジュールの作製方法
JP2003-077286 2003-03-20

Publications (1)

Publication Number Publication Date
WO2004100625A1 true WO2004100625A1 (ja) 2004-11-18

Family

ID=33432022

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/003748 Ceased WO2004100625A1 (ja) 2003-03-20 2004-03-19 Rfモジュールおよびその作製方法

Country Status (2)

Country Link
JP (1) JP4139891B2 (ja)
WO (1) WO2004100625A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164088A (ja) * 1991-10-31 1994-06-10 Sanyo Electric Co Ltd 混成集積回路装置
JP2000124568A (ja) * 1998-10-19 2000-04-28 Sumitomo Metal Ind Ltd 金属ベース基板および半導体装置とその製造方法
WO2002034966A1 (en) * 2000-10-23 2002-05-02 National Institute Of Advanced Industrial Science And Technology Composite structure and method and apparatus for manufacture thereof
JP2002190512A (ja) * 2000-10-11 2002-07-05 National Institute Of Advanced Industrial & Technology 静電チャックおよびその製造方法
JP2003218269A (ja) * 2001-04-03 2003-07-31 National Institute Of Advanced Industrial & Technology 回路基板とその作製方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164088A (ja) * 1991-10-31 1994-06-10 Sanyo Electric Co Ltd 混成集積回路装置
JP2000124568A (ja) * 1998-10-19 2000-04-28 Sumitomo Metal Ind Ltd 金属ベース基板および半導体装置とその製造方法
JP2002190512A (ja) * 2000-10-11 2002-07-05 National Institute Of Advanced Industrial & Technology 静電チャックおよびその製造方法
WO2002034966A1 (en) * 2000-10-23 2002-05-02 National Institute Of Advanced Industrial Science And Technology Composite structure and method and apparatus for manufacture thereof
JP2003218269A (ja) * 2001-04-03 2003-07-31 National Institute Of Advanced Industrial & Technology 回路基板とその作製方法

Also Published As

Publication number Publication date
JP4139891B2 (ja) 2008-08-27
JP2007173257A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
CN109074900B (zh) 高频多层互连衬底及其制造方法
Nam et al. Alumina thick films as integral substrates using aerosol deposition method
Bhattacharya et al. Integral passives for next generation of electronic packaging: application of epoxy/ceramic nanocomposites as integral capacitors
US5745333A (en) Laminar stackable circuit board structure with capacitor
CA2160501C (en) Laminar stackable circuit board structure and manufacture
US7579251B2 (en) Aerosol deposition process
US8802996B2 (en) Wiring board and mounting structure thereof
KR20120048711A (ko) 구조체 및 그 제조 방법
WO2008054833A2 (en) Systems and methods for forming magnetic nanocomposite materials
JP2011228390A (ja) キャパシタ及びその製造方法
US12428747B2 (en) Method and apparatus for a novel high-performance conductive metal-based material
Alias Structural and dielectric properties of glass-ceramic substrate with varied sintering temperatures
CN102683220A (zh) 一种制作多层有机液晶聚合物基板结构的方法
US8217270B2 (en) Multilayer circuit board and electronic device
Onohara et al. Development of the integrated passive device using through-glass-via substrate
CN101247699B (zh) 电路板、内埋在电路板内的可调式电阻及其制造方法
JP2004342831A (ja) 回路基板、電子装置、及び回路基板の製造方法
CN117355937A (zh) 基板及其制备方法、集成无源器件、电子装置
CN116583012A (zh) 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法
EP0713358A2 (en) Circuit board
WO2012166405A1 (en) Low temperature co-fired ceramic structure for high frequency applications and process for making same
JP4139891B2 (ja) Ｒｆモジュールの作製方法
US7629269B2 (en) High-k thin film grain size control
JP2013127992A (ja) コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法
KR100762006B1 (ko) 무수축 세라믹 기판의 제조방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase