WO2004073063A1 - Electronic device and semiconductor device - Google Patents

Electronic device and semiconductor device Download PDF

Info

Publication number
WO2004073063A1
WO2004073063A1 PCT/JP2003/001526 JP0301526W WO2004073063A1 WO 2004073063 A1 WO2004073063 A1 WO 2004073063A1 JP 0301526 W JP0301526 W JP 0301526W WO 2004073063 A1 WO2004073063 A1 WO 2004073063A1
Authority
WO
WIPO (PCT)
Prior art keywords
tab
lead
electronic device
electrode terminal
circuit unit
Prior art date
Application number
PCT/JP2003/001526
Other languages
French (fr)
Japanese (ja)
Inventor
Tadatoshi Danno
Original Assignee
Renesas Technology Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp. filed Critical Renesas Technology Corp.
Priority to JP2004568182A priority Critical patent/JP4137059B2/en
Priority to PCT/JP2003/001526 priority patent/WO2004073063A1/en
Priority to TW092115874A priority patent/TW200428614A/en
Publication of WO2004073063A1 publication Critical patent/WO2004073063A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Definitions

  • An object of the present invention is to provide an electronic device in which a high-frequency power module for use in a wireless communication device or the like is mounted and which has improved high-frequency characteristics.
  • the tab 4 is supported by a tab suspension lead 6 having four narrow corners. These tab suspension leads 6 are located on a diagonal line of the rectangular sealing body 2, and the outer ends face each corner of the rectangular sealing body 2.
  • the sealing body 2 is a flat quadrilateral, and the corners (corners) are chamfered to form a slope 2a (see FIG. 1).
  • the outer end of the tab suspension lead 6 slightly protrudes from this chamfered portion to 0.1 mm or less.
  • the protruding length is determined by the cutting type of the press machine when cutting the tab suspension lead in the lead frame state, and for example, 0.1 mm or less is selected.
  • a sealing body 2 is formed between each lead 7 and the lead 7 and between the lead 7 and the tab suspension lead 6. There are resin burrs that occur when performing.
  • the resin paris part is generated when the sealing body 2 is formed by performing single-side molding on one surface of the lead frame 13 shown in FIG.
  • runners are located during transfer molding. There, the runner-cured resin is ejected by one pin ejector lead frame 1
  • crosstalk between input signal wirings may cause output fluctuations and signal waveform distortion in the respective circuit sections.
  • an external signal input lead from an antenna with a small input signal In addition, it is necessary to minimize the influence of crosstalk between adjacent leads.
  • the lead 7 and the tab 4 of the high-frequency power module 1 are mounted.
  • a land 81 connected to the wiring and a tab fixing portion 82 as a tab connection terminal are provided. Therefore, the high-frequency power module 1 is positioned and mounted so that the lead 7 and the tab 4 of the high-frequency power module 1 coincide with and overlap the land 81 and the tap fixing portion 82.
  • the signal output mode of the RFVC044 is 3780 to 3840MHz in 03] ⁇ , 3610 to 3760MHz in DCS, and 3860 to 3980MHz in # 3 in the Rx mode.
  • the Tx mode is 3840 to 398 ⁇ for GSM, 3580 to 3730MHz for DCS, and 3860 to 398 ⁇ for PCS.
  • the outputs of the two TXVCOs 67 are sensed by coupler 70. This detection signal is input to the mixer 72 via the amplifier 71.
  • the mixer 72 inputs the RF local signal output from the RFVCO 44 via the switch 49.
  • the output signal of the mixer 72 is input to the mixer 64 and the DPD 65 together with the output signal of the adder 63.
  • An offset PLL Phase-Locked Loop
  • the frequency of the output signal from the mixer 72 is 8 OMHz in each communication system.
  • a land 81 for lead connection for supplying a fixed ground potential to the LNA (first circuit unit) 24 of the high-frequency power module 1 is also connected to the inner layer GND 89 via the through hole 84. Therefore, as shown in FIG. 16, when the high-frequency power module 1 is mounted on the mounting board 80, the LNA 24 is supplied from the tab fixing portion 82 through the tab 4. The same durand potential common to the ground potential is supplied as a fixed potential via the lead 7 and the wire 10.

Abstract

The packaging structure of a high frequency power module (1) in which high frequency analog signal processing ICs including a low-noise amplifier are formed, comprises the high frequency power module (1) and a packaging substrate (80). The high frequency power module (1) has a tub (4); a plurality of leads (7); a semiconductor chip (3) having a plurality of electrode terminals and a circuit part; a plurality of wires (10) for connecting the plurality of electrode terminals to the leads (7); and a plurality of wires (10) for connecting the plurality of electrode terminals to the tub (4). The packaging substrate (80) can supply a low-inductance ground potential obtained by a plurality of through-holes (84) to the tub (4). Wires of a fixed potential are disposed along both sides of the signal wire through which an input signal is transmitted to the circuit part, and the low-inductance ground potential is supplied from the packaging substrate (80) to the tub (4), thereby preventing crosstalk from occurring between a currently used communication system and another one. In this way, a desirable condition of telephone call can be realized in an electronic device, such as a mobile telephone.

Description

電子装置およぴ半導体装置 技術分野 Electronic devices and semiconductor devices
本発明は、 電子装置および半導体装置に関し、 特に、 微弱な信号を増幅する低 雑音増幅器 (LNA： Low Noise Amplifier)を含む高周波部アナログ信号処理 明  The present invention relates to an electronic device and a semiconductor device, and more particularly to a high-frequency part analog signal processing including a low noise amplifier (LNA) for amplifying a weak signal.
I Cを組み込んだ無線通信装置 （電子装置） および高周波パワーモジュール （半 田  Wireless communication device (electronic device) and high-frequency power module (Honda
導体装置） に適用して有効な技術に関する。 背景技術 (Conductor device). Background art
携帯電話機などの移動体通信機 （移動端末） は、 複数の通信システムに対応で きるような構成になっている。 すなわち、 携帯電話機の送受信機 （フロントェン ド） には複数の通信システムの送受信を行うように、 複数の回路系が組み込まれ ている。 例えば、 通信方式 （システム） の異なる携帯電話 （例えばセルラー電話 機） 間での通話を可能とする方式としてデュアルパンド通信方式が知られている デュアルバンド方式については、 例えば、 搬送周波数帯が 880〜915MH zの GSM (Global System for Mobile Communications)と、 搬送周波数帯が 1710〜 1785MH zの DC S— 1800 (Digital Cellular System 1800) によるデュアルバンド方式およびデュアルバンド用高周波電力増幅器について知 られている。  Mobile communication devices (mobile terminals) such as mobile phones are configured to be compatible with multiple communication systems. In other words, a plurality of circuit systems are incorporated in a transceiver (front end) of a mobile phone so as to transmit and receive a plurality of communication systems. For example, a dual-band communication method is known as a method that enables communication between mobile phones (for example, cellular telephones) having different communication methods (systems). A dual-band system and a dual-band high-frequency power amplifier using a 915 MHz GSM (Global System for Mobile Communications) and a DCS-1800 (Digital Cellular System 1800) with a carrier frequency band of 1710 to 1785 MHz are known.
また、 特開平 1 1一 186921号公報には、 PCN (Personal Coramunicat ions Network： D C S— 1800) 、 PCS (Personal Communications Service: D C S-1900) および GSMなどの携帯電話システムに利用できる多パンド移動体 通信装置が開示されている。  Further, Japanese Patent Application Laid-Open No. 11-186921 discloses a multi-band mobile body that can be used for mobile phone systems such as PCN (Personal Coramunicat ion Network: DCS-1800), PCS (Personal Communications Service: DCS-1900) and GSM. A communication device is disclosed.
また、 携帯電話機のフロントエンドでは、 GSM用の高周波部アナログ信号処 理回路のモジュール化が図られている。 例えば、 MOSFET (Metal Oxide S emiconductor Field-Effect- Transistor)によるデュアノレパンドまたはトリプル パンドの GSM用 RF (Radio Frequency)パワーモジュールが有る。 At the front end of mobile phones, high-frequency analog signal processing circuits for GSM are being modularized. For example, a dual or triple with a MOSFET (Metal Oxide Semiconductor Field-Effect- Transistor) There is a Pand RF (Radio Frequency) power module for GSM.
デュアルバンド方式は GSMおよび DCS 1800方式などの二つの通信系の 信号を処理するものであり、 卜リプルバンド方式は GSMおよび DCS (Digita 1 Cellular System) 1800並びに P C S 1900方式などの三つの通信系の 信号を処理するものである。 GSMとしては、 GSM900あるいは GSM85 0が組み込まれる。  The dual band system processes signals of two communication systems such as GSM and DCS 1800 system, and the triple band system uses three communication systems such as GSM and DCS (Digita 1 Cellular System) 1800 and PCS 1900 system. It processes signals. GSM900 or GSM850 is incorporated as GSM.
また、 高周波パワーモジュールは、 LNA、 ミキサ、 PLL (Phase-Locked Loop)シンセサイザ、 ォートキヤリブレーション付 PGA (Programmable Gain Amplifier), I Q変調器 /"復調器、 オフセット PLL、 VCO (Voltage- Contro lied Oscillator)などをモノリシックに集積したワンチップの半導体素子が組 み込まれている。  High-frequency power modules include LNA, mixer, PLL (Phase-Locked Loop) synthesizer, PGA (Programmable Gain Amplifier) with auto calibration, IQ modulator / "demodulator, offset PLL, VCO (Voltage-Controlled Oscillator) ) Are monolithically integrated into a one-chip semiconductor device.
—方、 携帯電話機は、 その持ち運びが便利なように小型 ·軽量化が要請されて いる。 この結果、 高周波パワーモジュールなどの半導体装置もより小型'軽量化 が望まれている。  —On the other hand, mobile phones are required to be small and lightweight so that they can be easily carried. As a result, semiconductor devices such as high-frequency power modules are required to be smaller and lighter.
半導体装置は、 そのパッケージの形態によって種々のものがあるが、 その一つ として、 絶縁性樹脂の封止体 （パッケージ） の裏面 （実装面） にリード （外部電 極端子） を露出させ、 封止体の側面に長くリードを突出させないノンリード型半 導体装置が知られている。  There are various types of semiconductor devices depending on the form of the package. One of them is to expose a lead (external electrode terminal) on the back surface (mounting surface) of a sealing body (package) made of an insulating resin and seal the package. A non-lead type semiconductor device in which a lead does not protrude long from a side surface of a stationary body is known.
ノンリード型半導体装置としては、 封止体の裏面の対向する 2辺に沿ってリ一 ドを露出させる SON (Small Outline Non-Leaded Package) や、 封止体の裏 面の 4辺側にリードを露出 せる Q FN (Quad Flat Non-Leaded Package) が ある。 小型でリード曲がりが発生しないノンリード型半導体装置については、 例 えば特開 2001-313363号公報に記載されている。  Non-leaded semiconductor devices include SON (Small Outline Non-Leaded Package) that exposes leads along two opposing sides on the back of the encapsulant, and leads on the four sides of the back of the encapsulant. There is a Q FN (Quad Flat Non-Leaded Package) to be exposed. A non-lead type semiconductor device which is small and does not cause lead bending is described in, for example, JP-A-2001-313363.
この文献に記載されている樹脂封止型半導体装置は、 半導体チップを固定する ダイパッドとワイャを接続するワイヤボンディング部とを有するアイランドがあ り、 ダイパッド上に半導体チップが固定され、 半導体チップの各電極端子は、 リ 一ドゃアイランドのワイヤボンディング部に接続される構造になっている。 ダイ パッドとワイヤボンディング部との間に空隙部を設けて熱ストレスによるポンデ イングされたワイヤの外れや切断を防止している。 このような構造では、 半導体 チップのアース端子とアイランドをワイヤで接続することによって、 アイランド をアースリードとしてプリント基板などに接続できる。 The resin-encapsulated semiconductor device described in this document has an island having a die pad for fixing a semiconductor chip and a wire bonding portion for connecting a wire, and the semiconductor chip is fixed on the die pad. The electrode terminals are configured to be connected to the wire bonding portion of the lead island. A gap is provided between the die pad and the wire bonding part to prevent the bonded wire from coming off or cutting due to thermal stress. In such a structure, the semiconductor By connecting the chip's ground terminal to the island with a wire, the island can be connected to a printed circuit board or the like as a ground lead.
また、 特開平 1 1— 2 5 1 4 9 4号公報には、 半導体素子搭載部をグランドと する携帯電話機などに用いられるリード構造がガルウィング型となる高周波デバ イスについて記載されている。 この技術では、 半導体素子の電極とリードをワイ ャで接続する以外に、 ダイパッドをグランド電極として利用するため、 半導体素 子の電極と半導体素子搭載部とをワイヤで接続している （以降、 この接続をダウ ンボンディングと呼ぶ） 。 ダウンボンディングするため、 半導体素子搭載部は半 導体素子よりも大きく、 また実装状態では、 半導体素子の外側に半導体素子搭載 部の周縁部分が突出し、 この部分にワイヤが接続される構造になっている。 他方、 本出願人においては、 高周波パワーモジュールをノンリード型半導体装 置に組み込み、 かつグランド電位の安定化のために、 高周波パワーモジュールを 構成する各回路部のグランド端子をワイヤを介してタブに電気的に接続する手法 の採用を検討した。 ダウンボンディングを採用することにより、 外部電極端子の 数を少なくでき、 パッケージの小型化が図れ、 最終的には半導体装置の小型化が 図れる。  Also, Japanese Patent Application Laid-Open No. H11-251494 describes a high-frequency device in which a lead structure used in a mobile phone or the like having a semiconductor element mounting portion as a ground is a gull-wing type. In this technology, in addition to connecting the electrode of the semiconductor element and the lead with a wire, the electrode of the semiconductor element and the semiconductor element mounting portion are connected with a wire in order to use the die pad as a ground electrode. The connection is called down bonding). Due to down bonding, the semiconductor element mounting part is larger than the semiconductor element, and in the mounted state, the periphery of the semiconductor element mounting part protrudes outside the semiconductor element, and the wire is connected to this part . On the other hand, in the present applicant, a high-frequency power module is incorporated in a non-leaded semiconductor device, and a ground terminal of each circuit section constituting the high-frequency power module is electrically connected to a tab via a wire in order to stabilize a ground potential. We considered the adoption of a method of connecting automatically. By adopting down bonding, the number of external electrode terminals can be reduced, the size of the package can be reduced, and finally the size of the semiconductor device can be reduced.
し力 し、 無線通信系 （通信システム） を用途とする高周波パワーモジュールで は、 以下のような問題が発生することが判明した。  However, it has been found that the following problems occur in high-frequency power modules used for wireless communication systems (communication systems).
携帯電話機の受信系では、 アンテナで捕らえた信号は低雑音増幅器 ( L NA) で増幅されるが、 入力信号は極めて微弱である。 このため、 各回路部、 特に周期 的に動作する発振器の動作に応じて共通端子であるタブの電位、 すなわちグラン ド電位が変動し、 これに起因して一部の回路部との間でクロストークが発生し、 出力が変動して良好な通話ができなくなる。  In the receiving system of a mobile phone, the signal captured by the antenna is amplified by a low noise amplifier (LNA), but the input signal is extremely weak. For this reason, the potential of the tab, which is a common terminal, that is, the ground potential fluctuates according to the operation of each circuit unit, particularly the oscillator that operates periodically, and as a result, crossover occurs with some circuit units. Talk occurs and the output fluctuates, preventing good communication.
特に、 リード間クロストークによる誘起電流、 またはグランド電位の変動によ る信号波形の歪みが通信システムから出力され、 この出力信号が使用中の通信シ ステムに入ってしまい雑音となる。  In particular, signal waveform distortion due to induced current due to inter-lead crosstalk or fluctuations in ground potential is output from the communication system, and this output signal enters the communication system in use and becomes noise.
このようなグランド電位の変動、 およびクロストークの影響を受け易い回路部 は、 低雑音増幅器 ( L NA) 以外では、 例えば、 高周波を扱う R F V C O (高周 波電圧制御発振器） などがある。 つまり、 低雑音増幅器 ( L NA) や高周波電圧制御発振器 (R F V C O) は、 グランド電位の変動、 およびクロストークの影響などを受け易く、 これによつて 、 高周波パワーモジュールを搭載した携帯電話機などの電子装置の高周波特性が 損ねることが問題である。 Circuit parts that are susceptible to such fluctuations in ground potential and crosstalk include RFVCOs (high frequency voltage controlled oscillators) that handle high frequencies, in addition to low noise amplifiers (LNA). In other words, low-noise amplifiers (LNAs) and high-frequency voltage-controlled oscillators (RFVCOs) are susceptible to fluctuations in ground potential and crosstalk, which can lead to electronic devices such as mobile phones equipped with high-frequency power modules. The problem is that the high-frequency characteristics of the device are impaired.
本発明の目的は、 無線通信装置などを用途とする高周波パワーモジュールが搭 載された電子装置において、 高周波特性を向上させる電子装置を提供することに める。  An object of the present invention is to provide an electronic device in which a high-frequency power module for use in a wireless communication device or the like is mounted and which has improved high-frequency characteristics.
本発明の他の目的は、 信頼性の向上を図る電子装置 （無線通信装置） を提供す ることにある。  Another object of the present invention is to provide an electronic device (wireless communication device) for improving reliability.
本発明の他の目的は、 低雑音増幅器や高周波電圧制御発振器などの回路部が、 他の回路部のグランド電位の変動によるクロストークの影響を受け難くできる半 導体装置を提供することにある。  Another object of the present invention is to provide a semiconductor device in which a circuit section such as a low-noise amplifier or a high-frequency voltage controlled oscillator is less likely to be affected by crosstalk due to a change in ground potential of another circuit section.
本発明の前記ならぴにその他の目的と新規な特徴は、 本明細書の記述おょぴ添 付図面から明らかになるであろう。 発明の開示  The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings. Disclosure of the invention
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、 下記のとおりである。  The following is a brief description of an outline of a typical invention disclosed in the present application.
本発明は、 複数のリードと、 主面および裏面を有するタブと、 複数の電極端子 およびそれぞれが複数の半導体素子によつて構成される複数の回路部を有する半 導体チップと、 前記複数の電極端子と前記リードとを接続する複数の導電性のヮ ィャと、 前記複数の電極端子と前記タブの主面とを接続して前記複数の電極端子 に第 1の電位を供給する複数の導電性のワイヤとを有する半導体装置と、 前記半 導体装置が実装され、 第 1の配線層と第 2の配線層とを備えており、 前記第 1の 配線層と第 2の配線層とに開口する複数の貫通孔に配置されてそれぞれの前記配 線層の配線を接続する共通配線が設けられた配線基板とを有し、 前記半導体チッ プは前記タブの主面に固定されており、 前記回路部は、 前記リードを介して外部 信号が入力される第 1の回路部と、 前記タブと前記導電性のワイヤを介して接続 される第 2の回路部とを含んでおり、 前記複数の電極端子は、 前記第 1の回路部 に前記外部信号を入力する第 1の電極端子と、 前記第 1の回路部に固定電位を供 給する第 2の電極端子とを有しており、 前記複数のリードは、 前記外部信号を伝 達する第 1のリードと、 前記第 1のリードの両側に配置された第 2のリードとを 含んでおり、 前記第 1のリードと前記第 1の電極端子とを接続する前記導電性の ワイヤの両側に前記第 2のリ一ドと前記第 2の電極端子とを接続する前記導電性 のワイヤが配置されており、 前記タブと前記配線基板の前記共通配線とが接続さ れている。 The present invention provides a semiconductor chip having a plurality of leads, a tab having a main surface and a back surface, a plurality of electrode terminals and a plurality of circuit portions each including a plurality of semiconductor elements, and the plurality of electrodes. A plurality of conductive wires for connecting terminals and the leads; and a plurality of conductive wires for connecting the plurality of electrode terminals and the main surface of the tab and supplying a first potential to the plurality of electrode terminals. A first wiring layer and a second wiring layer on which the semiconductor device is mounted, and an opening in the first wiring layer and the second wiring layer. A wiring board provided with a common wiring that is arranged in the plurality of through holes and connects the wirings of the wiring layers, wherein the semiconductor chip is fixed to a main surface of the tab. The circuit section receives an external signal through the lead A first circuit portion that is, the tabs and includes a second circuit portion connected via the conductive wires, the plurality of electrode terminals, the first circuit portion A first electrode terminal for supplying the external signal to the first circuit portion; and a second electrode terminal for supplying a fixed potential to the first circuit portion. The plurality of leads transmit the external signal. And a second lead disposed on both sides of the first lead, the conductive wire connecting the first lead and the first electrode terminal. The conductive wire that connects the second lead and the second electrode terminal is disposed on both sides, and the tab and the common wiring of the wiring board are connected.
また、 本発明は、 絶縁性樹脂からなる封止体と、 前記封止体の周囲に沿って配 置され、 前記封止体の内外に亘つて設けられた複数のリードと、 主面および裏面 を有するタブと、 主面および裏面を有しており、 その主面上に複数の電極端子と Further, the present invention provides a sealing body made of an insulating resin, a plurality of leads arranged along the periphery of the sealing body and provided inside and outside the sealing body, and a main surface and a back surface. A tab having a main surface and a back surface, and a plurality of electrode terminals on the main surface.
、 それぞれが複数の半導体素子によつて構成される複数の回路部とを有する半導 体チップと、 前記複数の電極端子と前記リードとを接続する複数の導電性のヮィ ャと、 前記複数の電極端子と前記タブの主面とを接続して前記複数の電極端子に 第 1の電位を供給する複数の導電性のワイヤとを有し、 前記半導体チップは前記 タブの主面に固定されており、 前記回路部は、 前記リードを介して外部信号が入 力される第 1の回路部と、 前記タブと前記導電性のワイヤを介して接続される第A semiconductor chip having a plurality of circuit portions each constituted by a plurality of semiconductor elements; a plurality of conductive wires connecting the plurality of electrode terminals and the leads; And a plurality of conductive wires for connecting the electrode terminals of the tab and the main surface of the tab to supply a first potential to the plurality of electrode terminals, wherein the semiconductor chip is fixed to the main surface of the tab. A first circuit unit to which an external signal is input via the lead; and a first circuit unit connected to the tab via the conductive wire.
2の回路部とを含んでおり、 前記複数の電極端子は、 前記第 1の回路部に前記外 部信号を入力する第 1の電極端子と、 前記第 1の回路部に固定電位を供給する第And a plurality of circuit units, wherein the plurality of electrode terminals supply a fixed potential to the first circuit unit and a first electrode terminal for inputting the external signal to the first circuit unit. No.
2の電極端子とを有しており、 前記複数のリードは、 前記外部信号を伝達する第 1のリードと、 前記第 1のリードの両側に配置された第 2のリードとを含んでお り、 前記第 1のリードと前記第 1の電極端子とを接続する前記導電性のワイヤの 両側に前記第 2のリードと前記第 2の電極端子とを接続する前記導電性のワイヤ が配置されている。 図面の簡単な説明 And a plurality of electrode terminals, wherein the plurality of leads include a first lead for transmitting the external signal, and second leads arranged on both sides of the first lead. The conductive wire that connects the second lead and the second electrode terminal is disposed on both sides of the conductive wire that connects the first lead and the first electrode terminal. I have. BRIEF DESCRIPTION OF THE FIGURES
図 1は本発明の実施の形態 1の半導体装置の一例である高周波パワーモジユー ルの構造を封止体の一部を切り欠いて示す平面図、 図 2は図 1に示す高周波パヮ 一モジュールの構造を示す断面図、 図 3は図 1に示す高周波パワーモジュールの 構造を示す平面図、 図 4は図 1に示す高周波パワーモジュールに組み込まれる半 導体チップにおける回路構成の一例をプロック的に示す平面図、 図 5は図.1に示 す高周波パヮーモジュールにおける外部電極端子と半導体チップの低雑音増幅器 などの各回路部との結線状態の一例を示す平面図、 図 6は図 1に示す高周波パヮ 一モジュールの組み立て手順の一例を示す製造プロセスフロー図、 図 7は図 1に 示す高周波パワーモジュールの製造で使用するリードフレームの構造の一例を示 す平面図、 図 8は図 7に示すリードフレームにおける単位リードフレームパター ンの一例を示す部分拡大平面図、 図 9は図 1に示す高周波パワーモジュールの組 み立てにおけるダイボンディング状態の一例を示す部分断面図、 図 1 0は図 1に 示す高周波パワーモジュールの組み立てにおけるワイヤボンディング状態の一例 を示す部分断面図、 図 1 1は図 1に示す高周波パワーモジュールの組み立てにお ける樹脂封止後の構造の一例を示す部分断面図、 図 1 2は図 1に示す高周波パヮ 一モジュールが組み込まれた電子装置の一例である携帯電話機の回路構成を示す プロック図、 図 1 3は図 1に示す高周波パワーモジュールの携帯電話機 （電子装 置） における実装構造の一例を示す部分断面図、 図 1 4は本発明の電子装置に組 み込まれる配線基板のモジュール実装部の端子パターンの一例を示す部分平面図 、 図 1 5は図 1 4に示す配線基板に高周波パワーモジュールを搭載した際の A— A断面の構造の一例を示す断面図、 図 1 6は図 1 5に示す実装構造の封止体の一 部を切り欠いて示す平面図、 図 1 7は変形例の配線基板に高周波パワーモジユー ルを実装した際の実装構造を示す断面図、 図 1 8は他の変形例の配線基板のモジ ユール実装部の端子パターンを示す部分平面図、 図 1 9は図 1 8に示す配線基板 に高周波パワーモジュールを搭載した際の B— B断面の構造を示す断面図、 図 2 0は本発明の他の実施の形態 （実施の形態 2 ) である高周波パワーモジュールの 構造を封止体の一部を切り欠いて示す平面図、 図 2 1は本発明の他の実施の形態 (実施の形態 3 ) である高周波パヮーモジュールの構造を封止体の一部を切り欠 いて示す平面図、 図 2 2は本発明の他の実施の形態 （実施の形態 4 ) 'である高周 波パワーモジュールの構造を封止体の一部を切り欠いて示す平面図、 図 2 3は図 2 2に示す高周波パワーモジュールの構造を示す断面図、 図 2 4は実施の形態 4 の高周波パワーモジュールの変形例の構造を示す断面図、 図 2 5は本発明の他の 実施の形態 （実施の形態 5 ) である高周波パワーモジュールの構造を封止体の一 部を切り欠いて示す平面図、 図 2 6は本発明の変形例の電子装置の構造を示す模 式構成図である。 発明を実施するための最良の形態 FIG. 1 is a plan view showing a structure of a high-frequency power module which is an example of a semiconductor device according to the first embodiment of the present invention, with a part of a sealing body being cut away. FIG. 2 is a structure of a high-frequency power module shown in FIG. FIG. 3 is a plan view showing the structure of the high-frequency power module shown in FIG. 1, and FIG. Fig. 5 is a plan view showing an example of a circuit configuration of a conductor chip in a block diagram.Fig. 5 shows an example of a connection state between external electrode terminals and each circuit unit such as a low-noise amplifier of a semiconductor chip in the high-frequency power module shown in Fig. 1. FIG. 6 is a manufacturing process flow chart showing an example of an assembling procedure of the high frequency power module shown in FIG. 1, and FIG. 7 shows an example of a lead frame structure used in manufacturing the high frequency power module shown in FIG. 8 is a partially enlarged plan view showing an example of a unit lead frame pattern in the lead frame shown in FIG. 7, and FIG. 9 is an example of a die bonding state in assembling the high-frequency power module shown in FIG. FIG. 10 is a partial sectional view showing an example of a wire bonding state in assembling the high-frequency power module shown in FIG. FIG. 11 is a partial cross-sectional view showing an example of a structure after resin sealing in assembling the high frequency power module shown in FIG. 1, and FIG. 12 is an example of an electronic device incorporating the high frequency power module shown in FIG. 13 is a block diagram showing an example of a mounting structure of the high-frequency power module shown in FIG. 1 in a mobile phone (electronic device), and FIG. 14 is an electronic device of the present invention. FIG. 15 is a partial plan view showing an example of a terminal pattern of a module mounting portion of a wiring board incorporated in the device. FIG. 15 is a cross-sectional view taken along the line A—A when the high-frequency power module is mounted on the wiring board shown in FIG. FIG. 16 is a cross-sectional view showing an example, FIG. 16 is a plan view showing a part of the sealing body of the mounting structure shown in FIG. 15 cut away, and FIG. 17 is a diagram showing a case where a high-frequency power module is mounted on a wiring board of a modified example. Sectional view showing a mounting structure, 18 is a partial plan view showing a terminal pattern of a module mounting portion of a wiring board according to another modification, and FIG. 19 is a cross-sectional structure taken along a line BB when the high-frequency power module is mounted on the wiring board shown in FIG. FIG. 20 is a plan view showing a structure of a high-frequency power module according to another embodiment (Embodiment 2) of the present invention by cutting out a part of a sealing body, and FIG. FIG. 22 is a plan view showing a structure of a high-frequency power module according to another embodiment (Embodiment 3) of the present invention, in which a part of a sealing body is cut away. FIG. FIG. 23 is a plan view showing the structure of the high-frequency power module of Embodiment 4) ′, with a part of the sealing body cut away. FIG. 23 is a cross-sectional view showing the structure of the high-frequency power module shown in FIG. 22. Is a cross-sectional view showing the structure of a modification of the high-frequency power module according to Embodiment 4, and FIG. Scratch structure of another exemplary RF power module is in the form (Embodiment 5) of the sealing member FIG. 26 is a schematic configuration diagram showing a structure of an electronic device according to a modification of the present invention. BEST MODE FOR CARRYING OUT THE INVENTION
以下、 図面を参照して本発明の実施の形態を詳細に説明する。 なお、 発明の実 施の形態を説明するための全図において、 同一機能を有するものは同一符号を付 け、 その繰り返しの説明は省略する。  Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.
(実施の形態 1 )  (Embodiment 1)
図 1〜図 1 9は本発明の実施の形態 1の半導体装置の一例である高周波パワー モジュールぉよびその高周波パヮーモジュールを み込んだ無線通信装置に係わ る図である。 図 1〜図 5は高周波パワーモジュールに係わる図であり、 図 6〜図 1 1は高周波パワーモジュールの製造方法に係わる図であり、 図 1 2〜図 1 9は 無線通信装置に係わる図である。  FIGS. 1 to 19 relate to a high-frequency power module, which is an example of the semiconductor device according to the first embodiment of the present invention, and a wireless communication device incorporating the high-frequency power module. FIGS. 1 to 5 are diagrams relating to a high-frequency power module, FIGS. 6 to 11 are diagrams relating to a method of manufacturing a high-frequency power module, and FIGS. 12 to 19 are diagrams relating to a wireless communication device. .
本実施の形態 1では、 四角形状の封止体 （パッケージ） の裏面の実装面に、 タ ブおよびこのタブに連なるタブ吊りリードならびにリード （外部電極端子） が露 出する Q F N型の半導体装置に本発明を適用した例について説明する。 さらに、 前記半導体装置の一例として、 例えば、 高周波パワーモジュール 1を取り上げて 説明する。  In the first embodiment, a QFN type semiconductor device in which a tab, a tab suspension lead connected to this tab, and a lead (external electrode terminal) are exposed on a mounting surface on a back surface of a rectangular sealing body (package). An example to which the present invention is applied will be described. Further, for example, the high-frequency power module 1 will be described as an example of the semiconductor device.
Q F N型の高周波パワーモジュール 1は、 図 1および図 2に示すように、 偏平 の四角形状の絶縁性樹脂で形成される封止体 (パッケージ) 2を有している。 こ の封止体 2の内部には四角形状の半導体素子 （半導体チップ：チップ） 3が埋め 込まれている。 前記半導体チップ 3は四角形状のタブ 4のタブ表面 （主面） に接 着剤 5によって固定されている （図 2参照） 。 封止体 2の裏面 （下面） は実装さ れる面側 （実装面） となる。  As shown in FIGS. 1 and 2, the QFN type high-frequency power module 1 has a sealing body (package) 2 formed of a flat rectangular insulating resin. A rectangular semiconductor element (semiconductor chip: chip) 3 is embedded in the sealing body 2. The semiconductor chip 3 is fixed to a tab surface (principal surface) of a rectangular tab 4 with an adhesive 5 (see FIG. 2). The back surface (lower surface) of the sealing body 2 is the surface side (mounting surface) to be mounted.
封止体 2の裏面にはタブ 4およびタブ 4を支持するタブ吊りリード 6ならびに リード 7 (外部電極端子） 7の一面 （実装面 7 a ) が露出する構造となっている 。 これらタプ 4およびタブ吊りリード 6ならびにリード 7は、 高周波パワーモジ ユール 1の製造において、 パターユングした一枚の金属製 （例えば、 銅製） のリ ードフレームで形成され、 その後切断されて形成される。 従って、 本実施の形態 1ではこれらタブ 4およびタブ吊りリード 6ならびにリ ード 7の厚さは同じになっている。 しかし、 リード 7においては、 内端部分は裏 面を一定の深さエッチングして薄く形成しておくので、 この薄いリード部分の下 側には封止体 2を構成する樹脂が入り込む構造になっている。 これにより、 リー ド 7は封止体 2から脱落し難くなる。 On the back surface of the sealing body 2, the tab 4 and the tab suspension lead 6 for supporting the tab 4 and one surface of the lead 7 (external electrode terminal) 7 (the mounting surface 7a) are exposed. The tap 4, the tab suspension lead 6, and the lead 7 are formed by a single metal (for example, copper) lead frame which is putterung in the manufacture of the high-frequency power module 1, and then cut and formed. Therefore, in the first embodiment, the tabs 4, the tab suspension leads 6, and the leads 7 have the same thickness. However, in the lead 7, the inner end portion is thinned by etching the back surface to a certain depth, so that the resin constituting the sealing body 2 enters under the thin lead portion. ing. This makes it difficult for the lead 7 to fall off the sealing body 2.
タブ 4は、 その 4隅が細いタブ吊りリード 6によって支持される。 これらタブ 吊りリード 6は四角形状の封止体 2の対角線上に位置し、 四角形状の封止体 2の 各隅部に外端を臨ませている。 封止体 2は偏平の四角形体となり、 角部 （隅部） は面取り加工が施されて斜面 2 aとなっている （図 1参照） 。 タブ吊りリード 6 の外端はこの面取り部分に 0 . 1 mm以下と僅かに突出している。 この突出長さ は、 リードフレーム状態のタブ吊りリードを切断するときのプレス機械の切断型 によって決まり、 例えば、 0 . l. mm以下が選択される。  The tab 4 is supported by a tab suspension lead 6 having four narrow corners. These tab suspension leads 6 are located on a diagonal line of the rectangular sealing body 2, and the outer ends face each corner of the rectangular sealing body 2. The sealing body 2 is a flat quadrilateral, and the corners (corners) are chamfered to form a slope 2a (see FIG. 1). The outer end of the tab suspension lead 6 slightly protrudes from this chamfered portion to 0.1 mm or less. The protruding length is determined by the cutting type of the press machine when cutting the tab suspension lead in the lead frame state, and for example, 0.1 mm or less is selected.
また、 図 1に示すように、 タブ 4の周辺には、 内端をタブ 4に対面させるリー ド 7が四角形の封止体 2の各辺に沿つて所定間隔で複数配置されている。 タプ吊 りリード 6およびリード 7の外端は封止体 2の周縁にまで延在している。 すなわ ち、 リード 7およびタブ吊りリード 6は封止体 2の内外に！:つて延在することに なる。 リード 7の封止体 2からの突出長さは、 前記タブ吊りリード 6と同様にリ 一ドフレーム状態のリ一ドを切断するときのプレス機械の切断型によって決まり 、 例えば、 0 . 1 mm以下と僅かに突出する。  Further, as shown in FIG. 1, around the tab 4, a plurality of leads 7 whose inner ends face the tab 4 are arranged at predetermined intervals along each side of the rectangular sealing body 2. The outer ends of the tap suspension leads 6 and the leads 7 extend to the periphery of the sealing body 2. That is, the lead 7 and the tab suspension lead 6 are inside and outside the sealing body 2! : Will extend. The protruding length of the lead 7 from the sealing body 2 is determined by the cutting die of the press machine when cutting the lead in the lead frame state, like the tab suspension lead 6, and is, for example, 0.1 mm. It protrudes slightly as follows.
また、 封止体 2の側面は傾斜面 2 bとなっている （図 2参照） 。 この傾斜面 2 bは、 リードフレームの一面に片面モールドして封止体 2を形勢した後、 モール ド金型のキヤビティから封止体 2を抜き取る際、 抜き取りを容易にするためにキ ャビティの側面を傾斜面にした結果によるものである。 なお、 図 1は、 封止体 2 の上部を切り欠いてタブ 4、 タブ吊りリード 6、 リード 7、 半導体チップ 3など が見えるようにした模式図である。  The side surface of the sealing body 2 is an inclined surface 2b (see FIG. 2). The inclined surface 2b is formed on one surface of the lead frame by one-side molding to form the sealing body 2, and then, when the sealing body 2 is removed from the mold die cavity, the cavity is formed to facilitate the removal. This is due to the result of making the side surfaces inclined. FIG. 1 is a schematic diagram in which the upper portion of the sealing body 2 is cut away so that the tab 4, the tab suspension lead 6, the lead 7, the semiconductor chip 3, and the like can be seen.
また、 図 1および図 4に示すように、 半導体チップ 3の露出する主面には電極 端子 9が設けられている。 電極端子 9は、 半導体チップ 3の主面において、 四角 形の各辺に沿ってほぼ所定ピッチに設けられている。 この電極端子 9は導電性の ワイヤ 1 0を介してリード 7の内端側に接続されている。 タブ 4は半導体チップ 3に比較して大きく形成され、 図 8に示すように、 その 主面の中央に半導体素子固定領域である半導体素子搭載部 4 aを有するとともに 、 この半導体素子搭載部 4 aの外側、 すなわちタブ 4の周縁部分にワイヤ接続領 域 4 bを有している。 そして、 この半導体素子搭載部 4 aに半導体チップ 3が固 定される。 また、 ワイヤ接続領域 4 bには、 一端が半導体チップ 3の電極端子 9 に接続される導電性のワイヤ 10の他端が接続されている。 特に、 タブ 4に接続 されるワイヤ 10をダウンボンディングワイヤ 10 aと呼称する。 ワイヤボンデ ィング装置によつて電極端子 9とリード 7との間のワイヤボンディングおよぴ電 極端子 9とタブ 4との間のワイヤボンディングを行うことから、 ワイヤ 10もダ ゥンボンディングワイヤ 10 aも同じ材質のものである。 Further, as shown in FIGS. 1 and 4, the exposed main surface of the semiconductor chip 3 is provided with an electrode terminal 9. The electrode terminals 9 are provided on the main surface of the semiconductor chip 3 at substantially a predetermined pitch along each side of the rectangle. The electrode terminal 9 is connected to the inner end of the lead 7 via a conductive wire 10. The tab 4 is formed larger than the semiconductor chip 3, and has a semiconductor element mounting portion 4 a which is a semiconductor element fixing region in the center of the main surface as shown in FIG. Outside, i.e., on the periphery of the tab 4, has a wire connection area 4b. Then, the semiconductor chip 3 is fixed to the semiconductor element mounting portion 4a. The other end of the conductive wire 10 whose one end is connected to the electrode terminal 9 of the semiconductor chip 3 is connected to the wire connection region 4b. In particular, the wire 10 connected to the tab 4 is called a down bonding wire 10a. Since the wire bonding device performs wire bonding between the electrode terminal 9 and the lead 7 and wire bonding between the electrode terminal 9 and the tab 4, both the wire 10 and the down bonding wire 10a are used. It is of the same material.
ダウンボンディング構造の採用の目的は、 一般的にはタブ 4を利用した半導体 チップ内の各回路部のグランド電位 （第 1の電位） の共通化である。 タブ 4を共 通のグランド端子とし、 このタブ 4と、 グランド電極端子となる多くの電極端子 9とをワイヤ 10を介して接続することによって、 封止体 2の周囲に沿って並ぶ 外部電極端子であるリード 7 (ピン） の数を少なくし、 リード数低減による封止 体 2の小型^ [匕を図ることができる。 これは半導体装置である高周波パワーモジュ ール 1の小型化に繋がる。  The purpose of adopting the down bonding structure is to commonly use the tab 4 to share the ground potential (first potential) of each circuit portion in the semiconductor chip. The tab 4 is used as a common ground terminal, and the tab 4 and many electrode terminals 9 serving as ground electrode terminals are connected via wires 10 so that the external electrode terminals arranged along the periphery of the sealing body 2 Therefore, the number of leads 7 (pins) can be reduced, and the size of the sealing body 2 can be reduced by reducing the number of leads. This leads to downsizing of the high-frequency power module 1, which is a semiconductor device.
次に、 本実施の形態 1の高周波パワーモジュール 1に搭載される半導体チップ 3の回路構成について説明する。 図 4は、 半導体チップ 3における各回路部の配 置を示す模式的レイアウト図である。 半導体チップ 3の主面には、 辺に沿って電 極端子 （パッド） 9が配置されている。 そして、 これら電極端子 9の内側に領域 を分けて各回路部が配置されている。 図 4に示すように、 半導体チップ 3の中央 には ADCノ DAC&DCオフセット用制御論理回路部 35が配置され、 その左 側にはミキサ 26 , 64と 3個の L N A (低雑音増幅器） 24が並び、 上側には RFVCO (第 2の回路部） 44が位置し、 右側には上から下に掛けて RFシン セサイザ （第 2の回路部） 41、 VCXO (第 2の回路部） 50、 I Fシンセサ ィザ （第 2の回路部） 42、 I FVC045が並ぴ、 下側には TXVCO (第 2 の回路部） 67が位置している。  Next, a circuit configuration of the semiconductor chip 3 mounted on the high-frequency power module 1 according to the first embodiment will be described. FIG. 4 is a schematic layout diagram showing the arrangement of each circuit unit in the semiconductor chip 3. Electrode terminals (pads) 9 are arranged on the main surface of the semiconductor chip 3 along the sides. Each circuit portion is arranged inside the electrode terminals 9 in a divided area. As shown in FIG. 4, in the center of the semiconductor chip 3, an ADC control circuit for DAC and DC offset 35 is arranged, and on the left side, mixers 26 and 64 and three LNAs (low noise amplifiers) 24 are arranged. The RFVCO (second circuit section) 44 is located on the upper side, and the RF synthesizer (second circuit section) 41, VCXO (second circuit section) 50, IF synthesizer (The second circuit part) 42 and IFVC045 are arranged side by side, and the TXVCO (the second circuit part) 67 is located below.
また、 図 5は、 各回路部 （第 1の回路部および第 2の回路部） とその電極端子 9との関係、 電極端子 9とリード 7のワイヤ 10による結線状態を示す。 ワイヤ 10は電極端子 9とリード 7を結線するワイヤ 10と、 電極端子 9とタブ 4を結 線するダウンボンディングワイヤ 10 aが示されている。 Fig. 5 shows each circuit section (first and second circuit sections) and their electrode terminals. 9 shows the connection with the electrode terminal 9 and the connection state of the lead 7 with the wire 10. The wire 10 includes a wire 10 connecting the electrode terminal 9 and the lead 7, and a down bonding wire 10a connecting the electrode terminal 9 and the tab 4.
特定回路部 1 1 (第 1の回路部） である 3個の LNA24に着目すると、 外付 け部品である帯域通過フィルタ 23 (図 12参照） と繋がる予定のリード 7、 す なわち S i g n a 1と左側に記載されたリード （第 1のリード） 7と、 LNA2 4の信号用の電極端子 （第 1の電極端子） 9とがワイヤ 10を介して接続されて いる。 電極端子 9からワイヤ 10を介してリード 7に至る信号配線は 1つの LN A 24に対して 2本ずつ設けられ、 この 2本の信号配線の両側は、 特定回路部 1 1である LNA 24のグランド用の電極端子 （第 2の電極端子） 9がワイヤ 10 を介してグランド用のリード 7 (第 2のリードであり、 図中 GNDと左側に記載 されたリード 7 ) に接続されてグランド配線が形成されている。  Focusing on the three LNAs 24, which are the specific circuit section 1 1 (first circuit section), lead 7, which is to be connected to the external component band-pass filter 23 (see Fig. 12), that is, S igna 1 The lead (first lead) 7 described on the left and the electrode terminal (first electrode terminal) 9 for signal of the LNA 24 are connected via the wire 10. Two signal lines from the electrode terminal 9 to the lead 7 via the wire 10 are provided for each LNA 24, and both sides of these two signal lines are connected to the LNA 24, which is the specific circuit section 11. The ground electrode terminal (second electrode terminal) 9 is connected to the ground lead 7 (second lead, which is the GND and the lead 7 shown on the left side in the figure) via the wire 10 and is connected to the ground wiring. Is formed.
その際、 本実施の形態 1の高周波パワーモジュール 1では、 2本の信号配線の 両側のダランド用のリード （第 2のリード） 7は、 固定電位が供給されるもので あり、 前記固定電位の一例としてグランド電位の場合を表している。  At that time, in the high-frequency power module 1 of the first embodiment, the lead (second lead) 7 for duland on both sides of the two signal wires is supplied with a fixed potential, and As an example, the case of a ground potential is shown.
これにより、 隣接する他の V C Oなどの第 2の回路部のリード 7と LNA24 のリード 7の^が固定電位 （ここでは、 固定されたグランド電位） のリード 7に よって電磁シールドされる。 また、 隣接する LNA24同士も固定電位のリード 7によつて電磁シーノレドされる。  As a result, the lead 7 of the second circuit portion such as another adjacent VCO and the lead 7 of the LNA 24 are electromagnetically shielded by the lead 7 having a fixed potential (here, a fixed ground potential). The adjacent LNAs 24 are also electromagnetically shielded by the fixed potential leads 7.
また、 図 12に示すように、 アンテナ 20から入ってくる微弱信号を増幅する LNA24に比較して、 ベースバンドチップ 22から出力される電気信号を処理 する送信系の各回路部 （例えば、 オフセット PLL、 TXVC067など） にお いては、 その電気信号が前記微弱信号に比較して大きいために、 グランド電位の 変動やクロストークによるノイズにより強いという特性を持つ。 そこで、 送信系 の回路部へのグランド電位の供給は、 各 VCOなどとタブ 4を介して共通にする ことにより、 リード 7の数を減らす事ができ、 高周波パワーモジュール 1 (半導 体装置） の小型化を図ることができる。  In addition, as shown in FIG. 12, each circuit unit (for example, offset PLL) of the transmission system that processes the electric signal output from the baseband chip 22 is compared with the LNA 24 that amplifies the weak signal coming from the antenna 20. , TXVC067, etc.), since the electric signal is larger than the weak signal, the electric signal has a characteristic that it is more resistant to noise due to fluctuations in ground potential and crosstalk. Therefore, the supply of the ground potential to the circuit section of the transmission system is made common to each VCO and the like via the tab 4, so that the number of leads 7 can be reduced, and the high-frequency power module 1 (semiconductor device) Can be reduced in size.
さらに、 LNA 24は、 半導体チップ 3の主面上に形成された配線間でのク口 ストークによる信号の劣化を防ぐために、 例えば、 PGA28 (図 12参照） な ど、 L NA 2 4によって増幅された信号を扱う回路、 または送信系の回路などと 比較して前記配線の長さが短くなる様に、 電極端子 9のより近くに配置するのが 好ましい。 Further, the LNA 24 is, for example, a PGA28 (see FIG. 12) to prevent signal deterioration due to crosstalk between wirings formed on the main surface of the semiconductor chip 3. However, it is preferable to dispose it closer to the electrode terminal 9 so that the length of the wiring is shorter than that of a circuit that handles the signal amplified by the LNA 24 or a transmission circuit.
次に、 本実施の形態 1の高周波パワーモジュール 1は、 図 3に示すように、 各 リード 7とリード 7の間、 およびリード 7とタブ吊りリード 6との間には封止体 2を形成する際発生するレジンバリが存在している。 このレジンパリ部分は、 高 周波パワーモジュール 1の製造において、 図 7に示すリードフレーム 1 3の一面 に片面モールドして封止体 2を形成する際発生するものである。  Next, in the high-frequency power module 1 of the first embodiment, as shown in FIG. 3, a sealing body 2 is formed between each lead 7 and the lead 7 and between the lead 7 and the tab suspension lead 6. There are resin burrs that occur when performing. The resin paris part is generated when the sealing body 2 is formed by performing single-side molding on one surface of the lead frame 13 shown in FIG.
モールド後、 不要リードフレーム部分を切断するが、 この際のリード 7やタブ 吊りリード 6の切断時に同時にレジンパリも切断されるため、 レジンパリの外縁 はリード 7の縁やタブ吊りリード 6の縁と一緒になり、 一部のレジンパリが各リ ード 7とリード 7の間、 およびリード 7とタブ吊りリード 6との間に残留するこ とになる。  After molding, the unnecessary lead frame part is cut, but the resin paris is also cut at the same time when the lead 7 and the tab suspending lead 6 are cut, so the outer edge of the resin paris is the same as the edge of the lead 7 and the tab suspending lead 6. As a result, some resin paris remains between each lead 7 and the lead 7 and between the lead 7 and the tab suspension lead 6.
また、 本実施の形態 1では封止体 2の裏面はタプ 4、 タブ吊りリード 6および リード 7の裏面 （実装面） よりも引っ込んだ構造になっている。 これは、 トラン スファモールドにおける片面モールドにおいて、 モールド金型の上下型間に樹脂 製のシートを張り、 このシートにリードフレーム 1 3の一面が接触するようにし てモールドを行うことから、 シートがリードフレーム 1 3の隙間で食い込むよう になるため、 封止体 2の裏面は引っ込む形になる。  In the first embodiment, the back surface of the sealing body 2 has a structure in which the back surface (mounting surface) of the tap 4, the tab suspension lead 6, and the lead 7 is recessed. This is because, in one-sided transfer molding, a resin sheet is placed between the upper and lower dies of the mold, and molding is performed so that one surface of the lead frame 13 is in contact with this sheet. Since the sealing body 2 comes into the gap between the frames 13, the back surface of the sealing body 2 is retracted.
また、 トランスファモールドによる片面モールド後、 リードフレーム 1 3の表 面に表面実装用のメツキ膜を形成する。 このため、 高周波パワーモジュール 1の 封止体 2の裏面に露出するタブ 4、 タブ吊りリード 6およびリード 7の表面は、 図示はしないがメツキ膜を有することになる。  After one-side molding by transfer molding, a plating film for surface mounting is formed on the surface of the lead frame 13. Therefore, the surfaces of the tab 4, the tab suspension lead 6, and the lead 7 exposed on the back surface of the sealing body 2 of the high-frequency power module 1 have a plating film (not shown).
このようにリード 7やタブ吊りリード 6の裏面である実装面が突出し、 封止体 2の裏面が引っ込むオフセット構造では、 実装基板 8 0 (図 1 3参照） などの配 線基板に高周波パワーモジュール 1を表面実装する場合、 半田 8 3の濡れ領域が 特定されるため半田実装が良好となる特長がある。  In this way, with the offset structure in which the mounting surface that is the back surface of the lead 7 and the tab suspension lead 6 protrudes and the back surface of the sealing body 2 is retracted, the high-frequency power module When 1 is surface-mounted, the wet area of the solder 83 is specified, so that there is a feature that the solder mounting is good.
次に、 本実施の形態 1の高周波パワーモジュール 1の製造方法について、 図 6 〜図 1 1を参照しながら説明する。 図 6のフローチャートに示すように、 高周波 パワーモジュール 1は、 リードフレーム準備 （S 1 0 1 ) 、 チップボンディングNext, a method of manufacturing the high-frequency power module 1 according to the first embodiment will be described with reference to FIGS. As shown in the flowchart of Fig. 6, high frequency For power module 1, lead frame preparation (S101), chip bonding
( S 1 0 2 ) 、 ワイヤボンディング （S 1 0 3 ) 、 封止 （モールド： S 1 0 4 ) 、 メツキ処理 ( S 1 0 5 ) 、 不要リードフレーム切断除去 （S 1 0 6 ) の各工程 を経て製造される。 (S102), wire bonding (S103), sealing (mold: S104), plating (S105), and unnecessary lead frame cutting and removal (S106) It is manufactured through
図 7は本実施の形態 1による Q F N型の高周波パワーモジュール 1を製造する 際使用するマトリクス構成のリードフレーム 1 3の模式的平面図である。  FIG. 7 is a schematic plan view of a lead frame 13 having a matrix configuration used when manufacturing the QFN type high-frequency power module 1 according to the first embodiment.
このリードフレーム 1 3は、 単位リードフレームパターン 1 4が X方向に沿つ て 2 0行、 Y方向に沿って 4列配置され、 1枚のリードフレーム 1 3から 8 0個 の高周波パワーモジュール 1を製造することができる。 リードフレーム 1 3の両 側には、 リードフレーム 1 3の搬送や位置決めなどに使用するガイド孔 1 5 a , 1 5 b , 1 5 cが設けられている。  This lead frame 13 has unit lead frame patterns 14 arranged in 20 rows along the X direction and 4 columns along the Y direction. From one lead frame 13 to 80 high frequency power modules 1 Can be manufactured. Guide holes 15 a, 15 b, and 15 c used for transporting and positioning the lead frame 13 are provided on both sides of the lead frame 13.
また、 各列の左側には、 トランスファモールド時、 ランナーが位置する。 そこ でランナー硬化レジンをェジェクタ一ピンの突き出しによってリードフレーム 1 On the left side of each row, runners are located during transfer molding. There, the runner-cured resin is ejected by one pin ejector lead frame 1
3から引き剥がすため、 ェジェクタ一ピンが貫通できるェジエタターピン孔 1 6 が設けられている。 また、 このランナーから分岐し、 キヤビティに流れるゲート 部分で硬化したゲート硬化レジンをェジェクタ一ピンの突き出しによってリード フレーム 1 3から引き剥がすため、 ェジェクタ一ピンが貫通できるェジェクタ一 ピン孔 1 7が設けられている。 In order to peel off the ejector from 3, the ejector pin hole 16 through which the ejector pin can penetrate is provided. In addition, an ejector pin hole 17 through which the ejector pin can penetrate is provided because the gate cured resin that is branched from the runner and cured at the gate portion flowing into the cavity is peeled off from the lead frame 13 by protruding the ejector pin. ing.
図 8は単位リードフレームパターン 1 4の一部を示す平面図である。 単位リー ドフレームパターン 1 4は、 実際に製造するパターンであることから、 模式図で ある図 1や図 2などとは必ずしも一致しなレ、部分が有る。  FIG. 8 is a plan view showing a part of the unit lead frame pattern 14. Since the unit lead frame pattern 14 is a pattern to be actually manufactured, there are portions and portions that do not always match the schematic diagrams of FIG. 1 and FIG.
単位リードフレームパターン 1 4は矩形枠状の枠部 1 8を有している。 この枠 部 1 8の 4隅からタプ吊りリード 6が延在し、 中央のタブ 4を支持するパターン となっている。 枠部 1 8の各辺の内側から内方に向かって複数のリード 7が延在 し、 その内端はタプ 4の外周縁に近接している。 タブ 4およびリード 7の主面に は、 チップボンディングやワイヤボンディングのために図示しないメツキ膜が設 けられている。  The unit lead frame pattern 14 has a rectangular frame 18. Tap suspension leads 6 extend from the four corners of the frame portion 18 to support the center tab 4. A plurality of leads 7 extend inward from the inside of each side of the frame portion 18, and the inner ends thereof are close to the outer peripheral edge of the tap 4. A plating film (not shown) is provided on the main surfaces of the tabs 4 and the leads 7 for chip bonding and wire bonding.
また、 リード 7はその先端側裏面は、 ハーフエッチングされて薄くなつている (図 2参照） 。 なお、 リード 7やタブ 4などは、 その周縁が、 主面の幅が裏面の 幅よりも広くなるような斜めの面とし、 逆台形断面に形成して封止体 2から抜け 難くする構造としてもよい。 これは、 エッチングやプレスによっても製造するこ とができる。 The lead 7 has a rear surface on the tip side that is half-etched and thinned (see FIG. 2). Note that the lead 7 and tab 4 have a peripheral edge whose main surface width is The structure may be an oblique surface that is wider than the width, and may be formed in an inverted trapezoidal cross section to make it difficult for the sealing body 2 to come off. It can also be manufactured by etching or pressing.
また、 図 8に示すように、 タブ 4の主面において、 中央の四角形領域は半導体 素子搭載部 4 a (二点鎖線枠で囲まれる領域） となり、 その外側の領域はワイヤ 接続領域 4 bとなる。  As shown in FIG. 8, on the main surface of the tab 4, the central square region is a semiconductor element mounting portion 4a (a region surrounded by a two-dot chain line frame), and the outer region is a wire connection region 4b. Become.
このようなリードフレーム 1 3を準備した後、 図 9に示すように、 各単位リー ドフレームパターン 1 4のタブ 4の半導体素子搭載部 4 aに接着剤 5を介して半 導体チップ 3を固定 （チップボンディング） する （S 1 0 2 ) 。  After preparing such a lead frame 13, as shown in FIG. 9, the semiconductor chip 3 is fixed to the semiconductor element mounting portion 4 a of the tab 4 of each unit lead frame pattern 14 via the adhesive 5. (Chip bonding) is performed (S102).
その後、 図 1 0に示すように、 ワイヤボンディングを行い、 半導体チップ 3の 電極端子 9とリード 7の先端を導電性のワイヤ 1 0で接続するとともに、 所定の 電極端子 9とタブ 4のワイヤ接続領域 4 bとを導電性のダウンボンディングワイ ャ 1 0 aで接続する （S 1 0 3 ) 。 ワイヤ 1 0やダウンボンディングワイヤ 1 0 aは、 例えば金線を使用する。  Thereafter, as shown in FIG. 10, wire bonding is performed to connect the electrode terminals 9 of the semiconductor chip 3 to the tips of the leads 7 with conductive wires 10 and to wire-connect the predetermined electrode terminals 9 and the tabs 4. The region 4b is connected with the conductive down bonding wire 10a (S103). As the wire 10 and the down bonding wire 10a, for example, a gold wire is used.
ワイヤボンディング後、 常用のトランスファモールドによる片面モールドを行 い、 リードフレーム 1 3の主面に図 1 1に示す絶縁性樹脂による封止体 2を形成 する （ S 1 0 4 ) 。 封止体 2はリードフレーム 1 3の主面側の半導体チップ 3、 リード 7などを被う。 図 8において、 二点鎖線枠で示す部分が封止体 2が形成さ れる領域である。  After the wire bonding, single-sided molding is performed by a common transfer mold, and a sealing body 2 made of an insulating resin shown in FIG. 11 is formed on the main surface of the lead frame 13 (S104). The sealing body 2 covers the semiconductor chip 3 and the leads 7 on the main surface side of the lead frame 13. In FIG. 8, a portion indicated by a two-dot chain line frame is a region where the sealing body 2 is formed.
その後、 図示はしないが、 メツキ処理を行う （S 1 0 5 ) 。 この結果、 リード フレーム 1 3の裏面には図示しないメツキ β莫が形成される。 このメツキ膜は、 高 周波パワーモジュール 1の表面実装時の接合材として使用されるものであり、 例 えば、 半田メツキ膜である。 前記メツキ膜を形成する工程に代えて、 予めリード フレーム 1 3の表面全面に P dメツキが施された物を使用しても良く、 その際、 特に P dメツキされたリードフレーム 1 3を用いる場合には前記封止後のメツキ 工程を省略することができ、 製造工程の簡略化をし、 製造コストを削減すること ができる。  Thereafter, although not shown, a plating process is performed (S105). As a result, an unillustrated plating β is formed on the back surface of the lead frame 13. This plating film is used as a bonding material at the time of surface mounting of the high-frequency power module 1, and is, for example, a solder plating film. Instead of the step of forming the plating film, a material in which Pd plating is applied to the entire surface of the lead frame 13 in advance may be used.In this case, the lead frame 13 with Pd plating is particularly used. In this case, the plating step after the sealing can be omitted, the manufacturing process can be simplified, and the manufacturing cost can be reduced.
その後、 不要なリードフレーム部分を切断除去し （S 1 0 6 ) 、 図 1に示すよ うな高周波パワーモジュール 1を製造する。 図 8に示す二点鎖線枠の封止体 2の 僅か外側で、 図示しないプレス機械の切断型によってリード 7およびタプ吊りリ ード 6を切断する。 切断型の構造により、 リード 7およびタブ吊りリード 6は封 止体 2から僅か外れた位置で切断するが、 この外れた位置の封止体 2からの距離 は、 例えば 0 . 1 mm以下とされる。 リード 7およびタブ吊りリード 6の封止体 2からの突出長さは、 弓 Iつ掛かり防止などの点では短い程よい。 この突出長さは プレス機械の切断型の変更で 0 . 1 mm以上では自由に選択できる。 Thereafter, unnecessary lead frame portions are cut and removed (S106), and the high-frequency power module 1 as shown in FIG. 1 is manufactured. As shown in FIG. Slightly outside, the lead 7 and the tap suspension lead 6 are cut by a cutting die of a press machine (not shown). Due to the cutting type structure, the lead 7 and the tab suspension lead 6 are cut at a position slightly deviated from the sealing body 2, but the distance from the sealing body 2 at the deviated position is, for example, 0.1 mm or less. You. The projecting length of the lead 7 and the tab suspension lead 6 from the sealing body 2 is preferably as short as possible in terms of preventing the bow I from being hooked. The protruding length can be freely selected at 0.1 mm or more by changing the cutting die of the press machine.
ここで、 高周波パワーモジュール 1の各部の寸法の一例を挙げる。 リードフレ ーム 1 3 (タブ 4、 タブ吊りリード 6、 リード 7 ) の厚さは 0 . 2 mm、 半導体 チップ 3の厚さは 0 . 2 8 mm、 高周波パワーモジュール 1の厚さは 1 . O mm 、 リード 7の幅は 0 . 2 mm、 リード 7の長さは 0 . 5 mm、 タブ 4のワイヤ接 続箇所 （点） は搭載された半導体チップ 3の端から 1 . O mm、 また、 タブ 4と リード 7のとの間隔は 0 . 2 mmである。  Here, an example of the dimensions of each part of the high-frequency power module 1 will be described. Lead frame 13 (tab 4, tab suspension lead 6, lead 7) has a thickness of 0.2 mm, semiconductor chip 3 has a thickness of 0.28 mm, and high frequency power module 1 has a thickness of 1.0 O. mm, the width of the lead 7 is 0.2 mm, the length of the lead 7 is 0.5 mm, and the wire connection point (point) of the tab 4 is 1.0 mm from the end of the mounted semiconductor chip 3. The distance between the tab 4 and the lead 7 is 0.2 mm.
なお、 従来の高周波パワーモジュールでは、 発振器などの高周波信号を出力す る回路部で、 先に説明したようにグランド電位の変動によってクロストークが発 生し、 それぞれの回路部での出力変動や信号波形の歪みが発生するおそれがある 。 また、 デュアノレパンドやトリプルパンドなど複数の通信回路を有する高周波パ ヮーモジュールにおいては、 動作中の通信回路の影響で動作させていない通信回 路に誘起電流が発生し、 この誘起電流が雑音として動作中の通信回路に入り込む おそれがある。  In conventional high-frequency power modules, crosstalk occurs due to fluctuations in ground potential as described above in the circuit section that outputs high-frequency signals, such as oscillators. Waveform distortion may occur. In a high-frequency power module having a plurality of communication circuits such as a dual-band and a triple band, an induced current is generated in a communication circuit that is not operated due to the effect of the operating communication circuit, and the induced current is generated as noise during operation. May enter the communication circuit.
さらに、 入力信号配線同士のクロストークによってもそれぞれの回路部での出 力変動や信号波形の歪みが発生するおそれがあり、 特に入力信号の小さいアンテ ナからの外部信号入力用リ一ドにおいては、 隣接するリ一ド間でのクロストーク の影響を極力避ける必要が有る。  In addition, crosstalk between input signal wirings may cause output fluctuations and signal waveform distortion in the respective circuit sections. Particularly, in the case of an external signal input lead from an antenna with a small input signal, However, it is necessary to minimize the influence of crosstalk between adjacent leads.
そこで、 本実施の形態 1の高周波パワーモジュール 1では、 図 5に示すように 、 第 1の回路部である特定回路部 1 1に外部信号を伝達する導電性のワイヤ 1 0 の両側に、 例えばグランド電位などの固定電位が供給される導電性のワイヤ 1 0 が配置されている。  Thus, in the high-frequency power module 1 of the first embodiment, as shown in FIG. 5, for example, on both sides of the conductive wire 10 for transmitting an external signal to the specific circuit unit 11 as the first circuit unit, for example, A conductive wire 10 to which a fixed potential such as a ground potential is supplied is arranged.
すなわち、 図 5に示す高周波パワーモジュール 1において、 L NA (低雑音増 幅器） 2 4の電極端子 9からワイヤ 1 0を介してリード 7に至る信号配線は、 そ の両側にダランド電位などの固定電位が供給される導電性のワイヤ 1 0が配置さ れており、 これによつて、 L NA 2 4の信号配線は電磁シールドされ、 その結果 、 前記信号配線はクロストークを受け難くなる。 なお、 固定電位は、 グランド電 位に限定されるものではなく、 固定された電位であればよい。 That is, in the high-frequency power module 1 shown in FIG. 5, the signal wiring from the electrode terminal 9 of the LNA (low noise amplifier) 24 to the lead 7 via the wire 10 is A conductive wire 10 to which a fixed potential such as a daland potential is supplied is disposed on both sides of the LNA 24, whereby the signal wiring of the LNA 24 is electromagnetically shielded. As a result, the signal wiring is It is hard to receive crosstalk. Note that the fixed potential is not limited to the ground potential, but may be any fixed potential.
ここで、 本実施の形態 1における高周波パワーモジュール 1は、 例えば、 携帯 電話機のトリプルバンド用の高周波パワーモジュールであることから、 図 5に示 すように特定回路部 1 1は L N A (低雑音増幅器） 2 4であり、 力つトリプルバ ンドであることから、 アンテナ 2 0 (図 1 2参照） に繋がる L NA 2 4も 3個配 置されている。  Here, since the high-frequency power module 1 in the first embodiment is, for example, a high-frequency power module for a triple band of a mobile phone, the specific circuit unit 11 is an LNA (low-noise amplifier) as shown in FIG. ) 24, which is a triple band, three LNAs 24 connected to antenna 20 (see Fig. 12) are also arranged.
単一の L NA 2 4が本発明で言う狭義の特定回路部 1 1となる。 すなわち、 各 L NA 2 4のアンテナ 2 0からの入力信号配線は、 図 5に示すように、 それぞれ 2本となっている。 そして、 この 2本の信号配線を電磁シールドするために、 2 本の信号用リードと他の信号用リードとの間、 好ましくは 2本の信号用リ一ドの 両側にそれぞれ固定電位 （本実施の形態 1ではグランド電位） のリード 7 (ワイ ャ 1 0 ) を酉己置している。  The single LNA 24 becomes the specific circuit section 11 in the narrow sense of the present invention. That is, as shown in FIG. 5, the number of input signal wires from the antenna 20 of each LNA 24 is two. Then, in order to electromagnetically shield the two signal lines, a fixed potential is provided between the two signal leads and the other signal leads, preferably on both sides of the two signal leads. In the first embodiment, the lead 7 (wire 10) of the ground potential) is placed on the rooster.
なお、 入力信号配線を 2本にして差動入力構成にすると、 入力信号配線の 2本 に同程度のクロストークによる影響が出てノイズ （クロストーク） を相殺 （キヤ ンセル） することができる。 ここでは、 図 5に示すように、 3個の L NA 2 4を 囲んだ矩形枠部分を広義の特定回路部 1 1とする。  If two input signal lines are used to make a differential input configuration, noise (crosstalk) can be canceled out (cancelled) due to the same effect of crosstalk on the two input signal lines. Here, as shown in FIG. 5, a rectangular frame portion surrounding three LNAs 24 is defined as a specific circuit section 11 in a broad sense.
この特定回路部 1 1では、 半導体チップ 3において、 他の回路部から絶縁分離 された領域に各 L NA 2 4が形成されている。 そして、 各 L NA 2 4のグランド 電位は共通になっている。 これは、 デュアル通信システム、 トリプル通信システ ムでは、 一つの通信システム （通信系） を使用している間、 残りの通信システム はアイドリング状態となっていることから、 アイドリング状態になっている通信 システムに属する L NA 2 4によるグランド電位に対する影響が小さいため、 各 々別個の通信システムに属する L N A同士のグランド電極おょぴグランド配線を 共通化しても、 お互いに及ぼす悪影響が小さいからである。 し力 し、 必要ならば 、 各 L NAごとにアイソレーションを施して、 各 L NAのグランド電位を独立と させる構成でもよい。 次に、 本実施の形態 1の電子装置の構造について説明する。 本実施の形態 1の 電子装置は、 本実施の形態 1の高周波パワーモジュール 1が搭載された実装構造 を含むものであり、 例えば、 携帯電話機などの無線通信装置 69である。 In the specific circuit section 11, each LNA 24 is formed in a region of the semiconductor chip 3 which is insulated from other circuit sections. The ground potential of each LNA 24 is common. This is because in a dual communication system or a triple communication system, one communication system (communication system) is used, and the remaining communication systems are in an idle state. This is because the influence on the ground potential by the LNA 24 belonging to the LNA 24 is small, and even if the ground electrodes and the ground wiring of the LNAs belonging to the respective separate communication systems are shared, the adverse effects on each other are small. However, if necessary, the configuration may be such that isolation is performed for each LNA so that the ground potential of each LNA is independent. Next, the structure of the electronic device according to the first embodiment will be described. The electronic device of the first embodiment includes a mounting structure on which the high-frequency power module 1 of the first embodiment is mounted, and is, for example, a wireless communication device 69 such as a mobile phone.
図 13は本実施の形態 1の半導体装置 （高周波パワーモジュール） 1の携帯電 話機における実装状態の基本構造を示す模式的断面図である。  FIG. 13 is a schematic cross-sectional view showing a basic structure of a semiconductor device (high-frequency power module) 1 according to the first embodiment mounted on a portable telephone.
無線通信装置 69 (図 12参照） である携帯電話機の実装基板 （配線基板） 8 0の主面には高周波パワーモジュール 1を搭載するために、 高周波パワーモジュ ール 1のリード 7およびタブ 4に対応して配線に連なるランド 8 1およびタブ接 続用端子であるタブ固定部 82が設けられている。 そこで、 高周波パワーモジュ ール 1のリード 7およびタブ 4が前記ランド 81およびタプ固定部 82に一致し て重なるように高周波パワーモジュール 1を位置決めして載置する。 そして、 こ の状態で高周波パワーモジュール 1のリード 7およびタブ 4の裏面に予め形成し ておいた半田メツキ膜を一時的に溶融 （リフロー） してリード 7およびタブ 4を 半田 83で接続 （実装） する。  To mount the high-frequency power module 1 on the main surface of the mounting board (wiring board) 80 of the mobile phone, which is the wireless communication device 69 (see FIG. 12), the lead 7 and the tab 4 of the high-frequency power module 1 are mounted. Correspondingly, a land 81 connected to the wiring and a tab fixing portion 82 as a tab connection terminal are provided. Therefore, the high-frequency power module 1 is positioned and mounted so that the lead 7 and the tab 4 of the high-frequency power module 1 coincide with and overlap the land 81 and the tap fixing portion 82. Then, in this state, the solder plating film previously formed on the back surfaces of the leads 7 and the tabs 4 of the high-frequency power module 1 is temporarily melted (reflowed), and the leads 7 and the tabs 4 are connected with the solder 83 (mounting). )
ここで、 トリプルパンド構成の携帯電話機の回路構成 （機能構成） について図 12を参照しながら簡単に説明する。 すなわち、 この携帯電話機は、 例えば、 9 00MHz帯の GSM通信方式と、 180 OMHz帯の DCS 1800通信方式 と、 190 OMH z帯の P C S 1900通信方式の信号処理を行うことができる 図 12のプロック図では、 アンテナ 20にアンテナスィッチ 21を介して接続 する送信系と、 受信系とを示しており、 送信系おょぴ受信系はいずれもベースバ ンドチップ 22に接続されるものである。  Here, a circuit configuration (functional configuration) of a mobile phone having a triple band configuration will be briefly described with reference to FIG. That is, this mobile phone can perform, for example, signal processing of the GSM communication system of the 900 MHz band, the DCS 1800 communication system of the 180 OMHz band, and the PCS 1900 communication system of the 190 OMHz band. 1 shows a transmission system connected to the antenna 20 via the antenna switch 21 and a reception system. Both the transmission system and the reception system are connected to the baseband chip 22.
受信系は、 アンテナ 20、 アンテナスィッチ 21， このアンテナスィッチ 21 に並列に接続される 3個の帯域通過フィルタ 23、 前記帯域通過フィルタ 23に それぞれ接続される低雑音増幅器 （LNA) 24、 前記 3個の LNA24に接続 されかつ並列に接続される可変増幅器 25を有する。 この 2つの可変増幅器 25 には、 それぞれミキサ 26、 ローパスフィルタ 27、 PGA28、 ローパスフィ ノレタ 29、 PGA30、 ローパスフィノレタ 31、 PGA32、 ローパスフィノレタ 33、 復調器 34が接続される。 PGA28、 PGA30、 PGA 32は ADC ZDAC&DCオフセット用制御論理回路部 35によって制御される。 また、 2 つのミキサ 26は 90度位相変^^ 40で位相制御される。 The receiving system includes an antenna 20, an antenna switch 21, three band-pass filters 23 connected in parallel to the antenna switch 21, a low-noise amplifier (LNA) 24 connected to the band-pass filter 23, and the three And a variable amplifier 25 connected in parallel to the LNA 24. The two variable amplifiers 25 are connected to a mixer 26, a low-pass filter 27, a PGA 28, a low-pass finoleta 29, a PGA 30, a low-pass finoleta 31, a PGA 32, a low-pass finoleta 33, and a demodulator 34, respectively. PGA28, PGA30, PGA32 are ADC It is controlled by the ZDAC & DC offset control logic circuit 35. The two mixers 26 are phase-controlled with a 90-degree phase change ^^ 40.
図 12において、 90度位相変換器 40および 2つのミキサ 26によって構成 される I/Q変調器は、 各パンド帯域に対応するために、 3つの LNA2.4に対 応してそれぞれ設けられるが、 図 12においては、 簡略化のために 1つにまとめ て書いてある。  In FIG. 12, an I / Q modulator constituted by a 90-degree phase converter 40 and two mixers 26 is provided for each of three LNAs 2.4 in order to correspond to each band band. In FIG. 12, they are grouped together for simplicity.
半導体チップ 3には、 信号処理 I Cとして RFシンセサイザ 41および I F ( Intermediate) シンセサイザ 42からなるシンセサイザが設けられている。 RF シンセサイザ 41はバッファ 43を介して RFVCO44に接続され、 RF VC O 44が RFローカル信号を出力するように制御する。 バッファ 43には、 直列 に 2つのローカル信号用分周器 37， 38が接続され、 それぞれの出力端にはス イッチ 48, 49が接続されている。 RFVCO44から出された RFローカル 信号はスィツチ 48の切替えによって 90度位相変換器 40に入力される。 この R Fロー力ル信号によって 90度位相変換器 40はミキサ 26を制御する。  The semiconductor chip 3 is provided with a synthesizer including an RF synthesizer 41 and an IF (Intermediate) synthesizer 42 as a signal processing IC. The RF synthesizer 41 is connected to the RFVCO 44 via the buffer 43, and controls the RF VCO 44 to output an RF local signal. Two local signal frequency dividers 37 and 38 are connected to the buffer 43 in series, and switches 48 and 49 are connected to their output terminals. The RF local signal output from the RFVCO 44 is input to the 90-degree phase converter 40 by switching the switch 48. The 90-degree phase converter 40 controls the mixer 26 according to the RF signal.
RFVC044の信号出力モードは Rxモードの場合、 03]^では3780〜 3840MHz、 DC Sでは 3610〜3760MHz、 〇3では3860〜 3980MHzである。 また Txモードは GSMでは 3840〜398 ΟΜΗ ζ 、 DCSでは 3580〜3730MHz、 P C Sでは 3860〜 398 ΟΜΗ ζ である。  The signal output mode of the RFVC044 is 3780 to 3840MHz in 03] ^, 3610 to 3760MHz in DCS, and 3860 to 3980MHz in # 3 in the Rx mode. The Tx mode is 3840 to 398ΟΜΗ for GSM, 3580 to 3730MHz for DCS, and 3860 to 398ΟΜΗ for PCS.
I Fシンセサイザ 42は分周器 46を介して I FVCO (中間波電圧制御発振 器） 45に接続され、 I FVC045が I Fローカル信号を出力するように制御 する。 I FVC045による出力信号の周波数は各通信方式共に 64 OMHzで ある。 また、 RFシンセサイザ 41および I Fシンセサイザ 42によって VCX O (電圧制御水晶発振器） 50を制御し、 基準信号を出力し、 ベースバンドチッ プ 22に送る。  The IF synthesizer 42 is connected to an IFVCO (intermediate-wave voltage controlled oscillator) 45 via a frequency divider 46, and controls the IFVC045 to output an IF local signal. The frequency of the output signal by IFVC045 is 64 OMHz for each communication method. Also, a VCXO (voltage controlled crystal oscillator) 50 is controlled by an RF synthesizer 41 and an IF synthesizer 42 to output a reference signal and send it to a baseband chip 22.
受信系ではシンセサイザおよび A D C Z D A C & D Cオフセット用制御論理回 路部 35によって I F信号を制御し、 復調器 34によってベースバンドチップ信 号 （I, Q信号） に変換してベースパンドチップ 22に送る。  In the receiving system, the IF signal is controlled by a synthesizer and a control logic circuit 35 for ADCZ DAC and DC offset, converted into a baseband chip signal (I, Q signal) by a demodulator 34, and sent to the baseband chip 22.
送信系は、 ベースバンドチップ 22から出力される I, Q信号を入力信号とす る 2つのミキサ 61と、 この 2つのミキサ 61の位相を制御する 90度位相変換 器 62と、 2つのミキサ 61の出力を加算する加算器 63と、 加算器 63の出力 をいずれも入力とするミキサ 64および DP D (デジタルフェーズディテクタ） 65と、 ミキサ 64および DPD65の出力を共に入力とするループフィルタ 6 6と、 ループフィルタ 66の出力を共に入力とする二つの TXVCO (送信波電 圧制御発信器） 67と、 2つの TXVC067の出力を共に入力とする PAモジ ユール 68と、 アンテナスィッチ 21とからなっている。 ループフィルタ 66は 外付け部品である。 The transmission system uses the I and Q signals output from the baseband chip 22 as input signals. The two mixers 61, the 90-degree phase converter 62 that controls the phases of the two mixers 61, the adder 63 that adds the outputs of the two mixers 61, and the output of the adder 63 are all input. Mixer 64 and DPD (Digital Phase Detector) 65, Loop filter 66 with both mixer 64 and DPD65 outputs as inputs, and two TXVCOs (Transmission wave voltage control transmission with both outputs of loop filter 66 as inputs) ), A PA module 68 that receives both outputs of the two TXVC067 as inputs, and an antenna switch 21. The loop filter 66 is an external component.
ミキサ 61、 90度位相変換器 62および加算器 63によって直交変調器を構 成する。 90度位相変換器 62は分周器 46に分周器 47を介して接続され、 I FVC045から出力される I Fローカル信号によって制御される。  A quadrature modulator is constituted by the mixer 61, the 90-degree phase converter 62 and the adder 63. The 90-degree phase converter 62 is connected to the frequency divider 46 via the frequency divider 47, and is controlled by an IF local signal output from the IFVC045.
2つの TXVCO 67の出力はカプラー 70によって電流を検出される。 この 検出信号は増幅器 71を介してミキサ 72に入力される。 ミキサ 72はスィツチ 49を介して RFVCO44から出力される RFローカル信号を入力する。 ミキ サ 72の出力信号は加算器 63の出力信号とともにミキサ 64および DPD65 に入力される。 ミキサ 64と D PD 65によってオフセット P L L (Phase-Lock ed Loop)を構成する。 ミキサ 72による出力信号の周波数は各通信方式共に 8 OMH zである。  The outputs of the two TXVCOs 67 are sensed by coupler 70. This detection signal is input to the mixer 72 via the amplifier 71. The mixer 72 inputs the RF local signal output from the RFVCO 44 via the switch 49. The output signal of the mixer 72 is input to the mixer 64 and the DPD 65 together with the output signal of the adder 63. An offset PLL (Phase-Locked Loop) is formed by the mixer 64 and the DPD 65. The frequency of the output signal from the mixer 72 is 8 OMHz in each communication system.
2つの TXVCO67のうちの一方の TXVC067は GSM通信方式用であ り、 出力信号の周波数は 880〜 915MHzである。 また、 他の TXVCO6 7は DCS · PCS通信方式用であり、 出力信号の周波数は 1710〜 1785 MHz、 または 1850〜1910MHzである。 P Aモジュール 68は低周波 用パワーモジュールと高周波用パワーモジュールを内蔵し、 低周波用パワーモジ ユールは 880〜915MHzの信号を出力する TXVCO 67からの信号を受 けて増幅処理し、 高周波用パワーモジュールは 1710〜1785 MHz, また は 1850〜： 1910MHzの信号を出力する TXVCO 67からの信号を受け て増幅処理し、 アンテナスィッチ 21に送る。  One of the two TXVCO67s, TXVC067, is for the GSM communication system, and the frequency of the output signal is 880 to 915 MHz. The other TXVCO67 is for the DCS / PCS communication system, and the frequency of the output signal is 1710 to 1785 MHz or 1850 to 1910 MHz. The PA module 68 incorporates a low-frequency power module and a high-frequency power module, and the low-frequency power module receives and amplifies the signal from the TXVCO 67, which outputs a signal of 880 to 915 MHz. 1710 to 1785 MHz or 1850 to: Receives signal from TXVCO 67 that outputs 1910 MHz signal, amplifies it, and sends it to antenna switch 21.
本実施の形態 1の高周波パワーモジュール 1にはロジック回路 60もモノリシ ックに形成され、 出力信号をベースパンドチップ 22に送る。 本実施の形態 1の高周波パワーモジュール 1は、 図 1 2において太線で囲った 部分の各回路部がモノリシックに形成されていることになる。 そして、 3個の L NA 2 4の部分が、 本実施の形態 1における特定回路部 1 1になる （図 4、 図 5 参照） 。 これら各回路部を模式的に一部示したものが、 図 4および図 5の半導体 チップ 3のブロック平面図である。 The logic circuit 60 is also formed monolithically in the high-frequency power module 1 of the first embodiment, and sends an output signal to the baseband chip 22. In the high-frequency power module 1 according to the first embodiment, each circuit portion surrounded by a thick line in FIG. 12 is monolithically formed. Then, the three LNA 24 portions become the specific circuit portion 11 in the first embodiment (see FIGS. 4 and 5). FIGS. 4 and 5 are block plan views of the semiconductor chip 3 schematically showing part of each of these circuit portions.
アンテナ 2 0で受信された無線信号 （電波） は電気信号に変換され、 受信系の 各素子で順次処理されてベースパンドチップ 2 2に送られる。 また、 ベースパン ドチップ 2 2から出力された電気信号は、 送信系の各素子で順次処理されてアン テナ 2 0から電波として放射される。  The radio signal (radio wave) received by the antenna 20 is converted into an electric signal, sequentially processed by each element of the receiving system, and sent to the baseband chip 22. The electric signal output from the baseband chip 22 is sequentially processed by each element of the transmission system and is radiated from the antenna 20 as a radio wave.
図 1 4〜図 1 6は本実施の形態 1の高周波パワーモジュール 1の携帯電話機に おける実装構造の詳細を示す図である。  FIGS. 14 to 16 are diagrams showing details of the mounting structure of the high-frequency power module 1 of the first embodiment in a mobile phone.
図 1 4は高周波パワーモジュール 1が実装される実装基板 8 0の端子パターン を示すものであり、 実装基板 8 0の主面には、 タブ接続用端子であるタブ固定部 8 2が形成され、 さらに、 タブ固定部 8 2の外側の周囲に、 高周波パワーモジュ ール 1の各リード 7と接続される複数のランド 8 1が形成され、 図 1 5に示すよ うに、 実装基板 8 0の主面の高周波パワーモジュール 1と接続する箇所以外は、 絶縁膜であるソルダレジスト 9 1によって覆われている。  FIG. 14 shows a terminal pattern of a mounting substrate 80 on which the high-frequency power module 1 is mounted. On the main surface of the mounting substrate 80, a tab fixing portion 82 serving as a tab connection terminal is formed. Further, a plurality of lands 81 connected to the respective leads 7 of the high-frequency power module 1 are formed around the outside of the tab fixing portion 82, and as shown in FIG. Except for the portion connected to the high-frequency power module 1, the surface is covered with a solder resist 91 as an insulating film.
実装基板 8 0には、 主面の第 1の配線層 8 6 (タブ固定部 8 2やランド 8 1な ど） や内層の第 2の配線層 8 7や第 3の配線層 8 8などが形成されており、 スル 一ホール 8 4は、 何れかの配線層同士を接続するように所望の配線層に開口する 貫通孔に導体が配置されて形成されたものであり、 前記導体はメツキなどで形成 される場合が多い。  The mounting substrate 80 includes a first wiring layer 86 on the main surface (such as a tab fixing portion 82 and a land 81), an inner second wiring layer 87 and a third wiring layer 88, and the like. The through hole 84 is formed by arranging a conductor in a through hole opened in a desired wiring layer so as to connect any of the wiring layers, and the conductor is formed by plating. Often formed by.
図 1 4において、 チップ 3内の回路の構成が省略されているが、 チップ 3内の 回路の構成および接続するリード 7の配置は図 5に記載された構成に該当するも のであり、 L NA 2 4に接地電位を供給するリード 7が （固定電位） として示さ れており、 また、 L NA 2 4へ信号を入力するためのリード 7が S i g n a 1と して示されているものである。  In FIG. 14, the circuit configuration in the chip 3 is omitted, but the circuit configuration in the chip 3 and the arrangement of the connecting leads 7 correspond to the configuration shown in FIG. 5. The lead 7 for supplying a ground potential to 24 is shown as (fixed potential), and the lead 7 for inputting a signal to LNA 24 is shown as Signa 1. .
図 1 5に示す実装基板 8 0では、 主面にタブ固定部 8 2やランド 8 1などの第 1の配線層が形成され、 さらに、 第 2の配線層 8 7として内層 G ND 8 9、 第 3 の配線層 8 8として内層 V c c 9 0などの各配線層が内部に形成されており、 第 1の配線層のタブ固定部 8 2と第 2の配線層 8 7の内層 G ND 8 9とが多数のス ルーホール 8 4によって接続されている。 In the mounting board 80 shown in FIG. 15, a first wiring layer such as a tab fixing portion 82 and a land 81 is formed on the main surface, and further, as a second wiring layer 87, an inner layer GND 89, number 3 Each wiring layer such as an inner layer V cc 90 is formed inside as a wiring layer 88 of the first wiring layer, and a tab fixing portion 82 of the first wiring layer and an inner layer G ND 89 of the second wiring layer 87 are provided. Are connected by a large number of through holes 84.
なお、 図 1 4およぴ図 1 5に示す構造では、 タブ固定部 8 2には、 その各辺に 沿って複数の共通配線であるスルーホール 8 4が配置されて接続されている。 す なわち、 タブ固定部 8 2の裏面側にその各辺にほぼ沿って並んだ状態で複数のス ルーホール 8 4が配置されて各スルーホール 8 4がタブ固定部 8 2に接続されて おり、 したがって、 タブ固定部 8 2には多数のスルーホール 8 4を介して内層 G N D 8 9と同電位の共通のグランド電位 （第 1の電位） が供給される。  In the structure shown in FIGS. 14 and 15, the tab fixing portion 82 is provided with a plurality of through-holes 84 as common wirings arranged along each side thereof. That is, a plurality of through holes 84 are arranged on the back side of the tab fixing portion 82 in a state of being substantially aligned along each side thereof, and each through hole 84 is connected to the tab fixing portion 82. Therefore, a common ground potential (first potential) having the same potential as the inner layer GND 89 is supplied to the tab fixing portion 82 via a large number of through holes 84.
さらに、 高周波パワーモジュール 1の L N A (第 1の回路部） 2 4に固定電位 のグランド電位を供給するリ一ド接続用のランド 8 1もスルーホール 8 4を介し て内層 G N D 8 9と接続しているため、 図 1 6に示すように、 実装基板 8 0に高 周波パワーモジュール 1を搭載した際には、 L NA 2 4には、 タブ固定部 8 2か らタブ 4を介して供給されるグランド電位と共通の同じダランド電位が固定電位 としてリード 7およびワイヤ 1 0を介して供給されることになる。  Furthermore, a land 81 for lead connection for supplying a fixed ground potential to the LNA (first circuit unit) 24 of the high-frequency power module 1 is also connected to the inner layer GND 89 via the through hole 84. Therefore, as shown in FIG. 16, when the high-frequency power module 1 is mounted on the mounting board 80, the LNA 24 is supplied from the tab fixing portion 82 through the tab 4. The same durand potential common to the ground potential is supplied as a fixed potential via the lead 7 and the wire 10.
ただし、 L NA 2 4に供給されるグランド電位については、 固定電位が供給さ れるリード 7および電極端子 9 (第 2の電極端子） とは異なつた別のリード 7か らワイヤ 1 0および別の電極端子 9 (第 3の電極端子） を介して供給してもよい し、 タブ 4に接続したダウンボンディングワイヤ 1 0 aを介して供給してもよい 。 さらに、 L NA 2 4に、 リード 7およびワイヤ 1 0を介して供給されるグラン ド電位は、 タブ 4に供給される第 1の電位であるグランド電位とは分離させた （ 接続していない） 別のダランド電位であってもよい。  However, with respect to the ground potential supplied to LNA 24, wire 10 and another lead 7 are connected to another lead 7 different from lead 7 and electrode terminal 9 (second electrode terminal) to which a fixed potential is supplied. The power may be supplied via the electrode terminal 9 (third electrode terminal) or via a down bonding wire 10 a connected to the tab 4. Furthermore, the ground potential supplied to LNA 24 via lead 7 and wire 10 is separated (not connected) from the ground potential, which is the first potential supplied to tab 4. Another duland potential may be used.
すなわち、 実装基板 8 0上において、 タブ固定部 8 2に供給する第 1の電位で あるグランド電位とは接続していない別のダランド電位を供給可能な構造として おき、 高周波パワーモジュール 1の動作時にはタブ固定部 8 2に供給するグラン ド電位とは別のグランド電位を、 L NA 2 4にリード 7およびワイヤ 1 0を介し て供給してもよい。 いずれの場合においても、 L NA 2 4などの特定回路部 1 1 のグランドと他の残りの回路部のグランドは、 図示はしないが、 半導体チップ 3 内の配線においても層間絶縁膜などによって絶縁分離しておくのが好ましい。 こ れは、 チップ 3内の配線が、 実装基板 8 0上の配線やリードなどと比較してィン ダクタンスが高いために、 チップ 3内の配線によって L NA 2 4などの特定回路 部 1 1と、 他の電源ノイズ源となりうる回路部とを接続すると、 電源ノイズの影 響によって L NA 2 4の高周波特性が損なわれる可能 1"生があるからである。 なお、 高周波パワーモジュール 1においてはその封止体 2の実装面 （裏面） に タブ 4および各リード 7が露出しており、 実装基板 8 0の各ランド 8 1とこれに 対応する各リード 7とが、 さらに、 タブ 4と実装基板 8 0のタブ接続用端子であ るタブ固定部 8 2とが半田 8 3を介して電気的に接続されている。 In other words, on the mounting substrate 80, a structure is provided in which another duland potential that is not connected to the ground potential, which is the first potential supplied to the tab fixing portion 82, can be supplied, and when the high-frequency power module 1 operates, A ground potential different from the ground potential supplied to the tab fixing portion 82 may be supplied to the LNA 24 via the lead 7 and the wire 10. In any case, the ground of the specific circuit section 11 such as LNA 24 and the ground of the other circuit sections are not shown, but are not shown in the drawing, but the wiring in the semiconductor chip 3 is also insulated and separated by an interlayer insulating film or the like. It is preferable to keep it. This This is because the wiring in the chip 3 has a higher inductance than the wiring and leads on the mounting board 80, and the wiring in the chip 3 causes the wiring in the chip 3 to be connected to the specific circuit section 11 such as the LNA 24. However, if a circuit part that can be a power source noise source is connected, the high frequency characteristics of the LNA 24 may be damaged by the effect of the power source noise. The tab 4 and each lead 7 are exposed on the mounting surface (back surface) of the sealing body 2, and each land 8 1 of the mounting board 80 and each corresponding lead 7 are further connected to the tab 4 and the mounting board. The tab fixing portion 82, which is the tab connection terminal 80, is electrically connected via the solder 83.
したがって、 このような実装構造の無線通信装置 6 9において、 実装基板 8 0 の内層 G N D 8 9と多数のスルーホール 8 4およびタブ固定部 8 2を介して半田 接続されたタブ 4は、 そのグランド電位が十分に低インダクタンス化され、 その 安定ィ匕が図られている。  Therefore, in the wireless communication device 69 having such a mounting structure, the tab 4 soldered to the inner layer GND 89 of the mounting substrate 80 via the many through holes 84 and the tab fixing portions 82 is connected to the ground. The potential is sufficiently reduced in inductance, and the stability is improved.
これにより、 L NA 2 4以外のタブ 4にダウンボンディングされた第 2の回路 部を有する発振器などの各電子部品に対して、 十分に低インダクタンス化された グランド電位がダウンボンディングワイヤ 1 0 aを介して供給されるため、 L N A 2 4などの第 1の回路部に供給されるグランド電位に与える影響、 および L N A 2 4などへの入力信号に与える影響を極めて小さくすることができる。  As a result, for each electronic component such as an oscillator having the second circuit portion down-bonded to the tab 4 other than the LNA 24, a sufficiently low ground potential is applied to the down-bonding wire 10a for each electronic component such as an oscillator. Since it is supplied via the first circuit section, the influence on the ground potential supplied to the first circuit section such as the LNA 24 and the influence on the input signal to the LNA 24 and the like can be extremely reduced.
すなわち、 実装基板 8 0のスルーホール 8 4は、 その 1本 1本はインダクタン スが大きい。 その理由は、 スルーホール 8 4はスルーホール内の導電材（例えば 銅）がコイルと同様に働き、 実装基板 8 0の主面上に形成した配線 9 4， 9 5， 9 6に比較して、 そのインダクタンスが大きくなるからである。 これは、 一般的 に実装基板 8 0に形成されたスルーホール 8 4 (導電性のプラグ） において、 貫 通孔の半径に比較して、 その内部に形成される導体の膜厚が小さいために、 スル 一ホール 8 4の内部が中空になるためである。 こうした問題を解決するために、 実装基板 8 0の製造工程において、 スルーホール 8 4の内部を導体で充填する技 術があるが、 こうした技術は実装基板 8 0の製造工程における負荷が大きく、 実 装基板 8 0のコストを上昇させるため好ましくない。  That is, each of the through holes 84 of the mounting board 80 has a large inductance. The reason is that the conductive material (for example, copper) in the through hole 84 works in the same way as the coil, and the through hole 84 is smaller than the wiring 94, 95, 96 formed on the main surface of the mounting board 80. This is because the inductance increases. This is because the thickness of the conductor formed inside the through hole 84 (conductive plug) formed on the mounting board 80 is generally smaller than the radius of the through hole. This is because the inside of the hole 84 becomes hollow. In order to solve these problems, there is a technique of filling the inside of the through-hole 84 with a conductor in the manufacturing process of the mounting board 80, but such a technique imposes a heavy load in the manufacturing process of the mounting board 80, and thus the actual technique is difficult. It is not preferable because the cost of the mounting substrate 80 is increased.
このように、 中空のスルーホール 8 4を有する実装基板 8 0を採用する場合、 内層 G ND 8 9とタブ固定部 8 2とが 1つのスルーホール 8 4でしか接続されて いないと、 タブ 4に供給されるグランド電位が十分に低ィンダクタンス化されず 、 不安定な状態となり、 第 2の回路部を有する高周波の発振器の ONZOFFな どの切り換えなどによって第 1の回路部に影響を及ぼすことになる。 さらに、 L NA (低雑音増幅器） 24は微弱な信号を増幅するため、 グランド電位の変動は 低雑音増幅器 24の出力の変動となるとともに、 信号波形の歪みにもつながる。 これに対して、 本実施の形態 1の無線通信装置 69では、 高周波パワーモジュ ール 1が実装される実装基板 80において、 タブ固定部 82と内層 GND89と がタプ固定部 82の近傍で多数のスルーホール 84で接続されているため、 タブ 4に供給されるダランド電位が十分に低ィンダクタンスィ匕される。 As described above, when the mounting board 80 having the hollow through holes 84 is employed, the inner layer GND 809 and the tab fixing portion 82 are connected only through one through hole 84. Otherwise, the ground potential supplied to the tab 4 will not be sufficiently reduced in inductance and will be in an unstable state, and the high frequency oscillator having the second circuit will be switched to the first circuit by switching ONZOFF or the like. Will have an effect. Furthermore, since the LNA (low noise amplifier) 24 amplifies a weak signal, a change in the ground potential causes a change in the output of the low noise amplifier 24 and also leads to a distortion of the signal waveform. On the other hand, in the wireless communication device 69 of the first embodiment, in the mounting board 80 on which the high-frequency power module 1 is mounted, the tab fixing portion 82 and the inner layer GND 89 have a large number near the tap fixing portion 82. Since the connection is made through the through hole 84, the durand potential supplied to the tab 4 is sufficiently reduced.
さらに、 高周波パワーモジュール 1において、 第 1の回路部を有する LNA ( 低雑音増幅器） 24の電極端子 9からワイヤ 10を介してリード 7に至る信号配 線は、 その両側にダランド電位などの固定電位が供給される導電性のワイヤ 10 が配置されているため、 LNA 24の信号配線は電磁シールドされ、 これにより 、 前記信号配線はクロストークを受け難くい。  Further, in the high-frequency power module 1, the signal wiring from the electrode terminal 9 of the LNA (low noise amplifier) 24 having the first circuit section to the lead 7 via the wire 10 has a fixed potential such as a Durand potential on both sides thereof. Since the conductive wire 10 to which the signal is supplied is arranged, the signal wiring of the LNA 24 is electromagnetically shielded, so that the signal wiring is hardly subjected to crosstalk.
したがって、 無線通信装置 69の高周波特性を向上させることができる。  Therefore, the high frequency characteristics of the wireless communication device 69 can be improved.
また、 タブ 4に供給されるダランド電位を十分に低ィンダクタンス化すること により、 グランド電位が十分に安定するため、 図 14に記載のように、 LNA2 4にグランド電位 (GND) を供給するランド 81と接続する配線 94を、 タブ 固定部 82と接続してもよい。 特に、 前記配線 94を接続するランド 81より内 側に配置することにより、 ランド 81より外側の領域を、 その他の配線 95や部 品を配置する領域として有効に利用することができる。.  In addition, since the ground potential supplied to the tab 4 is made sufficiently low in inductance to sufficiently stabilize the ground potential, as shown in FIG. 14, the land for supplying the ground potential (GND) to the LNA 24 is provided. The wiring 94 connected to 81 may be connected to the tab fixing part 82. In particular, by arranging the wiring 94 inside the land 81 to be connected, the area outside the land 81 can be effectively used as an area for arranging other wiring 95 and components. .
特に、 LNA 24へ入力される信号の高周波特性を改善するために、 前記 LN A24に信号 (S i gn a l) を入力するランド 81と接続するコイル （L) 、 容量素子 （C) もしくは抵抗素子 （R) などの受動素子を配置する場合に、 前記 のようにグランド電位 （GND) を供給するランド 81からの配線 94を内側に 引き込むことによって、 前記様々な素子をより信号 （S i gn a l) 入力用のラ ンド 81の近くに配置することができ、 高周波特性の改善をより効果的に達成す ることができる。 例えば図 14に記載されている例においては、 コイル （L) お ょぴ容量素子 （C) を信号 （S i gn a l) 入力用のランド 81の非常に近くに 配置することによって、 各受動素子と、 ランド 8 1との間の配線 9 6の長さを短 くすることができるために、 損失の小さいィンピーダンス整合を達成することが できる。 In particular, in order to improve the high frequency characteristics of the signal input to the LNA 24, a coil (L) connected to a land 81 for inputting a signal (Signal) to the LNA 24, a capacitive element (C), or a resistive element In the case where a passive element such as (R) is arranged, the wiring 94 from the land 81 for supplying the ground potential (GND) is drawn inward as described above, so that the various elements become more signal (Signal). ) Since it can be arranged near the input land 81, improvement of high frequency characteristics can be achieved more effectively. For example, in the example shown in FIG. 14, the coil (L) and the capacitive element (C) are placed very close to the land 81 for signal (Signal) input. By arranging, the length of the wiring 96 between each passive element and the land 81 can be shortened, so that impedance matching with small loss can be achieved.
なお、 図 1 7は、 変形例の実装基板 8 0を用いた場合である。 図 1 7に示す実 装基板 8 0は、 第 1の配線層と第 2の配線層 8 7のそれぞれの配線を接続する共 通配線が、 実装基板 8 0の裏面までは到達していないプラインドビア 8 5を採用 した例である。  FIG. 17 shows a case where the mounting board 80 of the modification is used. In the mounting board 80 shown in FIG. 17, the common wiring connecting the respective wirings of the first wiring layer and the second wiring layer 87 is a blind via that does not reach the back surface of the mounting board 80. This is an example of using 85.
プラインドビア 8 5を採用した場合、 スルーホール 8 4ではスルーホール 8 4 内にはんだが流れ込みはんだ不足等の問題をおこすおそれがあるが、 プラインド ビア 8 5にすることによりはんだ量を制御しゃすくなるという効果を得ることが できる。  When the blind via 85 is used, the through-hole 84 may cause the solder to flow into the through-hole 84 and cause a problem such as insufficient solder.However, the use of the blind via 85 makes it difficult to control the amount of solder. The effect can be obtained.
また、 ブラインドビア 8 5が形成された実装基板 8 0に高周波パワーモジユー ル 1を実装した場合であっても、 前記スルーホール 8 4の実装基板 8 0の場合と 同様の効果を得ることができる。  Further, even when the high-frequency power module 1 is mounted on the mounting substrate 80 on which the blind via 85 is formed, the same effect as in the case of the mounting substrate 80 having the through holes 84 can be obtained.
また、 図 1 8に示す変形例の実装基板 8 0は、 そのタブ固定部 8 2の全体に亘 つてブラインドビア 8 5を設けた場合であり、 図 1 9は図 1 8に示す実装基板 8 0上に高周波パワーモジュール 1を実装した構造を示すものである。 図 1 9に示 す実装構造によれば、 ブラインドビア 8 5 (スルーホール 8 4でもよい） をタブ 固定部 8 2の全体に亘つて配置したことにより、 タブ固定部 8 2と半田接続され るタブ 4に供給されるグランド電位をさらに低ィンダクタンス化することができ 、 無線通信装置 6 9の高周波特性もさらに向上させることができる。  The mounting board 80 of the modified example shown in FIG. 18 is a case where blind vias 85 are provided over the entire tab fixing portion 82. FIG. 19 is a view showing the mounting board 80 shown in FIG. 1 shows a structure in which a high-frequency power module 1 is mounted on a top view. According to the mounting structure shown in FIG. 19, the blind vias 85 (or through holes 84) may be arranged over the entire tab fixing portion 82, so that they are soldered to the tab fixing portion 82. The ground potential supplied to the tab 4 can be further reduced in inductance, and the high-frequency characteristics of the wireless communication device 69 can be further improved.
本実施の形態 1によれば、 高周波パワーモジュール 1などの半導体装置におい て、 L NA (低雑音増幅器） 2 4などの第 1の回路部に外部信号を伝達する導電 性のワイヤ 1 0の両側に、 グランド電位などの固定電位が供給される導電性のヮ ィャ 1 0が配置され、 かつシンセサイザや V C Oなどの第 2の回路部とタブ 4と を接続して前記第 2の回路部にグランド電位 （第 1の電位） を供給する複数の導 電性のダウンボンディングワイヤ 1 0 aが設けられており、 さらに、 この半導体 装置を実装する構造において、 タブ 4と実装基板 8 0の複数のスルーホール 8 4 (共通配線） とが面積の大きなタブ固定部 8 2上で半田 8 3を介して接続されて いることにより、 タブ 4は十分にダランド電位が低ィンダクタンス化された状態 となる。 According to the first embodiment, in the semiconductor device such as the high-frequency power module 1, both sides of the conductive wire 10 that transmits an external signal to the first circuit unit such as the LNA (low noise amplifier) 24. A conductive circuit 10 to which a fixed potential such as a ground potential is supplied, and a second circuit section such as a synthesizer or a VCO and a tab 4 are connected to the second circuit section. A plurality of conductive down bonding wires 10a for supplying a ground potential (first potential) are provided. Further, in the structure for mounting the semiconductor device, a plurality of tabs 4 and a plurality of mounting substrates 80 are provided. Through hole 8 4 (common wiring) is connected via solder 8 3 on tab fixing portion 8 2 having a large area. As a result, the tab 4 is in a state where the duland potential is sufficiently reduced in inductance.
これによつて、 前記第 2の回路部のタブ 4におけるグランド電位も安定した状 態となり、 タブ 4におけるグランド電位の変動を低減することができる。 例えば 、 周期的に動作する発振器などの第 2の回路部の動作に応じたグランド電位の変 動を低減でき、 これに起因したクロストークの発生も防ぐことができる。  Accordingly, the ground potential at the tab 4 of the second circuit section is also in a stable state, and the fluctuation of the ground potential at the tab 4 can be reduced. For example, it is possible to reduce the fluctuation of the ground potential in accordance with the operation of the second circuit unit such as an oscillator that operates periodically, and to prevent the occurrence of crosstalk due to this.
また、 前記第 1の回路部に外部信号を伝達する導電性のワイヤ 1 0の両側に、 固定電位が供給される導電性のワイヤ 1 0が配置されるため、 外部信号を伝達す る導電性のワイヤ 1 0の電位が固定電位の導電性のワイヤ 1 0によって電磁シー ルドされた状態を形成できる。 これによつて、 前記第 2の回路部でグランド電位 の変動が起こったとしても、 前記第 1の回路部は、 前記第 2の回路部のグランド 電位の変動の影響を受け難い。  Further, since conductive wires 10 to which a fixed potential is supplied are arranged on both sides of the conductive wires 10 for transmitting an external signal to the first circuit portion, the conductive wires 10 for transmitting the external signals are provided. The potential of the wire 10 can be electromagnetically shielded by the conductive wire 10 having a fixed potential. Thus, even if a change in the ground potential occurs in the second circuit section, the first circuit section is hardly affected by the change in the ground potential in the second circuit section.
その結果、 本実施の形態 1のように、 高周波パワーモジュール 1などの半導体 装置が組み込まれた携帯電話機などの無線通信装置 6 9 (電子装置） において、 L NA (低雑音増幅器） 2 4などの回路部への電源ノイズおよび信号ノイズの入 力を減らすことができ、 これにより、 無線通信装置 6 9の高周波特性を向上させ ることができる。  As a result, as in the first embodiment, in a wireless communication device 69 (electronic device) such as a mobile phone in which a semiconductor device such as the high-frequency power module 1 is incorporated, an LNA (low noise amplifier) 24 The input of power supply noise and signal noise to the circuit section can be reduced, whereby the high frequency characteristics of the wireless communication device 69 can be improved.
また、 L NA 2 4などの回路部への電源ノイズおよび信号ノイズの入力を減ら すことができるため、 無線通信装置 6 9の信頼性おょぴ品質を向上させることが できる。  Further, since input of power supply noise and signal noise to the circuit section such as the LNA 24 can be reduced, the reliability and quality of the wireless communication device 69 can be improved.
すなわち、 無線通信装置 6 9において出力変動や歪みのない良好な通話が可能 になる。  That is, it is possible for the wireless communication device 69 to make a favorable call without output fluctuation or distortion.
また、 半導体装置である高周波パワーモジュール 1において、 L NA (低雑音 増幅器） 2 4の電極端子 9からワイヤ 1 0を介してリード 7に至る信号配線はそ の両側にグランド配線が配置されて電磁シールドされていることから、 他の回路 部の信号の入出力によるクロストークを受け難くすることができる。  In the high-frequency power module 1 which is a semiconductor device, the signal wiring from the electrode terminal 9 of the LNA (low noise amplifier) 24 to the lead 7 via the wire 10 is provided with ground wiring on both sides thereof. Because of the shield, crosstalk due to input / output of signals of other circuit units can be reduced.
さらに、 高周波パワーモジュール 1は、 タブ 4が封止体 2の裏面に露出してい ることから、 半導体チップ 3で発生した熱をタブ固定部 8 2を介して効果的に実 装基板 8 0に放散することができる。 これにより、 この高周波パワーモジュール 1を組み込んだ無線通信装置 69の動作の安定化を図ることができる。 Further, in the high-frequency power module 1, since the tab 4 is exposed on the back surface of the sealing body 2, the heat generated in the semiconductor chip 3 is effectively transferred to the mounting substrate 80 via the tab fixing portion 82. Can be dissipated. With this, this high frequency power module The operation of the wireless communication device 69 incorporating 1 can be stabilized.
また、 高周波パワーモジュール 1は、 タブ 4およびリード 7が封止体 2の裏面 に露出するノンリード型半導体装置であることから、 高周波パワーモジュール 1 の小型 ·薄型化が可能になり、 軽量化も図れる。 したがって、 この高周波パワー モジュール 1を組み込んだ無線通信装置 69の小型 ·軽量化も可能になる。  Further, since the high-frequency power module 1 is a non-lead type semiconductor device in which the tabs 4 and the leads 7 are exposed on the back surface of the sealing body 2, the high-frequency power module 1 can be reduced in size and thickness, and can be reduced in weight. . Therefore, the wireless communication device 69 incorporating the high-frequency power module 1 can be reduced in size and weight.
また、 高周波パワーモジュール 1は、 半導体チップ 3の電極端子 9とリード （ ピン） 7とをワイヤ 10で接続するとともに、 第 1の電位であるグランド電位と なるタブ 4と半導体チップ 3の電極端子 （グランド電極端子） 9とをダウンボン デイングワイヤ 10 aで接続するダウンボンディング構造となっていることから 、 外部電極端子となるグランド用のリード 7を少なくすることができる。  In addition, the high-frequency power module 1 connects the electrode terminals 9 of the semiconductor chip 3 and the leads (pins) 7 with the wires 10, and connects the tab 4, which is the first potential, the ground potential, and the electrode terminals ( The ground bonding terminal 9 is connected with the down-bonding wire 10a by a down bonding structure, so that the number of ground leads 7 serving as external electrode terminals can be reduced.
その結果、 ピン数低減による封止体 2の小型化が可能になり、 高周波パワーモ ジュール 1の小型化が達成できる。  As a result, the size of the sealing body 2 can be reduced by reducing the number of pins, and the size of the high-frequency power module 1 can be reduced.
(実施の形態 2)  (Embodiment 2)
図 20は本発明の他の実施の形態 （実施の形態 2) である高周波パワーモジュ ールの構造を封止体の一部を切り欠いて示す平面図である。  FIG. 20 is a plan view showing a structure of a high-frequency power module according to another embodiment (Embodiment 2) of the present invention, in which a part of a sealing body is cut away.
本実施の形態 2では、 無線通信装置 69 (図 12参照） などの電子装置に搭載 される高周波パワーモジュール 1に関して、 実施の形態 1の高周波パワーモジュ ール 1において特定回路部 1 1として 3個の LNA (低雑音増幅器） 24を有す る場合を説明したのに対して、 3個の LNA (低雑音増幅器） 24に加えて、 V COのうち、 高周波を扱う RFVCO44も特定回路部 1 1としたものである。 したがって、 RFVCO 44の全てのグランド用の電極端子 9がワイヤ 10を介 してリード （グランド用のリード） 7に接続され、 タブ 4にはワイヤを介して接 続しないものである。  In the second embodiment, regarding the high-frequency power module 1 mounted on an electronic device such as the wireless communication device 69 (see FIG. 12), three high-frequency power modules 1 in the high-frequency power module 1 of the first embodiment are used as the specific circuit unit 11. In addition to the three LNAs (low-noise amplifiers) 24 described above, in addition to the three LNAs (low-noise amplifiers) 24, among the VCOs, RFVCO44, which handles high frequencies, also has a specific circuit section 1 1 It is what it was. Therefore, all the ground electrode terminals 9 of the RFVCO 44 are connected to the leads (ground leads) 7 via the wires 10, and are not connected to the tabs 4 via the wires.
さらに、 半導体チップ 3の電極端子 9からワイヤ 10を介してリード 7に至る 配線において、 RFVCO44の 2本の信号配線 (S i gn a l) の両側に固定 電位のダランド配線が配置され、 実施の形態 1の高周波パワーモジュール 1と同 様に信号配線の電磁シールドがなされている。  Further, in the wiring from the electrode terminal 9 of the semiconductor chip 3 to the lead 7 via the wire 10, fixed-potential duland wiring is arranged on both sides of the two signal wirings (Signal) of the RFVCO 44. Like the high-frequency power module 1, the signal wiring is electromagnetically shielded.
なお、 3個の LNA24についても実施の形態 1と同様に、 それぞれ 2本の信 号配線 (S i g n a l) の両側に固定電位のグランド配線が配置されている。 これにより、 LNA24 (低雑音増幅器） に加えて RFVC044 (高周波電 圧制御発振器） も含めた高周波信号を取り扱う特定回路部 1 1のグランド電位が 他の回路部のダランド電位から影響を受け難くなり、 高周波パワーモジュール 1 を搭載した携帯電話機などの無線通信装置 69 (電子装置） の高周波特性の向上 を図ることができる。 Note that, similarly to the first embodiment, the ground wiring of the fixed potential is arranged on both sides of the two signal wirings (Signal) for the three LNAs 24 as well. As a result, the ground potential of the specific circuit unit 11, which handles high-frequency signals including the RFVC044 (high-frequency voltage controlled oscillator) in addition to the LNA24 (low-noise amplifier), is less affected by the duland potential of other circuit units. The high-frequency characteristics of a wireless communication device 69 (electronic device) such as a mobile phone equipped with the high-frequency power module 1 can be improved.
(実施の形態 3)  (Embodiment 3)
図 21は本発明の他の実施の形態 （実施の形態 3) である高周波パワーモジュ 一ルの封止体の一部を切り欠いて示す平面図である。  FIG. 21 is a plan view, partially cut away, of a sealing body of a high-frequency power module according to another embodiment (Embodiment 3) of the present invention.
本実施の形態 3では、 無線通信装置 69 (図 12参照） などの電子装置に搭載 される高周波パワーモジュール 1において、 RFVCO44を外付け部品とし、 半導体チップ 3にはモノリシックに形成しない例である。 このデュァルバンド通 信方式では、 低雑音増幅器、 ミキサ、 VCO、 シンセサイザ、 I Q変調器 復調 器、 分周器、 直交変調器など各回路部をモノリシックに形成したものである。 受信系の二つのミキサはそれぞれ分周器 73によって制御され、 またこの分周 器 73は外付け部品である RFVCO 44から出力された高周波の信号を、 より 低周波の信号に変換するための周波数変換回路である。  The third embodiment is an example in which the RFVCO 44 is an external component and is not monolithically formed on the semiconductor chip 3 in the high-frequency power module 1 mounted on an electronic device such as the wireless communication device 69 (see FIG. 12). In this dual-band communication system, each circuit unit such as a low-noise amplifier, mixer, VCO, synthesizer, IQ modulator demodulator, frequency divider, and quadrature modulator is monolithically formed. Each of the two mixers in the receiving system is controlled by a frequency divider 73. This frequency divider 73 converts the high-frequency signal output from the external component RFVCO 44 into a lower-frequency signal. It is a conversion circuit.
したがって、 本実施の形態 3では、 図 21に示すように、 高周波パワーモジュ ール 1の外側に R F VC044が存在し、 RFVCO44の信号配線 (S i g n a 1) が 2本高周波パワーモジュ ル 1のリード 7に接続される。 そして、 RF VCO44に接続される 2つのリード 7からワイヤ 10を介して半導体チップ 3 の電極端子 9に至る 2本の信号配線の両側の電極端子 9とリード 7とはワイヤ 1 0を介して接続されている。 この 2本の信号配線の両側の電極端子 9は固定電位 のグランド用の電極端子 9であり、 したがって、 このグランド用の電極端子 9に ワイヤ 10を介して接続されるリード 7も固定電位のグランド用のリード 7とな つている。 これにより、 実施の形態 2の場合と同様に高周波信号を扱う信号配線 も電磁シールドされるとともに、 半導体チップ 3における他の回路部とはグラン ド電位が独立した構成になっている。  Therefore, in the third embodiment, as shown in FIG. 21, the RF VC044 exists outside the high-frequency power module 1, and the signal wiring (Signa 1) of the RFVCO44 has two leads of the high-frequency power module 1. Connected to 7. The electrode terminals 9 on both sides of the two signal wires from the two leads 7 connected to the RF VCO 44 to the electrode terminals 9 of the semiconductor chip 3 via the wires 10 are connected to the leads 7 via the wires 10. Have been. The electrode terminals 9 on both sides of the two signal wirings are fixed-potential ground electrode terminals 9, and therefore, the leads 7 connected to the ground electrode terminals 9 via wires 10 are also fixed-potential grounds. Lead 7 for As a result, the signal wiring for handling the high-frequency signal is electromagnetically shielded as in the case of the second embodiment, and the ground potential is independent of other circuit portions in the semiconductor chip 3.
なお、 実施の形態 2と同様に、 3個の LNA 24についてもそれぞれ 2本の信 号配線 (S i g n a l) の両側に固定電位のグランド配線が配置されている。 その結果、 本実施の形態 3においても、 実施の形態 2と同様に、 R F V C 0 4 4のグランド電位の変動に伴う障害は発生しなくなり、 したがって、 高周波パヮ 一モジュール 1を搭載した携帯電話機などの無線通信装置 6 9の高周波特性の向 上を図ることができる。 Note that, similarly to the second embodiment, also for the three LNAs 24, ground lines of a fixed potential are arranged on both sides of the two signal lines (Signal). As a result, in the third embodiment, as in the second embodiment, no trouble occurs due to the fluctuation of the ground potential of the RFVC044, and therefore, a mobile phone or the like equipped with the high-frequency power module 1 The high frequency characteristics of the wireless communication device 69 can be improved.
(実施の形態 4 )  (Embodiment 4)
図 2 2および図 2 3は本発明の他の実施の形態 （実施の形態 4 ) である高周波 パワーモジュールに係わる図であり、 図 2 2は高周波パワーモジュールの封止体 の一部を切り欠いて示す平面図、 図 2 3は図 2 2に示す高周波パワーモジュール の断面図、 図 2 4は実施の形態 4の高周波パワーモジュールの変形例を示す断面 図である。 2 2 and 2 3 is a diagram relating to the RF power module according to another embodiment of the present invention (Embodiment 4) FIG 2 is a partially cut-away of the sealing body of the RF power module 23 is a cross-sectional view of the high-frequency power module shown in FIG. 22, and FIG. 24 is a cross-sectional view showing a modification of the high-frequency power module of the fourth embodiment.
本実施の形態 4は、 図 2 2および図 2 3に示すように、 共通のグランド端子と なるタブ 4と、 グランド電位とされるリード 7を導電性のワイヤ 1 O bで電気的 に接続し、 リード 7をもグランド外部電極端子とするものである。 本実施の形態 4の高周波パワーモジュール 1では、 タブ 4の裏面が封止体 2の裏面 （実装面） 力 ら露出するため、 タブ 4をグランド用の外部電極端子として使用できるととも に、 タブ 4にワイヤ 1 0 bを介して接続されたリード 7もグランド用の外部電極 端子としても使用することができる。  In the fourth embodiment, as shown in FIGS. 22 and 23, a tab 4 serving as a common ground terminal and a lead 7 serving as a ground potential are electrically connected by a conductive wire 1 Ob. The lead 7 is also a ground external electrode terminal. In the high-frequency power module 1 of the fourth embodiment, since the back surface of the tab 4 is exposed from the back surface (mounting surface) of the sealing body 2, the tab 4 can be used as an external electrode terminal for ground, and the tab 4 can be used. The lead 7 connected to 4 via the wire 10b can also be used as an external electrode terminal for ground.
また、 本実施の形態 4の変形例である図 2 4に示す構造では、 タブ 4の裏面側 をハーフエッチングして薄くしてあることから、 片面モールド時、 タブ 4の裏面 側にも封止用樹脂が回り込み、 これにより、 タブ 4はその裏面も封止体 2から露 出することなく、 完全に封止体 2内に埋没する。  In the structure shown in FIG. 24 which is a modification of the fourth embodiment, the back surface of the tab 4 is half-etched to be thin, so that the single-side molding also seals the back surface of the tab 4. As a result, the tab resin is completely buried in the sealing body 2 without exposing the back surface of the tab 4 from the sealing body 2.
このような構造では、 タブ 4は封止体 2の裏面に露出しないため、 タプ 4と図 1 3に示す実装基板 8 0のタブ固定部 8 2とを直接半田を介して接続することが できない。 そこで、 実装基板 8 0において、 タブ 4にグランド電位を供給するリ ード 7と接続されるランド 8 1に複数のスルーホール 8 4を接続してグランド電 位の低インダクタンス化を図っておき、 このランド 8 1に接続するリード 7とタ プ 4とを 1リード当たり複数のワイヤ 1 0 bによって接続し、 リード一タブ間の グランド低ィンダクタンス化を図る。  In such a structure, since the tab 4 is not exposed on the back surface of the sealing body 2, the tap 4 cannot be directly connected to the tab fixing portion 82 of the mounting board 80 shown in FIG. 13 via solder. . Therefore, on the mounting board 80, a plurality of through holes 84 are connected to the lands 81 connected to the leads 7 that supply the ground potential to the tabs 4 to reduce the ground potential inductance. The leads 7 connected to the lands 81 and the taps 4 are connected to each other by a plurality of wires 10b per lead to reduce ground inductance between one lead and one tab.
あるいは、 グランド低インダクタンス化されたリード 7とタブ 4とを直接リー ドフレーム上のリード材によって繋げた構造とし、 これによつて、 前記同様、 リ 一ドータプ間のダランド低ィンダクタンス化を図る。 Alternatively, lead 7 and tab 4 can be directly In this manner, the lead wires on the lead frame are connected to each other, so that the conductance between the lead taps is reduced as described above.
このように、 タブ 4を封止体内に埋め込んだ構造の高周波パヮ一モジュール 1 であっても、 この高周波パワーモジュール 1を搭載した携帯電話機などの無線通 信装置 6 9の高周波特性を向上させることができる。  As described above, even in the high-frequency power module 1 having the structure in which the tab 4 is embedded in the sealing body, it is possible to improve the high-frequency characteristics of the wireless communication device 69 such as a mobile phone equipped with the high-frequency power module 1. Can be.
また、 図 2 4に示す構造の場合、 タブ 4がワイヤ 1 0 bを介してリード 7に接 続されていることから、 このリード 7をグランド用の外部電極端子として使用す ることができる。 なお、 タブ 4を封止体 2内に埋没させる別の構造としては、 タ プ吊りリードの途中で一段高く階段状に折り曲げる構造としてもよレ、。  In the structure shown in FIG. 24, since the tab 4 is connected to the lead 7 via the wire 10b, the lead 7 can be used as an external electrode terminal for ground. As another structure in which the tab 4 is buried in the sealing body 2, a structure in which the tab 4 is bent one step higher in the middle of the tap suspension lead may be used.
図 2 4に示す変形例の構造においては、 ワイヤ 1 0 aを介してタブ 4に接続す るグランド電位供給用の電極端子 9の数に比較して、 ワイヤ 1 O bを介してタブ と接続するリード 7の数を少なくすることにより、 封止体 2の周囲に沿つて配列 されるリード 7の本数を少なくし、 半導体装置を小型化することができるととも に、 タブ 4の裏面が封止体 2によって覆われているために、 本実施の形態 4にお ける高周波パワーモジュール 1などの半導体装置を実装基板 8 0 (図 1 3参照） 上に実装した際に高周波パワーモジュール 1の下の領域も実装基板 8 0上の配線 を配置するための領域として利用できるという利点がある。 したがって、 本実施 の形態 4においては、 高周波パワーモジュール 1の小型化に併せて、 実装基板 8 0などの配線基板上の実装密度を向上できるという利点がある。  In the structure of the modification shown in FIG. 24, compared to the number of electrode terminals 9 for supplying the ground potential connected to the tab 4 via the wire 10a, the structure is connected to the tab via the wire 1 Ob. By reducing the number of leads 7 to be formed, the number of leads 7 arranged along the periphery of the sealing body 2 can be reduced, and the semiconductor device can be downsized. Since the semiconductor device such as the high-frequency power module 1 of the fourth embodiment is mounted on the mounting substrate 80 (see FIG. 13) because it is covered with the stationary body 2, This region has the advantage that it can be used as a region for arranging wiring on the mounting board 80. Therefore, in the fourth embodiment, there is an advantage that the mounting density on a wiring board such as the mounting board 80 can be improved along with the miniaturization of the high-frequency power module 1.
(実施の形態 5 )  (Embodiment 5)
図 2 5は本発明の他の実施の形態 （実施の形態 5 ) である高周波パワーモジュ ールの構造を封止体の一部を切り欠いて示す平面図である。  FIG. 25 is a plan view showing a structure of a high-frequency power module according to another embodiment (Embodiment 5) of the present invention, with a part of a sealing body cut away.
本実施の形態 5の高周波パワーモジュール 1は、 実施の形態 1で説明した高周 波パワーモジュール 1において L NA 2 4へのグランド電位 （第 1の電位） の供 給を、 タブ 4とワイヤ 1 0 aで接続された第 3の電極端子である電極端子 9を介 して行うものである。  The high-frequency power module 1 according to the fifth embodiment is different from the high-frequency power module 1 according to the first embodiment in that the supply of the ground potential (first potential) to the LNA 24 is performed by the tab 4 and the wire 1. This is performed via the electrode terminal 9 which is the third electrode terminal connected at 0a.
すなわち、 本実施の形態 5の高周波パワーモジュール 1では、 これに搭載され た半導体チップ 3が、 L NA 2 4にグランド電位 （第 1の電位） を供給する電極 端子 9 (第 3の電極端子） を有しており、 この電極端子 9 (第 3の電極端子） と タブ 4とが導電性のワイヤ 10 aによって接続されている。 That is, in the high-frequency power module 1 of the fifth embodiment, the semiconductor chip 3 mounted on the high-frequency power module 1 is connected to the electrode terminal 9 (third electrode terminal) for supplying the ground potential (first potential) to the LNA 24. This electrode terminal 9 (third electrode terminal) and Tab 4 is connected by conductive wire 10a.
したがって、 本実施の形態 5の高周波パワーモジュール 1では、 LNA24へ のグランド電位 （第 1の電位） の供給が、 信号配線 （S i g n a l) の両側の固 定電位のリード 7を介して行われるのではなく、 実装基板 80の複数のスルーホ ール 84と接続させることによって、 電源供給配線を低インダクタンス化したタ ブ 4を介して行われる。  Therefore, in the high-frequency power module 1 of the fifth embodiment, the supply of the ground potential (first potential) to the LNA 24 is performed via the fixed potential leads 7 on both sides of the signal wiring (Signal). Instead, the connection is made to the plurality of through-holes 84 of the mounting board 80, so that the power supply wiring is performed via the tab 4 having a reduced inductance.
なお、 本実施の形態 5の高周波パワーモジュール 1においても、 LNA24の 信号配線 (S i g n a l) の両側には、 タブ 4のグランド電位とは別の固定電位 のリード 7およびワイヤ 10が配置されており、 LNA24の信号配線は、 実施 の形態 1の高周波パワーモジュール 1と同様に電磁シールドされている。  Note that also in the high-frequency power module 1 of the fifth embodiment, leads 7 and wires 10 having a fixed potential different from the ground potential of the tab 4 are arranged on both sides of the signal wiring (Signal) of the LNA 24. The signal wiring of the LNA 24 is electromagnetically shielded similarly to the high-frequency power module 1 of the first embodiment.
したがって、 本実施の形態 5の高周波パワーモジュール 1を搭載した携帯電話 機などの無線通信装置 69においても、 その高周波特性の向上を図ることができ る。  Therefore, the high-frequency characteristics of the wireless communication device 69 such as a mobile phone equipped with the high-frequency power module 1 of the fifth embodiment can be improved.
さらに、 本実施の形態 5の高周波パワーモジュール 1において、 電極端子 9 ( 第 3の電極端子） とタブ 4とを接続する導電性のワイヤ 10 aは、 信号配線 （ S i g n a 1) 用の電極端子 9 (第 1の電極端子） とリード 7 (第 1のリード） と を接続する導電性のワイヤ 10に比較してその長さを非常に短くすることができ る。  Further, in the high-frequency power module 1 according to the fifth embodiment, the conductive wire 10 a connecting the electrode terminal 9 (third electrode terminal) and the tab 4 is connected to the electrode terminal for signal wiring (Signa 1). The length can be made very short as compared with the conductive wire 10 connecting the 9 (first electrode terminal) and the lead 7 (first lead).
これにより、 LNA 24への供給用の電源のワイヤ長が短くなるため、 この配 線のインピーダンスを小さくすることができ、 高周波パワーモジュール 1の特性 をさらに向上させることができる。  As a result, the wire length of the power supply for supplying to the LNA 24 becomes shorter, so that the impedance of this wiring can be reduced, and the characteristics of the high-frequency power module 1 can be further improved.
したがって、 本実施の形態 5の高周波パワーモジュール 1を搭載した携帯電話 機などの無線通信装置 69においてさらにその高周波特性の向上を図ることがで ぎる。  Therefore, it is possible to further improve the high-frequency characteristics of the wireless communication device 69 such as a mobile phone equipped with the high-frequency power module 1 of the fifth embodiment.
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、 本発明は上記実施形態に限定されるものではなく、 その要旨を逸脱しない範囲で 種々変更可能であることはいうまでもなレ、。  Although the invention made by the inventor has been specifically described based on the embodiment, the present invention is not limited to the above embodiment, and it is needless to say that various modifications can be made without departing from the gist of the invention. Monare ,.
前記実施の形態 1〜 5では、 共通化した電源電位についてグランド電位につい てのみ記載したが、 本発明の適用の範囲はグランド電位とそれに関連する構成に ついてのみに限られる物ではなく、 発明を適用する上で適当な電源、電位 （第 1の 電位） 、 例えば電極の共通化をすることによりリード 7の数を少なくすることが できる電源電位に着目し、 その電源電位を供給するための電極端子 9やリード 7 の構成に対して本発明を適用しても良い。 In the first to fifth embodiments, only the ground potential is described as the common power supply potential, but the scope of the present invention is limited to the ground potential and the configuration related thereto. It is not limited to only the power supply, and attention is paid to a power supply and a potential (first potential) suitable for applying the invention, for example, a power supply potential that can reduce the number of leads 7 by using a common electrode. However, the present invention may be applied to the configuration of the electrode terminals 9 and the leads 7 for supplying the power supply potential.
また、 前記実施の形態:!〜 5では、 Q F N型の半導体装置の製造に本発明を適 用した例について説明したが、 例えば、 S O N型半導体装置の製造に対しても本 発明を同様に適用でき、 同様の効果を有することができる。 さらに、 本発明の半 導体装置、 あるいは電子装置に搭載される半導体装置はノンリード型半導体装置 に限定されることなく、 例えば、 封止体 2の周囲に沿って、 ガルウィング形状に 折り曲げられたリ一ドが突出する Q F P (Quad Flat Package)や S O P (Small Outline Package)と呼ばれる半導体装置についても同様に適用することができ るが、 前記 Q F Pや S O Pに比較して、 封止体 2の周囲におけるリードの突出量 が小さい Q F N型の構造を採用した方が、 半導体装置の小型ィヒを達成する上では より好ましい。  In the above-described embodiments:! To 5, an example in which the present invention is applied to the manufacture of a QFN type semiconductor device has been described. For example, the present invention is similarly applied to the manufacture of a SON type semiconductor device. Can have the same effect. Further, the semiconductor device mounted on the semiconductor device or the electronic device of the present invention is not limited to a non-lead type semiconductor device. For example, a resin gull-wing shape is formed along the periphery of the sealing body 2. The same applies to semiconductor devices called QFP (Quad Flat Package) and SOP (Small Outline Package), which have protruding leads. It is more preferable to adopt a QFN type structure having a small protrusion amount in order to achieve a small size semiconductor device.
また、 前記実施の形態 1〜 5では、 半導体装置が搭載された携帯電話機などの 無線通信装置 （電子装置） 力 予めその本体にアンテナ 2 0が取り付けられた無 線通信装置 6 9の場合を取り上げて説明したが、 本発明の電子装置は、 図 2 6の 変形例に示すように、 例えば、 テレビジョン、 セットトップボックスまたはカー ナピゲーション装置などのアンテナ 9 2を後から各本体に取り付けるようなァン テナ外付け装置 9 3であってもよく、 このアンテナ外付け装置 9 3においても、 実施の形態 1〜 5で説明した高周波パワーモジュール 1を組み込むことにより、 その高周波特性の向上を図ることができる。 産業上の利用可能性  Further, in the first to fifth embodiments, the case of a wireless communication device (electronic device) such as a mobile phone on which a semiconductor device is mounted is assumed to be a wireless communication device 69 in which an antenna 20 is previously attached to its main body. As described in the modification of FIG. 26, the electronic device according to the present invention is configured such that an antenna 92 such as a television, a set-top box, or a car navigation device is attached to each main body later. The antenna external device 93 may be used. In this antenna external device 93 as well, the high-frequency characteristics can be improved by incorporating the high-frequency power module 1 described in the first to fifth embodiments. . Industrial applicability
以上のように、 本発明の電子装置および半導体装置は携帯電話機などの無線通 信装置に使用される。 特に、 通信システムが複数系統の携帯電話機において、 低 雑音増幅器のような入力信号が極めて微弱な信号を処理する回路部に前記入力信 号を送る信号配線の両側に固定電位の配線を配置するとともに、 この半導体装置 が実装される配線基板において複数の共通配線により低ィンダクタンス化された ダランド電位を半導体装置のタブに供給する実装構造を有することにより、 1系 統の通信システムを使用中、 他の系統の通信システムとの間でのクロストークが 発生しなくなり、 良好な通話が可能な電子装置および半導体装置を提供すること ができる。 As described above, the electronic device and the semiconductor device of the present invention are used for a wireless communication device such as a mobile phone. In particular, in a mobile phone having a plurality of communication systems, fixed-potential wiring is arranged on both sides of a signal wiring for transmitting the input signal in a circuit section for processing an extremely weak input signal, such as a low-noise amplifier. The inductance of the wiring substrate on which the semiconductor device is mounted is reduced by a plurality of common wirings. With a mounting structure that supplies the Durand potential to the tab of the semiconductor device, crosstalk with other communication systems does not occur while using one communication system, and good communication is possible. It is possible to provide a simple electronic device and a semiconductor device.

Claims

請 求 の 範 囲 The scope of the claims
1 . 複数のリードと、 主面および裏面を有するタブと、 複数の電極端子およびそ れぞれが複数の半導体素子によつて構成される複数の回路部を有する半導体チッ プと、 前記複数の電極端子と前記リードとを接続する複数の導電性のワイヤと、 前記複数の電極端子と前記タブの主面とを接続して前記複数の電極端子に第 1の 電位を供給する複数の導電性のワイヤとを有する半導体装置と、  1. a plurality of leads, a tab having a main surface and a back surface, a plurality of electrode terminals and a semiconductor chip having a plurality of circuit portions each of which is formed by a plurality of semiconductor elements; A plurality of conductive wires for connecting the electrode terminals to the leads; and a plurality of conductive wires for connecting the plurality of electrode terminals to the main surface of the tab and supplying a first potential to the plurality of electrode terminals. A semiconductor device having a wire of
前記半導体装置が実装され、 第 1の配線層と第 2の配線層とを備えており、 前 記第 1の配線層と第 2の配線層とに開口する複数の貫通孔に配置されてそれぞれ の前記配線層の配線を接続する共通配線が設けられた配線基板とを有する電子装 置であって、  The semiconductor device is mounted, and includes a first wiring layer and a second wiring layer, and is disposed in a plurality of through-holes opened in the first wiring layer and the second wiring layer. And a wiring board provided with a common wiring for connecting the wiring of the wiring layer.
前記半導体チップは前記タブの主面に固定されており、  The semiconductor chip is fixed to a main surface of the tab,
前記回路部は、 前記リードを介して外部信号が入力される第 1の回路部と、 前 記タブと前記導電性のワイヤを介して接続される第 2の回路部とを含んでおり、 前記複数の電極端子は、 前記第 1の回路部に前記外部信号を入力する第 1の電 極端子と、 前記第 1の回路部に固定電位を供給する第 2の電極端子とを有してお り、  The circuit unit includes: a first circuit unit to which an external signal is input via the lead; and a second circuit unit connected to the tab via the conductive wire. The plurality of electrode terminals include a first electrode terminal for inputting the external signal to the first circuit unit, and a second electrode terminal for supplying a fixed potential to the first circuit unit. And
前記複数のリードは、 前記外部信号を伝達する第 1のリードと、 前記第 1のリ 一ドの両側に配置された第 2のリードとを含んでおり、  The plurality of leads include a first lead that transmits the external signal, and second leads disposed on both sides of the first lead,
前記第 1のリードと前記第 1の電極端子とを接続する前記導電性のワイヤの両 側に前記第 2のリードと前記第 2の電極端子とを接続する前記導電性のワイヤが 配置されており、  The conductive wire that connects the second lead and the second electrode terminal is disposed on both sides of the conductive wire that connects the first lead and the first electrode terminal. Yes,
前記タブと前記配線基板の前記共通配線とが接続されていることを特徴とする 電子装置。  The electronic device, wherein the tab and the common wiring of the wiring board are connected.
2. 請求の範囲第 1項記載の電子装置であって、 前記共通配線と接続されたタブ 接続用端子が、 半田を介して前記タブと接続されていることを特徴とする電子装 置。  2. The electronic device according to claim 1, wherein the tab connection terminal connected to the common wiring is connected to the tab via solder.
3 . 請求の範囲第 2項記載の電子装置であって、 前記複数の共通配線が前記タブ 接続用端子の辺に沿って設けられていることを特徴とする電子装置。  3. The electronic device according to claim 2, wherein the plurality of common wirings are provided along a side of the tab connection terminal.
4 . 請求の範囲第 1項記載の電子装置であって、 前記複数の電極端子は、 前記第 1の回路部に前記第 1の電位を供給する第 3の電極端子を有しており、前記第 3 の電極端子と前記タブとが前記導電性のワイヤによつて接続されていることを特 徴とする電子装置。 4. The electronic device according to claim 1, wherein the plurality of electrode terminals are connected to the plurality of electrode terminals. A third electrode terminal for supplying the first potential to the first circuit portion, wherein the third electrode terminal and the tab are connected by the conductive wire. Electronic device
5 . 請求の範囲第 4項記載の電子装置であって、 前記第 3の電極端子と前記タブ とを接続する前記導電性のワイヤは、 前記第 1の電極端子と前記第 1のリードと を接続する前記導電性のワイヤより短いことを特徴とする電子装置。  5. The electronic device according to claim 4, wherein the conductive wire that connects the third electrode terminal and the tab includes a first electrode terminal and the first lead. An electronic device, wherein the electronic device is shorter than the conductive wire to be connected.
6 . 請求の範囲第 1項記載の電子装置であって、 前記複数の電極端子は、 前記第 1の回路部に前記第 1の電位を供給する第 3の電極端子を有しており、 前記第 3 の電極端子と前記リードとが前記導電性のワイヤによって接続されていることを 特徴とする電子装置。  6. The electronic device according to claim 1, wherein the plurality of electrode terminals include a third electrode terminal that supplies the first potential to the first circuit unit, An electronic device, wherein a third electrode terminal and the lead are connected by the conductive wire.
7 . 請求の範囲第 1項記載の電子装置であって、 前記第 2の電極端子を介して前 記第 1の回路部に供給される前記固定電位が前記第 1の電位であることを特徴と する電子装置。  7. The electronic device according to claim 1, wherein the fixed potential supplied to the first circuit unit via the second electrode terminal is the first potential. Electronic device.
8 . 請求の範囲第 1項記載の電子装置であって、 前記第 1の回路部は、 前記リー ドを介して入力される前記外部信号を増幅する増幅回路であることを特徴とする 電子装置。  8. The electronic device according to claim 1, wherein the first circuit unit is an amplifier circuit that amplifies the external signal input via the lead. .
9 . 請求の範囲第 1項記載の電子装置であって、 前記第 2の回路部は、 前記第 1 の回路部によって増幅された信号を処理する機能の少なくとも一部を有すること を特徴とする電子装置。  9. The electronic device according to claim 1, wherein the second circuit unit has at least a part of a function of processing a signal amplified by the first circuit unit. Electronic devices.
1 0. 請求の範囲第 1項記載の電子装置であって、 前記半導体装置は、 絶縁性樹 脂からなる封止体を有しており、 前記封止体には、 前記半導体装置を前記配線基 板に実装した際に前記配線基板の主面と対向する実装面が形成されており、 前記 複数のリ一ドは、 前記実装面に露出していることを特徴とする電子装置。  10. The electronic device according to claim 1, wherein the semiconductor device has a sealing body made of an insulating resin, and the sealing device includes the semiconductor device and the wiring. An electronic device, wherein a mounting surface facing a main surface of the wiring board is formed when mounted on a substrate, and the plurality of leads are exposed on the mounting surface.
1 1 . 請求の範囲第 1 0項記載の電子装置であって、 前記封止体の前記実装面に 前記タブが露出しており、 前記配線基板の前記共通配線と接続されたタブ接続用 端子が、 半田を介して前記タブと接続されていることを特徴とする電子装置。 11. The electronic device according to claim 10, wherein the tab is exposed on the mounting surface of the sealing body, and a tab connection terminal connected to the common wiring of the wiring board. Is connected to the tab via solder.
1 2. 請求の範囲第 1項記載の電子装置であって、 前記第 1の回路部は、 無線信 号がアンテナを介して変換された電気信号を増幅するための回路であることを特 徴とする電子装置。 1 2. The electronic device according to claim 1, wherein the first circuit unit is a circuit for amplifying an electric signal obtained by converting a radio signal via an antenna. Electronic device.
1 3 . 絶縁性樹脂からなる封止体と、 1 3. A sealing body made of an insulating resin;
前記封止体の周囲に沿って配置され、 前記封止体の内外に！:つて設けられた複数 のリードと、 It is arranged along the periphery of the sealing body, inside and outside the sealing body! : Multiple leads provided
主面およぴ裏面を有するタブと、  A tab having a main surface and a back surface,
主面おょぴ裏面を有しており、 その主面上に複数の電極端子と、 それぞれが複 数の半導体素子によって構成される複数の回路部とを有する半導体チップと、 前記複数の電極端子と前記リードとを接続する複数の導電性のワイヤと、 前記複数の電極端子と前記タブの主面とを接続して前記複数の電極端子に第 1 の電位を供給する複数の導電性のワイヤとを有する半導体装置であって、 前記半導体チップは前記タブの主面に固定されており、  A semiconductor chip having a main surface and a back surface, a plurality of electrode terminals on the main surface, and a plurality of circuit portions each including a plurality of semiconductor elements; and the plurality of electrode terminals And a plurality of conductive wires connecting the plurality of electrode terminals and the main surface of the tab to supply a first potential to the plurality of electrode terminals. Wherein the semiconductor chip is fixed to the main surface of the tab,
前記回路部は、 前記リードを介して外部信号が入力される第 1の回路部と、 前 記タブと前記導電性のワイヤを介して接続される第 2の回路部とを含んでおり、 前記複数の電極端子は、 前記第 1の回路部に前記外部信号を入力する第 1の電 極端子と、 前記第 1の回路部に固定電位を供給する第 2の電極端子とを有してお り、  The circuit unit includes: a first circuit unit to which an external signal is input via the lead; and a second circuit unit connected to the tab via the conductive wire. The plurality of electrode terminals include a first electrode terminal for inputting the external signal to the first circuit unit, and a second electrode terminal for supplying a fixed potential to the first circuit unit. And
前記複数のリードは、 前記外部信号を伝達する第 1のリードと、 前記第 1のリ 一ドの両側に配置された第 2のリードとを含んでおり、  The plurality of leads include a first lead that transmits the external signal, and second leads disposed on both sides of the first lead,
前記第 1のリードと前記第 1の電極端子とを接続する前記導電性のワイヤの両 側に前記第 2のリードと前記第 2の電極端子とを接続する前記導電性のワイヤが 配置されていることを特徴とする半導体装置。  The conductive wire that connects the second lead and the second electrode terminal is disposed on both sides of the conductive wire that connects the first lead and the first electrode terminal. A semiconductor device.
1 4 . 請求の範囲第 1 3項記載の半導体装置であって、 前記複数の電極端子は、 前記第 1の回路部に前記第 1の電位を供給する第 3の電極端子を有しており、 前 記第 3の電極端子と前記タブとが前記導電性のワイヤによって接続されているこ とを特徴とする半導体装置。  14. The semiconductor device according to claim 13, wherein the plurality of electrode terminals include a third electrode terminal that supplies the first potential to the first circuit unit. A semiconductor device, wherein the third electrode terminal and the tab are connected by the conductive wire.
1 5 . 請求の範囲第 1 3項記載の半導体装置であって、 前記複数の電極端子は、 前記第 1の回路部に前記第 1の電位を供給する第 3の電極端子を有しており、 前 記第 3の電極端子と前記リードとが前記導電性のワイヤによって接続されている ことを特徴とする半導体装置。  15. The semiconductor device according to claim 13, wherein the plurality of electrode terminals have a third electrode terminal that supplies the first potential to the first circuit unit. A semiconductor device, wherein the third electrode terminal and the lead are connected by the conductive wire.
PCT/JP2003/001526 2003-02-14 2003-02-14 Electronic device and semiconductor device WO2004073063A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004568182A JP4137059B2 (en) 2003-02-14 2003-02-14 Electronic device and semiconductor device
PCT/JP2003/001526 WO2004073063A1 (en) 2003-02-14 2003-02-14 Electronic device and semiconductor device
TW092115874A TW200428614A (en) 2003-02-14 2003-06-11 Electronic device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/001526 WO2004073063A1 (en) 2003-02-14 2003-02-14 Electronic device and semiconductor device

Publications (1)

Publication Number Publication Date
WO2004073063A1 true WO2004073063A1 (en) 2004-08-26

Family

ID=32866112

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/001526 WO2004073063A1 (en) 2003-02-14 2003-02-14 Electronic device and semiconductor device

Country Status (3)

Country Link
JP (1) JP4137059B2 (en)
TW (1) TW200428614A (en)
WO (1) WO2004073063A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059885A (en) * 2005-07-22 2007-03-08 Marvell World Trade Ltd Packaging for high-speed integrated circuit
EP1827062A3 (en) * 2006-02-27 2008-08-20 Denso Corporation Electronic device
US7884451B2 (en) 2005-07-22 2011-02-08 Marvell World Trade Ltd. Packaging for high speed integrated circuits
EP2450951A1 (en) * 2010-11-08 2012-05-09 Samsung Electronics Co., Ltd. Quad flat package with exposed paddle
KR101495823B1 (en) 2007-11-26 2015-02-25 각고호우징 게이오기주크 Electronic circuit
JP2016174094A (en) * 2015-03-17 2016-09-29 住友電工デバイス・イノベーション株式会社 Semiconductor assembly

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8571229B2 (en) 2009-06-03 2013-10-29 Mediatek Inc. Semiconductor device
EP3088931A1 (en) * 2015-04-30 2016-11-02 LG Innotek Co., Ltd. Lens moving apparatus and camera module and optical device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738011A (en) * 1993-06-29 1995-02-07 Hitachi Ltd Semiconductor integrated circuit device
JP2000091489A (en) * 1998-09-15 2000-03-31 Anam Semiconductor Inc Semiconductor package lead frame and semiconductor package using the same
EP1187208A2 (en) * 2000-08-30 2002-03-13 Hitachi, Ltd. Semiconductor device
US20020050380A1 (en) * 2000-06-30 2002-05-02 International Business Machines Corporation Electronic package with plurality of solder-applied areas providing heat transfer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738011A (en) * 1993-06-29 1995-02-07 Hitachi Ltd Semiconductor integrated circuit device
JP2000091489A (en) * 1998-09-15 2000-03-31 Anam Semiconductor Inc Semiconductor package lead frame and semiconductor package using the same
US20020050380A1 (en) * 2000-06-30 2002-05-02 International Business Machines Corporation Electronic package with plurality of solder-applied areas providing heat transfer
EP1187208A2 (en) * 2000-08-30 2002-03-13 Hitachi, Ltd. Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059885A (en) * 2005-07-22 2007-03-08 Marvell World Trade Ltd Packaging for high-speed integrated circuit
US7884451B2 (en) 2005-07-22 2011-02-08 Marvell World Trade Ltd. Packaging for high speed integrated circuits
EP1827062A3 (en) * 2006-02-27 2008-08-20 Denso Corporation Electronic device
KR101495823B1 (en) 2007-11-26 2015-02-25 각고호우징 게이오기주크 Electronic circuit
EP2450951A1 (en) * 2010-11-08 2012-05-09 Samsung Electronics Co., Ltd. Quad flat package with exposed paddle
JP2016174094A (en) * 2015-03-17 2016-09-29 住友電工デバイス・イノベーション株式会社 Semiconductor assembly

Also Published As

Publication number Publication date
JP4137059B2 (en) 2008-08-20
TWI292208B (en) 2008-01-01
TW200428614A (en) 2004-12-16
JPWO2004073063A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
KR100993277B1 (en) Semiconductor device and electronic device
US7312511B2 (en) Semiconductor device with electrically isolated ground structures
CN101604671B (en) Semiconductor device and manufacturing method thereof
US7149496B2 (en) High-frequency module and radio communication apparatus
US7089032B2 (en) Radio transmitting/receiving device
US8204471B2 (en) Wireless communication system
US8115295B2 (en) Semiconductor device
JP4137059B2 (en) Electronic device and semiconductor device
US20070202832A1 (en) Wireless communication system
WO2003094236A1 (en) Semiconductor device and radio communication apparatus
TWI283471B (en) Semiconductor device and electronic apparatus
JP3576465B2 (en) High frequency semiconductor device and portable communication device using the same

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004568182

Country of ref document: JP

122 Ep: pct application non-entry in european phase