WO2004072745A1

WO2004072745A1 - 外部同期可能な制御装置および制御方法

Info

Publication number: WO2004072745A1
Application number: PCT/JP2004/001280
Authority: WO
Inventors: Toshiyuki Miyamatsu; Mitsunori Kuzushima
Original assignee: Kabushiki Kaisha Yaskawa Denki
Priority date: 2003-02-12
Filing date: 2004-02-06
Publication date: 2004-08-26
Also published as: US20060153008A1

Abstract

本発明の課題は、上位装置の同期信号を生成しているクロックと制御装置の制御周期信号を生成しているクロックの差を意識せずに上位装置からの同期信号に同期して制御処理を実行することができるとともに、制御の精度性能を向上する制御装置を提供する。本発明によれば、制御割込処理部とを備えた制御装置において、同期割込処理部は、同期割込信号を生成するための水晶発振子と制御周期信号を生成するため水晶発振子の精度誤差以上遅れて制御周期信号が生成されるよう、制御周期信号を生成する手段を調整し制御割込信号を生成することにより、外部からの同期信号に同期して制御割込処理を実行させるようにした。

Description

明細書外部同期可能な制御装置および制御方法

〈技術分野〉

本発明は、上位制御装置など外部からの同期信号に同期して制御処理を行う機能を有する制御装置とその制御方法に関するものである。

〈背景技術〉

従来の制御装置について、図を用いて説明する。

図 8は、従来の制御装置の構成を示すブロック図であり、図 9は、その動作を説明するタイムチヤ一トである。

図 8において、 1は上位装置であり、外部に同期信号を出力する機能と、外部へデータを出力する機能と、外部からデータを入力する機能を有している。 1 0 は水晶発振子であり、ク口ックを生成する。 1 1は同期信号発生回路であり、水晶発振子 1 0からのクロックを元に定周期に 'ί言号を生成し外部に出力する。 1 2 は入出力回路であり、制御装置にデータを出力し、制御装置からデータを入力する。 S 1 0は同期信号であり、同期信号発生回路 1 1で定周期に生成される。 S 1 1は入出力データで、入出力回路 1 2を介して制御装置と授受される。

2は制御装置で、 C P Uと、割込回路と、入出力回路と、同期調整付制御周期発生回路から構成される。 2 0は C P Uであり、水晶発振子からのクロック信号で動作する。また、割込回路から同期割込信号が入力されると同期割込処理部を実行し、割込回路から制御割込信号が入力されると制御割込処理部を実行する。 2 1は割込回路であり、上位装置からの同期信号 S 1 0が入力されると、同期割込信号を生成し C P U 2 0へ出力する。また、同期調整付制御周期発生回路から信号が入力されると、制御割込信号を生成し C P U 2 0へ出力する。 2 2は水晶発振子であり、クロックを生成する。 2 3は入出力回路であり、上位装置にデータを出力し、上位装置からデータを入力する。 2 4は同期割込処理部であり、入出力データ S 1 1の処理を行う。 2 5は制御割込処理部であり、位置制御、速度制御、トルク制御などの処理を行う。 2 7は同期調整付制御周期発生回路であり、上位装置からの同期信号 S 1 0が入力された時点から水晶発振子 2 2からのクロックを元に定周期に信号を生成し出力する。すなわち、上位装置で定周期に生成される同期信号 S 1 0が入力されると、同期調整付制御周期発生回路は制御周期信号を出力すると同時に、水晶発振子 2 2からのクロックの計測を開始し、予め設定された周期に達すると制御周期信号を出力し、水晶発振子 2 2からのクロックの計測を開始する。この動作を繰り返し行うことで定周期に信号を生成する。 S 2 0は同期割込信号であり、上位からの同期信号 S 1 0が入力された時に割込回路 2 1で生成される。 S 2 1は制御割込信号であり、同期調整付制御周期発生回路 2 7からの制御周期信号が入力された時に割込回路 2 1で生成される。 S 2 2は制御周期信号であり、同期調整付制御周期発生回路 2 7で生成される。

図 9において、上位装置で定周期に生成される同期信号 S 1 0が入力されると、割込回路 2 1で同期割込信号が生成され、 C P U 2 0にて同期割込処理部が実行される。また、同期調整付制御周期発生回路が起動され、制御周期信号 S 2 2より割込回路 2 1で制御割込信号が生成され、 C P U 2 0にて制御割込処理部が実行される。この例では、上位からの同期信号 S 1 0および同期割込信号 S 2 0は 4 0 0 M Sごとに生成され、制御割込信号 S 2 1は 1 0 0 μ s ごとに生成されるものとする。すなわち、同期信号周期である 4 0 0 s ごとに同期割込処理が実行され、 4 0 0 sの間に Ι Ο Ο μ β周期の制御割込信号により制御割込処理が計 4回実行される。一般にクロックに使用する水晶発振子の精度は 1 0 0 p p m 程度であるため、上位装置 1で使用している水晶発振子 1 0と制御装置 2で使用している水晶発振子 2 2の誤差は最大 2 0 0 p p mである。よって、 1 / 5 0 0 0の誤差となる。 4 0 0 μ sでは、 4 0 0 μ s ± 0 . 0 8 μ s となる。上位装置の同期信号を生成しているク口ックが制御装置の制御周期信号を生成しているクロックよりも速い場合は、 4 0 0 /i s間に I O O Sの制御周期信号は 4回しか生成されず、それ以上は生成されないため、制御割込処理は正常に計 4回実行される。一方、上位装置の同期信号を生成しているクロックが制御装置の制御周期信号を生成しているクロックよりも遅い場合は、時刻 Dのようになり、上位からの同期信号が入力される前に、 5回目の制御周期信号が生成され、 4 0 0 μ s間では本来 4回実行されるべき制御割込処理が 5回実行されることになる。

また、上位装置で定周期に生成される同期信号 S 1 0が入力されると、同期割込信号と制御割込信号が生成されるが、一般的に同期割込処理の方が制御割込処理より割込優先順位が高いので、同期割込処理が先に実行され、制御割込処理は同期割込処理が完了するまで待たされる。この例では、同期割込処理の実行時間は 2 0 μ s とする。

本来は、制御割込処理の起動間隔は、制御周期である 1 0 0 μ sであるが、時刻 Cのように、上位装置で定周期に生成される同期信号 S 1 0が入力された 1回目の制御割込処理と 2回目の制御割込処理の起動間隔は、制御周期 1 0 0 μ sから同期割込処理の実行時間 2 0 μ sを減算した 8 0 μ s となる。

また、 4回目の制御割込処理と次回の同期信号 S 1 0が入力された 1回目の制御割込処理の起動間隔は、同期割込処理が完了するまで待たされるため 1 2 0 Μ s となる。従って、 2回目から 4回目の制御割込処理の起動間隔は、 1 0 0 s であるにもかかわらず、 1回目と 2回目の制御割込処理の起動間隔が 8 0 μ s、 4回目と次 1回目の制御割込処理の起動間隔が 1 2 0 μ sであるため、制御割込処理が実行される制御処理周期が変わり、一般的に制御精度が劣化する。

また、制御割込処理に許される最大処理時間についても、本来は制御周期である 1 0 0 /i Sであるが、時刻 Cのように、上位装置で定周期に生成される同期信号 S 1 0が入力された 1 回目の制御割込処理の場合は、制御周期 1 0 0 /i sから同期割込処理の実行時間 2 0 /i sを減算した 8 0 sが許される最大処理時間となる。従って、 2回目から 4回目の制御割込処理に許される最大処理時間は、 1 0 0 Sであるにもかかわらず、 1 回目の制御割込処理に許される最大処理時間が 8 0 μ sであるため、 1 回目の制御割込処理に許される最大処理時間 8 0 μ s で完了するような処理に押さえる必要がある。

このように、従来の制御装置は、上位装置の同期信号を生成しているクロックと制御装置の制御周期信号を生成しているク口ックの差を意識し、上位装置の同期信号を生成しているクロックが制御装置の制御周期信号を生成しているク口ックよりも速くなるようにし、また、制御割込処理部が制御処理周期から同期割込処理に要する処理時間を減算した時間内に完了するようにしているのである（例えば、特許文献 1 として特開平 1 1一 2 5 9 1 0 5号公報参照）。

また、コントローラと制御機器間のデータの受け渡しを確実に行うことができるプログラマブルコントローラ装置として特許文献 1の他に、例えば、特許文献

2として特開 2 0 0 2— 3 3 3 9 0 5号公報がある。しかしながら、従来の制御装置は、上位装置の同期信号を生成しているクロックが制御装置の制御周期信号を生成しているクロックよりも速くなるような上位装置との組み合わせになるように意識しなければならず、故障時の交換などが煩わしかった。万一、上位装置の同期信号を生成しているクロックが制御装置の制御周期信号を生成しているクロックよりも遅い制御装置と上位装置を組み合わせると、上位装置からの同期信号に同期して制御処理を実行できないという問題があった。

また、同期信号が入力されたタイミングでは同期割込処理が終了するまで制御割込処理の起動が待たされるため、制御周期が一定ではなく、制御精度も劣化するという問題も抱えていた。

また、制御処理に許される最大処理時間は、制御周期であるにもかかわらず、制御周期から上位装置からの同期信号入力時に実行される同期割込処理に要する処理時間を減算したものとなるので、 C P Uの性能を最大限に生かせないというような問題も抱えていた。そこで、本発明はこのような問題点に鑑みてなされたものであり、上位装置の同期信号を生成しているクロックと制御装置の制御周期信号を生成しているク口ックの差を意識せずに上位装置からの同期信号に同期して制御処理を実行することができるとともに、制御割込処理の起動間隔すなわち制御周期を一定とすることで制御の精度性能を向上することができる制御装置を提供するこ.と、

さらに、制御処理に許される最大処理時間を制御周期とし、 C P Uの性能を最大限に生かすことができる制御装置と制御方法を提供することを目的としている。く発明の開示〉

上記目的を達成するため、本発明 1は、上位装置など外部から定周期に出力される同期信号が入力されると同期割込信号を生成する手段と、定周期に制御処理を行うための制御周期信号を生成する手段と、前記制御周期信号が入力されると制御割込信号を生成する手段と、上位装置からデータを入力し上位装置にデータを出力する手段と、前記同期割込信号が入力されると同期割込処理を実行する同期割込処理部と、前記制御割込信号が入力されると制御割込処理を実行する制御割込処理部とを備えた制御装置において、前記同期割込処理部が、前記同期割込信号を生成するための水晶発振子と前記制御周期信号を生成するため水晶発振子の精度誤差以上遅れて前記制御周期信号が生成されるよう、前記制御周期信号を生成する手段を調整し、前記制御割込信号を生成することにより、外部からの同期信号に同期して制御割込処理を実行させるようになっていることを特徴とするものである。

本発明 1の制御装置によれば、同期割込処理において、 2つの水晶発振子の精度誤差以上遅らせて制御周期信号が生成されるよう制御周期発生回路を調整することにより、上位装置の同期信号を生成しているクロックと制御装置の制御周期信号を生成しているクロックの差を意識することなく、上位装置など外部からの同期信号に同期して制御処理を行うことができる。

また、本発明 2は、前記同期割込処理部において、該同期割込処理部の実行時間の最大値以上遅れて前記制御周期信号が生成されるよう、前記制御周期信号を生成する手段を調整し、前記制御割込信号を生成することにより、前記同期割込処理部の実行時間や実行時間のばらつきに関係なく制御割込処理の周期を一定にすることを特徴とするものである。

本発明 2の制御装置によれば、同期割込処理において、同期割込処理最大時間経過後に制御周期信号が生成されるよう制御周期発生回路を調整することにより、上位装置からの同期信号入力時に実行される同期割込処理において実行される処理時間に影響されることなく、制御割込処理の起動間隔すなわち制御周期を一定とすることができ、その結果、制御の精度性能を向上することができる。

また、本発明 3は、上位装置など外部から定周期に出力される同期信号が入力されると同期割込信号を生成する手段と、定周期に制御処理を行うための制御周期信号を生成する手段と、前記制御周期信号が入力されると制御割込信号を生成する手段と、上位装置からデータを入力し上位装置にデータを出力する手段と、前記同期割込信号が入力されると同期割込処理を実行する同期割込処理部と、前記制御割込信号が入力されると制御割込処理を実行する制御割込処理部とを備えた制御装置において、前記同期割込処理部において前記制御周期信号を生成する手段を起動し、前記制御割込信号を生成することにより、外部からの同期信号に同期して制御割込処理を実行させることを特徴とするものである。

本発明 3の制御装置によれば、上位装置の同期信号を生成しているクロックと制御装置の制御周期信号を生成しているクロックの差を意識することなく、上位装置など外部からの同期信号に同期して制御処理を行うことができる。また、制御処理に許される最大処理時間が制御周期となり、 C P Uの性能を最大限に生かすことができる。

また、本発明 4は、前記同期割込処理部において処理時間調整処理を実行することにより、同期割込処理に要する処理時間を一定にすることを特徴とするものである。

本発明 4の制御装置によれば、同期割込処理において条件判断がある場合、その条件の成立如何によつて実行される処理の内容が変わっても、同期割込処理に要する処理時間を一定にすることができ、制御処理周期を一定に保つことができる。

また、本発明 5は、上位装置など外部から定周期に出力される同期信号が入力されると同期割込信号を生成する手段と、定周期に制御処理を行うための制御周期信号を生成する手段と、前記制御周期信号が入力されると制御割込信号を生成する手段と、上位装置からデータを入力し上位装置にデータを出力する手段と、前記同期割込信号が入力されると同期割込処理を実行する同期割込処理部と、前記制御割込信号が入力されると制御割込処理を実行する制御割込処理部とを備えた制御装置の制御方法において、上位装置で定周期に生成される同期信号（S 1 0 ) を割込み回路（2 1 ) 入力し、割込回路 2 1で同期割込信号（S 2 0 ) を生成し、制御周期発生回路を起動して制御周期発生回路から制御周期信号（S 2 2 ) を割込回路（2 1 ) へ出力し、割込回路（2 1 ) は制御割込信号（S 2 1 ) と同期割込信号（S 2 0 ) を生成し C P U ( 2 0 ) へ出力し、同期割込処理部で制御割込処理を起動する制御周期発生回路をソフトウエアで起動することを特徴とするものである。

また、本発明 6は、同期割込処理部で実行される同期割込処理が、入出力データ（S 1 1 ) の処理を行うステップ (ステップ 1 ) と、条件の成立如何を判断するステップ (ステップ 2 ) と、条件が成立している場合は、条件成立時の処理を行うステップ（ステップ 3 ) と、処理時間調整値に 0を設定しておくステップ（ステツプ 3 0 ) と条件が成立していない場合は、条件不成立時の処理を行うステツプ（ステップ 4 ) と、処理時間調整値に条件成立時の処理時間から条件不成立時の処理時間を減算したものを設定するステップ（ステップ 4 0 ) と、処理時間調整値が 0の場合は次のステップに進み、 0以外の場合は処理時間調整値分に相当するダミー命令を実行するステップ (ステップ 5 ) と、制御周期発生回路を起動するステップ (ステップ 6 ) からなることを特徴とするものである。

また、本発明 7は、条件成立時の処理時間が条件不成立時の処理時間より短い場合は、処理時間調整値を設定するステップ（ステップ 4 0 ) で処理時間調整値に 0を設定し、処理時間調整値に 0を設定するステップ (ステップ 3 0 ) で条件不成立時の処理時間から条件成立時の処理時間を減算したものを設定するものである。

本発明 5 〜 7の制御方法によれば、制御処理に許される最大処理時間を増加させることで C P Uの性能を最大限に生かすことができると共に、処理時間調整を行うことにより、上位装置からの同期信号入力時に実行される同期割込処理において実行される処理の内容が変わっても、制御処理周期を一定に保つことができるという効果がある。く図面の簡単な説明 >

図 1は、本発明の制御装置の第 1実施例の構成を示すブロック図である。図 2は、第 1実施例のソフトウエア動作を示す説明図である。

図 3は、本発明の制御装置の第 2実施例の動作を示すタイムチヤ一トである。図 4は、本発明の制御装置の第 3実施例の構成を示すプロック図である。図 5は、第 3実施例のソフトウエア動作を示す説明図である。

図 6は、本発明の制御装置の第 4実施例の動作を示すタイムチヤ一トである。図 7は、第 4実施例の動作手順を示すフローチヤ一トである。

図 8は、従来の制御装置の構成を示すプロック図である。

図 9は、従来の制御装置の動作を説明するタイムチヤ一トである。

なお、図中の符号、 1は上位装置、 2は制御装置、 1 0は水晶発振子、 1 1 は同期信号発生回路、 1 2は入出力回路、 2 (H¾C PU、 2 1は割込回路、 2 2 は水晶発振子、 2 3は入出力回路、 2 4は同期割込処理部、 2 5は制御割込処理部、 2 6は制御周期発生回路、 2 7は同期調整付制御周期発生回路、 2 8は制御周期補正値、 2 9は制御周期設定値、 1 0 0は上位装置、 1 1 0は水晶発振子、 1 1 1は同期信号発生回路、 1 1 2は入出力回路、 2 00は制御装置、 2 2 0は C PU, 2 2 1は割込回路、 2 2 2は水晶発振子、 2 2 3は入出力回路、 2 24 は同期割込処理部、 2 2 5は制御割込処理部、 2 2 6は制御周期発生回路、 2 2 7は同期調整付制御周期発生回路、 S 1 0、 S I 1 0は同期信号、 S l l、 S I 1 1は入出力データ、 S 2 0、 S 2 2 0は同期割込信号、 S 2 1、 S 2 2 1は制御割込信号、 S 2 2、 S 2 2 2は制御周期信号である。

〈発明を実施するための最良の形態〉

次に、本発明の各実施例について図面を参照して説明する。

図 1は、本発明の制御装置の第 1実施例の構成を示すプロック図である。

図 1において、 1は上位装置であり、外部に同期信号を出力する機能と、外部へデータを出力する機能と、外部からデータを入力する機能を有している。 1 0 は水晶発振子であり、クロックを生成する。 1 1は同期信号癸生回路であり、水晶発振子 1 0からのクロックを元に定周期に信号を生成し外部に出力する。 1 2 は入出力回路であり、制御装置にデータを出力し、制御装置からデータを入力する。 S 1 0は同期信号であり、同期信号発生回路 1 1で定周期に生成される。 S 1 1は入出力データで、入出力回路 1 2を介して制御装置と授受される。 2は制御装置で、 C P Uと、割込回路と、入出力回路と、制御周期発生回路から構成される。 2 0は C P Uであり、水晶発振子 2 2からのクロック信号で動作する。また、割込回路 2 1から同期割込信号 S 2 0が入力されると C P U 2 0は同期割込処理部 2 4に同期割込処理を実行させる。割込回路 2 1から制御割込信号 S 2 1が入力されると C P U 2 0は制御割込処理部 2 5に制御割込処理を実行させる。 2 1は割込回路であり、上位装置 1からの同期信号 S 1 0が入力されると、同期割込信号 S 2 0を生成し C P U 2 0へ出力する。また、制御周期発生回路 2 6から制御周期信号 S 2 2が入力されると、制御割込信号 S 2 1を生成し C P U 2 0へ出力する。 2 2は水晶発振子であり、クロックを生成する。 2 3は入出力回路であり、上位装置 1にデータを出力し、上位装置 1からデータを入力する。 2 4は同期割込処理部であり、入出力データ S I 1の処理を行い、制御周期補正値 2 7を算出し制御周期設定値 2 8を調整する。 2 5は制御割込処理部であり、位置制御、速度制御、トルク制御などの制御処理を行う。 2 6は制御周期発生回路であり、同期割込処理部で調整された制御周期設定値 2 8で起動され、起動された時点から水晶発振子 2 2からのクロックを元に定周期に信号を生成し出力する。すなわち、同期割込処理部 2 4から起動されると、制御周期発生回路 2 6は制御周期信号 S 2 2を出力すると同時に、水晶発振子 2 2からのクロックの計測を開始し、予め設定された周期に達すると制御周期信号 S 2 2を出力し、水晶発振子 2 2からのクロックの計測を開始する。この動作を繰り返し行うことで定周期に信号を生成する。 S 2 0は同期割込信号であり、上位装置 1からの同期信号 S 1 0が入力された時に割込回路 2 1で生成される。 S 2 1は制御割込信号であり、制御周期発生回路 2 6からの制御周期信号 S 2 2が入力された時に割込回路 2 1で生成される。 S 2 2は制御周期信号であり、制御周期発生回路 2 6で生成される。図 2は、上位装置 1で定周期に生成される同期信号 S 1 0が入力された時のソフトウエアの動作を説明した図である。

図 2において、上位装置 1で定周期に生成される同期信号 S 1 0が入力されると、図 1の割込回路 2 1で同期割込信号 S 2 0が生成され、 C P U 2 0にて同期割込処理部 2 4が同期割込処理を実行する。

同期割込処理部 2 4で実行される同期割込処理は、まず、制御周期発生回路 2 6のクロック計測値から、水晶発振子 1 0と水晶発振子 2 2の精度誤差以上経過後に制御周期信号 S 2 2が生成されるように制御周期補正値 2 7を算出し制御周期設定値 2 8を調整する（図 2のステート 1 0 )。

次に、入出力データ S 1 1の処理を行う（図 2のステート 1 1 )。

入出力データには、制御装置 2が入力する指令データと、制御装置 2が出力するフィードバックデータから構成される。指令データには、位置指令、速度指令、トルク指令などがある。また、フィードパックデータには現在位置、現在速度などがある。同期割込処理で調整された制御周期発生回路 2 6が起動されると、制御周期発生回路 2 6から制御周期信号 S 2 2が出力され、割込回路 2 1 より制御割込信号 S 2 1が生成され、 C P U 2 0にて制御割込処理部 2 4が制御割込処理を実行する。制御割込処理部 2 5は、位置制御、速度制御、トルク制御などの制御処理を行う（図 2のステート 2 0 )。同期割込処理で制御周期設定値を調整した直後の制御割込処理では制御周期設定値 2 8に固定周期の設定値を設定する（図 2のステート 2 1 )。

このように、上位装置 1で定周期に生成される同期信号 S 1 0が入力された時に実行される同期割込処理部 2 4で、制御割込処理を起動する制御周期発生回路 2 6をソフトウェアで 2つの水晶発振子の精度誤差以上経過後に制御周期信号が生成されるように調整することにより、上位装置 1の同期信号 S 1 0を生成しているクロックが制御装置 2の制御周期信号 S 2 2を生成しているクロックよりも遅い場合でも上位装置 1からの同期信号 S 1 0に同期して制御処理を実行することができる。次に、本発明の第 2実施例について図 3を参照して説明する。

第 2実施例の構成を示すプロック図は図 1 と同じであり、またソフトウェア動作を示す図は図 2と同じである。第 1実施例との違いは制御周期発生回路の調整時間である。図 3は、本発明の制御装置の第 2実施例の動作を示すタイムチヤ一卜である。図 3において、上位装置 1 (図 1 ) で定周期に生成される同期信号 S 1 0が入力されると、割込回路 2 1で同期割込信号 S 2 0が生成され、 C P U 2 0にて同期割込処理部 2 4が起動され、同期割込処理が実行される。一般に、同期割込処理は条件判断がない場合は、同期割込処理に要する処理時間は一定であるが、条件判断があるとその条件の成立如何によつて同期割込処理に要する処理時間は変わってくる。第 1実施例の場合は、この同期割込処理で制御周期補正値 2 7は同期割込処理の開始時に 2つの水晶発振子の精度誤差以上経過後に制御周期信号 S 2 2が生成されるように制御周期補正値 2 7が算出され制御周期発生回路 2 6の制御周期設定値 2 8を調整し、調整された制御周期設定値のタイミングで制御周期発生回路 2 6が起動され、制御周期信号 S 2 2より割込回路 2 1で制御割込信号が生成されるが、同期割込処理の方が制御割込処理より優先度が高いため、同期割込処理終了後に、 C P U 2 0にて制御割込処理部 2 5が実行される。この例では、上位からの同期信号 S 1 0および同期割込信号 S 2 0は 4 0 0 μ s ごとに生成され、制御割込信号 S 2 1は 1 0 0 μ sごとに生成されるものとする。しかし、同期割込処理が 2 0 / s—定としても時刻 Αのように、同期割込信号が生成された前後の制御周期は制御割込信号が生成されても同期割込処理時間の 2 0 ," s後に制御割込処理が実行されるため、約 1 2 0 μ s と約 8 0 μ s となつてしまい、また、同期割込処理部で実行される同期割込処理が一定ではなく、条件成立時は 2 0 μ s、不成立時は 1 0 s とすると、時刻 Bのように、同期割込信号が生成された前後の制御周期は約 1 1 0 μ s と約 9 0 μ s となってしまい、更に制御周期にばらつきが生じ、制御割込処理が実行される制御処理周期が変わり、一般的に制御精度が劣化する。高精度を得るためには制御処理周期の時間管理による補正処理が必要となってしまう。ここで、同期割込処理において制御周期発生回路 2 6を同期割込処理の実行時間の最大値、この例では 2 0 s経過後に制御周期信号 S 2 2が生成されるように制御周期補正値 2 7を算出し制御周期設定値 2 8を調整することにより、時刻 Aのように、上位からの同期信号により起動される同期割込処理が条件成立の場合を実行すると、同期割込処理終了後、直ぐ制御周期発生回路を介して制御割込信号が発生され制御割込処理が実行される。

また、時刻 Bのように、同期割込処理が条件不成立の場合を実行すると、同期割込処理終了後 1 0 μ s経過した後、制御周期発生回路を介して制御割込信号が発生され制御割込処理が実行される。つまり同期割込処理の条件判断の成立如何にかかわらず、同期割込処理開始から 2 0 μ s と一定時間過後に制御周期信号が生成されるようにし、結果、制御割込処理が実行される制御周期は 1 0 0 μ s と一定となる。このように同期割込処理において、同期割込処理開始から同期割込処理の最大処理時間後に制御周期発生回路から制御周期信号が生成されるように調整を行うことで、同期割込処理に待たされることなく、また同期割込処理に条件判断がある場合は、同期割込処理の条件判断の成立如何にかかわらず、同期割込処理開始から一定時間経過後かつ、同期割込処理終了後に制御周期信号が生成されることで制御割込処理が即実行されるようになり、制御割込処理が実行される制御処理周期を一定に保つことができる。図 4は、本発明の第 3実施例に係る制御装置の構成を示すプロック図である。図 4において、 1 0 0は上位装置であり、外部に同期信号を出力する機能と、外部へデータを出力する機能と、外部からデータを入力する機能を有している。

1 1 0は水晶発振子であり、クロックを生成する。 1 1 1は同期信号発生回路であり、水晶発振子 1 1 0からのクロックを元に定周期に信号を生成し外部に出力する。 1 1 2は入出力回路であり、制御装置にデータを出力し、制御装置からデータを入力する。 S 1 1 0は同期信号であり、同期信号発生回路 1 1 1で定周期に生成される。 S 1 1 1は入出力データで、入出力回路 1 1 2を介して制御装置と授受される。

2 0 0は制御装置で、 C P Uと、割込回路と、入出力回路と、制御周期発生回路から構成される。 2 2 0は C P Uであり、水晶発振子からのクロック信号で動作する。また、割込回路 2 2 1から同期割込信号 S 2 2 0が入力されると同期割込処理を実行し、割込回路 2 2 1から制御割込信号 S 2 2 1が入力されると制御割込処理を実行する。 2 2 1は割込回路であり、上位装置からの同期信号 S 1 1 0が入力されると、同期割込信号を生成し C P U 2 2 0へ出力する。また、制御周期発生回路 2 2 6から信号が入力されると、制御割込信号 S 2 2 1を生成し C P U 2 2 0へ出力する。 2 2 2は水晶発振子であり、クロックを生成する。 2 2 3は入出力回路であり、上位装置 1 0 0にデータを出力し、上位装置 1 0 0からデータを入力する。 2 2 4は同期割込処理部であり、入出力データ S 1 1 1の処理を行い、制御周期発生回路 2 2 6を起動する。 2 2 5は制御割込処理部であり、位置制御、速度制御、トルク制御などの処理を行う。 2 2 6は制御周期発生回路であり、同期割込処理部から起動され、起動された時点から水晶発振子 2 2 2からのク口ックを元に定周期に信号を生成し出力する。すなわち、同期割込処理部から起動されると、制御周期発生回路は制御周期信号を出力すると同時に、水晶発振子 2 2 2からのクロックの計測を開始し、予め設定された周期に達すると制御周期信号を出力し、水晶発振子 2 2 2からのクロックの計測を開始する。この動作を繰り返し行うことで定周期に信号を生成する。 S 2 2 0は同期割込信号であり、上位からの同期信号 S 2 1 0が入力された時に割込回路 2 2 1で生成される。 S 2 2 1は制御割込信号であり、制御周期発生回路 2 2 6からの制御周期信号が入力された時に割込回路 2 2 1で生成される。 S 2 2 2は制御周期信号であり、制御周期発生回路 2 2 6で生成される。図 5は、上位装置 1 0 0 (図 4 ) で定周期に生成される同期信号 S 1 1 0が入力された時のソフトウェアの動作を説明した図である。図 5において、上位装置 1 0 0で定周期に生成される同期信号 S 1 1 0が入力されると、割込回路 2 2 1 で同期割込信号 S 2 2 0が生成され、 C P U 2 2 0により同期割込処理部 2 2 4 が同期割込処理を実行する。同期割込処理部 2 2 4で実行される同期割込処理は、まず、入出力データ S 1 1 1の処理を行う（ステート 1 1 0 )。入出力データには、制御装置 2 0 0が入力する指令データと、制御装置 2 0 0が出力するフィードバックデータから構成される。指令データには、位置指令、速度指令、トルク指令などがある。また、フィードパックデータには現在位置、現在速度などがある。

次に、制御周期発生回路 2 2 6 (図 4 ) を起動する（ステ一ト 1 1 1 )。

制御周期発生回路 2 2 6が起動されると、制御周期発生回路 2 2 6から制御周期信号 S 2 2 2が出力され、割込回路 2 2 1 より制御割込信号 S 2 2 1が生成され、 C P U 2 2 0により制御割込処理部 2 2 5が制御割込処理を実行する。制御割込処理部 2 2 5では、位置制御、速度制御、トルク制御などの制御処理を行う (ステ一ト 1 2 0 )。

このように、上位装置 1 0 0で定周期に生成される同期信号 S 1 1 0が入力された時に実行される同期割込処理で、制御割込処理を起動する制御周期発生回路をソフトウエアで起動することにより、上位装置の同期信号を生成しているク口ックが制御装置の制御周期信号を生成しているクロックよりも遅い場合でも上位装置からの同期信号に同期して制御処理を実行することができるようになる。次に、本発明の第 4実施例について図 6を参照して説明する。

第 4実施例の構成を示すブ口ック図は図 4と同じである。第 3実施例と第 4実施例の違いはソフトウェアの動作である。

図 6は、本発明の制御装置の第 4実施例の動作を示すタイムチヤ一卜である。図 6において、上位装置 1 0 0 (図 4 ) で定周期に生成される同期信号 S 1 1 0が入力されると、割込回路 2 2 1で同期割込信号 S 2 2 0が生成され、 C P U 2 2 0にて同期割込処理部が起動され、同期割込処理が実行される。一般に、同期割込処理は条件判断がない場合は、同期割込処理に要する処理時間は一定であるが、条件判断があるとその条件の成立如何によつて同期割込処理に要する処理時間は変わってくる。この同期割込処理で制御周期発生回路が起動され、制御周期信号 S 2 2 2より割込回路 2 2 1で制御割込信号が生成され、 C P U 2 2 0にて制御割込処理部が実行される。この例では、上位からの同期信号 S 1 1 0およぴ同期割込信号 S 2 2 0は 4 0 0 μ s ごとに生成され、制御割込信号 S 2 2 1は 1 0 0 /z sごとに生成されるものとする。また、同期割込処理部で実行される同期割込処理は一定ではなく、条件成立時は 2 0 μ s、不成立時は 1 0 /X s とする。図 6における時刻 Αのように、上位からの同期信号により起動される同期割込処理が条件不成立の場合を実行すると、制御周期発生回路を介して発生する制御割込信号の周期は 9 0 s となる。

また、図 6における時刻 Βのように、次の同期割込処理が条件成立の場合を実行すると、制御周期発生回路を介して発生する制御割込信号の周期は 1 1 0 μ s となる。

このように同期割込処理に条件判断がある場合は、同期割込処理に要する処理時間が条件判断の成立如何によつて変わり、その結果、制御割込処理が実行される制御処理周期が変わるため、一般的に制御精度が劣化する。このため、同期割込処理において、同期割込処理に条件判断がある場合は、制御周期発生回路を起動する前に処理時間調整処理を行い、同期割込処理の条件判断の成立如何にかかわらず、同期割込処理に要する処理時間を一定にするようにした。図 7は、この同期割込処理に条件判断がある場合の動作手順を説明したフローチャートである。図 7において、第 3実施例と異なるのは、ステップ 2からステップ 5があることである。

図 7において、同期割込処理部で実行される同期割込処理は、まず、入出力データ S 1 1 1の処理を行う（ステップ 1 )。

次に、条件の成立如何を判断する処理を行う (ステップ 2 )。

条件が成立している場合は、条件成立時の処理を行う（ステップ 3 )。

そして、処理時間調整値に 0を設定しておく（ステップ 3 0 )。

条件が成立していない場合は、条件不成立時の処理を行う（ステップ 4 )。そして、処理時間調整値に条件成立時の処理時間から条件不成立時の処理時間を減算したものを設定する（ステップ 4 0 )。

次に、処理時間調整処理を実行する（ステップ 5 )。具体的には、処理時間調整値が 0の場合は次のステップに進み、 0以外の場合は処理時間調整値分に相当するダミー命令を実行する。

最後に、制御周期発生回路を起動する（ステップ 6 )。なお、本実施例では、条件成立時の処理時間が条件不成立時の処理時間より長い場合を想定したが、逆の場合は、ステップ 4 0で処理時間調整値に 0を設定し、ステップ 3 0で条件不成立時の処理時間から条件成立時の処理時間を減算したものを設定すればよい。

このように、同期割込処理において、条件判断がある場合は、制御周期発生回路を起動する前に処理時間調整処理を行うことにより、同期割込処理の条件判断の成立如何にかかわらず、同期割込処理に要する処理時間を一定にすることができ、その結果、制御割込処理が実行される制御処理周期を一定に保つことができる。以上述べたように、本発明の制御装置によれば、同期割込処理において、 2つの水晶発振子の精度誤差以上遅らせて制御周期信号が生成されるよう制御周期発生回路を調整することにより、上位装置の同期信号を生成しているクロックと制御装置の制御周期信号を生成しているク口ックの差を意識することなく、上位装置など外部からの同期信号に同期して制御処理を行うことができ、また、同期割込処理において、同期処理最大時間経過後に制御周期信号が生成されるよう制御周期発生回路を調整することにより、上位装置からの同期信号入力時に実行される同期割込処理において実行される処理時間に影響されることなく、制御割込処理の起動間隔すなわち制御周期を一定とすることができ、その結果、制御の精度性能を向上することができる。

また、上位装置の同期信号を生成しているクロックと制御装置の制御周期信号を生成しているク口ックの差を意識することなく、上位装置など外部からの同期信号に同期して制御処理を行うことができる。また、制御処理に許される最大処理時間が制御周期となり、 C P Uの性能を最大限に生かすことができ、また、同期割込処理において条件判断がある場合、その条件の成立如何によつて実行される処理の内容が変わっても、同期割込処理に要する処理時間を一定にすることができ、制御処理周期を一定に保つことができる。さらに、本発明に係る制御方法によれば、制御処理に許される最大処理時間を增加させることで C P Uの性能を最大限に生かすことができると共に、処理時間調整を行うことにより、上位装置からの同期信号入力時に実行される同期割込処理において実行される処理の内容が変わっても、制御処理周期を一定に保つことができるという効果がある。

Claims

請求の範囲

1 . 上位装置など外部から定周期に出力される同期信号が入力されると同期割込信号を生成する手段と、定周期に制御処理を行うための制御周期信号を生成する手段と、前記制御周期信号が入力されると制御割込信号を生成する手段と、上位装置からデータを入力し上位装置にデータを出力する手段と、前記同期割込信号が入力されると同期割込処理を実行する同期割込処理部と、前記制御割込信号が入力されると制御割込処理を実行する制御割込処理部とを備えた制御装置において、

前記同期割込処理部は、前記同期割込信号を生成するための水晶発振子と前記制御周期信号を生成するため水晶発振子の精度誤差以上遅れて前記制御周期信号が生成されるよう、前記制御周期信号を生成する手段を調整し前記制御割込信号を生成することにより、外部からの同期信号に同期して制御割込処理を実行させ- ることを特徴とする外部同期可能な制御装置。

2 . 前記同期割込処理部は、該同期割込処理部の実行時間の最大値以上遅れて前記制御周期信号が生成されるよう、前記制御周期信号を生成する手段を調整し、前記制御割込信号を生成することにより、前記同期割込処理部の実行時間や実行時間のばらつきに関係なく制御割込処理の周期を一定にすることを特徴とする上記 1記載の外部同期可能な制御装置。

3 . 上位装置など外部から定周期に出力される同期信号が入力されると同期割込信号を生成する手段と、定周期に制御処理を行うための制御周期信号を生成する手段と、前記制御周期信号が入力されると制御割込信号を生成する手段と、上位装.置からデータを入力し上位装置にデータを出力する手段と、前記同期割込信号が入力されると同期割込処理を実行する同期割込処理部と、前記制御割込信号が入力されると制御割込処理を実行する制御割込処理部とを備えた制御装置において、

前記同期割込処理部において前記制御周期信号を生成する手段を起動し、前記制御割込信号を生成することにより、外部からの同期信号に同期して制御割込処理を実行させることを特徴とする外部同期可能な制御装置。

4. 前記同期割込処理部は、処理時間調整処理を実行することにより、同期割^処理に要する処理時間を一定にすることを特徴とする上記 3記載の外部同期可能な制御装置。

5. 上位装置など外部から定周期に出力される同期信号が入力されると同期割込信号を生成する手段と、定周期に制御処理を行うための制御周期信号を生成する手段と、前記制御周期信号が入力されると制御割込信号を生成する手段と、上位装置からデータを入力し上位装置にデータを出力する手段と、前記同期割込信号が入力されると同期割込処理を実行する同期割込処理部と、前記制御割込信号が入力されると制御割込処理を実行する制御割込処理部とを備えた制御装置の制御方法において、

上位装置で定周期に生成される同期信号（S 1 0) を割込み回路（2 1 ) へ入力し、割込回路 2 1で同期割込信号 (S 2 0) を生成し、制御周期発生回路を起動して制御周期発生回路から制御周期信号（S 2 2) を割込回路（2 1 ) へ出力し、割込回路（2 1 ) は制御割込信号（S 2 1 ) と同期割込信号 (S 2 0) を生成し C PU ( 2 0) へ出力し、同期割込処理部で制御割込処理を起動する制御周期発生回路をソフトウエアで起動することを特徴とする外部同期可能な制御方法。

6. 同期割込処理部で実行される同期割込処理は、入出力データ（S 1 1 ) の処理を行うステップ (ステップ 1 ) と、条件の成立如何を判断するステップ (ステツプ 2 ) と、条件が成立している場合は、条件成立時の処理を行うステップ (ステツプ 3) と、処理時間調整値に 0を設定しておくステップ（ステップ 3 0 ) と条件が成立していない場合は、条件不成立時の処理を行うステップ（ステップ 4) と、処理時間調整値に条件成立時の処理時間から条件不成立時の処理時間を減算したものを設定するステップ（ステップ 40) と、処理時間調整値が 0の場合は次のステップに進み、 0以外の場合は処理時間調整値分に相当するダミー命令を実行するステップ（ステップ 5 ) と、制御周期発生回路を起動するステップ（ステツプ 6 ) からなることを特徴とする上記 5記載の外部同期可能な制御方法。

7 . 条件成立時の処理時間が条件不成立時の処理時間より短い場合は、処理時間調整値を設定するステップ（ステップ 4 0 ) で処理時間調整値に 0を設定し、処理時間調整値に 0を設定するステップ（ステップ 3 0 ) で条件不成立時の処理時間から条件成立時の処理時間を減算したものを設定する上記 6記載の外部同期可能な制御方法。