JP2001100804A

JP2001100804A - サーボ制御装置

Info

Publication number: JP2001100804A
Application number: JP27489399A
Authority: JP
Inventors: Shinichi Muramatsu; 信一村松
Original assignee: Yaskawa Electric Corp
Current assignee: Yaskawa Electric Corp
Priority date: 1999-09-28
Filing date: 1999-09-28
Publication date: 2001-04-13

Abstract

(57)【要約】【課題】サーボ制御装置を複数台備えて制御を行う際
の同期ずれを無くして高精度に同期運転を行うことがで
き、また、タイミングずれによる起動遅れを解消したサ
ーボ制御装置を提供することを目的とする。【解決手段】Ａ／Ｄコンバータ１０５を介してアナロ
グ速度指令入力１６２をＣＰＵ１０１に取り込み、該ア
ナログ速度指令に応じた制御量（モータ駆動量）を決定
してモータの速度制御（デジタル制御）を行うが、入出
力回路１０４に同期信号入力１６１が入力されて同期割
り込み信号１５２が有効となったときには、該同期割り
込み信号１５２のタイミングに同期してデジタル制御を
実行し、同期信号入力１６１が入力されずに同期割り込
み信号１５２が無効のときには、タイマ１０２からのタ
イマ割り込み信号１５１のタイミングに同期してデジタ
ル制御を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部からのアナロ
グ電圧指令に基づき制御対象のデジタル制御を行うサー
ボ制御装置に係り、特に、サーボ制御装置を複数台備え
て制御を行う際の同期ずれを無くして高精度に同期運転
を行うことができ、また、上位コントローラからの指令
出力タイミングとサーボ制御装置のデジタル制御タイミ
ングとを同期させて、タイミングずれによる起動遅れを
解消し、タクトタイムの向上を図ったサーボ制御装置に
関する。

【０００２】

【従来の技術】従来より、産業用機械等でモータ制御を
行う際には、外部からのアナログ電圧指令に基づいてモ
ータの速度制御等を行うサーボ制御装置を複数台備え、
これらサーボ制御装置を上位コントローラで統括制御す
るような制御システムの構成が採られている。このよう
な構成の制御システムにおけるサーボ制御装置では、例
えば、ＣＰＵがアナログ電圧指令を離散的に取り込み、
該アナログ電圧指令に応じた制御量（モータ駆動量）を
決定して、モータ駆動回路を介してモータの速度制御
（デジタル制御）を行っている。この場合、個々のサー
ボ制御装置毎に独自のクロックを持ち、該固有クロック
を元に生成される所定周期毎に上記離散的な制御処理が
行われている。図３には、従来のアナログ速度指令型サ
ーボ制御装置を複数台備えて、複数軸の制御を行う制御
システムにおける制御処理実行タイミングを説明するタ
イミングチャートを示す。ここで、図３（ａ）は上位コ
ントローラの速度指令出力、（ｂ）は上位コントローラ
の制御処理実行タイミング、（ｃ）は第１軸用サーボ制
御装置の速度指令出力、（ｄ）は第１軸用サーボ制御装
置の制御処理実行タイミング、（ｅ）は第２軸用サーボ
制御装置の速度指令出力、（ｆ）は第２軸用サーボ制御
装置の制御処理実行タイミングをそれぞれ示す。図３
（ａ）および（ｂ）に示すように、上位コントローラか
らは、制御処理実行周期Ｔｍ毎に速度指令が出力される
が、第１軸用および第２軸用のそれぞれのサーボ制御装
置が独立したタイミングで動作するため、第１軸用およ
び第２軸用のサーボ制御装置では、図３（ｃ）〜（ｆ）
に示すように、上位コントローラからの速度指令を受け
取ってから制御処理を実行して速度指令を出力するまで
に、それぞれ異なるタイミングずれｔ１およびｔ２を生
じており、軸間で微妙な同期ずれ（ｔ２−ｔ１）が発生
している。

【０００３】

【発明が解決しようとする課題】このように、上記従来
のサーボ制御装置にあっては、個々のサーボ制御装置毎
に独自のクロックを持ち、該固有クロックを元に生成さ
れる周期毎に離散的な制御処理が行われているために、
複数のサーボ制御装置によって複数軸の制御を行う場合
には、それぞれのサーボ制御装置の制御処理実行タイミ
ングに異なるずれが生じ、軸間で同期ずれが発生すると
いう問題点があった。本発明は、上記従来の問題点に鑑
みてなされたものであって、外部からのアナログ電圧指
令に基づき制御対象のデジタル制御を行うサーボ制御装
置を複数台備えて制御を行う際の同期ずれを無くし、高
精度に同期運転を行い得るサーボ制御装置を提供するこ
とを目的としている。また本発明の他の目的は、上位コ
ントローラからの指令出力タイミングとサーボ制御装置
のデジタル制御タイミングとを同期させて、タイミング
ずれによる起動遅れを解消し、タクトタイムの向上を図
ったサーボ制御装置を提供することである。

【０００４】

【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１に係るサーボ制御装置は、外部か
らのアナログ電圧指令に基づき制御対象のデジタル制御
を行うサーボ制御装置において、外部からの同期信号を
取り込む同期信号入力手段と、所定周期で制御タイミン
グを生成するタイミング生成手段と、前記同期信号入力
手段に前記同期信号が入力されたときには、該同期信号
のタイミングに同期して前記デジタル制御を実行し、前
記同期信号入力手段に前記同期信号が入力されないとき
には、前記タイミング生成手段の制御タイミングに同期
して前記デジタル制御を実行する制御手段とを備えたも
のである。また、請求項２に係るサーボ制御装置は、請
求項１に記載のサーボ制御装置において、前記タイミン
グ生成手段は、前記同期信号入力手段に前記同期信号が
入力されたとき、その後の制御タイミングを該同期信号
のタイミングに同期して生成するものである。さらに、
請求項３に係るサーボ制御装置は、請求項１または２に
記載のサーボ制御装置において、前記同期信号の周期
を、前記タイミング生成手段が生成する制御タイミング
の周期の整数倍としたものである。

【０００５】本発明に係るサーボ制御装置では、制御手
段により、同期信号入力手段に外部からの同期信号が入
力されたときには、該同期信号のタイミングに同期して
外部からのアナログ電圧指令に基づき制御対象のデジタ
ル制御を実行し、同期信号入力手段に同期信号が入力さ
れないときには、タイミング生成手段による所定周期の
制御タイミングに同期してデジタル制御を実行するよう
にしている。これにより、外部からのアナログ電圧指令
に基づき制御対象のデジタル制御を行うサーボ制御装置
を複数台備えて制御を行う場合でも、それぞれのサーボ
制御装置の制御処理実行タイミングに異なるずれが生じ
ることなく、同期ずれを無くすことができ、高精度に同
期運転を行うことができる。また、上位コントローラか
らの指令出力タイミングとサーボ制御装置のデジタル制
御タイミングとを同期させることができ、タイミングず
れによる起動遅れを解消し、タクトタイムの向上を図る
ことができる。また、本発明に係るサーボ制御装置で
は、タイミング生成手段において、同期信号入力手段に
同期信号が入力されたとき、その後の制御タイミングを
該同期信号のタイミングに同期して生成するようにして
いる。これにより、１回の同期制御によって、上位コン
トローラからの指令出力タイミングとサーボ制御装置の
デジタル制御タイミングとを同期させることができ、タ
イミングずれによる起動遅れを解消し、タクトタイムの
向上を図ることができる。なお、同期信号の周期は、タ
イミング生成手段が生成する制御タイミングの周期の整
数倍とするのが望ましい。上位コントローラからの指令
出力タイミングとサーボ制御装置のデジタル制御タイミ
ングとを簡単に同期させることができる。

【０００６】

【発明の実施の形態】以下、本発明のサーボ制御装置の
実施の形態について、図面を参照して詳細に説明する。
図１は本発明の一実施形態に係るサーボ制御装置の構成
図である。図１において、本実施形態のサーボ制御装置
は、ＣＰＵ１０１、タイマ１０２、クロック生成部１０
３、入出力回路１０４、Ａ／Ｄコンバータ１０５および
モータ駆動回路１０６を備えて構成されている。ここ
で、クロック生成部１０３は、当該サーボ制御装置内の
各構成要素の動作タイミングを規定するクロックを生成
する。クロックは、例えばＣＰＵ１０１の動作クロック
として使用されたり、タイマ１０２の計時クロックとし
て使用される。また、タイマ１０２は、特許請求の範囲
にいう所定周期で制御タイミングを生成するタイミング
生成手段に該当し、クロック生成部１０３で生成される
クロックを計時して所定周期の制御タイミングを生成す
る。なお、該制御タイミングの信号は、タイマ割り込み
信号１５１としてＣＰＵ１０１の割り込み端子に供給さ
れる。また、入出力回路１０４は、外部からの同期信号
入力１６１を取り込む同期信号入力手段に該当し、当該
サーボ制御装置を含む制御システムを統括制御する上位
コントローラ（図示せず）とのＩ／Ｏインタフェースを
司る。なお、外部から取り込んだ同期信号入力１６１
は、同期割り込み信号１５２としてＣＰＵ１０１の割り
込み端子に供給される。また、Ａ／Ｄコンバータ１０５
は、外部からのアナログ速度指令（アナログ電圧指令）
入力１６２を入力してデジタル値に変換し、データバス
１５３上に出力してＣＰＵ１０１に供給する。ここで、
アナログ速度指令入力１６２は、上位コントローラから
与えられるものであるが、他の構成要素、例えば制御対
象のモータの速度センサ等のアナログ出力であっても良
い。ＣＰＵ１０１は、Ａ／Ｄコンバータ１０５を介して
アナログ速度指令入力１６２を取り込み、該アナログ速
度指令に応じた制御量（モータ駆動量）を決定して、モ
ータ駆動回路１０６を介してモータ駆動出力１６３を出
力し、モータの速度制御（デジタル制御）を行う。ま
た、ＣＰＵ１０１は制御手段に該当しており、入出力回
路１０４に同期信号入力１６１が入力されて同期割り込
み信号１５２が有効となったときには、該同期割り込み
信号１５２のタイミングに同期してデジタル制御を実行
し、同期信号入力１６１が入力されずに同期割り込み信
号１５２が無効のときには、タイマ１０２からのタイマ
割り込み信号１５１のタイミングに同期してデジタル制
御を実行する。

【０００７】次に、以上のような構成を備えた本実施形
態のサーボ制御装置における動作について、図２を参照
して説明する。図２は、本実施形態のサーボ制御装置を
複数台備えて、複数軸の制御を行う制御システムにおけ
る制御処理実行タイミングを説明するタイミングチャー
トである。ここで、図２（ａ）は上位コントローラの速
度指令出力、（ｂ）は上位コントローラの制御処理実行
タイミング、（ｃ）は第１軸用サーボ制御装置の速度指
令出力、（ｄ）は第１軸用サーボ制御装置の制御処理実
行タイミング、（ｅ）は第２軸用サーボ制御装置の速度
指令出力、（ｆ）は第２軸用サーボ制御装置の制御処理
実行タイミングをそれぞれ示す。先ず、図２（ａ）およ
び（ｂ）に示すように、上位コントローラからは、制御
処理実行周期Ｔｍ毎に速度指令が出力されている。一般
に、上位コントローラの処理実行周期Ｔｍは、サーボ制
御装置の処理実行周期Ｔ１，Ｔ２（ここでは、Ｔ１＝Ｔ
２）よりも長く、このため本実施形態では、上位コント
ローラからの同期信号１６１（同期割り込み信号１５
２）の周期Ｔｍを、タイマ１０２が生成するタイマ割り
込み信号１５１の周期Ｔ１，Ｔ２の整数倍（２倍）とし
て、上位コントローラからの指令出力タイミングとサー
ボ制御装置のデジタル制御タイミングとの同期を簡単に
とれるようにしている。次に、第１軸用および第２軸用
のサーボ制御装置では、図２（ｃ）〜（ｆ）に示すよう
に、上位コントローラからの同期信号１６１が与えられ
るまでは、同期割り込み信号１５２が有効でないので、
それぞれのＣＰＵ１０１は、タイマ１０２からのタイマ
割り込み信号１５１による独自のタイミング（図中、Ｓ
１００，Ｓ１０１およびＳ２００，Ｓ２０１）に同期し
てデジタル制御を実行する。その後、入出力回路１０４
に上位コントローラからの同期信号入力１６１が入力さ
れて同期割り込み信号１５２が有効となると、それぞれ
のＣＰＵ１０１は、該同期割り込み信号１５２のタイミ
ング（図中、Ｓ１０２およびＳ２０２）に同期してデジ
タル制御を実行するので、制御システムにおける各サー
ボ制御装置のタイミングの同期がとられることとなる。
この状態で、上位コントローラからのアナログ速度指令
１６２が与えられると、全ての軸が同じタイミングで起
動され、従来のように軸間で微妙な同期ずれが発生する
ことが無くなる。つまり、高精度な同期運転や軌道制御
が実現できる。また、上位コントローラからの指令出力
タイミング（Ｍ０１，Ｍ０２，…）とサーボ制御装置の
デジタル制御タイミング（Ｓ１０２，Ｓ１０３，…およ
びＳ２０２，Ｓ２０３，…）とを同期させることがで
き、タイミングずれによる起動遅れを解消し、タクトタ
イムの向上を図ることができる。

【０００８】なお、図２では、上位コントローラからの
同期信号１６１（同期割り込み信号１５２）の周期Ｔｍ
を、タイマ１０２が生成するタイマ割り込み信号１５１
の周期Ｔ１，Ｔ２の整数倍（２倍）として、上位コント
ローラの処理実行周期Ｔｍ毎に、サーボ制御装置のＣＰ
Ｕ１０１が、同期割り込み信号１５２のタイミングに同
期してデジタル制御を実行するようにしているが、次の
ような変形も可能である。すなわち、入出力回路１０４
に上位コントローラからの同期信号入力１６１が入力さ
れて同期割り込み信号１５２が有効となったとき、ＣＰ
Ｕ１０１によってタイマ１０２をリセットすることによ
り、同期信号入力１６１が入力された以後のタイマ１０
２からのタイマ割り込み信号１５１のタイミングを同期
信号入力１６１のタイミングに同期して生成するという
変形である。これにより、１回の同期制御によって、上
位コントローラからの指令出力タイミングとサーボ制御
装置のデジタル制御タイミングとを同期させることがで
き、タイミングずれによる起動遅れを解消し、タクトタ
イムの向上を図ることができる。また、上記実施形態で
は、複数軸の制御を行う制御システムに複数台のサーボ
制御装置を適用した具体例について例示したが、このよ
うな制御対象に限定されることなく、複数台のサーボ制
御装置を同期させて制御を行うことが望ましいものであ
れば、どのような制御対象であっても同等の効果を得る
ことができる。

【０００９】

【発明の効果】以上説明したように、本発明のサーボ制
御装置によれば、制御手段により、同期信号入力手段に
外部からの同期信号が入力されたときには、該同期信号
のタイミングに同期して外部からのアナログ電圧指令に
基づき制御対象のデジタル制御を実行し、同期信号入力
手段に同期信号が入力されないときには、タイミング生
成手段による所定周期の制御タイミングに同期してデジ
タル制御を実行することとしたので、外部からのアナロ
グ電圧指令に基づき制御対象のデジタル制御を行うサー
ボ制御装置を複数台備えて制御を行う場合でも、それぞ
れのサーボ制御装置の制御処理実行タイミングに異なる
ずれが生じることなく、同期ずれを無くすことができ、
高精度に同期運転を行い得るサーボ制御装置を提供する
ことができる。また、上位コントローラからの指令出力
タイミングとサーボ制御装置のデジタル制御タイミング
とを同期させることができ、タイミングずれによる起動
遅れを解消し、タクトタイムの向上を図ることができ
る。また、本発明に係るサーボ制御装置によれば、タイ
ミング生成手段において、同期信号入力手段に同期信号
が入力されたとき、その後の制御タイミングを該同期信
号のタイミングに同期して生成するようにしたので、１
回の同期制御によって、上位コントローラからの指令出
力タイミングとサーボ制御装置のデジタル制御タイミン
グとを簡単に同期させることができ、タイミングずれに
よる起動遅れを解消し、タクトタイムの向上を図ること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るサーボ制御装置の構
成図である。

【図２】実施形態のサーボ制御装置を複数台備えて、複
数軸の制御を行う制御システムにおける制御処理実行タ
イミングを説明するタイミングチャートである。

【図３】従来のサーボ制御装置を複数台備えて、複数軸
の制御を行う制御システムにおける制御処理実行タイミ
ングを説明するタイミングチャートである。

【符号の説明】

１０１ＣＰＵ（制御手段）１０２タイマ（タイミング生成手段）１０３クロック生成部１０４入出力回路（同期信号入力手段）１０５Ａ／Ｄコンバータ１０６モータ駆動回路１５１タイマ割り込み信号１５２同期割り込み信号１５３データバス１６１同期信号入力１６２アナログ速度指令入力１６３モータ駆動出力

Claims

【特許請求の範囲】

【請求項１】外部からのアナログ電圧指令に基づき制
御対象のデジタル制御を行うサーボ制御装置において、外部からの同期信号を取り込む同期信号入力手段と、所定周期で制御タイミングを生成するタイミング生成手
段と、前記同期信号入力手段に前記同期信号が入力されたとき
には、該同期信号のタイミングに同期して前記デジタル
制御を実行し、前記同期信号入力手段に前記同期信号が
入力されないときには、前記タイミング生成手段の制御
タイミングに同期して前記デジタル制御を実行する制御
手段と、を有することを特徴とするサーボ制御装置。
【請求項２】前記タイミング生成手段は、前記同期信
号入力手段に前記同期信号が入力されたとき、その後の
制御タイミングを該同期信号のタイミングに同期して生
成することを特徴とする請求項１に記載のサーボ制御装
置。
【請求項３】前記同期信号の周期は、前記タイミング
生成手段が生成する制御タイミングの周期の整数倍であ
ることを特徴とする請求項１または２に記載のサーボ制
御装置。