WO2004066577A2 - Wandlerschaltung für eine limiter-empfängerstruktur und verfahen zur signalwandlung in einer limiter-empfängerstruktur - Google Patents

Wandlerschaltung für eine limiter-empfängerstruktur und verfahen zur signalwandlung in einer limiter-empfängerstruktur Download PDF

Info

Publication number
WO2004066577A2
WO2004066577A2 PCT/DE2003/004278 DE0304278W WO2004066577A2 WO 2004066577 A2 WO2004066577 A2 WO 2004066577A2 DE 0304278 W DE0304278 W DE 0304278W WO 2004066577 A2 WO2004066577 A2 WO 2004066577A2
Authority
WO
WIPO (PCT)
Prior art keywords
signal
limiter
zero crossings
lim
time
Prior art date
Application number
PCT/DE2003/004278
Other languages
English (en)
French (fr)
Other versions
WO2004066577A3 (de
Inventor
Britta Felbecker
Markus Hammes
Michael Speth
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to AU2003303786A priority Critical patent/AU2003303786A1/en
Priority to DE50304313T priority patent/DE50304313D1/de
Priority to EP03808246A priority patent/EP1584170B1/de
Publication of WO2004066577A2 publication Critical patent/WO2004066577A2/de
Publication of WO2004066577A3 publication Critical patent/WO2004066577A3/de
Priority to US11/179,449 priority patent/US7526262B2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
    • H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2335—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal
    • H04L27/2337—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal using digital techniques to measure the time between zero-crossings

Definitions

  • the invention relates to a converter circuit for processing an analog frequency or phase-modulated received signal for a limiter receiver structure and a method for signal conversion of an analog frequency or phase-modulated received signal in a limiter receiver structure.
  • limiter receiver structures are used to implement receivers for frequency- or phase-modulated signals with constant envelopes, such as GFSK (Gaussian Frequency Shift Keying) signals, at low cost.
  • the principle of operation of a limiter-receiver structure is based on the fact that the essential part of the information of a frequency- or phase-modulated signal lies in the frequency or the phase and thus in the zero crossings of the signal.
  • the analog-to-digital conversion of the received signal takes place in a limiter receiver structure by a threshold decision (which is made by the limiter) and a subsequent sampling of the discrete-value, time-continuous square wave signal output by the limiter.
  • the sampling rate z "1 must be selected to be significantly larger than the bandwidth B of the signal received by the limiter. In other words, it is more information-theoretical Minimum sampling rates required (which is determined by the bandwidth B of the signal received by the limiter) are considerably lower than the sampling rate Tz "1 used .
  • the higher harmonic components of the signal are then eliminated from the digital signal generated by the sampling by means of several filter stages, the signal rate is decimated and a digital signal is generated by demodulation, which is equivalent to the GSFK signal.
  • the elimination of the higher harmonic components of the signal must be done with the high sampling rate T z _1 and places high demands on the filters used in the signal path after the sampling. In practice, complex filter cascades with intermediate decimation stages are used for signal reconstruction. Due to the high sampling rate 2 "1 , high power consumption occurs.
  • a limiter discriminator circuit in which a digital zero crossing detector is arranged in the signal path behind the scanning.
  • the zero crossing detector generates a signal which indicates the times of the zero crossings of the signal output by the limiter by generating a logic "1".
  • a fourth-order sinc cube decimation filter and a subsequent reduction in the sampling rate by a factor of 4 are used to demodulate the signal output by the zero crossing detector.
  • the invention has for its object to provide a converter circuit for processing an analog frequency or phase-modulated received signal for a limiter receiver structure, which enables demodulation of the converted signal using simpler filter structures.
  • the invention further aims to provide a method for processing an analog frequency or phase modulated
  • tion signal can be generated.
  • the converter circuit comprises a limiter which converts an analog received signal into a time-continuous, discrete-value limiter signal consisting of a sequence of square-wave pulses.
  • An evaluation circuit is connected downstream of the limiter, which detects the time intervals between two successive zero crossings of the limiter signal and outputs a zero crossing distance signal.
  • the converter circuit comprises a signal synthesis circuit, which receives the NuU pengangs distance signal and generates a value- and time-discrete processing signal for signal demodulation, depending on the latter
  • Zero crossings correspond to the zero crossings of the limiter signal and its pulse shape used for signal synthesis has a smaller spectral width than a rectangular pulse of corresponding width.
  • the signal synthesis circuit is that instead of the square-wave pulses implicitly prescribed by the limiter, pulses with a signal shape are used behind the converter circuit for signal processing, which have a smaller spectral width than square-wave pulses. As a result of the better spectral characteristics, the demands on the downstream filter units and thus their complexity decrease.
  • the pulse shape used in signal synthesis can be optimally selected in accordance with the post-processing in the signal path downstream of the converter circuit.
  • a particularly preferred embodiment of the invention is characterized in that the signal synthesis circuit uses a triangular pulse as the pulse shape.
  • a triangular pulse has a much better spectral characteristic than a rectangular pulse, so that with this choice a great gain in complexity can be achieved in the subsequent units (filters).
  • Another advantage of using a triangular pulse is that the signal values of the triangular pulse can be calculated using simple linear operations.
  • a further advantageous embodiment of the invention is characterized in that the time intervals between two successive zero crossings of the limiter signal are recorded with a time accuracy T z , and in that the processing signal has a sampling rate T s _1 that is less than T z _1 ,
  • T s _1 that is less than T z _1
  • a further advantageous embodiment of the invention is characterized in that the evaluation circuit comprises a zero crossing detector and a counter arranged after the zero crossing detector. Only the meter with the (high) sampling rate T z _1 must be operated. The pulse generation in the signal synthesis circuit can already save energy on the given by the reduced sampling rate Ts "1
  • the signal synthesis circuit preferably comprises an interpolator which, depending on the NuU pengangs distance signal, synthesizes the processing signal at the support points determined by the sampling rate Ts "1 using the predetermined pulse shape.
  • FIG. 1 shows a converter circuit with limiter according to the prior art.
  • FIG. 2 shows a converter circuit according to the invention with a limiter
  • 3a shows a representation of the signal curve of an input signal for the converter circuit according to the invention
  • 3b shows the signal curve of a time-continuous, discrete-value signal output by the limiter
  • 3c shows the signal curve of a digital count signal output by the counter
  • Fig. 5 is a circuit diagram of the pulse synthesis stage shown in Fig. 2.
  • Fig. 6 is a circuit diagram of a radio receiver with a limiter receiver structure.
  • the converter circuit WS comprises a limiter L, the output of which is connected to the input of a sampling stage AS.
  • the Ab- Key stage AS is operated with a sampling frequency T z _1 .
  • the output signal of the sampling stage AS is fed to a baseband processing circuit BS, which carries out filtering and signal demodulation.
  • the limiter L carries out a threshold decision of the analog received signal a (t).
  • a section of the time profile of the analog received signal a (t) is shown in FIG. 3a.
  • the analog received signal a (t) is a sine signal which has a varying period length due to the frequency or phase modulation. Is e.g. If a 2-value (binary) modulation alphabet is used, the modulated received signal a (t) has two different period lengths.
  • the limiter L makes a threshold decision.
  • the output signal lim (t) of the limiter L is determined as follows:
  • the output signal lim (t) of the limiter L is sampled by the sampling stage AS at a sampling rate T z ⁇ l .
  • the sampling time T z determines the time resolution for the determination of the zero crossings of lim (t). Due to the poor spectral properties of
  • Rectangular pulses Tz "1 must be significantly larger than the bandwidth B of the signal a (t).
  • the digital signal output by the sampling stage AS is designated p (nT z ).
  • nT z specifies the discrete time in units n of the sampling time period T z .
  • the digital signal p (nT z ) is fed to the baseband processing circuit BS, in which, as is known in the prior art, the higher harmonic components of the signal are eliminated by filtering and a demodulated signal is generated.
  • FIG. 2 shows a limiter receiver structure with a converter circuit WS 'according to the invention.
  • the converter circuit WS 1 has a limiter L, a zero-crossing detector ND downstream of the limiter L, a counter CN downstream of the zero-crossing detector ND and a pulse synthesis stage PSY downstream of the counter CN.
  • the output of the pulse synthesis stage PSY is fed to a baseband processing circuit BS '.
  • the zero crossing detector ND and the counter CN form an evaluation circuit AW.
  • the limiter L is identical in structure and mode of operation to the limiter L described with reference to FIG. 1.
  • the signal lim (t) output by the limiter L is shown in FIG. 3b.
  • the duration of the rectangular pulses corresponds to the respective zero crossing distances T ⁇ - ⁇ , i, T ⁇ + ⁇ of the received signal a (t).
  • the zero crossings of the time-continuous, discrete-value discrete output signal lim (t) of the limiter L are determined in the zero crossing detector ND. If a zero crossing is detected, the zero crossing detector ND outputs a signal start_z. This zero crossing signal start_z restarts the counter CN.
  • the counter CN is operated at the clock frequency T z ⁇ x .
  • the current counting result Zi (corresponding to the zero crossing distance Ti) is present at the output of the counter CN until the end of the current counting period.
  • the output signal cnt of the counter CN and the current internal counter reading (dashed line) is shown in FIG. 3c.
  • the time granularity required to measure the zero-crossing time intervals is T z and is of the same order of magnitude as the sampling frequency T z of the prior art circuit shown in FIG. 1.
  • the height of the (maximum) count values ⁇ _ ⁇ , Zi, Z ⁇ + ⁇ corresponds to the time periods Ti - ** . , Ti, T ⁇ + ⁇ the time intervals defined by zero crossings 1-1, 1 and 1 + 1.
  • the pulse synthesis stage PSY generates a digital processing signal p (nT s ) from a base pulse on the basis of these zero-transition time intervals Ti - **., Ti, T ⁇ + ⁇ determined with the time granularity T z .
  • a triangular pulse can be used as the base pulse.
  • the digital processing signal p (nT s ) can be generated by means of an interpolator, which depends on the zero-crossing time intervals T ⁇ - ⁇ , Ti, which are output by the counter CN in the form of the count values Zi -. **., Zi, Z ⁇ +1 . T i + ⁇ , the processing signal at the support points determined by a time base T s is calculated using triangular pulses.
  • the time base T s with respect to which the digital processing signal p (nT s ) is generated, can in principle be chosen arbitrarily, with a certain minimum time resolution (maximum sampling period T s ) due to the requirements of the subsequent signal processing and due to signal-theoretical requirements (fulfillment of the sampling theorem) ) must be guaranteed.
  • the time resolution T s is no longer determined by the accuracy requirements of the zero crossings, but by the spectral properties of the pulse used for the synthesis of the digital processing signal p (nT s ) and the subsequent baseband signal processing in the baseband Processing stage BS 'depends. This allows the baseband processing in the baseband processing stage BS 'to be carried out at a substantially lower rate Ts "1 after the determination of the zero crossings with the time accuracy T z . This reduces the requirements for the complexity of the baseband processing stage BS'. It is also pointed out that the time-discrete processing signal p (nT s ) is already generated at the low processing rate T s .
  • the pulse synthesis stage PSY adopts the count values Zi . ** . , Zi, Z ⁇ + ⁇ the output signal cnt of the counter CN with its own (slow) clock T s . Therefore, the pulse synthesis stage PSY can also be implemented with very little effort.
  • the pulse synthesis stage PSY comprises a counter CN1, a comparator COMP connected downstream of the counter, a table memory TAB, an accumulator AC and a multiplier M.
  • N T s / T z .
  • the counter CN1 generates the value n representing the discrete time.
  • the comparator COMP checks whether n ⁇ Z ⁇ / (2N), ie whether the upper or lower expression of the equation given above must be used to generate the signal values.
  • the factor N / Z ⁇ is denoted by C 0 . Since there are only a finite number of factors N / Zi, these can be calculated in advance and stored in the table memory TAB.
  • the currently required value C 0 is read out from the table memory TAB as a function of the count result Zi and fed to the accumulator AC.
  • the pulse shape with the correct pulse length is thus generated
  • the maximum amplitude C of the triangular pulse is determined by multiplication by the factor 2 C.
  • the multiplication is carried out by the multiplier M.
  • C can be selected in accordance with the requirements of the following units (baseband processing BS ').
  • Fig. 6 shows an example of the structure of a receiver circuit based on the limiter discriminator principle, as is known for example from the German patent application DE 101 03 479 AI.
  • the known converter circuit WS shown in FIG. 6 corresponds to the converter circuit S shown in FIG. 1.
  • a radio signal is picked up by an antenna A and fed via an input filter F to a low-noise input amplifier LNA (Low Noise Amplifier).
  • the input amplifier LNA amplifies the high-frequency antenna signal with an adjustable gain.
  • the amplified signal is converted to an intermediate frequency.
  • the output signal of the low-noise amplifier LNA is fed to two mixers M1 and M2.
  • the mixers M1 and M2 are operated in a known manner with a phase shift of 90 ° at a mixing frequency which is derived from a local oscillator (not shown).
  • the two signals used to operate the mixers M1 and M2 correspond in their time frequency cos ( ⁇ 0 t) or sin ( ⁇ 0 t), where ⁇ 0 denotes the angular frequency assigned to the oscillator frequency and t the time.
  • In-phase (I) and quadrature (Q) signals are available in the intermediate frequency at the outputs of mixers M1 and M2.
  • the outputs of the two mixers M1 and M2 are fed to an I or a Q signal input of an analog channel selection filter KSF which serves to suppress image frequency.
  • a specific frequency channel is selected by means of the channel selection filter KSF, and the desired useful signal is thereby filtered out of the broadband signal-interference signal mixture present on the input side.
  • the two I and Q signal components with the bandwidth of the useful channel are output at two outputs AI, A2 of the channel selection filter KSF.
  • the known converter circuit WS is replaced by the converter circuit WS 'according to the invention shown in FIG. 2.
  • the simplified baseband processing circuit BS ' is used instead of BS (shown in two channels in FIG. 6).
  • the analog receive signal a (t) thus corresponds to the I signal component or the Q signal component at the outputs AI and A2.
  • the algorithm described in the document DE 101 03 479 AI can be used, which is hereby added to the content of the present document by reference.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

Eine Wandlerschaltung weist einen Limiter (L) auf, welcher ein analoges Empfangssignal in ein wertediskretes Limiter-Signal umsetzt. Eine Auswerteschaltung (AW) ermittelt aus den zeitlichen Abständen zwischen aufeinanderfolgenden Nulldurchgängen des Limiter-Signals ein Nulldurchgangs-Abstandssignal. Eine Synthese-Schaltung (PSY) berechnet ein digitales Verarbeitungssignal, dessen Nulldurchgänge denjenigen des Limiter-Signals entsprechen und dessen Pulsform eine geringere Spektralbreite als ein Rechteckpuls aufweist.

Description

Beschreibung
Wandlerschaltung für eine Limiter-Empfängerstruktur und Verfahren zur Signalwandlung in einer Limiter-Empfängerstruktur
Die Erfindung betrifft eine Wandlerschaltung zur Verarbeitung eines analogen frequenz- oder phasenmodulierten Empfangssignals für eine Limiter-Empfängerstruktur und ein Verfahren zur SignalWandlung eines analogen frequenz- oder phasenmodulier- ten Empfangssignals in einer Limiter-Empfängerstruktur.
Zur aufwandsgünstigen Implementierung von Empfängern für frequenz- oder phasenmodulierte Signale mit konstanter Einhüllenden wie beispielsweise GFSK (Gaussian Frequency Shift Key- ing) Signalen werden sogenannte Limiter-EmpfängerStrukturen eingesetzt. Das Funktionsprinzip einer Limiter-Empfängerstruktur beruht darauf, dass der wesentliche Anteil der Information eines frequenz- oder phasenmodulierten Signals in der Frequenz bzw. der Phase und damit in den Nulldurchgängen des Signals liegt. Die Analog-zu-Digital-Wandlung des Empfangssignals erfolgt in einer Limiter-Empfängerstruktur durch eine Schwellenwertentscheidung (welche durch den Limiter vorgenommen wird) und eine nachfolgende Abtastung des von dem Limiter ausgegebenen wertediskreten, zeitkontinuierlichen Rechtecksignals. Da im Signalweg hinter dem Limiter die gesamte Nutzinformation des Signals in den Nulldurchgängen liegt, ist eine hohe Abtastrate Tz _1 erforderlich, um die Nulldurchgänge mit der notwendigen Genauigkeit zu erfassen. Um bei der Abtastung spektrale Überlappungen (Aliasing) höhe- rer harmonischer Spektralanteile und somit Auslöschung von Information zu vermeiden, muss die Abtastrate z"1 deutlich größer als die Bandbreite B des von dem Limiter entgegengenommenen Signals gewählt werden. Mit anderen Worten ist die aus informationstheoretischer Sicht erforderliche Mindestab- tasträte (welche durch die Bandbreite B des von dem Limiter entgegengenommenen Signals bestimmt ist) erheblich geringer als die verwendete Abtastrate Tz"1. Anschließend werden aus dem durch die Abtastung erzeugten digitalen Signal durch mehrere Filterstufen die höheren harmonischen Anteile des Signals beseitigt, die Signalrate dezi- miert und durch eine Demodulation ein digitales Signal erzeugt, welches dem GSFK-Signal äquivalent ist. Die Beseitigung der höheren harmonischen Anteile des Signals muss mit der hohen Abtastrate Tz _1 erfolgen und stellt hohe Anforderungen an die im Signalweg hinter der Abtastung verwendeten Fil- ter. In der Praxis werden für die Signalrekonstruktion aufwändige Filterkaskaden mit zwischengeschalteten Dezima- tionsstufen eingesetzt werden. Aufgrund der hohen Abtastrate 2 "1 tritt ein hoher Leistungsverbrauch auf.
In dem Artikel "Low-Power Design of a Digital FM Demodulator Based on Zero-Cross Detection at IF", N. Ismailoglu et al . , IEEE Vehicular Technology Conference, 19. - 22. September 1999, Seiten 810 bis 813, ist eine Limiter-Diskriminator- schaltung bekannt, in welcher im Signalweg hinter der Abtas- tung ein digitaler Nulldurchgangsdetektor angeordnet ist. Der Nulldurchgangsdetektor erzeugt ein Signal, welches die Zeitpunkte der Nulldurchgänge des von dem Limiter ausgegebenen Signals durch Erzeugung einer logischen "1" angibt. Zur Demodulation des von dem Nulldurchgangsdetektor ausgegebenen Sig- nals wird ein Sinc-Cube Dezimationsfilter vierter Ordnung und eine anschließende Erniedrigung der Abtastrate um den Faktor 4 eingesetzt.
Der Erfindung liegt die Aufgabe zugrunde, eine Wandlerschal- tung zur Verarbeitung eines analogen frequenz- oder phasenmodulierten Empfangssignals für eine Limiter-Empfängerstruktur zu schaffen, welche eine Demodulation des gewandelten Signals unter Verwendung von einfacheren Filterstrukturen ermöglicht. Ferner zielt die Erfindung darauf ab, ein Verfahren zur Ver- arbeitung eines analogen frequenz- oder phasenmodulierten
Empfangssignals in einer Limiter-Empfängerstruktur anzugeben, mit welchem ein aufwandsgünstig demodulierbares Verarbei- tungssignal generierbar ist. Insbesondere soll darüber hinaus ein niedriger Leistungsverbrauch in der Wandlerschaltung und nachfolgenden Schaltungsabschnitten (Demodulator) erzielbar sein.
Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst .
Die erfindungsgemäße Wandlerschaltung umfasst entsprechend der üblichen Bauweise einen Limiter, welcher ein analoges Empfangssignal in ein zeitkontinuierliches, wertediskretes Limiter-Signal bestehend aus einer Folge von Rechteckpulsen umsetzt. Dem Limiter ist eine Auswerteschaltung nachgeschaltet, welche die zeitlichen Abstände zwischen jeweils zwei aufeinanderfolgenden Nulldurchgängen des Limiter-Signals er- fasst und ein NuUdurchgangs-Abstandssignal ausgibt. Ferner umfasst die Wandlerschaltung eine Signalsynthese-Schaltung, welche das NuUdurchgangs-Abstandssignal entgegennimmt und in Abhängigkeit von diesem ein werte- und zeitdiskretes Verar- beitungssignal für die Signaldemodulation erzeugt, dessen
Nulldurchgänge den Nulldurchgängen des Limiter-Signals entsprechen und dessen für die Signalsynthese eingesetze Pulsform eine geringere Spektralbreite als ein Rechteckpuls entsprechender Breite aufweist.
Durch die Signalsynthese-Schaltung wird erreicht, dass anstelle der implizit durch den Limiter vorgegebenen Rechteckpulse für die Signalverarbeitung hinter der Wandlerschaltung Pulse mit einer Signalform eingesetzt werden, welche eine ge- ringere Spektralbreite als Rechteckpulse aufweisen. Infolge der besseren Spektralcharakteristik sinken die Anforderungen an die nachgeordneten Filtereinheiten und somit auch deren Komplexität .
Prinzipiell kann die bei der Signalsynthese verwendete Pulsform optimal entsprechend der im Signalweg folgenden Nachverarbeitung hinter der Wandlerschaltung gewählt werden. Eine besonders bevorzugte Ausgestaltung der Erfindung kennzeichnet sich jedoch dadurch, dass die SignalSynthese-Schaltung als Pulsform einen Dreieckpuls verwendet. Ein Dreieckpuls weist eine wesentlich besser Spektralcharakteristik als ein Rechteckpuls auf, so dass mit dieser Wahl ein großer Komplexitätsgewinn bei den nachfolgenden Einheiten (Filtern) erzielt werden kann. Ein weiterer Vorteil der Verwendung eines Dreieckpulses besteht darin, dass die Signalwerte des Dreieckpulses mittels einfacher linearer Operationen berechenbar sind.
Eine weitere vorteilhafte Ausgestaltung der Erfindung kennzeichnet sich dadurch, dass die zeitlichen Abstände zwischen jeweils zwei aufeinander folgenden Nulldurchgängen des Limiter-Signals mit einer Zeitgenauigkeit Tz erfasst werden, und dass das Verarbeitungssignal eine Abtastrate Ts _1 aufweist, die kleiner als Tz _1 ist. Dies erlaubt es, bereits innerhalb der Wandlerschaltung (genauer: nach der Bestimmung der Nulldurchgänge) wie auch hinter der WandlerSchaltung die Basisband-Signalverarbeitung (Filterung einschließlich Demo- dulation) mit einer wesentlich niedrigeren Abtastrate Ts "1 vorzunehmen. Durch diese Maßnahme wird eine deutliche Reduzierung des Leistungsverbrauchs erreicht.
Eine weitere vorteilhafte Ausgestaltung der Erfindung kenn- zeichnet sich dadurch, dass die Auswerteschaltung einen Null- durchgangsdetektor und einen dem Nulldurchgangsdetektor nach- geordneten Zähler umfasst . Dabei uss lediglich der Zähler mit der (hohen) Abtastrate Tz _1 betrieben werden. Die Pulserzeugung in der Signal-Syntheseschaltung kann bereits energie- sparend auf der durch die reduzierte Abtastrate Ts"1 gegebenen
Zeitbasis erfolgen. Zu diesem Zweck umfasst die Signalsynthese-Schaltung vorzugsweise einen Interpolator, welcher in Abhängigkeit von dem NuUdurchgangs-Abstandssignal das Verarbeitungssignal an den durch die Abtastrate Ts"1 bestimmten Stützstellen unter Verwendung der vorgegebenen Pulsform synthetisiert . Weitere vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Nachfolgend wird die Erfindung unter Bezugnahme auf ein Aus- fuhrungsbeispiel anhand der Zeichnung erläutert; in dieser zeigt :
Fig. 1 eine Wandlerschaltung mit Limiter gemäß dem Stand der Techni ;
Fig. 2 eine erfindungsgemäße Wandlerschaltung mit Limiter;
Fig. 3a eine Darstellung des Signalverlaufs eines Eingangssignals für die erfindungsgemäße Wandlerschaltung;
Fig. 3b eine Darstellung des Signalverlaufs eines von dem Limiter ausgegebenen zeitkontinuierlichen, wertediskreten Signals;
Fig. 3c eine Darstellung des Signalverlaufs eines von dem Zähler ausgegebenen digitalen Zählsignals;
Fig. 4 eine Darstellung des Signalverlaufs eines von der er findungsgemäßen Wandlerschaltung ausgegebenen werte- und zeitdiskreten VerarbeitungsSignals;
Fig. 5 ein Schaltbild der in Fig. 2 dargestellten Puls- Synthesestufe; und
Fig. 6 ein Schaltbild eines Funkempfängers mit einer Limiter-Empfängerstruktur.
Fig. 1 zeigt eine Wandlerschaltung WS zur Analog-Digital- Wandlung von frequenz- oder phasenmodulierten Signalen in ei- ner Limiter-Empfängerstruktur nach dem Stand der Technik. Die Wandlerschaltuήg WS umfasst einen Limiter L, dessen Ausgang mit dem Eingang einer Abtaststufe AS verbunden ist. Die Ab- taststufe AS wird mit einer Abtastfrequenz Tz _1 betrieben. Das Ausgangssignal der Abtaststufe AS wird einer Basisband- VerarbeitungsSchaltung BS zugeführt, welche eine Filterung und Signaldemodulation durchführt.
Die Funktionsweise der in Fig. 1 dargestellten Schaltung ist wie folgt:
Der Limiter L führt eine Schwellenwertentscheidung des analo- gen Empfangssignals a(t) durch. Ein Abschnitt des zeitlichen Verlaufs des analogen Empfangssignals a(t) ist in Fig. 3a dargestellt. Das analoge Empfangssignal a(t) ist ein Sinussignal, das aufgrund der Frequenz- bzw. Phasenmodulation eine variierende Periodenlänge aufweist. Wird senderseitig z.B. ein 2-wertiges (binäres) Modulationsalphabet eingesetzt, weist das modulierte Empfangssignal a(t) zwei verschiedene Periodenlängen auf .
Der Limiter L nimmt eine SchwellenwertentScheidung vor. Das Ausgangssignal lim(t) des Limiters L ist folgendermaßen bestimmt :
lim(t) = -1 falls a(t) < 0 lim(t) = +1 falls a(t) > 0.
Das aus einer Folge von Rechteckpulsen bestehende Ausgangs- signal lim(t) des Limiters L wird von der Abtaststufe AS mit einer Abtastrate Tz ~l abgetastet. Die Abtastzeit Tz bestimmt die Zeitauflösung für die Bestimmung der Nulldurchgänge von lim(t) . Aufgrund der schlechten Spektraleigenschaften von
Rechteckpulsen muss Tz"1 wesentlich größer als die Bandbreite B des Signals a(t) sein.
Das von der Abtaststufe AS ausgegebene Digitalsignal wird mit p(nTz) bezeichnet. Dabei gibt nTz die diskrete Zeit in Einheiten n der AbtastZeitdauer Tz an. Das Digitalsignal p(nTz) wird der Basisband-Verarbeitungsschaltung BS zugleitet, in welcher, wie im Stand der Technik bekannt, die höheren harmonischen Anteile des Signals durch Filterung beseitigt werden und ein demoduliertes Signal erzeugt wird.
Fig. 2 zeigt eine Limiter-Empfängerstruktur mit einer erfindungsgemäßen Wandlerschaltung WS' .
Die Wandlerschaltung WS1 weist einen Limiter L, einen dem Limiter L nachgeschalteten Nulldurchgangsdetektor ND, einen dem Nulldurchgangsdetektor ND nachgeschalteten Zähler CN und eine dem Zähler CN nachgeschaltete Puls-Synthesestufe PSY auf. Der Ausgang der Puls-Synthesestufe PSY ist einer Basisband-Verarbeitungsschaltung BS' zugeleitet. Der Nulldurchgangsdetektor ND und der Zähler CN bilden eine Auswerteschaltung AW.
Der Limiter L ist in Aufbau und Funktionsweise identisch mit dem anhand Fig. 1 beschriebenen Limiter L. Das von dem Limiter L ausgegebene Signal lim(t) ist in Fig. 3b dargestellt. Die Dauer der Rechteckpulse entspricht den jeweiligen Null- durchgangsabständen Tι-ι, i, Tι+ι des Empfangssignals a(t). In dem Nulldurchgangsdetektor ND werden die Nulldurchgänge des zeitkontinuierlichen, wertediskreten AusgangsSignals lim(t) des Limiters L ermittelt. Wird ein Nulldurchgang erkannt, so gibt der Nulldurchgangsdetektor ND ein Signal start_z aus. Dieses Nulldurchgangssignal start_z startet den Zähler CN jeweils neu. Der Zähler CN wird mit der Taktfrequenz Tz ~x betrieben. Jeweils bei der nächsten Aktivierung durch das Signal start_z liegt das aktuelle Zählergebnis Zi (korrespondierend zum Nulldurchgangsabstand Ti) am Ausgang des Zäh- lers CN bis zum Ende der aktuellen Zählperiode an. Das Aus- gangssignal cnt des Zählers CN sowie der aktuelle interne Zählerstand (gestrichelte Linie) ist in Fig. 3c dargestellt. Die Zeitgranularität, die zur Messung der Nulldurchgangs- Zeitabstände benötigt wird, ist Tz und liegt in der gleichen Größenordnung wie die Abtastfrequenz Tz der in Fig. 1 gezeigten Schaltung zum Stand der Technik. Wie aus den Figuren 3a bis 3c ersichtlich, entspricht die Höhe der (maximalen) Zählwerte ι_ι, Zi, Zι+ι den Zeitdauern Ti-**., Ti, Tι+ι der durch Nulldurchgänge definierten Zeitinvervallen 1-1, 1 und 1+1.
Basierend auf diesen mit der Zeitgranularität Tz ermittelten Nulldurc gangs-Zeitabständen Ti-**., Ti, Tι+ι erzeugt die Puls- Synthesestufe PSY ein digitales Verarbeitungssignal p(nTs) aus einem Basispuls. Beispielsweise kann wie in Fig. 4 darge- stellt ein Dreieckpuls als Basispuls verwendet werden. Die
Erzeugung des digitalen Verarbeitungssignals p(nTs) kann mittels eines Interpolators erfolgen, welcher in Abhängigkeit von den vom Zähler CN in der Form der Zählwerte Zi-.**., Zi, Zι+1 ausgegebenen Nulldurchgangs-Zeitabständen Tχ-ι, Ti, Ti+ι, das Verarbeitungssignal an den durch eine Zeitbasis Ts bestimmten Stützstellen unter Verwendung von Dreieckpulsen berechnet. Die Zeitbasis Ts, bezüglich welcher das digitale Verarbeitungssignal p(nTs) erzeugt wird, kann prinzipiell beliebig gewählt werden, wobei aufgrund der Anforderungen durch die nachfolgende Signalverarbeitung sowie aufgrund signaltheoretischer Erfordernisse (Erfüllung des Abtasttheorems) eine gewisse minimale Zeitauflösung (maximale Abtastzeitdauer Ts) gewährleistet sein muss.
Es wird darauf hingewiesen, dass die Zeitauflösung Ts nun nicht mehr von den Genauigkeitsanforderungen der Nulldurchgänge bestimmt wird, sondern von den Spektraleigenschaften des zur Synthese des digitalen Verarbeitungssignals p(nTs) verwendeten Pulses sowie der nachfolgenden Basisband-Signal- Verarbeitung in der Basisband-Verarbeitungsstufe BS ' abhängt. Dies erlaubt es, nach der Bestimmung der Nulldurchgänge mit der Zeitgenauigkeit Tz die Basisband-Verarbeitung in der Basisband-Verarbeitungsstufe BS ' auf einer wesentlich niedrigeren Rate Ts"1 vorzunehmen. Damit sinken die Anforderungen an die Komplexität der Basisband-Verarbeitungsstufe BS ' . Es wird ferner darauf hingewiesen, dass bereits die Erzeugung des zeitdiskreten Verarbeitungssignals p(nTs) mit der niedrigen Verarbeitungsrate Ts erfolgt. D.h., die einzelnen Basispulse werden nicht mit einer hohen Abtastrate (z.B. Tz"1) er- zeugt und dann dezimiert, sondern sie werden mittels Interpolation direkt auf der minimal notwendigen Zeitbasis Ts berechnet. Denn die Puls-Synthesestufe PSY übernimmt die Zählwerte Zi-.**., Zi, Zι+ι des Ausgangssignals cnt des Zählers CN mit ihrem eigenen (langsamen) Takt Ts. Daher kann auch die Puls- Synthesesstufe PSY mit sehr geringem Aufwand implementiert werden .
Fig. 5 zeigt eine aufwandsgünstige Implementierung der Puls- Synthesestufe PSY zur Erzeugung von Dreieckpulsen mit ein- heitlicher Maximalhöhe C. Die Puls-Synthesestufe PSY umfasst einen Zähler CNl, einen dem Zähler nachgeschalteten Vergleicher COMP, einen Tabellenspeicher TAB, einen Akkumulator AC und einen Multiplizierer M.
Es wird angenommen, dass der Zählwert Zi als ganzzahliges
Vielfaches der Abtastzeit Ts vorliegt. Das ganzzahlige Vielfache N ist durch die Gleichung N = Ts/Tz definiert. Dann ergibt sich für die Ausgangswerte p(nTs) des Dreieckpulses folgende Beziehung:
f2C • n • N / Z-, für 0 < n < Z, / (2N) TD (nT ) ■=■
S ] 2C - 2C • n • N / Z-*. für Zλ / (2N) < n < Zλ / N)
Der Zähler CNl erzeugt den die diskrete Zeit darstellenden Wert n. Der Vergleicher COMP überprüft, ob n < Zι/(2N), d.h. ob zur Erzeugung der Signalwerte der obere oder der untere Ausdruck der vorstehend angegebenen Gleichung verwendet werden muss. Der Vergleicher COMP gibt ein Steuersignal S aus, das den Wert S = 1 aufweist, falls die Ungleichung n < Zι/(2N) erfüllt ist. Andernfalls gilt S = 0. Der Faktor N/Zχ wird mit C0 bezeichnet. Da nur endlich viele Faktoren N/Zi existieren, können diese im Voraus berechnet und in dem Tabellenspeicher TAB abgespeichert werden. Der ak- tuell benötigte Wert C0 wird in Abhängigkeit von dem Zählergebnis Zi aus dem Tabellenspeicher TAB ausgelesen und dem Akkumulator AC zugeleitet. Der Akkumulator AC berechnet im Systemtakt Ts"1 der Puls-Synthesestufe PSY für S - 1 den Ausdruck p = C0-n bzw. für S = 0 den Ausdruck p = l-C0-n. Damit ist die Pulsform mit der richtigen Pulslänge erzeugt. Die Maximalamplitude C des Dreieckpulses wird durch Multiplikation mit dem Faktor 2C bestimmt. Die Multiplikation wird durch den Multiplizierer M durchgeführt. C kann entsprechend den Anforderungen der nachfolgenden Einheiten (Basisbandverarbeitung BS ' ) gewählt werden.
Fig. 6 zeigt in beispielhafter Weise den Aufbau einer Empfängerschaltung nach dem Limiter-Diskriminatorprinzip, wie sie beispielsweise aus der deutschen Patentanmeldung DE 101 03 479 AI bekannt ist. Die in Fig. 6 gezeigte bekannte Wandlerschaltung WS entspricht der in Fig. 1 dargestellten Wandlerschaltung S .
Gemäß Fig. 6 wird ein Funksignal von einer Antenne A aufge- fangen und über ein Eingangsfilter F einem rauscharmen Eingangsverstärker LNA (Low Noise Amplifier) zugeführt. Der Eingangsverstärker LNA verstärkt das hochfrequente Antennensignal mit einer einstellbaren Verstärkung. Nach der rauscharmen Verstärkung erfolgt eine Umsetzung des verstärkten Signals auf eine Zwischenfrequenz. Zu diesem Zweck wird das Ausgangssignal des rauscharmen Verstärkers LNA zwei Mischern Ml und M2 zugeführt. Die Mischer Ml und M2 werden in bekannter Weise unter einem Phasenversatz von 90° mit einer Mischfrequenz betrieben, welche von einem lokalen Oszillator (nicht darge- stellt) abgeleitet ist. Die beiden zum Betreiben der Mischer Ml und M2 verwendeten Signale entsprechen in ihrer Zeitabhän- gigkeit cos(ω0t) bzw. sin(ω0t), wobei ω0 die der Oszillatorfrequenz zugeordnete Kreisfrequenz und t die Zeit bezeichnen.
An den Ausgängen der Mischer Ml bzw. M2 stehen Inphase-(I-) und Quadratur- (Q-) Signale in der Zwischenfrequenz bereit.
Die Ausgänge der beiden Mischer Ml und M2 werden einem I- bzw. einem Q-Signaleingang eines analogen, zur Spiegelfrequenz-Unterdrückung dienenden Kanalselektionsfilters KSF zu- geführt. Mittels des Kanalselektionsfilters KSF wird ein bestimmter Frequenzkanal ausgewählt und dadurch das gewünschte Nutzsignal aus dem eingangsseitig anliegenden, breitbandigen Signal-Störungssignal-Gemisch herausgefiltert .
An zwei Ausgängen AI, A2 des Kanalselektionsfilters KSF werden die beiden I- und Q-Signalkomponenten mit der Bandbreite des Nutzkanals ausgegeben.
Bei einer erfindungsgemäßen Empfängerschaltung auf der Basis des Limiter-Diskriminator-Prinzips wird die bekannte Wandlerschaltung WS durch die in Fig. 2 dargestellte erfindungsgemäße Wandlerschaltung WS' ersetzt. Ferner wird die vereinfachte Basisband-Verarbeitungsschaltung BS ' anstelle von BS (in Fig. 6 zweikanalig dargestellt) verwendet. Das analoge Empfangs- signal a(t) entspricht somit der I-Signalkomponente bzw. der Q-Signalkomponente an den Ausgängen AI bzw. A2.
Zur Basisband-Verarbeitung/Demodulation kann beispielsweise der in der Schrift DE 101 03 479 AI beschriebene Algorithmus eingesetzt werden, welcher hiermit durch Bezugnahme dem Inhalt der vorliegenden Schrift hinzugefügt wird.

Claims

Patentansprüche
1. Wandlerschaltung zur Verarbeitung eines analogen, frequenz- oder phasenmodulierten EmpfangsSignals für eine Limi- ter-Empfängerstruktur, mit
- einem Limiter (L) , welcher das analoge Empfangssignal (a(t)) in ein zeitkontinuierliches, wertediskretes Limiter- Signal (lim(t) ) bestehend aus einer Folge von Rechteckpulsen umsetzt, - einer dem Limiter (L) nachgeschalteten Auswerteschaltung
(AW; ND, CN) , welche die zeitlichen Abstände (Ti-*-,, Ti, Tι+1) zwischen jeweils zwei aufeinanderfolgenden Nulldurchgängen des Limiter-Signals (lim(t)) erfasst und ein NuUdurchgangs-Abstandssignal (cnt; Zi-x, Zi, Zχ+ι) ausgibt, und - einer Signalsynthese-Schaltung (PSY) , welche das NuUdurchgangs-Abstandssignal (cnt; Zι-ι, Zi, Zι+ι) entgegennimmt und in Abhängigkeit von diesem ein werte- und zeitdiskretes Verarbeitungssignal (p(nTs)) erzeugt, dessen Nulldurchgänge den Nulldurchgängen des Limiter-Signals (lim(t) ) entspre- chen und dessen für die Signalsynthese eingesetze Pulsform eine geringere Spektralbreite als ein Rechteckpuls entsprechender Breite aufweist.
2. Wandlerschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass die Signalsynthese-Schaltung (PSY) als Pulsform einen Dreieckpuls verwendet.
3. Wandlerschaltung nach Anspruch 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t,
- dass die Auswertesσhaltung (AW; ND, CN) die zeitlichen Abstände (Tι-ι, Ti, Tχ+ι) zwischen jeweils zwei aufeinanderfolgenden Nulldurchgängen des Limiter-Signals (lim(t)) mit einer Zeitgenauigkeit Tz erfasst, und - dass das Verarbeitungssignal (p(nTs)) eine Abtastrate Ts"1 aufweist, die kleiner als T2 "1 ist.
4. Wandlerschaltung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Auswerteschaltung (AW; ND, CN) einen Nulldurchgangs- detektor (ND) und einen dem Nulldurchgangsdetektor (ND) nach- geordneten Zähler (CN) umfasst.
5. Wandlerschaltung nach den Ansprüchen 3 und 4, d a d u r c h g e k e n n z e i c h n e t, dass die Signalsynthese-Schaltung (PSY) einen Interpolator aufweist, welcher in Abhängigkeit von dem NuUdurchgangs- Abstandssignal (cnt; Zι-X, Zi, Z1+1) das Verarbeitungssignal (p(nTs)) an den durch die Abtastrate Ts"1 bestimmten Stützstellen unter Verwendung der vorgegebenen Pulsform synthetisiert.
6. Verfahren zur Wandlung eines analogen, frequenz- oder phasenmodulierten Empfangssignals in einer Limiter-Empfängerstruktur, mit den Schritten:
- Erzeugen eines limitierten, zeitkontinuierlichen, wertedis- kreten Limiter-Signals (lim(t)) bestehend aus einer Folge von Rechteckpulsen aus einem analogen Empfangssignal (a(t));
- Ermitteln der zeitlichen Abstände (Tι-ι, Ti, Ti+ι) zwischen jeweils zwei aufeinanderfolgenden Nulldurchgängen des Limi- ter-Signals (lim(t) ) ;
- Synthetisieren eines werte- und zeitdiskreten Verarbeitungssignals (p(nTs)) in Abhängigkeit von den ermittelten zeitlichen Abständen (Ti-**., Ti, Ti+1) zwischen aufeinanderfolgenden Nulldurchgängen des Limiter-Signals (lim(t)), dessen Nulldurchgänge den Nulldurchgängen des Limiter- Signals (lim(t)) entsprechen und dessen für die Signalsynthese eingesetze Pulsform eine geringere Spektralbreite als ein Rechteckpuls entsprechender Breite aufweist.
7. Verfahren nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t, dass als Pulsform ein Dreieckpuls verwendet wird.
8. Verfahren nach Anspruch 6 oder 7 , d a d u r c h g e k e n n z e i c h n e t,
- dass die zeitlichen Abstände (Ti-.**., Ti, Tx+ι) zwischen jeweils zwei aufeinanderfolgenden Nulldurchgängen des Limiter-Signals (lim(t) ) mit einer Zeitgenauigkeit Tz ermittel werden, und
- dass das Verarbeitungssignal (p(nTs)) mit einer Abtastrate s"1 synthetisiert wird, die kleiner als Tz _1 ist.
9. Verfahren nach Anspruch 8 , d a d u r c h g e k e n n z e i c h n e t, dass zum Ermitteln des zeitlichen Abstands zwischen zwei aufeinanderfolgenden Nulldurchgängen des Limiter-Signals (lim(t))
- die Nulldurchgänge des Limiter-Signals (lim(t)) detektiert werden;
- mittels eines mit dem Zähltakt Tz"1 getakteten Zählers (CN) der zeitliche Abstand zwischen zwei benachbarten Nulldurch- gangen bestimmt wird.
10. Verfahren nach einem der Ansprüche 6 bis 9, d a d u r c h g e k e n n z e i c h n e t, dass das werte- und zeitdiskrete Verarbeitungssignal (p(nTs)) in Abhängigkeit von den zeitlichen Abständen zwischen zwei Nulldurchgängen durch eine Interpolation der vorgegebenen Pulsform an den durch die Abtastrate Ts"1 bestimmten Stütz- stellen berechnet wird.
PCT/DE2003/004278 2003-01-13 2003-12-23 Wandlerschaltung für eine limiter-empfängerstruktur und verfahen zur signalwandlung in einer limiter-empfängerstruktur WO2004066577A2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
AU2003303786A AU2003303786A1 (en) 2003-01-13 2003-12-23 Converter circuit for a limiter receiver structure and method for converting a signal in a limiter receiver structure
DE50304313T DE50304313D1 (de) 2003-01-13 2003-12-23 Wandlerschaltung für eine limiter-empfängerstruktur und verfahen zur signalwandlung in einer limiter-empfängerstruktur
EP03808246A EP1584170B1 (de) 2003-01-13 2003-12-23 Wandlerschaltung für eine limiter-empfängerstruktur und verfahen zur signalwandlung in einer limiter-empfängerstruktur
US11/179,449 US7526262B2 (en) 2003-01-13 2005-07-12 Converter circuit for a limiter receiver structure and method for converting a signal in a limiter receiver structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10300938.8 2003-01-13
DE10300938A DE10300938B4 (de) 2003-01-13 2003-01-13 Wandlerschaltung für eine Limiter-Empfängerstruktur und Verfahren zur Signalwandlung in einer Limiter-Empfängerstruktur

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/179,449 Continuation US7526262B2 (en) 2003-01-13 2005-07-12 Converter circuit for a limiter receiver structure and method for converting a signal in a limiter receiver structure

Publications (2)

Publication Number Publication Date
WO2004066577A2 true WO2004066577A2 (de) 2004-08-05
WO2004066577A3 WO2004066577A3 (de) 2004-11-04

Family

ID=32602511

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/004278 WO2004066577A2 (de) 2003-01-13 2003-12-23 Wandlerschaltung für eine limiter-empfängerstruktur und verfahen zur signalwandlung in einer limiter-empfängerstruktur

Country Status (6)

Country Link
US (1) US7526262B2 (de)
EP (1) EP1584170B1 (de)
CN (1) CN100539561C (de)
AU (1) AU2003303786A1 (de)
DE (2) DE10300938B4 (de)
WO (1) WO2004066577A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259293B2 (en) * 2007-03-15 2012-09-04 Johns Hopkins University Deep submicron and nano CMOS single photon photodetector pixel with event based circuits for readout data-rate reduction communication system
JP5356060B2 (ja) * 2009-02-13 2013-12-04 シャープ株式会社 受信装置、通信システム、受信方法及び通信方法
US8421479B2 (en) * 2009-06-30 2013-04-16 Navisense Pulsed echo propagation device and method for measuring a parameter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329242A (en) * 1992-10-22 1994-07-12 Myers Glen A Method and apparatus for signal demodulation using time-intervals

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902123A (en) * 1973-11-30 1975-08-26 Cincinnati Electronics Corp Digital circuit for determining if signal source consists primarily of noise or contains information
US3983488A (en) * 1974-06-17 1976-09-28 California Microwave, Inc. Frequency-modulation demodulator threshold extension device
US4379284A (en) * 1979-09-21 1983-04-05 Westinghouse Electric Corp. Coherent phase shift keyed demodulator for power line communication systems
US5436589A (en) * 1994-01-31 1995-07-25 Motorola, Inc. Demodulator for frequency shift keyed signals
US5555451A (en) * 1994-06-13 1996-09-10 Ford Motor Company High-quality reception indicating circuit for scanning AM recievers
US5724396A (en) * 1995-06-07 1998-03-03 Discovision Associates Signal processing system
US5910752A (en) * 1997-12-09 1999-06-08 Qualcomm Incorporated Frequency demodulator with resampled output
DE10103479A1 (de) * 2001-01-26 2002-08-08 Infineon Technologies Ag Signalempfangs- und -verarbeitungsverfahren für schnurlose Kommunikationssysteme
US20050191983A1 (en) * 2002-07-25 2005-09-01 Heiko Korner Receiving arrangement for a radio signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329242A (en) * 1992-10-22 1994-07-12 Myers Glen A Method and apparatus for signal demodulation using time-intervals

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ISMAILOGLU N ET AL: "LOW-POWER DESIGN OF A DIGITAL FM DEMODULATOR BASED ON ZERO-CROSS DETECTION AT IF" VTC 1999-FALL. IEEE VTS 50TH. VEHICULAR TECHNOLOGY CONFERENCE. GATEWAY TO THE 21ST. CENTURY COMMUNICATIONS VILLAGE. AMSTERDAM, SEPT. 19 - 22, 1999, IEEE VEHICULAR TECHNOLGY CONFERENCE, NEW YORK, NY : IEEE, US, Bd. VOL. 2 CONF. 50, September 1999 (1999-09), Seiten 810-813, XP000924622 ISBN: 0-7803-5436-2 in der Anmeldung erw{hnt *

Also Published As

Publication number Publication date
EP1584170A2 (de) 2005-10-12
US20060046675A1 (en) 2006-03-02
EP1584170B1 (de) 2006-07-19
CN1739273A (zh) 2006-02-22
AU2003303786A8 (en) 2004-08-13
CN100539561C (zh) 2009-09-09
DE10300938A1 (de) 2004-07-29
AU2003303786A1 (en) 2004-08-13
US7526262B2 (en) 2009-04-28
WO2004066577A3 (de) 2004-11-04
DE50304313D1 (de) 2006-08-31
DE10300938B4 (de) 2005-12-15

Similar Documents

Publication Publication Date Title
DE69400162T2 (de) Digitaler Empfänger für Übertragungen veränderlicher Symbolraten
DE68916289T2 (de) Direktmisch-Empfänger.
DE102008050549B4 (de) Asynchroner Sigma-Delta-Analog/Digitalwandler, welcher einen Zeit/Digitalwandler verwendet
EP0080014A2 (de) Digitaler Demodulator frequenzmodulierter Signale
DE69030198T2 (de) Spektral wirksames digital-fm-modulationssystem
DE102011006661B4 (de) Demodulator und Verfahren zum Demodulieren eines Trägersignals
EP1210806A1 (de) Demodulator unter verwendung von einem verzögerungsdetektor
DE69505125T2 (de) Sigma-delta fm demodulator
DE10300938B4 (de) Wandlerschaltung für eine Limiter-Empfängerstruktur und Verfahren zur Signalwandlung in einer Limiter-Empfängerstruktur
DE10248052B4 (de) Vorrichtung und Verfahren zum Nachführen eines Abtastzeitpunktes in Funkempfängern
DE10127447C1 (de) Verfahren zum digitalen Verarbeiten eines analogen Datenstroms und Schaltungsanordnung
DE10045761A1 (de) Modulationsschaltung
DE10348846B4 (de) Verfahren zur Schätzung eines Frequenzversatzes eines modulierten Bandpass-Signals
DE10360470B4 (de) Verfahren und Vorrichtung zum Demodulieren eines Empfangssignals
EP0499827A2 (de) Autoradio mit einer Schaltungsanordnung zur Analog/Digital-Wandlung eines Zwischenfrequenzsignals
DE10032520A1 (de) Interpolationsfilter und Verfahren zur digitalen Interpolation eines digitalen Signals
WO2019206567A1 (de) Verfahren zur erfassung einer kanalimpulsantwort in einem, insbesondere zur kommunikation betriebenen, system, sendeeinrichtung und empfangseinrichtung
WO2005067244A1 (de) Verfahren und vorrichtung zur demodulation eines phasenmodulierten signals
DE102005046398B3 (de) Signalverarbeitungsschaltung und Verfahren zum Verarbeiten eines HF-Eingangssignals
DE10203683C1 (de) Verfahren zum Bestimmen einer Messgröße aus einem elektrischen Signal mit veränderlicher Frequenz und Schaltungsanordnung zur Durchführung des Verfahrens
DE102021108409B3 (de) Schaltungsanordnung zur Demodulation eines Wechselspannungssignals
DE69026222T2 (de) Verfahren und Einrichtung zum Detektieren von FM oder PM modulierter Signale
DE60001126T2 (de) FM-Demodulator
WO2001008370A1 (de) Modulationsschaltung zur erzeugung eines zugleich phasen- und amplitudenmodulierten signals
WO2004064347A2 (de) Demodulation eines frequenzmodulierten empfangssignals durch abbilden der nulldurchgänge auf eine folge von parameterwerten

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WD Withdrawal of designations after international publication

Free format text: DE

WWE Wipo information: entry into national phase

Ref document number: 2003808246

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11179449

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038A87553

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003808246

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11179449

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 2003808246

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP