WO2004032108A1

WO2004032108A1 - 駆動回路および駆動方法

Info

Publication number: WO2004032108A1
Application number: PCT/JP2003/011482
Authority: WO
Inventors: Shigetoshi Tomio; Tomokatsu Kishi; Katsumi Itoh; Tetsuya Sakamoto; Fumitaka Asami
Original assignee: Fujitsu Hitachi Plasma Display Limited
Priority date: 2002-10-02
Filing date: 2003-09-09
Publication date: 2004-04-15
Also published as: TW200406727A; JPWO2004032108A1; US20050168410A1; EP1548694A1; JP4208837B2; CN1689061A; EP1548694A4; TWI278807B; KR100625707B1; AU2003262013A1; KR20050055068A

Abstract

第１の信号ライン（ＯＵＴＡ）は、スイッチ（ＳＷ４）を介して負荷（２０）のＸ側端子に第１の電位を供給する。第２の信号ライン（ＯＵＴＢ）は、スイッチ（ＳＷ５）を介して負荷（２０）のＸ側端子に第２の電位を供給する。コイル回路（Ａ、Ｂ）は、第１の信号ライン（ＯＵＴＡ）および第２の信号ライン（ＯＵＴＢ）とグランドとの間に接続される。また、コイル回路（Ａ、Ｂ）は、例えばコイルとダイオードから構成される回路であり、そのコイルは負荷（２０）とスイッチ（ＳＷ４、ＳＷ５）を介してＬ−Ｃ共振を行うように接続されている。

Description

明細書

駆動回路および駆動方法技術分野

本発明は、容量性負荷パネルを有した平面型表示装置の駆動回路および駆動方法に関し、特にプラズマディスプレイ EL (E l e c t r o l um i n e s c e n c e) の駆動回路および駆動方法に関するものである。背景技術従来、プラズマディスプレイ装置の 1つである交流駆動型プラズマディスプレィパネノレ (P l a s ma D i s p l a y P a n e l ： P D P) には、 2本の電極（第 1および第 2の電極）で選択放電（アドレス放電）および維持放電を行う 2電極型と、更に第 3の電極を利用してァドレス放電を行う 3電極型とがあつた。また、上記 3電極型においては、維持放電を行う第 1の電極と第 2の電極とが配置されている基板に第 3の電極を形成する場合と、対向するもう 1つの基板に当該第 3の電極を形成する場合とがあった。

上記した各タイプの PD P装置は、何れも動作原理は同一であるので、以下では、維持放電を行う第 1および第 2の電極を第 1の基板に設けるとともに、これとは別に、当該第 1の基板と対向する第 2の基板に第 3の電極を設けた PD P装置についてその構成例を説明する。

図.1 5は、交流駆動型 P D P装置の全体構成を示す図である。図 1 5において、交流駆動型 PD P装置 1は、各セルが表示画像の 1画素であるマトリックス状に配置された複数のセルを有するパネル Pを備える。具体的には、図 1 5に示すような、 m行 n列のマトリックスに配置されたセル Cmnである。また、交流駆動型 PD P装置 1には、第 1の基板に互いに平行な走查電極 Y 1〜Ynおよび共通電極 Xが設けられるとともに、上記第 1の基板に対向する第 2の基板にこれらの電極 Υ 1〜Υ η、 Xと直交する方向にァドレス電極 A 1〜 Amが設けられている。共通電極 Xは、各走查電極 Y 1〜Ynに対応してこれに接近して設けられ、一端が互いに共通に接続されている。

上記共通電極 Xの共通端は X側回路 2の出力端に接続され、各走査電極 Y 1〜 Y nは Y側回路 3の出力端に接続されている。また、アドレス電極 A 1〜Amはァドレス側回路 4の出力端に接続されている。 X側回路 2は放電を繰り返す回路から成り、 Y側回路 3は線順次走査する回路と放電を繰り返す回路とから成る。また、アドレス側回路 4は、表示すべき列を選択する回路から成る。

これらの X側回路 2、 Y側回路 3およびアドレス側回路 4は、駆動制御回路 5 から供給される制御信号により制御される。すなわち、アドレス側回路 4と Y側回路 3内の線順次走査する回路によりどこのセルを点灯させるかを決め、 X側回路 2および Y側回路 3の放電を繰り返すことによって、 P DP装置の表示動作を行う。

駆動制御回路 5は、外部からの表示データ D、表示データ Dの読み込みタイミングを示すク口ック CLK、水平同期信号 H Sおよび垂直同期信号 V Sに基づいて上記制御信号を生成し、 X側回路 2、 Y側回路 3およびアドレス側回路 4に供給する。以上に示した構成により、交流駆動型 PD P装置 1は、各セルの点滅を制御してパネル Pに映像を映し出すことができる。

ここで、図 1 5に示した交流駆動型 PD P装置 1の各セルの構造について説明する。図 16は、図 1 5に示した交流駆動型 P DP装置 1が具備するセルの構造を示す図である。図 1 6 (a) は、 1画素である第 i行第 j列のセル Cijの断面構成を示す図である。図 1 6 (a) において、共通電極 Xおよび走査電極 Y iは、前面ガラス基板 1 1上に形成されている。その上には、 .放電空間 1 7に対し絶縁するための誘電体層 1 2が被着されるとともに、更にその上に MgO (酸化マグネシゥム）保護膜 1 3が被着されている。

一方、アドレス電極 A jは、前面ガラス基板 1 1と対向して配置された背面ガラス基板 14上に形成され、その上には誘電体層 1 5が被着され、更にその上に蛍光体 1 8が被着されている。 Mg O保護膜 1 3と誘電体層 1 5との間の放電空間 1 7には、 N e +X eぺニングガス等が封入されている。

図 1 6 (b) は、交流駆動型 P D P装置の容量 C pについて説明するための図である。図 1 6 (b) に示すように、交流駆動型 PD P装置には、放電空間 1 7 、共通電極 Xと走査電極 Yとの間、および前面ガラス基板 1 1にそれぞれ容量成分 C a、 C b、 C cが存在し、これらの合計によってセル 1つ当りの容量 C p cellが決まる（C p cell= C a + C b + C c ) 。全てのセルの容量 C p cellの合計がパネル容量 C pである。

また、図 1 6 ( c ) は、交流駆動型 PD P装置の発光について説明するための図である。図 1 6 ( c ) に示すように、リブ 1 6の内面には、赤、青、緑色の蛍光体 1 8がストライプ状に各色毎に配列、塗付されており、共通電極 Xおよび走查電極 Yの間の放電によって蛍光体 1 8を励起して発光するようになっている。次に、図 1 5に示した交流駆動型 PD P装置 1の動作について波形図を用いて説明する。

図 1 7は、図 1 5に示した交流駆動型 P DP装置 1の動作を示す波形図である。図 1 7は、 1フレームを構成する複数のサブフィールドのうちの 1サブフィールド分における、 X電極、 Y電極、アドレス電極へ印加する電圧の波形例を示している。 1つのサブフィ一ルドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。

リセット期間においては、まず、共通電極 Xへ印加する電圧がグランドレベルから（一 V sZ2) に引き下げられる。一方、走査電極 Yへ印加する電圧は、電圧 Vwと電圧（V s/2) とを加算した電圧が印加される。このとき、電圧（V s / 2 + V w) は時間経過とともに徐々に上昇してゆく。これにより、共通電極 Xと走査電極 Yとの電位差が（V s +Vw) となり、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される（全面書き込み）次に、共通電極 Xおよび走査電極 Yの電圧をグランドレベルに戻した後、共通電極 Xに対する印加電圧がグランドレベルから（V sZ2) まで引き上げるとともに、走査電極 Yに対する印加電圧が（一V SZ2) に落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、上述のように共通電極 Xに対する印加電圧により、蓄積されていた壁電荷が消去される（全面消去）。

次に、アドレス期間においては、表示データに応じて各セルのオン Zオフを行うために、線順次でアドレス放電が行われる。このとき、共通電極 Xには、電圧

(V s / 2) が印加される。また、ある表示ラインに相当する走査電極 Yに電圧を印加するときは、線順次により選択された走査電極 Yには（一 V s /2) レべル、非選択の走査電極 Yにはグランドレベルの電圧が印加される。

このとき、各アドレス電極 A 1 Am中の維持放電を起こすセル、すなわち点灯させるセルに対応するァドレス電極 A j には、電圧 V aのァドレスパルスが選択的に印加される。この結果、点灯させるセルのアドレス電極 A ]· と線順次で選択された走査電極 Yとの間で放電が起こり、これをプライミング（種火）として共通電極 Xと走查電極 Yとの放電に即移行する。これにより、選択セルの共通電極 Xおよび走査電極 Yの上の Mg O保護膜面に、次の維持放電が可能な量の壁電荷が蓄積される。

その後、維持放電期間になると、共通電極 Xの電圧は後述する電力回収回路の働きにより徐々に上昇してゆく。そして、その上昇のピークに到達する前に共通電極 Xの電圧を（V s /2) にクランプする。

次に、走査電極 Yの電圧は徐々に下降してゆく。このとき、その一部の電荷を電力回収回路が回収する。尚、電力回収回路の動作については後述する。そして、その下降のピークに到達する前に、走査電極 Yの電圧を（一 V s / 2) にクランプする。同様にして、共通電極 Xおよび走査電極 Yの印加電圧を電圧（一 V s / 2) からグランドレベル（0 V) にするときには、印加電圧を徐々に上昇させていく。また、走査電極 Yにおいて、最初の高電圧の印加時のみ電圧（V s /2 + V x) を印加する。尚、電圧 V xは、図 1 7に示したアドレス期間に発生した壁電荷の電圧に加えることで維持放電に必要な電圧を生成する上乗せ分の電圧である。

また、共通電極 Xおよび走查電極 Yの印加電圧を電圧（V s /2) からグランドレベル（0 V) にするときには、印加電圧を徐々に下降させるとともに、セルに蓄積されていた電荷の一部を電力回収回路に回収する。このようにして維持放電期間には、共通電極 Xと各表示ラインの走査電極 Yとに互いに極性の異なる電圧（+ V s / 2 , - V s / 2 ) を交互に印加して維持放電を行い、 1サブフィールドの映像を表示する。尚、交互に印加する動作は、サスティン動作と呼ばれ、後述する図 1 9を用いてその動作の詳細を説明する。尚、交流駆動型 P D P装置 1の各セルは、各セルの放電空間、共通電極 Xと走查電極 Yとの間、および前面ガラス基板にそれぞれ容量成分が存在し、これらの合計によってセル 1つ当りの容量が決まる。また、交流駆動型 P D P装置 1のセルの内面には、赤、青、緑色の蛍光体がストライプ状に各色毎に配列、塗付されており、共通電極 Xおよぴ走查電極 Yの間の放電によって蛍光体を励起して発光するようになっている。

しかし、上述した X側回路 2および Y側回路 3 (以下、駆動回路とする）には、セル内で放電させるため高電圧の信号を出力する回路であり、その為、駆動回路を構成する各素子は高い耐圧が求められ製造コストを押し上げる要因であった。そこで、上述した駆動回路の具備する各素子の耐圧を低くして、回路構成の簡素化および製造コストの低減化を図る技術が提案されている。例えば、一方の電極には正の電圧を印加し、他方の電極には負の電圧を印加することにより、電極間の電位差を利用して電極間の放電を行う駆動回路が提案されている（例えば特許文献 1。）。

以下に、上述した駆動回路の概略構成と動作について説明する。

図 1 8は、図 1 5に示した交流駆動型 P D P装置 1の駆動回路の概略構成を示す図である。（ただし X側回路 2のみ、 Y側回路 3は同様の構成および動作であるため省略する）

図 1 8において、容量負荷 2 0 (以下、「負荷」と称す。）は、 1つの共通電極 Xと 1つの走査電極 Yとの間に形成されているセル C m nの合計の容量である。負荷 2 0には、共通電極 Xおよぴ走查電極 Yが形成されている。ここで、走査電極 Yとは、複数の走査電極 Y 1〜Y nの中の任意の走査電極である。

まず、共通電極 X側では、スィッチ S W 1、 S W 2は、電源から供給される電圧（V s Z 2 ) の電源ライン（電源線）とグランド（G N D ) との間に直列に接続される。上記 2つのスィッチ SW1、 SW2の相互接続点にはコンデンサ C 1 の一方の端子が接続され、このコンデンサ C 1の他方の端子とグランドとの間には、スィッチ SW3が接続される。尚、コンデンサ C 1の一方の端子に接続される信号ラインを第 1の信号ライン OUTAとし、他方の端子に接続される信号ラインを第 2の信号ライン OUT Bとする。

また、スィッチ SW4、 SW5は、上記コンデンサ C 1の両端に直列に接続される。そして、これら 2つのスィッチ SW4、 SW 5の相互接続点は出力ライン OUTCを介して負荷 2 0の共通電極 Xに接続されるとともに、電力回収回路 2 1に接続されている。電力回収回路 2 1は、負荷 2 0に接続された 2つのコイル L l、 L 2と、一方のコイル L 1に直列に接続されるスィッチ SW6と、もう方のコイル L 2に直列に接続されるスィッチ SW7とを備える。さらに、電力回収回路 2 1は上記 2つのスィツチ SW6、 7の相互接続点と第 2の信号ライン O UT Bとの間に接続されるコンデンサ C 2を備える。

そして、上記容量負荷 20とそれに接続されるそれぞれのコイル L 1、 L 2により、 2系統の直列共振回路が構成される。すなわち、この電力回収回路 2 1は、 2系統の L一 C共振回路を持つものであり、コイル L 1と負荷 2 0 との共振によってパネル Pに供給した電荷を、コイル L 2と負荷 2 0との共振によって回収するものである。

上述したスィツチ SW1〜SW7は、図 1 5に示した駆動制御回路 5からそれぞれ供給される制御信号により制御される。上述したように駆動制御回路 5は、論理回路等を用いて構成され、外部から供給される表示データ D、クロック C L K、水平同期信号 H Sおよび垂直同期信号 V S等に基づいて上記制御信号を生成し、スィッチ SW1〜SW7に供給する。また、上述したようにセル中の共通電極 Xと走査電極 Yが放電する期間を維持放電期間と呼ぶ。

図 1 9は、上記図 1 8のように構成した交流駆動型 P D P装置 1の駆動回路による維持放電期間の駆動波形を示すタイムチャートである。

維持放電期間において、共通電極 X側では、最初にスィッチ SW1、 SW3、 SW5をオンにし、残りのスィッチ SW2、 SW4、 S W 6、 S W 7はオフにする。このとき、第 1の信号ライン OUT Aの電圧（第 1の電位）は（ + V s/2 ) となり、第 2の信号ライン OUT Bの電圧（第 2の電位）および出力ライン O UT Cの電圧はグランドレベルとなる（ t l) 。

次に、電力回収回路 2 1内のスィッチ SW6をオンにすることにより、コイル L 1と負荷 20の容量により L一 C共振が行われ、コンデンサ C 2に回収されていた電荷がスィツチ SW6およびコイル L 1を介して負荷 20に供給される（ t 2) 。このような電流の流れにより、共通電極 Xに印加される出力ライン OUT Cの電圧は図 1 9の時刻 t 2〜 t 3に示すように徐々に上昇してゆく。また、時刻 t 2でスィッチ SW5はオフする。

次に、この共振時に発生するピーク電圧に到達する前にスィツチ SW4をオンとすることにより、共通電極 Xに印加される出力ライン OUTCの電圧を（V s / 2 ) にクランプする（ t 3 ) 。また、時刻 t 3でスィツチ SW6はオフする。また、共通電極 Xに印加される出力ライン OUTCの電圧を（V s/2) からグランドレベル ( 0 V) にする時には、まず、スィッチ SW7をオンして、スィツチ SW4をオフする（ t 4) 。これにより、コイル L 2と負荷 20の容量にて L一 C共振が行われ、コイル L 2およびスィッチ SW7を介して、負荷 20に蓄積されていた電荷の一部を電力回収回路 2 1内のコンデンサ C 2に回収する。このような電流の流れによって、共通電極 Xに印加される出力ライン OUT Cの電圧は図 1 9の時刻 t 4〜 t 5に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧（マイナス方向へのピーク）に到達する前にスィッチ SW5をオンとすることにより、共通電極 Xに印加される出カライン OUT Cの電圧を（一V s/2) にクランプする（ t 5) 。また、時刻 t 5 でスィッチ SW7はオフする。

次に、スィッチ S W 1、 SW3、 SW5をオフにし、スィッチ SW2、 S W4 をオンにする。この時、スィッチ SW6、 SW7はオフのままである。これにより、第 1の信号ライン OUTAの電圧はグランドレベルとなり、第 2の信号ライン OUT Bおよび出力ライン OUT Cの電圧は（一 V sZ2) となる（ t 6) 。次に、電力回収回路 2 1内のスィッチ SW7をオンにすることにより、コイル 03011482

L 2と負荷 20の容量により L一 C共振が行われ、コンデンサ C 2に回収されていた電荷（マイナス側）がスィッチ SW7およびコイル L 2を介して負荷 20に供給される（ t 7) 。このような電流の流れにより、共通電極 Xに印加される出カライン OUT Cの電圧は図 1 9の時刻 t 7〜 t 8に示すように徐々に下降してゆく。また、時刻 t 7でスィッチ SW4はオフする。

次に、この共振時に発生するピーク電圧（マイナス方向へのピーク）に到達する前にスィッチ SW5をオンとすることにより、共通電極 Xに印加される出カラィン OUT Cの電圧を（一 V s Z 2) にクランプする（ t 8 ) 。また、時刻 t 8 でスィッチ SW 7はオフする。

また、共通電極 Xに印加される出力ライン OUT Cの電圧を（一 V s/2) からグランドレベル（0V) にする時には、まず、スィッチ SW 6をオンして、スイッチ SW5をオフする ( t 9) 。これにより、コイル L 1 と負荷 20の容量にて L一 C共振が行われ、コイル L 1およびスィッチ SW6を介して、負荷 20に蓄積されていた電荷の一部を電力回収回路 2 1内のコンデンサ C 2に回収する。このような電流の流れによって、共通電極 Xに印加される出力ライン OUT Cの電圧は図 1 9の時刻 t 9〜 t 1 0に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスィツチ SW4をオンとすることにより、共通電極 Xに印加される出力ライン OUT Cの電圧をダランドレベルにクランプする ( t 1 0 ) 。また、時刻 t 1 0でスィッチ SW6はオフする。以上に示した動作により、図 1 8に示した駆動回路は、維持放電期間の間、共通電極 ^— V s Z 2〜V s / 2まで変化する電圧を印加する。また、上述した共通電極 Xに供給する電圧と極性の異なる電圧（ + V sZ2， -V s/2) を各表示ラインの走査電極 Yに交互に印加する。以上により、交流駆動型 PDP 装置 1は、維持放電を行うことができる。

尚、維持放電期間の間、共通電極 Xおよび走査電極 Υの上の保護膜面に、維持放電が可能な量の極性の異なる壁電荷が蓄積されている。そして、共通電極と走査電極 Υとの間で放電が行われると、そのセル内の共通電極 Xと走査電極 Υ上の壁電荷は、それまでとは逆の極性の壁電荷となり、放電を収束させる。この時、壁電荷が移動するための時間が必要であり、その時間は、共通電極 Xに電圧 + V _{S /} 2または電圧一 V sノ 2が印加されている時間により定まる。

特許文献 1 特開 2 0 0 2— 0 6 2 8 44号公報

特許文献 2 特開平 0 9— 3 2 5 7 3 5号公報

特許文献 3 米国特許第 3, 5 5 9, 1 9 0号明細書

特許文献 4 米国特許第 4， 7 0 7, 6 9 2号明細書

特許文献 5 米国特許第 3, 6 2 6, 244号明細書

特許文献 6 特開昭 5 1— 7 1 7 3 0号公報

特許文献 7 米国特許第 4, 0 7 0, 6 6 3号明細書

特許文献 8 特公昭 5 8— 5 3 344号明細書

特許文献 9 米国特許第 3, 7 8 0, 3 3 9号明細書

特許文献 1 0 米国特許第 4, 8 6 6, 34 9号明細書

特許文献 1 1 米国特許第 5, 0 8 1 , 4 0 0号明細書

非特許文献 1 マービン · ヒギンス (Marvin L. Higgins) , 「AC T F E L ディスプレイの為の低電力駆動機構 (A Low-Power Drive Scheme for AC TFEL Displays) 」， S I D 8 5 ダイジヱスト（SID 85 Digest) ，（米国） , 1 9 8 5年， p . 2 2 6 - 2 2 8

非特許文献 2 マービン ' ヒギンス（Marvin L. Higgins) , 「個人ワークスティションの為の高品質電気発光性ディスプレイ（ High- Quality Electroluminescent Display for a Personal Workstation) 」，ヒューレットパッカードジャーナル（HEWLETT- PACKARD Journal) , (米国）， 1 9 8 5年 1 0月， ρ · 1 2— 1 7

しかしながら、上述した交流駆動型 PD P装置 1の駆動装置では、スィッチ S Wl〜SW7とスィツチ数が多いため、各スィツチを制御する制御タイミングが複雑であるという課題がある。

また、論理回路等で構成される駆動制御回路 5はグランドレベルを基準電位としているが、上記駆動制御回路 5から制御信号が供給され、共通電極 Xおよび走查電極 Yに電圧を印加する出力素子、すなわちスィッチ SW4、 SW5および電 T JP2003/011482 力回収回路 2 1内のスィッチ S W 6、 7は、駆動動作において基準電位が変化する。そのため、例えば、駆動制御回路 5により生成した信号を上記出力素子に供給する際、. 出力素子の電圧変動が駆動制御回路 5に逆流しないように電気的に分離したり、レベルシフトしたりする必要がある。そのための回路や素子が更に必要となり部品点数及び部材コトが増えてしまうという課題があった。

また、図 1 9に示したように、従来の共通電極 Xに印加される出力ライン O U T Cの電圧は、例えば時刻 t 5〜 t 7の間はグランドレベルとなる期間 Tが存在する。この期間 Τは、 S W 1〜 S W 7の信号の変化タイミングのマージンを取るために生じるものである。このため、上述したようにセル内の壁電荷が完全に移動できる期間（共通電極 Xに印加される電圧が V s Z 2または一 V s / 2の期間 ) を、可能な限り短い周期内で確保するため、上述した期間 Tを縮めたいという要望がある。

また、図 1 8に示したように、電力回収回路 2 1は、コンデンサ C 2を具備するが、異常動作時に回路保護を行う観点から、このコンデンサ C 2に充電された電圧を監視する必要があり、専用の回路が必要であった。そこで、このコンデンサ C 2を用いずに電力回収回路 2 1を実現したいという要望がある。すなわち、コンデンサ C 2を削除することで必要のなくなる電圧監視専用回路をも削除したいという要望である。

この発明は、上述した事情を考慮してなされたもので、従来に比べてスィッチ数を減らした駆動回路および駆動方法を提供することを目的とする。

また、出力素子の高電圧や基準電位の変化の影響を受ける素子数を従来に比べて減らすことのできる駆動回路および駆動方法を提供することを目的とする。また、共通電極 Xに印加される電圧波形における上述したグランドレベルの期間を縮めることができる駆動回路および駆動方法を提供することを目的とする。また、従来の電力回収回路では必要であったコンデンサを省略することができる駆動回路およぴ駆動方法を提供することを目的とする。この発明は、上述した課題を解決すべくなされたもので、本発明による駆動回路においては、表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、容量性負荷の一端に第 1の電位を供給するための第 1の信号ラインと、容量性負荷の一端に第 1の電位と異なる第 2の電位を供給するための第 2の信号ラインと、第 1の信号ラインおよび第 2の信号ラインの少なくとも一方とグランドとの間に接続されたコイル回路とを具備することを特徴とする。また、コイル回路は、例えばコイルとダイオードから構成される回路であり、そのコイルは容量性負荷とスィツチを介して L一 C共振を行うように接続されている。尚、スィッチとは、第 1の信号ラインと容量性負荷の間に揷入されるスィツチおよび第 2の信号ラインと容量性負荷の間に挿入されるスィツチである。これにより、コイル回路と容量性負荷の L—C共振による容量性負荷へ電荷を供給する充電機能および容量性負荷に電荷を放出させる放電機能を具備する。また、それらの充電機能および放電機能により、電力回収動作の機能を実現する。

上記のように構成した本発明の駆動回路によれば、コイル回路は、スィッチを含まないため、部品点数を従来に比べて削減することができる。また、スィッチを制御する制御信号と、出力素子の高電圧信号との信号レベルの差を埋める回路も必要なく、電力回収回路専用のコンデンサも不要となる。また、出力素子の電位を切り替える処理に要する時間の短縮もできる。図面の簡単な説明図 1は、第 1の実施形態による交流駆動型 P D P装置の駆動回路の概略構成例を示す図である。

図 2は、図 1に示したコイル回路 A、 Bを具体的な回路に置き換えた駆動回路の概略構成を示す図である。

図 3は、図 2に示した駆動回路の動作を示す波形図である。

図 4は、図 2に示した駆動回路の具体的な回路例を示す図である。

図 5は、図 1に示したコイル回路 A、 Bを具体的な回路に置き換えた駆動回路の概略構成を示す図である。

図 6は、図 1に示したコイル回路 A、 Bを具体的な回路に置き換えた駆動回路の概略構成を示す図である。

図 7は、図 6に示した駆動回路の動作を示す波形図である。

図 8は、図 1に示したコイル回路 A、 Bを具体的な回路に置き換えた駆動回路の概略構成を示す図である。

図 9は、図 8に示した駆動回路の動作を示す波形図である。

図 1 0は、本発明の第 2の実施形態である駆動回路の概略構成を示す図である図 1 1は、図 1 0に示した駆動回路の動作を示す波形図である。

図 1 2は、本発明の第 3の実施形態である駆動回路の概略構成を示す図である図 1 3は、図 1 2に示した駆動回路の動作を示す波形図である。

図 1 4は、本発明の第 4の実施形態である駆動回路の概略構成例を示す図である。

図 1 5は、交流駆動型 P D P装置の全体構成を示す図である。

図 1 6 Aは、交流駆動型 P D P装置における 1画素である第 i行第 j列のセル C ijの断面構成を示す図である。

図 1 6 Bは、交流駆動型 P D Pの容量について説明するための図である。図 1 6 Cは、交流駆動型 P D Pの発光について説明するための図である。図 1 7は、図 1 5に示した交流駆動型 P D P装置 1の動作を示す波形図である図 1 8は、図 1 5に示した交流駆動型 P D P装置 1の駆動回路の概略構成を示す図である。

図 1 9は、図 1 8のように構成した交流駆動型 P D P装置 1の駆動回路による維持放電期間の駆動波形を示すタイムチヤ一トである。

図 2 0は、図 1 2に示した第 3の実施形態における駆動回路の変形例である第

5の実施形態における駆動回路の概略構成を示す図である。図 2 1は、図 2 0に示した駆動回路の動作を示す波形図である。

図 2 2は、図 1 2に示した第 3の実施形態における駆動回路の変形例である第

6の実施形態における駆動回路の概略構成を示す図である。

図 2 3は、図 2 2に示した駆動回路の動作を示す波形図である

図 2 4は、図 1 0に示した第 2の実施形態における駆動回路の変形例である第

7の実施形態における駆動回路の概略構成を示す図である。

図 2 5は、図 2 4に示した駆動回路の動作を示す波形図である。

図 2 6は、図 1 0に示した第 2の実施形態における駆動回路の変形例である第

8の実施形態における駆動回路の概略構成を示す図である。

図 2 7は、図 2 6に示した駆動回路の動作を示す波形図である。

図 2 8は、図 2に示した第 1の実施形態における駆動回路の変形例を示す図である。

図 2 9は、コイル L A 1とコイル L B 1のインダクタンス値の関係が L A 1〉 L B 1である場合の図 2 8に示した駆動回路の動作を示す波形図である。

図 3 0は、コイル L A 1とコイル L B 1のインダクタンス値の関係が L A 1 く L B 1である場合の図 2 8に示した駆動回路の動作を示す波形図である。

図 3 1は、図 4に示した図 2の駆動回路の具体的な回路例（走査電極 Y側を含む）の変形例を示す図である。

図 3 2は、図 4に示した図 2の駆動回路の具体的な回路例（走査電極 Y側を含む）の他の変形例を示す図である。

図 3 3は、図 3 1に示した具体的な駆動回路においてスィッチ S W 4 ' およびスィッチ S W 5 ' と負荷 2 0のより詳細な構成例を示す図である。

図 3 4は、図 3 3に示した具体的な回路の変形例を示す図である。

図 3 5は、図 4に示した第 1の実施形態における駆動回路の変形例である第 9 の実施形態における駆動回路の概略構成を示す図である。

図 3 6は、図 3 5に示した駆動回路の動作を示す波形図である。

図 3 7は、図 3 5に示した第 9の実施形態の駆動回路における変形例を示す図である。

図 3 8は、図 3 7に示した駆動回路の動作を示す波形図である。発明を実施するための最良の形態次に、本発明の一実施形態である駆動回路を用いた表示装置の一例として、プラズマディスプレイパネルである交流駆動型 PD P装置の実施形態について図を用いて説明する。

(第 1の実施形態）

図 1は、第 1の実施形態による交流駆動型 P D P (プラズマディスプレイパネル）装置の駆動回路の概略構成例を示す図である。なお、この図 1に示す本実施形態の駆動回路は、例えば図 1 5に全体構成および図 1 6 Aから図 1 6じにセル構成を示した交流駆動型 PD P装置（表示装置） 1に適用することが可能である。また、図 1 7に示したリセット期間やアドレス期間の動作にも対応可能である。また、図 1 7に示した維持放電期間の走査電極 Yにおける初回の電圧 V X の上乗せ動作にも対応可能である。また、この図 1において、図 1 8に示した符号と同一の符号を付したものは、同一の機能を有するものである。また、図 1においても、図 1 8と同様に X側回路の概略構成のみ示し、 Y側回路は同様の構成および動作であるため省略している。尚、 X側回路および Y側回路双方の詳細な回路例については後述する。

図 1において、容量負荷 20 (以下、「負荷」と称す。）は、 1つの共通電極と 1つの走査電極 Yとの間に形成されているセルの合計の容量である。負荷 2 0には、共通電極 Xおよぴ走查電極 Yが形成されている。ここで、走査電極 Yとは、複数の走査電極 Y 1〜Y ηの中の任意の走査電極である。

まず、スィッチ SW1、 SW2は、電源から供給される電圧（V s/2) の電源ライン（第 1の電源線）とグランドとの間に直列に接続される。上記 2つのスィツチ SW1、 SW 2の相互接続点にはコンデンサ C 1の一方の端子が接続され、このコンデンサ C 1の他方の端子とグランドとの間には、スィッチ SW3が接続される。尚、コンデンサ C 1の一方の端子に接続される信号ラインを第 1の信号ライン OUTAとし、他方の端子に接続される信号ラインを第 2の信号ライン OUT Bとする。 11482 更に、上記 2つのスィッチ SW1、 SW2の相互接続点とグランドとの間には、コイル回路 Aが接続される。また、コイル回路 Bの両端は、スィッチ SW³の両端に並列接続される。言い換えると、第 1の信号ライン OUTAとグランドの間に、コイル回路 Aが接続され、第 2の信号ライン OUTBとグランドの間にコィル回路 Bが接続される。尚、コイル回路 A、 Bは、少なくともコイルを含む回路であり、そのコイルは負荷 20とスィッチ SW4、 SW5を介して L— C共振するように構成されている。すなわち、コイル回路 A、 Bと負荷 20により電力回収回路を構成する。

また、直列に接続されたスィッチ SW4とスィッチ SW 5は、上記コンデンサ C 1の両端に接続される。そして、これら 2つのスィッチ SW4、 SW5の相互接続点は出力ライン OUT Cを介して負荷 20の共通電極 Xに接続される。また、図示していないが、負荷 20の走査電極 Y側にも同様の回路が接続される。上述したスィツチ SW1〜SW5は、例えば図 1 5に示した駆動制御回路 5からそれぞれ供給される制御信号により制御される。上述したように駆動制御回路 5は、論理回路等を用いて構成され、外部から供給される表示データ D、クロック C LK、水平同期信号 H Sおよび垂直同期信号 V S等に基づいて上記制御信号を生成し、スィッチ SW1〜SW5に供給する。以上の構成により、図 1の駆動回路は、セル中の共通電極 Xと走査電極 Yが放電する期間である維持放電期間に維持放電を行う。

ここで、上述したコイル回路 A、 Bの具体的な回路に置き換えて、上述した駆動回路の動作について説明する。

図 2は、図 1に示したコイル回路 A、 Bを具体的な回路に置き換えた駆動回路の概略構成である。図 2に示すように、コイル回路 Aは、ダイオード D Aおよびコイル L Aを具備し、コイル回路 Bは、ダイオード DBとコイル L Bを具備する。ダイオード D Aの力ソード端子は、スィッチ SW1、 SW2の相互接続点に接続される。別の表現では、ダイオード D Aの力ソード端子は、第 1の信号ライン OUTAに接続される。また、ダイオード D Aのアノード端子は、コイル L Aを介してグランドに接続される。ダイオード DBの力ソード端子は、ユイル LBを介してグランドに接続される。また、ダイオード DBのアノード端子は、コンデンサ C 1とスィッチ SW3の相互接続点に接続される。別の表現では、ダイォード D Bのァノード端子は、第 2の信号ライン OUT Bに接続される。

上述したダイオード D Aの順方向が示すように、コイル回路 Aは、負荷 2 0に対して、スィッチ SW4を介して電荷を供給する充電回路である。また、ダイォ一ド DBの順方向が示すように、コイル回路 Bは、負荷 2 0に対してスィッチ S W5を介して電荷を放出させる放電回路である。これらのコイル回路 Aとスィッチ SW4と負荷 2 0から成る充電回路の充電処理と、コイル回路 Bとスィッチ S W5と負荷 2 0から成る放電回路の放電処理のタイミングを制御することで、負荷 2 0に対する電力回収処理を実現する。尚、図 2においてコイル回路 A、 Bの他の構成は、図 1に示す構成と同じなので、説明を省略する。

次に、図 2に示した駆動回路の動作について説明する。

図 3は、図 2に示した駆動回路の動作を示す波形図である。図 3おいて、第 1 の信号ライン OUTAと、第 2の信号ライン OUTBと、出力ライン OUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ライン OUT Cの電圧値に合っており、見やすくするため出力ライン OUT Cの電圧波形と重ならないよう、第 1の信号ライン OUTAの電圧波形は少し持ち上げて、第 2の信号ライン OUT Bの電圧波形は少し持ち下げて表示している。

まず、第 1の信号ライン OUT Aがグランドレベル、第 2の信号ライン OUT Bおよび出力ライン OUTCが一 V s Z2でスィッチ SW1〜SW5がオフしている状態から、スィッチ SW4がオンすると、負荷 2 0に蓄積された電圧一 V s / 2がスィツチ SW4を介して第 1の信号ライン OUT Aに伝達され、第 1の信号ライン OUT Aの電圧が一 V s / 2となり、その電圧はコンデンサ C 1の一方の端子に印加される。これにより、コンデンサ C 1の他方の端子における電位は一 V sへ変化し、第 2の信号ライン OUT Bの電圧も一 V s となる（ t i l ) 。そして、時刻 t 1 1の直後からコイル LAと負荷 2 0の容量との間でスィツチ SW4を介して L一 C共振が行われることにより、グランドよりコイル L Aおよぴスィツチ SW4を介して負荷 2 0に電荷が供給されるので、第 1の信号ライン OUT A及び出力ライン OUT Cの電位は一 V s /2からグランドレベルの電位を経て + V s 2に向かって上昇する。このような電流の流れによって、共通電極 Xに印加される出力ライン OUT Cの電圧は図 3の時刻 t 1 1 t 1 2に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスィッチ SW 1 SW 3をオンすることにより、共通電極 Xに印加される出力ライン OUT Cの電圧を V s Z2にクランプする ( t 1 2 ) 。次に、スィッチ S W 1 SW3 SW4をオフする（ t l 3) 。次に、スィッチ SW5をオンする（t l 4) 。これにより、負荷 2 0に蓄積されている電圧 V s Z 2がスィツチ S W5を介して第 2の信号ライン OUT Bに印加され、第 2の信号ライン OUT Bの電圧は V s 2となる。これにより、第 1の信号ライン OUT Aの電圧は V sまで上昇する。

そして、時刻 t 1 4の直後からコイル L Bと負荷 2 0の容量との間でスィツチ SW 5を介して L— C共振が行われることにより、コイル L Bおよびスィツチ S W 5を介して負荷 2 0が電荷をグランドへ放電するので、第 2の信号ライン OU T B及び出力ライン OUT Cの電位は + V s Z 2からグランドレベルの電位を経て— V s / 2に向かって下降する。このような電流の流れによって、共通電極 X に印加される出力ライン OUTCの電圧は図 3の時刻 t 1 4 t 1 5に示すように徐々に下降してゆく。

次に、この共振時に発生するピ一ク電圧に到達する前にスィツチ SW2をオンすることにより、共通電極 Xに印加される出力ライン OUT Cの電圧を一 V s / 2にクランプする ( t 1 5) 。以上に示した動作により、図 2に示した駆動回路は、維持放電期間の間、共通電極 X 一 V sノ 2 V sノ 2まで変化する電圧を印加する。また、上述した共通電極 Xに印加する電圧と極性の異なる電圧（+ V s / 2 , - V s / 2 ) を各表示ラインの走査電極 Yに交互に印加する。以上により、交流駆動型 P D P装置は、維持放電を行うことができる。

また、図 3に示すように、従来の波形図である図 1 9と比較すると、図 1 9にあるグランドレベルの期間 Tが、図 3の出力ライン OUT Cの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサスティン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧 V s 2または電圧一 V s 2を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネル Pの輝度を向上させることなども期待できる。更に、図 1 8に示した従来の駆動回路の回路構成と図 2に示した本実施形態の駆動回路の回路構成を比べると、図 1 8におけるスィッチ SW6、 SW7の分のスィッチ数が減少している。これにより、スィッチ制御の複雑さが軽減される。更に、図 1 8のスィッチ SW6、 SW7を制御する制御信号をレベルシフトする回路を揷入したり、制御信号回路とスィッチ S W6、 SW7間の制御信号の伝達経路にフォトカプラ等を用いて電気的に分離したりする必要が無いため、部品点数を減少させることができる。また、図 2の駆動回路は、図 1 8の駆動回路が具備するコンデンサ C 2も削除できている。これにより、図 1 8において不図示のコンデンサ C 2にかかる電圧を監視する回路も、コンデンサ C 2が無いので不要となる。これにより、更に部品点数を減少させることができる。

次に、図 2に示した駆動回路の具体的な回路例（走查電極 Y側を含む）について図を示して説明する。

図 4は、 ·図 2に示した駆動回路の具体的な回路例を示す図である。図 4において、負荷 20は、 1つの共通電極 Xと 1つの走査電極 Yとの間に形成されているセルの合計の容量である。負荷 20には、共通電極 Xおよび走査電極 Yが形成されている。ここで、走査電極 Yとは、図 1 5に示した走査電極 Y 1〜Y ηの中の任意の走査電極である。

まず、共通電極 X側では、スィッチ SW1、 SW2は、図示しない電源から供給される電圧（V sZ2) の電源ラインとグランドとの間に直列に接続される。上記 2つのスィツチ SW1、 SW 2の相互接続点にはコンデンサ C 1の一方の端子が接続され、このコンデンサ C 1の他方の端子とグランドとの間には、スイツチ SW3が接続される。また、コンデンサ C 1と並列にコンデンサ C Xが接続されている。 +

また、直列接続されたスィッチ SW4、 SW5は、上記コンデンサ C 1の両端に接続される。そして、これら 2つのスィッチ S W4、 SW5の相互接続点は出カライン OUT Cを介して負荷 20の共通電極 Xに接続されている。

また、図 2と同様にコイル回路 Aは、ダイオード D Aおよびコイル L Aを具備し、コイル回路 Bは、ダイオード D Bとコイル L Bを具備する。ダイオード D A の力ソード端子は、スィッチ SW1、 SW2の相互接続点に接続される。また、ダイォード D Aのァノード端子は、コイル L Aを介してグランドに接続される。ダイォード D Bのカソード端子は、コイル L Bおよびスィツチ SW 3を介してグランドに接続される。

このスィッチ SW 3は、上述したリセット期間やアドレス期間などに、第 2の信号ライン OUT Bに印加される電圧（V s/"2 +Vw) や（V sZ2 +Vx) が、そのままグランドに抜けてしまわないようにするためのスィッチである。また、ダイオード DBのアノード端子は、コンデンサ C 1 とスィッチ SW 3の相互接続点に接続される。また、ダイオード D 2のアノード端子は、ダイオード DB の力ソード端子と接続され、ダイオード D 2の力ソード端子は、ダイオード DB のアノード端子に接続される。また、ダイオード DBの力ソード端子は、コイル LBを介してグランドに接続される。

一方、走査電極 Y側では、スィッチ SW1，、 SW2'は、図示しない電源から供給される電圧（V sZ2) の電源ラインとグランドとの間に直列に接続される。これら 2つのスィッチ SW 1 '、 SW2'の相互接続点にはコンデンサ C 4の一方の端子が接続され、このコンデンサ C 4の他方の端子とグランドとの間には、スィッチ SW 3'が接続される。また、コンデンサ C 4と並列にコンデンサ C y が接続されている。

また、直列接続されたスィッチ SW4'、 SW5'は、上記コンデンサ C 4の両端に接続される。そして、これら 2つのスィッチ SW4 '、 SW5'の相互接続点は出力ライン OUT C'を介して負荷 20の走査電極 Yに接続されている。尚、スィッチ SW4'、 SW5'は、スキャンドライバ S Dを構成している。スキャンドライバ SDは、アドレス期間（図 1 7を参照）のスキャン時にはスキャンパルスを出力して、ライン毎の走査電極 Yの選択動作を行う。また、スィッチ SW4 'とコンデンサ C 4の一方の端子を接続する接続線を第 3の信号ライン OUT A' とし、スィツチ SW5'コンデンサ C 4の他方の端子を接続する接続線を第 4の信号ライン OUTB'とする。

さらに、第 4の信号ライン OUT B'と、書き込み電圧 Vw (図 1 7を参照）を発生する電源ラインとの間には、抵抗 R 1や n p n トランジスタ T r 1を含むスィッチ SW8が接続される。また、第 4の信号ライン OUT B'と、電圧 Vx (図 1 7を参照）を発生する電源ラインとの間には、 nチャネル MOS トランジスタ T r 2、 T r 3を含むスィッチ SW9が接続される。

また、第 3の信号ライン OUT A'は、コイル回路 A'を介してグランドに接続される。また第 4の信号ライン OUT B'は、コイル回路 B'を介してグランドに接続される。また、コイル回路 A'は、ダイオード DA，およびコイル LA'を具備し、コイル回路 B'は、ダイオード D B'とコイル L B'を具備する。ダイォード DA'の力ソード端子は、スィッチ SW1 '、 SW 2 'の相互接続点に接続される。また、ダイオード DA'のアノード端子は、コイル LA'を介してグランドに接続される。

ダイォード D B'のカソード端子は、コイル L B'およぴスィツチ SW1 0を介してグランドに接続される。このスィッチ SW1 0は、上述したリセット期間やアドレス機関などに、第 4の信号ライン OUTB'に印加される電圧（V s Z2 + V w) や（V sZ2 +Vx) カ、そのままグランドに抜けてしまわないようにするためのスィッチである。また、ダイオード D B'のアノード端子は、コンデンサ C 4とスィッチ SW3'の相互接続点に接続される。また、ダイオード D 2' のアノード端子は、ダイオード D B'の力ソード端子と接続され、ダイオード D 2'のカソード端子は、ダイォード D B，のァフード端子に接続される。

尚、上述したスィッチ SW 1〜 SW5、 SW8〜SW1 0、 S W 1 ' ~ S W5 ' およびトランジスタ T r 1〜T r 3は、図 1 5に示した駆動制御回路 5からそれぞれ供給される制御信号により制御される。例えば、 X側回路における出力ライン OUTCの V sZ2からグランドレベル或いはグランドレベルから一 V s / 2 への立ち下げ動作のタイミングに合わせて Y側回路でのスィツチ制御によりダランドを介してコンデンサ C 4に電荷を回収する電力回収動作を行う。

以上の構成により、維持放電期間の間、共通電極 Xへ一 V s Z 2〜V s/2まで変化する電圧を印加する。また、上述した共通電極 Xに供給する電圧と極性の異なる電圧（ + V s/2, -V s/2) を各表示ラインの走査電極 Yに交互に印加する。

次に、上述したコイル回路 Α、 Βの具体的な回路として図 2と異なる構成例 2 について説明する。

図 5は、図 1に示したコイル回路 Α、 Βを具体的な回路に置き換えた駆動回路の概略構成でを示す図である。図 5において図 2と異なる構成は、コイル回路 A において図 2に示したダイォード DAおよびコイル L Aのグランドとの位置関係を逆にし、コイル回路 Bにおいて図 2に示したダイォード D Bおよびコイル L B のグランドとの位置関係を逆にした点である。

すなわち、ダイオード D Aの力ソード端子は、コイル L Aを介してスィッチ S Wl、 SW 2の相互接続点に接続される。別の表現では、ダイオード D Aのカソード端子は、コイル L Aを介して第 1の信号ライン OUT Aに接続される。また、ダイオード D Aのアノード端子は、グランドに接続される。ダイオード DBの力ソード端子は、グランドに接続される。また、ダイオード DBのアノード端子は、コイル L Bを介してコンデンサ C 1とスィツチ SW3の相互接続点に接続される。別の表現では、ダイオード DBのアノード端子は、コイル LBを介して第 2の信号ライン OUT Bに接続される。尚、図 5においてコイル回路 A、 Bの他の構成は、図 2に示す構成と同じなので、説明を省略する。また、図 5に示した駆動回路は、図 2と同様の動作を行うことは明らかであり、その説明を省略する次に、上述したコイル回路 A、 Bの具体的な回路として図 2と異なる構成例 3 およびその動作について説明する。

図 6は、図 1に示したコイル回路 A、 Bを具体的な回路に置き換えた駆動回路の概略構成である。図 6において図 2と異なる構成は、コイル回路 Aにおいて図 2に示したダイォード D Aがスィッチ SW6に置き換わり、コイル回路 Bにおいて図 2に示したダイォード D Bがスィツチ SW 7に置き換わった点である。すなわち、スィッチ SW6の一方の端子は、コイル L Aを介してスィッチ SW 1、 SW2の相互接続点に接続される。別の表現では、スィッチ SW6の一方の端子は、コイル L Aを介して第 1の信号ライン OUTAに接続される。また、スイッチ SW6の他方の端子は、グランドに接続される。スィッチ SW 7の一方の端子は、グランドに接続される。また、スィッチ SW7の他方の端子は、コイル L Bを介してコンデンサ C 1とスィツチ SW3の相互接続点に接続される。別の表現では、スィッチ SW 7の他方の端子は、コイル L Bを介して第 2の信号ライン OUT Bに接続される。

次に、図 6に示した駆動回路の動作について説明する。

図 7は、図 6に示した駆動回路の動作を示す波形図である。図 7おいて、第 1 の信号ライン OUTAと、第 2の信号ライン OUT Bと、出力ライン OUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ライン OUT Cの電圧値に合っており、見やすくするため出力ライン OUT Cの電圧波形と重ならないよう、第 1の信号ライン OUT Aの電圧波形は少し持ち上げて、第 2の信号ライン OUT Bの電圧波形は少し持ち下げて表示している。

まず、第 1の信号ライン OUT Aがグランドレベル、第 2の信号ライン OUT Bおよび出力ライン OUT Cが一 V s Z2でスィッチ SW1〜SW7がオフしている状態から、スィッチ SW4およびスィッチ SW6がオンすると、負荷 2 0に蓄積された電圧一 V s 2がスィツチ SW4を介して第 1の信号ライン OUT A に伝達され、第 1の信号ライン OUTAの電圧が一 V s Z2となり、その電圧はコンデンサ C 1の一方の端子に供給される。これにより、コンデンサ C 1の他方の端子における電位は一 V sへ変化し、第 2の信号ライン OUT Bの電圧も一 V sとなる（ t 1 1 ) 。

そして、時刻 t 1 1の直後からコイル LAと負荷 2 0の容量との間でスィツチ SW4、 SW6を介して L一 C共振が行われることにより、グランドよりコイル LAおよびスィツチ SW4、 SW6を介して負荷 2 0に電荷が供給されるので、第 1の信号ライン OUT A及び出力ライン OUT Cの電位は一 V sノ 2からグランドレベルの電位を経て + V s / 2に向かって上昇する。このような電流の流れによって、共通電極 Xに印加される出力ライン OUT Cの電圧は図 7の時刻 t 1 1〜 t 1 2に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスィッチ SW1、 S W 3をオンすることにより、共通電極 Xに印加される出力ライン OUT Cの電圧を V s Z 2にクランプする（ t l 2) 。次に、スィッチ SW1、 SW3、 SW4、 SW6をオフする（ t l 3) 。次に、スィッチ SW5、 SW 7をオンする（t 1 4) 。これにより、負荷 2 0に蓄積されている電圧 V s Z 2がスィッチ SW5を介して第 2の信号ライン OUT Bに印加され、第 2の信号ライン OUT Bの電圧は V s "2となる。これにより、第 1の信号ライン OUT Aの電圧は V sまで上昇する。

そして、時刻 t 1 4の直後からコイル L Bと負荷 2 0の容量との間でスィツチ SW5、 SW7を介して L一 C共振が行われることにより、コイル L Bおよびスイッチ SW5、 SW7を介して負荷 2 0がグランドへ電荷を放電するので、第 2 の信号ライン OUT B及び出力ライン OUT Cの電位は + V s Z 2からグランドレベルの電位を経て一 V s Z 2に向かって下降する。このような電流の流れによつて、共通電極 Xに印加される出力ライン OUTCの電圧は図 7の時刻 t 1 4〜 t 1 5に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスィツチ SW 2をオンすることにより、共通電極 Xに印加される出力ライン OUT Cの電圧を一 V s / 2にクランプする（ t 1 5) 。以上に示した動作により、図 6に示した駆動回路は、維持放電期間の間、共通電極 Xへ一 V s Z 2〜V s Z2まで変化する電圧を印加する。また、上述した共通電極 Xに供給する電圧と極性の異なる電圧（+ V s /2, -V s /2) を各表示ラインの走査電極 Yに交互に印加する。以上により、交流駆動型 P D P装置は、維持放電を行うことができる。

また、図 7に示すように、従来の波形図である図 1 9と比較すると、図 1 9にあるグランドレベルの期間 Tが、図 7の出力ライン OUTCの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサスティン動作を行う場合に、従来に比べて電圧 V s Z2または電圧— V s /2を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保しながら、本実施形態の駆動回路の方が短い周期でサスティン動作を行うことができ、パネル Pの輝度を向上させることができる。

' 更に、図 18に示した従来の駆動回路の回路構成と図 6に示した本実施形態の駆動回路の回路構成を比べると、図 6の駆動回路は、図 1 8の駆動回路が具備するコンデンサ C 2を具備せず、図 1 8において不図示のコンデンサ C 2にかかる電圧を監視する回路も不要である。これにより、駆動回路の部品点数を減少させることができる。

次に、上述したコイル回路 A、 Bの具体的な回路として図 2と異なる構成例 4 およびその動作について説明する。

図 8は、図 1に示したコイル回路 A、 Bを具体的な回路に置き換えた駆動回路の概略構成である。図 8において図 2と異なる構成は、コイル回路 Aにおいては、図 2に示したダイォード D Aの順方向が逆になりスィッチ SW7が追加されている点であり、コイル回路 Bにおいては、図 2に示したダイオード DBの順方向が逆になりスィッチ SW6が追加された点である。図 8においては、スィッチ S W6は、負荷 20へ電荷を供給するタイミングを指定するスィッチである。また、スィッチ SW7は、負荷 20へ電荷を放電させるタイミングを指定するスイツチである。

図 8に示すように、コイル回路 Aは、ダイオード D Aおよびコイル L Aおよびスィッチ SW7を具備し、コイル回路 Bは、ダイオード DBとコイル LBおよびスィッチ SW6を具備する。ダイオード D Aのアノード端子は、スィッチ SW1 、 SW2の相互接続点に接続される。別の表現では、ダイオード DAのアノード端子は、第 1の信号ライン OUT Aに接続される。また、ダイオード D Aのカソ一ド端子は、コイル L Aおよびスィツチ SW7を介してグランドに接続される。ダイォード DBのァノード端子は、コイル LBおよぴスィツチ SW6を介してグランドに接続される。また、ダイオード D Bの力ソード端子は、コンデンサ C 1 とスィッチ SW 3の相互接続点に接続される。別の表現では、ダイオード DBのカリード端子は、第 2の信号ライン OUTBに接続される。

上述したダイオード D Aの順方向が示すように、コイル回路 Aは、負荷 20に対して、スィッチ SW4を介して電荷を放出させる放電回路である。また、ダイオード DBの順方向が示すように、コイル回路 Bは、負荷 20に対してスィッチ S W 5を介して電荷を供給する充電回路である。これらのコイル回路 Aとスィッチ SW4と負荷 20から成る放電回路の放電処理と、コイル回路 Bとスィッチ S W5と負荷 20から成る充電回路の充電処理のタイミングを制御することで、負荷 20に対する電力回収処理を実現する。尚、図 8においてコイル回路 A、 Bの他の構成は、図 2に示す構成と同じなので、説明を省略する。

次に、図 8に示した駆動回路の動作について説明する。

図 9は、図 8に示した駆動回路の動作を示す波形図である。図 9おいて、第 1 の信号ライン OUTAと、第 2の信号ライン OUT Bと、出力ライン OUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ライン OUT Cの電圧値に合っており、見やすくするため出力ライン OUT Cの電圧波形と重ならないよう、第 1の信号ライン OUT Aの電圧波形は少し持ち上げて、第 2の信号ライン OUT Bの電圧波形は少し持ち下げて表示している。

まず、第 1の信号ライン OUT Aがグランドレベル、第 2の信号ライン OUT Bおよび出力ライン OUTCがー V sZ2でスィツチ SW1〜SW4、 SW6、 SW7がオフしていて、スィッチ SW 5がオンしている状態から、スィッチ SW 6がオンすると、負荷 20に蓄積された電圧一 V s/2がスィッチ SW5を介して第 2の信号ライン OUT Bに伝達される（ t 2 1) 。

そして、時刻 t 21の直後からコイル L Bと負荷 20の容量との間でスィツチ SW5、 SW.6を介して L— C共振が行われることにより、グランドよりコイル L Bおよぴスィツチ SW5、 SW 6を介して負荷 20に電荷が供給されるので、第 2の信号ライン OUT B及び出力ライン OUT Cの電位は一 V s 2からダランドレベルの電位を経て + V s / 2に向かって上昇する。このような電流の流れによって、共通電極 Xに印加される出力ライン OUT Cの電圧は図 9の時刻 t 2 1〜 t 2 2に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスィッチ SW 1、 S W 3、 SW4をオンして、スィッチ SW5、 SW 6をオフすることにより、共通電極 Xに印加される出力ライン OUT Cの電圧を V s /2にクランプする（ t 22 ) 。次に、スィッチ S W 1、 S W 3をオフして、スィッチ S W 7をオンする ( t 2 3) 。これにより、負荷 2 0に蓄積されている電圧 V s /2がスィッチ SW4 を介して第 1の信号ライン OUT Aに供給される。

そして、時刻 t 2 3の直後からコイル L Aと負荷 2 0の容量との間でスィツチ SW4、 SW7を介して L— C共振が行われることにより、コイル LAおよびスイッチ SW4、 SW7を介して負荷 2 0がグランドへ電荷を放電するので、第 1 の信号ライン OUT A及び出力ライン OUT Cの電位は + V s Z 2からグランドレベルの電位を経て— V s / 2に向かって下降する。このような電流の流れによつて、共通電極 Xに印加される出力ライン OUT Cの電圧は図 9の時刻 t 2 3〜 t 2 4に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスィッチ SW4、 S W 7をオフして、スィッチ SW2、 SW5をオンすることにより、共通電極 Xに印. 加される出力ライ OUT Cの電圧を一 V s Z 2にクランプする（ t 2 4) 。また、次に時刻 t 2 5でスィツチ SW6がオンする直前にスィツチ SW2はオフする。以上に示した動作により、図 8に示した駆動回路は、維持放電期間の間、共通電極 Xへ _V sZ2〜V s/2まで変化する電圧を印加する。また、上述した共通電極 Xに供給する電圧と極性の異なる電圧（ + V S Z2 , - V s / 2 ) を各表示ラインの走査電極 Yに交互に印加する。以上により、交流駆動型 P D P装置は、維持放電を行うことができる。

また、図 9に示すように、従来の波形図である図 1 9と比較すると、図 1 9にあるグランドレベルの期間丁が、図 9の出力ライン OUTCの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサスティン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧 V sノ 2または電圧一 V s Z 2を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネル Pの辉度を向上させることなども期待できる。更に、図 1 8に示した従来の駆動回路の回路構成と図 8に示した本実施形態の駆動回路の回路構成を比べると、図 8の駆動回路は、図 1 8の駆動回路が具備するコンデンサ C 2を具備せず、図 1 8において不図示のコンデンサ C 2にかかる電圧を監視する回路も不要である。これにより、駆動回路の部品点数を減少させることができる。また、コンデンサ C 1にかかる電圧についても、スィッチ数が減り制御が簡単になったこと、および従来のグランドレベル期間に必要だつたグランドレベルへの高精度な制御が不要となり、電圧監視回路がより簡略化したものもしくは不要となる。

(第 2の実施形態）

次に、図 1に示した駆動回路と構成の異なる第 2の実施形態である駆動回路の概略構成について図を用いて説明する。

図 1 0は、図 1に示した駆動回路と構成の異なる第 2の実施形態である駆動回路の概略構成を示す図である。なお、この図 1 0に示す本実施形態の駆動回路は、図 1と同様に例えば図 1 5に全体構成および図 1 6 Aから図 1 6 Cにセル構成を示した交流駆動型 P D P装置（表示装置） 1に適用することが可能である。また、図 1 7に示したリセット期間やアドレス期間の動作にも対応可能である。また、この図 1 0において、図 1に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図 1 0においても、図 1と同様に X側回路の概略構成のみ示し、 Y側回路は同様の構成および動作であるため省略している。

図 1 0において、負荷 2 0は、 1つの共通電極 Xと 1つの走査電極 Yとの間に形成されているセルの合計の容量である。また、スィッチ SW1、 SW2は、電源から供給される電圧（V s /2) の電源ラインとグランドとの間に直列に接続される。上記 2つのスィッチ SW1、 SW2の相互接続点にはコンデンサ C 1の一方の端子が接続され、このコンデンサ C 1の他方の端子とグランドとの間には、スィッチ SW 3が接続される。尚、コンデンサ C 1の一方の端子に接続される信号ラインを第 1の信号ライン OUT Aとし、他方の端子に接続される信号ラインを第 2の信号ライン OUT Bとする。

また、コンデンサ C 1の他方の端子とスィッチ SW3の相互接続点には、コィル回路 Cの一方の端子が接続される。また、コイル回路 Cの他方の端子は、グランドに接続される。言い換えると、第 2の信号ライン OUTBとグランドの間にコイル回路 Cが接続されている。また、コイル回路 Cは、ダイオード D 1 0、 D 1 1 とコイル L 1 0、 L 1 1と、スィッチ SW6、 S W 7を具備する。

ダイォード D 1 0のカソ一ド端子は、コイル L 1 0およぴスィツチ SW7を介してグランドに接続される。また、ダイオード D 1 0のアノード端子は、コンデンサ C 1とスィッチ SW 3の相互接続点に接続される。また、ダイオード D 1 1 のァノード端子は、コイル L 1 1およびスィツチ SW6を介してグランドに接続される。また、ダイオード D 1 1の力ソード端子は、コンデンサ C 1とスィッチ SW 3の相互接続点に接続される。すなわち、ダイオード D 1 0のアノード端子およびダイォード D 1 1のカソード端子は、第 2の信号ライン OUT Bに接続されている。

上述したダイオード D 1 0の順方向が示すように、コイル L 1 0は、負荷 2 0 に対して、スィッチ SW5を介して電荷を放出させる放電機能を有する。また、ダイォード D 1 1の順方向が示すように、コイル L 1 1は、負荷 2 0に対してスイッチ SW 5を介して電荷を供給する充電機能を有する。これらのコイル L 1 0 とスィッチ SW5と負荷 20から成る放電機能と、コイル L 1 1とスィッチ SW 5と負荷 2 0から成る充電機能を制御することで、負荷 2 0に対する電力回収機能を実現する。尚、コイル回路 Cの構成は、上述した限りではなく、少なくともコイルを含む回路であり、そのコイルは負荷 2 0と L— C共振するように構成されている回路であればよい。

また、直列に接続されたスィッチ SW4とスィッチ SW5は、上記コンデンサ C 1'の両端に接続される。そして、これら 2つのスィッチ SW4、 SW5の相互接続点は出力ライン OUTCを介して負荷 20の共通電極 Xに接続される。また、図示していないが、負荷 20の走査電極 Y側にも同様の回路が接続される。尚、上述したスィッチ SW1〜SW5は、例えば図 1 5に示した駆動制御回路 5からそれぞれ供給される制御信号により制御される。以上の構成により駆動回路は、セル中の共通電極 Xと走査電極 Yが放電する期間である維持放電期間に維持放電を行う。

次に、図 1 0に示した駆動回路の動作について説明する。

図 1 1は、図 10に示した駆動回路の動作を示す波形図である。図 1 1において、第 1の信号ライン OUT Aと、第 2の信号ライン OUTBと、出力ライン O UTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ライン OUT Cの電圧値に合っており、見やすくするため出力ライン OUT C の電圧波形と重ならないよう、第 1の信号ライン OUT Aの電圧波形は少し持ち上げて、第 2の信号ライン OUT Bの電圧波形は少し持ち下げて表示している。まず、第 1の信号ライン OUTAがグランドレベル、第 2の信号ライン OUT Bおよび出力ライン OUTCがー V sZ2でスィッチ SW1〜SW4、 SW6がオフしていて、スィッチ S W 5、 S W 7がオンしている状態から、スィッチ S W 6がオンする（ t 3 1) 。これにより、コイル L 1 1と負荷 20の容量との間でスィッチ SW5、 SW6を介して L一 C共振が行われることにより、グランドよりコイル L I 1およびダイオード D l 1およびスィッチ SW5、 SW6を介して負荷 20に電荷が供給されるので、第 2の信号ライン OUTB及び出力ライン O UT Cの電位は一 V s / 2からグランドレベルの電位を経て + V s /2に向かつて上昇する。このような電流の流れによって、共通電極 Xに印加される出力ライン OUT Cの電圧は図 1 1の時刻 t 3 1〜 t 3 2に示すように徐々に上昇してゆく。また、時刻 t 3 1〜 t 32の間であって、第 2の信号ヲイン OUT Bの電位がグランドレベルを超える前に、スィツチ SW7はオフされる。次に、この共振時に発生するピーク電圧に到達する前にスィツチ SW5をオフして、スィッチ SW3をオンすることにより、第 2の信号ライン OUT Bの電圧がグランドレベルに変化する（t 3 2) 。また、第 2の信号ライン OUT Bの変化に応じて第 1の信号ライン OUT Aの電圧は V s Z2に変化する。次に、スィツチ SW1、 SW4、 SW7をオンして、スィッチ SW6をオフすると、第 1の信号ライン OU T Aの電圧 V s / 2が負荷 2 0へ印加される（ t 3 3 ) 。これにより、出力ライン OUT Cの電圧を V s Z 2にクランプする。

次に、時刻 t 34の直前にスィッチ SW 1、 SW3、 SW4をオフする。次に、時刻 t 3 4において、スィツチ SW5をオンする。これにより、負荷 2 0に蓄積されている電圧 V sZ2がスィッチ SW5を介して第 2の信号ライン OUT B に供給され、第 2の信号ライン OUT Bの電圧は V s Z 2となる。これにより、第 1の信号ライン OUT Aの電圧は V sまで上昇する。

そして、時刻 t 3 4の直後からコイル L 1 0と負荷 2 0の容量との間でスィッチ SW5、 SW 7を介して L _ C共振が行われることにより、コイル回路 Cのダィォード D 1 0およびコイル L 1 0およびスィツチ SW5、 S W 7を介して負荷 20がグランドへ電荷を放電するので、第 2の信号ライン OUT B及ぴ出力ライン OUT Cの電位は + V s / 2からグランドレベルの電位を経て一V s / 2に向かって下降する。このような電流の流れによって、共通電極 Xに印加される出力ライン OUT Cの電圧は図 1 1の時刻 t 3 4〜 t 3 5に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスィツチ SW2をオンすることにより、共通電極 Xに印加される出力ライン OUT Cの電圧を一 V s / 2にクランプする（ t 3 5) 。以上に示した動作により、図 1 0に示した駆動回路は、維持放電期間の間、共通電極 Xへ—V s/2〜V s/2まで変化する電圧を印加する。また、上述した共通電極 Xに供給する電圧と極性の異なる電圧（+ V s / 2 , - V s /2) を各表示ラインの走査電極 Yに交互に印加する。以上により、交流駆動型 P D P装置は、維持放電を行うことができる。

また、図 1 1に示すように、従来の波形図である図 1 9と比較すると、図 1 9 にあるグランドレベルの期間 Tが、図 1 1の出力ライン O U T Cの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサスティン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧 V s / 2または電圧一 V s / 2を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネル Pの輝度を向上させることなども期待できる。更に、図 1 8に示した従来の駆動回路の回路構成と図 1 0に示した本実施形態の駆動回路の回路構成を比べると、図 1 0の駆動回路は、図 1 8の駆動回路が具備するコンデンサ C 2を具備しておらず、図 1 8において不図示のコンデンサ C 2にかかる電圧を監視する回路も不要である。これにより、駆動 [ϋ路における部品点数を減少させることができる。

(第 3の実施形態）

次に、図 1に示した駆動回路と構成の異なる第 3の実施形態である駆動回路の概略構成について図を用いて説明する。

図 1 2は、図 1に示した駆動回路と構成の異なる第 3の実施形態である駆動回路の概略構成を示す図である。なお、この図 1 2に示す本実施形態の駆動回路は、図 1と同様に例えば図 1 5に全体構成および図 1 6 Αから図 1 6 Cにセル構成を示した交流駆動型 P D P装置（表示装置） 1に適用することが可能である。また、図 1 7に示したリセット期間やアドレス期間の動作にも対応可能である。また、この図 1 2において、図 1に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図 1 2においても、図 1と同様に X側回路の概略構成のみ示し、 Y側回路は同様の構成および動作であるため省略している。

図 1 2において、負荷 2 0は、 1つの共通電極 Xと 1つの走査電極 Yとの間に形成されているセルの合計の容量である。また、スィッチ S W 1、 S W 2は、電源から供給される電圧（V s / 2 ) の電源ラインとグランドとの間に直列に接続される。上記 2つのスィッチ SW 1、 SW 2の相互接続点にはコンデンサ C 1の一方の端子が接続され、このコンデンサ C 1の他方の端子とグランドとの間には、スィッチ SW3が接続される。尚、コンデンサ C 1の一方の端子に接続される信号ラインを第 1の信号ライン OUTAとし、他方の端子に接続される信号ラインを第 2の信号ライン OUTBとする。

また、スィッチ SW1、 SW2の相互接続点には、コイル回路 Dの一方の端子が接続される。また、コイル回路 Dの他方の端子は、グランドに接続される。言い換えると、第 2の信号ライン OUT Bとグランドの間にコイル回路 Dが接続されている。また、コイル回路 Dは、ダイオード D 2 0、 02 1とコィルし 2 0、 L 2 1を具備する。

ダイォード D 2 0のァノード端子は、コイル L 2 0を介してグランドに接続される。また、ダイオード D 2 0の力ソード端子は、スィッチ SW1、 SW2の相互接続点に接続される。また、ダイオード D 2 1の力ソード端子は、コイル L 2 1を介してグランドに接続される。また、ダイオード D 2 1のアノード端子は、スィッチ SW 1、 SW2の相互接続点に接続される。すなわち、ダイオード D 2 0のカソード端子およびダイォード D 2 1のァノード端子は、第 1の信号ライン OUT Aに接続されている。

上述したダイォード D 2 0の順方向が示すように、コイル L 2 0は、負荷 2 0 に対してスィッチ SW4を介して電荷を供給する充電機能を有する。また、ダイォード D 2 1の順方向が示すように、コイル L 2 1は、負荷 2 0に対して、スィツチ SW4を介して電荷を放出させる放電機能を有する。また、これらのコイル L 2 0とスィッチ SW4と負荷 2 0から成る充電機能と、コイル L 2 1とスイツチ SW4と負荷 2 0から成る放電機能を制御することで、負荷 2 0に対する電力回収機能を実現する。尚、コイル回路 Dの構成は、上述した限りではなく、少なくともコイルを含む回路であり、そのコイルは負荷 2 0とスィッチ SW4を介して L— C共振するように構成されている回路であればよい。

また、直列に接続されたスィッチ SW4とスィッチ SW5は、上記コンデンサ C 1の両端に接続される。そして、これら 2つのスィッチ SW4、 SW5の相互 P T/JP2003/011482 接続点は出力ライン OUT Cを介して負荷 20の共通電極 Xに接続される。また、図示していないが、負荷 20の走査電極 Y側にも同様の回路が接続される。尚、上述したスィッチ SW 1〜 SW 5は、例えば図 1 5に示した駆動制御回路 5からそれぞれ供給される制御信号により制御される。以上の構成により駆動回路は、セル中の共通電極 Xと走査電極 Yが放電する期間である維持放電期間に維持放電を行う。

次に、図 12に示した駆動回路の動作について説明する。

図 1 3は、図 1 2に示した駆動回路の動作を示す波形図である。図 1 3において、第 1の信号ライン OUT Aと、第 2の信号ライン OUTBと、出力ライン O UT Cの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出カライン OUT Cの電圧値に合っており、見やすくするため出力ライン OUT C の電圧波形と重ならないよう、第 1の信号ライン OUT Aの電圧波形は少し持ち上げて、第 2の信号ライン OUT Bの電圧波形は少し持ち下げて表示している。まず、第 1の信号ライン OUT Aがグランドレベル、第 2の信号ライン OUT Bおよび出力ライン OUTCがー V sZ2でスィッチ SW1〜SW5がオフしている状態から、スィッチ SW4がオンする（t 41) 。これにより、第 1の信号ライン OUTAは、一 V s / 2まで一気に変化し、第 2の信号ライン OUTBは、 - V sになる。次に、時刻 t 4 1の直後よりコイル L 20と負荷 20の容量との間でスィツチ SW4を介して L一 C共振が行われることにより、グランドよりコイル回路 Dのコイル L 20およびダイォ一ド D 20およびスィツチ SW4を介して負荷 20に電荷が供給されるので、第 1の信号ライン OUT A及び出力ライン OUT Cの電位は一 V s Z 2からグランドレベルの電位を経て + V s / 2に向かって上昇する。このような電流の流れによって、共通電極 Xに印加される出力ライン OUT Cの電圧は図 1 3の時刻 t 4 1〜 t 42に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスィツチ SW 1をオンすることにより、第 1の信号ライン OUT Aの電圧が V s/2にクランプされる ( t 42) 。これにより、出力ライン OUT Cの電圧も V s Z2にクランプされる。次に、時刻 t 43の直前にスィツチ S W 1をオフする ( t 4 3) 。これにより、コイル L 2 1と負荷 20の容量との間でスィツチ SW4を介して L一 C共振が行われることにより、コイル L 2 1およびダイォード D 2 1およびスィッチ S W4を介して負荷 20がグランドへ電荷を放電するので、第 1の信号ライン OU T A及び出力ライン OUT Cの電位は + V s/ 2からグランドレベルの電位を経て一 V s / 2に向かって下降する。このような電流の流れによって、共通電極 X に印加される出力ライン OUT Cの電圧は図 1 3の時刻 t 43〜 t 44に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスィツチ SW2およびスィッチ SW5をオンすることにより、共通電極 Xに印加される出力ライン OU TCの電圧を一 V s Z2にクランプする（ t 44) 。以上に示した動作により、図 1 2に示した駆動回路は、維持放電期間の間、共通電極 Xへ一 V s / 2〜V s ノ 2まで変化する電圧を印加する。また、上述した共通電極 Xに供給する電圧と極性の異なる電圧（ + V sノ 2, - V s / 2 ) を各表示ラインの走査電極 Yに交互に印加する。以上により、交流駆動型 PDP装置は、維持放電を行うことができる。

また、図 1 3に示すように、従来の波形図である図 1 9と比較すると、図 1 9 にあるグランドレベルの期間 Tが、図 1 3の出力ライン OUT Cの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサスティン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびポトム幅である電圧 V s / 2または電圧一 V s/2を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネル Pの輝度を向上させることなども期待できる。更に、図 1 8に示した従来の駆動回路の回路構成と図 1 2に示した本実施形態の駆動回路の回路構成を比べると、図 1 8におけるスィッチ SW6、 SW7の分のスィッチ数が減少している。これにより、スィッチ制御の複雑さが軽減される。更に、図 1 8のスィッチ SW6、 SW 7を制御する制御信号をレベルシフトする回路を揷入したり、制御信号回路とスィッチ SW6、 SW7間の制御信号の伝達経路にフォトカブラ等を用いて電気的に分離したりする必要が無いため、部品点数を減少させることができる。また、図 1 2の駆動回路は、図 1 8の駆動回路が具備するコンデンサ C 2も削除できており、図 1 8において不図示のコンデンサ C 2にかかる電圧を監視する回路も不要となる。これにより、更に部品点数を減少させることができる。

(第 4の実施形態）

次に、図 1に示した駆動回路と一部構成の異なる第 4の実施形態である駆動回路の概略構成について図を用いて説明する。

図 1 4は、図 1に示した駆動回路と一部構成の異なる第 4の実施形態である駆動回路の概略構成例を示す図である。なお、この図 1 4にの駆動回路において、図 1の駆動回路と異なる点は、図 1のスィツチ SW2またはスィツチ SW3とグランドとを接続する接続線に対して、電源回路 D Cが揷入されている点である。その他の構成は、図 1と同様であるので説明を省略する。すなわち電源回路 DC からの電源線（第 2の電源線）、スィッチ SW2およびスィッチ SW 3と接続される。

ここで、電源回路 DCは、土 P v (V) の任意の定電圧（第 3の電位）を出力する電源回路である。これにより、第 1の信号ライン OUT Aの電位（第 1の電位）および第 2の信号ライン OUT Bの電位（第 2の電位）の調整を行うことができる。以上の構成により、例えば、図 1 4におけるコイル回路 A、 Bが図 2のような回路であった場合には、図 3に示した電圧波形において、出力ライン OU T Cの電圧波形を、電源回路 DCの出力電圧に応じて全体的に上下させることができる。

以上の実施形態の説明では、 Xが共通電極の場合について説明して来たが、幾つかに分割されていたり、或いは複数個の回路に接続されていたりする場合でも同一の効果がある。尚、その場合は、上述した容量負荷は分割された単位や、複数個の回路の個数に応じて定まる。 (第 5の実施形態）

次に、図 1 2に示した第 3の実施形態における駆動回路の変形例である第 5の実施形態における駆動回路の概略構成について図を用いて説明する。

図 2 0は、図 1 2に示した第 3の実施形態における駆動回路の変形例である第 5の実施形態における駆動回路の概略構成を示す図である。なお、この図 2 0に示す第 5の実施形態の駆動回路は、図 1 2と同様に例えば図 1 5に全体構成および図 1 6 Aから図 1 6 Cにセル構成を示した交流駆動型 P D P装置（表示装置） 1に適用することが可能である。また、この図 2 0において、図 1 2に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図 2 0においても、図 1 2と同様に X側回路の概略構成のみ示し、 Y側回路は同様の構成おょぴ動作であるため省略している。

図 2 0に示す第 5の実施形態の駆動回路において、図 1 2に示した第 3の実施形態の駆動回路と異なるのは、コイル回路 Dの内部構成である。よって、図 2 0 に示した駆動回路においてコイル回路 D以外の構成については説明を省略する。図 2 0に示すようにコイル回路 Dは、ダイォード D 5 0とコイル L 5 0とを具備する。ダイオード D 5 0のアノード端子は、コイル L 5 0を介してグランドに接続される。また、ダイオード D 5 0の力ソード端子は、スィッチ S W 1、 S W 2の相互接続点に接続される。すなわち、ダイオード D 5 0の力ソード端子は、第 1の信号ライン O U T Aに接続されている。

上述したダイォード D 5 0の順方向が示すように、コイル L 5 0は、負荷 2 0 に対してスィツチ S W 4を介して電荷を供給する充電機能を有する。すなわち、これらのコイル L 5 0とスィッチ S W 4と負荷 2 0から、負荷 2 0に対する L一 C共振を利用した充電機能を実現している。尚、コイル回路 Dの構成は、上述した限りではなく、少なくともコイル L 5 0を含む回路であり、そのコイル L 5 0 は負荷 2 0とスィツチ S W 4を介して L— C共振を利用した充電を行うように構成されている回路であればよい。

また、図示していないが、負荷 2 0の走査電極 Y側にも同様の回路が接続される。尚、図 2 0に示したスィツチ S W 1〜 S W 5は、例えば図 1 5に示した駆動制御回路 5からそれぞれ供給される制御信号により制御される。以上の構成により本実施形態の駆動回路は、セル中の共通電極 Xと走査電極 Yが放電する期間である維持放電期間に維持放電を行う。

次に、図 2 0に示した駆動回路の動作について説明する。

図 2 1は、図 20に示した駆動回路の動作を示す波形図である。図 2 1において、第 1の信号ライン OUT Aと、第 2の信号ライン OUTBと、出力ライン O UT Cの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出 ' カライン OUT Cの電圧値に合っており、見やすくするため出力ライン OUT C の電圧波形と重ならないよう、第 1の信号ライン OUT Aの電圧波形は少し持ち上げて、第 2の信号ライン OUTBの電圧波形は少し持ち下げて表示している。まず、第 1の信号ライン OUT Aがグランドレベル、第 2の信号ライン OUT Bおよび出力ライン OUT Cが一 V sノ 2でスィッチ SW 1、 SW3、 SW4力 S オフしてスィッチ SW2、 SW 5がオンしている状態から、スィッチ SW4がォンして、スィッチ SW2、 SW5がオフする（ t 6 1 ) 。これにより、第' 1の信号ライン OUTAは、 _ V s 2まで一気に変化し、第 2の信号ライン OUTB は、一 V sまで変化する。次に、時刻 t 6 1の直後よりコイル L 5 0と負荷 2 0 の容量との間でスィツチ SW4を介して L— C共振が行われることにより、ダランドよりコイル回路 Dのコイル L 5 0およびダイォード D 5 0およびスィツチ S W 4を介して負荷 20に電荷が供給されるので、第 1の信号ライン OUT A及ぴ出力ライン OUT Cの電位は一 V sZ2からグランドレベルの電位を経て + V s / 2に向かって上昇する。このような電流の流れによって、共通電極 Xに印加される出力ライン OUT Cの電圧は図 2 1の時刻 t 6 1〜 t 6 2に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスィッチ SW 1、 SW 3をオンすることにより、第 1の信号ライン OUT Aの電圧が V s / 2にクランプされ、第 2の信号ライン OUTBの電圧がグランドにクランプされる（ t 6 2 ) 。これにより、出力ライン OUTCの電圧も V s /2にクランプされる。次に、時刻 t 6 3において、スィッチ SW4をオフして、スィッチ SW5をオンする。これにより、スィッチ SW3、 SW5を介して負荷 20からグランドへ電荷を放電するので、出力ライン OUTCの電位は + V sZ2からグランドレベルまで下降する。

次に、時刻 t 64において、スィッチ SW1、 SW3をオフして、スィッチ S W2をオンすることにより、第 1の信号ライン OUT Aの電位が時刻 t 6 5までにグランドレベルに変化し、第 2の信号ライン OUT Bの電位が時刻 t 6 5までに一 V sノ 2に変化する。これにより、出力信号ライン OUT Cの電位は第 2の信号ライン OUT Bと同じ一 V sZ2まで下降する。

以上に示した動作により、図 20に示した駆動回路は、維持放電期間の間、共通電極 Xへ一 V s Z 2〜V s Z 2まで変化する電圧を印加する。また、上述した共通電極 Xに供給する電圧と極性の異なる電圧（ + V s/2, -V s / 2) を各表示ラインの走査電極 Yに交互に印加する。以上により、交流駆動型 P DP装置は、維持放電を行うことができる。

また、図 2 1に示すように、従来の波形図である図 1 9と比較すると、図 1, 9 にあるグランドレベルの期間 Tが、図 2 1の出力ライン OUT Cの立ち上がり部分の電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサスティン動作を行う場合に、従来に比べて锥持放電パルスのトップ幅である電圧 V s /2を維持する時間を長くすることができる。

(第 6の実施形態）

次に、図 1 2に示した第 3の実施形態における駆動回路の変形例である第 6の実施形態における駆動回路の概略構成について図を用いて説明する。

図 22は、図 1 2に示した第 3の実施形態における駆動回路の変形例である第 6の実施形態における駆動回路の概略構成を示す図である。なお、この図 22に示す第 6の実施形態の駆動回路は、図 1 2と同様に例えば図 1 5に全体構成および図 1 6 Aから図 1 6 Cにセル構成を示した交流駆動型 PD P装置（表示装置） 1に適用することが可能である。また、この図 22において、図 1 2に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図 22においても、図 1 2と同様に X側回路の概略構成のみ示し、 Y側回路は同様の構成および動作であるため省略している。

また、図 2 2に示す第 6の実施形態の駆動回路において、図 1 2に示した第 3 の実施形態の駆動回路と異なるのは、コイル回路 Dの内部構成である。よって、図 2 2に示した駆動回路においてコイル回路 D以外の構成については説明を省略する。 '

図 2 2に示すようにコイル回路 Dは、ダイォード D 6 0とコイル L 6 0 とスィツチ SW8を具備する。ダイオード D 6 0の力ソード端子は、コイル L 6 0およぴスィッチ SW8を介してグランドに接続される。また、ダイオード D 6 0のァノード端子は、スィッチ SW1、 SW2の相互接続点に接続される。すなわち、ダイォード D 6 0のァノード端子は、第 1の信号ライン OUT Aに接続されている。

上述したダイォード D 6 0の順方向が示すように、コイル L 6 0は、負荷 2 0 に対してスィッチ SW4、 SW8を介して電荷を放電させる放電機能を有する。すなわち、これらのコイル L 6 0とスィッチ SW4と負荷 2 0から、負荷 2 0に対する L一 C共振を利用した放電機能を実現している。尚、コイル回路 Dの構成は、上述した限りではなく、少なくともコイル L 6 0を含む回路であり、そのコィル L 6 0は負荷 2 0とスィツチ SW4を介して L— C共振を利用した放電を行うように構成されている回路であればよい。

また、図示していないが、負荷 2 0の走査電極 Y側にも同様の回路が接続される。尚、図 2 2に示したスィッチ SW 1〜 SW5およびスィッチ SW8は、例えば図 1 5に示した駆動制御回路 5からそれぞれ供給される制御信号により制御される。以上の構成により本実施形態の駆動回路は、セル中の共通電極 Xと走査電極 Yが放電する期間である維持放電期間に維持放電を行う。

. 次に、図 2 2に示した駆動回路の動作について説明する。

図 2 3は、図 2 2に示した駆動回路の動作を示す波形図である。図 2 3において、第 1の信号ライン OUTAと、第 2の信号ライン OUTBと、出力ライン O UT Cの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出カライン OUT Cの電圧値に合っており、見やすくするため出力ライン OUT C 2 の電圧波形と重ならないよう、第 1の信号ライン OUT Aの電圧波形は少し持ち上げて、第 2の信号ライン OUT Bの電圧波形は少し持ち下げて表示している。まず、第 1の信号ライン OUT Aがグランドレベル、第 2の信号ライン OUT Bおよび出力ライン OUT Cがー V s /2でスィッチ SW 1、 SW3、 SW4 SW8がオフしてスィッチ SW2、 SW5がオンしている状態から、スィッチ S W4がオンして、スィッチ SW5がオフする（ 1: 71) 。これにより、スィッチ SW2、 SW4を介して出力ライン OUTCとグランドが接続されるので、出力ライン OUT Cの電位は一 V からグランドレベルまで上昇する。

次に、時刻 t 7 2において、スィッチ SW2がオフして、時刻 t 7 3で、スィツチ SW1、 SW3がオンすると、第 1の信号ライン OUT Aは、グランドレべルから V s/2まで上昇し、第 2の信号ライン OUT Bは一 V sZ2からグランドレベルまで上昇する。これにより、第 1の信号ライン OUT Aが出力ライン O UTCに接続されるので、出力ライン OUTCの電圧もグランドレベルから V s Z 2に上昇する。

次に、時刻 t 74の直前にスィッチ S W 1、 SW3、 SW4をオフして、時刻 t 74にスィッチ SW8をオンすると、コイル L 6 0と負荷 2 0の容量との間でスィッチ SW4を介して L一 C共振が行われる。これにより、スィッチ SW8、コイル L 6 0、ダイォード D 6 0およびスィツチ SW4を介して負荷 2 0がグランドへ電荷を放電するので、第 1の信号ライン OUT A及び出力ライン OUT C の電位は + V s / 2からグランドレベルの電位を経て一 V s/2に向かって下降する。このような電流の流れによって、共通電極 Xに印加される出力ライン OU T Cの電圧は図 2 3の時刻 t 74〜 t 7 5に示すように徐々に下降してゆく。次に、時刻 1: 7 5において、この L— C共振時に発生するピーク電圧に到達する前にスィツチ SW2およびスィツチ SW5をオンして、スィッチ SW8をオフすることにより、共通電極 Xに印加される出力ライン OUT Cの電圧を一 V s / 2にクランプする。以上に示した動作により、図 22に示した駆動回路は、維持放電期間の間、共通電極 Xへ一 V s/2〜V s Z2まで変化する電圧を印加する。また、上述した共通電極 Xに供給する電圧と極性の異なる電圧（ + V _S /2, 3 011482

- V s / 2 ) を各表示ラインの走査電極 Yに交互に印加する。以上により、交流駆動型 P D P装置は、維持放電を行うことができる。

また、図 2 3に示すように、従来の波形図である図 1 9と比較すると、図 1 9 にあるグランドレベルの期間 Tが、図 2 3の出力ライン O U T Cの立ち下がり部分の電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサスティン動作を行う場合に、従来に比べて維持放電パルスのトップ幅である電圧 V s / 2を維持する時間を長くすることができる。

(第 7の実施形態）

次に、図 1 0に示した第 2の実施形態における駆動回路の変形例である第 7の実施形態における駆動回路の概略構成について図を用いて説明する。

図 2 4は、図 1 0に示した第 2の実施形態における駆動回路の変形例である第 7の実施形態における駆動回路の概略構成を示す図である。なお、この図 2 4に示す第 7の実施形態の駆動回路は、図 1 0に示した駆動回路と同様に例えば図 1 5に全体構成おょぴ図 1 6 Aから図 1 6 Cにセル構成を示した交流駆動型 P D P 装置（表示装置） 1に適用することが可能である。また、この図 2 4において、図 1 0に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図 2 4においても、図 1 0と同様に X側回路の概略構成のみ示し、 Y側回路は同様の構成および動作であるため省略している。

また、図 2 4に示す第 7の実施形態の駆動回路において、図 1 0に示した第 2 の実施形態の駆動回路と異なるのは、コイル回路 Cの内部構成である。よって、図 2 4に示した駆動回路においてコイル回路 C以外の構成については説明を省略する。

図 2 4に示すようにコイル回路 Cは、ダイォード D 7 0とコイル L 7 0とを具備する。ダイオード D 7 0の力ソード端子は、コイル L 7 0を介してグランドに接続される。また、ダイオード D 7 0のアノード端子は、コンデンサ C 1 とスィツチ S W' 3の相互接続点に接続される。すなわち、ダイオード D 7 0のアノード端子は、第 2の信号ライン O U T Bに接続される。

上述したダイオード D 7 0の順方向が示すように、コイル L 7 0は、負荷 2 0 に対して、スィッチ SW5を介して電荷を放出させる放電機能を実現する。尚、コイル回路 Cの構成は、上述した限りではなく、少なくともコイル L 7 0を含む回路であり、そのコイル L 7 0は負荷 2 0と L— C共振することで負荷 2 0に電荷を放出させるように構成されている回路であればよい。

また、図示していないが、負荷 2 0の走査電極 Y側にも同様の回路が接続される。尚、図 24に示したスィツチ SW1〜SW5は、例えば図 1 5に示した駆動制御回路 5からそれぞれ供給される制御信号により制御される。以上の構成により本実施形態の駆動回路は、セル中の共通電極 Xと走査電極 Yが放電する期間である維持放電期間に維持放電を行う。

次に、図 24に示した駆動回路の動作について説明する。

図 2 5は、図 24に示した駆動回路の動作を示す波形図である。図 2 5において、第 1の信号ライン OUTAと、第 2の信号ライン OUT Bと、出力ライン O UT Cの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出カライン OUT Cの電圧値に合っており、見やすくするため出力ライン OUT C の電圧波形と重ならないよう、第 1の信号ライン OUT Aの電圧波形は少し持ち上げて、第 2の信号ライン OUTBの電圧波形は少し持ち下げて表示している。まず、第 1の信号ライン OUT Aがグランドレベル、第 2の信号ライン OUT Bおよび出力ライン OUT Cがー V s Z2でスィッチ SW 1、 SW3、 SW4が才フしてスィッチ SW2、 S W 5がオンしている状態から、スィッチ SW4がォンして、スィッチ SW5がオフする ( t 8 1 ) 。これにより、スィッチ SW2、 SW4を介して出力ライン OUT Cとグランドが接続されるので、出力ライン O UT Cの電位は一 V s / 2からグランドレベルまで上昇する。

次に、時刻 t 8 2において、スィッチ SW 2がオフして、時刻 t 8 3において、スィッチ S W 1、 SW3がオンすると、第 1の信号ライン OUT Aは、グランドレベルから V s / 2まで上昇し、第 2の信号ライン OUT Bは一 V s Z 2からグランドレベルまで上昇する。これにより、第 1の信号ライン OUT Aが出カライン OUT Cに接続されるので、出力ライン OUT Cの電圧がグランドレベルから VsZ2に上昇する。次に、時刻 t 84において、スィッチ SW1 SW3 SW4をオフする。次に、時刻 t 8 5において、スィツチ SW5をオンする。これにより、負荷 20に蓄積されている電圧 V sノ 2がスィッチ SW5を介して第 2の信号ライン OUT Bに供給され、第 2の信号ライン OUTBの電圧は瞬間的に V s Z2となる。これにより、第 1の信号ライン OUT Aの電圧は瞬間的に V sまで上昇する。そして、時刻 t 8 5の直後からコイル L 7 0と負荷 2 0の容量との間でスィッチ SW5を介して L一 C共振が行われる。これにより、コイル回路 Cのダイォ一ド D 7 0およびコイル L 7 0およびスィツチ SW5を介して負荷 2 0がグランドへ電荷を放電するので、第 2の信号ライン OUT B及ぴ出力ライン OUT Cの電位は + V s Z 2からグランドレベルの電位を経て一 V s / 2に向かって下降する。このような電流の流れによって、共通電極 Xに印加される出力ライン OUT C の電圧は図 2 5の時刻 t 8 5 t 8 6に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスィツチ SW2をオンすることにより、共通電極 Xに印加される出力ライン OUT Cの電圧を一 V s / 2にクランプする（ t 8 6) 。以上に示した動作により、図 24に示した駆動回路は、維持放電期間の間、共通電極 X 一 V sZ2 V s/2まで変化する電圧を印加する。また、上述した共通電極 Xに供給する電圧と極性の異なる電圧（+ V s /2, - V s / 2 ) を各表示ラインの走査電極 Yに交互に印加する。以上により、交流駆動型 P D P装置は、維持放電を行うことができる。

また、図 24の波形を、従来の波形図である図 1 9と比較すると、図 1 9にあるグランドレベルの期間 Tがあるが、図 24の出力ライン OUT Cの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサスティン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧 V s Z 2または電圧一V sノ2を維持する時間を長くすることができる。

(第 8の実施形態）

次に、図 1 0に示した第 2の実施形態における駆動回路の変形例である第 8の実施形態における駆動回路の概略構成について図を用いて説明する。

図 2 6は、図 1 0に示した第 2の実施形態における駆動回路の変形例である第 8の実施形態における駆動回路の概略構成を示す図である。なお、この図 26に示す第 8の実施形態の駆動回路は、図 1 0に示した駆動回路と同様に例えば図 1 5に全体構成おょぴ図 1 6 Aから図 1 6 Cにセル構成を示した交流駆動型 P DP 装置（表示装置） 1に適用することが可能である。また、この図 26において、図 10に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図 26においても、図 1 0と同様に X側回路の概略構成のみ示し、 Y側回路は同様の構成おょぴ動作であるため省略している。

また、図 26に示す第 8の実施形態の駆動回路において、図 10に示した第 2 の実施形態の駆動回路と異なるのは、コイル回路 Cの内部構成である。よって、図 26に示した駆動回路においてコイル回路 C以外の構成については説明を省略する。

図 26に示すようにコイル回路 Cは、ダイォ一ド D 80とコイル L 80とスィツチ SW9とを具備する。ダイオード D 80のアノード端子は、コイル L 80おょぴスィッチ SW9を介してグランドに接続される。また、ダイオード D 80の力ソード端子は、コンデンサ C 1とスィツチ SW3の相互接続点に接続される。すなわち、ダイオード D 80の力ソード端子は、第 2の信号ライン OUT Bに接続される。

上述したダイオード D 80の順方向が示すように、コイル L 80は、負荷 20 に対して、スィッチ SW5を介して電荷を充電させる充電機能を実現する。尚、コイル回路 Cの構成は、上述した限りではなく、少なくともコイル L 80を含む回路であり、そのコイル L 80は負荷 20と L一 C共振することで負荷 20に電荷を供給するように構成されている回路であればよい。

また、図示していないが、負荷 20の走查電極 Y側にも同様の回路が接続される。尚、図 26に示したスィツチ SW1〜SW5およぴスィツチ SW9は、例えば図 1 5に示した駆動制御回路 5からそれぞれ供給される制御信号により制御される。以上の構成により本実施形態の駆動回路は、セル中の共通電極 Xと走査電極 Yが放電する期間である維持放電期間に維持放電を行う。

次に、図 26に示した駆動回路の動作について説明する。図 2 7は、図 2 6に示した駆動回路の動作を示す波形図である。図 2 7において、第 1の信号ライン OUT Aと、第 2の信号ライン OUTBと、出力ライン O UT Cの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出カライン OUT Cの電圧値に合っており、見やすくするため出力ライン OUT C の電圧波形と重ならないよう、第 1の信号ライン OUT Aの電圧波形は少し持ち上げて、第 2の信号ライン OUTBの電圧波形は少し持ち下げて表示している。まず、第 1の信号ライン OUT Aがグランドレベル、第 2の信号ライン OUT Bおよび出力ライン OUT Cが一 V s /2でスィッチ SW1、 SW3、 SW4、 SW9がオフしてスィッチ SW2、 SW5がオンしている状態から、スィッチ S W 2がオフして、スィッチ SW9がオンする ( t 9 1 ) 。これにより、コンデンサ C 1のスィツチ SW 3側の端子がグランドレベルに変化し始める。すなわち、コイル L 8 0と負荷 2 0の容量との間でスィツチ SW5を介して L一 C共振が行われることにより、グランドよりコイル L 8 0およびダイオード D 8 0およびスイッチ SW5を介して負荷 2 0に電荷が供給される。これにより、第 2の信号ラィン OUT B及び出力ライン OUT Cの電位は一 V s Z 2からグランドレベルの電位を経て + V sZ2に向かって上昇する。このような電流の流れによって、共通電極 Xに印加される出力ライン OUTCの電圧は図 2 7の時刻 t 9 1〜 t 92 に示すように徐々に上昇してゆく。

次に、時刻 t 9 2において、この L— C共振時に発生するピーク電圧に到達する前にスィッチ SW5、 S W 9をオフして、スィッチ S W 1、 S W 3、 S W4をオンすることにより、第 1の信号ライン OUT Aが V s Z 2に変化し、第 2の信号ライン OUTBの電圧がグランドレベルに変化する。また、第 1の信号ライン OUT Aの変化に応じて出力ライン OUT Cの電圧も V s / 2に変化する。すなわち、第 1の信号ライン OUTAが V sZ2にクランプされることで、出力ライン OUTCの電圧も V s ,2にクランプされる。

次に、時刻 t 9 3において、スィツチ SW4をオフして、スィツチ SW5をォンする。これにより、スィッチ SW3、 SW5を介して負荷 2 0からグランドへ電荷を放電するので、出力ライン OUTCの電位は + V sZ2からグランドレべルまで下降する。

次に、時刻 t 94において、スィッチ SW1 SW3をオフし、スィッチ S W2をオンすることにより、第 1の信号ライン OUT Aの電位が時刻 t 9 5までにグランドレベルに変化し、第 2の信号ライン OUT Bの電位が時刻 t 9 5までに一 V s/2にする。これにより、出力ライン OUTCの電位は第 2の信号ライン OUTBと同じ一 V s/2まで下降する。

以上に示した動作により、図 26に示した駆動回路は、維持放電期間の間、共通電極 X V s/2 V sZ2まで変化する電圧を印加する。また、上述した共通電極 Xに供給する電圧と極性の異なる電圧（ + V s/2, -V s/2) を各表示ラインの走査電極 Yに交互に印加する。以上により、交流駆動型 P DP装置は、維持放電を行うことができる。 ·

また、図 2 7に示すように、従来の波形図である図 1 9と比較すると、図 1 9 にあるグランドレベルの期間 Tが、図 27の出力ライン OUTCの立ち上がり部分の電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサスティン動作を行う場合に、従来に比べて維持放電パルスのトップ幅である電圧 V s Z 2を維持する時間を長くすることができる。

(第 1の実施形態の変形例）

次に、図 2に示した第 1の実施形態における駆動回路の変形例について図を用いて説明する。

図 28は、図 2に示した第 1の実施形態における駆動回路の変形例を示す図である。なお、この図 28に示す駆動回路は、図 2に示した駆動回路と同様に例えば図 1 5に全体構成おょぴ図 1 6 Aから図 1 6 Cにセル構成を示した交流駆動型 PDP装置（表示装置） 1に適用することが可能である。また、図 28においても、図 2と同様に X側回路の概略構成のみ示し、 Y側回路は同様の構成および動作であるため省略している。

また、図 28に示す駆動回路において、図 2に示した第 1の実施形態の駆動回路と異なるのは、コイル L Aがコイル L A 1に、コイル L Bがコイル L B 1に変更された点のみである。これは、図 2に示した第 1の実施形態の駆動回路ではコィル LAとコイル LBが同じインダクタンス値であつたが、図 28に示す駆動回路ではコイル L A 1 とコイル L B 1との間でインダクタンス値は L A 1〉 L B 1 または LA 1く L B 1の関係である。よって、図 28に示した駆動回路の構成については説明を省略する。

次に、図 28に示した駆動回路の動作について説明する。まず、コイル LA 1 とコイル L B 1のィンダクタンス値の関係が L A 1 > L B 1である場合の駆動回路の動作について説明する。

図 29は、コイル LA1とコイル LB 1のィンダクタンス値の関係が L A 1 > L B 1である場合の図 28に示した駆動回路の動作を示す波形図である。図 29 に示す時刻 t l 0 1〜t l 05の動作の概略は、図 3に示した時刻 t 1 1〜 t 1 5の動作の概略と同様なので説明を省略する。また、図 2 9において、図 3の動作と比べて異なる点は、 t 10 1から t 1 02までの期間が長い点と、 L— C共振により到達する最大の電圧値が大きいという点である。すなわち、第 1の信号ライン OUTAにつながるコイル LA1のインダクタンス値が大きいので、 L - C共振の立ち上がり時間がかかるが、立ち上がり時の最大電圧が高くなる。これにより、スィッチ SW 1がオンすることで、第 1の信号ライン OUT Aおよび出力信号ライン OUTCを V s / 2にクランプする再に必要な消費電力を削減できる。

次に、コイル LA 1とコイル LB 1のインダクタンス値の関係が L A 1 < L B 1である場合の駆動回路の動作について説明する。

図 30は、コイル L A 1とコイル LB 1のィンダクタンス値の関係が L A 1く L B 1である場合の図 28に示した駆動回路の動作を示す波形図である。図 30 に示す時刻 t l l l〜 t l l 5の動作の概略は、図 3に示した時刻 t 1 1〜 t 1 5の動作の概略と同様なので説明を省略する。また、図 30において、図 3の動作と比べて異なる点は、 t l l 4から t i l 5までの期間が長い点と、その期間における L一 C共振により到達する最大の電圧値が大きいという点である。すなわち、第 2の信号ライン OUT Bにつながるコイル L B 1のインダクタンス値が大きいので、 L— C共振の立ち下がり時間は長くなるが、 L一 C共振による立ち下がり時の電圧変動幅が大きくなる。これにより、維持放電期間における放電時には、出力ライン OUT Cの電圧の立ち下がりの速さよりも L— C共振を利用した電圧変動幅を大きくすることで、一V s Z2へクランプ処理する時の消費電力の低減を行うことが可能である。

次に、図 4に示した図 2の駆動回路の具体的な回路例（走査電極 Y側を含む）の変形例について図を示して説明する。図 3 1は、図 4に示した図 2の駆動回路の具体的な回路例（走査電極 Y側を含む）の変形例を示す図である。図 4の回路例と異なる点は、 X側回路においてダイォード D 3を追加してダイォード D 2の力ソード端子の接続先を変更した点である。具体的には、コイル L Aとダイォード DAの相互接続点とダイオード D 3のカソード端子を接続し、スィツチ SW2 を構成する p型 MO S F E Tのドレイン端子とダイォード D 3のァノード端子を接続し、ダイォード D 2のァノード端子をスィツチ S W 3'の n型 MO S F E Tのドレイン端子に接続する。また、 Y側回路においては、ダイオード D 3 ' を X側回路と同様に追加するのみである。以上の構成により、第 1の信号ライン OUT

Aに発生するノイズを押さえ込むことができる。

次に、図 3 1に示した図 2の駆動回路の具体的な回路例の変形例と一部構成が異なる他の変形について図を示して説明する。図 32は、図 4に示した図 2の駆動回路の具体的な回路例（走査電極 Y側を含む）の他の変形例を示す図である。図 3 2において、図 3 1と異なる点は、図 3 1のスィッチ SW2、 S W2 ' およびスィッチ SW3、 SW3 ' 力、図 32においては構成の異なるスィッチ SW2 a、 S W 2 ' aおよびスィッチ SW 3 a、 S W 3 ' aとなっている点である。以下、図 3 1 と構成の異なる部分についてのみ説明する。

図 32に示すように、各スィッチ SW 2 a、 S W 2 ' aおよびスィッチ SW3 a、 S W 3 ' aは、 p型 MO S F E Tと n型 MO S F E Tより構成されている。スィッチ SW2 aは、第 1の信号ライン OUT Aとグランドの間に、 n型 MOS

F E Tと p型 MO S F E Tを直列（ p型 M O S F E Tがグランド側）に接続した構成であり、 n型 MO S F E Tと p型 MO S F E Tの相互接続点にダイォード D

3のアノード端子が接続されている。同様に、スィッチ SW2' aは、第 3の信号ライン OUT A' とグランドの間に、 n型 MO S F E Tと p型 MO S F E Tを直列（p型 MO S F ETがグランド側）に接続した構成であり、 n型 MOS FE Tと p型 MO S F E Tの相互接続点にダイォード D 3 ' のァノード端子が接続されている。

また、スィッチ SW3 aは、第 2の信号ライン OUT Bとグランドの間に、 p 型 MO S F E Tと n型 MO S F E Tを直列（ n型 M O S F E Tがグランド側）に接続した構成であり、 p型 MO S F E Tと n型 MO S F E Tの相互接続点にダイオード D 2の力ソード端子が接続されている。また、スィッチ SW3， aは、第 4の信号ライン OUT B' とグランドの間に、 p型 MO S F ETと n型 MO S F ETを直列（n型 MO S F E Tがグランド側）に接続した構成であり、 p型 MO S F E Tと n型 MO S F E Tの相互接続点にダイォード D 2 ' の力ソード端子が接続されている。以上に示すように、図 3 2の回路構成では、図 3 1の回路構成に比べてダイォ一ドの使用数が少なくなるので、部品点数が削減できるという効果を得られる。

また、図 32に示したスィッチ SW 2 a、 S W 2 ' aおよびスィッチ SW3 a 、 S W 3 ' aの変形例として、例えば n型 MO S FETを 2つ用いた回路構成が考えられる。具体的には、 2つの n型 MO S F E Tのソース端子同士を接続して、一方の n型 MO S FETのドレイン端子を上述した第 1〜第 4の信号ラインへ接続し、他方の n型 MO S F ETのドレイン端子をグランドに接続する構成である。スィッチ S W 2 a、 S W 2 ' aおよびスィッチ SW 3 a、 S W 3 ' aが変形例のような回路構成であっても、図 3 2の回路構成と同様の機能と効果を得ることができる。次に、図 3 1に示した具体的な駆動回路においてスィッチ SW4 ' およぴスィツチ SW5 ' と負荷 20のより詳細な構成例について説明する。図 33は、図 3 1に示した具体的な駆動回路においてスィツチ SW4 ' およびスィツチ SW5 ' と負荷 20のより詳細な構成例を示す図である。図 33に示すように、 Y側回路においては、複数のセル（負荷 20のこと）に対してそれぞれスィッチ SW4 ' aとスィッチ SW5 ' a、スィッチ SW4， bとスィッチ SW5 ' b、スィッチ 03011482

S W4 ' cとスィッチ SW5 ' c、 …というように、スィッチ SW4' xとスィツチ SW5 ' X ( X ： a、 b、 c、 …とする）を対として設置している。ここで、複数のセルとは図 1 5に示した各画素を示す。 .

また、図 3 1に示した駆動回路の動作について説明する。特に、 1つのサブフィールドにおけるアドレス期間と、維持放電期間の動作について説明する。アドレス期間においては、ある表示ラインに相当する走査電極 Yに電圧を印加するときは、線順次に選択された走査電極 Yにおいてスィッチ SW4 ' およびスィッチ SW5 ' を制御することで（一 V sZ2) レベル、非選択の走査電極 Yには例えばグランドレベルの電圧が印加される。

具体的には、まずスィッチ SW1 ' がオンすることで、コンデンサ C 4に V s /2が蓄積される。次に、スィッチ SW1 ' をオフしてスィッチ SW2 ' をオンすることでコンデンサ C 4の上部がグランドレベルに、コンデンサ C 4の下部が一 V sノ 2の電位となる。次に、スィッチ SW5 ' をオンすることで、走査電極 Yに一 V s /2を供給する。また、走査電極 Yをグランドレベルにするには、スイッチ SW4 ' とスィッチ SW2 ' を同時にオンすればよい。

その後、維持放電期間になると、全てのスィッチ SW4' およびスィッチ SW 5 ' を制御することで全ての走査電極 Yに電圧（一 V sZ2、 V s / 2 ) を交互に印加して維持放電を行う。また、一部のスィッチ SW4' およびスィッチ SW 5 ' を制御することで一部の走査電極 Yに電圧（一 V sZ2、 V s / 2 ) を交互に印加することも可能である。

以上に示したように、ァドレス期間に走査電極 Yに選択的に電圧を印加するためのスィツチと、維持放電期間に走査電極 Yに電圧を印加するためのスィツチは、共通のスィッチ SW4，およびスィッチ SW5 ' を使用している。従来は、別々のスィツチで構成されており、本実施形態のように各セルに設置されるスィッチを共通化することで、スィツチの数を減らすことができるという効果が得られる。

次に、図 3 3に示した具体的な駆動回路の変形例について説明する。図 34は、図 33に示した具体的な回路の変形例である。図 34に示すように、 Y側回路のみではなく、 X側回路についても各セル（負荷 2 0 ) に対してスィッチ S W 4 Xおよびスィッチ S W 5 x ( x : a、 b、 c、 …とする）を対にして設置してもよい。この図 3 3に示す構成により、従来のように X側の電極が共通電極であつた場合に比べて、 X電極と Y電極とをそれぞれ独立に制御することが可能となる。これにより、複雑な制御にも対応することができる。

(第 9の実施形態）

次に、図 4に示した第 1の実施形態における具体的な駆動回路の変形例である第 9の実施形態における駆動回路の概略構成について図を用いて説明する。

図 3 5は、図 4に示した第 1の実施形態における駆動回路の変形例である第 9 の実施形態における駆動回路の概略構成を示す図である。なお、この図 3 5に示す第 9の実施形態の駆動回路は、図 4に示した駆動回路と同様に例えば図 1 5に全体構成および図 1 6 Aから図 1 6 Cにセル構成を示した交流駆動型 P D P装置 (表示装置） 1に適用することが可能である。また、この図 3 5において、図 4 に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。

また、図 3 5に示す第 9の実施形態の駆動回路において、図 4に示した第 1の実施形態の駆動回路と異なるのは、 X側回路が無い点と、 S W 1 ' に電圧 V sが印加されている点である。よって、図 3 5に示した駆動回路の構成については説明を省略する。

次に、図 3 5に示した駆動回路の動作について説明する。

図 3 6は、図 3 5に示した駆動回路の動作を示す波形図である。図 3 6は、 1 フレームを構成する複数のサブフィールドのうちの 1サブフィールド分における、 X電極、 Y電極、アドレス電極へ印加する電圧の波形例を示している。 1つのサブフィールドは、図 1 7で説明したように、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。図 3 5からも明らかであり、図 3 6に示すように X電極はグランドレベルに固定されている。リセット期間においては、まず、走査電極 Yへ印加する電圧は、電圧 V wと電圧 V s とを加算した電圧が印加される。このとき、電圧 V s + V w は時間経過とともに徐々に上昇してゆく。これにより、共通電極 Xと走査電極 Y との電位差が V s + V wとなり、以前の表示状態に関わらず、全表示ラインの全セル放電が行われ、壁電荷が形成される（全面書き込み）。

次に、走査電極 Yの電圧をグランドレベルに戻した後、走査電極 Yに対する印加電圧が一 V sに落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、蓄積されていた壁電荷が消去される（全面消去）。

次に、アドレス期間においては、表示データに応じて各セルのオン/オフを行うために、線順次でアドレス放電が行われる。このとき、ある表示ラインに相当する走査電極 Yに電圧を印加するときは、線順次により選択された走査電極 Yには一 V s レベル、非選択の走査電極 Yにはグランドレベルの電圧が印加される。このとき、各アドレス電極 A 1〜A m中の維持放電を起こすセル、すなわち点灯させるセルに対応するァドレス電極 A j には、電圧 V aのァドレスパルスが選択的に印加される。

その後、維持放電期間になると、走査電極 Yの電圧は一 V sまで下がった後に徐々に上昇してゆく。このとき、その一部の電荷をコイル L A ' により構成される電力回収回路から放電する。そして、グランドレベルを通り過ぎて、その上昇のピークに到達する前に、走査電極 Yの電圧を V sにクランプする。

また、走査電極 Yの印加電圧を電圧 V sから一 V sにするときには、印加電圧を徐々に下降させるとともに、セルに蓄積されていた電荷の一部を電力回収回路に回収する。このようにして維持放電期間には、走査電極 Yに電圧（ + V s , - V s ) を交互に印加して維持放電を行い、 1サブフィールドの映像を表示する。次に、図 3 5に示した第 9の実施形態の駆動回路における変形例について説明する。

次に、図 3 5に示した第 9の実施形態の駆動回路の変形例について説明する。図 3 7は、図 3 5に示した第 9の実施形態の駆動回路における変形例を示す図である。図 3 7において、図 3 5に示した第 9の実施形態における駆動回路と異なる部分は、 X側回路としてスィッチ S W aとスィッチ S W bを有する点である。よって、図 3 7の構成についての説明は省略する。また、 X側回路の構成は、スィツチ S W aと S W bが電圧 V Xを供給する電源とグランドの間に直列に接続されている。また、スィッチ S W aと S W bの相互接続点が出力ライン O U T C を介して負荷 2 0の X電極に接続される。

次に、図 3 7に示した駆動回路の動作について説明する。

図 3 8は、図 3 7に示した駆動回路の動作を示す波形図である。図 3 8は、図 3 6と同様に、 1 フレームを構成する複数のサブフィールドのうちの 1サブフィ一ルド分における、 X電極、 Y電極、アドレス電極へ印.加する電圧の波形例を示している。図 3 8において、図 3 6と異なる部分は、リセット期間おょぴァドレス期間における X電極への電圧 V xの印加波形であり、以下、この異なる部分について説明を行う。

図 3 8に示すように、リセット期間においては、まず、共通電極 Xはグランドレベルであり、走査電極 Yへ印加する電圧は、電圧 V wと電圧 V s とを加算した電圧が印加される。このとき、電圧 V s + V wは時間経過とともに徐々に上昇してゆく。これにより、共通電極 Xと走查電極 Yとの電位差が V s + V wとなり、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される（全面書き込み）。

次に、走査電極 Yの電圧をグランドレベルに戻した後、共通電極 Xに電圧 V x が印加され、走査電極 Yに対する印加電圧がー V sに落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、蓄積されていた壁電荷が消去される（全面消去）。尚、本実施形態においては、電圧 V Xはプラス方向の電圧であつたば、全面消去に適切な電圧であれば、マイナス方向の電圧であっても構わない。

次に、アドレス期間においては、表示データに応じて各セルのオンノオフを行うために、線順次でアドレス放電が行われる。このとき、ある表示ラインに相当する走查電極 Yに電圧を印加するときは、線順次により選択された走査電極 Yには一 V s レベル、非選択の走査電極 Yにはグランドレベルの電圧が印加される。また、共通電極 Xには、電圧 V xが印加される。この場合も、電圧 V xの値は、維持放電を起すのに適切な電圧であればよい。

その後、維持放電期間の動作は、図 3 6の動作と同様なので説明を省略する。以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。産業上の利用可能性

以上に説明したように、本発明による駆動回路においては、表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であつて、容量性負荷の一端に第 1の電位を供給するための第 1の信号ラインと、容量性負荷の一端に第 1の電位と異なる第 2の電位を供給するための第 2の信号ラインと、第 1の信号ラインおよび第 2の信号ラインの少なくとも一方とグランドとの間に接続されたコイル回路とを具備することを特徴とする。また、コイル回路は、例えばコイルとダイオードから構成される回路であり、そのコイルは容量性負荷とスィツチを介して L一 C共振を行うように接続されている。これにより、コイル回路と容量性負荷の L— C共振による容量性負荷へ電荷を供給する充電機能および容量性負荷に電荷を放出させる放電機能を具備する。また、それらの充電機能おょぴ放電機能により、電力回収動作の機能を実現する。

以上により、本発明の駆動回路においては、電力回収専用のコンデンサが必要ないので、そのコンデンサに付属する回路（電圧監視回路など）も必要なくなり、回路規模を削減することができるという効果がある。また、容量性負荷とコィルの共振を用いて、容量性負荷へ出力素子が印加する電圧の変化速度を速めることができる。これにより、出力素子の出力電位を切り替える処理に要する時間を短縮でき、上述したように維持放電期間において、壁電荷が移動するために必要な時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及ぴパネル Pの輝度を向上させることなども期待できる。

Claims

1 . 表示手段となる容量性負荷に対して所定電圧を印加するマトリタス型平面表示装置の駆動回路であって、

前記容量性負荷の一端に第 1の電位を供給するための第 1の信号ラインと、前記容量性負荷の一端に前記第 1の電位と異なる第 2の電位を供給するための第 2の信号ラインと、

請

前記第 1の信号ラインおよび第 2の信号ラインの少なくとも一方と第 3の電位を供給する供給ラインとの間に接続されたコイル回路とを具備し、

の

前記第 2の信号ラインに前記第 3の電位を供給した後に、前記第 1の信号ラインから前記第 1の電位を供給し、 '前記第 1の信号ラインに前記第 3の電位を供給囲

した後に、前記第 2の信号ラインから前記第 2の電位を供給することを特徴とする駆動回路。

2 . 前記第 3の電位はグランドレベルであることを特徴とする請求項 1に記載の駆動回路。

3 . 前記容量性負荷の一端と前記第 1の信号ラインとの接続を制御する第 1のスィッチと、

前記容量性負荷の一端と前記第 2の信号ラインとの接続を制御する第 2のスィッテと

を更に具備し、

前記コイル回路の少なくとも一つは、前記第 1のスィツチまたは前記第 2のスィツチに対して直列に接続されること

を特徴とする請求項 1に記載の駆動回路。

4 . 前記コイル回路は、コイルとスィッチより構成されることを特徴とする請求項 1に記載の駆動回路。

5 . 前記コイル回路は、コイルとダイオードより構成されることを特徴とする請求項 1に記載の駆動回路。

6 . 前記コイル回路は、更にスィッチを含む構成であることを特徴とする請求項 5に記載の駆動回路。

7 . 前記コイル回路は、コイルとダイオードとスィッチを直列接続した状態で含む構成であることを特徴とする請求項 1に記載の駆動回路。

8 . 前記コイルは、前記第 1の信号ラインあるいは第 2の信号ラインとダイォ一ドを介して接続されていることを特徴とする請求項 5に記載の駆動回路。

9 . 前記コイルは、前記第 1の信号ラインあるいは第 2の信号ラインと直接接続されていることを特徴とする請求項 5に記載の駆動回路。

1 0 . 前記コイルは、前記グランドと直接接続されていることを特徴とする請求項 5に記載の駆動回路。

1 1 . 前記コイル回路は、前記第 2の信号ラインに接続され、前記第 2の信号ラインを介して前記容量性負荷に対して電荷を供給する充電回路と、前記第 2の信号ラインを介して前記容量性負荷に対して電荷を放電させる放電回路とを具備することを特徴とする請求項 1に記載の駆動回路。

1 2 . 前記コイル回路は、前記第 2の信号ラインに接続され、前記第 2の信号ラインを介して前記容量性負荷に対して電荷を供給する充電回路と、前記第 1の信号ラインに接続され、前記第 1の信号ラインを介して前記容量性負荷に対して電荷を放電させる放電回路とを具備することを特徴とする請求項 1に記載の駆動回路

1 3 . 前記コイル回路は、前記第 1の信号ラインに接続され、前記第 1の信号ラインを介して前記容量性負荷に対して電荷を供給する充電回路と、前記第 2の信号ラインに接続され、前記第 2の信号ラインを介して前記容量性負荷に対して電荷を放電させる放電回路とを具備することを特徴とする請求項 1に記載の駆動回路。

1 4 . 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、

第 1の電位及び第 2の電位を供給するための第 1の電源と、第 3の電位を供給するための第 2の電源との間に、直列に接続された第 1、第 2のスィッチと、前記第 1、第 2のスィツチの中間に一方の端子が接続されたコンデンサと、前記コンデンサの他方の端子と前記第 2の電源との間に接続された第 3のスィツチと、

前記コンデンサの一方の端子に接続され、前記第 1の電位を供給するための第 1の信号ラインと、

前記コンデンサの他方の端子に接続され、前記第 1の電位と異なる前記第 2の電位を供給するための第 2の信号ラインと、

前記第 1の信号ラインおよび第 2の信号ラインの少なくとも一方と、前記第 2 の電源との間に接続されたコイル回路と

を具備することを特徴とする駆動回路。

1 5 . 表示手段となる容量性負荷に対して所定電圧を印加するマトリタス型平面表示装置の駆動回路を用いた駆動方法であって、

前記駆動回路が、

前記第 1の信号ラインおよび第 2の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、

前記容量性負荷の一端と前記第 1の信号ラインとの接続を制御する第 1のスィツチと、

前記容量性負荷の一端と前記第 2の信号ラインとの接続を制御する第 2のスィツチと、

前記第 1の信号ラインへ前記第 1の電位を供給するための第 1の電源線と、前記第 1の信号ラインとの接続を制御する第 3のスィツチと

を具備し、

前記第 1のスィツチをオンして、前記コイル前記容量性負荷が共振した後に、前記第 3のスィツチをオンすることを特徴とする駆動方法。

1 6 . 表示手段となる容量性負荷に対して所定電圧を印加するマトリタス型平面表示装置の駆動回路を用いた駆動方法であって、

前記駆動回路が、

前記第 2の信号ラインへ前記第 2の電位を供給するための第 2の電源線と、前記第 2の信号ラインとの接続を制御する第 3のスィツチと

を具備し、前記第 2のスィッチをオンして前記コイルと前記容量性負荷が共振した後に、前記第 3のスィツチをオンすることを特徴とする駆動方法。

1 7 . 前記第 1の信号ラインに接続される前記コイル回路を第 1のコイル回路として、前記第 2の信号ラインに接続される前記コイル回路を第 2のコイル回路とする場合に、前記第 1のコイル回路のコイルと前記第 2のコイル回路のコイルとでィンダクタンス値が異なることを特徴とする請求項 1に記載の駆動回路。

1 8 . 表示手段となる容量性負荷に対して所定電圧を印加するマトリタス型平面表示装置の駆動回路であって、

を具備することを特徴とする駆動回路。

1 9 . 前記容量性負荷が前記表示手段の画素に応じて複数ある場合に、前記第 1のスィツチと前記第 2のスィッチを一組として前記容量性負荷の一方の電極毎に独立して設け、各第 1のスィツチは共通の前記第 1の信号ラインと接続され、各第 2のスィツチは共通の前記第 2の信号ラインに接続されることを特徴とする請求項 1 8に記載の駆動回路。

2 0 . 前記容量性負荷の他方の電極に前記第 1の電位を供給するための第 3の信号ラインと、

前記容量性負荷の前記他方の電極に前記第 2の電位を供給するための第 4の信号ラインと、

前記第 3の信号ラインおよび第 4の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、

前記容量性負荷の前記他方の電極と前記第 3の信号ラインとの接続を制御する第 4のスィッチと、

前記容量性負荷の前記他方の電極と前記第 4の信号ラインとの接続を制御する第 5のスィッチと、

前記第 4のスィツチと前記第 5のスィツチを一組として前記容量性負荷の前記他方の電極毎に独立して設け、各第 4のスィツチは共通の前記第 3の信号ラインと接続され、各第 5のスィツチは共通の前記第 4の信号ラインに接続されることを特徴とする請求項 1 9に記載の駆動回路。

2 1 . 前記画素を選択放電するためのァドレス期間に前記一方の電極へ前記選択放電に必要な電圧を印加するため前記第 1のスィツチおょぴ前記第 2のスィッチを利用し、前記ァドレス期間に選択した画素において維持放電を行う維持放電期間に前記一方の電極へ前記維持放電に必要な電圧を前記第 1のスィツチおよび前記第 2のスィツチを利用して印加することを特徴とする請求項 1 9に記載の駆動回路。

2 2 . 前記画素を選択放電するためのアドレス期間には、前記第 1のスィッチおよび前記第 2のスィツチを一組として前記一方の電極毎に順次選択制御して、前記アドレス機関に選択した画素において維持放電を行う維持放電期間には全てまたは一部の前記第 1のスィツチおよび前記第 2のスィツチを所定期間重複して活性化するよう制御ことを特徴とする請求項 1 9に記載の駆動回路。

2 3 . 前記容量性負荷の他の一端にはグランドを接続することを特徴とする請求項 1 9に記載の駆動回路。

2 4 . 前記容量性負荷の他の一端にはグランドまたは定電圧の電源を選択的に接続することを特徵とする請求項 1 9に記載の駆動回路。