WO2004017455A1 - 非放射性誘電体線路の製造方法及び非放射性誘電体線路 - Google Patents

非放射性誘電体線路の製造方法及び非放射性誘電体線路 Download PDF

Info

Publication number
WO2004017455A1
WO2004017455A1 PCT/JP2003/010316 JP0310316W WO2004017455A1 WO 2004017455 A1 WO2004017455 A1 WO 2004017455A1 JP 0310316 W JP0310316 W JP 0310316W WO 2004017455 A1 WO2004017455 A1 WO 2004017455A1
Authority
WO
WIPO (PCT)
Prior art keywords
dielectric
film
forming
substrate
sacrificial layer
Prior art date
Application number
PCT/JP2003/010316
Other languages
English (en)
French (fr)
Inventor
Mitsuhiro Yuasa
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to AU2003257834A priority Critical patent/AU2003257834A1/en
Priority to US10/524,294 priority patent/US20050251994A1/en
Publication of WO2004017455A1 publication Critical patent/WO2004017455A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/16—Dielectric waveguides, i.e. without a longitudinal conductor
    • H01P3/165—Non-radiating dielectric waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/006—Manufacturing dielectric waveguides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making

Definitions

  • the present invention relates to a method for manufacturing a transmission line for transmitting a millimeter wave or a submillimeter wave and a transmission line, and more particularly to a method for manufacturing a nonradiative dielectric line and a nonradiative dielectric line.
  • Nonradiative Dielectric Waveguides emit radiation from bent or discontinuous lines even if they have low-loss dielectric lines.
  • This is a transmission line that has been proposed in order to solve this disadvantage, and is suitable for Milli-waves or Sub-Milli-waves while suppressing unnecessary radiation while maintaining the low-loss characteristics of the dielectric line.
  • high-frequency application MEMS uses MEMS or micro-machine technology to form resistors, capacitors, coils, switches, etc. on a substrate by microfabrication to form various high-frequency circuits such as filters.
  • This is a circuit or device that has good characteristics of the elements and has many mounting advantages.
  • conventional NRD guides are manufactured by individually combining a dielectric guide serving as a transmission line and a metal plate sandwiching the dielectric guide, which is unsuitable for combination with a high-frequency application MEMS circuit.
  • the present invention provides a method for manufacturing a non-radiative dielectric line that forms an NRD guide on a substrate using a semiconductor process, and a non-radiative dielectric line manufactured by the method. It is aimed at.
  • a conductive film is formed on a substrate, a first dielectric film is formed on the conductive film, and the transmission line penetrates the first dielectric film.
  • a second dielectric having a dielectric constant larger than the dielectric constant of the first dielectric film is buried in the groove, and a conductive film is formed thereon to form a non-radiative dielectric line.
  • a dielectric constant larger than the dielectric constant of the first dielectric film is placed on the conductor film.
  • a first sacrificial layer is formed in a conductive film on a substrate, a groove penetrating the first sacrificial layer is formed, and a dielectric is buried to form a transmission line.
  • the second sacrificial layer is formed, the second sacrificial layer is etched leaving a plurality of portions, a conductor film is formed on the etched portion, and the sacrificial layer is removed to manufacture a non-radiative dielectric line. I do.
  • a first dielectric film is formed on a substrate, Forming a groove for a transmission line having a depth that does not penetrate the first dielectric film, and embedding a second dielectric having a dielectric constant larger than the dielectric constant of the first dielectric film in the groove; After forming the first dielectric film thereon, two grooves reaching the substrate are formed so as to cut off both ends of the second dielectric, and the conductors are embedded in the two grooves. To manufacture non-radiative dielectric lines.
  • the substrate of the present invention may incorporate a MEMS circuit.
  • the non-radiative dielectric line of the present invention comprises a first conductive film formed on a substrate, a first dielectric film thereon, and a first dielectric film surrounded by the first dielectric film.
  • the non-radiative dielectric waveguide of the present invention includes a pair of conductors vertically formed on a substrate, a pair of first dielectric films formed between the conductors, and a first dielectric film.
  • an NRD guide can be manufactured using a semiconductor process, and can be easily combined with a MEMS circuit, and can be used for a wide range of applications. According to the invention, it is possible to manufacture an NRD guide that can be easily used in combination with the MEMS device.
  • the conventional NRD guide having a structure in which the air layer is replaced with a dielectric can be easily manufactured by using a semiconductor process, and the product becomes solid.
  • FIG. 1 is a diagram showing a first conductor film forming step of the first embodiment.
  • FIG. 2 is a diagram illustrating a first dielectric A film forming process of the first embodiment.
  • FIG. 3 is a diagram illustrating a first dielectric A film etching process of the first embodiment.
  • FIG. 4 is a view showing a step of burying and flattening the second dielectric B film of the first embodiment.
  • FIG. 5 is a view showing a second conductor film forming step of the first embodiment.
  • FIG. 6 is a diagram showing a passivation film forming process of the first embodiment.
  • FIG. 7 is a diagram illustrating a second dielectric B film forming process of the second embodiment.
  • FIG. 8 is a diagram illustrating a second dielectric B film etching process of the second embodiment.
  • FIG. 9 is a diagram showing a step of burying and flattening the first dielectric A film of the second embodiment.
  • FIG. 10 is a diagram showing a sacrificial layer forming step of the third embodiment.
  • FIG. 11 is a diagram showing a sacrificial layer etching step of the third embodiment.
  • FIG. 12 is a view showing a step of burying and flattening the dielectric B of the third embodiment.
  • FIG. 13 is a view showing a sacrificial layer forming step of the third embodiment.
  • FIG. 14 is a diagram showing a sacrifice layer etching step of the third embodiment.
  • FIG. 15 is a diagram showing steps of forming and flattening a conductor according to the third embodiment.
  • FIG. 16 is a diagram illustrating an etching step of the sacrificial layer according to the third embodiment.
  • FIG. 17 is a view showing a first dielectric A film formation step of the fourth embodiment.
  • FIG. 18 is a view showing a first step of the first dielectric A film according to the fourth embodiment.
  • FIG. 19 is a view showing a step of forming and planarizing a second dielectric B film of the fourth embodiment.
  • FIG. 20 is a diagram showing a first dielectric A film formation step of the fourth embodiment.
  • FIG. 21 is a view showing a self-aligned etching step of the fourth embodiment.
  • FIG. 22 is a diagram showing a step of burying a conductor and flattening according to the fourth embodiment.
  • FIG. 23 is a diagram illustrating a process of forming a passivation film according to the fourth embodiment.
  • FIG. 24 is a schematic cross-sectional view illustrating the NRD guide. DETAILED DESCRIPTION OF THE INVENTION
  • FIG. 24 is a conceptual cross-sectional view for explaining the NRD guide.
  • the NRD guide is formed by sandwiching a dielectric material D with a conductor plate M made of metal or the like. If the distance .d between the conductor plates M is narrowed to, for example, a half wavelength or less of a Milli-wave to be transmitted, a cutoff state occurs in an air region, and the Milli-wave cannot exist. However, since the wavelength is shortened in the dielectric D, the cutoff state is released. Therefore, if the dielectric D is a Millimeter wave transmission line, the Millimeter wave to be transmitted does not radiate to the surrounding space, and low loss and unnecessary radiation No dielectric line can be realized.
  • the transmitted wave is a surface wave transmitted on the surface of the dielectric material D, and propagates while being reflected by the conductor plate M.
  • the wavelength of the Millimeter wave be: I, the distance between the conductor plates M be d, the relative permittivity ⁇ r of the dielectric D, and the distance d between the metal plates
  • the ratio becomes possible propagating in the dielectric D of the dielectric constant epsilon r, it is constituted NR D Guide for millimeter-wave Hachoe.
  • the relative permittivity ⁇ ⁇ of the dielectric D is 100, and the distance d between the conductor plates ⁇ is 0.5 mm.
  • a Millimeter wave having a wavelength of 2 mm is transmitted without unnecessary radiation using the dielectric D having a relative dielectric constant of 100 as a transmission path.
  • 1 to 6 show a manufacturing method according to a first embodiment of the present invention.
  • FIG. 1 is a diagram showing a process of forming a conductive film 2 made of a metal such as copper or aluminum on a substrate 1.
  • the substrate 1 incorporates a MEMS circuit formed by combining circuit elements such as a resistor, a capacitor, a coil, and a switching element on a silicon wafer.
  • the substrate 1 may be a silicon wafer having no MEMS circuit.
  • the conductor film 2 is formed on the substrate 1 by sputtering, plating, or the like.
  • the film formation method may be a known method in a semiconductor process. For example, a titanium / titanium nitride-based barrier film is applied. Then, a thin film is deposited by Cu PVD (Physical Vapor Deposition), and then the film is formed by applying an electric field.
  • Cu PVD Physical Vapor Deposition
  • FIG. 2 shows a step of forming a film 3 of the dielectric A on the conductor film 2.
  • the dielectric A has a relatively low dielectric constant such as SiO 2, SiO 2, etc.
  • FIG. 3 shows an etching process of the dielectric A film 3. A groove in which the transmission line is embedded is formed through the dielectric A film 3.
  • FIG. 4 shows a step of embedding a dielectric B having a higher dielectric constant than the dielectric A in the etched groove after the etching step of FIG.
  • the dielectric B is planarized by, for example, using a ceramic-based dielectric material, embedding by spin coating, and then shaving off by CMP (Chemical Mechanical Polishing).
  • the dielectric B film 4 serves as a transmission line for transmitting a millimeter wave or a submillimeter wave.
  • FIG. 5 shows a step of forming the conductive film 5 in the same manner as shown in FIG. 1.
  • a passivation step forms a passivation film.
  • an NRD guide that is a transmission path is formed by sandwiching the dielectric B film 4 surrounded by the dielectric A film 3 between the conductor films 2 and 5.
  • the portion serving as the air layer is the dielectric A film 3 in this example.
  • the dielectric B film 4 is made of a material having a dielectric constant greater than the dielectric constant of the dielectric A film 3, and if the difference between the dielectric constants is increased, the transmitted millimeter wave or sub-millimeter wave is used. It can correspond to any wavelength of.
  • the dielectric A film 3 since the dielectric A film 3 is used in place of the air layer, it has features that it is familiar with the semiconductor process, is easy to manufacture, and has a robust structure as an NRD guide.
  • (Second embodiment) 7 to 9 show modifications of the dielectric film forming process (FIGS. 2 to 4) of the first embodiment of the NRD guide of the present invention.
  • a dielectric B film 4 is formed first.
  • other portions are removed except for the dielectric B film 4 necessary for a transmission line.
  • a dielectric A is buried and flattened.
  • the dielectric constant of the dielectric B can be larger than that of the dielectric A.
  • the same dielectric A film 3 and dielectric B film 4 on the conductor film 2 by the dielectric film forming step of the first embodiment can be obtained (see FIG. 4).
  • a conductor film may be formed on the dielectric A film 3 and the dielectric B film 4, and a passivation film may be formed thereon.
  • This example is a manufacturing method for obtaining an NRD guide having a structure similar to that of the related art without using the dielectric A as described above.
  • a conductor film 2 is formed on a substrate 1 on which a MEMS circuit is formed as necessary, and a sacrificial layer 3 ′ made of, for example, SiO 2 is formed thereon.
  • the sacrificial layer is ultimately removed.
  • the sacrificial layer 3 is etched to form a groove penetrating the sacrificial layer, and as shown in FIG.
  • the dielectric B is buried in the groove and flattened.
  • a sacrifice layer 7 made of, for example, SiO 2 similar to the sacrifice layer 3 ′ is formed on the sacrifice layer 3 ′ and the dielectric B film 4.
  • the sacrificial layer 7 is Then, etch.
  • the protruding portion 71 is a portion which will be removed later to form a hole for removing the sacrificial layer 3 '.
  • a conductive film 8 made of a metal such as Cu or A1 is provided on the above-mentioned etched portion, and flattened.
  • the protrusions 71 of the sacrificial layer and the sacrificial layer 3 ′ are etched. If the sacrificial layer is formed of SiO 2, if etching is performed using HF or the like, the etching proceeds from the sacrificial layer 71 and the sacrificial layer 3 ′ is completely removed.
  • the periphery of the dielectric B film 4 is filled with air, and the NRD guide is the same as the conventional one, that is, there is a space around the dielectric B serving as a transmission line, and the dielectric B is formed on the conductors 2 and 8. NRD guides are formed.
  • the NRD guide of this example has a feature that the degree of freedom in selecting a dielectric material is large.
  • the thickness of the dielectric film forming the transmission line is determined in the step of forming the dielectric film. This example is suitable for use when the thickness of the dielectric film with the desired accuracy cannot be obtained in the film formation process.As shown in Fig. 17, MEMS circuits were built as necessary.
  • the dielectric A film 30 is formed on the substrate 10.
  • the dielectric A film 30 is etched to form a groove for a transmission line.
  • the depth of this groove is a depth that does not penetrate the dielectric A film 30.
  • a dielectric B film 40 having a larger dielectric constant than the dielectric A is buried in this groove to be flat. Tan.
  • a film 30 ′ made of the dielectric A is further formed on the dielectric A film 30 and the dielectric B film 40.
  • the self-alignment is etched to accurately determine the width of the dielectric B serving as a transmission line.
  • the dielectric A film 30 ′ is formed, it is integrated with the dielectric A film 30, so that the dielectric A films 30 and 30 ′ are integrated and the dielectric A film 3 It is described as 0.
  • a resist film R is formed on the dielectric A film 30, and the width of the dielectric 2 is determined so that the dielectric 40 is shorter than the original length L, that is, both ends are cut off. .
  • the width can be accurately determined, so that the width of the dielectric B serving as a transmission line can be accurately determined.
  • etching is performed to remove both the resist film R, the dielectric A film 30 and the dielectric B film 40 to form a groove as shown in FIG.
  • a conductor 50 such as a metal is buried in the groove and flattened.
  • a passivation film 60 is formed.
  • an NRD guide consisting of the dielectric transmission line 40 arranged between the metal conductors 50 and having accurate dimensions is manufactured.
  • the thickness of the dielectric between the conductors can be accurately manufactured, and an NRD guide having desired characteristics can be manufactured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Waveguides (AREA)
  • Micromachines (AREA)

Abstract

ＭＥＭＳ回路を組み込んだ基板上に導体膜を形成し、その上に誘電率の低い誘電体Ａ膜と誘電率の高い誘電体Ｂ膜を形成し、その上に導体膜を形成する。ミリ波は、誘電体線路である誘電体Ｂ膜によってガイドされ、導体に反射しながら伝搬する。

Description

明 細 書 非放射性誘電体線路の製造方法及び非放射性誘電体線路 技術分野
本発明は、 ミ リ波ないしサブミ リ波を伝送する伝送線路の製造方 法及び伝送線路に関し、 特に非放射性誘電体線路の製造方法及び非 放射性誘電体線路に関する。 発明の背景
近年の情報通信技術の著しい進展の中で、 高速で大容量の情報を 伝送する伝送手段が求められており、 ミ リ波ないしサブミ リ波を利 用する技術が、 例えば無線ブロードパンド · ネッ トワーク用と して 期待されている。 そして、 ミ リ波関連技術と して、 非放射性誘電体 線路及び高周波応用 MEM S (Micro Electro Mechanical System ) が注目されている。
非放射性誘電体線路 ( Nonradiative Dielectric Waveguide： 以 下、 「N'R Dガイ ド」 という。 ） は、 低損失である誘電体線路であ つても、 線路の曲りや不連続部分で放射が発生するという欠点を解 決するために提案されたもので、 誘電体線路の低損失性を保持しな がら不要放射を抑えた、 ミ リ波ないしサブミ リ波に適した伝送線路 である。
また、 高周波応用 MEMSは MEM Sないしマイク ロマシン技術 を利用し、 基板上に抵抗、 コンデンサ、 コイル、 スィ ッチ等を微細 加工で形成してフィルタ等の各種高周波用回路を形成したもので、 個々の素子の特性もよく実装上の利点も多い回路ないしデパイスで ある。 しかしながら、 従来の N R Dガイ ドは、 伝送線路となる誘電体ガ ィ ド及びこの誘電体ガイ ドを挟む金属板を個々に組み合わせて製造 されており、 高周波応用 M E M S回路と組み合わせるには不向きな 面力 Sあった。 発明の概要
本発明は、 前記問題点に鑑み、 半導体プロセスを利用して N R D ガイ ドを基板上に形成する非放射性誘電体線路の製造方法及び該製 造方法で製造された非放射性誘電体線路を提供することを目的とす る。
本発明によると、 上記目的を達成するために、 基板上に導体膜を 形成し、 導体膜上に第 1の誘電体膜を形成し、 第 1の誘電体膜を貫 通する伝送線路のための溝を形成して、 この溝に第 1の誘電体膜の 誘電率よ り大きな誘電率を有する第 2の誘電体を埋め込み、 その上 に導体膜を形成して、 非放射性誘電体線路を製造する。
また、 本発明によると、 上記製造工程のうち、 第 1の誘電体膜に 第 2の誘電体を埋め込むステップに代えて、 まず導体膜上に第 1の 誘電体膜の誘電率より大きな誘電率を有する第 2の誘電体膜を形成 して、 第 2の誘電体膜が伝送線路となるようにエッチングして後、 このエッチングした部分に第 1 の誘電体を埋め込むステップを採用 してもよい。
さ らに、 本発明は、 基板上の導体膜に第 1の犠牲層を形成し、 第 1の犠牲層を貫通する溝を形成して誘電体を埋め込んで伝送線路と し、 その上に第 2の犠牲層を形成し、 該第 2の犠牲層を複数の個所 を残してエッチングして、 このエッチング部分に導体膜を形成した 後、 犠牲層を除去して、 非放射性誘電体線路を製造する。
さ らに、 本発明によると、 基板上に第 1の誘電体膜を形成し、 第 1の誘電体膜を貫通しない深さの伝送線路のための溝を形成して、 この溝に前記第 1の誘電体膜の誘電率よ り大きな誘電率を有する第 2の誘電体を埋め込み、 さ らにその上に第 1の誘電体膜を形成した 後、 基板に達する 2つの溝を、 前記第 2の誘電体の両端を切り落と すように形成して、 2つの溝に導体を埋め込んで、 非放射性誘電体 線路を製造する。
本発明の基板には、 M E M S回路が組み込まれていてもよい。 また、 本発明の非放射性誘電体線路は、 基板上に形成された第 1 の導体膜と、 その上の第 1 の誘電体膜及び第 1 の誘電体膜に囲まれ た第 1 の誘電体の誘電率よ り大きな誘電率の第 2の誘電体膜と、 そ の上の第 2の導体膜とを備える。
さらに、 本発明の非放射性誘電体線路は、 基板上に垂直に形成さ れた一対の導体と、 導体間に形成された一対の第 1の誘電体膜と、 第 1の誘電体膜に挟まれた第 1の誘電体の誘電率よ り大きな誘電率 を有する第 2の誘電体膜とを備える。
本発明の非放射性誘電体線路の製造方法によれば、 半導体プロセ スを利用して N R Dガイ ドを製造することができ、 M E M S回路と 組み合わせることが容易になり、 幅広い応用に供することができる 本発明によれば、 M E M Sデパイスと組み合わせて利用すること が容易な N R Dガイ ドを製造することができる。
また、 従来の N R Dガイ ドの空気層を誘電体に代えて構成した構 造をもつものにあっては、 半導体プロセスを利用して容易に製造が でき、 製品も堅固なものとなる。
さ らに、 N R Dガイ ドの誘電体の厚みを精度よく製造できる製造 プロセスも提供できる。 図面の簡単な説明
図 1は、 第 1実施形態の第 1の導体成膜工程を示す図である。 図 2は、 第 1実施形態の第 1の誘電体 A成膜工程を示す図である 図 3は、 第 1実施形態の第 1の誘電体 A膜のエッチング工程を示 す図である。
図 4は、 第 1実施形態の第 2の誘電体 B膜を埋め込み平坦化する 工程を示す図である。
図 5は、 第 1実施形態の第 2の導体成膜工程を示す図である。 図 6は、 第 1実施形態のパッシベーショ ン成膜工程を示す図であ る。
図 7は、 第 2実施形態の第 2の誘電体 B成膜工程を示す図である 図 8は、 第 2実施形態の第 2の誘電体 B膜のエッチング工程を示 す図である。
図 9は、 第 2実施形態の第 1の誘電体 A膜を埋め込み平坦化する 工程を示す図である。
図 1 0は、 第 3実施形態の犠牲層成膜工程を示す図である。
図 1 1は、 第 3実施形態の犠牲層のェツチング工程を示す図であ る。
図 1 2は、 第 3実施形態の誘電体 Bを埋め込み平坦化する工程を 示す図である。
図 1 3は、 第 3実施形態の犠牲層成膜工程を示す図である。
図 1 4は、 第 3実施形態の犠牲層のェツチング工程を示す図であ る。
図 1 5は、 第 3実施形態の導体成膜及び平坦化の工程を示す図で ある。 図 1 6は、 第 3実施形態の犠牲層のエッチング工程を示す図であ る。
図 1 7は、 第 4実施形態の第 1の誘電体 A成膜工程を示す図であ る。
図 1 8は、 第 4実施形態の第 1 の誘電体 A膜のェ 、：/チング工程を 示す図である。
図 1 9は、 第 4実施形態の第 2の誘電体 B膜を成膜し平坦化する 工程を示す図である。
図 2 0は、 第 4実施形態の第 1の誘電体 A成膜工程を示す図であ る。
図 2 1 は、 第 4実施形態の自己整合エツチング工程を示す図であ る。
図 2 2は、 第 4実施形態の導体を埋め込んで平坦化する工程を示 す図である。
図 2 3は、 第 4実施形態のパッシベーショ ン膜の成膜工程を示す 図である。
図 2 4は、 N R Dガイ ドを説明する概略断面図である。 発明の詳細な説明
まず、 N R Dガイ ドについて説明する。
図 2 4は、 N R Dガイ ドを説明するための概念的な断面図である 。 N R Dガイ ドは、 誘電体 Dを金属等の導体板 Mで挟んで構成され る。 この導体板 Mの間隔. dを伝送すべき例えばミ リ波の半波長以下 に狭くすると、 空気領域では遮断状態となり ミ リ波は存在できない 。 しかし、 誘電体 D内では波長が短縮するため、 .遮断状態が解除さ れる。 したがって、 誘電体 Dをミ リ波の伝送線路とすれば、 伝送す べきミ リ波が周囲空間に放射することはなく、 低損失で不要放射の ない誘電体線路が実現できる。 なお、 伝送される波は誘電体 D表面 を伝わる表面波であって、 導体板 Mで反射しながら伝搬するもので ある。
ミ リ波の波長を； I、 導体板 Mの間隔を d、 誘電体 Dの比誘電率 ε rとし、 金属板の間隔 dが、
d < λ / 2
となる場合は、 ミ リ波は空気中を伝搬できないが、 誘電体 D中で、 d > λ / ( 2 r)
となれば、 比誘電率 ε rの誘電体 D中を伝搬可能となり、 波長えの ミ リ波に対する NR Dガイ ドが構成される。
たとえば、 波長 2 mmのミ リ波を考え、 誘電体 Dの比誘電率 ε Γ を 1 0 0 と し、 導体板 Μの間隔 d = 0. 5 mmとすると、
空気中では、 2 / 2 = 1 > d
誘電体中では、 2 / ( 2 · 1 0 ) = 0. 1 < d
となり、 波長 2 mmのミ リ波は比誘電率 1 0 0の誘電体 Dを伝送路 として不要放射なく伝送されることになる。
以下、 図面を参照して、 本発明の NR Dガイ ドの製造方法を説明 する。
図 1〜図 6に、 本発明の第 1の実施形態の製造方法を示す。
図 1 は、 基板 1上に銅、 アルミニウムなどの金属からなる導体膜 2を成膜する工程を示す図である。 本例では、 基板 1 は、 シリ コン ウェハに、 抵抗、 コンデンサ、 コイル、 スイッチング素子等の回路 素子を組み合わせてなる MEMS回路を組み込んだものである。 し かし、 伝送線路のみが必要であれば、 基板 1は MEMS回路を有さ ないシリ コ ンウェハでよい。 導体膜 2は、 スパッタ リ ング、 めっき 等で基板 1上に成膜される。 成膜方法は、 半導体プロセスで公知の ものでよく、 例えばチタン · チタンナイ トライ ド系のパリア膜を付 着し、 次いで C uの P VD (Physical Vapor Deposition) で薄膜 を堆積させ、 その後電界めつきを行って成膜すればよい。
図 2は、 導体膜 2の上に誘電体 Aの膜 3を生成する工程を示す。 誘電体 Aは、 S iO2、 S iO F等の比較的誘電率の低いものである 図 3は、 誘電体 A膜 3のエッチング工程を示す。 伝送線路が埋め 込まれる溝が、 誘電体 A膜 3を貫通して形成される。
図 4は、 図 3のエッチング工程の後、 エッチングされた溝に誘電 率が誘電体 Aよ り大きい誘電体 Bを埋め込む工程である。 誘電体 B は、 例えばセラミ ックス系の誘電体材料を用いて、 スピンコートで 埋め込んだ後 CMP (Chemical Mechanical Polishing) で削り取 つて平坦化する。 誘電体 B膜 4はミ リ波ないしサブミ リ波を伝送す る伝送線路となる。
図 5は、 図 1 に示したと同様に、 導体膜 5を成膜する工程である その後、 図 6に示すように、 パッシベーショ ン工程によ り、 パッ シベーシヨ ン膜を成膜する。 このよ うにして、 誘電体 A膜 3に囲ま れた誘電体 B膜 4が導体膜 2、 5に狭持されて伝送路となる NR D ガイ ドが構成される。 通常の NR Dガイ ドでは空気層となる部分が 、 本例では誘電体 A膜 3である。 誘電体 B膜 4は誘電体 A膜 3の誘 電率よ り大きな誘電率をもった材料を使用しており、 誘電率の差を 大きく しておけば、 伝送するミ リ波ないしサブミ リ波のどのような 波長に対しても対応することができる。
本例は、 誘電体 A膜 3を空気層の代わりに用いているから、 半導 体プロセスになじみ、 製造容易であり、 NR Dガイ ドとしての構造 も堅固であるという特徴をもつ。
(第 2の実施形態） 図 7〜 9に、 本発明の N R Dガイ ドの第 1の実施形態の誘電体成 膜工程 （図 2〜 4 ) の変形例を示す。
図 7に示すように、 本例では、 基板 1上に導体膜 2を設けた後、 まず誘電体 B膜 4を成膜する。 次いで、 図 8に示すよ うに、 伝送線 路と して必要な誘電体 B膜 4を残して、 他の部分を除去する。 その 後に、 図 9に示すよ うに、 誘電体 Aを埋め込んで平坦化する。 前述 のよ う に、 誘電体 Bの誘電率は誘電体 Aの誘電率よ り大きなもので める。
このようにしても、 第 1の実施形態の誘電体成膜工程による導体 膜 2上の誘電体 A膜 3、 誘電体 B膜 4 と同じものが得られる （図 4 参照） 。 この後は、 第 1 の実施形態で説明したステップと同様に、 誘電体 A膜 3、 誘電体 B膜 4上に導体膜を成膜し、 さらにその上に パッシベーショ ン膜を形成すればよい。
(第 3の実施形態）
図 1 0〜 1 6に、 本発明の製造方法の第 3の実施形態を示す。 本例は、 前述のよ うな誘電体 Aを用いるこ とのない、 従来と同様 の構造をもつ N R Dガイ ドを得るための製造方法である。
図 1 0に示すように、 必要に応じて M E M S回路が作り込まれた 基板 1上に、 導体膜 2を形成し、 その上に例えば S i O 2からなる 犠牲層 3 ' を成膜する。 犠牲層は最終的には除去されるものである 次いで、 図 1 1に示すように、 犠牲層 3， をエッチングし、 犠牲 層を貫通する溝を形成し、 図 1 2に示すよ うに、 この溝に誘電体 B を埋め込み平坦化する。
図 1 3に示すよ うに、 犠牲層 3 ' 及び誘電体 B膜 4の上に、 犠牲 層 3 ' と同様なたとえば S i O 2からなる犠牲層 7を形成する。
図 1 4に示すステップでは、 犠牲層 7を、 その突起部分 7 1 を残 して、 エッチングする。 突起部分 7 1は後に取り除かれて犠牲層 3 ' の除去のための孔となる部分である。
図 1 5では、 上記エッチング部分にたとえば C uや A 1等の金属 から成る導体膜 8を設けて平坦化する。
その後、 図 1 6に示すよ うに、 犠牲層の突起部分 7 1及び犠牲層 3 ' をエッチングする。 犠牲層が S i O 2で形成されていれば、 H F等を用いてエッチングすれば、 犠牲層 7 1からエッチングが進行 し、 犠牲層 3 ' が完全に除去されることになる。
したがって、 誘電体 B膜 4の周囲は空気で満たされ、 従来のもの と同様の N R Dガイ ド、 すなわち、 伝送線路となる誘電体 Bの周囲 に空間があり、 誘電体 Bが導体 2、 8に狭持された N R Dガイ ドが 形成される。
本例の誘電体 B と周囲の空気との誘電率の差は、 第 1及び第 2の 実施形態の誘電体 Bと誘電体 Aとの誘電率の差よ り大きくなる。 し たがって、 本例の N R Dガイ ドは、 誘電体材料の選択の自由度が大 きいという特徴を有する。
(第 4の実施形態）
第 1 〜 3の実施形態では、 伝送線路を形成する誘電体膜の厚みが 誘電体膜の成膜工程で決定される。 本例は、 成膜工程で所望の精度 の誘電体膜の厚みが得られない場合などに用いて好適なものである 図 1 7に示すように、 必要に応じて M E M S回路が作り込まれた 基板 1 0上に、 誘電体 A膜 3 0を形成する。
次いで、 図 1 8に示すよ うに、 誘電体 A膜 3 0をエッチングして 伝送線路のための溝を形成する。 この溝の深さは誘電体 A膜 3 0を 貫通することのない深さである。 そして、 図 1 9に示すように、 誘 電体 Aよ り誘電率が大きな誘電体 B膜 4 0をこの溝に埋め込んで平 坦化する。
図 2 0に示すように、 锈電体 A膜 3 0 と誘電体 B膜 4 0の上に、 さらに誘電体 Aからなる膜 3 0 ' を形成する。
次いで、 図 2 1では、 伝送線路となる誘電体 Bの幅を正確に決め るために、 セルファライメントのエッチングを行う。 なお、 ここで 、 誘電体 A膜 3 0 ' が形成されれば、 誘電体 A膜 3 0 と一体となる から、 誘電体 A膜 3 0及び 3 0 ' を一体と して誘電体 A膜 3 0 とし て記載している。
まず、 誘電体 A膜 3 0の上にレジス ト膜 Rを形成し、 誘電体 4 0 を元の長さ Lよ り も短くするように、 すなわち両端を切り落とすよ うに誘電体 2の幅を決める。 リ ソグラフィによれば、 その幅を正確 に決めることができるので、 伝送線路となる誘電体 Bの幅を正確に 決めることができる。 その後、 エッチングを行って、 レジス ト膜 R と誘電体 A膜 3 0及び誘電体 B膜 4 0をともに除去して、 図 2 1に 示すような溝を作る。
図 2 2が示すステップでは、 その溝に金属等の導体 5 0を埋め込 んで平坦化し、 図 2 3では、 パッシベーシヨ ン膜 6 0を成膜する。
このよ うにすれば、 金属導体 5 0間に配置され正確な寸法をもつ 誘電体伝送路 4 0からなる NR Dガイ ドが製造される。
本例は、 導体間の誘電体の厚みを精度よく製造でき、 所望の特性 をもつ NR Dガイ ドを製造することができる。

Claims

請 求 の 範 囲 ·
1 . 基板上に第 1の導体膜を形成するステップと、
前記導体膜上に第 1 の誘電体膜を形成するステツプと、
第 1の誘電体膜を貫通する伝送線路のための溝を形成するステツ プと、
前記第 1 の誘電体膜の溝に第 1の誘電体膜の誘電率より大きな誘 電率を有する第 2の誘電体を埋め込むステップと、
前記第 1 の誘電体膜及び前記第 2の誘電体膜上に第 2の導体膜を 形成するステップと
を備えることを特徴とする非放射性誘電体線路の製造方法。
2 . 前記基板には、 M E M S回路が組み込まれていることを特徴 とする請求項 1 に記載の非放射性誘電体線路の製造方法。
3 . 基板上に第 1 の導体膜を形成するステップと、
前記導体膜上に第 1の誘電体膜の誘電率よ り大きな誘電率を有す る第 2の誘電体膜を形成するステツプと、
前記第 2の誘電体膜が伝送線路となるようにエッチングするステ ップと、
前記第 2の誘電体膜をェツチングした部分に前記第 1 の誘電体を 埋め込むステップと、
前記第 1 の誘電体膜及び前記第 2の誘電体膜上に第 2の導体膜を 形成するステップと
を備えることを特徴とする非放射性誘電体線路の製造方法。
4 . 前記基板には、 M E M S回路が組み込まれていることを特徴 とする請求項 3に記載の非放射性誘電体線路の製造方法。
5 . 基板上に導体膜を形成するステップと、
前記導体膜上に第 1 の犠牲層を形成するステップと、 前記第 1 の犠牲層を貫通する伝送線路のための溝を形成するステ ップと、
前記第 1 の犠牲層の溝に誘電体を埋め込むステップと、
前記誘電体が埋め込まれた前記第 1 の犠牲層の上に第 2の犠牲層 を形成し、 該第 2の犠牲層を複数の個所を残してエッチングするス テツプと、
前記第 2の犠牲層のエッチング部分に導体膜を形成するステツプ と、
前記第 1及び第 2の犠牲層をェツチングして犠牲層を除去するス テツプと、
を備えるこ とを特徴とする非放射性誘電体線路の製造方法。
6 . 前記基板には、 M E M S回路が組み込まれていることを特徴 とする請求項 5に記載の非放射性誘電体線路の製造方法。
7 . 基板上に第 1 の誘電体膜を形成するステップと、
前記第 1の誘電体膜を貫通しない深さの伝送線路のための溝を.形 成するステップと、
前記第 1の誘電体膜の溝に前記第 1の誘電体膜の誘電率よ り大き な誘電率を有する第 2の誘電体を埋め込むステップと、
前記第 1 の誘電体膜及び前記第 2の誘電体膜上に第 1 の誘電体膜 を形成するステップと、
前記第 2の誘電体の幅よ り も短い間隔をあけて設けられ、 基板に 達する 2つの溝を、 前記第 2の誘電体の両端を切り落とすように形 成するステップと、
前記 2つの溝に導体を埋め込むステップと、
を備えるこ とを特徴とする非放射性誘電体線路の製造方法。
8 . 前記基板には、 M E M S回路が組み込まれていることを特徴 とする請求項 7に記載の非放射性誘電体線路の製造方法。
9. 基板上に形成された第 1の導体膜と、 第 1の導体膜上に形成 された第 1の誘電体膜及び該第 1の誘電体膜に囲まれた第 1の誘電 体の誘電率よ り大きな誘電率を有する第 2の誘電体膜と、 第 1及び 第 2の誘電体膜上に形成された第 2の導体膜とを備えることを特徴 とする非放射性誘電体線路。
1 0. 前記基板には、 MEMS回路が組み込まれていることを特 徴とする請求項 9に記載の非放射性誘電体線路。
1 1. 基板上に垂直に形成された一対の導体と、 前記導体間に形 成された基板に平行な一対の第 1の誘電体膜と、 前記第 1の誘電体 膜に挟まれた第 1の誘電体の誘電率より大きな誘電率を有する第 2 の誘電体膜とを備えるこ とを特徴とする非放射性誘電体線路。
1 2. 前記基板には、 MEMS回路が組み込まれていることを特 徴とする請求項 1 1 に記載の非放射性誘電体線路。
PCT/JP2003/010316 2002-08-14 2003-08-13 非放射性誘電体線路の製造方法及び非放射性誘電体線路 WO2004017455A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2003257834A AU2003257834A1 (en) 2002-08-14 2003-08-13 Method for manufacturing nonradiative dielectric waveguide and nonradiative dielectric waveguide
US10/524,294 US20050251994A1 (en) 2002-08-14 2003-08-13 Method for manufacturing nonradiative dielectric waveguide and nonradiative dielectric waveguide

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002236351A JP3862633B2 (ja) 2002-08-14 2002-08-14 非放射性誘電体線路の製造方法
JP2002-236351 2002-08-14

Publications (1)

Publication Number Publication Date
WO2004017455A1 true WO2004017455A1 (ja) 2004-02-26

Family

ID=31884409

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/010316 WO2004017455A1 (ja) 2002-08-14 2003-08-13 非放射性誘電体線路の製造方法及び非放射性誘電体線路

Country Status (4)

Country Link
US (1) US20050251994A1 (ja)
JP (1) JP3862633B2 (ja)
AU (1) AU2003257834A1 (ja)
WO (1) WO2004017455A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9014526B2 (en) 2010-03-31 2015-04-21 Hewlett-Packard Development Company, L.P. Waveguide system and methods
US9012905B2 (en) 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US10141623B2 (en) 2016-10-17 2018-11-27 International Business Machines Corporation Multi-layer printed circuit board having first and second coaxial vias coupled to a core of a dielectric waveguide disposed in the circuit board
DE112017007891T5 (de) * 2017-09-29 2020-05-07 Intel Corporation Intra-halbleiter-die-kommunikation über wellenleiter in einem multi-die-halbleitergehäuse

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1301553A (ja) * 1970-07-14 1972-12-29
JPS57166701A (en) * 1981-04-03 1982-10-14 Shigeo Nishida Dielectric line
JPS58215804A (ja) * 1982-06-09 1983-12-15 Seki Shoji Kk 誘電体線路
JPH10303609A (ja) * 1997-04-24 1998-11-13 Kyocera Corp 誘電体線路
JPH1127010A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 高周波用多層配線基板およびその製造方法
JPH11144596A (ja) * 1997-07-18 1999-05-28 Trw Inc マイクロ電気機械システムスイッチ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3563630A (en) * 1966-12-07 1971-02-16 North American Rockwell Rectangular dielectric optical wave-guide of width about one-half wave-length of the transmitted light
US4028643A (en) * 1976-05-12 1977-06-07 University Of Illinois Foundation Waveguide having strip dielectric structure
US4688009A (en) * 1985-05-13 1987-08-18 Varian Associates, Inc. Triple-pane waveguide window
US5017509A (en) * 1988-07-19 1991-05-21 Regents Of The University Of California Stand-off transmission lines and method for making same
JPH08125412A (ja) * 1994-10-19 1996-05-17 Mitsubishi Electric Corp 伝送線路，及びその製造方法
JP3134781B2 (ja) * 1996-07-19 2001-02-13 株式会社村田製作所 多層誘電体線路回路
JPH10224120A (ja) * 1997-02-06 1998-08-21 Murata Mfg Co Ltd 誘電体線路
US6640403B2 (en) * 1999-03-22 2003-11-04 Vanguard International Semiconductor Corporation Method for forming a dielectric-constant-enchanced capacitor
JP3608990B2 (ja) * 1999-10-19 2005-01-12 新光電気工業株式会社 多層回路基板およびその製造方法
US6441479B1 (en) * 2000-03-02 2002-08-27 Micron Technology, Inc. System-on-a-chip with multi-layered metallized through-hole interconnection
US6611237B2 (en) * 2000-11-30 2003-08-26 The Regents Of The University Of California Fluidic self-assembly of active antenna
US6885795B1 (en) * 2002-05-31 2005-04-26 Kotusa, Inc. Waveguide tap monitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1301553A (ja) * 1970-07-14 1972-12-29
JPS57166701A (en) * 1981-04-03 1982-10-14 Shigeo Nishida Dielectric line
JPS58215804A (ja) * 1982-06-09 1983-12-15 Seki Shoji Kk 誘電体線路
JPH10303609A (ja) * 1997-04-24 1998-11-13 Kyocera Corp 誘電体線路
JPH1127010A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 高周波用多層配線基板およびその製造方法
JPH11144596A (ja) * 1997-07-18 1999-05-28 Trw Inc マイクロ電気機械システムスイッチ

Also Published As

Publication number Publication date
US20050251994A1 (en) 2005-11-17
JP2004080241A (ja) 2004-03-11
AU2003257834A1 (en) 2004-03-03
JP3862633B2 (ja) 2006-12-27

Similar Documents

Publication Publication Date Title
US7834808B2 (en) Multilayer electronic component systems and methods of manufacture
US7351660B2 (en) Process for producing high performance interconnects
TWI445242B (zh) 三維微結構及其形成方法
US11276910B2 (en) Substrate integrated waveguide and method for manufacturing the same
Tiercelin et al. Polydimethylsiloxane membranes for millimeter-wave planar ultra flexible antennas
US7012327B2 (en) Phased array antenna using (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
CN101141023A (zh) 微机电层叠式毫米波天线
TW200531433A (en) Film bulk acoustic resonator and method for manufacturing the same
JP2002270462A (ja) マイクロ機電技術を応用して製作された高周波通信用集積受動素子とその設計方法
US7084058B2 (en) Method of forming low-loss coplanar waveguides
JP3862633B2 (ja) 非放射性誘電体線路の製造方法
JP4815623B2 (ja) 高周波受動素子およびその製造方法
WO2003030252A2 (en) Process for producing interconnects
US7418164B2 (en) Method for forming a photonic band-gap structure and a device fabricated in accordance with such a method
US9530692B2 (en) Method of forming through wiring
KR20040084478A (ko) 고주파용 박막 체적 탄성파 공진기 소자 및 그 제조 방법
JP2021168426A (ja) 高抵抗率層を含む半導体構造を製作するための方法、および関連する半導体構造
JP3850382B2 (ja) フィルタ及びその製造方法
WO2011058691A1 (ja) 伝送線路、高周波デバイスおよび伝送線路の製造方法
KR20030083174A (ko) 반도체 소자의 에어갭 형성방법
CN216625704U (zh) 可调谐的mems及其传感器
JP3457589B2 (ja) 高周波伝送線路の製造方法
CN112039456B (en) Packaging method and packaging structure of bulk acoustic wave resonator
WO2023017774A1 (ja) 導波素子および導波素子の製造方法
JP2007295304A (ja) バルク弾性波共振器およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10524294

Country of ref document: US

122 Ep: pct application non-entry in european phase