WO2004006637A1 - 配線パターン構造及びバンプ形成方法 - Google Patents
配線パターン構造及びバンプ形成方法 Download PDFInfo
- Publication number
- WO2004006637A1 WO2004006637A1 PCT/JP2003/008492 JP0308492W WO2004006637A1 WO 2004006637 A1 WO2004006637 A1 WO 2004006637A1 JP 0308492 W JP0308492 W JP 0308492W WO 2004006637 A1 WO2004006637 A1 WO 2004006637A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- pattern line
- pattern
- bump
- extending direction
- line
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000005452 bending Methods 0.000 claims description 4
- 235000014121 butter Nutrition 0.000 claims 2
- 239000000654 additive Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 241000287828 Gallus gallus Species 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 1
- LLEMOWNGBBNAJR-UHFFFAOYSA-N biphenyl-2-ol Chemical compound OC1=CC=CC=C1C1=CC=CC=C1 LLEMOWNGBBNAJR-UHFFFAOYSA-N 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09281—Layout details of a single conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Definitions
- the present invention relates to a wire pattern structure formed on a base material and a bump forming method for forming a conductive bump on the wiring pattern.
- FIG. 1 is a plan view showing an example of a conventional wiring pattern structure 500.
- FIG. 1 is a plan view showing an example of a conventional wiring pattern structure 500.
- the wiring pattern structure 500 includes a first pattern line 501, a first bump receiving pad 502, a second pattern line 5111, and a second bump receiving pad.
- the structure has 5 1 2 and third pattern lines 5 2 1.
- the second pattern line 511 extends in a straight line, the second bump receiving pad 512 is connected to the tip of the second pattern line 511, and the second pattern The line 5 11 extends in the same direction as the extending direction.
- the first pattern line 501 extends to the second pattern line 5111 and the end of the second pattern line 5111, and the end is bent toward the second pattern line 5111.
- the pattern line 511 extends to a region on an extension in the direction in which the pattern line 511 extends.
- the first bump receiving pad 502 is connected to the tip of the first pattern line 501, and extends substantially on the same plane as the second bump receiving pad 512.
- the third pattern line 52 1 is a region on the extension line in the direction in which the first bump receiving pad 50 2 extends.
- the first bump receiving pad 50 2 and the second bump receiving pad It extends in a direction perpendicular to the extending direction of 5 1 2.
- a conductive bump such as a solder bump is formed on the first bump receiving pad 50'2 and the second bump receiving pad 512 by the following procedure. First, a first pattern line 501, a first bump receiving pad 502, a second pattern line 511, a second bump receiving pad 51, a third pattern line 52 A resist film 530 is formed on the surface on which is formed.
- the resist film 530 formed on the upper surface of the central portion of the first bump receiving pad 5 • 2 and the second bump receiving pad 5 • 12 is substantially cylindrically removed.
- a hole 531 is formed to expose a part 503 of the first bump receiving pad 502, and a hole 5332 is formed to form a part of the second bump receiving pad 5122.
- Part 5 1 3 is exposed.
- a part 503 of the first bump receiving pad 502 will be referred to as a first exposed part 503, and a part 513 of the second bump receiving pad 5 1 2 will be referred to as a second exposed part.
- Called 5 1 3 When the resist film 530 is removed, the radii of the hole 531 and the hole 532 are made the same, and the surface areas of the first exposed portion 503 and the second exposed portion 513 become the same. To do.
- a conductive paste such as a solder paste is applied to the upper surface of the resist film 530.
- This conductive paste flows into the holes 531 and 532 formed in the resist film 5330.
- a conductive bump (not shown) is formed on the first exposed portion 503 and the second exposed portion 513 by the conductive paste flowing into the holes 531, 532. Is done.
- the height of the conductive bump formed thereon does not vary.
- the distance between the conductive bumps formed on the first exposed portion 503 and the second exposed portion 513 is wide. Become. Further, since the extending direction of the first bump receiving pad 502 is perpendicular to the extending direction of the third pattern line 521, the first bump receiving pad 502 and the third If the structure is such that the pattern line 52 1 does not contact the conductive pattern, the distance between the conductive bump formed on the first exposed portion 503 and the third pattern line 52 1 is increased. This hindered the miniaturization of the rooster pattern.
- Another more specific object of the present invention is to provide a rotatable pattern structure and a bump capable of preventing a variation in the height of the conductive bump while further miniaturizing the rota pattern.
- the purpose is to provide a different forming method.
- Another subject of the present invention is:
- the bump receiving pad is connected to the first pattern line, a first portion bent and extended to the second pattern line side, and connected to the first portion; And a second portion extending perpendicularly to the second pattern line at a position on an extension of the pattern line of the second pattern line. It is in.
- a first bump receiving pad connected to the first pattern line
- a second bump receiving pad connected to the second pattern line, wherein the first bump receiving pad is connected to an intermediate portion of the first pattern line, A first portion extending to the side and connecting it to the first portion, and bending at a central position between the first pattern line and the second pattern line A second portion extending parallel to the first pattern line,
- the second bump receiving pad is connected to an intermediate portion of the second pattern line, A third portion that bends and extends to the side of the first pattern line, and a central position connected to the third portion, between the first pattern line and the second pattern line. And a fourth portion extending in parallel with the second pattern line.
- Another subject of the present invention is:
- a first portion that is connected to the first pattern line and that bends and extends to the side of the second pattern line; and that is connected to the first portion and that is on an extension of the second pattern line.
- Another subject of the present invention is:
- a first portion connected to an intermediate portion of the first pattern line and bent to the side of the second pattern line, and a first portion connected to the first portion; Forming a first bump receiving pad including a second portion bent at a center position between the second pattern line and the second pattern line, and a second portion extending to the center with respect to the first pattern line;
- a third portion connected to an intermediate portion of the second pattern line and bent to the side of the first pattern line, and connected to the third portion, the first pattern line;
- a second bump receiving pad including a fourth portion bent at a center position between the second pattern line and the second pattern line, and a fourth portion extending to the second pattern line.
- Forming the first and second pattern lines and the first and second bump receiving pads Forming a resist film on a surface, and forming a resist film on an upper surface at a connection position between the first portion and the second portion substantially with the connection position between the first portion and the second portion as a center. Removing cylindrically;
- An object of the present invention is to provide a bump forming method including a step of forming a conductive bump at a connection position between the exposed third portion and the fourth portion.
- the contact between the bump receiving pads can be achieved.
- the contact between the conductive pad and the pattern line can be avoided, and the pattern of the line can be further miniaturized.
- a resist film is formed on the surface on which the pattern lines and the bump receiving pads are formed, and when the resist film on the upper surface of each bump receiving pad is removed in the same substantially cylindrical shape, each of the bump receiving pads is removed. The area of the exposed surface can be made the same. Therefore, it is possible to prevent the height of the conductive bump formed on the bump receiving pad from varying.
- FIG. 1 is a plan view showing an example of a conventional rooster pattern structure
- FIG. 2 is a plan view showing an example of a wiring pattern structure according to the first embodiment of the present invention
- FIG. 3 is a cross-sectional view showing an example of a wiring pattern structure according to the first embodiment of the present invention
- FIG. 5 is a plan view showing an example of a roto-line pattern structure according to the second embodiment of the present invention
- FIG. 6 is a cross-sectional view showing an example of a wiring pattern structure according to the second embodiment of the present invention.
- the wiring pattern structure after the formation of the conductive bumps in the second embodiment It is sectional drawing which shows an example.
- FIG. 2 is a plan view showing a wiring pattern structure 100 according to the first embodiment of the present invention
- FIG. 3 is a sectional view taken along line AB in FIG. ,
- the wiring pattern structure 100 includes a first pattern line 101, a first member (first pad portion) 102, and a second member (second pad).
- This is a structure having a first bump receiving pad constituted by a pad portion 103, a second pattern line 111, a second bump receiving pad 112, and a third pattern line 121.
- a first bump receiving pad composed of the first pattern line 101, the first member 102, and the second member 103, a second pattern line 111, a second The bump receiving pad 112 and the third pattern line 121 are formed on the upper surface of the base material 140.
- a subtractive method, a semi-additive method, a full additive method, or the like is employed.
- the subtractive method is a method in which a photosensitive etching resist film or a metal resist film is formed on a base material, and the conductor in the portion other than the pattern is removed by the etching method.
- the semi-additive method after applying an electroless copper plating on the base material, the part where the wiring pattern is to be formed is exposed by the plating resist, and the exposed electroless copper plating film is used as the electrode, and only the part that forms the conductor pattern This is a method of growing electrolytic plating.
- the full-additive method is a method of exposing and developing a mask resist to open only a portion where a roto-ai spring pattern is to be formed, and growing an electroless plating only in the opened portion.
- the second pattern line 111 extends linearly.
- the second bump receiving pad 112 is connected to the tip of the second pattern line 111 and extends in the same direction as the extending direction of the second pattern line 111.
- This second bump receiving pad 1 12 has, for example, a length of 175 m and a width of 50 ⁇ 10 m in the longitudinal direction.
- the first pattern line 101 extends in parallel with the second pattern line 111.
- the interval between the first pattern line 101 and the second pattern line 102 is, for example, 55 ⁇ m.
- the first member 102 constituting the first bump receiving pad is connected to a tip of a first pattern line 101, and is bent toward the second pattern line 111,
- the first pattern line 101 extends in a direction at an angle of 45 ° with the extending direction of the first pattern line 101.
- the second member '103 constituting the first bump receiving pad is connected to a tip of the first member 102, and is bent toward the second pattern line 111, The first member 102 extends in a direction forming an angle of 45 ° with the extending direction of the first member 102.
- the second member 102 extends perpendicularly to the extending direction of the second pattern line 111.
- the first member 102 and the second member 103 have a width of 50 ⁇ 10 ⁇ , for example, similarly to the second bump receiving pad 112.
- the distance between the second member 103 and the third pattern line 121 is, for example, 30 ⁇ m. .
- the resist small film 130 is exposed to light and developed, so that the resist film 130 on the upper surface of the connection position between the first member 102 and the second member 103 becomes the first member 100.
- the second member 103 is removed in a substantially cylindrical shape around the connection position of the second member 103. As a result, a hole 1311 is formed, and a part 104 of the first bump receiving pad is exposed.
- the resist film 130 on the upper surface of the second bump receiving pad 112 is removed in a substantially cylindrical shape. With this,? Then, a portion 132 of the second bump receiving pad is exposed.
- a part 104 of the first bump receiving pad will be referred to as a first exposed part 104
- a part 111 of the second bump receiving pad 111 will be referred to as a second exposed part 110. Called 4. Note that When removing the dist film 130, the radii of the holes 131 and 132 are made the same.
- the radii of the holes 13 1 and 13 2 are, for example, 105 ⁇ m at the bottom and 1 15 ⁇ 1 2 // m at the top, with the center of the hole 13 1 and the center of the hole 13 2 Is 190.
- the first exposed portion 104 and the second exposed portion 114 have the same surface area.
- the tip of the first bump receiving pad and the tip of the second bump receiving pad 112 are not exposed by pressing the tip with a resist film 130. This is to prevent the bump receiving pad and the second bump receiving pad 112 from jumping upward.
- a conductive paste (not shown) such as a solder paste is applied to the upper surface of the resist film 130.
- This conductive paste flows into the holes 13 1 and 13 2 formed in the resist film 130.
- the conductive paste flowing into the holes 131 and 1332 causes the conductive paste to flow over the first exposed portion 104 as shown in FIG.
- a conductive bump 15 1 is formed, and a conductive bump 15 2 is formed on the second exposed portion 11 14.
- the conductive ball is reflowed to form a conductive bump on the first exposed portion 104. 15 is formed, and a conductive bump 15 2 is formed on the second exposed portion 11 14.
- the first bump 102 and the second bump 103 are formed by forming the first bump receiving pad having a bent structure by the first member 102 and the second member 103. Even if the distance between 2 and the distance between the conductive bumps 15 1 and the third pattern line 12 1 are reduced, contact between the bump receiving pads and contact between the bump receiving pads and the pattern lines can be avoided.
- the distribution pattern can be further miniaturized.
- the exposed surface 104 and the second exposed portion 114 have the same surface area. Therefore, the heights of the conductive bumps 15 1 and 15 2 do not vary.
- the first member 102 constituting the first bump receiving pad is The second member 103 is extended in the direction at an angle of 45 ° with the extending direction of the pattern line 101, and the second member 103 is extended in the direction in which the first member 102 extends.
- FIG. 5 is a plan view showing a wiring pattern structure 200 according to the second embodiment of the present invention.
- FIG. 6 is a cross-sectional view taken along the line AB in FIG.
- the rooster line pattern structure 200 shown in FIGS. 5 and 6 includes a first pattern line 201, a first member (first pad portion) 203, and a second member (second pad). Part) a first bump receiving pad constituted by 204, a second pattern line 202, a third member (third pad part) 206 and a fourth member (fourth pad part) This is a structure having a second bump receiving pad composed of 207.
- a first bump receiving pad constituted by the first pattern line '201, the first member 203 and the second member 204, the second pattern line 202, A second bump receiving pad constituted by the third member 206 and the second member 207 is formed on the upper surface of the base 240.
- a subtractive method, a semi-additive method, a full-additive method and the like are employed as the forming method.
- the first pattern line 201 and the second pattern line 2 2 2 extend linearly and in parallel.
- the first member 203 constituting the first bump receiving pad is connected to an intermediate portion of the first pattern line 201, and is bent to the side of the second pattern line 202. Then, it extends in a direction at an angle of 45 ° with the extending direction of the first pattern line 201.
- the second member 204 that constitutes the first bump receiving pad is connected to the tip of the first member 203, and the first pattern line 201 and the second pattern line
- the first member 203 is bent at a central position between 202 and extends in a direction at an angle of 45 ° to the extending direction of the first member 203. Therefore, the second member 204 extends in the direction in which the first pattern line 201 extends.
- a third member 206 constituting the second bump receiving band is connected to an intermediate portion of the second pattern line 202, and is connected to the first pattern line 201 side. It bends and extends in a direction making an angle of 45 ° with the extending direction of the second pattern line 202.
- a fourth member 207 constituting the second bump receiving pad is connected to a tip of the third member 206, and the first pattern line 201 and the second pattern spring 2 are connected to each other.
- the third member 206 is bent at a central position between the third member 206 and the second member 206 and extends in a direction forming an angle of 45 ° with the extending direction of the third member 206. Therefore, the fourth member 207 extends in parallel to the direction in which the second pattern line 202 extends.
- the first member 203, the second member 204, the third member 206, and the fourth member 207 have a width of, for example, 50 ⁇ 10 ⁇ .
- the resist film 230 is exposed and developed, so that the resist film 230 on the upper surface of the connection position between the first member 203 and the second member 204 becomes the first member 2. It is removed in a substantially cylindrical shape around the connection position of the second member 204 and the second member 204. As a result, a hole 231 is formed, and a part 205 of the first bump receiving pad is exposed.
- the resist film 230 on the upper surface of the second bump receiving pad is removed in a substantially cylindrical shape.
- a hole 232 is formed, and a part 208 of the second bump receiving pad is exposed.
- a part 205 of the first bump receiving pad will be referred to as a first exposed part 205
- a part 208 of the second bump receiving pad will be referred to as a second exposed part 205.
- the radius of the hole 231 and the radius of the holes 2 and 32 are made the same as in the first embodiment.
- the first exposed portion 205 and the second exposed portion 208 have the same surface area.
- a conductive paste (not shown) such as a solder paste is applied to the upper surface of the resist film 230.
- This conductive paste flows into the holes 231 and 232 formed in the resist film 230.
- the resist film 230 is peeled off, and the conductive paste flowing into the holes 231 and 232 causes the conductive paste to flow over the first exposed portions 205 as shown in FIG.
- a conductive bump 25 1 is formed, and a conductive bump 25 2 is formed on the second exposed portion 208.
- the first member 203 and the second member 204 constitute a first bump receiving pad having a bent structure
- the third member 206 and the fourth member By forming the second bump receiving pad having a bent structure by the member 207 of the first embodiment, the distance between the conductive bumps 25 1 and the electrically conductive bumps 25 2 and the first pattern line are formed. Even when the interval between the first pattern line 201 and the second pattern line 202 is reduced, contact between the bump receiving pads and contact between the bump receiving pad and the pattern line can be avoided, and further finer wiring patterns can be obtained. Is possible.
- first and second bump receiving pads having a bent structure are used, and the resist film 230 on the upper surfaces of the first and second bump receiving pads is removed in the same substantially cylindrical shape. Also, the first exposed portion 205 and the second exposed portion 208 have the same surface area. Therefore, the heights of the conductive bumps 25 1 and the electrically conductive bumps 25 2 do not vary.
- the first member 203 constituting the first bump receiving pad is extended in a direction not forming an angle of 45 ° with the extending direction of the first pattern line 201
- the second member 204 is extended in a direction at an angle of 45 ° with the extending direction of the first member 203, and the second bump receiving pad is formed.
- the third member 206 is extended in a direction at an angle of 45 ° with the extending direction of the second pattern line 202
- the fourth member 206 is extended in the third direction.
- the extending direction of the first pattern line 201 and the extending direction of the second pattern line Optimal miniaturization can be achieved in both the extending direction and the vertical direction.
- the bump receiving pad is used. Contact between them and contact between the conductive pad and the pattern line can be avoided, and the wiring pattern can be further miniaturized.
- a resist film is formed on the surface on which the pattern lines and the bump receiving pads are formed, and when the resist film on the upper surface of each bump receiving pad is removed in the same substantially cylindrical shape, the exposed surface of each bump receiving pad is formed. Can have the same area. For this reason, the height of the conductive bump formed on the bump receiving pad can be prevented from varying.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
配線パターン構造は、平行して延在する第1及び第2のパターン線と、前記第1のパターン線に接続されるバンプ受けパッドとよりなり、前記バンプ受けパッドは、前記第1のパターン線に接続し、前記第2のパターン線の側へ曲折して延在する第1の部分と、前記第1の部分に接続し、前記第2のパターン線の延長線上の位置において該第2のパターン線の側へ曲折し、該第2のパターン線に対して垂直に延在する第2の部分とを含む。
Description
配線パタ一ン構造及びバンプ形成方法 技術分野
本発明は、 基材上に形成される酉線パタ一ン構造及び当該配線パターンに導電 性バンプを形成するバンプ形成方法に関する。 背景技術
近年、 携帯電話機やノートブック型パーソナルコンピュータに代表されるよう に、 電子機器の小型化、 高速化が要求されている。 このため、 半導体デバイスの 高集積化、 高速化が必要となり、 更には、 半導体デバイスを搭載するプリント配 線板についても、 配線パターンの微細化が必要となっている。
図 1は、 従来の配線パターン構造 5 0 0の一例を示す平面図である。
図 1を参照するに、 配線パターン構造 5 0 0は、 第 1のパターン線 5 0 1、 第 1のバンプ受けパッド 5 0 2、 第 2のパターン線 5 1 1、 第 2のバンプ受けパッ ド 5 1 2、 第 3のパターン線 5 2 1を有する構造となっている。
前記第 2のパターン線 5 1 1は、 直線状に延在し、 前記第 2のバンプ受けパッ ド 5 1 2は、 第 2のパターン線 5 1 1の先端に接続され、 当該第 2のパターン線 5 1 1の延在方向と同一方向に延在する。
一方、 前記第 1のパターン線 5 0 1は、 漏己第 2のパターン線 5 1 1と 亍に 延在するとともに、 端部が第 2のパターン線 5 1 1の側に曲折し、 第 2のパター ン線 5 1 1の延在方向の延長線上の領域まで延在する。 第 1のバンプ受けパッド 5 0 2は、 第 1のパターン線 5 0 1の先端に接続され、 第 2のバンプ受けパッド 5 1 2とほぼ同一 锒上に延在する。
さらに前記第 3のパターン線 5 2 1は、 編己第 1のバンプ受けパッド 5 0 2の 延在方向の延長線上の領域を、 第 1のバンプ受けパッド 5 0 2及び第 2のバンプ 受けパッド 5 1 2の延在方向に垂直な方向に延在する。
前記第 1のバンプ受けパッド 5 0' 2及び第 2のバンプ受けパッド 5 1 2には、 以下の手順により、 半田バンプ等の導電性バンプが形成される。
まず、 第 1のパターン線 5 0 1、 第 1のバンプ受けパッド 5 0 2、 第 2のパタ ーン線 5 1 1、 第 2のバンプ受けパッド 5 1 2、 第 3のパターン線 5 2 1の形成 面にレジスト膜 5 3 0が形成される。
次に、 前記第 1のバンプ受けパッド 5◦ 2及び前記第 2のバンプ受けパッド 5 1 2の中央部分の上面に形成されているレジスト膜 5 3 0がほぼ円筒状に除去さ れる。 これにより、 孔 5 3 1が形成されて第 1のバンプ受けパッド 5 0 2の一部 5 0 3が露出するとともに、 孔 5 3 2が形成されて第 2のバンプ受けパッド 5 1 2の一部 5 1 3が露出する。 以下、 第 1のバンプ受けパッド 5 0 2の一部 5 0 3 を第 1の露出部 5 0 3と称し、 第 2のバンプ受けパッド 5 1 2の一部 5 1 3を第 2の露出部 5 1 3と称する。 レジスト膜 5 3 0を除去する際は、 孔 5 3 1及ぴ孔 5 3 2の半径を同一にし、 第 1の露出部 5 0 3及び第 2の露出部 5 1 3の表面積 が同一となるようにする。
次に、 レジスト膜 5 3 0の上面に半田ペースト等の導電性ペースト (図示せず) が塗布される。 この導電性ペーストは、 レジス ト膜 5 3 0に形成された孔 5 3 1 及び孔 5 3 2に流入する。 その後、 孔 5 3 1及び孔 5 3 2に流入した導電性べ一 ストにより、 第 1の露出部 5 0 3及び第 2の露出部 5 1 3上に導電性バンプ (図 示せず) が形成される。 上述したように、 第 1の露出部 5 0 3及び第 2の露出部 5 1 3の表面積は同一であるため、 これらの上に形成される導電性バンプの高さ は、 ばらつきが生じない。
しかしながら、 上述したように、 前記第 1のバンプ受けパッド 5 0 2と前記第 2のバンプ受けパッド 5 1 2とが同一直線上に延在する構造では、 これら第 1の バンプ受けパッド 5 0 2と第 2のバンプ受けパッド 5 1 2とが接触しない構造と すると、 前記第 1の露出部 5 0 3上及び前記第 2の露出部 5 1 3上に形成される 導電性バンプの間隔が広くなる。 また、 前記第 1のバンプ受けパッド 5 0 2の延 在方向と前記第 3のパターン線 5 2 1の延在方向とが垂直であるため、 これら第 1のバンプ受けパッド 5 0 2と第 3のパターン線 5 2 1とが接触しない構造とす ると、 前記第 1の露出部 5 0 3上に形成される導電性バンプと前記第 3のパター ン線 5 2 1の間隔が広くなる。 このため、 酉锒パターンの微細化の妨げとなって いた。
このような問題の対策として、前記第 1のバンプ受けパッド 5 0 2を小さくし、 これに伴って孔 5 3 1の を小さくすることが考えられる。 しかし、 この方法 では、 前記第 1の露出部 5 0 3の表面積が前記第 2の露出部 5 1 3の表面積より 小さくなる。 このため、 これら第 1の露出部 5 0 3上及び第 2の露出部 5 1 3上 に形成される導電性バンプの高さにばらつきが生じてしまう。 発明の開示
そこで本発明は上記の問題点を解決した、 新規で有用な配線パタ一ン構造およ びバンプ形成方法を提供することを概括的課題とする。
本発明の他のより具体的な課題は、 酉镍パターンの更なる微細化を図りつつ、 導電性バンプの高さにばらつきが生じることを防止することが可能な酉線パタ一 ン構造及びバンプ形成方法を «することにある。
本発明の他の課題は、
Wして延在する第 1及び第 2のパターン線と、
前記第 1のパターン線に接続されるバンプ受けパッドとよりなり、
前記バンプ受けパッドは、 前記第 1のパターン線に接続し、 前記第 2のパター ン線の側へ曲折して延在する第 1の部分と、 前記第 1の部分に接続し、 前記第 2 のパターン線の延長線上の位置において該第 2のパターン線の側へ曲折し、 該第 2のパターン線に対して垂直に延在する第 2の部分とを含む酉 5泉パターン構造を 提供することにある。
本癸明の他の課題は、
Ψτίして延在する第 1及び第 2のパターン線と、
前記第 1のパターン線に接続される第 1のバンプ受けパッドと、
前記第 2のパターン線に接続される第 2のバンプ受けパッドとよりなり、 前記第 1のバンプ受けパッドは、 前記第 1のパターン線の中途部に接続し、 前 記第 2のパターン線の側へ曲折して延在する第 1の部分と、 it己第 1の部分に接 続し、 前記第 1のパタ一ン線と第 2のパターン線との間の中央の位置において曲 折し、 該第 1のパタ一ン線に対して平行に延在する第 2の部分と含み、
前記第 2のバンプ受けパッドは、 前記第 2のパターン線の中途部に接続し、 前
記第 1のパターン線の側へ曲折して延在する第 3の部分と、 前記第 3の部分に接 続し、 前記第 1のパターン線と第 2のパターン線との間の中央の位置において曲 折し、 該第 2のパターン線に対して平行に延在する第 4の部分とを含む酉線パタ ーン構造を提供することにある。
本発明の他の課題は、
Wして延在する第 1及び第 2のパターン線を形成する手順と、
tilt己第 1のパターン線に接続され、 前記第 2のパターン線の側へ曲折して延在 する第 1の部分と、 前記第 1の部分に接続し、 前記第 2のパターン線の延長線上 の位置において該第 2のパターン線の側へ曲折し、 該第 2のパターン線に対して 垂直に延在する第 2の部分とを備えるバンプ受けパッドを形成する手順と、 前記第 1及び第 2のパターン線と前記バンプ受けパッドの形成面にレジスト膜 を形成する手順と、 S第 1の部分と前記第 2の部分の接続位置の上面のレジス ト膜を、 前記第 1の部分と前記第 2の部分の接続位置を中心としてほぼ円筒状に 除去する手順と、
露出した前記第 1の部分と前記第 2の部分の接続位置に導電性バンプを形成す る手順とよりなるバンプ形成方法を提供することにある。
本発明の他の課題は、
ΨΪ7して延在する第 1及び第 2のパターン線を形成する手順と、
前記第 1のパターン線の中途部に接続し、 前記第 2のパターン線の側へ曲折し て延在する第 1の部分と、 前記第 1の部分に接続し、 前記第 1のパターン線と第 2のパターン線との間の中央の位置にぉ 、て曲折し、 該第 1のパターン線に対し て 亍に延在する第 2の部分とを備える第 1のバンプ受けパッドを形成する手順 と、
ΙΐΙΙ己第 2のパターン線の中途部に接続し、 前記第 1のパターン線の側へ曲折し て延在する第 3の部分と、 前記第 3の部分に接続し、 前記第 1のパターン線と第 2のパターン線との間の中央の位置にぉ 、て曲折し、 該第 2のパタ一ン線に対し て 亍こ延在する第 4の部分とを備える第 2のバンプ受けパッドを形成する手順 と、
前記第 1及び第 2のパターン線と前記第 1及び第 2のバンプ受けパッドの形成
面にレジスト膜を形成する手順と、 前記第 1の部分と前記第 2の部分の接続位置 の上面のレジスト膜を、 前記第 1の部分と前記第 2の部分の接続位置を中心とし てほぼ円筒状に除去する手順と、
前記第 3の部分と前記第 4の部分の接続位置の上面のレジスト膜を、 前記第 3 の部分と前記第 4の部分の接続位置を中心としてほぼ円筒状に除去する手順と、 露出した前記第 1の部分と前記第 2の部分の接続位置に導電性バンプを形成す る手 1頃と、
露出した前記第 3の部分と前記第 4の部分の接続位置に導電性バンプを形成す る手順とよりなるバンプ形成方法を提供することにある。
本凳明によれば、 曲折した構造のバンプ受けパッドを用いることにより、 従来 より導電性バンプ同士の間隔や導詹性バンプとパターン線との間隔を狭めた場合 でも、 バンプ受けパッド同士の接触や導電性パッドとパタ一ン線との接触を避け ることができ、 酉己線パターンの更なる微細化が可能となる。 また、 パターン線及 びバンプ受けパッドの形成面にレジスト膜を形成するとともに、 各バンプ受けパ ッドの上面のレジスト膜を同一のほぼ円筒状に除去した場合に、 各バンプ受けパ ッドの露出面の面積を同一にすることができる。 このため、 バンプ受けパッド上 に形成される導電性バンプの高さがばらつくことを防止することができる。 本発明のその他の課題および特徵は、 以下に図面を参照しながら行う本発明の 詳細な説明より明らかとなろう。 図面の簡単な説明
図 1は、 従来の従来の酉 パターン構造の一例を示す平面図;
図 2は、 本発明第 1実施例における配線パターン構造の一例を示す平面図; 図 3は、 本発明第 1実施例における配線パターン構造の一例を示す断面図; 図 4は、 本発明第 1実施例における導電性バンプ形成後における配泉パターン 構造の一例を示す断面図;
図 5は、 本発明第 2実施例における酉己線パターン構造の一例を示す平面図; 図 6は、 本発明第 2実施例における配線パターン構造の一例を示す断面図; 図 7は、 本発明第 2実施例における導電性バンプ形成後の配線パターン構造の
一例を示す断面図である。 発明を実施するための最良の態様
以下、 本発明の実施の形態として、 第 1及び第 2実施例を図面に基づいて説明 する。
二第 1実施例]
まず、 第 1実施例について説明する。
図 2は、 本発明第 1実施例による配線パターン構造 1 0 0を示す平面図、 図 3 は、 図 2における A—B線の断面図である。,
図 2及び図 3を参照するに、 配線パターン構造 1 0 0は、 第 1のパターン線 1 〇 1、 第 1の部材 (第 1のパッド部) 1 0 2及び第 2の部材 (第 2のパッド部) 1 0 3によって構成される第 1のバンプ受けパッド、 第 2のパターン線 1 1 1、 第 2のバンプ受けパッド 1 1 2、 第 3のパターン線 1 2 1を有する構造である。 これら第 1のパターン線 1 0 1、 第 1の部材 1 0 2及び第 2の部材 1 0 3によ つて構成される第 1のバンプ受けパッド、 第 2のパターン線 1 1 1、 第 2のバン プ受けパッド 1 1 2、 第 3のパターン線 1 2 1は、 '基材 1 4 0の上面に形成され る。 形成方法としてはサブトラクティブ法、 セミアディティブ法、 フルアディテ イブ法等が採用される。
サブトラクティブ法は、 基材上に感光性エッチングレジスト膜あるいは金属レ ジスト膜を形成し、 エッチング法により、 酉 B泉パターン以外の部分の導体を除去 する方法である。 セミアディティブ法は、 基材上に無電解銅メツキを施した後、 メツキレジストにより配線パターンを形成する部位を露出させ、 露出した無電解 銅メツキ膜を電極とし、 酉線パターンを形成する部分のみに電解メツキを成長さ せる方法である。 フルアディティブ法は、 メツキレジストを露光現像することに より、 酉 ai泉パターンを形成する部分のみを開口し、 開口した部分のみに無電解メ ツキを成長させる方法である。
前記第 2のパターン線 1 1 1は、 直線状に延在する。 前記第 2のバンプ受けパ ッド 1 1 2は前記第 2のパターン線 1 1 1の先端に接続され、 当該第 2のパター ン線 1 1 1の延在方向と同一の方向に延在する。 この第 2のバンプ受けパッド 1
1 2は、 例えば長手方向が 1 7 5 m、 幅が 5 0 ± 1 0 mである。
觸己第 1のパターン線 1 0 1は、 前記第 2のパターン線 1 1 1と平行に延在す る。 前記第 1のパターン線 1 0 1と第 2のパターン線 1 0 2の間隔は、 例えば 5 5 μ mである。 前記第 1のバンプ受けパッドを構成する第 1の部材 1 0 2は、 第 1のパターン線 1 0 1の先端に接続され、 前記第 2のパターン線 1 1 1の側へ曲 折し、 前記第 1のパターン線 1 0 1の延在方向と 4 5 ° の角度をなす方向に延在 する。
前記第 1のバンプ受けパッドを構成する第 2の部材' 1 0 3は、 前記第 1の部材 1 0 2の先端に接続され、 前記第 2のパターン線 1 1 1の側へ曲折し、 前記第 1 の部材 1 0 2の延在方向と 4 5 ° の角度をなす方向に延在する。
従って、 前記第 2の部材 1 0 2は、 前記第 2のパターン線 1 1 1の延在方向に 対して垂直に延在する。 これら第 1の部材 1 0 2及び第 2の部材 1 0 3は、 例え ば幅が前記第 2のバンプ受けパッド 1 1 2と同様、 5 0 ± 1 0 μ πιである。また、 前記第 2の部材 1 0 3と前記第 3のパターン線 1 2 1との間隔は、 例えば 3 0 μ mでめ。。
基材 1 4 0における、 前記第 1のパターン線 1 0 1、 前記第 1の部材 1 0 2及 び前記第 2の部材 1 0 3によって構成される第 1のバンプ受けパッド、 前記第 2 のパターン線 1 1 1、 前記第 2のバンプ受けパッド 1 1 2、 前記第 3のパターン 線 1 2 1が形成された面には、 レジスト膜 1 3 0が形成される。
その後、 このレジス小膜 1 3 0を露光現像することにより、 第 1の部材 1 0 2 と第 2の部材 1 0 3の接続位置の上面のレジスト膜 1 3 0が当該第 1の部材 1 0 2と第 2の部材 1 0 3の接続位置を中心としてほぼ円筒状に除去される。 これに より、 孔 1 3 1が形成され、 前記第 1のバンプ受けパッドの一部 1 0 4が露出す る。
同様に、 レジスト膜 1 3 0を露光現像することにより、 第 2のバンプ受けパッ ド 1 1 2の上面のレジスト膜 1 3 0がほぼ円筒状に除去される。 これにより、 ?し 1 3 2が形成され、前記第 2のバンプ受けパッドの一部 1 1 4が露出する。以下、 前記第 1のバンプ受けパッドの一部 1 0 4を第 1の露出部 1 0 4と称し、 第 2の バンプ受けパッド 1 1 2の一部 1 1 4を第 2の露出部 1 1 4と称する。 なお、 レ
ジスト膜 1 3 0を除去する際は、 孔 1 3 1及び孔 1 3 2の半径を同一にする。 孔 1 3 1及び孔 1 3 2の半径は、 例えば下部が 1 0 5 μ m、 上部が 1 1 5 ± 1 2 // mであり、孔 1 3 1の中心と孔 1 3 2の中心との距離は、 1 9 0 である。 このとき、 第 1の露出部 1 0 4及び第 2の露出部 1 1 4の表面積は同一になる。 また、 前記第 1のバンプ受けパッドの先端部分及び前記第 2のバンプ受けパッ ド 1 1 2の先端部分を露出させないのは、 これら先端部分をレジスト膜 1 3 0で 押圧することにより、 第 1のバンプ受けパッド及び第 2のバンプ受けパッド 1 1 2が上方に跳ね上がることを防止するためである。
次に、 前記レジスト膜 1 3 0の上面に半田ペースト等の導電性ペースト (図示 せず) が塗布される。 この導電性ペーストは、 レジスト膜 1 3 0に形成された孔 1 3 1及び孔 1 3 2に流入する。 その後、 前記レジスト膜 1 3 0を剥離すること により、 前記孔 1 3 1及び孔 1 3 2に流入した導電性ペーストによって、 図 4に 示すように、 前記第 1の露出部 1 0 4上に導電性バンプ 1 5 1が形成され、 前記 第 2の露出部 1 1 4上に導電性バンプ 1 5 2が形成される。
または、 第 1の露出部 1 0 4及び第 2の露出部に導電性ボールを搭載した後、 当該導電性ボールをリフロ一することにより、 前記第 1の露出部 1 0 4上に導電 性バンプ 1 5 1が形成され、 前記第 2の露出部 1 1 4上に導電性バンプ 1 5 2が 形成される。
このように、 第 1の部材 1 0 2及び第 2の部材 1 0 3により、 曲折した構造の 第 1のバンプ受けパッドを構成することにより、 導電性バンプ 1 5 1と導電性バ ンプ 1 5 2の間隔や導電性バンプ 1 5 1 と第 3のパターン線 1 2 1との間隔を狭 めた場合でも、 バンプ受けパッド同士の接触やバンプ受けパッドとパターン線と の接触を避けることができ、 配; ¾泉パターンの更なる微細化が可能となる。
また、 曲折した構造の第 1のバンプ受けパッドを用い、 第 1及び第 2のバンプ 受けパッドの上面のレジスト膜 1 3 0を同一のほぼ円筒状に除去した §^であつ ても、 第 1の露出部 1 0 4及び第 2の露出部 1 1 4の表面積は同一である。 この ため、 導電性バンプ 1 5 1及び導電性バンプ 1 5 2の高さにばらつきが生じるこ とはない。
特に、 前記第 1のバンプ受けパッドを構成する第 1の部材 1 0 2を前記第 1の
パターン線 1 0 1の延在方向と 4 5 ° の角度をなす方向に延在させるとともに、 前記第 2の部材 1 0 3を前記第 1の部材 1 0 2の延在方向と 4 5。 の角度をな す方向に延在させることにより、 前記第 1のパターン線 1 0 1の延在方向と、 当 該延在方向と垂直の方向の双方について、 最適な微細化を図ることができる。
[第 2実施例]
次に、 本発明の第 2実施例について説明する。
図 5は、 本発明第 2実施例による配線パターン構造 2 0 0示す平面図である。 —方、 図 6は、 図 5における A— B線の断面図である。
これら図 5及び図 6に示す酉線パターン構造 2 0 0は、 第 1のパターン線 2 0 1、 第 1の部材 (第 1のパッド部) 2 0 3及び第 2の部材 (第 2のパッド部) 2 0 4によって構成される第 1のバンプ受けパッド、 第 2のパターン線 2 0 2、 第 3の部材 (第 3のパッド部) 2 0 6及び第 4の部材 (第 4のパッド部) 2 0 7に よつて構成される第 2のバンプ受けパッドを有する構造である。
これら第 1のパターン線' 2 0 1、 第 1の部材 2 0 3及び第 2の部材 2 0 4によ つて構成される第 1のバンプ受けパッド、 前記第 2のパターン線 2 0 2、 前記第 3の部材 2 0 6及び前記第 2の部材 2 0 7によって構成される第 2のバンプ受け パッドは、基材 2 4 0の上面に形成される。形成方法としては第 1実施例と同様、 サブトラクティブ法、セミアディティブ法、フルアディティブ法等が採用される。 前記第 1のパターン線 2 0 1及び前記第 2のパターン線 2◦ 2は、 直線状に平 行に延在する。 前記第 1のバンプ受けパッドを構成する第 1の部材 2 0 3は、 第 前記 1のパターン線 2 0 1の中途部に接続され、 前記第 2のパタ一ン線 2 0 2の 側へ曲折し、 前記第 1のパターン線 2 0 1の延在方向と 4 5 ° の角度をなす方向 に延在する。
前記第 1のバンプ受けパッドを,構成する第 2の部材 2 0 4は、 前記第 1の部材 2 0 3の先端に接続され、 前記第 1のパターン線 2 0 1と前記第 2のパターン線 2 0 2との間の中央の位置において曲折し、 前記第 1の部材 2 0 3の延在方向と 4 5 ° の角度をなす方向に延在する。 従って、 前記第 2の部材 2 0 4は、 第 1の パターン線 2 0 1の延在方向に対して ラに延在する。
同様に、 前記第 2のバンプ受けパンドを構成する第 3の部材 2 0 6は、 前記第 2のパターン線 2 0 2の中途部に接続され、 前記第 1のパターン線 2 0 1の側へ 曲折し、 前記第 2のパターン線 2 0 2の延在方向と 4 5 ° の角度をなす方向に延 在する。
前記第 2のバンプ受けパッドを構成する第 4の部材 2 0 7は、 前記第 3の部材 2 0 6の先端に接続され、 前記第 1のパターン線 2 0 1と前記第 2のパターン泉 2 0 2との間の中央の位置において曲折し、 前記第 3の部材 2 0 6の延在方向と 4 5 ° の角度をなす方向に延在する。 従って、 前記第 4の部材 2 0 7は、 前記第 2のパターン線 2 0 2の延在方向に対して平行に延在する。
前記第 1の部材 2 0 3、 前記第 2の部材 2 0 4、 前記第 3の部材 2 0 6及び第 4の部材 2 0 7は、 例えば幅が 5 0 ± 1 0 μ πιである。
前記基材 2 4 0における、 前記第 1のパターン線 2 0 1、 前記第 1の部材 2 0 3及び前記第 2の部材 2 0 4によつて構成される第 1のバンプ受けパッド、 前記 第 2のバターン線 2 0 2、 前記第 3の部材 2 0 6及び前記第 2の部材 2 0 7によ つて構成される第 2のバンプ受けパッドが形成された面には、 レジスト膜 2 3 0 が形成される。
その後、 このレジスト膜 2 3 0を露光現像することにより、 前記第 1の部材 2 0 3と前記第 2の部材 2 0 4の接続位置の上面のレジスト膜 2 3 0が当該第 1の 部材 2 0 3と第 2の部材 2 0 4の接続位置を中心としてほぼ円筒状に除去される。 これにより、 孔 2 3 1が形成され、 前記第 1のバンプ受けパッドの一部 2 0 5が 露出する。
同様に、 前記レジスト膜 2 3 0を露光現像することにより、 前記第 2のバンプ 受けパッドの上面のレジスト膜 2 3 0がほぼ円筒状に除去される。 これにより、 孔 2 3 2が形成され、 前記第 2のバンプ受けパッドの一部 2 0 8が露出する。 以 下、 前記第 1のバンプ受けパッドの一部 2 0 5を第 1の露出部 2 0 5と称し、 前 記第 2のバンプ受けパッドの一部 2 0 8を第 2の露出部 2 0 8と称する。
なお、 前記レジスト膜 2 3 0を除去する際は、 第 1実施例と同様、 孔 2 3 1及 び孔 2, 3 2の半径を同一にする。 前記孔 2 3 1及び孔 2 3 2の半径は、 例えば下 部が 1 ◦ 5 μ m、 上部が 1 1 5 = 1 2 mであり、 前記孔 2 3 1の中心と前記孔
2 3 2の中心との距離は、 1 9 0 inである。 このとき、 前記第 1の露出部 2 0 5及び前記第 2の露出部 2 0 8の表面積は同一になる。
次に、 前記レジスト膜 2 3 0の上面に半田ペースト等の導電性ペースト (図示 せず) が塗布される。 この導電性ペーストは、 前記レジスト膜 2 3 0に形成され た前記孔 2 3 1及び孔 2 3 2に流入する。 その後、 前記レジスト膜 2 3 0を剥離 することにより、 前記孔 2 3 1及び孔 2 3 2に流入した導電性ペーストにより、 図 7に示すように、前記第 1の露出部 2 0 5上に導電性バンプ 2 5 1が形成され、 前記第 2の露出部 2 0 8上に導鼇性バンプ 2 5 2が形成される。
このように、 前記第 1の部材 2 0 3及び前記第 2の部材 2 0 4により、 曲折し た構造の第 1のバンプ受けパッドを構成し、 前記第 3の部材 2 0 6及び前記第 4 の部材 2 0 7により、 曲折した構造の第 2のバンプ受けパッドを構成することに より、 前記導電性バンプ 2 5 1と電気導電性バンプ 2 5 2との間隔や、 前記第 1 のパターン線 2 0 1と前記第 2のパターン線 2 0 2との間隔を狭めた場合でも、 バンプ受けパッド同士の接触やバンプ受けパッドとパターン線との接触を避ける ことができ、 配線パターンの更なる微細化が可能となる。
また、 曲折した構造の第 1及び第 2のバンプ受けパッドを用い、 これら第 1及 び第 2のバンプ受けパッドの上面のレジスト膜 2 3 0を同一のほぼ円筒状に除去 した場合であっても、 前記第 1の露出部 2 0 5及び前記第 2の露出部 2 0 8の表 面積は同一である。 このため、 前記導電性バンプ 2 5 1及び電気導電性バンプ 2 5 2の高さにばらつきが生じることはなレ、。
特に、 前記第 1のバンプ受けパッドを構成する第 1の部材 2 0 3を前記第 1の パターン線 2 0 1の延在方向と 4 5 ° の角度をなず方向に延在させるとともに、 前賈己第 2の部材 2 0 4を前記第 1の部材 2 0 3の延在方向と 4 5 ° の角度をな す方向に延在させること、 及び、 前記第 2のバンプ受けパッドを構成する前記第 3の部材 2 0 6を前記第 2のパターン線 2 0 2の延在方向と 4 5 ° の角度をな す方向に延在させるとともに、 前記第 4の部材 2 0 7を前記第 3の部材 2 0 6の 延在方向と 4 5 ° の角度をなす方向に延在させることにより、 前記第 1のパター ン線 2 0 1及び前記第 2のパターン線 2 0 2の延在方向と、 当該延在方向と垂直 の方向の双方について、 最適な微細化を図ることができる。
産業上の利用可能性
上述の如く、 本発明によれば、 曲折した構造のバンプ受けパッドを用いることに より、 従来より導電性バンプ同士の間隔や導電性バンプとパターン線との間隔を 狭めた場合でも、 バンプ受けパッド同士の接触や導電性パッドとパターン線との 接触を避けることができ、 配線パターンの更なる微細化が可能となる。 また、 パ ターン線及びバンプ受けパッドの形成面にレジスト膜を形成するとともに、 各バ ンプ受けパッドの上面のレジスト膜を同一のほぼ円筒状に除去した場合に、 各バ ンプ受けパッドの露出面の面積を同一にすることができる。 このため、 バンプ受 けパッド上に形成される導電性バンプの高さがばらつくことを防止することがで きる。
Claims
1 . 平行して延在する第 1及び第 2のパターン線と、 前記第 1のパターン線 に接続されるバンプ受けパッドとよりなり、
前記バンプ受けパッドは、 前記第 1のパターン線に接続し、 前記第 2のパター ン線の側へ曲折して延在する第 1の部分と、 前記第 1の部分に接続し、 前記第 2 のパターン線の延長線上の位置において該第 2のパターン'線の側へ曲折し、 該第 ' 2のパターン線に対して垂直に延在する第 2の部分とを含むことを特徴とする配 線パターン構造。
2 . 前記第 1のパターン線の延在方向と前記第 1の部分の延在方向とのなす 角度と、 前記第 1の部分の延在方向と前記第 2の部分の延在方向とのなす角度と が 4 5 ° であることを特徴とする請求項 1に記載の配線バタ一ン構造。
3 . 前記第 1の部分と前記第 2の部分との接続位置に形成される導電性バン プを備えることを特徵とする請求項 1記載の配線パターン構造。
4 . 平行して延在する第 1及び第 2のパターン線と、
前記第 1のパタ一ン線に接続される第 1のバンプ受けパッドと、
前記第 2のパターン線に接続される第 2のバンプ受けパッドとよりなり、 前記第 1のバンプ受けパッドは、 前記第 1のパターン線の中途部に接続し、 前 記第 2のパターン線の側へ曲折して延在する第 1の部分と、 前記第 1の部分に接 続し、 前記第 1のパターン線と第 2のパターン線との間の中央の位置において曲 折し、 該第 1のパターン線に対して平行に延在する第 2の部分と含み、
前記第 2のバンプ受けパッドは、 前記第 2のパターン線の中途部に接続し、 前 記第 1のパターン線の側へ曲折して延在する第 3の部分と、 前記第 3の部分に接 続し、 前記第 1のパターン線と第 2のパターン線との間の中央の位置において曲 折し、 .該第 2のパターン線に対して平行に延在する第 4の部分とを含むことを特 徴とする配線パターン '構造。
5 . 前記第 1のパターン線の延在方向と前記第 1の部分の延在方向とのなす 角度と、 前記第 1の部分の延在方向と前記第 2の部分の延在方向とのなす角度と が 4 5 ° であり、 前記第 2のパターン線の延在方向と前記第 3の部分の延在方向 とのなす角度と、 前記第 3の部分の延在方向と前記第 4の部分の延在方向とのな す角度とが 4 5 ° であることを特徴とする請求項 4記載の配線パターン構造。
6 . 前記第 1の部分と前記第 2の部分との接続位置に形成される第 1の導電 性バンプと、 前記第 3の部分と前記第 4の部分との接続位置に形成される第 2の 導鼇性バンプとをさらに備えることを特徴とする請求項 4記載の配線バタ一ン構 造。
7 . 平行して延在する第 1及び第 2のパターン線を形成する手順と、 前記第 1のパターン線に接続され、 前記第 2のパターン線の側へ曲折して延在 する第 1の部分と、 前記第 1の部分に接続し、 前記第 2のパターン線の延長線上 の位置において該第 2のパターン線の側へ曲折し、 該第 2のパターン線に対して 垂直に延在する第 2の部分とを備えるバンプ受けパッドを形成する手順と、 前記第 1及び第 2のバタ一ン線と前記バンプ受けパッドの形成面にレジスト膜 を形成する手順と、
前記第 1の部分と前記第 2の部分の接続位置の上面のレジスト膜を、 前記第 1 の部分と前記第 2の部分の接続位置を中心としてほぼ円筒状に除去する手順と、 露出した前記第 1の部分と前記第 2の部分の接続位置に導電性バンプを形成す る手順とを含むことを特徴とするバンプ形成方法。
8 . 前記第 1のパターン線の延在方向と前記第 1の部分の延在方向とのなす 角度と、 前記第 1の部分の延在方向と前記第 2の部分の延在方向とのなす角度と が 4 5 ° であることを特徵とする請求項 7記載のバンプ形成方法。
9 . 平行して延在する第 1及び第 2のパターン線を形成する手順と、 前記第 1のパターン線の中途部に接続し、 前記第 2のパターン線の側へ曲折し
て延在する第 1の部分と、 前記第 1の部分に接続し、 前記第 1のパターン'線と第 2のパターン線との間の中央の位置において曲折し、 該第 1のパターン線に対し て平行に延在する第 2の部分とを備える第 1のバンプ受けパッドを形成する手順 前記第 2のパターン線の中途部に接続し、 前記第 1のパターン線の側へ曲折し て延在する第 3の部分と、 前記第 3の部分に接続し、 前記第 1のパターン線と第 2のパターン線との間の中央の位置において曲折し、 該第 2のパターン線に対し て平行に延在する第 4の部分とを備える第 2のバンプ受けパッドを形成する手順 と、
前記第 1及び第 2のパターン線と前記第 1及び第 2のバンプ受けパッドの形成 面にレジスト膜を形成する手順と、
前記第 1の部分と前記第 2の部分の接続位置の上面のレジスト膜を、 前記第 1 の部分と前記第 2の部分の接続位置を中心としてほぼ円筒状に除去する手順と、 前記第 3の部分と前記第 4の部分の接続位置の上面のレジスト膜を、 前記第 3 の部分と前記第 4の部分の接続位置を中心としてほぼ円筒状に除去する手順と、 露出した前記第 1の部分と前記第 2の部分の接続位置に導電性バンプを形成す る手順と、
露出した前記第 3の部分と前記第 4の部分の接続位置に導電性バンプを形成す る手順とを含むことを特徴とするバンプ形成方法。
1 0 . 前記第 1のパターン線の延在方向と前記第 1の部分の延在方向とのな す角度と、 前記第 1の部分の延在方向と前記第 2の部分の延在方向とのなす角度 とが 4 5 ° であり、 前記第 2のバタ一ン線の延在方向と前記第 3の部分の延在方 向とのなす角度と、 前記第 3の部分の延在方向と前記第 4の部分の延在方向との なす角度とが 4 5 ° であることを特徴とする請求項 9記載のバンプ形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
AU2003281445A AU2003281445A1 (en) | 2002-07-08 | 2003-07-03 | Wiring pattern structure and method for forming bump |
TW092118597A TW200406901A (en) | 2002-07-08 | 2003-07-08 | Layout pattern structure and forming method of bump |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002198891A JP2004040056A (ja) | 2002-07-08 | 2002-07-08 | 配線パターンの構造及びバンプの形成方法 |
JP2002-198891 | 2002-07-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2004006637A1 true WO2004006637A1 (ja) | 2004-01-15 |
Family
ID=30112437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2003/008492 WO2004006637A1 (ja) | 2002-07-08 | 2003-07-03 | 配線パターン構造及びバンプ形成方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2004040056A (ja) |
AU (1) | AU2003281445A1 (ja) |
TW (1) | TW200406901A (ja) |
WO (1) | WO2004006637A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI383448B (zh) * | 2005-08-02 | 2013-01-21 | Tokyo Electron Ltd | 形成含矽絕緣膜之方法及裝置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5050583B2 (ja) * | 2007-03-12 | 2012-10-17 | 富士通セミコンダクター株式会社 | 配線基板及び電子部品の実装構造 |
JP2009105139A (ja) | 2007-10-22 | 2009-05-14 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62145361U (ja) * | 1986-03-06 | 1987-09-12 | ||
JPH11191672A (ja) * | 1997-12-25 | 1999-07-13 | Victor Co Of Japan Ltd | プリント配線基板 |
JP2000031630A (ja) * | 1998-07-15 | 2000-01-28 | Kokusai Electric Co Ltd | 半導体集積回路素子と配線基板との接続構造 |
US6218630B1 (en) * | 1997-06-30 | 2001-04-17 | Fuji Photo Film Co., Ltd. | Printed circuit board having arrays of lands arranged inside and outside of each other having a reduced terminal-pitch |
-
2002
- 2002-07-08 JP JP2002198891A patent/JP2004040056A/ja active Pending
-
2003
- 2003-07-03 AU AU2003281445A patent/AU2003281445A1/en not_active Abandoned
- 2003-07-03 WO PCT/JP2003/008492 patent/WO2004006637A1/ja active Application Filing
- 2003-07-08 TW TW092118597A patent/TW200406901A/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62145361U (ja) * | 1986-03-06 | 1987-09-12 | ||
US6218630B1 (en) * | 1997-06-30 | 2001-04-17 | Fuji Photo Film Co., Ltd. | Printed circuit board having arrays of lands arranged inside and outside of each other having a reduced terminal-pitch |
JPH11191672A (ja) * | 1997-12-25 | 1999-07-13 | Victor Co Of Japan Ltd | プリント配線基板 |
JP2000031630A (ja) * | 1998-07-15 | 2000-01-28 | Kokusai Electric Co Ltd | 半導体集積回路素子と配線基板との接続構造 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI383448B (zh) * | 2005-08-02 | 2013-01-21 | Tokyo Electron Ltd | 形成含矽絕緣膜之方法及裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW200406901A (en) | 2004-05-01 |
AU2003281445A1 (en) | 2004-01-23 |
JP2004040056A (ja) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6797616B2 (en) | Circuit boards containing vias and methods for producing same | |
JP2552902B2 (ja) | 相互接続形成方法 | |
EP1827067B1 (en) | Method of forming a circuit substrate | |
US9111818B2 (en) | Packaging substrate | |
US20060219567A1 (en) | Fabrication method of conductive bump structures of circuit board | |
US7419897B2 (en) | Method of fabricating circuit board having different electrical connection structures | |
US20060049516A1 (en) | Nickel/gold pad structure of semiconductor package and fabrication method thereof | |
TW200906245A (en) | Printed circuit board and manufacturing method thereof | |
KR100389314B1 (ko) | 도금인입선 없는 인쇄회로기판의 제조방법 | |
JP2005183740A (ja) | プリント配線板および半導体装置 | |
KR20060053087A (ko) | 기판, 반도체 장치, 기판 제조 방법, 및 반도체 장치 제조방법 | |
US20080265411A1 (en) | Structure of packaging substrate and method for making the same | |
US20060252248A1 (en) | Method for fabricating electrically connecting structure of circuit board | |
KR20080072542A (ko) | 반도체 패키지 기판 | |
US20050245059A1 (en) | Method for making an interconnect pad | |
US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
US7877873B2 (en) | Method for forming a wire bonding substrate | |
KR19980064450A (ko) | 전자 회로에 금속제 스탠드-오프를 형성하는 공정 | |
US7378742B2 (en) | Compliant interconnects for semiconductors and micromachines | |
US8186043B2 (en) | Method of manufacturing a circuit board | |
US6867122B2 (en) | Redistribution process | |
JP2014504034A (ja) | リードクラックが強化された電子素子用テープ | |
WO2004006637A1 (ja) | 配線パターン構造及びバンプ形成方法 | |
TWI577248B (zh) | 線路載板及其製作方法 | |
TWI802135B (zh) | 電路板結構及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW |
|
AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
122 | Ep: pct application non-entry in european phase |