WO2003096540A1 - Elektronische schaltungsanordnung zur fehlerabgesicherten analog-/digital-umwandlung von signalen - Google Patents

Elektronische schaltungsanordnung zur fehlerabgesicherten analog-/digital-umwandlung von signalen Download PDF

Info

Publication number
WO2003096540A1
WO2003096540A1 PCT/EP2003/004805 EP0304805W WO03096540A1 WO 2003096540 A1 WO2003096540 A1 WO 2003096540A1 EP 0304805 W EP0304805 W EP 0304805W WO 03096540 A1 WO03096540 A1 WO 03096540A1
Authority
WO
WIPO (PCT)
Prior art keywords
analog
circuit arrangement
signal
digital
signals
Prior art date
Application number
PCT/EP2003/004805
Other languages
English (en)
French (fr)
Inventor
Wolfgang Fey
Mario Engelmann
Peter Oehler
Original Assignee
Continental Teves Ag & Co. Ohg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Teves Ag & Co. Ohg filed Critical Continental Teves Ag & Co. Ohg
Priority to DE10392545.7T priority Critical patent/DE10392545B4/de
Priority to US10/513,817 priority patent/US7135998B2/en
Priority to EP03727448A priority patent/EP1506616A1/de
Priority to JP2004504388A priority patent/JP4354906B2/ja
Publication of WO2003096540A1 publication Critical patent/WO2003096540A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Definitions

  • the invention relates to a circuit arrangement for error-protected analog / digital conversion according to the preamble of claim 1.
  • the object of the present invention is to provide an inexpensive circuit arrangement for analog / digital conversion, which reliably detects errors that occur by using only one analog / digital converter in conjunction with error monitoring.
  • This task is accomplished by a circuit arrangement according to spell 1 solved.
  • Fig. 5 shows an arrangement with opposite, redundant, signals via a single analog-Z-digital converter
  • Fig. 6 shows a circuit for generating an opposite signal.
  • Fig. 1 shows the block diagram of an arrangement known per se with two analog Z-digital converters 1, 2.
  • signals Ni, ... are fed via an analog multiplexer 3 to an analog Z-digital converter 1 for processing.
  • a further analog-Z-digital converter 2 the redundant th signals N'i, ... supplied via an analog multiplexer 4.
  • the dashed line is intended to indicate that the two analog Z-digital converters 1, 2 must be spatially separated (layout) so that they function independently of one another.
  • the output signals of the analog-Z digital converters 1, 2 are transferred to a demultiplexer 15 and then stored in result registers 8, 9.
  • the result registers 8, 9 are connected to digital multiplexers 6, 7, which forward the output signals via a data output 19 to an evaluation device (not shown).
  • the control of the analog multiplexers 3, 4, the analog-Z digital converters 1, 2, the demultiplexer 15, the result registers 8, 9 and the digital multiplexers 6, 7 takes place here via a control logic 5.
  • a further input signal is applied to the analog tiplexers 3, 4 to a static signal called BANDGAP, which is generated independently of the reference voltage of the analog-Z-digital converter. By monitoring such a static signal, errors in the reference voltage can be discovered.
  • FIG. 3 shows a first circuit arrangement according to the invention using only one analog Z-digital Converter. Only the differences from FIG. 1 are described below. Signals i, ... or signals N'i, ..., and the static signal BANDGAP are in turn present at the analog multiplexers 11, 12. Test signals Test and Test 'are also connected via additional inputs on the analog multiplexers 11, 12. The outputs of the analog multiplexers 11, 12 are connected to a (2 to 1) analog multiplexer 13, the output of which is connected to an analog-to-digital converter 10. The output of the analog-Z-digital converter 10 is connected to a demultiplexer 15 with downstream result registers 8, 9 and digital ultiplexers 6, 7.
  • the signal data at the outputs of the digital multiplexers ⁇ , 7 are switched to the data output 19 via a (2 to 1) digital multiplexer 14.
  • the control of the analog multiplexers 11, 12, the (2 to 1) analog multiplexer 13, the analog-to-digital converter 10, the demultiplexer 15, the result registers 8, 9, the digital multiplexers 6, 7 and the (2 to 1) -Digital multiplexer 14 takes place here via a control logic 5 '.
  • FIG. 4 shows opposing signals U N i, U N ' i, which are present as input signals on the analog-Z-digital converter 10 described in FIG. 3.
  • the signal to be measured e.g. B. a pressure or a current
  • the input voltage U of an analog-to-digital converter is plotted.
  • FIG. 5 shows a further circuit arrangement according to the invention.
  • Input signals Ni, ..., 'i, ... and the static signal BANDGAP are present at an analog multiplexer 16.
  • the output of the analog multiplexer 16 is connected to the analog-to-digital converter 10, the output of which is in turn via the demultiplexer 15 is connected to the downstream result registers 8, 9.
  • the outputs of the result registers 8, 9 are connected to a digital multiplexer 17 which transfers output signals via the data output 19 to an evaluation device (not shown).
  • the control of the analog multiplexer 16, the analog-Z-digital converter 10, the demultiplexer 15, the result registers 8, 9 and the digital multiplexer 17 takes place here via a control logic 5 ′′.
  • FIG. 6 shows a circuit for generating an opposite signal.
  • an input signal U N i on the one hand is guided on a non-illustrated input of an analog multiplexer, while on the other hand, the input signal U N i via an analog inverter 18 to the analog multiplexer, not shown, as an inverted input signal U N 'i is supplied.
  • the evaluation device receives via the data output 19, which, for. B. can be implemented in the form of a serial interface or a data bus, digital signals, which are obtained from the analog input signals i, ... and N '..., which are provided by Sensofen, for example pressure sensors.
  • the evaluation device cannot assign any signal errors that falsify the digital signals to an error source, e.g. B. Errors in the analog-to-digital converter 1, since the evaluation device receives only the superimposition of the digital signals with all errors occurring on the signal path as an input signal. As errors such. B. Inaccuracies of the sensors or static errors of the analog-Z digital converters 1, 2 are indicated. see.
  • the static errors of the analog-Z-digital converters 1, 2 are combined to form an overall error, which is placed around the ideal transmission curve 20 in the form of an error band, represented by the deviations + x LSB and -x LSB in FIG. 2. If, for example, it is assumed that only static errors in the analog-Z-digital converters 1, 2 and inaccuracies in the sensors can be present, suitable measures, e.g. B. addition, from the static errors and the inaccuracies around the ideal transmission curve 20, a tolerance range is defined, which is suitable for the detection of a signal error. With this procedure, however, all signals that are within the tolerance range count as error-free values.
  • an analog-Z-digital converter error is only recognized in a sensor without deviation if it exceeds at least the tolerance of the analog-Z-digital converter and that of the sensor.
  • an analog-to-digital converter error is detected earlier, since this means that the remaining tolerance range is narrower compared to a sensor without deviation.
  • the circuit arrangement described in FIG. 1 is completely redundant and, as described above, is spatially separated by the choice of the layout.
  • the input signals and their redundant signals can neither in the analog multiplexers 3, 4, nor in the analog-Z digital converters 1, 2 and in the result registers 8, 9 due to an error in the (common) address logic of the control logic 5 affect.
  • the digital multiplexers 6, 7 it is different, since the signals from the result registers 8, 9 on a data output, for. B. data bus, serial interface, etc., can be placed. This is done e.g. B. by time windows in which a signal is transmitted in a first time window and the signal redundant to the signal is transmitted in a second time window.
  • the digital multiplexers 6, 7 were spatially separated and interconnected with “tristate” outputs.
  • the address logic must be designed in such a way that, even in the event of errors in the address logic, one signal and the one that is redundant to this signal is never redundant Signal can be superimposed in one and the same time window.
  • Multiplexer is stationary (e.g. due to sticking errors in the control signals)
  • a test of an analog-Z-digital converter core is described below. If you consider only one analog Z-digital converter on its own, that is, only its core, you can do without a redundant version if you modify the individual analog Z-digital converter core accordingly.
  • a continuous analog-to-digital converter test inserted during normal operation can be provided, e.g. B. the stimulation by a digital-ZAnalog converter or a ramp and a corresponding evaluation. This method is known per se from DE-A 19912766 (P 9541).
  • the multiplex structures are simulated for operation with a single analog-to-digital converter. If you consider the entire analog ZDigital interface compared to the test of only one analog ZDigital converter, the above concept is not sufficient. 3 therefore shows "an arrangement with only one analog-to-digital converter 10, the multiplex structures being designed such that in the event of a fault they behave similarly to the spatially separated analog multiplexers 3, 4 (FIG. 1).
  • the basic idea is the division into an area which still consists of two spatially separate analog multiplexers 11, 12 and a (2 to 1) analog multiplexer 13 which switches the separate outputs of the analog multiplexers 11, 12 to a common signal by active monitoring it is ensured that the (2 to 1) analog multiplexer 13 and a (2 to 1) digital multiplexer 14 function properly.
  • a signal test is created via the first analog multiplexer 3, a signal test via the second ' analog multiplexer 4. Both signals must be clearly distinguishable from one another, so test' is not limited to the inversion of the test.
  • the two test signals must not each consist of a static value (e.g. 2.5 V and 1.25 V), but corresponding sequences of values must be created one after the other as a test.
  • the analog-to-digital converter 10 core
  • FIG. 5 shows the circuit arrangement of a second embodiment.
  • the main signal N differs from the redundancy signal Ni ', that is to say these signals do not correspond to one another as is customary when processing redundant signals. Distinctness can be brought about either by an offset level and Z or by a characteristic curve which is characteristic of each channel and is known to the circuit.
  • the main signal and the redundancy signal are linear functions with the opposite sign of the slope.
  • the signals to be converted in the analog / digital converter 10 which z. B. pressure sensor signals, yaw rate sensor signals, current values of PWM valves (PWM: pulse width modulation), etc., are fed in opposite directions to the input of the analog-Z-digital converter 10.
  • PWM pulse width modulation
  • 4 shows the voltages (here at the input of the analog-Z-digital converter 10) of the two mutually redundant signals Ni and N x 'as a function of the signal to be measured.
  • the opposite direction ensures that a short circuit between mutually redundant signals is recognized at any point in the signal paths (or a corresponding logic error with respect to the multiplexers). This applies to the entire signal chain, e.g. B. into a processor core. A short circuit is only not recognized if the corresponding voltage levels are exactly in the middle range. The values then measured are still correct. However, the short circuit is recognized at the latest when the device is switched off (e.g. PWM valves).
  • the redundant measurement also checks the analog-to-digital converter 10 used in the voltage range used in each case, in which the input variables move.
  • the mutually redundant signals are measured via the same analog-to-digital converter 10, but at different points on the transmission curve. This means that one signal + x LSB can be located away from the ideal transmission curve 20 (FIG. 2), and the signal -x LSB that is redundant to it, or vice versa.
  • error monitoring exactly the same applies same considerations as for the version described above with two analog Z-digital converters. The quality of the monitoring of the analog-to-digital converter or converters is thus the same for both methods.
  • an analog inverter 18 can alternatively be provided at an input of the analog multiplexer 16 in order to generate an opposing signal.
  • a circuit suitable for this is shown in FIG. 6. In this way, error monitoring can be carried out for the analog-to-digital converter 10 including the multiplexer.
  • programmable or switchable static signals e.g. B. by a voltage divider. They are designed dynamically.
  • One solution to the problem described above, for example, is to design the bandgap voltage to be programmable, namely switchable between U REF Z2 and U EF Z4 level. It must then be switched to U REF Z4 level at regular intervals, and the two yaw rate signals must be checked, both of which must then supply a voltage level of U REF Z2 at rest. It is important with this solution that the bandgap voltage must be switched spatially separate from the analog multiplexer. In addition, no other voltage of approximately U REF Z2 level should be laid near the analog multiplexer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur fehlerabgesichertenAnalog-/Digital-Umwandlung von N analogen Eingangssignalen Ni in einerder Anzahl N entsprechende Anzahl von digitalen Ausgangssignalen mitgenau einem Analog-/Digital-Wandler (10), wobei N >= 1 ist, wobei weiterhin N´ weitere Redundanzeingänge N´i vorgesehen sind, die insbesondere der Anzahl N entsprechen, und welche dem besagten Analog-/Digital-Wandler (10) zugeführt werden, wobei die N und die N´ Eingänge einem oder mehreren Analogmultiplexer/n (3, 4, 11, 12, 16) zugeführt werden, und wobei die Schaltungsanordnung eine Fehlerüberprüfungsfunktionalität besitzt, wobei jedes Eingangssignal Ni zu dem entsprechenden Redundanzsignal N´i gegenläufig ist. Des weiteren betrifft die Erfindung die Verwendung der Schaltungsanordnung in elektronischen Kraftfahrzeugsteuergeräten mit Blockierschutzfunktion.

Description

Elektronische Schaltungsanordnung zur fehlerabgesicherten Analog-/Digital-Umwandlung von Signalen
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur fehlerabgesicherten Analog-/Digital-Umwandlung gemäß Oberbegriff von Anspruch 1.
Es ist bekannt, zur Verbesserung der allgemeinen Betriebsicherheit von Schaltungsanordnungen für besagte Steuergeräte einzelne, für die Funktion besonders wesentliche Schaltungsteile redundant oder teilredundant auszuführen. Im einfachsten Fall wird die gesamte Schaltung vollredundant ausgeführt, also dupliziert, und einer mehr oder weniger stark ausgeprägten räumlichen/physikalischen Trennung unterzogen, so dass Fehler möglichst nur einen der duplizierten Schaltungsteile betreffen. Nachteil dieser Vorgehensweise ist, dass sich häufig der Kostenaufwand, der Platzbedarf und der Stromverbrauch ebenfalls verdoppelt. Zur Verarbeitung sicherheitskritischer Signale werden üblicherweise aus Gründen der Redundanz zwei Analog-/Digital-Wandler eingesetzt. Unter einem Analog-/Digital-Wandler wird nachfolgend die gesamte Analog/Digital-Schnittsteile gezählt, d. h. inklusive Ana- log-Multiplexer am Eingang sowie Ergebnis-Registern und (Digital-) Multiplexer am Ausgang des Analog-/Digital-Wandlers .
Aufgabe der vorliegenden Erfindung ist es, eine kostengünstige Schaltungsanordnung zur Analog-/Digital-Wandlung bereitzustellen, welche durch die Verwendung nur eines Analog- /Digital-Wandlers in Verbindung mit einer Fehlerüberwachung auftretenden Fehler sicher erkennt.
Diese Aufgabe wird durch eine Schaltungsanordnung gemäß An- spruch 1 gelöst.
Die Erfindung wird nun an Hand der Figuren näher erläutert. Bevorzugte Ausführungsformen ergeben sich aus der Figurenbeschreibung und den Unteransprüchen.
Es zeigen:
Fig. 1 eine an sich bekannte Anordnung mit zwei Analog- /Digital-Wandlern,
Fig. 2 eine Übertragungskurve eines Analog-ZDigital- Wandlers,
Fig. 3 eine Nachbildung der Multiplex-Strukturen für den Betrieb mit einem einzigen Analog-ZDigital- Wandler,
Fig. 4 eine Darstellung von gegenläufigen Signalen,
Fig. 5 eine Anordnung mit gegenläufigen, redundanten, Signalen über einen einzigen Analog-ZDigital-Wandler und
Fig. 6 eine Schaltung zur Erzeugung eines gegenläufigen Signals.
Fig. 1 zeigt das Blockschaltbild einer an sich bekannten Anordnung mit zwei Analog-ZDigital-Wandlern 1, 2. Hierbei werden Signale Ni, ... über einen Analogmultiplexer 3 einem Analog-ZDigital-Wandler 1 zur Verarbeitung zugeführt. Einem weiteren Analog-ZDigital-Wandler 2 werden die dazu redundan- ten Signale N'i, ... über einen Analogmultiplexer 4 zugeführt. Die gestrichelte Linie soll andeuten, dass die beiden Analog-ZDigital-Wandler 1, 2 räumlich (Layout) getrennt sein müssen, damit sie unabhängig voneinander funktionieren. Die Ausgangssignale der Analog-ZDigital-Wandler 1, 2 werden an einen Demultiplexer 15 übergeben und anschließend in Ergebnis-Registern 8, 9 gespeichert. Die Ergebnis-Register 8, 9 sind mit Digitalmultiplexern 6, 7 verbunden, welche die Ausgangssignale über einen Datenausgang 19 an eine nicht abgebildete Auswerteeinrichtung weiterleiten. Die Ansteuerung der Analogmultiplexer 3, 4, der Analog-ZDigital-Wandler 1, 2, des Demultiplexers 15, der Ergebnis-Register 8, 9 und der Digitalmultiplexer 6, 7 erfolgt hierbei über eine Ansteuerlogik 5. Als weiteres Eingangssignal liegt an den Analogmul- tiplexern 3, 4 ein mit BANDGAP bezeichnetes statisches Signal an, welches unabhängig von der Referenzspannung des Ana- log-ZDigital-Wandlers erzeugt wird. Durch die Überwachung eines solchen statischen Signals können Fehler an der Referenzspannung entdeckt werden.
In Fig. 2 ist die ideale Übertragungskurve 20 eines Analog- ZDigital-Wandlers dargestellt, wobei aus Gründen der Übersichtlichkeit die Treppenstufen nicht eingezeichnet sind. Hierbei ist auf der Abszisse die analoge Eingansspannung Uin, und auf der Ordinate der digitale Ausgang OUT des Analog- ZDigital-Wandlers aufgetragen. Um die ideale Übertragungskurve 20 befindet sich ein Fehlerband, dargestellt durch die Abweichungen +x LSB und -x LSB von der idealen Übertragungskurve 20.
Fig. 3 stellt eine erste erfindungsgemäße Schaltungsanordnung unter Verwendung von lediglich einem Analog-ZDigital- Wandler dar. Im folgenden werden nur die Unterschiede zu der Fig. 1 beschrieben. An den Analogmultiplexern 11, 12 liegen wiederum Signale i, ... bzw. Signale N'i, ..., sowie das statische Signal BANDGAP an. Über zusätzliche Eingänge an den Analogmultiplexern 11, 12 sind weiterhin Testsignale Test und Test ' angeschlossen. Die Ausgänge der Analogmultiplexer 11, 12 sind mit einem (2 zu 1) -Analogmultiplexer 13 verbunden, dessen Ausgang an einen Analog-ZDigital-Wandler 10 angeschlossen ist. Der Ausgang des Analog-ZDigital- Wandlers 10 ist mit Demultiplexer 15 mit nachgeschalteten Ergebnis-Registern 8, 9 und Digital ultiplexern 6, 7 verbunden. Die Signaldaten an den Ausgängen der Digitalmultiplexer β, 7 werden über einen (2 zu 1) -Digitalmultiplexer 14 auf den Datenausgang 19 geschaltet. Die Ansteuerung der Analogmultiplexer 11, 12, des (2 zu 1) -Analogmultiplexers 13, des Analog-ZDigital-Wandlers 10, des Demultiplxers 15, der Ergebnis-Register 8, 9, der Digitalmultiplexer 6, 7 und des (2 zu 1) -Digitalmultiplexers 14 erfolgt hierbei über eine Ansteuerlogik 5' .
In Fig. 4 sind gegenläufige Signale UNi, UN'i dargestellt, welche an dem in Fig. 3 beschriebenen Analog-ZDigital- Wandler 10 als Einganssignale anliegen. Auf der Abszisse ist das zu messende Signal, z. B. ein Druck oder ein Strom, und auf der Ordinate ist die EingangsSpannung U eines Analog- ZDigital-Wandlers aufgetragen.
Fig. 5 zeigt eine weitere erfindungsgemäße Schaltungsanordnung. An einem Analogmultiplexer 16 liegen Eingangssignale Ni, ..., 'i, ... und das statische Signal BANDGAP an. Der Ausgang des Analogmultiplexers 16 ist mit dem Analog- ZDigital-Wandler 10 verbunden, dessen Ausgang wiederum über den Demultiplexer 15 mit den nachgeschalteten Ergebnis- Registern 8, 9 verbunden ist. Die Ausgänge der Ergebnis- Register 8, 9 sind mit einem Digitalmultiplexer 17 verbunden, welcher Ausgangssignale über den Datenausgang 19 an eine nicht dargestellte Auswerteeinrichtung übergibt. Die An- steuerung des Analogmultiplexers 16, des Analog-ZDigital- Wandlers 10, des Demultiplexers 15, der Ergebnis-Register 8, 9 und des Digitalmultiplexers 17 erfolgt hierbei über eine Ansteuerlogik 5' ' .
In Fig. 6 ist eine Schaltung zur Erzeugung eines gegenläufigen Signals dargestellt. Hierbei wird ein Eingangssignal UNi zum einen direkt auf einen nicht dargestellten Eingang eines Analogmultiplexers geführt, während zum anderen das Eingangssignal UNi über einen Analoginverter 18 dem nicht dargestellten Analogmultiplexer als invertiertes Eingangssignal UN'i zugeführt wird.
In bekannten Schaltungsanordnungen gemäß Fig. 1 erhält die nicht dargestellte Auswerteeinrichtung über den Datenausgang 19, welcher z. B. in Form einer seriellen Schnittstelle oder einem Datenbus ausgeführt sein kann, digitale Signale, welche aus den analogen Eingangssignalen i, ... und N' ... gewonnen werden, welche von Sensofen, beispielsweise Drucksensoren, bereitgestellt werden. Die Auswerteeinrichtung kann hierbei eventuelle Signalfehler, welche die digitalen Signale verfälschen, nicht einer Fehlerquelle zuordnen, z. B. Fehler im Analog-ZDigital-Wandler 1, da die Auswerteeinrichtung nur die Überlagerung der digitalen Signale mit allen auf dem Signalweg auftretenden Fehlern als Eingangssignal erhält. Als Fehler werden z. B. Ungenauigkeiten der Sensoren oder statische Fehler der Analog-ZDigital-Wandler 1, 2 ange- sehen. Die statischen Fehler der Analog-ZDigital-Wandler 1, 2 werden hierbei zu einem Gesamtfehler zusammengefasst, welcher in Form eines Fehlerbandes, dargestellt durch die Abweichungen +x LSB und -x LSB in Fig. 2, um die ideale Übertragungskurve 20 gelegt wird. Wird beispielsweise davon ausgegangen, dass nur statische Fehler in den Analog-ZDigital- Wandlern 1, 2 und Ungenauigkeiten in den Sensoren vorliegen können, so kann durch geeignete Maßnahmen, z. B. Addition, aus den statischen Fehlern und den Ungenauigkeiten um die ideale Übertragungskurve 20 ein Toleranzbereich definiert werden, welcher zur Erkennung eines Signalfehlers geeignet ist. Allerdings gelten bei dieser Vorgehensweise alle Signale die innerhalb des Toleranzbereichs liegen als fehlerfreie Werte. Bei der Überlagerung von Fehlern wird bei einem Sensor ohne Abweichung ein Analog-ZDigital-Wandlerfehler erst erkannt, wenn dieser mindestens die Toleranz des Analog- ZDigital-Wandlers und die des Sensors übersteigt. Bei einem Sensor, der seine Toleranz voll ausschöpft, wird ein Analog- ZDigital-Wandlerfehler dagegen früher erkannt, da hierdurch der verbleibende Toleranzbereich im Vergleich zu einem Sensor ohne Abweichung schmaler ist.
Die in Fig. 1 beschriebene Schaltungsanordnung ist vollständig redundant und, wie oben beschrieben, durch die Wahl des Layouts räumlich getrennt aufgebaut. Hierdurch können sich die Eingangssignale und ihre redundanten Signale weder in den Analogmultiplexern 3, 4, noch in den Analog-ZDigital- Wandlern 1, 2 und in den Ergebnis-Registern 8, 9 durch einen Fehler in der (gemeinsamen) Adress-Logik der Ansteuerlogik 5 beeinflussen. Bei den Digitalmultiplexern 6, 7 ist es anders, da die Signale aus den Ergebnis-Registern 8, 9 auf einen Datenausgang, z. B. Datenbus, serielle Schnittstelle, etc., gelegt werden. Dies erfolgt z. B. durch Zeitfenster, in denen in einem ersten Zeitfenster ein Signal, und in einem zweiten Zeitfenster das zu dem Signal redundante Signal übertragen wird. Im Beispiel wurden die Digitalmultiplexer 6, 7 räumlich getrennt und mit „Tristate"-Ausgängen zusammengeschaltet. Durch eine geeignete Kodierung muss die Adress-Logik so ausgelegt werden, dass auch bei Fehlern in der Adress-Logik nie ein Signal und das zu diesem Signal redundante Signal in ein und demselben Zeitfenster aufeinander gelegt werden können.
Neben den beschriebenen Fehlern müssen weitere Fehler betrachtet werden. Unter der Annahme, dass keine Doppelfehler auftreten und auch die Ansteuersignale (z. B. Takt) der beiden Analog-ZDigital-Wandler 1, 2 unabhängig voneinander sind, können Fehler in einem der beiden Analog-ZDigital- Wandler 1, 2 durch die redundante Ausführung erkannt werden. Haft-Fehler (St-at-0, St-at-1, St-at-x, St-at-open) entlang der Signalwege (Die Signale N und 'i werden gemeinsam auf den Datenausgang geführt) werden aufgrund der Redundanz und der räumlichen Trennung erkannt.
Bei den Analog- und Digitalmultiplexer können folgende Fehler auftreten:
1. Multiplexer steht (z. B. wegen Haftfehler der Ansteuersignale)
2. Multiplexer überspringt ein Eingangssignal (statt dessen wird ein anderer Eingang ausgewählt; z. B. wegen Haftfehler der Ansteuersignale)
3. Verkopplung am Analog-Multiplexer : der Wert (Spannung) vom vorangegangenen Eingangssignal wird verwendet Neben der Redundanz und der räumlichen Trennung uss für eine Erkennung dieser Fehler die Unabhängigkeit der Ansteuersignale erfüllt sein. Dies gilt ebenfalls für die Ansteuersignale der Ergebnis-Register.
Im folgenden wird ein Test eines Analog-ZDigital-Wandler- Kerns beschrieben. Betrachtet man nur einen Analog-ZDigital- Wandler für sich alleine, also nur seinen Kern (Core) , so kann auf eine redundante Ausführung verzichten werden, wenn man den einzelnen Analog-ZDigital-Wandler-Kern entsprechend modifiziert. Hierzu kann ein während des normalen Betriebs eingefügter fortlaufender Analog-ZDigital-Wandler-Test vorgesehen werden, z. B. die Stimulierung durch einen Digital- ZAnalog-Wandler oder eine Rampe und eine entsprechende Auswertung. Dieses Verfahren ist aus der DE-A 19912766 (P 9541) an sich bekannt.
In einer ersten Ausführungsform werden die Multiplex- Strukturen für den Betrieb mit einem einzigen Analog- ZDigital-Wandler nachgebildet. Betrachtet man gegenüber dem Test lediglich eines Analog-ZDigital-Wandlers die gesamte Analog-ZDigital-Schnittstelle, dann reicht obiges Konzept nicht aus. Fig. 3 zeigt deshalb "eine Anordnung mit nur einem Analog-ZDigital-Wandler 10, wobei die Multiplex-Strukturen so gestaltet sind, dass sie sich im Fehlerfall ähnlich verhalten wie die räumlich getrennten Analogmultiplexer 3, 4 (Fig. 1) . Grundidee ist die Aufteilung in einen Bereich, der weiterhin aus zwei räumlich getrennten Analogmultiplexern 11, 12 besteht, und einem (2 zu 1) -Analogmultiplexer 13, der die getrennten Ausgänge der Analogmultiplexer 11, 12 auf ein gemeinsames Signal schaltet. Durch eine aktive Überwachung wird sichergestellt, dass der (2 zu 1) -Analogmultiplexer 13 und ein (2 zu 1) -Digitalmultiplexer 14 ordnungsgemäß funktionieren. Hierzu wird über den ersten Analogmultiplexer 3 testweise ein Signal Test angelegt, über den zweiten 'Analogmultiplexer 4 ein Signal Test Beide Signale müssen eindeutig voneinander unterscheidbar sein, Test ' ist also nicht auf die Invertierung von Test beschränkt. Außerdem darf kein anderes Signal vorkommen, dass dauerhaft nicht von Test und Test' zu unterscheiden ist. Notfalls dürfen die beiden Testsignale nicht aus jeweils einem statischen Wert (z. B. 2,5 V und 1,25 V) bestehen, sondern es müssen entsprechende Folgen von Werten nacheinander testweise angelegt werden. Der Analog-ZDigital-Wandler 10 (Core) muss hierbei, wie oben beschrieben, nach wie vor extra getestet werden.
In Fig. 5 ist die Schaltungsanordnung einer zweiten Ausführungsform abgebildet. Hierbei wird durch die Nutzung der z. B. in Fig. 4 dargestellten gegenläufigen, redundanten Signale der komplette zweite Analog-ZDigital-Wandler eingespart und die Analog-ZDigital-Wandler-Prüfung vermieden. Unter einem gegenläufigen Signal wird nach der Erfindung verstanden, wenn sich das Hauptsignal N von dem Redundanzsignal Ni' unterscheidet, also diese Signale wie sonst bei der Verarbeitung von redundanten Signalen üblich sich nicht entsprechen. Eine Unterscheidbarkeit kann entweder durch einen Offset- Pegel undZoder durch eine für jeden Kanal charakteristische, der Schaltung bekannte Kennlinie herbeigeführt werden. Im einfachsten bevorzugten Fall sind Hauptsignal und Redundanzsignal lineare Funktionen mit entgegengesetztem Vorzeichen der Steigung.
Die im Analog-/Digital-Wandler 10 zu wandelnden Signale, welche z. B. Drucksensorsignale, Gierratensensorsignale, Stromwerte von PWM-Ventilen (PWM: Pulsweitenmodulation) usw. sein können, werden dem Eingang des Analog-ZDigital-Wandlers 10 gegenläufig zugeführt. Das heißt insbesondere, ein Signal mit einem niedrigen Spannungspegel korrespondiert mit einem redundanten Signal mit einem hohen Spannungspegel (bei gleichem Wert des zu messenden Signals, z. B. Druck oder Strom), und umgekehrt. Fig. 4 zeigt die Spannungen (hier am Eingang des Analog-ZDigital-Wandlers 10) der beiden zueinander redundanten Signale Ni und Nx' in Abhängigkeit des zu messenden Signals.
Durch die Gegenläufigkeit wird erreicht, dass ein Kurz- schluss zwischen zueinander redundanten Signalen an beliebigen Stellen der Signalwege erkannt wird (bzw. einem entsprechenden Logikfehler bezüglich der Multiplexer) . Dies gilt für die gesamte Signal-Kette, z. B. bis in einen Prozessorkern hinein. Ein Kurzschluss wird lediglich dann nicht erkannt, wenn sich die korrespondierenden Spannungspegel genau im mittleren Bereich befinden. Die dann gemessenen Werte sind aber noch korrekt. Spätestens wenn abgeschaltet wird (z. B. PWM-Ventile) , wird der Kurzschluss jedoch erkannt.
Durch die redundante Messung wird ebenfalls der eingesetzte Analog-ZDigital-Wandler 10 im jeweils verwendeten Spannungsbereich geprüft, in dem sich die Eingangsgrößen bewegen. Die zueinander redundanten Signale werden zwar über den gleichen Analog-ZDigital-Wandler 10 gemessen, allerdings an anderen Stellen der Ubertragungskurve. Damit kann das eine Signal +x LSB von der idealen Übertragungskurve 20 (Fig. 2) entfernt liegen, und das dazu redundante Signal -x LSB, bzw. umgekehrt. Bezüglich der Fehlerüberwachung gelten exakt die gleichen Überlegungen wie für die oben beschriebene Ausführung mit zwei Analog-ZDigital-Wandlern. Damit ist die Qualität der Überwachung des bzw. der Analog-ZDigital-Wandler von beiden Verfahren gleich.
Falls von einem Sensor keine gegenläufigen, redundanten Signale direkt zur Verfügung gestellt werden, kann alternativ an einem Eingang des Analogmultiplexers 16 ein Analoginver- ter 18 vorgesehen werden, um ein gegenläufiges Signal zu erzeugen. Eine hierzu geeignete Schaltung ist in Fig. 6 dargestellt. Hierdurch kann für den Analog-ZDigital-Wandler 10 einschließlich Multiplexer eine Fehlerüberwachung durchgeführt werden.
Eine weitere Möglichkeit, das Hauptsignal vom Redundanzsignal unterscheidbar zu machen wird im folgenden beschrieben: Probleme bei der Fehlererkennung können unter anderem dann entstehen, wenn ein Signal auf einen Ruhepegel geklemmt ist. Sei das Hauptsignal in Ruhe auf 0 V, das dazu redundante Signal auf UREF« Wird nun das Hauptsignal durch einen Fehler fest auf 0 V geklemmt, bzw. ein Logikfehler führt dazu, dass ein statisches Signal von ungefähr 0 V fälschlicherweise auf dieses Hauptsignal gelegt wird (durch einen Analog- oder Digitalmultiplexer) . Wird nun nach beliebiger Zeit, ohne dass die Ruhepegel verlassen werden, das redundante Signal fest auf URE geklemmt, so kann dieses Fehlerbild unter Umständen nicht entdeckt werden.
Bei sogenannten aktiven Signalen, bei denen eine Software eine Aktion vorgibt (Ventile schalten, Druck regeln etc.) und eine Reaktion erwartet, wird die Klemmung redundanter Signale auf ihre Ruhepegel erkannt. Bei sogenannten passiven Signalen, bei denen ein Einfluss von außen lediglich überwacht wird, gilt diese Aussage nicht. Ein Gierratensignal liegt in Ruhe z. B. typischerweise auf halben Pegel von UREF (und damit auch das redundante Gierratensignal) . Bei der Lösung mit nur einem Analog-ZDigital-Wandler reicht unter Umständen ein einfacher Logikfehler aus, um die Bandgap- Spannung (die z. B. ebenfalls auf UREFZ2-Niveau liegt) fälschlicherweise auf beide Gierratensignale zu legen. Bei einem dann auftretenden Ausschlag der Gierrate würde die Auswertung (Software) z. B. auf einen Lenkwinkel- Sensorfehler schließen, da beide Gierratensignale plausible Werte liefern.
Deshalb ist es zweckmäßig, statische Signale programmierbar bzw. umschaltbar auszuführen, z. B. durch einen Spannungsteiler. Damit werden sie dynamisch gestaltet. Als Lösung o- ben beschriebener Problematik bietet es sich beispielsweise an, die Bandgap-Spannung programmierbar zu gestalten, nämlich umschaltbar zwischen UREFZ2- und UEFZ4-Niveau. Es muss dann in regelmäßigen Abständen auf UREFZ4-Niveau umgeschaltet werden, und die beiden Gierratensignale geprüft werden, die dann in Ruhe beide einen Spannungspegel von UREFZ2 liefern müssen. Wichtig bei dieser Lösung ist, dass die Umschaltung der Bandgap-Spannung räumlich getrennt von dem Analogmultiplexer erfolgen muss. Außerdem sollte keine anderweitige Spannung von ungefähr UREFZ2-Niveau in der Nähe des Analogmultiplexers verlegt sein.
Diese Problematik mit statischen Signalen, dass sich z. B. eine Bandgap-Spannung fälschlicherweise auf beide Gierratensignale legt, tritt auch bei der Lösung mit zwei Analog- ZDigital-Wandlern auf. Hierbei ist allerdings ein Doppelfeh- ler notwendig, wobei der erste ein schlafender Fehler ist. Die Wahrscheinlichkeit für ein solches Fehlerbild ist folglich geringer.

Claims

Patentansprüche
1. Schaltungsanordnung zur fehlerabgesicherten Analog- /Digital-Umwandlung von N analogen Eingangssignalen Ni in einer der Anzahl N entsprechende Anzahl von digitalen Ausgangssignalen mit genau einem Analog-ZDigital-Wandler
(10), wobei N >= 1 ist, wobei weiterhin N' weitere Redundanzeingänge N'i vorgesehen sind, die insbesondere der Anzahl N entsprechen, und welche dem besagten Analog- ZDigital-Wandler (10) zugeführt werden, wobei die N und die N' Eingänge einem oder mehreren AnalogmultiplexerZn (3, 4, 11, 12, 16) zugeführt werden, und wobei die Schaltungsanordnung eine Fehlerüberprüfungsfunktionalität besitzt, dadurch gekennzeichnet, dass jedes Eingangssignal Ni zu dem entsprechenden Redundanzsignal 'i gegenläufig ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass mindestens ein Eingangssignal zur Erzeugung eines unterscheidbaren Signals über einen Analogin- verter (18) geführt ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass der Ausgang des Analog-ZDigital-Wandlers (10) einem Demultiplexer (15) zugeführt wird.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass der Ausgang des Demultiplexers (15) zu Eingängen von einem oder mehreren Ergebnis-Registern (8, 9) zur Speicherung von N + N' Digitalworten geführt ist.
5. Schaltungsanordnung nach mindestens einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass es sich bei den analogen Eingangssignalen um gemessene Ströme von Lasttreiberstufen handelt, welche insbesondere zur Ansteue- rung von elektrohydraulischen Ventilen vorgesehen sind.
6. Schaltungsanordnung nach mindestens einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein Prüfmittel vorgesehen ist, mit dem die ordnungsgemäße Funktion des Analog-ZDigital-Wandlers (10) mit einem Rampensignalgenerator und einer Schaltungsanordnung zur Aktivierung eines Testzyklusses geprüft werden kann.
7. Schaltungsanordnung nach mindestens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die gewandelten N + N' Signale einem Multiplexer (17) zugeführt sind, welcher ein Datensignal erzeugt.
8. Schaltungsanordnung nach mindestens einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass ein Mittel zur Variation der Bandgap-Spannung undZoder eine andere von außen vorgebbare Spannung zur Erkennung von Fehlern vorhanden ist.
9. Schaltungsanordnung nach mindestens einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Bandgap- Spannung undZoder eine andere von außen vorgebbare Spannung an den Eingang des Analog-ZDigital-Wandlers (10) zur Fehlererkennung geführt wird.
10. Schaltungsanordnung nach mindestens einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass ein erster und ein zweiter analoger Eingang vorgesehen ist und der erste Eingang mit N Signalen gemeinsam mit einem ersten Testsignal (Test) einem ersten (N zu 1)- Analogmultiplexer (11) zugeführt wird, und die N' Signale des zweiten Eingangs gemeinsam mit einem zweiten Testsignal (Test' ) , welches von dem Testsignal Test unterscheidbar ist, einem zweiten (N' zu 1)- Analogmultiplexer (12) zugeführt werden.
11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, dass die Ausgänge der Analogmultiplexer (11, 12) einem (2 zu 1) -Analogmultiplexer (13) zugeführt werden und der Ausgang des Analog-ZDigital-Wandlers (10) mittels eines Demultiplexers (15) wieder in zweifache Anzahl digitaler Signalkanäle aufgespaltet wird, wobei anschließend über einen (2 zu 1) -Digitalmultiplexer (14) die in zweifacher Anzahl vorhandenen digitalen Signalkanäle auf einen Datenausgang (19) geschaltet werden.
12. Verwendung der Schaltungsanordnung nach mindestens einem der Ansprüche 1 bis 11 in elektronischen Kraftfahrzeugsteuergeräten mit Blockierschutzfunktion, insbesondere in elektronischen Bremssystemen, insbesondere ESP- EHB- oder EMB-Steuergeräten.
PCT/EP2003/004805 2002-05-08 2003-05-08 Elektronische schaltungsanordnung zur fehlerabgesicherten analog-/digital-umwandlung von signalen WO2003096540A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10392545.7T DE10392545B4 (de) 2002-05-08 2003-05-08 Elektronische Schaltungsanordnung zur fehlerabgesicherten Analog-/Digital-Umwandlung von Signalen
US10/513,817 US7135998B2 (en) 2002-05-08 2003-05-08 Electronic circuit arrangement for error-free analog/digital conversion of signals
EP03727448A EP1506616A1 (de) 2002-05-08 2003-05-08 Elektronische schaltungsanordnung zur fehlerabgesicherten analog-/digital-umwandlung von signalen
JP2004504388A JP4354906B2 (ja) 2002-05-08 2003-05-08 エラーのない信号アナログ・デジタル変換のための電子回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10220762.3 2002-05-08
DE10220762 2002-05-08

Publications (1)

Publication Number Publication Date
WO2003096540A1 true WO2003096540A1 (de) 2003-11-20

Family

ID=29413725

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2003/004805 WO2003096540A1 (de) 2002-05-08 2003-05-08 Elektronische schaltungsanordnung zur fehlerabgesicherten analog-/digital-umwandlung von signalen

Country Status (5)

Country Link
US (1) US7135998B2 (de)
EP (1) EP1506616A1 (de)
JP (1) JP4354906B2 (de)
DE (1) DE10392545B4 (de)
WO (1) WO2003096540A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006108848A1 (de) * 2005-04-12 2006-10-19 Robert Bosch Gmbh Wandleranordnung und testverfahren für einen wandler
EP1777824A1 (de) * 2005-10-24 2007-04-25 Robert Bosch Gmbh Parametrischer ADC-Test

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710299B2 (en) * 2007-11-01 2010-05-04 Conexant Systems, Inc. System and method providing channel multiplexing for analog-to-digital conversion
US8174419B2 (en) * 2009-03-31 2012-05-08 Stmicroelectronics S.R.L. Analog-digital converter and corresponding system and method
US8510073B2 (en) * 2009-12-01 2013-08-13 Qualcomm, Incorporated Real-time adaptive hybrid BiST solution for low-cost and low-resource ate production testing of analog-to-digital converters
US8570103B2 (en) 2011-06-16 2013-10-29 Donald C. D. Chang Flexible multi-channel amplifiers via wavefront muxing techniques
CN101931409B (zh) * 2010-08-17 2013-08-14 惠州Tcl移动通信有限公司 一种移动终端及其adc模块的校准装置
US20120064759A1 (en) * 2010-09-09 2012-03-15 Spatial Digital Systems Retractable mobile power device module
US9496886B2 (en) 2011-06-16 2016-11-15 Spatial Digital Systems, Inc. System for processing data streams
DE102012010143B3 (de) 2012-05-24 2013-11-14 Phoenix Contact Gmbh & Co. Kg Analogsignal-Eingangsschaltung mit einer Anzahl von Analogsignal-Erfassungskanälen
US9136857B2 (en) * 2012-07-02 2015-09-15 Ifineon Technologies Ag ADC with sample and hold
US9688647B2 (en) 2013-11-15 2017-06-27 Corning Incorporated Alkylene oxide synthesis
KR102108322B1 (ko) * 2014-02-25 2020-05-28 삼성전자주식회사 이미지 센서에서의 데이터 이송 장치 및 데이터 이송 방법
US20240128961A1 (en) 2022-10-13 2024-04-18 Eve Energy Co., Ltd. Signal conditioning circuit and measurement device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185607A (en) * 1992-01-31 1993-02-09 Motorola, Inc. Method and apparatus for testing an analog to digital converter
EP0714170A2 (de) * 1994-11-25 1996-05-29 Oki Electric Industry Company, Limited Analog-Digital-Wandler mit schreibbarem Ergebnisregister
US5594439A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Diagnosing problems in an electrical system by monitoring changes in nonlinear characteristics
US5659312A (en) * 1996-06-14 1997-08-19 Logicvision, Inc. Method and apparatus for testing digital to analog and analog to digital converters
DE19640937A1 (de) * 1996-10-04 1998-04-09 Bosch Gmbh Robert Verfahren und Vorrichtung zur Überwachung der Meßwerterfassung bei einer Motorsteuerung
DE19705406A1 (de) * 1997-02-13 1998-08-27 Telefunken Microelectron Verfahren zur Umwandlung analoger in digitaler Signale (A/D-Wandlung)
FR2784193A1 (fr) * 1998-10-05 2000-04-07 Texas Instruments France Mecanisme integre permettant une detection de defaillances par test automatique en temps reel pour un convertisseur analogique/numerique
WO2000033465A1 (de) * 1998-12-03 2000-06-08 Continental Teves Ag & Co. Ohg Schaltungsanordnung zum testen eines a/d-wandlers für sicherheitskritische anwendungen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774498A (en) 1987-03-09 1988-09-27 Tektronix, Inc. Analog-to-digital converter with error checking and correction circuits
DE19912766A1 (de) 1998-12-03 2000-06-08 Continental Teves Ag & Co Ohg Schaltungsanordnung mit A/D-Wandler für sicherheitskritische Anwendungen
DE10037737B4 (de) * 2000-08-02 2007-03-22 Siemens Ag Verfahren und Vorrichtung zur sicheren einkanaligen Auswertung von Sensorsignalen
FR2829321B1 (fr) * 2001-09-05 2004-12-24 Crouzet Automatismes Entree analogique pour circuit electronique

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185607A (en) * 1992-01-31 1993-02-09 Motorola, Inc. Method and apparatus for testing an analog to digital converter
US5594439A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Diagnosing problems in an electrical system by monitoring changes in nonlinear characteristics
EP0714170A2 (de) * 1994-11-25 1996-05-29 Oki Electric Industry Company, Limited Analog-Digital-Wandler mit schreibbarem Ergebnisregister
US5659312A (en) * 1996-06-14 1997-08-19 Logicvision, Inc. Method and apparatus for testing digital to analog and analog to digital converters
DE19640937A1 (de) * 1996-10-04 1998-04-09 Bosch Gmbh Robert Verfahren und Vorrichtung zur Überwachung der Meßwerterfassung bei einer Motorsteuerung
DE19705406A1 (de) * 1997-02-13 1998-08-27 Telefunken Microelectron Verfahren zur Umwandlung analoger in digitaler Signale (A/D-Wandlung)
FR2784193A1 (fr) * 1998-10-05 2000-04-07 Texas Instruments France Mecanisme integre permettant une detection de defaillances par test automatique en temps reel pour un convertisseur analogique/numerique
WO2000033465A1 (de) * 1998-12-03 2000-06-08 Continental Teves Ag & Co. Ohg Schaltungsanordnung zum testen eines a/d-wandlers für sicherheitskritische anwendungen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BLANTON R D ET AL: "Properties of the input pattern fault model", COMPUTER DESIGN: VLSI IN COMPUTERS AND PROCESSORS, 1997. ICCD '97. PROCEEDINGS., 1997 IEEE INTERNATIONAL CONFERENCE ON AUSTIN, TX, USA 12-15 OCT. 1997, LOS ALAMITOS, CA, USA,IEEE COMPUT. SOC, US, 12 October 1997 (1997-10-12), pages 372 - 380, XP010251762, ISBN: 0-8186-8206-X *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006108848A1 (de) * 2005-04-12 2006-10-19 Robert Bosch Gmbh Wandleranordnung und testverfahren für einen wandler
EP1777824A1 (de) * 2005-10-24 2007-04-25 Robert Bosch Gmbh Parametrischer ADC-Test

Also Published As

Publication number Publication date
JP2005525038A (ja) 2005-08-18
EP1506616A1 (de) 2005-02-16
US20050190088A1 (en) 2005-09-01
DE10392545A5 (de) 2013-09-19
US7135998B2 (en) 2006-11-14
DE10392545B4 (de) 2018-03-15
JP4354906B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
EP2040957B1 (de) Verfahren und vorrichtung zur plausibilitätskontrolle von messwerten im kraftfahrzeugumfeld
DE102014103556B4 (de) Sensor-Selbstdiagnose unter Einsatz mehrerer Signalwege
EP1923759B1 (de) Verfahren und System zur sicheren Datenübertragung
DE10392545B4 (de) Elektronische Schaltungsanordnung zur fehlerabgesicherten Analog-/Digital-Umwandlung von Signalen
DE10037737B4 (de) Verfahren und Vorrichtung zur sicheren einkanaligen Auswertung von Sensorsignalen
DE102006017302B4 (de) Verfahren und System zur Kontrolle einer Signalübertragung eines elektrischen Pedals
DE10337045A1 (de) In-Betrieb-Test eines Signalpfades
DE102017123615B4 (de) Konfigurierbares Sicherheitsmodul zur Erfassung digitaler oder analoger Eingangs- oder Ausgangssignale
EP2223049B1 (de) Verfahren zur sicheren erfassung mehrerer analoger eingangssignale, analoge eingabeschaltung sowie messsensor und messumformer mit einer derartigen analogen eingabeschaltung
DE102016220197A1 (de) Verfahren zum Verarbeiten von Daten für ein automatisiertes Fahrzeug
DE102006008575B4 (de) Getriebestellvorrichtung, Kraftfahrzeugkomponente und Verfahren zur Herstellung eines Fail-Safe-Zustandes einer Getriebestellvorrichtung
DE102008057474B4 (de) Meßumformer
EP2856649B1 (de) Analogsignal-eingangsschaltung mit einer anzahl von analogsignal-erfassungskanälen
DE10054745B4 (de) Verfahren zur sicheren Übertragung von Sensorsignalen und Vorrichtung zum Ausführen des Verfahrens
DE10041989B4 (de) Fehlertolerante Sensorik
EP2869147A2 (de) Sicherheitsvorrichtung zum mehrkanaligen Verarbeiten eines analogen Eingangssignals
DE102007062974B4 (de) Signalverarbeitungsvorrichtung
DE102006031230B4 (de) Verfahren zur Übertragung von Daten
EP2667267B1 (de) Analogsignal-Ausgangsschaltung mit einer Anzahl von Analogsignal-Ausgabekanälen
EP0694451B1 (de) Fahrzeugsicherungsanordnung
EP3281365B1 (de) Schnittstellenerweiterungseinrichtung für eine netzwerkeinrichtung und verfahren zum betrieb einer schnittstellenerweiterungseinrichtung
DE102019207657B4 (de) Sensormodul, Verfahren zum Bereitstellen eines analogen Sensormodulsignals und Sensorsystem
DE102005001421A1 (de) Datenbustrennschalter und zugehörige Steuergeräteanordnung
DE102005006675B4 (de) Verfahren zur Fehlerkompensation eines Messverstärkers und Computerprogrammprodukt
EP4361651A1 (de) Bedienvorrichtung mit funktionsüberwachung der schaltzustandsdetektion des wenigstens einen zugehörigen, bedienbaren schaltelements, zugehörige verwendung und verfahren

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): DE JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003727448

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2004504388

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10513817

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2003727448

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 2003727448

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2003727448

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 10392545

Country of ref document: DE

Effective date: 20130919