WO2003060981A1 - Procede de getterisation d'impuretes de metaux de transition dans des cristaux de silicium - Google Patents

Procede de getterisation d'impuretes de metaux de transition dans des cristaux de silicium Download PDF

Info

Publication number
WO2003060981A1
WO2003060981A1 PCT/JP2003/000139 JP0300139W WO03060981A1 WO 2003060981 A1 WO2003060981 A1 WO 2003060981A1 JP 0300139 W JP0300139 W JP 0300139W WO 03060981 A1 WO03060981 A1 WO 03060981A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
transition metal
impurities
metal impurities
silicon crystal
Prior art date
Application number
PCT/JP2003/000139
Other languages
English (en)
French (fr)
Inventor
Hiroshi Yoshida
Original Assignee
Japan Science And Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science And Technology Agency filed Critical Japan Science And Technology Agency
Priority to KR1020047010635A priority Critical patent/KR100596701B1/ko
Priority to US10/501,080 priority patent/US7157354B2/en
Priority to EP03701051A priority patent/EP1467405A1/en
Publication of WO2003060981A1 publication Critical patent/WO2003060981A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Definitions

  • the present invention relates to a transition metal such as Co, Ni, Cu, etc., which is dissolved and mixed from a raw material during a silicon single crystal manufacturing process to form a solid solution, or Cu, etc., mixed into a silicon wafer during Cu wiring.
  • the present invention relates to a method for producing a stable silicon semiconductor device without a deep impurity level by inactivating impurities.
  • Silicon semiconductor devices support the current information society through high integration using ultra-fine processing technology. At present, silicon semiconductor devices are required to have higher speed and higher integration, and the contact resistance due to wiring has come to dominate the operation limit of these devices.
  • transition metal impurities especially Co, Ni, or Cu, which are mixed in from the raw materials during the silicon single crystal manufacturing process such as the Czochralski pulling method, are not a problem when the device size is large.
  • the presence of small amounts of transition metal impurities has a significant effect on device quality and yield.
  • Patent Document 1 JP-A-10-303430
  • Patent Document 2 JP 2001-250957 A
  • Patent Document 3 JP 2001-274405 A
  • the present invention relates to a gettering method for ultra-high speed diffusion of silicon in a silicon wafer, and particularly for a transition metal impurity which forms a deep impurity level, in particular, Co, Ni, or Cu for ultra-high speed diffusion at room temperature.
  • Silicon is simultaneously doped with two types of impurities, oxygen (O) and carbon (C), and then annealed to form an impurity complex consisting of C and O and transition metal impurities at specific atomic positions in the silicon crystal.
  • the method is based on a method of fabricating a silicon semiconductor device which is not affected by transition metal impurities by forming a semiconductor.
  • the transition metal impurities can be confined in the impurity complex by utilizing the chemical bond energy by forming the impurity complex, and furthermore, the deep impurity level caused by the transition metal impurity can be electrically inactivated. it can. Therefore, even in the presence of transition metal impurities such as Co, Ni, or Cu mixed during the silicon single crystal manufacturing process, and Cu mixed during Cu wiring, deep impurity levels exist in the band gap. It is possible to manufacture a silicon semiconductor device having no position.
  • the present invention provides a method for gettering transition metal impurities which diffuses ultra-high speed in a silicon crystal and forms a deep impurity level, wherein two types of impurities, oxygen (O) and carbon (C), After co-doping, a transition metal impurity atom and an impurity complex of C and o are precipitated in the silicon crystal by heat annealing, and the transition metal impurity is confined in the silicon crystal.
  • a gettering method for transition metal impurities in a silicon crystal characterized in that ultra-high speed diffusion of transition metal impurities is prevented and deep impurity levels due to the transition metal impurities are electrically inactivated.
  • the present invention provides a method for manufacturing a semiconductor device, comprising the steps of: The gettering method of the transition metal impurities in the silicon crystal described above, wherein the impurities are Co, Ni, or Cu impurities mixed in from the silicon, or Cu impurities mixed in the Cu wiring.
  • the present invention relates to a method in which two types of oxygen (O) and carbon (C), or oxygen (O) are artificially added to a silicon melt during silicon single crystal growth by the Czochralski pulling method. ) And carbon (C) are simultaneously co-doped with the above-mentioned method for gettering transition metal impurities in a silicon crystal. Further, the present invention provides the above-mentioned silicon, wherein two kinds of impurities of oxygen (O) and carbon (C) are artificially co-doped into a silicon wafer by ion implantation of oxygen ions and carbon ions. This is a method for gettering transition metal impurities in the crystal.
  • Transition metal that diffuses very fast through interstitial sites in silicon crystals
  • Co, Ni, or Cu impurities form deep impurity levels in the bandgap, trapping carriers from the acceptors and donors of the p-type silicon n-type silicon crystal, and significantly function as devices. Lower.
  • a deep impurity level due to Cu doping is formed, which increases the resistance (10 ⁇ cm) .
  • Si atoms in the silicon crystal It is evident that it diffuses at an ultra-high speed of about 10 orders of magnitude or more compared to the p-donor impurity in silicon crystal.
  • Figure 1 shows the Si atom and silicon crystal in silicon crystal for comparison. Of donor impurities in silicon The temperature dependence of the coefficients is also shown.
  • FIG. 1 is a graph showing the temperature dependence of the diffusion coefficients of Ni and Cu in a silicon crystal.
  • FIG. 2 is a schematic diagram showing the structure of a C—O impurity complex in a silicon crystal produced by the Czochralski crystal growth method.
  • FIG. 3 is a schematic diagram showing the structure of a Cu—O—C impurity complex in a silicon crystal determined experimentally using the EXAFS method.
  • Fig. 4 shows the deep impurity level of the Cu impurity in the silicon crystal.
  • A The formation of the Cu—O—C impurity complex changes the bonding state in the valence band and the anti-bonding state in the conduction band.
  • FIG. 1 is a graph showing the temperature dependence of the diffusion coefficients of Ni and Cu in a silicon crystal.
  • FIG. 2 is a schematic diagram showing the structure of a C—O impurity complex in a silicon crystal produced by the Czochralski crystal growth method.
  • FIG. 3 is a schematic diagram showing the structure of
  • FIG. 4 is an explanatory diagram showing a relationship in which a deep impurity level in a band gap disappears due to splitting and becomes a Cu—O—C impurity level (b).
  • FIG. 5 is a graph showing the temperature dependence of the diffusion coefficients of Ni and Cu in a silicon crystal after co-doping with C atoms and O atoms and after annealing at 350 ° C. BEST MODE FOR CARRYING OUT THE INVENTION
  • the present invention is characterized in that in a method of gettering transition metal impurities in a silicon crystal, two kinds of impurities, oxygen (o) and carbon (C), are simultaneously doped into silicon and then thermally annealed.
  • two kinds of impurities, oxygen (o) and carbon (C) are simultaneously doped into silicon and then thermally annealed.
  • co-doping a method can be adopted in which oxygen or carbon is put into a silicon melt when silicon crystals are formed by the Czochralski pulling method before forming a wafer.
  • oxygen enters naturally from the air, but its concentration needs to be controlled.
  • the concentration is controlled by artificially co-doping oxygen (o) and carbon (C).
  • oxygen (O) and carbon (C) can be artificially co-doped with silicon by ion implantation.
  • carbon (C) atoms are artificially doped at the Si-substitution position of silicon crystal, the atomic radius of carbon atoms (C) is smaller than the atomic radius of silicon atoms (Si).
  • thermal annealing is performed on the silicon crystal containing the two types of impurities, ie, doped C and o.
  • the thermal annealing is performed, for example, by disposing a silicon wafer in an electric heating furnace, and in a nitrogen gas or argon gas atmosphere, at least 250 ° C., preferably about 35 Q to 500 ° C., for about 10 minutes. Heating is performed for about 2 hours. Due to thermal annealing, as shown in Fig. 2, O atoms in the interstitial position of the silicon bond are in the vicinity of the C atom due to the long-range force strain field by the C atom at the Si substitution position. Come together. The C atom is at the center of the interstitial bond.
  • the transition metal impurity atom is weakly attracted to the C atom by the strain field of the long-range force C atom, and the impurity complex with the o atom collected by thermal annealing around the c atom is formed.
  • an impurity complex of a transition metal and C and O atoms is precipitated at a specific atom position in the silicon crystal.
  • the structure of the impurity complex containing the transition metal was determined using the EXAFS method. As a result, it was found that the structure was as shown in Fig. 3.
  • the specific atomic position is, as shown in FIG. 3, an interstitial position, which is a position around carbon (C), which is strongly bonded to oxygen (O) to form a compound.
  • the transition metal impurities are confined in the impurity complex by the chemical bond energy due to the formation of the complex of the two kinds of impurities, oxygen (O) and carbon (C), and the transition metal impurity, and the 3d orbit of the transition metal and the C atom
  • the deep impurity level is split into a bonding state (in the valence band) and an anti-bonding state (in the conduction band), as described with reference to FIG. It can disappear and be electrically inactivated.
  • the diffusion coefficients of Cu and Ni are measured in this system, as shown in Fig. 5, the diffusion coefficient is reduced by about 8 to 9 digits, and almost no diffusion occurs.
  • Figure 5 also shows the temperature dependence of the diffusion coefficients of Si atoms in silicon crystals and P donor impurities in silicon crystals for comparison.
  • the electrical activity and ultra-high-speed diffusion of transition metal impurities can be controlled by simple thermal annealing in the device manufacturing process. Large effects in energy conservation are expected.
  • the silicon melt was co-doped with oxygen (o) and carbon (C) during crystal growth by the pulling method using a Chiyoklarski puller.
  • a low-resistivity n-type silicon single crystal was obtained in which oxygen (O) and carbon (C) were simultaneously doped by 8 ⁇ 10 18 cm ⁇ 3 so as to have a copper impurity concentration or higher.
  • the electric resistivity of the wafer processed from this single crystal was 1 ⁇ cm.
  • this wafer was doped with 4 ⁇ 10 18 cm ⁇ 3 by ion implantation. Further, the wafer is placed in an electric furnace and heated at 100 ° C, 200 ° C, 300 ° C, 350 ° C, 400 ° C, and 500 ° C for 6 minutes in an argon gas atmosphere. Annealed.
  • the present invention controls electrical activity and ultra-high-speed diffusion of deep transition levels of transition metal impurities such as Co, Ni, or Cu by a simple process in a device manufacturing process in a silicon semiconductor manufacturing process.
  • transition metal impurities such as Co, Ni, or Cu

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

明 細 書 シリコン結晶中の遷移金属不純物のゲッタリング方法 技術分野
本発明は、 シリコン単結晶の製造工程中に原料物質から溶解して混入して固溶 する C o、 N i、 C uなど、 または C u配線時にシリコンウェハに混入する C u などの遷移金属不純物を不活性化して、 深い不純物準位のない安定なシリコン半 導体デバイスを作製する方法に関する。
背景技術
シリコン半導体デバイスは、 超微細加工技術による高集積化により現在の情報 化社会を支えている。 現在、 シリコン半導体デバイスのさらなる高速化と高集積 化が求められ、 配線による接触抵抗がこれらのデバイスの動作の限界を支配する ようになってきた。
高集積シリコン半導体デバイスの配線材料は、 従来、 アルミニウム細線が用い られていた。 しカゝし、 シリコン半導体デバイスの高集積化と超微細化に伴う細線 化による抵抗増大や接触抵抗による発熱がデバイスの寿命を短くし、 高集積化の 妨げとなってきた。 このため、 銅 （C u ) 細線を用いて低抵抗化する技術が開発 され、 実際に一部の C P Uにおいて銅細線が使用されている。
半導体製造プロセスゃリソグラフィー技術を使う配線加工中にシリコンと C u 細線との接触面を通してシリコンデバイス中に拡散により混入する C u原子は、 シリコン結晶のバンドギャップ中に深い不純物準位を作り、 しかも、 超高速で拡 散するため、 シリコン結晶の方々に深い不純物準位が存在して、 キャリア 'キラ 一や絶縁破壊の原因となっている。 このような理由により、 Cu細線を用いたデ バイスの歩留まりが悪いのが現状である。
さらに、 チヨクラルスキー引き上げ法などによるシリコン単結晶製造工程中に 原料物質から混入して固溶する遷移金属不純物、 特に C o、 N i、 または Cuは デバイスのサイズが大きい場合には問題とならないが、 高密度化のために超微細 化されるにしたがって、 少量の遷移金属不純物の存在がデバイスの質と歩留まり に大きく影響を与えているのが現状である。
このため、 デバイス加工するウェハーの中に含まれるキャリアーキラ一となる 遷移金属不純物を除去したり、 デバイス加工に用いる表面から離れた位置に閉じ 込めて熱処理やデバイス加工中に動かないようにする方法、 すなわちゲッタリン グと称される方法が採用されている （例えば、 特許文献 1, 2， 3)。
特許文献 1 特開平 10—303430号公報
特許文献 2 特開 2001— 250957号公報
特許文献 3 特開 2001— 274405号公報
し力 し、 従来の技術では、 超高速で拡散し、 しかも、 深い不純物準位を持つ遷 移金属不純物を完全に無くしてデバイスを作製することは困難であった。 シリコ ン半導体デバイス製造プロセスにおいて、 これらを解決することが、 デバイスの 高集積化と高速化において不可欠の要素となっている。 発明の開示 ' 本発明は、 シリコンウェハ中において超高速拡散し、 しか.も、 深い不純物準位 を作る遷移金属不純物、 特に、 室温で超高速拡散する C o、 N i、 または C uの ゲッタリング方法において、 酸素 （O) および炭素 （C ) の二種類の不純物をシ リコンに同時ドープした後、 熱ァニールすることにより、 シリコン結晶中の特定 の原子位置に Cおよび Oと遷移金属不純物からなる不純物複合体を形成させるこ とにより、 遷移金属不純物の影響を受けないシリコン半導体デバイスを作製する 方法を基本とする。
このように、 不純物複合体を形成することによる化学結合エネルギーを利用し て、 遷移金属不純物を不純物複合体に閉じこめ、 しかも、 遷移金属不純物による 深い不純物準位を電気的に不活性化することができる。 したがって、 シリコン単 結晶製造工程中に混入する C o、 N i、 または C uなどや C u配線時に混入する C uなどの遷移金属不純物の存在する場合においてもバンドギヤップ中に深い不 純物準位の存在しないシリコン半導体デバイスを作製することができる。
すなわち、 本発明は、 シリコン結晶中において超高速拡散し、 しかも、 深い不 純物準位を作る遷移金属不純物のゲッタリング方法において、 酸素 （O ) および 炭素 （C ) の二種類の不純物をシリコンに同時ドープした後、 熱ァニールするこ とにより、 遷移金属不純物原子と Cおよび oとの不純物複合体をシリコン結晶中 に析出させて遷移金属不純物をシリコン結晶中に閉じ込めることにより、 シリコ ン結晶中の遷移金属不純物の超高速拡散を防止し、 かつ遷移金属不純物による深 い不純物準位を電気的に不活性化することを特徴とするシリコン結晶中の遷移金 属不純物のゲッタリング方法である。
また、 本発明は、 遷移金属不純物は、 シリコン単結晶の製造工程中に原料物質 から混入する C o、 N i、 または Cu不純物、 または C u配線時に混入する C u 不純物であることを特徴とする上記のシリコン結晶中の遷移金属不純物のゲッタ リング方法である。
また、 本発明は、 チヨクラルスキー引き上げ法によるシリコン単結晶成長中に シリコン融液に、 自然に酸素 （O) および人為的に炭素 （C) の二種類、 あるい は人為的に酸素 （O) および炭素 （C) の二種類の不純物を同時ドープすること を特徴とする上記のシリコン結晶中の遷移金属不純物のゲッタリング方法である。 また、 本発明は、 酸素イオンおよび炭素イオンをイオン注入することにより、 人為的に酸素 （O) および炭素 （C) の二種類の不純物をシリコンウェハに同時 ドープすることを特徴とする上記のシリコン結晶中の遷移金属不純物のゲッタリ ング方法である。
シリコン結晶中において格子間位置を通って超高速拡散する遷移金属、 特に、
C o、 N i、 または C u不純物はバンドギャップ中に深い不純物準位を形成し、 p型おょぴ n型シリコン結晶のァクセプターやドナーからのキャリアーを捕獲し て、 デバイスとしての機能を著しく低下させる。
例えば、 低抵抗 n型シリコン単結晶からなるゥエーハ （l Q cm) に Cuが拡 散した状態を形成するために C uをイオン注入により 4 X 1 018 c m"3ドープす るとバンドギャップ中に Cuドープによる深い不純物準位が形成され、 高抵抗化 (10ΚΩ cm) する。 また、 Cuや N iの拡散係数を測定すると、 第 1図に示 すように、 シリコン結晶中の S i原子や、 シリコン結晶中の p ドナー不純物と比 較して約 10桁以上の超高速で拡散することが明らかである。 第 1図には、 比較 のためにシリコン結晶中の S i原子およびシリコン結晶中のドナー不純物の拡散 係数の温度依存性も示している。
このことから、 シリコン単結晶中にドープした C uはバンドギャップ中に深い 不純物準位を形成し、 しかも、 超高速で拡散していることが明らかとなった。 実 験からシリコン結晶中の Cu不純物の拡散障壁は 0. 1 8〜0. 35 e Vと極め て浅く室温でも拡散することができることが明らかとなった。 図面の簡単な説明
第 1図は、 シリコン結晶中の N iおよび C uの拡散係数の温度依存性を示すグ ラフである。 第 2図は、 チヨクラルスキー結晶成長法で製造したシリコン結晶に おける C— O不純物複合体の構造を示す模式図である。 第 3図は、 実験的に EX AF S法を用いて決定したシリコン結晶中の C u— O— C不純物複合体の構造を 示す模式図である。 第 4図は、 シリコン結晶中の C u不純物の深い不純物準位 (a) Cu— O— C不純物複合体を形成することにより、 価電子帯中の結合 状態と伝導帯中の反結合状態に分裂して、 バンドギャップ中の深い不純物準位が 消失し、 Cu— O— C不純物準位 （b) となる関係を示す説明図である。 第 5図 は、 C原子および O原子を同時ドープした後、 350°Cで熱ァニールした後の、 シリコン結晶中の N iおよび Cuの拡散係数の温度依存性を示すグラフである。 発明を実施するための最良の形態
本発明は、 シリコン結晶中の遷移金属不純物のゲッタリング法において、 酸素 (o) および炭素 （C) の二種類の不純物をシリコンに同時ドープした後、 熱ァ ニールすることを特徴とする。 同時ドープは、 ウェハを作る前のチヨクラルスキー引上げ法でシリコン結晶を 作るときにシリコン融液の中に酸素や炭素を入れる方法を採用できる。 通常、 酸 素は空気中から自然に入るが、 濃度をコントロールする必要があり、 酸素 （o) および炭素 （C ) を人為的に同時ドープして濃度を制御する。 また、 シリコゥェ ハに対して酸素 （O) および炭素 （C ) をイオン注入により人為的に同時ドープ することができる。 同時ドープした酸素 （O) および炭素 （C ) の濃度は遷移金 属不純物濃度以上、 例えば、 1 0 1 5 C m一3から 1 0 1 9 c m一3程度とすればよレヽ。 シリコン結晶の S i置換位置に人為的に炭素 （C ) 原子をドープすると、 シリ コン原子 （S i ) の原子半径と比べて炭素原子 （C ) の原子半径が小さいため、 長距離力の歪場が形成される。 チヨクラルスキー結晶成長法によりシリコン結晶 中に自然にドープされた酸素 （o) や人為的にドープした酸素 （o) あるいはィ オン注入法により人為的にドープした酸素 （o) はシリコンボンドの格子間位置 に入る。
次に、 ドープされた Cおよび oの二種類の不純物を含むシリコン結晶を熱ァニ ールする。 熱ァニールは、 例えば、 電気加熱炉中にシリコンウェハを配置し、 窒 素ガスやアルゴンガス雰囲気中で 2 5 0 °C以上、 好ましくは 3 5 Q〜 5 0 0 °C程 度、 1 0分〜 2時間程度加熱することにより行う。 熱ァニールにより、 第 2図に 示すように、 シリコンボンドの格子間位置に入った O原子は S i置換位置におけ る C原子による長距離力の歪場のために O原子は C原子の周辺に集まってくる。 C原子は格子間ボンドの中心位置にある。
同時に、 長距離力の C原子の歪場により遷移金属不純物原子を C原子に弱く引 きつけて、 c原子のまわりに熱ァニールにより集めた o原子との不純物複合体を 形成させることにより、 シリコン結晶中の特定の原子位置に遷移金属と C原子お よび O原子との不純物複合体を析出させる。 実験的に E X A F S法を用いて遷移 金属を含む不純物複合体の構造を決定した結果、 第 3図に示すような構造配置を していることが明らかになった。 ここで、 特定の原子位置とは、 第 3図に示すよ うに、 格子間位置であり、 炭素 （C ) の周辺で、 しかも、 酸素 （O ) と強く結合 し、 化合物を作る位置である。
酸素 （O ) および炭素 （C ) の二種類の不純物と遷移金属不純物との複合体形 成による化学結合エネルギ一により不純物複合体に遷移金属不純物を閉じこめ、 しかも、 遷移金属の 3 d軌道と C原子や O原子の p軌道との強い軌道混成により 、 第 4図を用いて説明するように、 結合状態 （価電子帯中） と反結合状態 （伝導 帯中） に分裂して深い不純物準位が消失し、 電気的に不活性化することができる。 この系で C uや N iの拡散係数を測定すると、 第 5図に示すように、 拡散係数 が約 8〜9桁低下し、 ほとんど拡散しなくなつている。 第 5図は、 比較のために シリコン結晶中の S i原子およびシリコン結晶中の Pドナー不純物の拡散係数の 温度依存性も示している。
本発明の方法によれば、 シリコン半導体製造プロセスにおいて、 デバイス製 造過程での簡単な熱ァニールにより、 遷移金属不純物の電気的活性や超高速拡散 を制御することができるので、 シリコン半導体産業にとって高速化 .省エネルギ 一化における大きな効果が期待される。
また、 このような製造プロセス技術の応用は、 シリコン結晶を使った全てのデ バイスの高速化、 高密度化、 省エネルギー化に応用できるので、 その適用範囲が 極めて大きく、 将来のシリコンデバイス製造技術にとつて産業上不可欠な基本技 術要素の一つである。
(実施例）
実施例 1
以下に、 シリコン結晶における酸素 （O) および炭素 （C) の同時ドーピング と熱ァニールによる Cu不純物の拡散防止と深い不純物準位の不活性化について 具体例に基づいて説明する。
チヨクラルスキー引き上げ装置を用いて引き上げ法で結晶成長するときにシリ コン融液に酸素 （o) および炭素 （C) を同時ドープした。 これにより、 酸素 （ O) および炭素 （C) を銅不純物濃度以上になるように 8 X 1018cm- 3同時ド ープした低抵抗 n型シリコン単結晶が得られた。 この単結晶を加工したゥエーハ の電気抵抗率は 1 Ω cmであった。 C u配線時に銅不純物が混入したウェハの状 態と類似の状態とするために、 このウェハに Cuをイオン注入法により 4 X 10 18cm—3ドープした。 さらに、 このウェハを電気炉中に配置し、 アルゴンガス雰 囲気中で、 100°C、 200°C、 300°C、 350°C、 400°C、 500°Cの各 温度で l 6分間熱ァニールした。
熱ァニール後のウェハの電気抵抗率を測ると、 表 1に示すとおり、 350°C以 上でァニールした場合は、 ゥエーハの電気抵抗率の 1 Ω cmとほとんど変わらな かった。 ァニールしない場合 （表 1のァニール温度—） の抵抗率は 8569 Ω cmであった。 このことから、 酸素および炭素を同時にドープし、 比較的低温で 熱ァニールすることにより Cuによる深い不純物準位が消失したことが明らかに なった。 (表 1 )
Figure imgf000011_0001
産業上の利用可能性
本発明は、 シリコン半導体製造プロセスにおいて、 デバイス製造過程での簡単 な処理により、 C o、 N i、 または C uなどの遷移金属不純物の深い不純物準位 による電気的活性や超高速拡散を制御することができるので、 シリコン半導体産 業にとって高速化 '省エネルギー化における大きな効果が期待され、 シリコン半 導体デバイスの高性能化を可能にする。

Claims

請 求 の 範 囲
1. シリコン結晶中において超高速拡散し、 しかも、 深い不純物準位を作る遷移 金属不純物のゲッタリング方法において、 酸素 （o) および炭素 （C) の二種類 の不純物をシリコンに同時ドープした後、 熱ァニーノレすることにより、 遷移金属 不純物原子と Cおよび oとの不純物複合体をシリコン結晶中に析出させて遷移金 属不純物をシリコン結晶中に閉じ込めることにより、 シリコン結晶中の遷移金属 不純物の超高速拡散を防止し、 かつ遷移金属不純物による深い不純物準位を電気 的に不活性化することを特徴とするシリコン結晶中の遷移金属不純物のゲッタリ ング方法。
2. 遷移金属不純物は、 シリ コン単結晶の製造工程中に原料物質から混入する C o、 N i、 または Cu不純物、 または Cu配線時に混入する Cu不純物である ことを特徴とする請求の範囲第 1項記載のシリコン結晶中の遷移金属不純物のゲ' ッタリング方法。
3. チヨクラルスキー引き上げ法によるシリコン単結晶成長中にシリコン融液に、 自然に酸素 （O) および人為的に炭素 （C) の二種類、 あるいは人為的に酸素 (O) および炭素 （C) の二種類の不純物を同時ドープすることを特徴とする請 求の範囲第 1項記載のシリコン結晶中の遷移金属不純物のゲッタリング方法。
4. 酸素イオンおよび炭素イオンをイオン注入することにより、 人為的に酸素 (O) および炭素 （C) の二種類の不純物をシリコンウェハに同時ドープするこ とを特徴とする請求の範囲第 1項記載のシリコン結晶中の遷移金属不純物のゲッ タリング方法。
PCT/JP2003/000139 2002-01-10 2003-01-09 Procede de getterisation d'impuretes de metaux de transition dans des cristaux de silicium WO2003060981A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020047010635A KR100596701B1 (ko) 2002-01-10 2003-01-09 실리콘결정중의 천이금속 불순물의 게터링 방법
US10/501,080 US7157354B2 (en) 2002-01-10 2003-01-09 Method for gettering transition metal impurities in silicon crystal
EP03701051A EP1467405A1 (en) 2002-01-10 2003-01-09 Method for gettering transition metal impurities in silicon crystal

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-003896 2002-01-10
JP2002003896A JP2003209114A (ja) 2002-01-10 2002-01-10 シリコン結晶中の遷移金属不純物のゲッタリング方法

Publications (1)

Publication Number Publication Date
WO2003060981A1 true WO2003060981A1 (fr) 2003-07-24

Family

ID=19190931

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/000139 WO2003060981A1 (fr) 2002-01-10 2003-01-09 Procede de getterisation d'impuretes de metaux de transition dans des cristaux de silicium

Country Status (6)

Country Link
US (1) US7157354B2 (ja)
EP (1) EP1467405A1 (ja)
JP (1) JP2003209114A (ja)
KR (1) KR100596701B1 (ja)
TW (1) TWI232897B (ja)
WO (1) WO2003060981A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4684574B2 (ja) * 2004-04-30 2011-05-18 独立行政法人科学技術振興機構 シリコン結晶中のＣｕ不純物のゲッタリング方法
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP2007220825A (ja) 2006-02-15 2007-08-30 Sumco Corp シリコンウェーハの製造方法
JP2010016169A (ja) * 2008-07-03 2010-01-21 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
CN105098017B (zh) * 2015-08-18 2018-03-06 西安电子科技大学 基于c面蓝宝石衬底上N面黄光LED结构及其制作方法
CN105140365B (zh) * 2015-08-18 2018-03-06 西安电子科技大学 基于c面蓝宝石衬底上Ga极性黄光LED结构及其制作方法
CN105140355A (zh) * 2015-08-18 2015-12-09 西安电子科技大学 基于m面蓝宝石衬底上半极性（11-22）黄光LED材料及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0419044A1 (en) * 1989-08-23 1991-03-27 Shin-Etsu Handotai Company, Limited Single crystal silicon
EP0502471A2 (en) * 1991-03-05 1992-09-09 Fujitsu Limited Intrinsic gettering of a silicon substrate
JPH1041311A (ja) * 1996-07-18 1998-02-13 Sony Corp エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JPH11204534A (ja) * 1998-01-14 1999-07-30 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハの製造方法
US20010012686A1 (en) * 2000-02-04 2001-08-09 Nec Corporation, Semiconductor device and fabricating method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998005063A1 (fr) * 1996-07-29 1998-02-05 Sumitomo Sitix Corporation Plaquette epitaxiale en silicium et son procede de fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0419044A1 (en) * 1989-08-23 1991-03-27 Shin-Etsu Handotai Company, Limited Single crystal silicon
EP0502471A2 (en) * 1991-03-05 1992-09-09 Fujitsu Limited Intrinsic gettering of a silicon substrate
JPH1041311A (ja) * 1996-07-18 1998-02-13 Sony Corp エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JPH11204534A (ja) * 1998-01-14 1999-07-30 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハの製造方法
US20010012686A1 (en) * 2000-02-04 2001-08-09 Nec Corporation, Semiconductor device and fabricating method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MADDALON-VINANTE C. ET AL.: "On the origin of internal gettering suppression in low carbon CZ silicon, by rapid thermal annealing", JOURNAL OF ELECTROCHEMICAL SOCIETY, vol. 142, no. 2, February 1995 (1995-02-01), pages 560 - 564, XP002966302 *

Also Published As

Publication number Publication date
JP2003209114A (ja) 2003-07-25
US7157354B2 (en) 2007-01-02
TWI232897B (en) 2005-05-21
KR20040076882A (ko) 2004-09-03
US20050090079A1 (en) 2005-04-28
EP1467405A1 (en) 2004-10-13
TW200301786A (en) 2003-07-16
KR100596701B1 (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
Périchaud Gettering of impurities in solar silicon
CN104781918B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR100877771B1 (ko) 실리콘 웨이퍼 및 그 제조방법
US20080197454A1 (en) Method and system for removing impurities from low-grade crystalline silicon wafers
EP2006894A9 (en) Semiconductor device and process for producing the same
JP5103745B2 (ja) 高周波ダイオードおよびその製造方法
WO2003060981A1 (fr) Procede de getterisation d'impuretes de metaux de transition dans des cristaux de silicium
JP2006165061A (ja) Ｓｏｉウェーハの製造方法
JPH09139511A (ja) 半導体装置及びその製造方法
TWI313035B (ja)
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
Amri et al. Enhancement of electrical parameters in solar grade monocrystalline silicon by external gettering through sacrificial silicon nanowire layer
EP1298731B1 (en) Simox substrate production process
JP4684574B2 (ja) シリコン結晶中のＣｕ不純物のゲッタリング方法
Utamuradova et al. Electrophysical properties of Silicon doped by Nickel impurity using Diffusion method
JP4151876B2 (ja) シリコンウェーハの製造方法
Stallhofer Why are silicon wafers as thick as they are?
JPH02237033A (ja) 半導体基板の製造方法
US20040146722A1 (en) Semiconductor material and method for enhancing solubility of a dopant therein
Mahajan The role of materials science in the evolution of microelectronics
CN118231239A (zh) 半导体结构的制备方法及半导体装置
Misiuk Uniform Stress Effect on Nucleation of Oxygen Precipitates in Czochralski Grown Silicon
Christensen Dopant diffusion in silicon and silicon germanium.
JP2017157812A (ja) ウェハの熱処理方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020047010635

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003701051

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2003701051

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10501080

Country of ref document: US

WWW Wipo information: withdrawn in national office

Ref document number: 2003701051

Country of ref document: EP