WO2003055125A1 - Dispositif a circuit de detection de signal synchrone pour systeme de communication ofdm et procede de detection pour detecter le signal synchrone de ce dispositif - Google Patents

Description

同步信号检测电路装置

及其该装置检测同步信号的检测方法 技术领域

本发明 涉及一种 OFDM(Orthogonal Frequency Division Multiplexing)通信系统中的同步信号检测电路装置及该装置检测同 步信号的检测方法。 背景技术

同步信号的检测是无线通信系统的一个重要组成部分。 对接 收信号进行自相关运算是一种传统的同步检测方法。 利用自相关 运算检测同步信号的主要问题是电路规模及功耗大。 然而， 针对 这一问题目前尚

路。 发明内容

本发明所要解决的问题是提供一种装置， 该装置可以利用同 步信号中的特征信号重复出现的特点并利用互相关运算器检测接 收信号中的特征信号， 以其互相关运算器和相关峰值检出器的运 作实现同步信号的检测。 籍此， 本发明所要解决问题的主要技术 方案是： 提供一种同步信号检测电路装置， 至少包括一互相关运 算器、 一相关峰值检出器， 其中， 所述互相关运算器是由输入信 号与特征码信号作互相关运算的互相关运算器、 所述相关峰值检 出器是接收所述互相关运算器输出的互相关信号与预先设定的门 阀电压进行比较后通过对相邻峰值的时间间隔的判定，检测出同步 头的相关峰值运算器， 且所述的互相关运算器其信号输出端与所 述的相关峰值运算器的信号输入端相连接。 并且本发明还提供了 一种利用该装置检测同步信号的检测方法， 以此方法中的若干个 算式至少可以获得短、 长特征码的精确量化值， 从而确定同步头 信号。 值此， 较之自相关运算检测同步信号的装置和这样的装置 检测同步信号的方法， 本发明所具有的实质性特点和显著的特点 是显而易见的： 利用结构简单的装置实现同步信号的检测， 利用 对经该装置输入、 输出信号的特殊定义和算法得出具有普遍意义 的精确化量值。 附图说明

图 1是本发明涉及的同步信号检测电路装置的结构示意图； 图 2是本发明涉及的同步信号检测电路装置一个实施例； 图 3是同步信号检测器相关峰值输出示意图；

图 4是短特征码实部互相关运算的数模混合电路结构示意 图；

图 5是短特征码实部互相关运算的数字电路结构示意图图； 图表 1是量化前的短特征码 Short Symbol值；

图表 2是量化后的短特征码 Short Symbol量化值；

图表 3是量化前的长特征码 Long Symbol值；

图表 4是量化后的长特征码 Long Symbol量化值。 具体实施方式

由图 1 及其它附图、 诸图表， 本发明涉及一种同步信号检测 电路装置， 该装置至少包括一互相关运算器、 一相关峰值检出 器， 其中， 所述互相关运算器是由输入采样信号与特征码信号作 互相关运算的互相关运算器， 所述相关峰值检出器是接收所述互 相关运算器输出的互相关信号与预先设定的门阀电压进行比较后 检测出同步头的相关峰值运算器， 且所述的互相关运算器其信号 输出端与所述的相关峰值运算器的信号输入端相连接。 并且， 所 述的互相关运算器包括至少一组特征码实部和特征码虛部各自分 别与输入实部或输入虚部做互相关运算的互相关运算电路， 所述 互相关运算电路的输出端分别与至少一组加法电路相连， 所述加 法电路其输入端与平方和运算电路相连， 所述平方和运算电路与 峰值检出器的输入端相连。 并且， 所述的互相关运算器可以是一 种如图 4所示的数模混合互相关运算器， 且由至少一组取样保值 电路、 一组反向运算放大器构成。 并且， 所述的互相关运算器可 以是一种如图 5所示的数字互相关运算器，且由至少一组十六个并 行数字开关 SWBankl、 一组用于控制十六个并行数字开关的十六 位移位寄存器 SR，一组由并行数字开关 SWBankl控制并且与输入 信号连接的复数位寄存器组 RegBank,—组用于实现取值为 0, 1， -1 的特征码与输入信号相乘运算的十六级移位寄存器对 (Cx0， Cxi, x 为 0至 15 的整数值)，一组与加法器连接的由移位寄存器对 (CxO, Cxi)控制的开关 SWBank2,—组与控制开关 SWBank2连接的加法 器 ADDB构成，并且用于控制十六个并行数字开关 SWBankl的十 六位移位寄存器 SR的初始状态可设为 1000000000000000; 用于 实现取值为 0， 1， -1的特征码与输入信号相乘运算的十六级 2比特 移位寄存器对 (CxO, Cxi)的初始状态可设为 （ 0， 0 ) ( 1, 0) ( 0， 0) (0, 0) (0, 0) ( 1, 0) (0, 0) (0, 0) ( 1, 0) (0, 0) (0， 1 ) (0, 1) (0, 1) (0, 0) (1, 0) (0, 0) ,并且移位寄存器 SR 及移位寄存器对的移位动作由与输入信号具有相同频率的时钟信 号进行控制。 同时， 利用所述的装置其检测同步信号的检测方 法， 该方法包括对互相关运算器、 相关峰值检出器中的特征码、 特征码与输入采样信号、 输入模拟信号与采样保持器输出模拟信 号及相关峰值、 同步头的算式处理步骤， 其中， 同步头信号的算 式是： s(t) = (1) ；

式中， S(t)为同步信号且由 Μ个特征信号组成， 。为表示信道衰减 系数的一个常数， 为特征码信号， 可以是实数或复数信号， Ν 为特征码信号码元的个数； 特征码信号由 Ν个码元组成且算式 是：

C( =∑c,.(^- r) (2)

式中， _{C W}代表长度为 T的一个码元；

特征信号的码元与采样信号的算式是：

一

CO?( ） = (/")C(/«-it)

式中， 为接受到的信号的复数采样值， _w)为码元的共轭值， Re{ },Im{ }表示复数的实部和虛部；

并且， 所述特征码信号分为短特征码信号和长特征码信号， 所述 短特征码信号的复数的实部和虛部其量化处理式分别是：

1 Re(C,.}> 0.075

e{C,.} = 0 -0.075 <Rel{C_;} < 0.075 , i = 0， 1， 2 15 (4)

-1 Re{C,.} < -0.075 Im{C,. } = 0， 1， 2' 15 (5)

所述长特征码信号的复数的实部和虛部其量化处理式分别是:

1 Re{C,.}> 0.080

Re{C,} = <! 0 - 0.080 < Re{C, } < 0.080： i = 0， 1， 2· ■32 (6)

一 1 Re{C, }< -0.080

Im{C, } 0， 1， 2· ■32 (7)

并且， 所述短特征码信号的实部与输入采样信号的互相关运算式 疋：

^Re {s(m)} Re {C(m - k)} = a{SH\ 0 + SHU + SH12- SHI - SH5 - SH8 - .SH14} (⁸) °

另外， 所述的同步头信号是一种能够被连续检测到峰值的且 相邻峰值之间的间隔与算式算出的间隔长度相一致的由相关峰值 检出器检测出的同步头信号。

图 1 所表示的是互相关运算器与相关峰值检出器之间的结构 关系， 显然， 如何检测到同步信号取决于相关峰值检出器的前端 输出信号， 其工作原理亦可由图 4或图 5 示之。 如果说接收到的 无线信号中的同步信号 是由 M个特征信号组成的话， 那么通 过算式 （ 1 ) 、 算式 （2) 即可算出同步信号及特征信号的值。 并 且， 在算式 2中码元 _c,可以取实数值或复数值。 当 为非整数时， 为了简化电路的复杂性， 可以根据实际需要进行量化处理。 当 然， 对接收信号采样后， 与特征信号的码元进行如算式 （3 ) 所示 的互相关运算， 即可得到如图 3 所示的具有相关峰值的输出信号, 其相关峰值的时间间隔为 N_x r。 对于互相关运算器输出的互相关 信号，相关峰值检出器通过预先设置的门阀电压检出具有较高电压 的相关输出信号。 由于同步信号的相关输出中包含有相邻峰值间 隔时间为 NT的 N个相关峰值， 因此通过判断相关输出信号中的 相邻峰值的间隔时间及峰值的个数， 就可以判定接收到的信号是 否含有同步头信号。

基于 IEEE802.11a或 HiperLAN2标准的宽带无线局域网假定 的同步信号由 10 个长度为 0.8微秒 (16个釆样值)的短特征信号 (Short Symbol)和 2个长度为 1.6微秒 (32个采样值)的长特征信号 (Long Symbol)组成。 参照图表 1 , 现将本发明应用于基于 IEEE802.1 1a或 HiperLAN2 标准的宽带无线局域网 （Broadband Wireless LAN ) 通信系统时，为了简化电路的实现复杂性同时保持 必要的运算精度， 由算式 （4 ) 、 ( 5 ) 即可对图表 1 中的定点小 数码元的实部和虛部进行量化处理。 量化后的结果如图表 2 所 示。 同理， 算式 （6 ) ( 7 ) 是针对图表 3 , 即对每个长特征信号 的定点小数码元的实部和虛部进行量化处理算式， 其量化值如图 表 4所示。 另外， 在算式 （3 ) 中所示的复数互相关运算， 由四项 具有相似结构的实数互相关运算电路组成。 因此， 在说明其互相 关运算电路的设计方法时可以短特征信号的实部与输入信号的实 部的互相关运算为例揭示彼此之间的关系。 算式 （8 ) 可以用图 4 或图 5所示电路加以实现。 图 4所示的是互相关运算数模混合电 路结构， 图中的 SH1至 SH14代表十四个采样保持电路， NAMP1 和 NAMP2代表两个反向运算放大器， 电容器的容量按图中的比 例取值。 当输入模拟信号在动作时钟信号的控制下， 经采样保持电 路后，逐级移位， 采样保持电路的输出模拟信号直接加到多输入加 减运算电路中去， 得到的输出模拟信号由算式 （9)表示。

Aout = ^{smo+ sm l + smi - sm - SHS - SHS一 SHU} ( ⁹ ) 并且， 所述的互相关运算器可以是一种如图 5所示的数字互 相关运算器，且由至少一组十六个并行数字开关 SWBankl、 一组 用于控制十六个并行数字开关的十六位移位寄存器 SR,—组由并 行数字开关 SWBankl控制并且与输入信号连接的复数位寄存器组 RegBank,一组用于实现取值为 0， 1, -1的特征码与输入信号相乘运 算的十六级移位寄存器对 (CxO, Cxi, x为 0至 15的整数值)，一组与 加法器连接的由移位寄存器对 (CxO, Cxi)控制的开关 SWBank2,— 组与控制开关 SWBank2连接的加法器 ADDB构成，并且用于控制 十六个并行数字开关 SWBankl的十六位移位寄存器 SR的初始状 态可设为 1000000000000000; 用于实现取值为 0， 1, -1的特征码与 输入信号相乘运算的十六级 2比特移位寄存器 (CxO, Cxi)的初始状 态可设为 （0,0) ( 1,0) (0,0) (0,0) (0,0) ( 1,0) (0,0) (0,0) ( 1,0) (0,0) (0,1) (0, 1 ) (0， 1) (0,0) (1,0) (0,0) 。 并且移位寄存器 SR及移位寄存器对的移位动作由与输 入信号具有相同频率的时钟信号控制。

以上过程仅介绍了短特征码与输入信号的互相关运算的电路 实现方法， 对于长特征码与输入信号的互相关运算， 只需将上述 整即可利用相似的电路结构实现。

Claims

权利要求

1. 一种同步信号检测电路装置， 至少包括一互相关运算 器、 一相关峰值检出器，

其特征在于 所述互相关运算器是由输入采样信号与特征码 信号作互相关运算的互相关运算器， 所述相关峰值检出器是接收 所述互相关运算器输出的互相关信号与预先设定的门阀电压进行 比较后检测出同步头的相关峰值运算器， 且所述的互相关运算器 其信号输出端与所述的相关峰值运算器的信号输入端相连接。

2. 根据权利要求 1所述的同步信号检测电路装置，

其 特 征 在 于 所述的互相关运算器包括至少一组特征码 实部和特征码虛部各自分别与输入实部或输入虛部^：互相关运算 的互相关运算电路， 所述互相关运算电路的输出端分别与至少一 组加法电路相连， 所述加法电路其输入端与平方和运算电路相 连， 所述平方和运算电路与峰值检出器的输入端相连。

3. 根据权利要求 1或 2所述的同步信号检测电路装置， 其特征在于 所述的互相关运算器是一种数模混合互相关运 算器， 且由至少一组取样保值电路、 一组反向运算放大器构成。

4. 根据权利要求 1或 2所述的同步信号检测电路装置， 其特征在于 所述的互相关运算器是一种对取值仅为 0， -

1， 1 的特征码， 而对输入的模拟信号经 A/D转换后进行互相关运 算的数字互相关运算器， 且由至少一组十六个并行数字开关 SWBankl、 一组用于控制十六个并行数字开关的十六位移位寄存 器 SR，一组由并行数字开关 SWBankl控制并且与输入信号连接的 复数位寄存器组 RegBank,—组用于实现取值为 0, 1， -1 的特征码 与输入信号相乘运算的十六级 2比特移位寄存器对 (CxO, Cxi, x为 0至 15的整数值)，一组与加法器连接的由移位寄存器对控制的开 关 SWBank2,—组与控制开关 SWBank2连接的加法器 ADDB构 成。 并且用于控制十六个并行数字开关 SWBankl的十六位移位寄 存器 SR的初始状态可设为 1000000000000000; 十六级二比特移 位寄存器对 (Cx0， Cxi)的初始状态可设为 （ 0， 0 ) ( 1, 0) (0, 0) (0,0) (0,0) ( 1, 0) (0,0) (0,0) ( 1,0) (0,0) (0, 1) (0,1) (0, 1) (0,0) ( 1,0) (0，0)，并且移位寄存器 SR及移 位寄存器对的移位动作由与输入信号具有相同频率的时钟信号控 制的电路构成。

5. 一种如权利要求 1所述的装置其检测同步信号的检测方 法，

其特征在于 所述方法包括对互相关运算器、 相关峰值检出 器中的特征码、 特征码与输入采样信号、 输入模拟信号与采样保 持器输出模拟信号及相关峰值、 同步头的算式处理步骤， 其中， 同步头信号的算式是： s(t) " ；

式中， S(t)为同步信号且由 M个特征信号组成， "为表示信道衰减 系数的一个常数， 0为特征码信号， 可以是实数或复数信号， N 为特征码信号码元的个数； 特征码信号由 N个码元组成且算式 疋：

式中， 代表长度为 T的一个码元；

特征信号的码元与采样信号的算式是：

= f]{Re{5(m)} + j Im {s{m)} } {Re {C(m -k)}-jlm {C(m -k)}}

(3)

-l

lm{s(m)}l {C(m-k)}

+ {s(m) } Im {C(m ~k)}

式中， ^ )为接受到的信号的复数采样值， 为码元的共轭值, Re{ },Im{ }表示复数的实部和虛部；

并且， 所述特征码信号分为短特征码信号和长特征码信号， 所述 短特征码信号的复数的实部和虛部其量化处理式分别是：

Re{C } .075 , 15 (4)

Im{C,} .075 , (5)

所述长特征码信号的复数的实部和虛部其量化处理式分别是:

1 Re{C, }> 0.080

Re{C,} = 0 - 0.080 < Re{C,. } < 0.080, i = 0， 1， 2 32 (6)

一 1 Re{C, } < -0.080 1 Im{C,.}> 0.080

Im{C,.} = 0 -0.080 < Im{C,.} < 0.080 , i = 0, 1， 2 32 (7)

一 1 Im{C,.} < -0.080

6. 根据权利要求 5所述的检测方法，

其特征在于 所述短特征码信号的实部与输入采样信号 的互相关运算式是：

'ν—¹ o、

∑ Re {s(m}} Re {C(m -k)} = a{SHl 0 + SHU + SH12- SHI - SH5― SHS -SHU} ( 8 ) 。

7. 根据权利要求 5所述的检测方法，

其特征在于 所述的同步头信号是一种能够被连续检测 到峰值的且相邻峰值之间的间隔与算式算出的间隔长度相一致的 由相关峰值检出器检测出的同步头信号。