WO2001058070A1 - Verfahren und vorrichtung zur erzeugung von ovsf-codeworten - Google Patents

Verfahren und vorrichtung zur erzeugung von ovsf-codeworten Download PDF

Info

Publication number
WO2001058070A1
WO2001058070A1 PCT/EP2001/000668 EP0100668W WO0158070A1 WO 2001058070 A1 WO2001058070 A1 WO 2001058070A1 EP 0100668 W EP0100668 W EP 0100668W WO 0158070 A1 WO0158070 A1 WO 0158070A1
Authority
WO
WIPO (PCT)
Prior art keywords
code
word
calculation
ovsf
data
Prior art date
Application number
PCT/EP2001/000668
Other languages
English (en)
French (fr)
Inventor
Markus Doetsch
Peter Jung
Joerg Plechinger
Michael Schneider
Patrick Feyfant
Tideya Kella
Peter Schmidt
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to EP01900474A priority Critical patent/EP1252734A1/de
Priority to US10/203,067 priority patent/US6646579B2/en
Priority to JP2001557213A priority patent/JP2003522473A/ja
Publication of WO2001058070A1 publication Critical patent/WO2001058070A1/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H04J13/12—Generation of orthogonal codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/004—Orthogonal
    • H04J13/0044—OVSF [orthogonal variable spreading factor]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70703—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation using multiple or variable rates

Definitions

  • the invention relates to a device and a method for generating OVSF code words for CDMA methods, in particular in the field of mobile radio technology.
  • CDMA Code Division Multiple Access
  • TDMA Time Division Multiple Access
  • FDMA Frequency Division Multiple Access
  • the CDMA process is clearly a process in which several interlocutors speak in one room, with two interlocutors each speaking in their own language. This is achieved by the use of orthogonal codes with var i ablem spreading factor, so-called OVSF codes.
  • the OVSF codes ensure the orthogonality between different transmissions in a physical transmission channel.
  • the OVSF codes make it possible to transmit data simultaneously over several data channels with different data transmission rates r by using different codes with different spreading factors.
  • the spreading factor is the number of code chips per data symbol.
  • the product of data rate and spreading factor is constant and corresponds to the chip rate of the system, for example 3.84 MHz for UMTS.
  • OVSF codes are periodic codes whose period is the same as
  • OVSF codes are most clearly shown in a code tree structure.
  • the code assignment rule of OVSF codes which ensures the orthogonality between the physical data transmission channels, is that if a branch of the code tree is used for coding, all preceding and subsequent branches in the tree structure are prohibited for further coding. If, for example, the code C 4 , ⁇ of the OVSF code tree shown in FIG. 1 is assigned for coding a channel, are the codes C 2 , ⁇ , C ⁇ , ⁇ , C 8 , ⁇ and C 8/2 blocked until the assigned code C, ⁇ is released again.
  • the invention provides a method for generating an OVSF code word from code tree index data of a specific OVSF code within a predetermined OVSF tree, with a first code tree index data (i) the spreading factor of the OVSF code and a second code tree index data (j ) indicates the position of the OVSF code in the case of OVSF codes with the same spreading factor within the OVSF code tree, the method comprising the following steps: calculating a calculation index as a function of the second code tree index date (j),
  • Buffering the calculated calculation index as a binary data word with several data bits calculating the word width of the binary data word, bit-wise interchanging the data bits of the data word to form a calculation basis, logically linking the calculation base with a number variable to form a link data word, and logically reducing the link data word to generate the OVSF code word.
  • the calculation index is preferably calculated by subtracting the second code tree index data (j) by 1.
  • the calculation base is logically AND-linked with the number variable bit by bit.
  • the linking data word is logically reduced by multi-level XOR linking of adjacent data bits.
  • the number variable is generated by a modulo counter, the modulo basis of which corresponds to the spreading factor of the OVSF code word to be generated.
  • the invention also provides a code word generator for OVSF codes with a buffer device for writing in a calculation index as a binary calculation index data word, a calculation device which bit-by-bit swaps the data bits of the calculation index data word to generate a calculation base, and a counter to generate a number variable , and with a logic circuit which has a plurality of AND gates for the bitwise logical AND combination of the generated number variable with the calculation basis for a combination data word and a plurality of XOR gates for the logical reduction of the formed combination data word to code word chips of the OVSF code word.
  • the code value generator preferably has an input buffer for reading in a first code tree index data Index date (i) and a second code tree index date (j), the first code tree index date (i) the spreading factor of the OVSF code and the second code tree index date (j) the position of the OVSF code at the OVSF -Codes with the same spreading factor within the OVSF code tree.
  • a subtraction device is preferably provided which reduces the second code tree index data (j) by 1 for calculating the calculation index.
  • the counter is a modulo counter, the modulo counting base of which is adjustable.
  • the modulo count base corresponds to the spreading factor of the OVSF code word to be generated.
  • a calculation unit is provided which is used to calculate the data word width of the calculation index data word.
  • the calculated data word width of the calculation index data word is stored in a buffer.
  • an output buffer is provided, in which the code word data bits generated by the logic circuit are buffered in order to form the OVSF code word.
  • the counter is preferably clocked at the code chip frequency.
  • FIG. 2 shows a block diagram of a CDMA transmission device in which the code word generator according to the invention is used for OVSF codes;
  • FIG. 3 shows a preferred embodiment of the code word generator according to the invention for OVSF codes
  • FIG. 4 shows a logic reduction circuit which forms part of the code word generator according to the invention for OVSF codes
  • FIG. 5 shows a flowchart to explain the method according to the invention for generating OVSF code words.
  • the code word generator 1 forms part of a CDMA transmission device.
  • a data source 2 of the CDMA transmission device generates data symbols which are fed to a spreading circuit 4 via a line 3.
  • the spreading circuit 4 is used for oversampling each data bit at an oversampling rate which corresponds to the spreading factor.
  • the spread data are fed via line 5 to a multiplication device 6, in which the spread data are multiplied by the generated OVSF code word present on line 7.
  • the oversampled data bits and the generated OVSF code word bits with the value range ⁇ 0.1 ⁇ are converted or mapped before multiplication to the antipodal value range ⁇ - 1, -! ⁇ .
  • the oversampled data bits and the generated OVSF code word bits are first linked to one another by a logic circuit and then mapped or converted to the antipodal value range ⁇ -l; + lj.
  • the logic circuit is preferably an EXOR logic circuit or an equivalence
  • the coded transmission signal formed in this way is output by the multiplication device 6 to a signal processing circuit 9 via a line 8.
  • the signal conditioning circuit 9 prepares the coded transmission signal for transmission over the transmission channel.
  • the processed transmission signal is emitted by the signal processing circuit 9 via the line 10 for further transmission.
  • a clock generator 11 supplies the spreading circuit 4 and the code word generator 1 via lines 12, 13 with a chip clock signal.
  • the code word generator 1 is present on a signal bus 14 for data exchange with a DSP (digital signal processor) or a microcontroller.
  • DSP digital signal processor
  • the code word generator 1 has two input registers 15, 16, via which data from the bus 14 are read.
  • the input register 16 serves to temporarily store a calculation index as a binary calculation index data word.
  • the data word width N of the calculation mdex data word buffered in the register 16 is stored in the input register 15.
  • the code word generator 1 also contains a calculation device 17 which, in order to generate a calculation basis, interchanges the data bits of the calculation index data word buffered in the register 16 bit by bit.
  • the calculation device 17 reads in the calculation index data word stored in the memory register 16 via data lines 18, the calculation device 17 via lines 19 receives a control signal which indicates the data word width of the calculation index data word.
  • the modulo number base N of a modulo counter 21 is set via control lines 20 in accordance with the data word width of the binary calculation index data word.
  • the modulo counter 21 is supplied with the clock signal via the clock line 13.
  • the modulo counter 21 is connected on the output side via data lines 22 to a logic circuit which consists of a plurality of AND gates 23 and XOR gates 25 connected downstream via lines 24.
  • the AND gates 23 link the output data bit lines 22 of the
  • Modulo counter 21 bit by bit with data bit output lines 26 of the calculation device 17.
  • the calculation basis generated in the calculation device 17 is applied to the output data lines 26.
  • the AND gates 23 link the number variable present on the output lines 22 bit by bit with the calculation base present on the lines 26 to form a logic data word which is logically reduced by the XOR gates 25 to a code word data bit of the OVSF code word.
  • the code word data bits generated bit by bit are stored via lines 26 in an output buffer memory 27, which outputs the generated OVSF code word to the multiplication device 6 via line 7.
  • the OVSF code to be formed is first determined within the code tree structure by means of a code assignment algorithm.
  • the OVSF code C 4 , 3 is to be generated by the code generator 1.
  • the selected OVSF code is determined by its two code tree index data I, j.
  • the first code tree index date i corresponds to the spreading factor of the OVSF code, for example 4, and the second code tree index date j indicates the position of the OVSF code within those OVSF codes that have the same spreading factor within the OVSF Own code tree.
  • a calculation index is determined from the second code tree index data j for further calculation.
  • the calculation index calculated in this way is written into the input register 16 of the code word generator 1 via the bus 14.
  • the data word width of the calculation index N is calculated by forming the dual logarithm of the first code tree index data i. If the OVSF code to be formed is C 4 , 3 and is therefore the first code tree index date i 4 corresponding to the spreading factor and the second code tree index date j corresponding to the position of the OVSF code is 3, the calculated calculation index is 2.
  • the binary Data width N of the calculated calculation index is also 2 and is written into register 15 as calculation index data word width N.
  • the calculation device 17 for generating a calculation phase requires the data word width of the binary calculation index stored in the register 16 in order to selectively interchange the data bits of the calculation index step by step.
  • the calculation basis generated by the calculation device 17 is logically AND-linked bit by bit using a plurality of AND gates to the counting variable formed by the modulo counter 21.
  • the basis of the modulo counter is adjustable and corresponds to the spreading factor.
  • a logic binary logic data word is formed by the AND gates 23 and is supplied to a logic reduction circuit 25 via signal lines 24.
  • the data bits of the link data word which are buffered, for example, in a register 28, are paired starting with the least significant bit LSB using XOR Gate 29, 30, 31, 32 logically XOR linked to form a codeword data bit of the OVSF codeword.
  • the code word data bit formed by the logical reduction reaches an output memory via line 26, in which the code word data bits formed are combined to form the OVSF code word.
  • the pairing of the adjacent data bits of the link data word formed by the logic AND circuit can also begin with the most significant bit MSB.
  • an OVSF code word by the code word generator is shown using an example. If the assignment algorithm specifies the formation of the OVSF code C 4 , 3 with the first code word index date 4 and the second code word index date 3, the calculation index and the word length N of the calculation index are first calculated.
  • the calculation device 17 calculates the calculation basis for 01 by bit-by-bit swapping of the data bits of the calculation index data word.
  • the modulo count basis of the modulo counter 21 is set to the word length N and the counter is initialized to the initial count values 00.
  • the first code word chip bit Codei of the OVSF code word is calculated therefrom by logical reduction using an XOR gate.
  • the counter is then incremented and a new logic data word Tmp is created by a logical AND operation of the Counter calculated with the calculation basis.
  • the next code word chip bit code 2 of the OVSF code word is calculated by logical reduction of the link data word and written into the output register 27.
  • the counter is then incremented again, the logical link data word Tmp is formed and the third code word data bit of the OVSF code word is generated by a logical XOR link.
  • the OVSF code word thus generated by the code word generator 1 according to the invention which is formed from the four generated code word chip bits (Code ⁇ code 4 ), corresponds to the code word prescribed by the code tree shown in FIG. 1.
  • Code word C 43 0101
  • the code word generator 1 according to the invention shown in FIG. 3 is very simple to implement in terms of circuitry, since it only consists of registers 15, 16, a modulo counter 21, several AND gates, several XOR gates and the calculation device 17.
  • the calculation device 17 can be implemented in a simple manner by means of shift registers and simple control logic.
  • FIG. 5 shows a flowchart of the method according to the invention for generating an OVSF code word.
  • a step S1 the code tree index data i, j of the desired OVSF codes are read.
  • the first code tree index date i corresponds to the spreading factor of the OVSF code and the second code word index date j corresponds to the position of the position of the OVSF code.
  • step S2 A calculation index is calculated from the second code tree index data j of the OVSF code by subtraction.
  • the data word width N of the calculation index is also calculated in step S2.
  • the calculation base B is also determined in step S2 by bit-by-bit swapping of the data bits of the calculation index data word.
  • B bit reverse (calculation index, N) The N significant bits of the calculation index are swapped or swapped.
  • step S2 After the calculation basis has been determined in step S2, the modulo basis of the modulo
  • Counter 21 set according to the spreading factor SF of the OVSF code word to be generated, and the modulo counter initialized to the initial count value 0.
  • step S4 the calculation base B formed by the calculation device 17 is linked logically and with the count value of the modulo counter 21.
  • the logic operation is done bit by bit by several logical AND gates.
  • the logical AND link forms a link data word, which is logically reduced in step S5 by a plurality of XOR gates 25 to a code word data bit of the OVSF code word.
  • step S6 the code word data bit formed is written into the output memory 27 and the modulo counter 21 is incremented.
  • step S8 it is checked whether the modulo counter has again reached the initial initialization value 0 and the loop has therefore been run through enough times according to the spreading factor SF of the OVSF code word.
  • step S9 the OVSF code word composed in the output memory 27 from the code word data bits formed is read out and output to the multiplication device 6 via the line 7 shown in FIG. 2.
  • the code word generator for OVSF codes according to the invention can be further simplified in terms of circuitry in that the computing operations carried out by the computing device 17 are carried out by the DSP processor connected to the bus 14.
  • the method according to the invention and the generator according to the invention for generating an OVSF code word can generate the associated OVSF code word from the code tree index data i, j in a quick and reliable manner without circuitry complexity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Codewort-Generator für OVSF-Codes mit einer Zwischenspeichereinrichtung (16) zum Einschreiben eines Berechnungsindexes als binäres Berechnungsindex-Datenwort, einer Berechnungseinrichtung (17), die zur Erzeugung einer Berechnungsbasis (B) die signifikanten Datenbits des Berechnungsindex-Datenwortes bitweise vertauscht, einem Zähler (21) zum Erzeugen einer Zählvariablen (Z) und mit einer Logikschaltung, die mehrere UND-Gatter zur bitweisen UND-Verknüpfung der erzeugten Zählvariablen (Z) mit der Berechnungsbasis (B) zu einem Verknüpfungsdatenwort und mehrere XOR-Gater zur logischen Reduktion des gebildeten Verknüpfungsdatenwortes zu Codewort-Datenbits des OVSF-Codewortes aufweist.

Description

Beschreibung
Verfahren und Vorrichtung zur Erzeugung von OVSF-Codeworten
Die Erfindung betrifft eine Vorrichtung und em Verfahren zur Erzeugung von OVSF-Codeworten für CDMA-Verfahren, insbesondere im Bereich der Mobilfunktechnik.
Das CDMA-Verfahren (CDMA: Code Division Multiple Access) ist ein Verfahren zum Kanalzugriff, insbesondere bei zellularen Systemen für den Mobilfunkbereich . Dabei wird ein schmalban- diges Signal mittels eines Codes zu einem breitbandigen Signal gespreizt. Dies erfolgt dadurch, dass ein zu übertragender digitaler Datenstrom nicht unmittelbar als Folge der Bit- werte 0 und 1 übertragen wird, sondern die digitalen Nutzdatenwerte 0 und 1 durch eine Folge von n ebenfalls binaren Symbolen, sogenannten Code-Chips repräsentiert werden. CDMA ist storsicherer als TDMA (Time Division Multiple Access) o- der FDMA (Frequency Division Multiple Access), da es weniger anfällig für Fading ist. CDMA nutzt überdies das vorhandene Frequenzspektrum durch den Verzicht auf Guard-Bander und Guard-Time optimal aus. Anschaulich verhalt es sich bei dem CDMA-Verfahren um e n Verfahren, bei dem mehrere Gesprächspartner in einem Raum sprechen, wobei sich zwei Gesprachs- partner jeweils in einer eigenen Sprache unterhalten. Dies wird durch die Verwendung von orthogonalen Codes mit variablem Spreizungsfaktor, sogenannten OVSF-Codes, erreicht. Durch die OVSF-Codes wird die Orthogonalitat zwischen unterschiedlichen Aussendungen in einem physikalischen übertragungskanal gewährleistet. Durch die OVSF-Codes ist es möglich, Daten u- ber mehrere Datenkanale mit verschiedenen Datenubertragungs- rater gleichzeitig zu übertragen, indem man unterschiedliche Codes mit unterschiedlichen Spreizungsfaktoren einsetzt. Der Spreizungsfaktor ist die Anzahl von Code-Chips pro Datensym- bol. Das Produkt von Datenrate und Spreizungsfaktor ist konstant und entspricht der Chiprate des Systems, beispielsweise 3, 84 MHz für UMTS. OVSF-Codes sind periodische Codes, deren Periode gleich der
Dauer des Symbols ist. OVSF-Codes wurden bisher unter Verwendung der nachfolgenden rekursiven Beziehung erzeugt.
-1,1 = 0
Figure imgf000004_0001
Figure imgf000004_0003
Figure imgf000004_0002
Figure imgf000004_0004
OVSF-Codes werden am anschaulichsten in einer Codebaumstruk- tur gezeigt.
Fig. 1 zeigt ein Beispiel für einen OVSF-Codebaum, dessen Spreizungsfaktor von 1 bis 8 reicht. Die Code-Zuweisungsregel von OVSF-Codes, die die Orthogonalität zwischen den physika- lischen Datenübertragungskanälen gewährleistet, besteht darin, dass, wenn ein Zweig des Codebaums zur Codierung verwendet wird, alle vorangehenden und nachfolgenden Zweige in der Baumstruktur für die weitere Codierung verboten sind. Falls beispielsweise der Code C4,ι des in Fig. 1 dargestellten OVSF- Codebaums zur Codierung eines Kanals zugewiesen wird, sind die Codes C2,ι, Cι,ι, C8,ι sowie C8/2 so lange gesperrt, bis der zugewiesene Code C,ι wieder freigegeben ist.
Die bisher bekannten Verfahren zur Generierung von OVSF-Codes erzeugen das OVSF-Codewort mittels der obigen rekursiven Beschreibung. Diese rekursive Berechnungsvorschrift erfordert jedoch einen hohen rechentechnischen Aufwand und viele Rechenoperationen. Derartige OVSF-Codewortgeneratoren nach dem Stand der Technik sind daher schaltungstechnisch sehr aufwen- dig und benötigen viel Speicherraum.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren zur Erzeugung von OVSF- Codeworten zu schaffen, bei dem das OVSF-Codewort mit sehr geringem schaltungstechnischen Aufwand erzeugt wird.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit im Patentanspruch 1 angegebenen Merkmalen sowie durch eine Vorrichtung mit den in Patentanspruch 6 angegebenen Merkmalen gelöst.
Die Erfindung schafft ein Verfahren zur Erzeugung eines OVSF- Codewortes aus Codebaum-Indexdaten eines bestimmten OVSF- Codes innerhalb eines vorgegebenen OVSF-Baums, wobei ein erstes Codebaum-Indexdatum (i) den Spreizungsfaktor des OVSF-Codes und ein zweites Codebaum-Indexdatum (j) die Position des OVSF-Codes bei OVSF-Codes mit gleichem Sprei- zungsfaktor innerhalb des OVSF-Codebaums angibt, wobei das Verfahren die folgenden Schritte aufweist: Berechnen eines Berechnungsindexes in Abhängigkeit von dem zweiten Codebaum-Indexdatum (j),
Zwischenspeichern des berechneten Berechnungsindexes als binäres Datenwort mit mehreren Datenbits, Berechnen der Wortbreite des binären Datenworts, bitweises Vertauschen der Datenbits des Datenwortes zur Bildung einer Berechnungsbasis, logisches Verknüpfen der Berechnungsbasis mit einer Zahlvariablen zur Bildung eines Verknupfungsdatenwortes, und logisches Reduzieren des Verknupfungsdatenwortes zur Erzeugung des OVSF-Codewortes .
Der Berechnungsindex wird vorzugsweise berechnet, indem das zweite Codebaum-Indexdatum (j) um 1 subtrahiert wird.
Bei einer bevorzugten Weiterbildung wird die Berechnungsbasis mit der Zahlvariablen bitweise logisch UND-verknupft .
Das Verknupfungsdatenwort wird bei einer bevorzugten Weiterbildung durch mehrstufiges XOR-Verknupfen nebeneinanderlie- gender Datenbits logisch reduziert.
Die Zahlvariable wird bei einer bevorzugten Ausfuhrungsform des erfindungsgemaßen Verfahrens durch einen Modulo-Zahler erzeugt, dessen Modulo-Basis dem Spreizungsfaktor des zu erzeugenden OVSF-Codewortes entspricht.
Die Erfindung schafft ferner einen Codewort-Generator für OVSF-Codes mit einer Zwischenspeichereinrichtung zum Einschreiben eines Be- rechnungsindices als binares Berechnungsindex-Datenwort, einer Berechnungseinrichtung, die zur Erzeugung einer Berechnungsbasis die Datenbits des Berechnungsindex-Datenwortes bitweise vertauscht, einem Zahler zur Erzeugung einer Zahlvaπablen, und mit einer Logikschaltung, d e mehrere UND-Gatter zur bitweisen logischen UND-Verknupfung der erzeugten Zahlvariable mit der Berechnungsbasis zu einem Verknupfungsdatenwort und mehrere XOR-Gatter zur logischen Reduktion des gebildeten Verknupfungsdatenwortes zu Codewort-Chips des OVSF-Codewortes aufweist .
Der Codewert-Generator weist vorzugsweise einen Eingabe-Zwischenspeicher zum Einlesen eines ersten Codebaum-Indexdatums Indexdatums (i) und eines zweiten Codebaum-Indexdatums (j) auf, wobei das erste Codebaum-Indexdatum (i) den Spreizungs- faktor des OVSF-Codes und das zweite Codebaum-Indexdatum (j) die Position des OVSF-Codes bei den OVSF-Codes mit gleichem Spreizungsfaktor innerhalb des OVSF-Codebaums angibt.
Vorzugsweise ist eine Subtraktionseinrichtung vorgesehen, die das zweite Codebaum-Indexdatum (j) um 1 zur Berechnung des Berechnungsindices verringert.
Bei einer bevorzugten Weiterbildung ist der Zähler ein Modu- lo-Zähler, dessen Modulo-Zählbasis einstellbar ist.
Bei einer bevorzugten Weiterbildung entspricht die Modulo- Zählbasis dem Spreizungsfaktor des zu erzeugenden OVSF- Codewortes .
Bei einer weiteren bevorzugten Weiterbildung ist eine Berechnungseinheit vorgesehen, die zur Berechnung der Datenwort- breite des Berechnungsindex-Datenwortes dient.
Bei einer bevorzugten Weiterbildung wird die berechnete Da- tenwortbreite des Berechnungsindex-Datenwortes in einem Zwischenspeicher abgespeichert.
Bei einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Codewort-Generators ist ein Ausgabezwischenspeicher vorgesehen, in dem die durch die Logikschaltung erzeugten Codewort-Datenbits zur Bildung des OVSF-Codewortes zwi- schengespeichert werden.
Der Zähler wird vorzugsweise mit der Code-Chipfrequenz getaktet.
Im weiteren werden bevorzugte Ausführungsformen des erfindungsgemäßen Verfahrens sowie des erfindungsgemäßen Codewort- Generators für OVSF-Codes gemäß der Erfindung unter Bezugnah- me auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.
Es zeigen:
Fig. 1 die Struktur eines OVSF-Codebaums;
Fig. 2 ein Blockschaltbild einer CDMA-Sendeeinrichtung, bei der der erfindungsgemäße Codewort-Generator für OVSF-Codes eingesetzt wird;
Fig. 3 eine bevorzugte Ausführungsform des erfindungsgemäßen Codewort-Generators für OVSF-Codes;
Fig. 4 eine logische Reduktionsschaltung, die einen Teil des erfindungsgemäßen Codewort-Generators für OVSF-Codes bildet;
Fig. 5 ein Ablaufdiagramm zur Erläuterung des erfindungsgemäßen Verfahrens zur Erzeugung von OVSF-Codeworten .
Wie man aus Fig. 2 entnehmen kann, bildet der erfindungsgemäße Codewort-Generator 1 für OVSF-Codes einen Teil einer CDMA- Sendeeinrichtung. Eine Datenquelle 2 der CDMA- Sendeeinrichtung erzeugt Datensymbole, die über eine Leitung 3 einer Spreizungsschaltung 4 zugeführt werden. Die Spreizschaltung 4 dient dabei der Überabtastung jedes Datenbits mit einer Überabtastungsrate, die dem Spreizfaktor entspricht. Die gespreizten Daten werden bei der in Fig. 2 dargestellten Ausführungsform über eine Leitung 5 einer Multiplikationsein- richtung 6 zugeführt, bei der die gespreizten Daten mit dem an der Leitung 7 anliegenden erzeugten OVSF-Codewort multipliziert werden. Die überabgetasteten Datenbits und die erzeugten OVSF-Codewortbits mit dem Wertebereich {0,1} werden vor der Multiplikation auf den antipodalen Wertebereich {- 1,--!} umgesetzt bzw. gemapped. Bei einer alternativen Ausfuhrungsform werden die überabgetasteten Datenbits und die erzeugten OVSF-Codewortbits zunächst durch eine Logikschaltung miteinander verknüpft und anschließend auf den antipodalen Wertebereich {-l;+lj abgebil- det bzw. umgesetzt. Bei der Logikschaltung handelt es sich vorzugsweise um ein EXOR-Logikschaltung oder eine Aquivalenz-
Logikschal ung.
Das so gebildete codierte Sendesignal wird von der Multipli- kationseinrichtung 6 über eine Leitung 8 an eine Signalaufbereitungsschaltung 9 abgegeben. Die Signalaufbereitungsschaltung 9 bereitet das codierte Sendesignal zum Senden über den Ubertragungskanal auf. Das aufbereitete Sendesignal wird zur weiteren Uöertragung von der Signalaufbereitungsschaltung 9 über die Leitung 10 abgegeben.
Ein Taktgenerator 11 versorgt über Leitungen 12, 13 die Spreizungsschaltung 4 und den Codewort-Generator 1 mit einem Chip-Taktsignal . Der Codewort-Generator 1 liegt an einem Sig- nalbus 14 zum Datenaustausch mit einem DSP (Digital Signal Processor) oder einem Mikrocontroller an.
Fig. 3 zeigt eine bevorzugte Ausfuhrungsform des erfmdungs- gemaßen Codewort-Generators 1. Der Codewort-Generator 1 be- sitzt zwei Eingaberegister 15, 16, über die Daten von dem Bus 14 eingelesen werden. Das Eingaberegister 16 dient zum Zwischenspeichern eines Berechnungsindices als binares Berechnungsindex-Datenwort. In dem Eingaberegister 15 wird die Da- tenwortbreite N des im Register 16 zwischengespeicherten Be- rechnungsmdex-Datenwortes abgespeichert. Der Codewort- Generator 1 enthalt ferner eine Berechnungseinrichtung 17, die zur Erzeugung einer Berechnungsbasis die Datenbits des im Register 16 zwischengespeicherten Berechnungsindex- Datenwortes bitweise vertauscht. Hierzu liest die Berech- nungseinrichtung 17 über Datenleitungen 18 das in dem Speicherregister 16 abgespeicherte Berechnungsindex-Datenwort ein, wobei die Berechnungseinrichtung 17 über Leitungen 19 ein Steuersignal erhalt, das die Datenwortbreite des Berechnungsindex-Datenwortes angibt. Über Steuerleitungen 20 wird die Modulo-Zahlbasis N eines Modulo-Zahlers 21 entsprechend αer Datenwortoreite des binaren Berechnungsindex-Datenwortes eingestellt. Der Modulo-Zahler 21 wird über die Taktleitung 13 mit dem Taktsignal versorgt. Der Modulo-Zahler 21 ist aus- gangsseitig ber Datenleitungen 22 mit einer Logikschaltung verbunden, die aus mehreren UND-Gattern 23 sowie über Leitungen 24 nachgeschalteten XOR-Gattern 25 besteht. Die UND- Gatter 23 verknüpfen die Ausgangs-Datenbitleitungen 22 des
Modulo-Zahlers 21 bitweise mit Datenbit-Ausgangsleitungen 26 der Berechnungseinrichtung 17. An den Ausgangsdatenleitungen 26 liegt die in der Berechnungseinrichtung 17 erzeugte Berechnungsbasis an. Die UND-Gatter 23 verknüpfen bitweise die an den Ausgangsleitungen 22 anliegende Zahlvariable mit der an den Leitungen 26 anliegenden Berechnungsbasis zu einem Verknupfungsdatenwort, das durch die XOR-Gatter 25 logisch zu einem Codewort-Datenbit des OVSF-Codewortes reduziert wird. Die bitweise erzeugten Codewort-Datenbits werden über Leitun- gen 26 in einem Ausgabezwischenspeicher 27 abgespeichert, der über die Leitung 7 das erzeugte OVSF-Codewort an die Multi- plikationsemrichtung 6 abgibt.
Die Funktionsweise des in Fig. 3 dargestellten Codewort- Generators für OVSF-Codes wird im weiteren anhand des in Fig. 1 dargestellten Codebaums erläutert.
Durch einen Code-Zuweisungsalgoπthmus wird zunächst der zu bildenden OVSF-Code innerhalb der Code-Baumstruktur ermit- telt. Beispielsweise soll der OVSF-Code C4,3 durch den Code- Generator 1 erzeugt werden. Der ausgewählte OVSF-Code ist festgelegt durch seine beiden Codebaum-Indexdaten I, j . Das erste Codebaum-Indexdatum i entspricht dabei dem Spreizungs- faktor des OVSF-Codes, beispielsweise 4, und das zweite Code- baum-Indexdatum j gibt die Position des OVSF-Codes innerhalb derjenigen OVSF-Codes an, die den gleichen Spreizungsfaktor innerhalb des OVSF-Codebaums besitzen. Bei einem Spreizungs- faktor von 4 gibt es vier verschiedene OVSF-Codes, wobei beispielsweise der dritte OVSF-Code mit einem Spreizungsfaktor von 4 C4/ = 0101 ist. Aus dem zweiten Codebaum-Indexdatum j wird zur weiteren Berechnung ein Berechnungsindex ermittelt. Dies geschieht bei der in Fig. 1 gewählten Indizierung vorzugsweise, indem man 1 von dem zweiten Codebaum-Indexdatum j subtrahiert. Der so berechnete Berechnungsindex wird über den Bus 14 in das Eingaberegister 16 des Codewort-Generators 1 eingeschrieben. Die Datenwortbreite des Berechnungsindexes N wird berechnet, indem man den dualen Logarithmus des ersten Codebaum-Indexdatums i bildet. Ist der zu bildende OVSF-Code C 4,3 und ist somit das erste Codebaum-Indexdatum i 4 entsprechend dem Spreizungsfaktor und ist das zweite Codebaum- Indexdatum j entsprechend der Position des OVSF-Codes gleich 3, beträgt der berechnete Berechnungsindex 2. Die binäre Datenbreite N des berechneten Berechnungsindex ist ebenfalls 2 und wird als Berechnungsindex-Datenwortbreite N in das Register 15 eingeschrieben. Die Berechnungseinrichtung 17 zur Erzeugung einer Berechnungsphase benötigt die Datenwortbreite des im Register 16 abgespeicherten binären Berechnungsindexes dazu, um die Datenbits des Berechnungsindexes schrittweise gezielt zu vertauschen.
Berechnungsindex 0000000 10
Berechnungsbasis 0000000 01
Berechnungsindex 00000 An-! An-2 An A
Berechnungsbasis 00000 ... A0 Ax ... An-2 An-ι Die Datenbits des Berechnungsindex-Datenwortes, dessen Wortbreite N in dem gezeigten Beispiel 2 beträgt, werden bitweise in Dezimalschreibweise wie folgt zugeordnet:
Figure imgf000012_0001
Die durch die Berechnungseinrichtung 17 erzeugte Berechnungsbasis wird bitweise mittels mehrerer UND-Gatter mit der durch den Modulo-Zahler 21 gebildeten Zählvariablen logisch UND- verknüpft. Die Basis des Modulo-Zahlers ist einstellbar und entspricht dem Spreizungsfaktor.
Durch die UND-Gatter 23 wird ein logisches binäres Verknüpfungsdatenwort gebildet, das über Signalleitungen 24 einer logischen Reduktionsschaltung 25 zugeführt wird.
Fig. 4 zeigt ein Ausführungsbeispiel für eine logische Reduktionsschaltung 25 des erfindungsgemäßen Codewort-Generators 1 für eine Datenwortbreite N = 5. Die Datenbits des Verknüp- fungsdatenwortes , die beispielsweise in einem Register 28 zwischengespeichert werden, werden paarweise beginnend mit dem niedrigstwertigen Bit LSB mittels XOR-Gatter 29, 30, 31, 32 logisch XOR zur Bildung eines Codwort-Datenbits des OVSF- Codewortes verknüpft. Das durch die logische Reduktion gebil- dete Codewort-Datenbit gelangt über die Leitung 26 zu einem Ausgabespeicher, in dem die gebildeten Codewort-Datenbits zu dem OVSF-Codewort zusammengesetzt werden. Die paarweise Verknüpfung der nebeneinanderliegenden Datenbits des durch die Logik-UND-Schaltung gebildeten Verknüpfungsdatenwortes kann auch mit dem höchstwertigen Bit MSB beginnen.
Zur weiteren Verdeutlichung wird die Bildung eines OVSF- Codewortes durch den erfindungsgemäßen Codewort-Generator an einem Beispiel gezeigt. Wird durch den Zuweisungsalgorithmus die Bildung des OVSF-Codes C4,3 mit dem ersten Codewort- Indexdatum 4 und dem zweiten Codewort-Indexdatum 3 angegeben, wird zunächst der Berechnungsindex und die Wortbreite N des Berechnungsindex berechnet.
C43 = 0101
ι = j = 3
Berechnungsindex = j-1 = 2
Wortbreite N = ldi = ld4 = 2
Die Berechnungseinrichtung 17 berechnet durch bitweises Ver- tauschen der Datenbits des Berechnungsindex-Datenwortes die Berechnungsbasis zu 01. Die Modulo-Zählbasis des Modulo- Zählers 21 wird auf die Wortbreite N eingestellt und der Zähler zu den Anfangszählwerten 00 initialisiert.
Berechnungsbasis 01 Zähler: = 00
Durch logische UND-Verknüpfung des Zählerwertes und der Berechnungsbasis wird ein Verknüpfungsdatenwort Tmp = 00 berechnet. Durch logische Reduktion mittels XOR-Gatter wird daraus das erste Codewort-Chipbit Codei des OVSF-Codewortes berechnet .
Tmp = 00 & 01 = 00 Codei = 0 XOR 0 = 0
Anschließend wird der Zähler inkrementiert und ein neues Verknüpfungsdatenwort Tmp durch logische UND-Verknüpfung des Zählers mit der Berechnungsbasis berechnet. Durch logische Reduktion des Verknüpfungsdatenwortes wird das nächste Codewort-Chipbit Code2 des OVSF-Codewortes berechnet und in das Ausgaberegister 27 geschrieben.
Zähler: = 01 Tmp = 01&01 = 01 Code2 = 0 XOR1 = 1
Danach wird der Zähler wiederum inkrementiert , das logische Verknüpfungsdatenwort Tmp gebildet und das dritte Codewort- Datenbit des OVSF-Codewortes durch logische XOR-Verknüpfung erzeugt .
Zähler: = 10
Tmp = 10 & 01 = 00
Code3 = 0 XOR 0 = 0
Schließlich wird der Zähler erneut inkrementiert, das Verknüpfungsdatenwort Tmp gebildet und der letzte Codewort- Chipbit Code4 des OVSF-Codewortes erzeugt.
Zähler: = 11
Tmp = 11 & 01 = 01
Code4 = 0 XOR 1 = 1
Das so durch den erfindungsgemäßen Codewort-Generator 1 erzeugte OVSF-Codewort, das aus den vier generierten Codewort- Chipsbits (Codeχ-Code4) gebildet wird, entspricht dem Codewort, das durch den in Fig. 1 dargestellten Codebaum vorge- schrieben ist.
Codewort C43 = 0101 Der in Fig. 3 dargestellte erfindungsgemäße Codewort- Generator 1 ist schaltunςstechnisch sehr einfach zu implementieren, da er lediglich aus Registern 15, 16, einem Modulo- Zähler 21, mehreren UND-Gattern, mehreren XOR-Gattern sowie der Berechnungseinrichtung 17 besteht. Die Berechnungseinrichtung 17 kann in einfacher Weise mittels Schieberegistern und einer einfachen Steuerlogik realisiert werden.
Fig. 5 zeigt ein Ablaufdiagramm des erfindungsgemäßen Verfahrens zur Erzeugung eines OVSF-Codewortes. In einem Schritt Sl werden die Codebaum-Indexdaten i, j der gewünschten OVSF- Codes eingelesen. Das erste Codebaum-Indexdatum i entspricht dabei dem Spreizungsfaktor des OVSF-Codes und das zweite Co- dewort-Indexdatum j der Position des Position des OVSF-Codes.
Nach dem Einlesen werden in dem Schritt S2 mehrere Berechnungen durchgeführt. Aus dem zweiten Codebaum-Indexdatum j des OVSF-Codes wird durch Subtraktion ein Berechnungsindex be- rechnet.
Berechnungsindex = j-1
Die Datenwortbreite N des Berechnungsindex wird ebenfalls im Schritt S2 berechnet.
N = ld(i)
wobei i = 1, 2, 4, 8, ... SFmax
Durch bitweises Vertauschen der Datenbits des Berechnungsindex-Datenwortes wird ferner im Schritt S2 die Berechnungsbasis B ermittelt.
B = Bit reverse (Berechnungsindex, N) Dabei werden die N signifikanten Bits des Berechnungsindexes vertauscht bzw. geswappt.
Nachdem so im Schritt S2 die Berechnungsbasis ermittelt wor- den ist, wird im Schritt S3 die Modulo-Basis des Modulo-
Zählers 21 entsprechend dem Spreizungsfaktor SF des zu erzeugenden OVSF-Codewortes eingestellt, und der Modulo-Zahler auf den Anfangszählwert 0 initialisiert.
Im Schritt S4 wird die durch die Berechnungseinrichtung 17 gebildete Berechnungsbasis B logisch und mit dem Zählwert des Modulo-Zahlers 21 verknüpft. Die Verknüpfung erfolgt dabei bitweise durch mehrere logische UND-Gatter. Durch die logische UND-Verknüpfung wird ein Verknüpfungsdatenwort gebildet, das im Schritt S5 durch mehrere XOR-Gatter 25 logisch zu einem Codewort-Datenbit des OVSF-Codewortes reduziert wird.
Im Schritt S6 wird das gebildete Codewort-Datenbit in den Ausgabespeicher 27 eingeschrieben und der Modulo-Zahler 21 inkrementiert.
Im Schritt S8 wird geprüft, ob der Modulo-Zahler wieder den Anfangs-Initialisierungswert 0 erreicht hat und somit die Schleife entsprechend dem Spreizungsfaktor SF des OVSF- Codewortes genügend oft durchlaufen worden ist.
Im Schritt S9 wird das in dem Ausgabespeicher 27 aus den gebildeten Codewort-Datenbits zusammengesetzte OVSF-Codewort ausgelesen und über die in Fig. 2 dargestellte Leitung 7 an die Multiplikationseinrichtung 6 abgegeben.
Bei einer alternativen Ausführungsform kann der erfindungsgemäße Codewort-Generator für OVSF-Codes schaltungstechnisch weiterhin dadurch vereinfacht werden, dass die durch die Be- rechnungseinrichtung 17 durchgeführten Rechenoperationen durch den an dem Bus 14 anliegenden DSP-Prozessor durchgeführt werden. Das erfindungsgemäße Verfahren und der erfindungsgemäße Generator zur Erzeugung eines OVSF-Codewortes kann aus den Codebaum-Indexdaten i, j in schneller und zuverlässiger Weise oh- ne schaltungstechnischen Aufwand das zugehörige OVSF-Codewort generieren.
Insbesondere bei hohen Spreizungsfaktoren, beispielsweise SF = 512, ist eine derart einfache schaltungstechnische Imple- mentierung vorteilhaft.
Hierdurch kann die Miniaturisierung eines mobilen Telekommunikationsendegerätes, das das CDMA-Verfahren anwendet, erheblich gefördert werden.
Bezugszeichenliste
1 OVSF-Code-Generator
2 Datenquelle
3 Leitung
4 Spreizungsschaltung
5 Leitung
6 Multiplikationseinrichtung
7 Leitungen
8 Leitungen
9 Signalaufbereitung
10 Ausgangsleitungen
11 Taktgenerator
12, 13 Taktleitungen
14 Bus
15 Register
16 Register
17 Berechnungseinrichtung
18 Leitungen
19 Leitungen 0 Leitungen 1 Modulo-Zahler 2 Leitungen 3 UND-Logiksehaltung 4 Leitungen 5 XOR-Logiksehaltung 6 Leitungen 7 Ausgaberegister 8 Zwischenspeicher 9, 30, 31, 32 XOR-Gatter

Claims

Patentansprüche
1. Verfahren zur Erzeugung eines OVSF-Codewortes aus Codebaum-Indexdaten (i, j) eines bestimmten OVSF-Codes innerhalb eines OVSF-Codebaums, wobei ein erstes Codebaum-Indexdatum (i) den Spreizungsfaktor SF des OVSF-Codes und ein zweites Codebaum-Indexdatum (j) die Position des OVSF-Codes bei den OVSF-Codes mit gleichem Spreizungsfaktor SF innerhalb des OVSF-Codebaums angibt, wobei das Verfahren die folgenden Schritte aufweist:
(a) Berechnen eines Berechnungsindexes in Abhängigkeit von dem zweiten Codebaum-Indexdatum (j);
(b) Zwischenspeichern des berechneten Berechnungsindexes als binäres Datenwort mit mehreren Datenbits; (c) Berechnen der Datenwortbreite N des Berechnungsindex- Datenwortes;
(d) bitweises Vertauschen der signifikanten Datenbits des Berechnungsindex-Datenwortes zur Bildung einer Berechnungsbasis B; (e) logisches Verknüpfen der Berechnungsbasis B mit einer Zählvariablen Z zur Bildung eines Verknüpfungsdatenwortes; (f) logisches Reduzieren des Verknüpfungsdatenwortes zur Erzeugung des OVSF-Codewortes.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass der Berechnungsindex berechnet wird, indem man das zweite Codewort-Indexdatum (j) um 1 subtrahiert.
3. Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, dass die Berechnungsbasis B mit der Zählvariablen Z bitweise logisch UND-verknüpft wird.
4. Verfahren nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass das Verknüpfungsdatenwort durch mehrstufiges XOR- Verknüpfen nebeneinanderliegender Datenbits logisch reduziert wird.
5. Verfahren nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Zählvariable Z durch einen Modulo-Zahler (21) erzeugt wird, dessen Modulo-Basis dem Spreizungsfaktor SF des zu erzeugenden OVSF-Codewortes entspricht.
6. Codewort-Generator für OVSF-Codes mit: einer Zwischenspeichereinrichtung (16) zum Einschreiben eines Berechnungsindexes als binäres Berechnungsindex-Datenwort; einer Berechnungseinrichtung (17), die zur Erzeugung einer Berechnungsbasis B die signifikanten Datenbits des Berechnungsindex-Datenwortes bitweise vertauscht; einem Zähler (21) zum Erzeugen einer Zählvariablen Z; und mit einer Logikschaltung, die mehrere UND-Gatter (23) zur bitweisen UND-Verknüpfung der erzeugten Zählvariablen Z mit der Berechnungsbasis B zu einem Verknüpfungsdatenwort und mehrere XOR-Gatter (25) zur logischen Reduktion des gebildeten Verknüpfungsdatenwortes zu Codewort-Chipsbits des OVSF- Codewortes aufweist.
7. Codewort-Generator nach Anspruch 6, g e k e n n z e i c h n e t d u r c h einen Eingabezwischenspeicher zum Einlesen eines ersten Codebaum-Indexdatums (i) und eines zweiten Codebaum-Indexdatums
wobei das erste Codebaum-Indexdatum (i) den Spreizungsfaktor SF des OVSF-Codes und das zweite Codebaum-Indexdatum (j) die Position des OVSF-Codes bei den OVSF-Codes mit gleichem Spreizungsfaktor SF innerhalb des OVSF-Codebaums angibt.
8. Codewort-Generator nach einem der vorangehenden Ansprüche 6 oder 7, g e k e n n z e i c h n e t d u r c h eine Subtraktionseinrichtung, die das zweite Codebaum- Indexdatum (j) um 1 zur Berechnung des Berechnungsindexes verringert .
9. Codewort-Generator nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der Zähler (21) ein Modulo-Zahler ist, dessen Modulo- Zählbasis einstellbar ist.
10. Codewort-Generator nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Modulo-Zählbasis dem Spreizungsfaktor SF des zu erzeugenden OVSF-Codewortes entspricht.
11. Codewort-Generator nach einem der vorangehenden Ansprüche, g e k e n n z e i c h n e t d u r c h eine Berechnungseinheit zur Berechnung der Datenwortbreite N des Berechnungsindex-Datenwortes.
12. Codewort-Generator nach einem der vorangehenden Ansprüche, g e k e n n z e i c h n e t d u r c h einen Zwischenspeicher (15), in dem die Datenwortbreite N des Berechnungsindex-Datenwortes abgespeichert wird.
13. Codewort-Generator nach einem der vorangehenden Ansprüche, g e k e n n z e i c h n e t d u r c h einen Ausgabespeicher (27), in dem die durch die Logikschaltung (23, 25) erzeugten Codewort-Chips zur Bildung des OVSF- Codewortes abgespeichert werden.
14. Codewort-Generator nach einem der vorangehenden Ansprüche 1-13, d a d u r c h g e k e n n z e i c h n e t, dass die erzeugten Codewort-Chips in einer Multiplikationseinrichtung (6) mit überabgetasteten Datenbits multipliziert werden, die von einer Spreizungsschaltung (4) abgegeben werden.
15. Codewort-Generator nach einem der vorangehenden Ansprüche 1-13, d a d u r c h g e k e n n z e i c h n e t, dass die erzeugten Codewort-Chips in einer Logik-Schaltung mit überabgestasteten Datenbits logisch verknüpft werden, die von einer Spreizungsschaltung (4) abgegeben werden.
16. Codewort-Generator nach Anspruch 14 oder 15, d a d u r c h g e k e n n z e i c h n e t, dass die Überabtastung der Datenbits in der Spreizungsschaltung (4) und die Erzeugung der Codewort-Chips synchron in einem Chip-Takt erfolgt, der durch einen Taktgenerator (11) generiert wird.
17. Codewort-Generator nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der Modulo-Zahler (21) mit der Code-Chipfrequenz getaktet wird.
PCT/EP2001/000668 2000-02-04 2001-01-22 Verfahren und vorrichtung zur erzeugung von ovsf-codeworten WO2001058070A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP01900474A EP1252734A1 (de) 2000-02-04 2001-01-22 Verfahren und vorrichtung zur erzeugung von ovsf-codeworten
US10/203,067 US6646579B2 (en) 2000-02-04 2001-01-22 Method and device for generating OVSF code words
JP2001557213A JP2003522473A (ja) 2000-02-04 2001-01-22 Ｏｖｓｆコードワードを生成するための方法および装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10004873A DE10004873A1 (de) 2000-02-04 2000-02-04 Verfahren und Vorrichtung zur Erzeugung von OVSF-Codeworten
DE10004873.0 2000-02-04

Publications (1)

Publication Number Publication Date
WO2001058070A1 true WO2001058070A1 (de) 2001-08-09

Family

ID=7629780

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2001/000668 WO2001058070A1 (de) 2000-02-04 2001-01-22 Verfahren und vorrichtung zur erzeugung von ovsf-codeworten

Country Status (6)

Country Link
US (1) US6646579B2 (de)
EP (1) EP1252734A1 (de)
JP (1) JP2003522473A (de)
CN (1) CN1288863C (de)
DE (1) DE10004873A1 (de)
WO (1) WO2001058070A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034628A1 (en) * 2001-10-15 2003-04-24 Ubinetics Limited Ovsf code generation
EP1386462A1 (de) * 2001-04-06 2004-02-04 Interdigital Technology Corporation System zum erzeugen von pseudozufallssequenzen
EP1482653A1 (de) * 2002-03-07 2004-12-01 NEC Corporation Variables kommunikationssystem
KR100511294B1 (ko) * 2002-10-26 2005-08-31 엘지전자 주식회사 비동기 코드분할 다중접속 통신 시스템의 심벌 매핑 및채널화 장치
US7239604B2 (en) 2001-09-18 2007-07-03 Interdigital Technology Corporation OVSF code system and methods for CDMA stations

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7054294B2 (en) * 2001-11-29 2006-05-30 Telefonaktiebolaget Lm Ericsson (Publ) Orthogonal variable spreading code (OVSF) allocation telecommunications network
BR0318691B1 (pt) * 2003-12-29 2014-02-04 Métodos para fabricar um pneu, e para controlar uma disposição de um material elastomérico não curado sobre um suporte rígido
US7706427B2 (en) * 2005-08-18 2010-04-27 Agere Systems Inc. Method and apparatus for compact OVSF despreading
US7894327B2 (en) * 2005-08-23 2011-02-22 Agere Systems Inc. Buffer-based generation of OVSF code sequences
US7729235B2 (en) * 2005-09-27 2010-06-01 Mediatek Inc. Method and apparatus for OVSF code generation
CN1988428B (zh) * 2005-12-23 2011-04-06 中兴通讯股份有限公司 宽带码分多址系统正交可变扩频因子码生成的方法和装置
US7970215B2 (en) * 2007-03-30 2011-06-28 Intel Corporation Automatic generation of compact code tables
KR101459044B1 (ko) 2008-01-10 2014-11-07 서강대학교산학협력단 무선 통신 시스템에서 이단 방식을 이용하여 효율적으로ｏｖｓｆ 코드를 생성하는 장치 및 방법
US8891351B2 (en) 2011-09-26 2014-11-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Orthogonal variable spreading factor code sequence generation
FR3036203B1 (fr) * 2015-05-13 2017-05-19 Inside Secure Procede de securisation d’une comparaison de donnees lors de l’execution d’un programme

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0814581A2 (de) * 1996-06-19 1997-12-29 Ntt Mobile Communications Network Inc. CDMA Nachrichtenübertragungsverfahren und Gruppenspreizmodulator
US5751761A (en) * 1993-07-20 1998-05-12 Qualcomm Incorporated System and method for orthogonal spread spectrum sequence generation in variable data rate systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419052A (en) * 1987-07-15 1989-01-23 Nisshin Flour Milling Co Production of l-methylosin
JP3317866B2 (ja) * 1996-12-20 2002-08-26 富士通株式会社 スペクトル拡散通信システム
DE19835643C2 (de) * 1998-08-06 2000-05-31 Siemens Ag Verfahren und Einrichtung zur Kanalzuteilung in einem Kommunikationssystem mit CDMA-Teilnehmerseparierung
US6091757A (en) * 1998-12-03 2000-07-18 Motorola, Inc. Data transmission within a spread-spectrum communication system
US6526065B1 (en) * 1999-01-21 2003-02-25 Industrial Technology Research Institute Code management system and method for CDMA communication networks
US6552996B2 (en) * 2001-09-18 2003-04-22 Interdigital Communications Corporation OVSF code system and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751761A (en) * 1993-07-20 1998-05-12 Qualcomm Incorporated System and method for orthogonal spread spectrum sequence generation in variable data rate systems
EP0814581A2 (de) * 1996-06-19 1997-12-29 Ntt Mobile Communications Network Inc. CDMA Nachrichtenübertragungsverfahren und Gruppenspreizmodulator

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1386462A1 (de) * 2001-04-06 2004-02-04 Interdigital Technology Corporation System zum erzeugen von pseudozufallssequenzen
EP1386462A4 (de) * 2001-04-06 2006-04-26 Interdigital Tech Corp System zum erzeugen von pseudozufallssequenzen
US7248698B2 (en) 2001-04-06 2007-07-24 Interdigital Technology Corporation System for generating pseudorandom sequences
EP2053486A1 (de) * 2001-04-06 2009-04-29 Interdigital Technology Corporation System zur Erzeugung von Pseudozufallssequenzen
US7643638B2 (en) 2001-04-06 2010-01-05 Interdigital Technology Corporation System for generating pseudorandom sequences
US7239604B2 (en) 2001-09-18 2007-07-03 Interdigital Technology Corporation OVSF code system and methods for CDMA stations
WO2003034628A1 (en) * 2001-10-15 2003-04-24 Ubinetics Limited Ovsf code generation
EP1482653A1 (de) * 2002-03-07 2004-12-01 NEC Corporation Variables kommunikationssystem
EP1482653A4 (de) * 2002-03-07 2008-04-23 Nec Corp Variables kommunikationssystem
KR100511294B1 (ko) * 2002-10-26 2005-08-31 엘지전자 주식회사 비동기 코드분할 다중접속 통신 시스템의 심벌 매핑 및채널화 장치

Also Published As

Publication number Publication date
EP1252734A1 (de) 2002-10-30
DE10004873A1 (de) 2001-08-23
CN1288863C (zh) 2006-12-06
US6646579B2 (en) 2003-11-11
JP2003522473A (ja) 2003-07-22
CN1397121A (zh) 2003-02-12
US20030105532A1 (en) 2003-06-05

Similar Documents

Publication Publication Date Title
WO2001058070A1 (de) Verfahren und vorrichtung zur erzeugung von ovsf-codeworten
DE1537062C3 (de) Schlüsselgenerator
DE69907566T2 (de) Reed Solomon Kodierungsgerät und Reed Solomon Kodierungsverfahren
AT406811B (de) Rekursives digitales filter
DE2159108A1 (de) Anordnung zur Erzeugung zyklischer Redundanzprüfzeichen
DE69735982T2 (de) Datenempfänger
DE60109344T2 (de) Hochgeschwindigkeitscodierer für Faltungscodes
EP0628183B1 (de) Schaltungsanordnung zum digitalen multiplizieren von integer-zahlen
EP0003480B1 (de) Schaltungsanordnung zum Umwandeln von Binärinformationen mittels Kontrollbits
EP1279094B1 (de) Verfahren und einrichtung zur modulo-berechnung
DE2933830C2 (de) Programmierbarer Polynomgenerator
DE10216240A1 (de) Verfahren und Vorrichtung zur Berechnung eines iterierten Zustands einer rückgekoppelten Schieberegisteranordnung
EP0769853A1 (de) Logischer Block für einen Viterbi-Decoder
DE4333382A1 (de) Verfahren und Vorrichtung zum Bilden des Reziproken eines beliebigen Elementes in einem finiten Feld
DE60028516T2 (de) Anordnung und Verfahren zur Beschränkung der Wortlänge
DE60214026T2 (de) Ovsf-codeerzeugung
DE69922137T2 (de) Vorrichtung zur erzeugung von quasi orthogonaler kodemaske in einem mobilen kommunikationssystem
DE2300505B2 (de) Vorrichtung zur bewerteten Rückkopplungsdecodlerung von binären Informationen
WO2002093764A1 (de) Vorrichtung und verfahren zum verarbeiten von cdma-datenpaketen
WO2001039425A1 (de) Anordnung zum erzeugen eines digital modulierten prüfsignals
EP0924894A2 (de) Verfahren zur Erzeugung pseudo-zufälliger Datenworte zur Verschlüsselung
EP0033468B1 (de) Einrichtung zur Erzeugung von Bedingungscodes in mikroprogrammgesteuerten Universalrechnern
DE19960923B4 (de) Einrichtung zur Datenumsetzung für einen Reed-Solomon Dekodierer
DE2121117C1 (de) Elektrische Schaltung mit einem Codegenerator
EP0996231B1 (de) Verfahren und Anordnung zum Erzeugen von fehlergesicherten Datenblöcken durch Erzeugen von Paritätsworten und Datenträger mit gemäss dem Verfahren erzeugten Datenblöcken

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2001900474

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 018042562

Country of ref document: CN

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 557213

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 10203067

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2001900474

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2001900474

Country of ref document: EP