WO2001017033A1 - Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu - Google Patents

Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu Download PDF

Info

Publication number
WO2001017033A1
WO2001017033A1 PCT/FR2000/002367 FR0002367W WO0117033A1 WO 2001017033 A1 WO2001017033 A1 WO 2001017033A1 FR 0002367 W FR0002367 W FR 0002367W WO 0117033 A1 WO0117033 A1 WO 0117033A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
chip
sealing ring
coating material
holder
Prior art date
Application number
PCT/FR2000/002367
Other languages
English (en)
Inventor
Antonio Bo Bento Vieira
Original Assignee
Stmicroelectronics S.A.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stmicroelectronics S.A. filed Critical Stmicroelectronics S.A.
Priority to US10/070,080 priority Critical patent/US6825551B1/en
Priority to EP00958732A priority patent/EP1208605A1/fr
Publication of WO2001017033A1 publication Critical patent/WO2001017033A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Definitions

  • the present invention relates generally to the packaging of semiconductor chips and, more particularly, a method of packaging a semiconductor chip containing one or more sensors and a package in particular resulting from this process .
  • the background of the present invention is described in connection with the packaging of semiconductor chips containing one or more optical sensors, which can be any sensors designed to detect any spectrum of light, including infrared. Consequently, the present invention can be applied to the packaging of any semiconductor chip containing one or more sensors, such as fingerprint sensors, where the traditional packaging techniques and materials reduce the efficiency. sensors.
  • optical sensors Unlike most semiconductor chips, semiconductor chips or integrated circuits containing optical sensors must be packaged in such a way as to allow light to come into contact with optical sensors and optical sensors. movement, while nevertheless protecting these sensors from ambient contamination. The same goes for infrared sensors, such as those used on integrated circuit fingerprint sensors. As a result, the performance and sensitivity of optical and other sensors can be significantly reduced by contaminants and moisture introduced during the packaging process, or by contaminants, air bubbles, irregularities and deformities in the coating material itself.
  • some semiconductor chip packages containing sensors use a plastic resin or a transparent epoxy resin.
  • the present invention firstly relates to a method of packaging a semiconductor chip, which comprises the steps of fixing a surface of a semiconductor chip on a surface of a door -chip having external output terminals or connections, so that this chip holder does not extend in front of one or more sensors provided in the upper surface of the semiconductor chip and that one or more connection pads on the upper surface of the semiconductor chip are coupled to one or more connection pads of said chip carrier, in an annular interface zone formed between the upper surface of the semiconductor chip and a surface of said carrier chip; encapsulating said interface zone using a sealing ring; and encapsulating the bottom surface of the chip carrier and a bottom surface of the semiconductor chip using a coating material.
  • the method comprises the steps of: fixing an upper surface of a semiconductor chip on a lower surface of a chip holder so that one or more sensors in the upper surface of the semiconductor chip are arranged under a first opening in the chip carrier larger than the sensor (s), but smaller than the semiconductor chip, and an interface area is formed between said chip and said chip holder, in which the upper surface of the semiconductor chip extends beyond the first opening in the chip holder and that one or more connection pads on the upper surface of the chip semiconductor are coupled to one or more outer terminals of the lower surface of the chip holder; hardening of the semiconductor chip attached to the chip holder; encapsulation of the interface area using a sealing ring; hardening of the sealing ring; encapsulating the bottom surface of the chip carrier and a bottom surface of the semiconductor chip using a coating material; and hardening of the coating material.
  • the method can advantageously comprise the steps of: encapsulation of the external portion of the interface zone using a first sealing ring; hardening of the first sealing ring; encapsulating the bottom surface of the chip carrier and a bottom surface of the semiconductor chip using a coating material; hardening of the coating material; encapsulation of an inner portion of the interface zone using a second sealing ring; and hardening the second sealing ring.
  • the method comprises the steps of: fixing a lower surface of a semiconductor chip on an upper surface of an area set back from a preprinted frame, the area recessed being larger than the semiconductor chip, the semiconductor chip having one or more connection pads on an upper surface to provide terminals for one or more sensors in the upper surface, and the preprinted frame having one or more outputs per wire; hardening of the semiconductor chip attached to the preprinted frame; forming a dam to surround the recessed area to prevent coating material from entering the recessed area; hardening of the dam; forming wire connections in order to couple each connection pad to a portion of one of the wire outputs close to the recessed area; encapsulation of wire connections using a sealing ring; hardening of the sealing material; encapsulation of the lower surface of the pre-printed frame and substantial encapsulation of the cover using the coating material; and hardening of the coating material.
  • the method can advantageously further comprise a step of applying a protective layer on the one or more semiconductor chip sensors.
  • the method can advantageously further comprise the fixing of a cover having a second opening larger than the sensors of the semiconductor chip, the cover being attached to the upper surface of the chip holder and the substantial encapsulation of the cover using the coating material.
  • the present invention also relates to a housing for a semiconductor chip, which comprises a semiconductor chip having one or more connection pads on an upper surface in order to provide terminals for one or more sensors, in particular optical , provided in this upper surface; a chip holder which does not extend in front of said sensors and which is provided with one or more connection pads comprising connection terminals and provided and provided with external output connections, the connection pads of said chip holder and the connection pads of said chip determining between them an annular interface zone and being coupled in this zone; a sealing ring encapsulating said interface zone; and a coating material encapsulating the bottom surface of the chip carrier and a bottom surface of the semiconductor chip.
  • the housing can advantageously include a chip holder having a first opening which is larger than the sensor or sensors, but smaller than the semiconductor chip, and one or more external terminals; the upper surface of the semiconductor chip being fixed to the lower surface of the chip holder so that the sensor (s) are arranged under the first opening and an interface zone is formed, in which the upper surface of the the semiconductor chip extends beyond the first opening in the chip holder and that each connection pad is coupled to a portion of one of the external terminals exposed on the lower surface of the chip holder; a sealing ring encapsulating the interface zone; and a coating material encapsulating the bottom surface of the chip carrier and a bottom surface of the semiconductor chip.
  • the sealing ring can advantageously comprise a first external sealing ring and a second internal sealing ring.
  • each connection pad can advantageously be coupled to one of the outer pads of the lower surface of the chip holder, using a solder bead.
  • the chip holder can advantageously comprise a substrate and each external terminal comprises a connection pad formed on an upper surface of the substrate.
  • the chip holder can advantageously include a pre-printed frame and each external terminal includes a wire outlet.
  • the package can advantageously include a pre-printed frame having a recessed area which is larger than the semiconductor chip and one or more outputs per wire; a lower surface of the semiconductor chip being attached to an upper surface of the recessed area of the preprinted frame; a wire connection coupling each connection pad to a portion of one of the external terminals close to the recessed area; a dam surrounding the recessed area to prevent coating material from entering the recessed area; a sealing material encapsulating each wire connection; and a coating material encapsulating the bottom surface of the preprinted frame.
  • the box can advantageously further comprise a cover having a second opening of size similar to the first opening, the cover being fixed to the upper surface of the pre-printed frame with threads and the coating material substantially encapsulating this cover.
  • said sealing ring and / or said coating material can advantageously comprise a material based on thixotropic epoxy.
  • the senor or sensors are preferably covered with a protective layer.
  • the package can advantageously further comprise a transparent encapsulation material in the first opening and on the upper surface of the semiconductor chip.
  • the housing can advantageously further comprise a lens disposed above the sensor (s).
  • FIGS. 1A-1C illustrate a top view of a semiconductor chip with one or more sensors in accordance with the present invention
  • FIG. 2 illustrates a top view of a housing for a semiconductor chip having one or more sensors in accordance with a first embodiment of the present invention
  • FIG. 3 illustrates a cross-sectional view of the housing illustrated in Figure 2 in accordance with the first embodiment of the present invention
  • FIG. 4A-4D illustrate, in cross-sectional views, the method of manufacturing the housing illustrated in Figures 2 and 3 in accordance with the first embodiment of the present invention
  • FIG. 5A-5F illustrate, in cross-sectional views, the method of manufacturing a package for a semiconductor chip provided with one or more sensors in accordance with a second embodiment of the present invention
  • FIG. 6A-6F illustrate, in cross-sectional views, the method of manufacturing a package for a semiconductor chip provided with one or more sensors in accordance with a third embodiment of the present invention.
  • FIG. 1A a top view of a semiconductor chip 20 having an arrangement in four rows of connection pads is illustrated and will now be described.
  • the semiconductor chip 20 has a sensor area 22 which contains one or more sensors (not shown), and one or more connection pads 24.
  • the sensor (s) (not shown) are typically optical sensors or sensors designed to detect any spectrum of light, including infrared.
  • the sensor (s) (not shown) may also be fingerprint sensors or some other type of non-optical sensor.
  • the sensor zone 22 may however also contain additional circuitry (not shown), such as control, memory, processing circuits or other non-sensor circuits.
  • the connection pads 24 are located between the sensor zone 22 and the perimeter of the semiconductor chip 20, and provide terminals for the sensor (s) (not shown) contained in the sensor zone 22.
  • the connection pads 24 can be arranged in an arrangement in four rows of connection pads (FIG. 1A), an arrangement in two rows of connection pads 26 (FIG. 1B) or an arrangement in a single row of connection pads 28 ( Figure 1C). In all cases, the number and configuration of the connection pads 24 on the semiconductor chip 20 can vary and are not limited by FIGS. 1A, 1B
  • the package 30 includes a semiconductor chip 20 attached to a chip holder or substrate 32.
  • the semiconductor chip 20 has one or more connection pads 24 on the upper surface in an arrangement in four rows of connection pads. As mentioned previously with reference to FIGS. 1A, 1B and 1C, the number and the configuration of the connection pads 24 can vary.
  • the substrate 32 has an opening 34 which is larger than the area 22 of sensors, but smaller than the semiconductor chip 20 and the connection pad (s) 24.
  • the opening 34 extends entirely through the substrate 32
  • the upper surface of the semiconductor chip 20 is fixed to the lower surface of the substrate 32 so that the zone 22 of sensors is disposed under the opening 34 and that an interface zone 40 (FIG. 3) is formed, in which the upper surface of the semiconductor chip 20 extends beyond the opening 34 in the substrate 32 and that each connection pad 24 is coupled to one of the external terminals 36 at the using a solder bead 42 ( Figure 3).
  • the housing 30 comprises a semiconductor chip 20 fixed to a substrate 32.
  • the semiconductor chip 20 has an area 22 of sensors which is preferably covered with a protective layer 38.
  • the substrate 32 has an opening 34 which is larger than the zone 22 of sensors, but smaller than the semiconductor chip 20 and the connection pad (s) 24 (FIG. 2).
  • the opening 34 extends entirely through the substrate 32.
  • the upper surface of the semiconductor chip 20 is fixed to the lower surface of the substrate 32 so that the zone 22 of sensors is disposed under the opening 34 and that an annular interface zone 40 is formed, in which the upper surface of the semiconductor chip 20 extends beyond the opening 34 in the substrate
  • connection pad 24 is coupled to one of the external terminals 36 using a solder bead 42.
  • the external terminals 36 are strategically placed over the upper surface of the substrate 32 in order to provide a physical connection with the connection pads 24 once the solder beads 42 have been re-melted.
  • the interface area 40 is encapsulated using a sealing ring, which can be applied in a two-step process, to form a first sealing ring 44 and a second sealing ring 46
  • the configuration with a single sealing ring can be used when the solder beads 42 can be encapsulated without giving rise to a degradation of the performances required with respect to thermal cycles / shocks, as in situations with reduced cost in which reduced reliability is acceptable.
  • the two-ring configuration improves reliability.
  • the first sealing ring 44 provides a good mechanical definition of the zone 22 of exposed sensors which gives rise to mechanical precision, repeatability and reproducibility.
  • the second sealing ring 46 provides better reliability in terms of performance with respect to thermal cycles / shocks and prevents the failure mechanisms caused by cracked solder beads 42 due to excessive stresses induced by coefficient differences. of thermal expansion of the first sealing ring 44, of the coating material 48 and of the substrate 32. In all cases, the sealing rings 44 and 46 prevent the penetration of coating material 48 on the zone 22 of sensors .
  • the first sealing ring 44 encapsulates the outside portion of the interface zone 40, while the second sealing ring 46 encapsulates the inside portion of the interface zone 40.
  • the first sealing ring 44 preferably comprises a high purity non-flowing retaining barrier material based on thixotropic epoxy characterized by a high glass transition temperature with a low coefficient of thermal expansion and excellent performance against thermal shocks / cycles.
  • the second sealing ring 46 preferably comprises a filling material which is very runny and of high purity, characterized by a low coefficient of thermal expansion and excellent performance with respect to thermal shocks / cycles. If only one sealing ring is used, it should include a high purity thixotropic epoxy based non-flowing retaining barrier material characterized by a high glass transition temperature with a low coefficient of thermal expansion and excellent performance against thermal shocks / cycles.
  • the lower surface of the substrate 32 and the lower surface of the semiconductor chip 20 are encapsulated using a coating material 48.
  • the coating material 48 preferably comprises a high purity encapsulation material based on thixotropic epoxy characterized by a low coefficient of thermal expansion and excellent performance against thermal shocks / cycles.
  • Step one the upper surface of the semiconductor chip 20 is fixed to the lower surface of the chip holder or of the substrate 32 so that the sensor area 22 containing the sensor (s) in the upper surface of the semiconductor chip 20 is placed under the opening 34 in the substrate 32.
  • the opening 34 is larger than the zone 22 of sensors, but smaller than the semiconductor chip 20.
  • An annular interface area 40 ( Figure 3) is formed, in which the upper surface of the semiconductor chip 20 extends beyond the opening 34 in the substrate 32.
  • Each connection pad 24 ( Figure 2 ) is coupled to one of the external terminals 36 (FIG. 2) which are exposed on the lower surface of the substrate 32, using a solder bead 42.
  • the assembly (substrate 32 and semiconductor chip 20) is then hardened.
  • Step two (Figure 4B): the outer portion 50 of the interface zone 40 ( Figure 3) is encapsulated using the first sealing ring 44. The first sealing ring is then hardened.
  • Step three the lower surface of the substrate 32 and the lower surface of the semiconductor chip 20 are encapsulated using a coating material 48.
  • the coating material 48 is then hardened.
  • Step four ffigure 4P ") the inner portion 52 of the zone interface 40 ( Figure 3) is encapsulated using a second sealing ring 46.
  • the second sealing ring is then hardened. Note that the first and second sealing rings 44 and 46 can be combined into a single sealing ring which encapsulates the interface area 40 ( Figure 3), thereby eliminating step four.
  • Step five f Figure 3 the protective layer 38 is formed on top of the zone 22 of sensors and the external terminals 36 are formed.
  • a lens or filter can also be installed in or above the opening 34 ( Figures 2 and 4A). The housing is then preferably cleaned.
  • a preprinted frame 60 is used as a chip holder, instead of the substrate 32 in Figures 2-4D.
  • Preprinted frames 60 are well known to those skilled in the art and typically contain one or more wire outputs obtained by photoengraving and stamped (not shown) and frame alignment holes (not shown).
  • Step one the upper surface of the semiconductor chip 20 is fixed to the lower surface of the chip holder or of the pre-printed frame 60 so that the sensor area 22 containing the sensor (s) in the surface upper part of the semiconductor chip 20 is placed under the first opening 34 in the preprinted frame 60.
  • the first opening 34 is larger than the area 22 of sensors, but smaller than the semiconductor chip 20.
  • An area anular interface 66 (FIG. 5D) is formed, in which the upper surface of the semiconductor chip 20 extends beyond the opening 34 in the pre-printed frame 60.
  • Each connection pad 24 (FIGS. 1A, 1B or 1C) is coupled to one of the external terminals or outputs by wires 74 (FIG. 5F) exposed on the lower surface of the preprinted frame 60, using a solder bead 42.
  • the assembly preprinted frame 60 and semiconductor chip 20) is then hardened.
  • Step two (FIG. 5B): the external portion 62 of the interface zone 66 (FIG. 5D) is encapsulated using the first sealing ring 44. The first sealing ring is then hardened.
  • Step three (FIG. 5C): the interior portion 64 of the interface zone 66 (FIG. 5D) is encapsulated using a second sealing ring 46. The second sealing ring is then hardened. It will be noted that the first and second sealing rings 44 and 46 can be combined into a single sealing ring which encapsulates the interface zone 66 (FIG. 5D), to thus eliminate step three.
  • Step four ( Figure 5D): a cover 68 is attached to the upper surface of the preprinted frame 60 using an adhesive 70, such as a polymeric adhesive.
  • the cover 68 has a second opening 72 of similar size to the first opening 34 in the preprinted frame 60.
  • the cover 68 strengthens the mechanical strength and stability of the housing. The whole is then hardened.
  • Step five (Figure 5E): the bottom surface of the preprinted frame 60 and the bottom surface of the semiconductor chip 20 are encapsulated and the cover 68 is substantially encapsulated using a coating material 48. The material coating 48 is then cured.
  • Step six the protective layer 38 is formed on the zone 22 of sensors and the external terminals or outputs by wires 74 are cut and shaped.
  • a lens or filter can also be installed in or above the first opening 34 or the second opening 72 ( Figure 5D).
  • the housing is then preferably hardened.
  • a preprinted frame 80 is used as a chip holder.
  • This preprinted frame 80 does not, however, have a first opening 34 (FIG. 5D). Instead, the preprinted frame 80 has a recessed area 82 larger than the semiconductor chip 20. This configuration provides an extra-flat package.
  • Step one the bottom surface of the semiconductor chip 20 is attached to the top surface of the recessed area 82 of the preprinted frame 80 using an adhesive 84, such as a polymeric adhesive.
  • the assembly preprinted frame 80 and semiconductor chip 20
  • Steps two and three Figure 6B: a barrier 86 is formed so as to surround the setback area 82 and prevent the coating material 48 (Figure 6E) from entering the setback area 82 and the semiconductor chip 20
  • the dam is then hardened.
  • Wire connections 88 are formed to couple each connection pad 24 ( Figures 1A, IB and IC) to a portion of one of the wire outputs 98 ( Figure 6F) near the recessed area 82.
  • the wire connection is well known to those skilled in the art.
  • Step four ( Figure 6C): a cover 90 is attached to the upper surface of the preprinted frame 80 using an adhesive 84, such as a polymeric adhesive.
  • the cover 90 has an opening 92 above the portion of each of the external terminals 94 close to the recessed area 82, the barrier 86 surrounding the recessed area 82 and the recessed area 82.
  • the cover 68 strengthens the resistance and the mechanical stability of the housing. The whole is then hardened.
  • Step five the wire connections 88 are encapsulated using a sealing material 96.
  • the sealing material 96 is then hardened.
  • Step six the lower surface of the preprinted frame 80, of the barrier 86 and of the recessed area 82 is encapsulated and the cover
  • Step seven the protective layer 38 is formed on the zone 22 of sensors and the external terminals or outputs by wires 98 are cut and shaped.
  • a lens or filter can also be installed in or above the opening 92 ( Figure 6C). The housing is then preferably cleaned.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Le procédé produit un boîtier (30) pour puce de semi-conducteur comprenant une puce de semi-conducteur (20) présentant une ou plusieurs plages de connexion sur une surface supérieure en vue de procurer des bornes à un ou plusieurs capteurs (22) dans la surface supérieure et un porte-puce (32) présentant une ouverture (34) et une ou plusieurs bornes extérieures. La surface supérieure de la puce de semi-conducteur (20) est fixée à la surface inférieure du porte-puce (32) de telle sorte que le ou les capteurs (22) soient disposés sous la première ouverture (34) et qu'une zone d'interface (40) soit formée, dans laquelle la surface supérieure de la puce de semi-conducteur (20) se prolonge au-delà de la première ouverture (34) dans le porte-puce (32) et que chaque plage de connexion soit couplée à une portion d'une des bornes extérieures exposée sur la surface inférieure du porte-puce (32) par exemple par des gouttes de soudure (42). Un anneau d'étanchéité (44, 46) encapsule la zone d'interface (40) et un matériau d'enrobage (48) encapsule la surface inférieure du porte-puce (32) et une surface inférieure de la puce de semi-conducteur (20).

Description

Procédé de mise en boîtier d'une puce de semi-conducteur contenant des capteurs et boîtier obtenu
La présente invention concerne de façon générale la mise en boîtier de puces de semi-conducteur et, plus particulièrement, un procédé de mise en boîtier d'une puce de semi-conducteur contenant un ou plusieurs capteurs et un boîtier en particulier issu de ce procédé.
Sans limiter le cadre de la présente invention, l'arrière-plan de la présente invention est décrit en connexion avec la mise en boîtier de puces de semi-conducteur contenant un ou plusieurs capteurs optiques, lesquels peuvent être des capteurs quelconques conçus pour détecter tout spectre de lumière, y compris l'infrarouge. Par conséquent, la présente invention peut s'appliquer à la mise en boîtier de toute puce de semi-conducteur contenant un ou plusieurs capteurs, comme des capteurs d'empreintes digitales, où les techniques et matériaux traditionnels de mise en boîtier réduisent l'efficacité des capteurs.
Les puces de semi-conducteur ou les circuits intégrés contenant des capteurs optiques doivent, contrairement à la plupart des puces de semi-conducteur, être mis en boîtier de manière à permettre à la lumière d'entrer au contact des capteurs optiques et des capteurs de mouvement, tout en protégeant néanmoins ces capteurs de la contamination ambiante. Il en va de même pour les capteurs infrarouges, comme ceux utilisés sur des capteurs d'empreintes digitales à circuits intégrés. De ce fait, les performances et la sensibilité des capteurs optiques et autres peuvent être considérablement réduites par les contaminants et l'humidité introduits au cours du processus de mise en boîtier, ou par des contaminants, bulles d'air, irrégularités et difformités dans le matériau d'enrobage proprement dit.
Par ailleurs, certains boîtiers pour puces de semi-conducteur contenant des capteurs utilisent une résine plastique ou une résine époxy transparente.
L'utilisation d'une résine plastique ou d'une résine époxy transparente introduit toutefois des problèmes supplémentaires. En premier lieu, il n'est pas possible d'utiliser les agents les plus couramment utilisés pour faciliter le moulage du boîtier et renforcer la fiabilité du boîtier. En second lieu, ces matériaux transparents sont plus difficiles à manipuler et à nettoyer hors des moules. En troisième lieu, ces matériaux sont plus coûteux et nécessitent des temps de durcissement prolongés (de deux à trois fois celui d'un boîtier normal). II existe par conséquent un besoin vis-à-vis d'un procédé de mise en boîtier de puces de semi-conducteur contenant un ou plusieurs capteurs qui soit durable, économique, rentable et efficace. De façon plus spécifique, le boîtier ne devrait pas gêner de manière significative les performances des capteurs, tout en protégeant les capteurs des corps étrangers et des contaminants.
La présente invention a tout d'abord pour objet un procédé de mise en boîtier d'une puce de semi-conducteur, qui comprend les étapes de fixation d'une surface d'une puce de semi-conducteur sur une surface d'un porte-puce présentant des bornes ou connexions externes de sortie, de telle sorte que ce porte-puce ne s'étende pas devant un ou plusieurs capteurs prévus dans la surface supérieure de la puce de semi-conducteur et qu'une ou plusieurs plages de connexion sur la surface supérieure de la puce de semi-conducteur soient couplées à une ou plusieurs plages de connexion dudit porte-puce, dans une zone d'interface annulaire formée entre la surface supérieure de la puce de semi-conducteur et une surface dudit porte-puce ; d'encapsulation de ladite zone d'interface à l'aide d'un anneau d'étanchéité ; et d'encapsulation de la surface inférieure du porte- puce et une surface inférieure de la puce de semi-conducteur à l'aide d'un matériau d'enrobage. Selon une variante d'exécution de l'invention, le procédé comprend les étapes de : fixation d'une surface supérieure d'une puce de semi-conducteur sur une surface inférieure d'un porte-puce de telle sorte qu'un ou plusieurs capteurs dans la surface supérieure de la puce de semiconducteur soient disposés sous une première ouverture dans le porte- puce plus grande que le ou les capteurs, mais plus petite que la puce de semi-conducteur, et qu'une zone d'interface soit formée entre ladite puce et ledit porte-puce, dans laquelle la surface supérieure de la puce de semiconducteur se prolonge au-delà de la première ouverture dans le porte- puce et qu'une ou plusieurs plages de connexion sur la surface supérieure de la puce de semi-conducteur soient couplées à une ou de plusieurs bornes extérieures de la surface inférieure du porte-puce ; durcissement de la puce de semi-conducteur fixée au porte-puce ; encapsulation de la zone d'interface à l'aide d'un anneau d'étanchéité ; durcissement de l'anneau d'étanchéité ; encapsulation de la surface inférieure du porte- puce et une surface inférieure de la puce de semi-conducteur à l'aide d'un matériau d'enrobage ; et durcissement du matériau d'enrobage.
Selon l'invention, le procédé peut avantageusement comprendre les étapes de: encapsulation de la portion extérieure de la zone d'interface à l'aide d'un premier anneau d'étanchéité ; durcissement du premier anneau d'étanchéité ; encapsulation de la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur à l'aide d'un matériau d'enrobage ; durcissement du matériau d'enrobage ; encapsulation d'une portion intérieure de la zone d'interface à l'aide d'un deuxième anneau d'étanchéité ; et durcissement du deuxième anneau d'étanchéité.
Selon une autre variante de réalisation de l'invention, le procédé comprend les étapes de: fixation d'une surface inférieure d'une puce de semi-conducteur sur une surface supérieure d'une zone en retrait d'un cadre préimprimé, la zone en retrait étant plus grande que la puce de semi- conducteur, la puce de semi-conducteur présentant une ou plusieurs plages de connexion sur une surface supérieure en vue de procurer des bornes à un ou plusieurs capteurs dans la surface supérieure, et le cadre préimprimé présentant une ou plusieurs sorties par fils ; durcissement de la puce de semi-conducteur fixée au cadre préimprimé ; formation d'un barrage pour entourer la zone en retrait afin d'empêcher qu'un matériau d'enrobage ne pénètre dans la zone en retrait ; durcissement du barrage ; formation de connexions par fils en vue de coupler chaque plage de connexion à une portion d'une des sorties par fils proche de la zone en retrait ; encapsulation des connexions par fils à l'aide d'un anneau d'étanchéité ; durcissement du matériau d'étanchéité ; encapsulation de la surface inférieure du cadre préimprimé et encapsulation substantielle du couvercle à l'aide du matériau d'enrobage ; et durcissement du matériau d'enrobage.
Selon l'invention, le procédé peut avantageusement comprendre en outre une étape d'application d'une couche protectrice sur le ou les capteurs de la puce de semi-conducteur.
Selon l'invention, le procédé peut avantageusement comprendre en outre la fixation d'un couvercle présentant une deuxième ouverture plus grande que les capteurs de la puce de semi-conducteur, le couvercle étant attaché à la surface supérieure du porte-puce et l'encapsulation substantielle du couvercle à l'aide du matériau d'enrobage.
La présente invention a également pour objet un boîtier pour puce de semi-conducteur, qui comprend une puce de semi-conducteur présentant une ou plusieurs plages de connexion sur une surface supérieure en vue de fournir des bornes à un ou plusieurs capteurs, en particulier optiques, prévus dans cette surface supérieure ; un porte-puce qui ne s'étend pas devant lesdits capteurs et qui est muni d'une ou plusieurs plages de connexion comprenant des bornes de connexion et muni et muni de connexions externes de sortie, les plages de connexion dudit porte- puce et les plages de connexion de ladite puce déterminant entre elles une zone d'interface annulaire et étant couplées dans cette zone ; un anneau d'étanchéité encapsulant ladite zone d'interface ; et un matériau d'enrobage encapsulant la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur. Selon l'invention, le boîtier peut avantageusement comprendre un porte-puce présentant une première ouverture qui est plus grande que le ou les capteurs, mais plus petite que la puce de semi-conducteur, et une ou plusieurs bornes extérieures ; la surface supérieure de la puce de semiconducteur étant fixée à la surface inférieure du porte-puce de telle sorte que le ou les capteurs soient disposés sous la première ouverture et qu'une zone d'interface soit formée, dans laquelle la surface supérieure de la puce de semi-conducteur se prolonge au-delà de la première ouverture dans le porte-puce et que chaque plage de connexion soit couplée à une portion d'une des bornes extérieures exposée sur la surface inférieure du porte- puce ; un anneau d'étanchéité encapsulant la zone d'interface ; et un matériau d'enrobage encapsulant la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur.
Selon l'invention, l'anneau d'étanchéité peut avantageusement comprendre un premier anneau d'étanchéité extérieur et un deuxième anneau d'étanchéité intérieur. Selon l'invention, chaque plage de connexion peut avantageusement être couplée à une des plages extérieures de la surface inférieure du porte-puce, à l'aide d'une perle de soudure.
Selon l'invention, le porte-puce peut avantageusement comprendre un substrat et chaque borne externe comprend une plage de connexion formée sur une surface supérieure du substrat.
Selon l'invention, le porte-puce peut avantageusement comprendre un cadre préimprimé et chaque borne externe comprend une sortie par fil. Selon l'invention, le boîtier peut avantageusement comprendre un cadre préimprimé présentant une zone en retrait qui est plus grande que la puce de semi-conducteur et une ou plusieurs sorties par fils ; une surface inférieure de la puce de semi-conducteur étant fixée à une surface supérieure de la zone en retrait du cadre préimprimé ; une connexion par fil couplant chaque plage de connexion à une portion d'une des bornes extérieures proche de la zone en retrait ; un barrage entourant la zone en retrait afin d'empêcher qu'un matériau d'enrobage ne pénètre dans la zone en retrait ; un matériau d'étanchéité encapsulant chaque connexion par fil ; et un matériau d'enrobage encapsulant la surface inférieure du cadre préimprimé.
Selon l'invention, le boîtier peut avantageusement comprendre en outre un couvercle présentant une deuxième ouverture de taille similaire à la première ouverture, le couvercle étant fixé à la surface supérieure du cadre préimprimé à fils et le matériau d'enrobage encapsulant substantiellement ce couvercle.
Selon l'invention, ledit anneau d'étanchéité et/ou ledit matériau d'enrobage peuvent avantageusement comprendre un matériau à base d'époxy thixotrope.
Selon l'invention, le ou les capteurs sont de préférence recouverts d'une couche protectrice.
Selon l'invention, le boîtier peut avantageusement comprendre en outre un matériau d'encapsulation transparent dans la première ouverture et sur la surface supérieure de la puce de semi-conducteur.
Selon l'invention, le boîtier peut avantageusement comprendre en outre une lentille disposée au-dessus du ou des capteurs. Les avantages ci-dessus, ainsi que d'autres, de l'invention seront mieux compris en se référant à la description suivante, conjointement aux dessins annexés, dans lesquels :
- les figures 1A-1C illustrent une vue de dessus d'une puce de semi-conducteur dotée d'un ou de plusieurs capteurs conformément à la présente invention ;
- la figure 2 illustre une vue de dessus d'un boîtier pour une puce de semi-conducteur dotée d'un ou de plusieurs capteurs conformément à un premier mode de réalisation de la présente invention ; - la figure 3 illustre une vue en coupe transversale du boîtier illustré à la figure 2 conformément au premier mode de réalisation de la présente invention ;
- les figures 4A-4D illustrent, dans des vues en coupe transversale, le procédé de fabrication du boîtier illustré aux figures 2 et 3 conformément au premier mode de réalisation de la présente invention ;
- les figures 5A-5F illustrent, dans des vues en coupe transversale, le procédé de fabrication d'un boîtier pour une puce de semiconducteur dotée d'un ou de plusieurs capteurs conformément à un deuxième mode de réalisation de la présente invention ; et - les figures 6A-6F illustrent, dans des vues en coupe transversale, le procédé de fabrication d'un boîtier pour une puce de semiconducteur dotée d'un ou de plusieurs capteurs conformément à un troisième mode de réalisation de la présente invention.
Bien que la mise au point et l'utilisation de divers modes de réalisation de la présente invention soient présentées en détail ci- dessous, on sera conscient du fait que la présente invention procure un grand nombre de concepts inventifs applicables susceptibles d'être mis en oeuvre dans une grande diversité de contextes spécifiques. Les modes de réalisation spécifiques présentés dans les présentes illustrent uniquement des voies spécifiques de mise au point et d'utilisation de l'invention et ne limitent en aucun cas le cadre de l'invention.
Les descriptions à suivre des figures présentent des procédés de mise en boîtier de puces de semi-conducteur contenant des capteurs dont la fonctionnalité et la fiabilité dépendent des caractéristiques fondamentales de la lumière se propageant vers et depuis le dispositif. De plus, les procédés de mise en boîtier décrits ci-dessous peuvent tout aussi bien être appliqués à d'autres types de capteurs, comme les capteurs d'empreintes digitales. Bien que la discussion soit centrée sur des fixations par puces à bosses ou par connexions par fils, son but n'est pas de limiter le cadre de l'invention à ces configurations, dans la mesure où le procédé de mise en boîtier peut être utilisé pour toute configuration de fixations de puces. Par ailleurs, de≤ lentilles ou autres éléments de focalisation ou de filtrage peuvent être aisément ajoutés aux boîtiers décrits ci-dessous. Si l'on se tourne à présent vers la figure 1A, une vue de dessus d'une puce de semi-conducteur 20 présentant un agencement en quatre rangées de plages de connexion est illustrée et va être à présent décrite. La puce de semi-conducteur 20 présente une zone 22 de capteurs qui contient un ou plusieurs capteurs (non illustrés), et une ou plusieurs plages de connexion 24. Le ou les capteurs (non illustrés) sont typiquement des capteurs optiques ou des capteurs conçus pour détecter tout spectre de lumière, y compris l'infrarouge. Le ou les capteurs (non illustrés) peuvent également être des capteurs d'empreintes digitales ou un autre type quelconque de capteur non optique. La zone 22 de capteurs peut toutefois également contenir de la circuiterie supplémentaire (non illustrée), comme des circuits de commande, de mémoire, de traitement ou d'autres circuits non capteurs. Les plages de connexion 24 sont situées entre la zone 22 de capteurs et le périmètre de la puce de semi-conducteur 20, et fournissent des bornes au ou aux capteurs (non illustrés) contenues dans la zone 22 de capteurs. Les plages de connexion 24 peuvent être agencées selon un agencement en quatre rangées de plages de connexion (figure 1A), un agencement en deux rangées de plages de connexion 26 (figure 1B) ou un agencement en une seule rangée de plages de connexion 28 (figure 1C). Dans tous les cas, le nombre et la configuration des plages de connexion 24 sur la puce de semi-conducteur 20 peuvent varier et ne sont pas limités par les figures 1A, 1B et 1C.
Si l'on se réfère à présent à la figure 2, une vue de dessus d'un boîtier pour une puce de semi-conducteur contenant un ou plusieurs capteurs conformément à un premier mode de réalisation de la présente invention est désignée généralement par 30 et va être à présent décrite. Le boîtier 30 comprend une puce de semi-conducteur 20 fixée à un porte-puce ou substrat 32. La puce de semi-conducteur 20 présente une ou plusieurs plages de connexion 24 sur la surface supérieure dans un agencement en quatre rangées de plages de connexion. Comme mentionné précédemment en référence aux figures 1A, 1B et 1C, le nombre et la configuration des plages de connexion 24 peuvent varier. Le substrat 32 présente une ouverture 34 qui est plus grande que la zone 22 de capteurs, mais plus petite que la puce de semi-conducteur 20 et le ou les plages de connexion 24. L'ouverture 34 se prolonge entièrement à travers le substrat 32. La surface supérieure de la puce de semi-conducteur 20 est fixée à la surface inférieure du substrat 32 de telle sorte que la zone 22 de capteurs soit disposée sous l'ouverture 34 et qu'une zone d'interface 40 (figure 3) soit formée, dans laquelle la surface supérieure de la puce de semi-conducteur 20 se prolonge au-delà de l'ouverture 34 dans le substrat 32 et que chaque plage de connexion 24 soit couplée à l'une des bornes externes 36 à l'aide d'une perle de soudure 42 (figure 3).
Si l'on se réfère à présent à la figure 3, une vue en coupe transversale du boîtier illustré à la figure 2 est illustrée. Comme décrit précédemment, le boîtier 30 comprend une puce de semi-conducteur 20 fixée à un substrat 32. La puce de semi-conducteur 20 présente une zone 22 de capteurs qui est de préférence recouverte d'une couche protectrice 38. Le substrat 32 présente une ouverture 34 qui est plus grande que la zone 22 de capteurs, mais plus petite que la puce de semi-conducteur 20 et le ou les plages de connexion 24 (figure 2). L'ouverture 34 se prolonge entièrement à travers le substrat 32.
La surface supérieure de la puce de semi-conducteur 20 est fixée à la surface inférieure du substrat 32 de telle sorte que la zone 22 de capteurs soit disposée sous l'ouverture 34 et qu'une zone d'interface annulaire 40 soit formée, dans laquelle la surface supérieure de la puce de semi-conducteur 20 se prolonge au-delà de l'ouverture 34 dans le substrat
32 et que chaque plage de connexion 24 soit couplée à l'une des bornes externes 36 à l'aide d'une perle de soudure 42. Les bornes externes 36 sont stratégiquement placées par-dessus la surface supérieure du substrat 32 afin de fournir une connexion physique avec les plages de connexion 24 une fois que les perles de soudure 42 ont fait l'objet d'une refusion. La zone d'interface 40 est encapsulée à l'aide d'un anneau d'étanchéité, qui peut être appliqué dans un processus en deux étapes, en vue de former un premier anneau d'étanchéité 44 et un deuxième anneau d'étanchéité 46. La configuration à un seul anneau d'étanchéité peut être utilisée lorsque les perles de soudure 42 peuvent être encapsulées sans donner lieu à une dégradation des performances requises vis-à-vis des cycles/chocs thermiques, comme dans les situations à coût réduit dans lesquelles une fiabilité réduite est acceptable. La configuration à deux anneaux d'étanchéité améliore toutefois la fiabilité. Le premier anneau d'étanchéité 44 fournit une bonne définition mécanique de la zone 22 de capteurs exposée qui donne lieu à une précision, une répétabilité et une reproductibilité mécaniques. Le deuxième anneau d'étanchéité 46 fournit une meilleure fiabilité en termes de performances vis-à-vis des cycles/chocs thermiques et empêche les mécanismes de défaillance provoqués par des perles de soudure fissurées 42 du fait de contraintes excessives induites par des différences de coefficient de dilatation thermique du premier anneau d'étanchéité 44, du matériau d'enrobage 48 et du substrat 32. Dans tous les cas, les anneaux d'étanchéité 44 et 46 empêchent la pénétration de matériau d'enrobage 48 sur la zone 22 de capteurs.
Le premier anneau d'étanchéité 44 encapsule la portion extérieure de la zone d'interface 40, tandis que le deuxième anneau d'étanchéité 46 encapsule la portion intérieure de la zone d'interface 40. Le premier anneau d'étanchéité 44 comprend de préférence un matériau de barrage de retenue non coulant, de grande pureté à base d'époxy thixotrope caractérisé par une température de transition vitreuse élevée avec un faible coefficient de dilatation thermique et d'excellentes performances vis-à-vis des chocs/cycles thermiques. Le deuxième anneau d'étanchéité 46 comprend de préférence un matériau de remplissage très coulant et de grande pureté caractérisé par un faible coefficient de dilatation thermique et d'excellentes performances vis-à-vis des chocs/cycles thermiques. Si l'on n'utilise qu'un seul anneau d'étanchéité, celui-ci devrait comprendre un matériau de barrage de retenue non coulant, de grande pureté à base d'époxy thixotrope caractérisé par une température de transition vitreuse élevée avec un faible coefficient de dilatation thermique et d'excellentes performances vis-à-vis des chocs/cycles thermiques.
La surface inférieure du substrat 32 et la surface inférieure de la puce de semi-conducteur 20 sont encapsulées à l'aide d'un matériau d'enrobage 48. Le matériau d'enrobage 48 comprend de préférence un matériau d'encapsulation de grande pureté à base d'époxy thixotrope caractérisé par un faible coefficient de dilatation thermique et d'excellentes performances vis-à-vis des chocs/cycles thermiques.
Si l'on se réfère à présent aux figures 4A-4D, le procédé de fabrication du boîtier illustré aux figures 2 et 3 va être décrit. Comme le comprendront aisément les hommes compétents dans l'art, l'ordre de certaines des étapes décrites ci-dessous peut être modifié, ou certaines étapes peuvent être combinées en une seule étape pour produire un dispositif équivalent. Par conséquent, la présente invention n'est pas strictement limitée par l'ordre décrit ou illustré dans les figures suivantes. Etape un (figure 4A): la surface supérieure de la puce de semiconducteur 20 est fixée à la surface inférieure du porte-puce ou du substrat 32 de telle sorte que la zone 22 de capteurs contenant le ou les capteurs dans la surface supérieure de la puce de semi-conducteur 20 soit disposée sous l'ouverture 34 dans le substrat 32. L'ouverture 34 est plus grande que la zone 22 de capteurs, mais plus petite que la puce de semi-conducteur 20.
Une zone d'interface annulaire 40 (figure 3) est formée, dans laquelle la surface supérieure de la puce de semi-conducteur 20 se prolonge au-delà de l'ouverture 34 dans le substrat 32. Chaque plage de connexion 24 (figure 2) est couplée à l'une des bornes externes 36 (figure 2) qui sont exposées sur la surface inférieure du substrat 32, à l'aide d'une perle de soudure 42. L'ensemble (substrat 32 et puce de semi-conducteur 20) est alors durci.
Etape deux ffigure 4B): la portion extérieure 50 de la zone d'interface 40 (figure 3) est encapsulée à l'aide du premier anneau d'étanchéité 44. Le premier anneau d'étanchéité est alors durci.
Etape trois (figure 4C): la surface inférieure du substrat 32 et la surface inférieure de la puce de semi-conducteur 20 sont encapsulées à l'aide d'un matériau d'enrobage 48. Le matériau d'enrobage 48 est alors durci. Etape quatre ffigure 4P"): la portion intérieure 52 de la zone d'interface 40 (figure 3) est encapsulée à l'aide d'un deuxième anneau d'étanchéité 46. Le deuxième anneau d'étanchéité est alors durci. On notera que les premier et deuxième anneaux d'étanchéité 44 et 46 peuvent être combinés en un seul et unique anneau d'étanchéité qui encapsule la zone d'interface 40 (figure 3), en éliminant ainsi l'étape quatre.
Etape cinq f figure 3): la couche protectrice 38 est formée sur le dessus de la zone 22 de capteurs et les bornes externes 36 sont formées. Une lentille ou un filtre peuvent être également installés dans ou au- dessus de l'ouverture 34 (figures 2 et 4A). Le boîtier est alors de préférence nettoyé.
Si l'on se réfère à présent aux figures 5A-5F, le procédé de fabrication d'un boîtier conformément à un deuxième mode de réalisation de la présente invention va être décrit. Dans ce mode de réalisation, un cadre préimprimé 60 est utilisé en tant que porte-puce, au lieu du substrat 32 aux figures 2-4D. Les cadres préimprimés 60 sont biens connus des hommes compétents dans l'art et contiennent typiquement une ou plusieurs sorties par fils obtenues par photogravure et estampées (non illustrées) et de trous d'alignement de cadre (non illustrés).
Etape un (figure 5A): la surface supérieure de la puce de semi- conducteur 20 est fixée à la surface inférieure du porte-puce ou du cadre préimprimé 60 de telle sorte que la zone 22 de capteurs contenant le ou les capteurs dans la surface supérieure de la puce de semi-conducteur 20 soit disposée sous la première ouverture 34 dans le cadre préimprimé 60. La première ouverture 34 est plus grande que la zone 22 de capteurs, mais plus petite que la puce de semi-conducteur 20. Une zone d'interface anulaire 66 (figure 5D) est formée, dans laquelle la surface supérieure de la puce de semi-conducteur 20 se prolonge au-delà de l'ouverture 34 dans le cadre préimprimé 60. Chaque plage de connexion 24 (figures 1A, 1B ou 1C) est couplée à l'une des bornes externes ou sorties par fils 74 (figure 5F) exposées sur la surface inférieure du cadre préimprimé 60, à l'aide d'une perle de soudure 42. L'ensemble (cadre préimprimé 60 et puce de semi-conducteur 20) est alors durci.
Etape deux (figure 5B): la portion extérieure 62 de la zone d'interface 66 (figure 5D) est encapsulée à l'aide du premier anneau d'étanchéité 44. Le premier anneau d'étanchéité est alors durci. Etape trois (figure 5C): la portion intérieure 64 de la zone d'interface 66 (figure 5D) est encapsulée à l'aide d'un deuxième anneau d'étanchéité 46. Le deuxième anneau d'étanchéité est alors durci. On notera que les premier et deuxième anneaux d'étanchéité 44 et 46 peuvent être combinés en un seul et unique anneau d'étanchéité qui encapsule la zone d'interface 66 (figure 5D), pour éliminer ainsi l'étape trois.
Etape quatre (figure 5D): un couvercle 68 est fixé à la surface supérieure du cadre préimprimé 60 à l'aide d'un adhésif 70, comme un adhésif polymide. Le couvercle 68 présente une deuxième ouverture 72 de taille similaire à la première ouverture 34 dans le cadre préimprimé 60. Le couvercle 68 renforce la résistance et la stabilité mécaniques du boîtier. L'ensemble est alors durci.
Etape cinq (figure 5E): la surface inférieure du cadre préimprimé 60 et la surface inférieure de la puce de semi-conducteur 20 sont encapsulées et le couvercle 68 est substantiellement encapsulé à l'aide d'un matériau d'enrobage 48. Le matériau d'enrobage 48 est alors durci.
Etape six (figure 5E): la couche protectrice 38 est formée sur la zone 22 de capteurs et les bornes externes ou sorties par fils 74 sont coupées et mises en forme. Une lentille ou un filtre peuvent être également installés dans ou au-dessus de la première ouverture 34 ou de la deuxième ouverture 72 (figure 5D). Le boîtier est alors de préférence durci.
Si l'on se réfère à présent aux figures 6A-6F, le procédé de fabrication d'un boîtier conformément à un troisième mode de réalisation de la présente invention va être décrit. Dans ce mode de réalisation, à l'instar des figures 5A-5F, un cadre préimprimé 80 est utilisé en tant que porte-puce. Ce cadre préimprimé 80 ne présente toutefois pas de première ouverture 34 (figure 5D). Au lieu de cela, le cadre préimprimé 80 présente une zone en retrait 82 plus grande que la puce de semi-conducteur 20. Cette configuration procure un boîtier extra-plat.
Etape un (figure 6A): la surface inférieure de la puce de semiconducteur 20 est fixée à la surface supérieure de la zone en retrait 82 du cadre préimprimé 80 à l'aide d'un adhésif 84, comme un adhésif polymide. L'ensemble (cadre préimprimé 80 et puce de semi-conducteur 20) est alors durci. Etapes deux et trois (figure 6B): un barrage 86 est formé de façon à entourer la zone en retrait 82 et empêcher que le matériau d'enrobage 48 (figure 6E) ne pénètre dans la zone en retrait 82 et la puce de semiconducteur 20. Le barrage est alors durci. Des connexions par fils 88 sont formées pour coupler chaque plage de connexion 24 (figures 1A, IB et IC) à une portion d'une des sorties par fils 98 (figure 6F) proche de la zone en retrait 82. La connexion par fils est bien connue des hommes compétents dans l'art.
Etape quatre (figure 6C): un couvercle 90 est fixé à la surface supérieure du cadre préimprimé 80 à l'aide d'un adhésif 84, comme un adhésif polymide. Le couvercle 90 présente une ouverture 92 au-dessus de la portion de chacune des bornes extérieures 94 proche de la zone en retrait 82, du barrage 86 entourant la zone en retrait 82 et de la zone en retrait 82. Le couvercle 68 renforce la résistance et la stabilité mécaniques du boîtier. L'ensemble est alors durci.
Etape cinq (figure 6D): les connexions par fils 88 sont encapsulées à l'aide d'un matériau d'étanchéité 96. Le matériau d'étanchéité 96 est alors durci.
Etape six (figure 6E): la surface inférieure du cadre préimprimé 80, du barrage 86 et de la zone en retrait 82 est encapsulée et le couvercle
90 est substantiellement encapsulé à l'aide d'un matériau d'enrobage 48. Le matériau d'enrobage 48 est alors durci.
Etape sept (figure 6F): la couche protectrice 38 est formée sur la zone 22 de capteurs et les bornes extérieures ou sorties par fils 98 sont coupées et mises en forme. Une lentille ou un filtre peuvent également être installés dans ou au-dessus de l'ouverture 92 (figure 6C). Le boîtier est alors de préférence nettoyé.
Bien que des modes de réalisation préférés de l'invention aient été décrits en détail, les hommes compétents dans l'art comprendront que diverses modifications peuvent y être apportées sans s'écarter pour autant de l'esprit et du cadre de l'invention présentés dans les revendications annexées.

Claims

REVENDICATIONS
1. Procédé de mise en boîtier d'une puce de semi-conducteur, caractérisé par le fait qu'il comprend les étapes de: fixation d'une surface d'une puce de semi-conducteur (20) sur une surface d'un porte-puce (32) présentant des bornes ou connexions externes de sortie (36, 74), de telle sorte que ce porte-puce ne s'étendent pas devant un ou plusieurs capteurs (22) prévus dans la surface supérieure de la puce de semi-conducteur et qu'une ou plusieurs plages de connexion (24) sur la surface supérieure de la puce de semi-conducteur soient couplées à une ou de plusieurs plages de connexion dudit porte-puce, dans une zone d'interface annulaire (40) formée entre la surface supérieure de la puce de semi-conducteur et une surface dudit porte-puce ; encapsulation de ladite zone d'interface (40) à l'aide d'un anneau d'étanchéité (44, 96) ; et encapsulation de la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur à l'aide d'un matériau d'enrobage (48).
2. Procédé selon la revendication 1, caractérisé par le fait qu'il comprend les étapes de: fixation d'une surface supérieure d'une puce de semi-conducteur (20) sur une surface inférieure d'un porte-puce (32) de telle sorte qu'un ou plusieurs capteurs dans la surface supérieure de la puce de semiconducteur soient disposés sous une première ouverture (34) dans le porte-puce plus grande que le ou les capteurs, mais plus petite que la puce de semi-conducteur, et qu'une zone d'interface (40) soit formée entre ladite puce et ledit porte-puce, dans laquelle la surface supérieure de la puce de semi-conducteur se prolonge au-delà de la première ouverture dans le porte-puce et qu'une ou plusieurs plages de connexion sur la surface supérieure de la puce de semi-conducteur soient couplées à une ou de plusieurs bornes extérieures de la surface inférieure du porte-puce ; durcissement de la puce de semi-conducteur fixée au porte-puce ; encapsulation de la zone d'interface (40) à l'aide d'un anneau d'étanchéité (44) ; durcissement de l'anneau d'étanchéité ; encapsulation de la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur à l'aide d'un matériau d'enrobage (48) ; et durcissement du matériau d'enrobage.
3. Procédé selon la revendication 2, caractérisé par le fait qu'il comprend les étapes de: encapsulation de la portion extérieure de la zone d'interface à l'aide d'un premier anneau d'étanchéité (44) ; durcissement du premier anneau d'étanchéité ; encapsulation de la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur à l'aide d'un matériau d'enrobage (48) ; durcissement du matériau d'enrobage ; encapsulation d'une portion intérieure de la zone d'interface à l'aide d'un deuxième anneau d'étanchéité (46) ; et durcissement du deuxième anneau d'étanchéité.
4. Procédé selon la revendication 1, caractérisé par le fait qu'il comprend les étapes de: fixation d'une surface inférieure d'une puce de semi-conducteur (20) sur une surface supérieure d'une zone en retrait (82) d'un cadre préimprimé, la zone en retrait étant plus grande que la puce de semiconducteur, la puce de semi-conducteur présentant une ou plusieurs plages de connexion sur une surface supérieure en vue de procurer des bornes à un ou plusieurs capteurs dans la surface supérieure, et le cadre préimprimé présentant une ou plusieurs sorties par fils ; durcissement de la puce de semi-conducteur fixée au cadre préimprimé ; formation d'un barrage (86) pour entourer la zone en retrait afin d'empêcher qu'un matériau d'enrobage (48) ne pénètre dans la zone en retrait ; durcissement du barrage ; formation de connexions par fils (88) en vue de coupler chaque plage de connexion à une portion d'une des sorties par fils proche de la zone en retrait ; /17033
16
encapsulation des connexions par fils à l'aide d'un anneau d'étanchéité (96) ; durcissement du matériau d'étanchéité ; encapsulation de la surface inférieure du cadre préimprimé à l'aide du matériau d'enrobage (48) ; et durcissement du matériau d'enrobage.
5. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comprend en outre l'étape d'application d'une couche protectrice (38) sur le ou les capteurs de la puce de semi-conducteur.
6. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comprend en outre : la fixation d'un couvercle (68, 90) présentant une deuxième ouverture plus grande que les capteurs de la puce de semi-conducteur, le couvercle étant attaché à la surface supérieure du porte-puce ; et l'encapsulation substantielle du couvercle à l'aide du matériau d'enrobage.
7. Boîtier pour puce de semi-conducteur, caractérisé par le fait qu'il comprend une puce de semi-conducteur (20) présentant une ou plusieurs plages de connexion sur une surface supérieure en vue de fournir des bornes à un ou plusieurs capteurs (22), en particulier optiques, prévus dans cette surface supérieure ; un porte-puce (32) qui ne s'étend pas devant lesdits capteurs et qui est muni d'une ou plusieurs plages de connexion comprenant des bornes de connexion et muni et muni de connexions externes de sortie, les plages de connexion dudit porte-puce et les plages de connexion de ladite puce déterminant entre elles une zone d'interface annulaire (40) et étant couplées dans cette zone ; un anneau d'étanchéité (44, 96) encapsulant ladite zone d'interface (40) ; et un matériau d'enrobage (48) encapsulant la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur.
8. Boîtier selon la revendication 7, caractérisé par le fait qu'il comprend : un porte-puce (32) présentant une première ouverture (34) qui est plus grande que le ou les capteurs, mais plus petite que la puce de semiconducteur, et une ou plusieurs bornes extérieures ; la surface supérieure de la puce de semi-conducteur étant fixée à la surface inférieure du porte- puce de telle sorte que le ou les capteurs soient disposés sous la première ouverture et qu'une zone d'interface (40) soit formée, dans laquelle la surface supérieure de la puce de semi-conducteur se prolonge au-delà de la première ouverture dans le porte-puce et que chaque plage de connexion soit couplée à une portion d'une des bornes extérieures exposée sur la surface inférieure du porte-puce ; un anneau d'étanchéité (44) encapsulant la zone d'interface (40) ; et un matériau d'enrobage (48) encapsulant la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur.
9. Boîtier selon la revendication 8, caractérisé par le fait que l'anneau d'étanchéité comprend une premier anneau d'étanchéité extérieur (44) et un deuxième anneau d'étanchéité intérieur (46).
10. Boîtier selon l'une des revendications 8 et 9, caractérisé par le fait que chaque plage de connexion est couplée à une des plages extérieures de la surface inférieure du porte-puce, à l'aide d'une perle de soudure (42).
11. Boîtier selon l'une des revendications 8 à 10, caractérisé par le fait que le porte-puce comprend un substrat et chaque borne externe comprend une plage de connexion (36) formée sur une surface supérieure du substrat.
12. Boîtier selon l'une quelconque des revendications 7 à 10, caractérisé par le fait que le porte-puce comprend un cadre préimprimé (60) et chaque borne externe comprend une sortie par fil (74).
13. Boîtier selon la revendication 7, caractérisé par le fait qu'il comprend : un cadre préimprimé (80) présentant une zone en retrait (82) qui est plus grande que la puce de semi-conducteur et une ou plusieurs sorties par fils ; une surface inférieure de la puce de semi-conducteur étant fixée à une surface supérieure de la zone en retrait du cadre préimprimé ; une connexion par fil (88) couplant chaque plage de connexion à /17033
18
une portion d'une des bornes extérieures proche de la zone en retrait ; un barrage (86) entourant la zone en retrait afin d'empêcher qu'un matériau d'enrobage (48) ne pénètre dans la zone en retrait ; un matériau d'étanchéité (96) encapsulant chaque connexion par fil ; et un matériau d'enrobage (48) encapsulant la surface inférieure du cadre préimprimé.
14. Boîtier selon l'une des revendications 12 et 13, caractérisé par le fait qu'il comprend en outre un couvercle (68, 90) présentant une deuxième ouverture de taille similaire à la première ouverture, le couvercle étant fixé à la surface supérieure du cadre préimprimé à fils et le matériau d'enrobage encapsulant substantiellement ce couvercle.
15. Boîtier selon l'une quelconque des revendications 8 à 14, caractérisé par le fait que ledit anneau d'étanchéité et/ou ledit matériau d'enrobage comprennent un matériau à base d'époxy thixotrope.
16. Boîtier selon l'une quelconque des revendications 8 à 15 caractérisé par le fait que le ou les capteurs sont recouverts d'une couche protectrice (38).
17. Boîtier selon l'une quelconque des revendications 8 à 16, caractérisé par le fait qu'il comprend en outre un matériau d'encapsulation transparent dans la première ouverture et sur la surface supérieure de la puce de semi-conducteur.
18. Boîtier selon l'une quelconque des revendications 8 à 17, caractérisé par le fait qu'il comprend en outre une lentille disposée au- dessus du ou des capteurs.
19. Boîtier selon la revendication 14, caractérisé par le fait que le couvercle est fixé au cadre préimprimé à l'aide d'un adhésif polymide.
PCT/FR2000/002367 1999-09-02 2000-08-24 Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu WO2001017033A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/070,080 US6825551B1 (en) 1999-09-02 2000-08-24 Method for packaging a semiconductor chip containing sensors and resulting package
EP00958732A EP1208605A1 (fr) 1999-09-02 2000-08-24 Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR99/11024 1999-09-02
FR9911024A FR2798226B1 (fr) 1999-09-02 1999-09-02 Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu

Publications (1)

Publication Number Publication Date
WO2001017033A1 true WO2001017033A1 (fr) 2001-03-08

Family

ID=9549501

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2000/002367 WO2001017033A1 (fr) 1999-09-02 2000-08-24 Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu

Country Status (4)

Country Link
US (1) US6825551B1 (fr)
EP (1) EP1208605A1 (fr)
FR (1) FR2798226B1 (fr)
WO (1) WO2001017033A1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1263055A2 (fr) * 2001-05-31 2002-12-04 Konica Corporation Capteur d'image CMOS
WO2003038894A2 (fr) * 2001-10-19 2003-05-08 Infineon Technologies Ag Module de puce
DE10205047A1 (de) * 2002-02-07 2003-08-28 Hella Kg Hueck & Co Sensor, insbesondere zur Messung an oder in Flüssigkeiten sowie Verfahren zur Herstellung desselben
WO2005001942A1 (fr) * 2003-06-23 2005-01-06 Infineon Technologies Ag Capteur et plaquette pour la fabrication dudit capteur

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309271A (ja) * 2002-04-18 2003-10-31 Matsushita Electric Ind Co Ltd 集積回路素子の実装構造および実装方法
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US20040217451A1 (en) * 2002-11-14 2004-11-04 Sai-Mun Lee Semiconductor packaging structure
US7199438B2 (en) * 2003-09-23 2007-04-03 Advanced Semiconductor Engineering, Inc. Overmolded optical package
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
EP1904840A2 (fr) * 2005-07-05 2008-04-02 Koninklijke Philips Electronics N.V. Puce de capteur a semi-conducteur conditionnee pour l'utilisation dans des liquides
EP1913641A1 (fr) * 2005-07-28 2008-04-23 Nxp B.V. Emballage et procede de fabrication pour un composant microelectronique
US8358816B2 (en) * 2005-10-18 2013-01-22 Authentec, Inc. Thinned finger sensor and associated methods
EP2196944B1 (fr) * 2005-10-18 2014-10-01 Authentec Inc. Capteur d'empreintes digitales incluant un circuit flexible et procédés associés
US20070190685A1 (en) * 2006-02-10 2007-08-16 Ralph Ebbutt Cooling facility and method for integrated circuit
CN101207972B (zh) * 2006-12-22 2010-05-19 鸿富锦精密工业（深圳）有限公司 一种电路板及使用其的感光装置
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
US7633055B2 (en) * 2007-03-08 2009-12-15 Lumination Llc Sealed light emitting diode assemblies including annular gaskets and methods of making same
US8084299B2 (en) * 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
CN102278658B (zh) 2010-03-08 2016-02-10 照明有限责任公司 用于与led电源板模块一起使用的安装装置
EP2884242B1 (fr) * 2013-12-12 2021-12-08 ams International AG Emballage de capteur et procédé de fabrication
JP6314070B2 (ja) * 2014-10-07 2018-04-18 新光電気工業株式会社 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
US10121043B2 (en) * 2014-11-18 2018-11-06 Sunasic Technologies, Inc. Printed circuit board assembly with image sensor mounted thereon

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378557A (ja) * 1986-09-22 1988-04-08 Hitachi Ltd 樹脂封止型半導体装置
EP0630056A1 (fr) * 1993-05-28 1994-12-21 Toshiba Ave Co., Ltd Utilisation d'un film conducteur anisotropique pour connecter les pistes d'un circuit imprimé aux plots d'électrode d'un dispositif de conversion photoélectrique et méthode de montage de ce dispositif
EP0682374A1 (fr) * 1994-05-09 1995-11-15 Euratec B.V. Méthode d'encapsulation d'un circuit intégré
EP0790652A1 (fr) * 1995-08-02 1997-08-20 Matsushita Electronics Corporation Dispositif de prise de vues a semi-conducteurs et fabrication dudit dispositif
US5773323A (en) * 1995-04-27 1998-06-30 Lg Semicon Co., Ltd. Package for solid state image sensing device and method for manufacturing thereof
WO1999013516A1 (fr) * 1997-09-09 1999-03-18 Amkor Technology, Inc. Montage muni d'un couvre-ouverture a moyens adhesifs de fermeture pour circuit integre optique a puces a bosses

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773886A (en) * 1993-07-15 1998-06-30 Lsi Logic Corporation System having stackable heat sink structures
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
US6078502A (en) * 1996-04-01 2000-06-20 Lsi Logic Corporation System having heat dissipating leadframes
US5817540A (en) * 1996-09-20 1998-10-06 Micron Technology, Inc. Method of fabricating flip-chip on leads devices and resulting assemblies
US6078102A (en) * 1998-03-03 2000-06-20 Silicon Bandwidth, Inc. Semiconductor die package for mounting in horizontal and upright configurations

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378557A (ja) * 1986-09-22 1988-04-08 Hitachi Ltd 樹脂封止型半導体装置
EP0630056A1 (fr) * 1993-05-28 1994-12-21 Toshiba Ave Co., Ltd Utilisation d'un film conducteur anisotropique pour connecter les pistes d'un circuit imprimé aux plots d'électrode d'un dispositif de conversion photoélectrique et méthode de montage de ce dispositif
EP0682374A1 (fr) * 1994-05-09 1995-11-15 Euratec B.V. Méthode d'encapsulation d'un circuit intégré
US5773323A (en) * 1995-04-27 1998-06-30 Lg Semicon Co., Ltd. Package for solid state image sensing device and method for manufacturing thereof
EP0790652A1 (fr) * 1995-08-02 1997-08-20 Matsushita Electronics Corporation Dispositif de prise de vues a semi-conducteurs et fabrication dudit dispositif
WO1999013516A1 (fr) * 1997-09-09 1999-03-18 Amkor Technology, Inc. Montage muni d'un couvre-ouverture a moyens adhesifs de fermeture pour circuit integre optique a puces a bosses

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 012, no. 314 (E - 649) 25 August 1988 (1988-08-25) *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1263055A2 (fr) * 2001-05-31 2002-12-04 Konica Corporation Capteur d'image CMOS
EP1263055A3 (fr) * 2001-05-31 2005-03-30 Konica Corporation Capteur d'image CMOS
WO2003038894A2 (fr) * 2001-10-19 2003-05-08 Infineon Technologies Ag Module de puce
WO2003038894A3 (fr) * 2001-10-19 2003-09-25 Infineon Technologies Ag Module de puce
DE10205047A1 (de) * 2002-02-07 2003-08-28 Hella Kg Hueck & Co Sensor, insbesondere zur Messung an oder in Flüssigkeiten sowie Verfahren zur Herstellung desselben
DE10205047B4 (de) * 2002-02-07 2006-01-05 Hella Kgaa Hueck & Co. Sensor, insbesondere zur Messung an oder in Flüssigkeiten sowie Verfahren zur Herstellung desselben
WO2005001942A1 (fr) * 2003-06-23 2005-01-06 Infineon Technologies Ag Capteur et plaquette pour la fabrication dudit capteur
US7700956B2 (en) 2003-06-23 2010-04-20 Infineon Technologies Ag Sensor component and panel used for the production thereof

Also Published As

Publication number Publication date
EP1208605A1 (fr) 2002-05-29
FR2798226A1 (fr) 2001-03-09
FR2798226B1 (fr) 2002-04-05
US6825551B1 (en) 2004-11-30

Similar Documents

Publication Publication Date Title
WO2001017033A1 (fr) Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu
US7932121B2 (en) Semiconductor device and manufacturing method of the same
US7791184B2 (en) Image sensor packages and frame structure thereof
TWI640101B (zh) 光感測器裝置
KR101574579B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7897920B2 (en) Radiation sensor device and method
US10319767B2 (en) Electronic component including an optical member fixed with adhesive
US8476591B2 (en) Radiation sensor device and method
US8986588B2 (en) Electronic device and process for manufacturing electronic device
JP2007506935A (ja) 光学的なセンサ装置および相応する製造方法
EP0898187B1 (fr) Dispositif semi-conducteur à moyen électronique d'échanges à distance de signaux
US20090117689A1 (en) Packaged integrated circuits
EP2040291B1 (fr) Procédé de collage de puces sur un substrat de contrainte et procédé de mise sous contrainte d'un circuit de lecture semi-conducteur
JPH02229453A (ja) 半導体装置及びその製造方法
WO2005119756A1 (fr) Boitier a semi-conducteur presentant un couvercle transparent
US7696008B2 (en) Wafer-level chip packaging process and chip package structure
JP7368081B2 (ja) 光デバイス
JPH05183072A (ja) 半導体装置
JPH02103967A (ja) 光センサ用パッケージ
JP2006156528A (ja) 半導体装置
JPH02203561A (ja) 半導体装置の製造方法
JP2006229108A (ja) 光電変換装置の製造方法および光電変換装置
JPH05182999A (ja) 半導体装置
JP2002100692A (ja) 半導体装置
JPS62265771A (ja) 光電変換素子の封止法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2000958732

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000958732

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10070080

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Ref document number: 2000958732

Country of ref document: EP