FR2798226A1 - Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu - Google Patents
Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu Download PDFInfo
- Publication number
- FR2798226A1 FR2798226A1 FR9911024A FR9911024A FR2798226A1 FR 2798226 A1 FR2798226 A1 FR 2798226A1 FR 9911024 A FR9911024 A FR 9911024A FR 9911024 A FR9911024 A FR 9911024A FR 2798226 A1 FR2798226 A1 FR 2798226A1
- Authority
- FR
- France
- Prior art keywords
- semiconductor chip
- chip
- encapsulating
- sealing ring
- sensors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Abstract
La présente invention concerne un procédé de mise en boîtier d'une puce de semi-conducteur contenant des capteurs et le boîtier obtenu. Le procédé produit un boîtier (30) pour puce de semi-conducteur comprenant une puce de semi-conducteur (20) présentant une ou plusieurs plages de connexion sur une surface supérieure en vue de procurer des bornes à un ou plusieurs capteurs (22) dans la surface supérieure et un porte-puce (32) présentant une ouverture (34) et une ou plusieurs bornes extérieures. La surface supérieure de la puce de semi-conducteur (20) est fixée à la surface inférieure du porte-puce (32) de telle sorte que le ou les capteurs (22) soient disposés sous la première ouverture (34) et qu'une zone d'interface (40) soit formée, dans laquelle la surface supérieure de la puce de semi-conducteur (20) se prolonge au-delà de la première ouverture (34) dans le porte-puce (32) et que chaque plage de connexion soit couplée à une portion d'une des bornes extérieures exposée sur la surface inférieure du porte-puce (32) par exemple par des gouttes de soudure (42). Un anneau d'étanchéité (44, 46) encapsule la zone d'interface (40) et un matériau d'enrobage (48) encapsule la surface inférieure du porte-puce (32) et une surface inférieure de la puce de semi-conducteur (20).
Description
<U>Procédé de mise en boîtier d'une</U> puce <U>de semi-conducteur contenant des capteurs</U> <U>et boîtier obtenu</U> La présente invention concerne de façon générale la mise en boîtier de puces de semi-conducteur et, plus particulièrement, un procédé de mise en boîtier d'une puce de semi-conducteur contenant un ou plusieurs capteurs et un boîtier en particulier issu de ce procédé.
Sans limiter le cadre de la présente invention, l'arrière-plan de la présente invention est décrit en connexion avec la mise en boîtier de puces de semi-conducteur contenant un ou plusieurs capteurs optiques, lesquels peuvent être des capteurs quelconques conçus pour détecter tout spectre de lumière, y compris l'infrarouge. Par conséquent, la présente invention peut s'appliquer à la mise en boîtier de toute puce de semi-conducteur contenant un ou plusieurs capteurs, comme des capteurs d'empreintes digitales, où les techniques et matériaux traditionnels de mise en boîtier réduisent l'efficacité des capteurs.
Les puces de semi-conducteur ou les circuits intégrés contenant des capteurs optiques doivent, contrairement à la plupart des puces de semi-conducteur, être mis en boîtier de manière à permettre à la lumière d'entrer au contact des capteurs optiques et des capteurs de mouvement, tout en protégeant néanmoins ces capteurs de la contamination ambiante. Il en va de même pour les capteurs infrarouges, comme ceux utilisés sur des capteurs d'empreintes digitales à circuits intégrés. De ce fait, les performances et la sensibilité des capteurs optiques et autres peuvent être considérablement réduites par les contaminants et l'humidité introduits au cours du processus de mise en boîtier, ou par des contaminants, bulles d'air, irrégularités et difformités dans le matériau d'enrobage proprement dit.
Par ailleurs, certains boîtiers pour puces de semi-conducteur contenant des capteurs utilisent une résine plastique ou une résine époxy transparente.
L'utilisation d'une résine plastique ou d'une résine époxy transparente introduit toutefois des problèmes supplémentaires. En premier lieu, il n'est pas possible d'utiliser les agents les plus couramment utilisés pour faciliter le moulage du boîtier et renforcer la fiabilité du boîtier. En second lieu, ces matériaux transparents sont plus difficiles à manipuler et à nettoyer hors des moules. En troisième lieu, ces matériaux sont plus coûteux et nécessitent des temps de durcissement prolongés (de deux à trois fois celui d'un boîtier normal).
Il existe par conséquent un besoin vis-à-vis d'un procédé de mise en boîtier de puces de semi-conducteur contenant un ou plusieurs capteurs qui soit durable, économique, rentable et efficace. De façon plus spécifique, le boîtier ne devrait pas gêner de manière significative les performances des capteurs, tout en protégeant les capteurs des corps étrangers et des contaminants.
La présente invention a tout d'abord pour objet un procédé de mise en boîtier d'une puce de semi-conducteur, qui comprend les étapes de fixation d'une surface d'une puce de semi-conducteur sur une surface d'un porte-puce présentant des bornes ou connexions externes de sortie, de telle sorte que ce porte-puce ne s'étende pas devant un ou plusieurs capteurs prévus dans la surface supérieure de la puce de semi-conducteur et qu'une ou plusieurs plages de connexion sur la surface supérieure de la puce de semi-conducteur soient couplées à une ou plusieurs plages de connexion dudit porte-puce, dans une zone d'interface annulaire formée entre la surface supérieure de la puce de semi-conducteur et une surface dudit porte-puce ; d'encapsulation de ladite zone d'interface à l'aide d'un anneau d'étanchéité ; et d'encapsulation de la surface inférieure du porte- puce et une surface inférieure de la puce de semi-conducteur à l'aide d'un matériau d'enrobage.
Selon une variante d'exécution de l'invention, le procédé comprend les étapes de : fixation d'une surface supérieure d'une puce de semi-conducteur sur une surface inférieure d'un porte-puce de telle sorte qu'un ou plusieurs capteurs dans la surface supérieure de la puce de semi conducteur soient disposés sous une première ouverture dans le porte puce plus grande que le ou les capteurs, mais plus petite que la puce de semi-conducteur, et qu'une zone d'interface soit formée entre ladite puce et ledit porte-puce, dans laquelle la surface supérieure de la puce de semi conducteur se prolonge au-delà de la première ouverture dans le porte- puce et qu'une ou plusieurs plages de connexion sur la surface supérieure de la puce de semi-conducteur soient couplées à une ou de plusieurs bornes extérieures de la surface inférieure du porte-puce ; durcissement de la puce de semi-conducteur fixée au porte-puce ; encapsulation de la zone d'interface à l'aide d'un anneau d'étanchéité ; durcissement de l'anneau d'étanchéité ; encapsulation de la surface inférieure du porte- puce et une surface inférieure de la puce de semi-conducteur à l'aide d'un matériau d'enrobage ; et durcissement du matériau d'enrobage.
Selon l'invention, le procédé peut avantageusement comprendre les étapes de: encapsulation de la portion extérieure de la zone d'interface à l'aide d'un premier anneau d'étanchéité ; durcissement du premier anneau d'étanchéité ; encapsulation de la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur à l'aide d'un matériau d'enrobage ; durcissement du matériau d'enrobage ; encapsulation d'une portion intérieure de la zone d'interface à l'aide d'un deuxième anneau d'étanchéité ; et durcissement du deuxième anneau d'étanchéité.
Selon une autre variante de réalisation de l'invention, le procédé comprend les étapes de: fixation d'une surface inférieure d'une puce de semi-conducteur sur unë surface supérieure d'une zone en retrait d'un cadre préimprimé, la zone en retrait étant plus grande que la puce de semi conducteur, la puce de semi-conducteur présentant une ou plusieurs plages de connexion sur une surface supérieure en vue de procurer des bornes à un ou plusieurs capteurs dans la surface supérieure, et le cadre préimprimé présentant une ou plusieurs sorties par fils ; durcissement de la puce de semi-conducteur fixée au cadre préimprimé ; formation d'un barrage pour entourer la zone en retrait afin d'empêcher qu'un matériau d'enrobage ne pénètre dans la zone en retrait ; durcissement du barrage ; formation de connexions par fils en vue de coupler chaque plage de connexion à une portion d'une des sorties par fils proche de la zone en retrait ; encapsulation des connexions par fils à l'aide d'un anneau d'étanchéité ; durcissement du matériau d'étanchéité ; encapsulation de la surface inférieure du cadre préimprimé et encapsulation substantielle du couvercle à l'aide du matériau d'enrobage ; et durcissement du matériau d'enrobage.
Selon l'invention, le procédé peut avantageusement comprendre en outre une étape d'application d'une couche protectrice sur le ou les capteurs de la puce de semi-conducteur.
Selon l'invention, le procédé peut avantageusement comprendre en outre la fixation d'un couvercle présentant une deuxième ouverture plus grande que les capteurs de la puce de semi-conducteur, le couvercle étant attaché à la surface supérieure du porte-puce et l'encapsulation substantielle du couvercle à l'aide du matériau d'enrobage.
La présente invention a également pour objet un boîtier pour puce de semi-conducteur, qui comprend une puce de semi-conducteur présentant une ou plusieurs plages de connexion sur une surface supérieure en vue de fournir des bornes à un ou plusieurs capteurs, en particulier optiques, prévus dans cette surface supérieure ; un porte-puce qui ne s'étend pas devant lesdits capteurs et qui est muni d'une ou plusieurs plages de connexion comprenant des bornes de connexion et muni et muni de connexions externes de sortie, les plages de connexion dudit porte- puce et les plages de connexion de ladite puce déterminant entre elles une zone d'interface annulaire et étant couplées dans cette zone ; un anneau d'étanchéité encapsulant ladite zone d'interface ; et un matériau d'enrobage encapsulant la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur.
Selon l'invention, le boîtier peut avantageusement comprendre un porte-puce présentant une première ouverture qui est plus grande que le ou les capteurs, mais plus petite que la puce de semi-conducteur, et une ou plusieurs bornes extérieures ; la surface supérieure de la puce de semi conducteur étant fixée à la surface inférieure du porte-puce de telle sorte que le ou les capteurs soient disposés sous la première ouverture et qu'une zone d'interface soit formée, dans laquelle la surface supérieure de la puce de semi-conducteur se prolonge au-delà de la première ouverture dans le porte-puce et que chaque plage de connexion soit couplée à une portion d'une des bornes extérieures exposée sur la surface inférieure du porte- puce ; un anneau d'étanchéité encapsulant la zone d'interface ; et un matériau d'enrobage encapsulant la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur.
Selon l'invention, l'anneau d'étanchéité peut avantageusement comprendre un premier anneau d'étanchéité extérieur et un deuxième anneau d'étanchéité intérieur. Selon l'invention, chaque plage de connexion peut avantageusement être couplée à une des plages extérieures de la surface inférieure du porte-puce, à l'aide d'une perle de soudure.
Selon l'invention, le porte-puce peut avantageusement comprendre un substrat et chaque borne externe comprend une plage de connexion formée sur une surface supérieure du substrat.
Selon l'invention, le porte-puce peut avantageusement comprendre un cadre préimprimé et chaque borne externe comprend une sortie par fil.
Selon l'invention, le boîtier peut avantageusement comprendre un cadre préimprimé présentant une zone en retrait qui est plus grande que la puce de semi-conducteur et une ou plusieurs sorties par fils ; une surface inférieure de la puce de semi-conducteur étant fixée à une surface supérieure de la zone en retrait du cadre préimprimé ; une connexion par fil couplant chaque plage de connexion à une portion d'une des bornes extérieures proche de la zone en retrait ; un barrage entourant la zone en retrait afin d'empêcher qu'un matériau d'enrobage ne pénètre dans la zone en retrait ; un matériau d'étanchéité encapsulant chaque connexion par fil ; et un matériau d'enrobage encapsulant la surface inférieure du cadre préimprimé.
Selon l'invention, le boîtier peut avantageusement comprendre en outre un couvercle présentant une deuxième ouverture de taille similaire à la première ouverture, le couvercle étant fixé à la surface supérieure du cadre préimprimé à fils et le matériau d'enrobage encapsulant substantiellement ce couvercle.
Selon l'invention, ledit anneau d'étanchéité et/ou ledit matériau d'enrobage peuvent avantageusement comprendre un matériau à base d'époxy thixotrope.
Selon l'invention, le ou les capteurs sont de préférence recouverts d'une couche protectrice.
Selon l'invention, le boîtier peut avantageusement comprendre en outre un matériau d'encapsulation transparent dans la première ouverture et sur la surface supérieure de la puce de semi-conducteur.
Selon l'invention, le boîtier peut avantageusement comprendre en outre une lentille disposée au-dessus du ou des capteurs. Les avantages ci-dessus, ainsi que d'autres, de l'invention seront mieux compris en se référant à la description suivante, conjointement aux dessins annexés, dans lesquels - les figures 1A-1C illustrent une vue de dessus d'une puce de semi-conducteur dotée d'un ou de plusieurs capteurs conformément à la présente invention ; - la figure 2 illustre une vue de dessus d'un boîtier pour une puce de semi-conducteur dotée d'un ou de plusieurs capteurs conformément à un premier mode de réalisation de la présente invention ; - la figure 3 illustre une vue en coupe transversale du boîtier illustré à la figure 2 conformément au premier mode de réalisation de la présente invention ; - les figures 4A-4D illustrent, dans des vues en coupe transversale, le procédé de fabrication du boîtier illustré aux figures 2 et 3 conformément au premier mode de réalisation de la présente invention ; - les figures 5A-5F illustrent, dans des vues en coupe transversale, le procédé de fabrication d'un boîtier pour une puce de semi conducteur dotée d'un ou de plusieurs capteurs conformément à un deuxième mode de réalisation de la présente invention ; et - les figures 6A-6F illustrent, dans des vues en coupe transversale, le procédé de fabrication d'un boîtier pour une puce de semi conducteur dotée d'un ou de plusieurs capteurs conformément à un troisième mode de réalisation de la présente invention.
Bien que la mise au point et l'utilisation de divers modes de réalisation de la présente invention soient présentées en détail ci- dessous, on sera conscient du fait que la présente invention procure un grand nombre de concepts inventifs applicables susceptibles d'être mis en oeuvre dans une grande diversité de contextes spécifiques. Les modes de réalisation spécifiques présentés dans les présentes illustrent uniquement des voies spécifiques de mise au point et d'utilisation de l'invention et ne limitent en aucun cas le cadre de l'invention.
Les descriptions à suivre des figures présentent des procédés de mise en boîtier de puces de semi-conducteur contenant des capteurs dont la fonctionnalité et la fiabilité dépendent des caractéristiques fondamentales de la lumière se propageant vers et depuis le dispositif. De plus, les procédés de mise en boîtier décrits ci-dessous peuvent tout aussi bien être appliqués à d'autres types de capteurs, comme les capteurs d'empreintes digitales. Bien que la discussion soit centrée sur des fixations par puces à bosses ou par connexions par fils, son but n'est pas de limiter le cadre de l'invention à ces configurations, dans la mesure où le procédé de mise en boîtier peut être utilisé pour toute configuration de fixations de puces. Par ailleurs, deg lentilles ou autres éléments de focalisation ou de filtrage peuvent être aisément ajoutés aux boîtiers décrits ci-dessous.
Si l'on se tourne à présent vers la figure 1A, une vue de dessus d'une puce de semi-conducteur 20 présentant un agencement en quatre rangées de plages de connexion est illustrée et va être à présent décrite. La puce de semi-conducteur 20 présente une zone 22 de capteurs qui contient un ou plusieurs capteurs (non illustrés), et une ou plusieurs plages de connexion 24. Le ou les capteurs (non illustrés) sont typiquement des capteurs optiques ou des capteurs conçus pour détecter tout spectre de lumière, y compris l'infrarouge. Le ou les capteurs (non illustrés) peuvent également être des capteurs d'empreintes digitales ou un autre type quelconque de capteur non optique. La zone 22 de capteurs peut toutefois également contenir de la circuiterie supplémentaire (non illustrée), comme des circuits de commande, de mémoire, de traitement ou d'autres circuits non capteurs. Les plages de connexion 24 sont situées entre la zone 22 de capteurs et le périmètre de la puce de semi-conducteur 20, et fournissent des bornes au ou aux capteurs (non illustrés) contenues dans la zone 22 de capteurs. Les plages de connexion 24 peuvent être agencées selon un agencement en quatre rangées de plages de connexion (figure 1A), un agencement en deux rangées de plages de connexion 26 (figure 1B) ou un agencement en une seule rangée de plages de connexion 28 (figure 1C). Dans tous les cas, le nombre et la configuration des plages de connexion 24 sur la puce de semi-conducteur 20 peuvent varier et ne sont pas limités par les figures 1A, 1B et 1C.
Si l'on se réfère à présent à la figure 2, une vue de dessus d'un boîtier pour une puce de semi-conducteur contenant un ou plusieurs capteurs conformément à un premier mode de réalisation de la présente invention est désignée généralement par 30 et va être à présent décrite. Le boîtier 30 comprend une puce de semi-conducteur 20 fixée à un porte-puce ou substrat 32. La puce de semi-conducteur 20 présente une ou plusieurs plages de connexion 24 sur la surface supérieure dans un agencement en quatre rangées de plages de connexion. Comme mentionné précédemment en référence aux figures 1A, 1B et 1C, le nombre et la configuration des plages de connexion 24 peuvent varier. Le substrat 32 présente une ouverture 34 qui est plus grande que la zone 22 de capteurs, mais plus petite que la puce de semi-conducteur 20 et le ou les plages de connexion 24. L'ouverture 34 se prolonge entièrement à travers le substrat 32.
La surface supérieure de la puce de semi-conducteur 20 est fixée à la surface inférieure du substrat 32 de telle sorte que la zone 22 de capteurs soit disposée sous l'ouverture 34 et qu'une zone d'interface 40 (figure 3) soit formée, dans laquelle la surface supérieure de la puce de semi-conducteur 20 se prolonge au-delà de l'ouverture 34 dans le substrat 32 et que chaque plage de connexion 24 soit couplée à l'une des bornes externes 36 à l'aide d'une perle de soudure 42 (figure 3).
Si l'on se réfère à présent à la figure 3, une vue en coupe transversale du boîtier illustré à la figure 2 est illustrée. Comme décrit précédemment, le boîtier 30 comprend une puce de semi-conducteur 20 fixée à un substrat 32. La puce de semi-conducteur 20 présente une zone 22 de capteurs qui est de préférence recouverte d'une couche protectrice 38. Le substrat 32 présente une ouverture 34 qui est plus grande que la zone 22 de capteurs, mais plus petite que la puce de semi-conducteur 20 et le ou les plages de connexion 24 (figure 2). L'ouverture 34 se prolonge entièrement à travers le substrat 32.
La surface supérieure de la puce de semi-conducteur 20 est fixée à la surface inférieure du substrat 32 de telle sorte que la zone 22 de capteurs soit disposée sous l'ouverture 34 et qu'une zone d'interface annulaire 40 soit formée, dans laquelle la surface supérieure de la puce de semi-conducteur 20 se prolonge au-delà de l'ouverture 34 dans le substrat 32 et que chaque plage de connexion 24 soit couplée à l'une des bornes externes 36 à l'aide d'une perle de soudure 42. Les bornes externes 36 sont stratégiquement placées par-dessus la surface supérieure du substrat 32 afin de fournir une connexion physique avec les plages de connexion 24 une fois que les perles de soudure 42 ont fait l'objet d'une refusion. La zone d'interface 40 est encapsulée à l'aide d'un anneau d'étanchéité, qui peut être appliqué dans un processus en deux étapes, en vue de former un premier anneau d'étanchéité 44 et un deuxième anneau d'étanchéité 46. La configuration à un seul anneau d'étanchéité peut être utilisée lorsque les perles de soudure 42 peuvent être encapsulées sans donner lieu à une dégradation des performances requises vis-à-vis des cycles/chocs thermiques, comme dans les situations à coût réduit dans lesquelles une fiabilité réduite est acceptable. La configuration à deux anneaux d'étanchéité améliore toutefois la fiabilité. Le premier anneau d'étanchéité 44 fournit une bonne définition mécanique de la zone 22 de capteurs exposée qui donne lieu à une précision, une répétabilité et une reproductibilité mécaniques. Le deuxième anneau d'étanchéité 46 fournit une meilleure fiabilité en termes de performances vis-à-vis des cycles/chocs thermiques et empêche les mécanismes de défaillance provoqués par des perles de soudure fissurées 42 du fait de contraintes excessives induites par des différences de coefficient de dilatation thermique du premier anneau d'étanchéité 44, du matériau d'enrobage 48 et du substrat 32. Dans tous les cas, les anneaux d'étanchéité 44 et 46 empêchent la pénétration de matériau d'enrobage 48 sur la zone 22 de capteurs.
Le premier anneau d'étanchéité 44 encapsule la portion extérieure de la zone d'interface 40, tandis que le deuxième anneau d'étanchéité 46 encapsule la portion intérieure de la zone d'interface 40. Le premier anneau d'étanchéité 44 comprend de préférence un matériau de barrage de retenue non coulant, de grande pureté à base d'époxy thixotrope caractérisé par une température de transition vitreuse élevée avec un faible coefficient de dilatation thermique et d'excellentes performances vis-à-vis des chocs/cycles thermiques. Le deuxième anneau d'étanchéité 46 comprend de préférence un matériau de remplissage très coulant et de grande pureté caractérisé par un faible coefficient de dilatation thermique et d'excellentes performances vis-à-vis des chocs/cycles thermiques. Si l'on n'utilise qu'un seul anneau d'étanchéité, celui-ci devrait comprendre un matériau de barrage de retenue non coulant, de grande pureté à base d'époxy thixotrope caractérisé par une température de transition vitreuse élevée avec un faible coefficient de dilatation thermique et d'excellentes performances vis-à-vis des chocs/cycles thermiques.
La surface inférieure du substrat 32 et la surface inférieure de la puce de semi-conducteur 20 sont encapsulées à l'aide d'un matériau d'enrobage 48. Le matériau d'enrobage 48 comprend de préférence un matériau d'encapsulation de grande pureté à base d'époxy thixotrope caractérisé par un faible coefficient de dilatation thermique et d'excellentes performances vis-à-vis des chocs/cycles thermiques.
Si l'on se réfère à présent aux figures 4A-4D, le procédé de fabrication du boîtier illustré aux figures 2 et 3 va être décrit. Comme le comprendront aisément les hommes compétents dans l'art, l'ordre de certaines des étapes décrites ci-dessous peut être modifié, ou certaines étapes peuvent être combinées en une seule étape pour produire un dispositif équivalent. Par conséquent, la présente invention n'est pas strictement limitée par l'ordre décrit ou illustré dans les figures suivantes.
Etape <U>un (figure 4A)</U>: la surface supérieure de la puce de semi conducteur 20 est fixée à la surface inférieure du porte-puce ou du substrat 32 de telle sorte que la zone 22 de capteurs contenant le ou les capteurs dans la surface supérieure de la puce de semi-conducteur 20 soit disposée sous l'ouverture 34 dans le substrat 32. L'ouverture 34 est plus grande que la zone 22 de capteurs, mais plus petite que la puce de semi-conducteur 20. Une zone d'interface annulaire 40 (figure 3) est formée, dans laquelle la surface supérieure de la puce de semi-conducteur 20 se prolonge au-delà de l'ouverture 34 dans le substrat 32. Chaque plage de connexion 24 (figure 2) est couplée à l'une des bornes externes 36 (figure 2) qui sont exposées sur la surface inférieure du substrat 32, à l'aide d'une perle de soudure 42. L'ensemble (substrat 32 et puce de semi-conducteur 20) est alors durci.
Etape <U>deux</U> (figure <U>4B)</U>: la portion extérieure 50 de la zone d'interface 40 (figure 3) est encapsuïée à l'aide du premier anneau d'étanchéité 44. Le premier anneau d'étanchéité est alors durci.
Etape <U>trois figure 4C</U>): la surface inférieure du substrat 32 et la surface inférieure de la puce de semi-conducteur 20 sont encapsulées à l'aide d'un matériau d'enrobage 48. Le matériau d'enrobage 48 est alors durci.
Etape <U>quatre figure 4D)</U>: la portion intérieure 52 de la zone d'interface 40 (figure 3) est encapsulée à l'aide d'un deuxième anneau d'étanchéité 46. Le deuxième anneau d'étanchéité est alors durci. On notera que les premier et deuxième anneaux d'étanchéité 44 et 46 peuvent être combinés en un seul et unique anneau d'étanchéité qui encapsule la zone d'interface 40 (figure 3), en éliminant ainsi l'étape quatre.
Etape <U>cinq (figure 31</U>: la couche protectrice 38 est formée sur le dessus de la zone 22 de capteurs et les bornes externes 36 sont formées. Une lentille ou un filtre peuvent être également installés dans ou au- dessus de l'ouverture 34 (figures 2 et 4A). Le boîtier est alors de préférence nettoyé.
Si l'on se réfère à présent aux figures 5A-5F, le procédé de fabrication d'un boîtier conformément à un deuxième mode de réalisation de la présente invention va être décrit. Dans ce mode de réalisation, un cadre préimprimé 60 est utilisé en tant que porte-puce, au lieu du substrat 32 aux figures 2-4D. Les cadres préimprimés 60 sont biens connus des hommes compétents dans l'art et contiennent typiquement une ou plusieurs sorties par fils obtenues par photogravure et estampées (non illustrées) et de trous d'alignement de cadre (non illustrés).
Etape <U>un figure SA</U>): la surface supérieure de la puce de semi conducteur 20 est fixée à la surface inférieure du porte-puce ou du cadre préimprimé 60 de telle sorte que la zone 22 de capteurs contenant le ou les capteurs dans la surface supérieure de la puce de semi-conducteur 20 soit disposée sous la première ouverture 34 dans le cadre préimprimé 60. La première ouverture 34 est plus grande que la zone 22 de capteurs, mais plus petite que la puce de semi-conducteur 20. Une zone d'interface anulaire 66 (figure 5D) est formée, dans laquelle la surface supérieure de la puce de semi-conducteur 20 se prolonge au-delà de l'ouverture 34 dans le cadre préimprimé 60. Chaque plage de connexion 24 (figures 1A, 1B ou 1C) est couplée à l'une des bornes externes ou sorties par fils 74 (figure 5F) exposées sur la surface inférieure du cadre préimprimé 60, à l'aide d'une perle de soudure 42. L'ensemble (cadre préimprimé 60 et puce de semi-conducteur 20) est alors durci.
Etape <U>deux</U> (figure 5B@: la portion extérieure 62 de la zone d'interface 66 (figure 5D) est encapsulée à l'aide du premier anneau d'étanchéité 44. Le premier anneau d'étanchéité est alors durci. Etape <U>trois</U> (figure 5C): la portion intérieure 64 de la zone d'interface 66 (figure 5D) est encapsulée à l'aide d'un deuxième anneau d'étanchéité 46. Le deuxième anneau d'étanchéité est alors durci. On notera que les premier et deuxième anneaux d'étanchéité 44 et 46 peuvent être combinés en un seul et unique anneau d'étanchéité qui encapsule la zone d'interface 66 (figure 5D), pour éliminer ainsi l'étape trois.
Etape <U>quatre (figure 5D</U>): un,, couvercle 68 est fixé à la surface supérieure du cadre préimprimé 60 à l'aide d'un adhésif 70, comme un adhésif polymide. Le couvercle 68 présente une deuxième ouverture 72 de taille similaire à la première ouverture 34 dans le cadre préimprimé 60. Le couvercle 68 renforce la résistance et la stabilité mécaniques du boîtier. L'ensemble est alors durci.
Etape <U>cinq</U> (figure <U>5E)</U>: la surface inférieure du cadre préimprimé 60 et la surface inférieure de la puce de semi-conducteur 20 sont encapsulées et le couvercle 68 est substantiellement encapsulé à l'aide d'un matériau d'enrobage 48. Le matériau d'enrobage 48 est alors durci.
Etapesix figure <U>5E)</U>: la couche protectrice 38 est formée sur la zone 22 de capteurs et les bornes externes ou sorties par fils 74 sont coupées et mises en forme. Une lentille ou un filtre peuvent être également installés dans ou au-dessus de la première ouverture 34 ou de la deuxième ouverture 72 (figure 5D). Le boîtier est alors de préférence durci.
Si l'on se réfère à présent aux figures 6A-6F, le procédé de fabrication d'un boîtier conformément à un troisième mode de réalisation de la présente invention va être décrit. Dans ce mode de réalisation, â l'instar des figures 5A-5F, un cadre préimprimé 80 est utilisé en tant que porte-puce. Ce cadre préimprimé 80 ne présente toutefois pas de première ouverture 34 (figure 5D). Au lieu de cela, le cadre préimprimé 80 présente une zone en retrait 82 plus grande que la puce de semi-conducteur 20. Cette configuration procure un boîtier extra-plat.
Etape <U>un</U> figure <U>6A)</U>: la surface inférieure de la puce de semi conducteur 20 est fixée à la surface supérieure de la zone en retrait 82 du cadre préimprimé 80 à l'aide d'un adhésif 84, comme un adhésif polymide. L'ensemble (cadre préimprimé 80 et puce de semi-conducteur 20) est alors durci. Etapes <U>deux et trois</U> (figure <U>6B)</U>: un barrage 86 est formé de façon à entourer la zone en retrait 82 et empêcher que le matériau d'enrobage 48 (figure 6E) ne pénètre dans la zone en retrait 82 et la puce de semi conducteur 20. Le barrage est alors durci. Des connexions par fils 88 sont formées pour coupler chaque plage de connexion 24 (figures 1A, 1B et 1C) à une portion d'une des sorties par fils 98 (figure 6F) proche de la zone en retrait 82. La connexion par fils est bien connue des hommes compétents dans l'art.
Etape <U>quatre (figure</U> 6C1: un couvercle 90 est fixé à la surface supérieure du cadre préimprimé 80 à l'aide d'un adhésif 84, comme un adhésif polymide. Le couvercle 90 présente une ouverture 92 au-dessus de la portion de chacune des bornes extérieures 94 proche de la zone en retrait 82, du barrage 86 entourant la zone en retrait 82 et de la zone en retrait 82. Le couvercle 68 renforce la résistance et la stabilité mécaniques du boîtier. L'ensemble est alors durci.
Etape <U>cinq (figure 6D)</U>: les connexions par fils 88 sont encapsulées à l'aide d'un matériau d'étanchéité 96. Le matériau d'étanchéité 96 est alors durci.
Etape <U>six</U> figure 6E): la surface inférieure du cadre préimprimé 80, du barrage 86 et de la zone en retrait 82 est encapsulée et le couvercle 90 est substantiellement encapsulé à l'aide d'un matériau d'enrobage 48. Le matériau d'enrobage 48 est alors durci.
Etape <U>sept (fi</U> ure 6F1: la couche protectrice 38 est formée sur la zone 22 de capteurs et les bornes extérieures ou sorties par fils 98 sont coupées et mises en forme. Une lentille ou un filtre peuvent également être installés dans ou au-dessus de l'ouverture 92 (figure 6C). Le boîtier est alors de préférence nettoyé.
Bien que des modes de réalisation préférés de l'invention aient été décrits en détail, les hommes compétents dans l'art comprendront que diverses modifications peuvent y être apportées sans s'écarter pour autant de l'esprit et du cadre de l'invention présentés dans les revendications annexées.
Claims (19)
1. Procédé de mise en boîtier d'une puce de semi-conducteur, caractérisé par le fait qu'il comprend les étapes de: fixation d'une surface d'une puce de semi-conducteur (20) sur une surface d'un porte-puce (32) présentant des bornes ou connexions externes de sortie (36, 74), de telle sorte que ce porte-puce ne s'étendent pas devant un ou plusieurs capteurs (22) prévus dans la surface supérieure de la puce de semi-conducteur et qu'une ou plusieurs plages de connexion (24) sur la surface supérieure de la puce de semi-conducteur soient couplées à une ou de plusieurs plages de connexion dudit porte-puce, dans une zone d'interface annulaire (40) formée entre la surface supérieure de la puce de semi-conducteur et une surface dudit porte-puce ; encapsulation de ladite zone d'interface (40) à l'aide d'un anneau d'étanchéité (44, 96) ; et encapsulation de la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur à l'aide d'un matériau d'enrobage (48).
2. Procédé selon la revendication 1, caractérisé par le fait qu'il comprend les étapes de: fixation d'une surface supérieure d'une puce de semi-conducteur (20) sur une surface inférieure d'un porte-puce (32) de telle sorte qu'un ou plusieurs capteurs dans la surface supérieure de la puce de semi conducteur soient disposés sous une première ouverture (34) dans le porte-puce plus grande que le ou les capteurs, mais plus petite que la puce de semi-conducteur, et qu'une zone d'interface (40) soit formée entre ladite puce et ledit porte-puce, dans laquelle la surface supérieure de la puce de semi-conducteur se prolonge au-delà de la première ouverture dans le porte-puce et qu'une ou plusieurs plages de connexion sur la surface supérieure de la puce de semi-conducteur soient couplées à une ou de plusieurs bornes extérieures de la surface inférieure du porte-puce ; durcissement de la puce de semi-conducteur fixée au porte-puce ; encapsulation de la zone d'interface (40) à l'aide d'un anneau d'étanchéité (44) ; durcissement de l'anneau d'étanchéité ; encapsulation de la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur à l'aide d'un matériau d'enrobage (48) ; et durcissement du matériau d'enrobage.
3. Procédé selon la revendication 2, caractérisé par le fait qu'il comprend les étapes de: encapsulation de la portion extérieure de la zone d'interface à l'aide d'un premier anneau d'étanchéité (44) ; durcissement du premier anneau d'étanchéité ; encapsulation de la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur à l'aide d'un matériau d'enrobage (48) ; durcissement du matériau d'enrobage ; encapsulation d'une portion intérieure de la zone d'interface à l'aide d'un deuxième anneau d'étanchéité (46) ; et durcissement du deuxième anneau d'étanchéité.
4. Procédé selon la revendication 1, caractérisé par le fait qu'il comprend les étapes de: fixation d'une surface inférieure d'une puce de semi-conducteur (20) sur une surface supérieure d'une zone en retrait (82) d'un cadre préimprimé, la zone en retrait étant plus grande que la puce de semi conducteur, la puce de semi-conducteur présentant une ou plusieurs plages de connexion sur une surface supérieure en vue de procurer des bornes à un ou plusieurs capteurs dans la surface supérieure, et le cadre préimprimé présentant une ou plusieurs sorties par fils ; durcissement de la puce de semi-conducteur fixée au cadre préimprimé ; formation d'un barrage (86) pour entourer la zone en retrait afin d'empêcher qu'un matériau d'enrobage (48) ne pénètre dans la zone en retrait ; durcissement du barrage ; formation de connexions par fils (88) en vue de coupler chaque plage de connexion à une portion d'une des sorties par fils proche de la zone en retrait ; encapsulation des connexions par fils à l'aide d'un anneau d'étanchéité (96) ; durcissement du matériau d'étanchéité ; encapsulation de la surface inférieure du cadre préimprimé à l'aide du matériau d'enrobage (48) ; et durcissement du matériau d'enrobage.
5. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comprend en outre l'étape d'application d'une couche protectrice (38) sur le ou les capteurs de la puce de semi-conducteur.
6. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comprend en outre la fixation d'un couvercle (68, 90) présentant une deuxième ouverture plus grande que les capteurs de la puce de semi-conducteur, le couvercle étant attaché à la surface supérieure du porte-puce ; et l'encapsulation substantielle du couvercle â l'aide du matériau d'enrobage.
7. Boîtier pour puce de semi-conducteur, caractérisé par le fait qu'il comprend une puce de semi-conducteur (20) présentant une ou plusieurs plages de connexion sur une surface supérieure en vue de fournir des bornes à un ou plusieurs capteurs (22), en particulier optiques, prévus dans cette surface supérieure ; _ un porte-puce (32) qui ne s'étend pas devant lesdits capteurs et qui est muni d'une ou plusieurs plages de connexion comprenant des bornes de connexion et muni et muni de connexions externes de sortie, les plages de connexion dudit porte-puce et les plages de connexion de ladite puce déterminant entre elles une zone d'interface annulaire (40) et étant couplées dans cette zone ; un anneau d'étanchéité (44, 96) encapsulant ladite zone d'interface (40) ; et un matériau d'enrobage (48) encapsulant la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur.
8. Boîtier selon la revendication 7, caractérisé par le fait qu'il comprend un porte-puce (32) présentant une première ouverture (34) qui est plus grande que le ou les capteurs, mais plus petite que la puce de semi conducteur, et une ou plusieurs bornes extérieures ; la surface supérieure de la puce de semi-conducteur étant fixée à la surface inférieure du porte- puce de telle sorte que le ou les capteurs soient disposés sous la première ouverture et qu'une zone d'interface (40) soit formée, dans laquelle la surface supérieure de la puce de semi-conducteur se prolonge au-delà de la première ouverture dans le porte-puce et que chaque plage de connexion soit couplée à une portion d'une des bornes extérieures exposée sur la surface inférieure du porte-puce ; un anneau d'étanchéité (44) encapsulant la zone d'interface (40) ; et un matériau d'enrobage (48) encapsulant la surface inférieure du porte-puce et une surface inférieure de la puce de semi-conducteur.
9. Boîtier selon la revendication 8, caractérisé par le fait que l'anneau d'étanchéité comprend une premier anneau d'étanchéité extérieur (44) et un deuxième anneau d'étanchéité intérieur (46).
10. Boîtier selon l'une des revendications 8 et 9, caractérisé par le fait que chaque plage de connexion est couplée à une des plages extérieures de la surface inférieure du porte-puce, à l'aide d'une perle de soudure (42).
11. Boîtier selon l'une des revendications 8 à 10, caractérisé par le fait que le porte-puce comprend un substrat et chaque borne externe comprend une plage de connexion (36) formée sur une surface supérieure du substrat.
12. Boîtier selon l'une quelconque des revendications 7 à 10, caractérisé par le fait que le porte-puce comprend un cadre préimprimé (60) et chaque borne externe comprend une sortie par fil (74).
13. Boîtier selon la revendication 7, caractérisé par le fait qu'il comprend un cadre préimprimé (80) présentant une zone en retrait (82) qui est plus grande que la puce de semi-conducteur et une ou plusieurs sorties par fils ; une surface inférieure de la puce de semi-conducteur étant fixée à une surface supérieure de la zone en retrait du cadre préimprimé ; une connexion par fil (88) couplant chaque plage de connexion à une portion d'une des bornes extérieures proche de la zone en retrait ; un barrage (86) entourant la zone en retrait afin d'empêcher qu'un matériau d'enrobage (48) ne pénètre dans la zone en retrait ; un matériau d'étanchéité (96) encapsulant chaque connexion par fil ; et un matériau d'enrobage (48) encapsulant la surface inférieure du cadre préimprimé.
14. Boîtier selon l'une des revendications 12 et 13, caractérisé par le fait qu'il comprend en outre un couvercle (68, 90) présentant une deuxième ouverture de taille similaire à la première ouverture, le couvercle étant fixé à la surface supérieure du cadre préimprimé à fils et le matériau d'enrobage encapsulant substantiellement ce couvercle.
15. Boîtier selon l'une quelconque des revendications 8 à 14, caractérisé par le fait que ledit anneau d'étanchéité et/ou ledit matériau d'enrobage comprennent un matériau à base d'époxy thixotrope.
16. Boîtier selon l'une quelconque des revendications 8 à 15 caractérisé par le fait que le ou les capteurs sont recouverts d'une couche protectrice (38).
17. Boîtier selon l'une quelconque des revendications 8 à 16, caractérisé par le fait qu'il comprend en outre un matériau d'encapsulation transparent dans la première ouverture et sur la surface supérieure de la puce de semi-conducteur.
18. Boîtier selon l'une quelconque des revendications 8 à 17, caractérisé par le fait qu'il comprend en outre une lentille disposée au- dessus du ou des capteurs.
19. Boîtier selon la revendication 14, caractérisé par le fait que le couvercle est fixé au cadre préimprimé à l'aide d'un adhésif polymide.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9911024A FR2798226B1 (fr) | 1999-09-02 | 1999-09-02 | Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu |
| EP00958732A EP1208605A1 (fr) | 1999-09-02 | 2000-08-24 | Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu |
| US10/070,080 US6825551B1 (en) | 1999-09-02 | 2000-08-24 | Method for packaging a semiconductor chip containing sensors and resulting package |
| PCT/FR2000/002367 WO2001017033A1 (fr) | 1999-09-02 | 2000-08-24 | Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9911024A FR2798226B1 (fr) | 1999-09-02 | 1999-09-02 | Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2798226A1 true FR2798226A1 (fr) | 2001-03-09 |
| FR2798226B1 FR2798226B1 (fr) | 2002-04-05 |
Family
ID=9549501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9911024A Expired - Fee Related FR2798226B1 (fr) | 1999-09-02 | 1999-09-02 | Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6825551B1 (fr) |
| EP (1) | EP1208605A1 (fr) |
| FR (1) | FR2798226B1 (fr) |
| WO (1) | WO2001017033A1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2396963A (en) * | 2002-11-14 | 2004-07-07 | Agilent Technologies Inc | Semiconductor packaging structure |
| WO2007004142A2 (fr) * | 2005-07-05 | 2007-01-11 | Koninklijke Philips Electronics N.V. | Puce de capteur a semi-conducteur conditionnee pour l'utilisation dans des liquides |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW540157B (en) * | 2001-05-31 | 2003-07-01 | Konishiroku Photo Ind | CMOS image sensor |
| DE10151151A1 (de) * | 2001-10-19 | 2002-06-13 | Infineon Technologies Ag | Chipmodul |
| DE10205047B4 (de) * | 2002-02-07 | 2006-01-05 | Hella Kgaa Hueck & Co. | Sensor, insbesondere zur Messung an oder in Flüssigkeiten sowie Verfahren zur Herstellung desselben |
| JP2003309271A (ja) * | 2002-04-18 | 2003-10-31 | Matsushita Electric Ind Co Ltd | 集積回路素子の実装構造および実装方法 |
| JP2004104103A (ja) * | 2002-08-21 | 2004-04-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| DE10328265A1 (de) | 2003-06-23 | 2005-01-27 | Infineon Technologies Ag | Sensorbauteil und Nutzen zu seiner Herstellung |
| US7199438B2 (en) * | 2003-09-23 | 2007-04-03 | Advanced Semiconductor Engineering, Inc. | Overmolded optical package |
| US8093694B2 (en) * | 2005-02-14 | 2012-01-10 | Stats Chippac Ltd. | Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures |
| CN101233619B (zh) * | 2005-07-28 | 2012-02-15 | Nxp股份有限公司 | 微电子部件的封装及其制造方法 |
| US8358816B2 (en) * | 2005-10-18 | 2013-01-22 | Authentec, Inc. | Thinned finger sensor and associated methods |
| EP2196944B1 (fr) * | 2005-10-18 | 2014-10-01 | Authentec Inc. | Capteur d'empreintes digitales incluant un circuit flexible et procédés associés |
| US20070190685A1 (en) * | 2006-02-10 | 2007-08-16 | Ralph Ebbutt | Cooling facility and method for integrated circuit |
| CN101207972B (zh) * | 2006-12-22 | 2010-05-19 | 鸿富锦精密工业（深圳）有限公司 | 一种电路板及使用其的感光装置 |
| US8035207B2 (en) * | 2006-12-30 | 2011-10-11 | Stats Chippac Ltd. | Stackable integrated circuit package system with recess |
| US7633055B2 (en) * | 2007-03-08 | 2009-12-15 | Lumination Llc | Sealed light emitting diode assemblies including annular gaskets and methods of making same |
| US8084299B2 (en) * | 2008-02-01 | 2011-12-27 | Infineon Technologies Ag | Semiconductor device package and method of making a semiconductor device package |
| US8474998B2 (en) | 2010-03-08 | 2013-07-02 | Ge Lighting Solutions Llc | Rail and clip mounting for LED modules for fluorescent application replacement |
| EP2884242B1 (fr) * | 2013-12-12 | 2021-12-08 | ams International AG | Emballage de capteur et procédé de fabrication |
| JP6314070B2 (ja) * | 2014-10-07 | 2018-04-18 | 新光電気工業株式会社 | 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置 |
| US10121043B2 (en) * | 2014-11-18 | 2018-11-06 | Sunasic Technologies, Inc. | Printed circuit board assembly with image sensor mounted thereon |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6378557A (ja) * | 1986-09-22 | 1988-04-08 | Hitachi Ltd | 樹脂封止型半導体装置 |
| EP0630056A1 (fr) * | 1993-05-28 | 1994-12-21 | Toshiba Ave Co., Ltd | Utilisation d'un film conducteur anisotropique pour connecter les pistes d'un circuit imprimé aux plots d'électrode d'un dispositif de conversion photoélectrique et méthode de montage de ce dispositif |
| EP0682374A1 (fr) * | 1994-05-09 | 1995-11-15 | Euratec B.V. | Méthode d'encapsulation d'un circuit intégré |
| EP0790652A1 (fr) * | 1995-08-02 | 1997-08-20 | Matsushita Electronics Corporation | Dispositif de prise de vues a semi-conducteurs et fabrication dudit dispositif |
| US5773323A (en) * | 1995-04-27 | 1998-06-30 | Lg Semicon Co., Ltd. | Package for solid state image sensing device and method for manufacturing thereof |
| WO1999013516A1 (fr) * | 1997-09-09 | 1999-03-18 | Amkor Technology, Inc. | Montage muni d'un couvre-ouverture a moyens adhesifs de fermeture pour circuit integre optique a puces a bosses |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773886A (en) * | 1993-07-15 | 1998-06-30 | Lsi Logic Corporation | System having stackable heat sink structures |
| US5821457A (en) * | 1994-03-11 | 1998-10-13 | The Panda Project | Semiconductor die carrier having a dielectric epoxy between adjacent leads |
| US6078502A (en) * | 1996-04-01 | 2000-06-20 | Lsi Logic Corporation | System having heat dissipating leadframes |
| US5817540A (en) * | 1996-09-20 | 1998-10-06 | Micron Technology, Inc. | Method of fabricating flip-chip on leads devices and resulting assemblies |
| US6078102A (en) * | 1998-03-03 | 2000-06-20 | Silicon Bandwidth, Inc. | Semiconductor die package for mounting in horizontal and upright configurations |
-
1999
- 1999-09-02 FR FR9911024A patent/FR2798226B1/fr not_active Expired - Fee Related
-
2000
- 2000-08-24 US US10/070,080 patent/US6825551B1/en not_active Expired - Lifetime
- 2000-08-24 EP EP00958732A patent/EP1208605A1/fr not_active Withdrawn
- 2000-08-24 WO PCT/FR2000/002367 patent/WO2001017033A1/fr not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6378557A (ja) * | 1986-09-22 | 1988-04-08 | Hitachi Ltd | 樹脂封止型半導体装置 |
| EP0630056A1 (fr) * | 1993-05-28 | 1994-12-21 | Toshiba Ave Co., Ltd | Utilisation d'un film conducteur anisotropique pour connecter les pistes d'un circuit imprimé aux plots d'électrode d'un dispositif de conversion photoélectrique et méthode de montage de ce dispositif |
| EP0682374A1 (fr) * | 1994-05-09 | 1995-11-15 | Euratec B.V. | Méthode d'encapsulation d'un circuit intégré |
| US5773323A (en) * | 1995-04-27 | 1998-06-30 | Lg Semicon Co., Ltd. | Package for solid state image sensing device and method for manufacturing thereof |
| EP0790652A1 (fr) * | 1995-08-02 | 1997-08-20 | Matsushita Electronics Corporation | Dispositif de prise de vues a semi-conducteurs et fabrication dudit dispositif |
| WO1999013516A1 (fr) * | 1997-09-09 | 1999-03-18 | Amkor Technology, Inc. | Montage muni d'un couvre-ouverture a moyens adhesifs de fermeture pour circuit integre optique a puces a bosses |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 012, no. 314 (E - 649) 25 August 1988 (1988-08-25) * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2396963A (en) * | 2002-11-14 | 2004-07-07 | Agilent Technologies Inc | Semiconductor packaging structure |
| GB2396963B (en) * | 2002-11-14 | 2006-07-26 | Agilent Technologies Inc | Semiconductor packaging structure |
| WO2007004142A2 (fr) * | 2005-07-05 | 2007-01-11 | Koninklijke Philips Electronics N.V. | Puce de capteur a semi-conducteur conditionnee pour l'utilisation dans des liquides |
| WO2007004142A3 (fr) * | 2005-07-05 | 2007-03-22 | Koninkl Philips Electronics Nv | Puce de capteur a semi-conducteur conditionnee pour l'utilisation dans des liquides |
Also Published As
| Publication number | Publication date |
|---|---|
| US6825551B1 (en) | 2004-11-30 |
| FR2798226B1 (fr) | 2002-04-05 |
| EP1208605A1 (fr) | 2002-05-29 |
| WO2001017033A1 (fr) | 2001-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2798226A1 (fr) | Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu | |
| US7932121B2 (en) | Semiconductor device and manufacturing method of the same | |
| US7834926B2 (en) | Semiconductor image sensing element and fabrication method therefor, and semiconductor image sensing device and fabrication method therefor | |
| KR101574579B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US20080128848A1 (en) | Solid-state imaging device | |
| US7897920B2 (en) | Radiation sensor device and method | |
| FR2704690A1 (fr) | Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions. | |
| JP4662930B2 (ja) | 光学的なセンサ装置および相応する製造方法 | |
| US10319767B2 (en) | Electronic component including an optical member fixed with adhesive | |
| FR2779867A1 (fr) | Structure de montage et procede de montage d'un dispositif a semi-conducteur | |
| US8476591B2 (en) | Radiation sensor device and method | |
| FR2715002A1 (fr) | Détecteur de rayonnement électromagnétique et son procédé de fabrication. | |
| EP0898187B1 (fr) | Dispositif semi-conducteur à moyen électronique d'échanges à distance de signaux | |
| US20140267756A1 (en) | Microbolometer supported by glass substrate | |
| EP1226609A1 (fr) | Boitier semi-conducteur optique et procede de fabrication d'un tel boitier | |
| FR2960701A1 (fr) | Procede de fabrication de composants semi-conducteurs et composants ainsi obtenus | |
| FR2769100A1 (fr) | Boitier pour dispositif photosemi-conducteur | |
| US20090117689A1 (en) | Packaged integrated circuits | |
| FR2865561A1 (fr) | Circuit integre | |
| EP2040291B1 (fr) | Procédé de collage de puces sur un substrat de contrainte et procédé de mise sous contrainte d'un circuit de lecture semi-conducteur | |
| WO2005119756A1 (fr) | Boitier a semi-conducteur presentant un couvercle transparent | |
| US7696008B2 (en) | Wafer-level chip packaging process and chip package structure | |
| JPH02103967A (ja) | 光センサ用パッケージ | |
| JPH02203561A (ja) | 半導体装置の製造方法 | |
| FR2968832A1 (fr) | Procédé de fabrication de dispositifs semi-conducteurs et dispositifs semi-conducteurs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20060531 |