WO1999062176A1 - Verfahren und anordnung zum betreiben eines mehrstufigen zählers in einer zählrichtung - Google Patents

Verfahren und anordnung zum betreiben eines mehrstufigen zählers in einer zählrichtung Download PDF

Info

Publication number
WO1999062176A1
WO1999062176A1 PCT/DE1999/001570 DE9901570W WO9962176A1 WO 1999062176 A1 WO1999062176 A1 WO 1999062176A1 DE 9901570 W DE9901570 W DE 9901570W WO 9962176 A1 WO9962176 A1 WO 9962176A1
Authority
WO
WIPO (PCT)
Prior art keywords
counter
stage
count
count value
stage counter
Prior art date
Application number
PCT/DE1999/001570
Other languages
English (en)
French (fr)
Inventor
Robert Allinger
Robert Hollfelder
Wolfgang Pockrandt
Armin Wedel
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to AT99936340T priority Critical patent/ATE257294T1/de
Priority to JP2000551482A priority patent/JP2002517117A/ja
Priority to BR9911603-0A priority patent/BR9911603A/pt
Priority to DE59908203T priority patent/DE59908203D1/de
Priority to UA2000116788A priority patent/UA44939C2/uk
Priority to EP99936340A priority patent/EP1082816B1/de
Publication of WO1999062176A1 publication Critical patent/WO1999062176A1/de
Priority to US09/723,486 priority patent/US6698652B1/en

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation

Definitions

  • the invention relates to a method and an arrangement for operating a multistage counter in a counting direction.
  • any number of application areas are known in which an event count is to take place.
  • These events can include the frequency of use of a device, the passing of people or vehicles or objects, the recording of a telephone counting cycle, but also the recording of mileage, i.e. odometer in a car or operating hours counter of any device and last but not least the recorded working time or attendance time of an employee at his workplace.
  • All of these cases are characterized in that they are recorded with the highest possible accuracy, i. H. that usually a large range of values is covered by counted values.
  • Such a requirement can surely be realized with a single-stage counter that can only count up or down from its previous counter reading.
  • This can be easily achieved, for example, by means of an EEPROM, in which case an EEPROM cell must be provided for each count value, and that EEPROM is either only writable or only erasable, depending on whether an up or down count is provided.
  • Binary counter has the disadvantage, however, that if the next counter position changes, the previous counter position is reset. This means that it is very difficult to implement a multi-stage counter that only counts in one direction and cannot be manipulated at the same time.
  • EP 0 321 727 A circuit arrangement is described in EP 0 321 727, in which several EEPROM cells are arranged in a row. Again, several rows are interconnected. The memory cells in each row represent a uniform value level, the memory contents of a row being able to be erased by means of logical monitoring only if a transfer to the next higher row has taken place.
  • the arrangement disclosed in this publication has precisely the disadvantages of manipulability explained above, since unidirectional counting is not guaranteed with certainty by influencing the logic circuit.
  • EP 0 618 591 an auxiliary memory cell being provided for each next higher row for rewriting, which is programmable and also erasable again, this arrangement also being easy to manipulate, since the auxiliary memory cells both write - and can also be deleted.
  • the invention is therefore based on the object of providing a method and a circuit arrangement for operating a multistage counter in which the security against manipulation is increased. This object is achieved with the in claim
  • the indication signal according to claim 2 indicates the lack of permissibility, it being checked whether the count value of the single-stage counter is in a predetermined ratio with the count value of the multistage counter. According to claim 3, the admissibility is given when the count values match.
  • the counter 11 can thus count from 0 to 255, i. H. 256 counting points.
  • the counter 11 can thus count from 0 to 255, i. H. 256 counting points.
  • a control unit 3 which supplies the counter 11 with a count signal S11.
  • the counter 11 is changed by 1, the change taking place in the same direction as a previous change.
  • the respective counter reading of the multi-stage counter 11 is supplied to a test logic 4 as a count value signal ZU.
  • the single-stage counter 1 receives a count signal S1 from the control unit 3, whereupon it is advanced by a count value.
  • the count of the single-stage counter 1 is supplied to the control unit 3 as a control count signal ZI and thus to the test logic 4.
  • the test logic 4 compares the count value signal ZU with the control count value signal ZI and outputs a signal determined as a function of the comparison to a counter controller 5.
  • the counter controller 5 in turn emits an error signal E as a function of the test signal P received from the test logic 4.
  • the two counters 11 and 1 can be designed, for example, as EEPROM cells. It is provided that, in accordance with the known operation of a binary counter, the individual memory cells are written to or erased in accordance with the rules of counting up or down. In the same way, the one-step control counter 1 is composed of EEPROM cells, the individual cells 1 to n being consecutive, can only be written to or can only be deleted.
  • the test logic 4 checks the counts of the two counters 1 and 11 beforehand by means of the count value signal ZU and the check count signal ZI. If both are 0, for example, the test logic 4 determines that the match exists and, via the test signal P, allows the counter signal 5 to output the count signal SF.
  • both counters count from 0 to 255.
  • the test logic is now designed so that it monitors that the numerical value of the payer 11 matches the numerical value of the control payer 1 that has just been reached. That is, In the exemplary embodiment shown, the numerical value of the payer 11 must not be less than (I x 16) - 1. The same applies to an arrangement paying downwards.
  • the payer 11 must be in a range that matches the numerical value of the control payer 1.
  • the invention is not limited to the exemplary embodiment shown in the figure. Rather, it is also conceivable that, particularly in the case of a very large count range of the counter 11 to be exceeded in order to save counter cells of the single-stage counter, the counter is not operated linearly, but rather, for example, in a decade. I.e. the one-stage payer received a payment signal S11 from the payer controller 5, a control number signal S1, for example on the 10th, 100th, 1000th etc. To monitor the unmanipulated operation, the test logic 4 must be constructed accordingly, i. H. in such a case, the numerical value of the payer 11 must correspond to the order of magnitude assigned to the respective count value of the control counter 1. It is equally conceivable that the relationship between the counter of the counter 11 and the count of the control counter 1 corresponds to a logarithmic, exponential or any other suitable and desired functions. This can then be applied to both up-and-down counter arrangements.
  • the payer 11 and the control payer 1 do not necessarily have to pay in the same direction. Rather, it can also be provided that one counter counts up and the other counter counts down.
  • the only requirement for unmanipulated operation is that the control counter counts only in one direction and the test logic 4 is constructed in such a way that the count value of the counter 11 has a logical relationship with the count value of the control counter 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Computer Security & Cryptography (AREA)
  • General Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Time Recorders, Dirve Recorders, Access Control (AREA)
  • Measurement Of Radiation (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Complex Calculations (AREA)
  • Lock And Its Accessories (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Abstract

Es wird ein Verfahren zum Betreiben eines mehrstufigen Zählers (11) in nur einer Zählrichtung mit den folgenden Schritten beschrieben: Verändern des Zählwertes eines einstufigen nur in einer Zählrichtung veränderbaren Zählers (1) bei vorbestimmten Zählwertzuständen des mehrstufigen Zählers (11), Erfassen der jeweiligen Zählwertzustände des mehrstufigen Zählers (11) und des einstufigen Hilfszählers (1), Vergleichen der Werte der erfassten Zählwertzustände des einstufigen (1) und des mehrstufigen Zählers (11), und Erzeugen eines Indikatorsignals aufgrund des Vergleichsergebnisses.

Description

Beschreibung
Verfahren und Anordnung zum Betreiben eines mehrstufigen Zählers in einer Zählrichtung
Die Erfindung betrifft ein Verfahren und eine Anordnung zum Betreiben eines mehrstufigen Zählers in einer Zählrichtung.
Heutzutage sind beliebig viele Anwendungsgebiete bekannt, bei denen eine Ereigniszählung stattfinden soll. Diese Ereignisse kann die Häufigkeit der Benutzung eines Gerätes, das Passieren von Personen oder Fahrzeugen oder Gegenständen, die Erfassung eines Telefonzähltaktes, aber auch die Erfassung einer Fahrleistung, sprich Kilometerzähler bei einem PKW oder Betriebsstundenzähler eines beliebigen Gerätes und nicht zuletzt die erfaßte Arbeitszeit bzw. Anwesentheitszeit eines Arbeitnehmers an seinem Arbeitsplatz sein. All diese Fälle sind dadurch gekennzeichnet, daß sie mit möglichst hoher Genauigkeit erfaßt werden, d. h. das in der Regel ein hoher Wertebereich von Zählwerten abgedeckt wird. Weiterhin ist bei den genannten Fällen in der Regel der Wunsch vorhanden, daß das Zählergebnis nicht manipulierbar, d. h. nicht rücksetzbar ist. Eine derartige Forderung läßt sich sicher mit einem einstufigen Zähler realisieren, der nur von seinem bisherigen Zählerstand aus aufwärts oder abwärts zählen kann. Dies läßt sich einfach beispielsweise mittels eines EEPROM realisieren, wobei dann für jeden Zählwert eine EEPROM-Zelle vorzusehen ist, und daß EEPROM entweder nur beschreibbar oder nur löschbar ist, je nachdem ob eine Aufwärts- oder AbwärtsZählung vorgesehen ist.
Für die zuerst genannte Forderung, daß nämlich ein möglichst großer Wertebereich vom Zähler zu erfassen ist, führt dann zu dem Ergebnis, daß bei einer solchen Realisierung ein EEPROM- Speicher mit entsprechend vielen Speicherzellen vorzusehen ist. In Zahlen ausgedrückt heißt dies, daß zum Beispiel zum Erreichen eines maximalen Zählerstandes von 255 genau 255 Zählerzellen benötigt werden. Nunmehr ist es jedoch heutzutage üblich, derartige Anordnungen möglichst klein aufzubauen. Die Verwendung eines mehrstufigen Zählers mit 8 Bit, d. h. 8 Zählerzellen führt ebenfalls zu einem maximalen Zählerstand von 255. Ein derartiger mehrstufiger Zähler (8-Bit-
Binärzähler) weist jedoch den Nachteil auf, daß bei einer Veränderung der nächsten Zählerstelle die vorangegangene Zählerstelle zurückgesetzt wird. Dies führt dazu, daß die Realisierung eines mehrstufigen Zählers, der nur in einer Richtung zählt und gleichzeitig nicht manipulierbar ist, nur sehr schwer realisierbar ist.
Aus der EP 0 321 727 ist eine Schaltungsanordnung beschrieben, bei der mehrere EEPROM-Zellen in einer Reihe angeordnet sind. Dabei sind wiederum mehrere Reihen zusammengeschaltet sind. Die Speicherzellen jeweils einer Reihe stellen ein einheitliches Wertigkeitsniveau dar, wobei die Speicherinhalte einer Reihe, mittels einer logischen Überwachung nur dann löschbar sind, wenn ein Übertrag in die nächst höhere Reihe erfolgt ist. Die in dieser Druckschrift offenbarte Anordnung weist genau die zuvor erläuterten Nachteile der Manipulier- barkeit auf, indem durch Einflußnahme auf die logische Schaltung das unidirektionale Zählen nicht mit Sicherheit gewährleistet ist. Eine ähnliche nur etwas aufwendiger gestaltete Anordnung ist in der EP 0 618 591 ausgeführt, wobei für jede nächst höhere Reihe zum Umschreiben eine Hilfsspeicherzelle vorgesehen ist, die programmierbar und auch wieder löschbar ist, wobei auch diese Anordnung leicht manipulierbar ist, da die Hilfsspeicherzellen sowohl schreib- als auch löschbar sind.
Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren bzw. eine Schaltungsanordnung zum Betreiben eines mehrstufigen Zählers vorzusehen, bei dem die Manipulationssicherheit erhöht ist. Diese Aufgabe wird erfindungsgemäß mit den in Patentanspruch
I bzw. 4 angegebenen Maßnahmen gelöst.
Durch das gleichzeitige Betreiben eines einstufigen Zählers, der nur entweder aufwärts oder abwärts zählt neben dem mehrstufigen Zähler, der das eigentliche Ereignis zählt, ist über ein Vergleich sichergestellt, daß der Zählwert des mehrstufigen Zählers zumindest in der Größenordnung, mit dem Zählwert des einstufigen Zählers übereinstimmt. Damit ist mit einfa- chen Mitteln die Möglichkeit zur Manipulation beseitigt. Ist die Übereinstimmung mit einem vorgegebenen Verhältnis zwischen den beiden Zählern nicht gegeben, so zeigt das Indikationssignal gemäß Anspruch 2 die fehlende Zulässigkeit an, wobei überprüft wird, ob der Zählwert des einstufigen Zählers mit dem Zählwert des mehrstufigen Zählers in einem vorbestimmten Verhältnis steht. Gemäß Patentanspruch 3 ist die Zulässigkeit bei Übereinstimmung der Zählwerte gegeben.
Nachfolgend wird die Erfindung unter Bezugnahme auf die Figur beschrieben, wobei ein Ausführungsbeispiel in Form eines Blockschaltbildes dargestellt ist.
Das in der Figur dargestellte Ausführungsbeispiel weist einen -stufigen Zähler mit m = 8 auf. Dieser ist in der Darstel- lung als 8-Bit-Binärzähler zu verstehen. Der Zähler 11 kann somit von 0 bis 255 zählen, d. h. 256 Zählstellen. Der Zähler
II ist mit einer Steuereinheit 3 verbunden, die dem Zähler 11 ein Zählsignal Sll zuführt. Mit jedem Zuführen des Zählsignals Sll wird der Zähler 11 um 1 verändert, wobei die Verän- derung in gleicher Richtung wie eine vorangegangene Änderung erfolgt. Das bedeutet, daß der in der Figur symbolisch dargestellte Zähler derart gestaltet ist, daß er entweder aufwärts oder nur abwärts zählt. Der jeweilige Zählerstand des mehrstufigen Zählers 11 wird als Zählwertsignal ZU einer Prüflo- gik 4 zugeführt. Weiterhin ist ein einstufiger Zähler 1 vorgesehen, der bei diesem Ausführungsbeispiel n-Zellen mit n = 16 aufweist. Dieser in der Figur symbolisch dargestellte Zäh- ler soll so aufgebaut sein, daß er ebenfalls nur in einer Zählrichtung zählt, nämlich von 0 bis 15, d. h. 16 Zählstellen. Der einstufige Zähler 1 erhält von der Steuereinheit 3 ein Zählsignal Sl, worauf er um einen Zählwert weitergesetzt wird. Der Zählstand des einstufigen Zählers 1 wird der Steuereinheit 3 als Kontrollzählwertsignal ZI und damit der Prüflogik 4 zugeführt. Die Prüflogik 4 vergleicht das Zählwertsignal ZU mit dem Kontrollzählwertsignal ZI und gibt ein in Abhängigkeit vom Vergleich bestimmtes Signal an eine Zäh- lersteuerung 5 ab. Die Zählersteuerung 5 wiederum gibt in Abhängigkeit von dem von der Prüflogik 4 erhaltenen Prüfsignal P ein Fehlersignal E ab.
Die beiden Zähler 11 und 1 können beispielsweise als EEPROM- Zellen ausgebildet sein. Hierbei ist vorgesehen, daß entsprechend dem bekannten Betreiben eines Binärzählers die einzelnen Speicherzellen gemäß den Regeln des Aufwärts- oder Abwärtszählen beschrieben oder gelöscht werden. Genauso ist auch der einstufige Kontrollzähler 1 aus EEPROM-Zellen zusam- mengesetzt, wobei die einzelnen Zellen 1 bis n nacheinander- folged, nur beschrieben oder nur gelöscht werden können.
Nunmehr wird der typische Betrieb der in der Figur dargestellten Anordnung beschrieben. Grundsätzlich ist vorgesehen, daß mit jedem Eingabesignal E von der Steuereinheit 3 ein Zählsignal Sll abgegeben werden soll. Dabei wird zuvor von der Prüflogik 4 die Zählerstände der beiden Zähler 1 und 11 mittels des Zählwertsignals ZU und des Kontrollzählwertsignal ZI überprüft. Sind beide beispielsweise 0, stellt die Prüflogik 4 fest, daß die Übereinstimmung besteht und läßt über das Prüfsignal P zu, daß über die Zählersteuerung 5 das Zählsignal SF ausgegeben wird.
Nunmehr ist vorgesehen, daß beide Zähler von 0 bis 255 zäh- len. Das bedeutet, daß der einstufige Kontrollzähler 1 bei jedem sechzehnten Zählsignal Sll, das an den mehrstufigen Zähler 11 geht ebenfalls von der Zählersteuerung 5 in der Steuereinheit 3 ein Kontrollzahlsignal Sl erhalt. Für den un- manipulierten Betrieb ist die Pruflogik nunmehr so ausgelegt, daß sie überwacht, daß der Zahlwert des Zahlers 11 zu dem gerade erreichten Zahlwert des Kontrollzahlers 1 paßt. D. h. bei dem dargestellten Ausfuhrungsbeispiel darf der Zahlwert des Zahlers 11 nicht kleiner sein als (I x 16) - 1 sein. Entsprechendes gilt für eine abwärts zahlende Anordnung, auch hier muß der Zahler 11 entsprechend der Zahllogik sich in einem zum Zahlwert des Kontrollzahlers 1 passenden Bereich be- finden.
Sobald die Prüflogik 4 keine Übereinstimmung feststellt, wird ein Fehlersignal F abgegeben.
Die Erfindung ist jedoch nicht auf das in der Figur dargestellte Ausfuhrungsbeispiel beschränkt. Vielmehr ist auch vorstellbar, daß insbesondere bei einem sehr großen zu überschreitenden Zählwertebereich des Zahlers 11 zum Einsparen von Zählerzellen des einstufigen Zählers, dieser nicht linear betrieben wird, sondern beispielsweise dekadisch. D. h. der einstufige Zahler wurde beispielsweise beim 10., 100., 1000. usw. ein Zahlsignal Sll von der Zahlersteuerung 5 ein Kontrollzahlsignal Sl erhalten. Zur Überwachung des unmanipu- lierten Betriebes muß die Pruflogik 4 entsprechend aufgebaut sein, d. h. in einem solchen Fall muß der Zahlwert des Zahlers 11 der dem jeweiligen Zählwert des Kontrollzählers 1 zugeordneten Größenordnung entsprechen. Genauso gut ist vorstellbar, daß der Zusammenhang zwischen dem Zähler des Zahlers 11 und dem Zählwert des Kontrollzahlers 1 einer log- arithmischen, exponentiellen oder beliebig anderen geeigneten und gewünschten Funktionen entspricht. Dies ist dann sowohl auf aufwartszahlende als auch auf abwartszahlende Zähleranordnungen anwendbar.
Abschließend sei darauf hingewiesen, daß der Zahler 11 und der Kontrollzahler 1 nicht zwangsläufig in der gleichen Richtung zahlen müssen. Vielmehr kann auch vorgesehen sein, daß der eine Zähler aufwärts und der jeweils andere Zähler abwärts zählt. Die alleinige Voraussetzung für einen unmanipu- lierten Betrieb ist, daß der Kontrollzähler nur in einer Richtung zählt und die Prüflogik 4 derart aufgebaut is-t, daß der Zählwert des Zählers 11 mit dem Zählwert des Kontrollzählers 1 einen logischen Zusammenhang aufweist.

Claims

Patentansprüche
1. Verfahren zum Betreiben eines mehrstufigen Zählers in nur einer Zählrichtung mit den Schritten: - Verändern des Zählwertes eines einstufigen nur in einer Zahlrichtung veränderbaren Zählers bei vorbestimmten Zahlwertzustanden des mehrstufigen Zählers,
- erfassen der jeweiligen Zahlwertzustande des mehrstufigen Zählers und des einstufigen Hilfszählers, - vergleichen der Werte der erfaßten Zahlwertzustande des einstufigen und des mehrstufigen Zählers, und
- erzeugen eines Indikatorsignales aufgrund des Vergleichsergebnisses .
2. Verfahren nach Anspruch 1, bei dem das Indikatorsignal die Zulässigkeit des Zählwertes des mehrstufigen Zählers anzeigt, wenn dieser in einem vorbestimmten Verhältnis zum Zählwertstand des einstufigen Zählers steht.
3. Verfahren nach Anspruch 2, bei dem das Indikatorsignal die Zulässigkeit des Zählwertes des mehrstufigen Zählers anzeigt, daß der Zählwert des mehrstufigen Zählers mit dem Zählwert des einstufigen Zählers übereinstimmt.
4. Schaltungsanordnung zum Durchführen des Verfahrens nach einem der Ansprüche 1 bis 3, mit einem mehrstufigen nur aufwärts oder abwärts zählenden Zäh- lers (11) , bei dem der Zählwert einer Stufe beim Verändern eines Zählwertes der nachfolgenden Stufe auf einen Anfangswert zurückgesetzt wird, einem einstufigen Hilfszähler (1) , der nur aufwärts oder nur abwärts zählend betrieben wird, und der bei vorbestimmten Zählwerten des mehrstufigen Zählers (11) verändert wird, und einer Vergleichseinrichtung (4), die mit dem Zähler (11) und dem Hilfszähler (1) derart verbunden ist, daß sie die Zähl- werte (ZI und ZU) der beiden Zähler jeweils vergleicht und ein dem Vergleich entsprechendes Signal ausgibt.
PCT/DE1999/001570 1998-05-28 1999-05-28 Verfahren und anordnung zum betreiben eines mehrstufigen zählers in einer zählrichtung WO1999062176A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
AT99936340T ATE257294T1 (de) 1998-05-28 1999-05-28 Verfahren und anordnung zum betreiben eines mehrstufigen zählers in einer zählrichtung
JP2000551482A JP2002517117A (ja) 1998-05-28 1999-05-28 一計数方向へカウントする多段カウンタの作動方法および作動装置
BR9911603-0A BR9911603A (pt) 1998-05-28 1999-05-28 Processo e disposição para operação de um contador de vários estágios e uma direção de contagem
DE59908203T DE59908203D1 (de) 1998-05-28 1999-05-28 Verfahren und anordnung zum betreiben eines mehrstufigen zählers in einer zählrichtung
UA2000116788A UA44939C2 (uk) 1998-05-28 1999-05-28 Спосіб та схемний пристрій для експлуатації багаторозрядного лічильника в одному напрямку лічби
EP99936340A EP1082816B1 (de) 1998-05-28 1999-05-28 Verfahren und anordnung zum betreiben eines mehrstufigen zählers in einer zählrichtung
US09/723,486 US6698652B1 (en) 1998-05-28 2000-11-28 Method and arrangement for operating a multistage counter in one counting direction

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19823955A DE19823955A1 (de) 1998-05-28 1998-05-28 Verfahren und Anordnung zum Betreien eines mehrstufigen Zählers in einer Zählrichtung
DE19823955.6 1998-05-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/723,486 Continuation US6698652B1 (en) 1998-05-28 2000-11-28 Method and arrangement for operating a multistage counter in one counting direction

Publications (1)

Publication Number Publication Date
WO1999062176A1 true WO1999062176A1 (de) 1999-12-02

Family

ID=7869233

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/001570 WO1999062176A1 (de) 1998-05-28 1999-05-28 Verfahren und anordnung zum betreiben eines mehrstufigen zählers in einer zählrichtung

Country Status (12)

Country Link
US (1) US6698652B1 (de)
EP (1) EP1082816B1 (de)
JP (1) JP2002517117A (de)
KR (1) KR100615734B1 (de)
CN (1) CN1158763C (de)
AT (1) ATE257294T1 (de)
BR (1) BR9911603A (de)
DE (2) DE19823955A1 (de)
ES (1) ES2214875T3 (de)
RU (1) RU2235420C2 (de)
UA (1) UA44939C2 (de)
WO (1) WO1999062176A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120051493A1 (en) * 2006-02-22 2012-03-01 Tyler Gomm Continous high-frequency event filter
US11172826B2 (en) 2016-03-08 2021-11-16 Enspectra Health, Inc. Non-invasive detection of skin disease
US11633149B2 (en) 2017-04-28 2023-04-25 Enspectra Health, Inc. Systems and methods for imaging and measurement of sarcomeres

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2846461A1 (fr) * 2002-10-28 2004-04-30 St Microelectronics Sa Compteur par tranches
CN102315846B (zh) * 2011-04-19 2014-07-02 奇瑞汽车股份有限公司 一种焊点计数器漏点判定方法
CN102609317B (zh) * 2012-01-13 2014-05-14 从兴技术有限公司 一种信号量的处理方法及系统
CN106686522B (zh) * 2015-11-06 2020-08-18 展讯通信（上海）有限公司 与mtc终端通信的方法、装置及基站

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123322A (ja) * 1982-12-29 1984-07-17 Fujitsu Ltd カウンタの二重チエツク方式
GB2187011A (en) * 1986-02-20 1987-08-26 Smith Meters Ltd Remote reading of a counting device
JPH0290726A (ja) * 1988-09-27 1990-03-30 Hiromichi Namikoshi カウンターのセルフチェック機能
US5381452A (en) * 1992-01-30 1995-01-10 Gemplus Card International Secure counting method for a binary electronic counter
FR2733615A1 (fr) * 1995-04-26 1996-10-31 France Telecom Carte a memoire et procede de mise en oeuvre d'une telle carte

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3586844A (en) * 1968-06-05 1971-06-22 Madatron Princeton Inc Electronic slide rule
ES2029710T3 (es) 1987-12-17 1992-09-01 Siemens Aktiengesellschaft Procedimiento y circuito para la cancelacion protegida contra la manipulacion de memorias ee-prom.
US5264689A (en) * 1989-01-11 1993-11-23 Gemplus Card International Rechargeable prepaid memory card with both unit and page counters
FR2703501B1 (fr) 1993-04-01 1995-05-19 Gemplus Card Int Circuit intégré pour carte à mémoire et procédé de décomptage d'unités dans une carte à mémoire.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123322A (ja) * 1982-12-29 1984-07-17 Fujitsu Ltd カウンタの二重チエツク方式
GB2187011A (en) * 1986-02-20 1987-08-26 Smith Meters Ltd Remote reading of a counting device
JPH0290726A (ja) * 1988-09-27 1990-03-30 Hiromichi Namikoshi カウンターのセルフチェック機能
US5381452A (en) * 1992-01-30 1995-01-10 Gemplus Card International Secure counting method for a binary electronic counter
FR2733615A1 (fr) * 1995-04-26 1996-10-31 France Telecom Carte a memoire et procede de mise en oeuvre d'une telle carte

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 008, no. 247 (E - 278) 13 November 1984 (1984-11-13) *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 282 (E - 0942) 19 June 1990 (1990-06-19) *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120051493A1 (en) * 2006-02-22 2012-03-01 Tyler Gomm Continous high-frequency event filter
US9154141B2 (en) * 2006-02-22 2015-10-06 Micron Technology, Inc. Continuous high-frequency event filter
US11172826B2 (en) 2016-03-08 2021-11-16 Enspectra Health, Inc. Non-invasive detection of skin disease
US11877826B2 (en) 2016-03-08 2024-01-23 Enspectra Health, Inc. Non-invasive detection of skin disease
US11633149B2 (en) 2017-04-28 2023-04-25 Enspectra Health, Inc. Systems and methods for imaging and measurement of sarcomeres

Also Published As

Publication number Publication date
DE59908203D1 (de) 2004-02-05
CN1158763C (zh) 2004-07-21
KR100615734B1 (ko) 2006-08-25
UA44939C2 (uk) 2002-03-15
CN1303539A (zh) 2001-07-11
ES2214875T3 (es) 2004-09-16
BR9911603A (pt) 2001-02-06
KR20010043902A (ko) 2001-05-25
EP1082816B1 (de) 2004-01-02
ATE257294T1 (de) 2004-01-15
RU2235420C2 (ru) 2004-08-27
EP1082816A1 (de) 2001-03-14
JP2002517117A (ja) 2002-06-11
US6698652B1 (en) 2004-03-02
DE19823955A1 (de) 1999-12-02

Similar Documents

Publication Publication Date Title
DE2556822C2 (de) Monolithische hochintegrierte Halbleiterschaltung
DE69034216T2 (de) Verfahren und Vorrichtung zur Echtheitsprüfung von Geld
DE69909379T2 (de) System und Verfahren zum Schützen von geheimen Informationen gegen analytische Spionage
EP0120196A1 (de) Schaltungsanordnung zur optischen Anzeige von Zustandsgrössen
DE2722124A1 (de) Anordnung zum feststellen des prioritaetsranges in einem dv-system
DE2350991C2 (de)
WO1999062176A1 (de) Verfahren und anordnung zum betreiben eines mehrstufigen zählers in einer zählrichtung
DE1574150A1 (de) Kontrollgeraet zur Gewinnung von Aufzeichnungen
DE3782321T2 (de) Eingabenverwaltungsschaltung fuer programmierbare steuerung.
EP1525485A1 (de) Adaptive spannungsüberwachung
DE2615966A1 (de) Fehlermessung in digital-systemen
EP1234283B1 (de) Verfahren und anordnung zum betreiben eines mehrstufigen zählers in einer zählrichtung
EP1597470B1 (de) Signalverarbeitungsvorrichtung und steuergerät zur zusammenarbeit mit einer signalverarbeitungsvorrichtung
EP1003106A2 (de) Anordnung zur Anpassung von Betriebsdaten und/oder Betriebsprogrammen
DE2635346B2 (de) richtung
DE4308730C2 (de) Vorrichtung zur Bestimmung mindestens eines Codefehlermaßes
EP1478092B1 (de) Digitaler Zähler
DE2544673B2 (de) Steuereinrichtung für einen Verkaufsautomaten
DE3900292A1 (de) Frequenzdetektor
DE4025073C2 (de) Verfahren zum Prüfen von zwei oder mehr Münzen unterschiedlichen Wertes
EP0270798B1 (de) Einrichtung zum selektiven Zählen von Signalen
DE2255763C3 (de) Fehlersicheres inkrementales Meßverfahren für Waagen
DE4427084A1 (de) Fahrzeugsicherungsanordnung
DE3211349C2 (de) Vorrichtung zur Überwachung und Anzeige einer fehlerhaften Funktionsweise von Rechen-, Speicher- und Anzeigeelementen eines elektronischen Taxameters
DE2322349C3 (de) Anordnung zur Anzeige einer zeitlich abnormalen Programmausführung in einem prozeBsteuernden Rechner, welcher auf verschiedenen Prioritätsstufen arbeitet

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99806752.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): BR CN IN JP KR MX RU UA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: PA/a/2000/011682

Country of ref document: MX

WWE Wipo information: entry into national phase

Ref document number: 1020007013411

Country of ref document: KR

Ref document number: 09723486

Country of ref document: US

Ref document number: 1999936340

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: IN/PCT/2000/613/KOL

Country of ref document: IN

WWP Wipo information: published in national office

Ref document number: 1999936340

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007013411

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1999936340

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020007013411

Country of ref document: KR