WO1999012210A1 - Dispositif a semi-conducteurs et procede de fabrication de ce dernier - Google Patents

Dispositif a semi-conducteurs et procede de fabrication de ce dernier Download PDF

Info

Publication number
WO1999012210A1
WO1999012210A1 PCT/JP1998/003724 JP9803724W WO9912210A1 WO 1999012210 A1 WO1999012210 A1 WO 1999012210A1 JP 9803724 W JP9803724 W JP 9803724W WO 9912210 A1 WO9912210 A1 WO 9912210A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor device
ferroelectric
insulating layer
film
Prior art date
Application number
PCT/JP1998/003724
Other languages
English (en)
French (fr)
Inventor
Katsumi Sameshima
Takanori Ozawa
Takaaki Fuchikami
Kazuhiro Hoshiba
Yuichi Nakao
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9232035A external-priority patent/JPH1174471A/ja
Priority claimed from JP23209297A external-priority patent/JP3871407B2/ja
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to EP98938941A priority Critical patent/EP1035587A1/en
Priority to KR1020007001788A priority patent/KR20010023162A/ko
Publication of WO1999012210A1 publication Critical patent/WO1999012210A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Definitions

  • the present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a ferroelectric layer.
  • FIG. 12 shows an example of a cross-sectional configuration of a conventional ferroelectric memory.
  • the conventional ferroelectric memory 2 has a lower electrode 6 made of Pt (platinum) and a ferroelectric material made of a ferroelectric material such as PZT (PbZrxTi.-xOa) on an interlayer film 4.
  • the ferroelectric capacitor 18 is formed by stacking the upper electrode 10 composed of the layer 8 and Pt (platinum) in this order.
  • An interlayer film 12 is formed so as to cover the ferroelectric capacitor 18, and an aluminum wiring 14 is formed. To protect them, a passivation film 16 is formed.
  • the conventional ferroelectric memory 2 as described above has the following problems. Ferroelectric materials tend to be degraded by hydrogen. That is, when hydrogen acts on the ferroelectric, the hysteresis characteristics of the ferroelectric deteriorate. Incidentally, in the conventional ferroelectric memory 2, since the electrodes, particularly the upper electrode 10 are composed of P ⁇ , the ferroelectric layer in the passivation film forming process is formed. It has been difficult to prevent hydrogen from entering the ferroelectric layer 8 from entering the hydrogen into the ferroelectric layer 8 and from the passivation film after film formation.
  • the passivation film 16 and the like are formed by a silicon oxide film using TEOS (Tetraethylorthosilcate, a kind of organic silicon source) in which the influence of hydrogen on the ferroelectric layer 8 is relatively small.
  • TEOS Tetraethylorthosilcate, a kind of organic silicon source
  • the silicon oxide film (Si0 2) is due to poor moisture resistance, easily through water, also easily retain moisture. Therefore, the reliability of the ferroelectric memory 2 under high humidity was not very high. Disclosure of the invention
  • the semiconductor device according to the present invention includes:
  • a semiconductor device including a ferroelectric layer, a conductor layer in contact with the ferroelectric layer, and an insulating layer disposed near the ferroelectric layer,
  • the insulating layer is formed using an insulating material containing silicon nitride, and the conductor layer is formed using a conductive material containing an oxide having conductivity.
  • the method for manufacturing a semiconductor device according to the present invention comprises:
  • a method for manufacturing a semiconductor device comprising a ferroelectric layer, a conductor layer in contact with the ferroelectric layer, and an insulating layer disposed near the ferroelectric layer,
  • the semiconductor device according to the present invention includes:
  • the insulating layer is configured using an insulating material including silicon nitride having a silicon-hydrogen bond,
  • the concentration of hydrogen forming silicon-hydrogen bonds in the insulating layer is substantially equal to or less than 1.ox 10 2 2 cm 3 ;
  • the semiconductor device according to the present invention includes:
  • the insulating layer is made of an insulating material including silicon-hydrogen bond and silicon nitride having a nitrogen-hydrogen bond, and
  • the concentration of the hydrogen constituting the silicon-hydrogen bonds and nitrogen-hydrogen bonds of the insulating layer substantially 1. 6 X 1 0 2 2 / cm 3 or less and the fact,
  • the semiconductor device according to the present invention includes:
  • the insulating layer is formed using an insulating material containing silicon nitride, and the switching capacitance of the ferroelectric layer after the formation of the insulating layer relative to the switching capacitance of the ferroelectric layer before the formation of the insulating layer.
  • the concentration of hydrogen contained in the insulating layer was adjusted so that the reduction rate of hydrogen was substantially 25% or less.
  • the method for manufacturing a semiconductor device according to the present invention comprises:
  • a method of manufacturing a semiconductor device comprising a ferroelectric layer and an insulating layer disposed near the ferroelectric layer, the method comprising:
  • an insulating layer made of an insulating material containing silicon nitride is formed using a deposition gas containing silane and ammonia, The volume ratio of silane and ammonia in the film forming gas is substantially 70% or less;
  • FIG. 1 is a drawing showing a part (in the vicinity of a ferroelectric capacitor Cf) of a cross-sectional configuration of a two-transistor, two-capacitor ferroelectric memory M which is a semiconductor device according to an embodiment of the present invention.
  • FIG. 2A is a cross-sectional view for explaining a manufacturing process of the ferroelectric memory M.
  • FIG. 2B is a cross-sectional view for explaining the manufacturing process of the ferroelectric memory M.
  • FIG. 3A is a cross-sectional view for explaining a manufacturing process of the ferroelectric memory M.
  • FIG. 3B is a cross-sectional view for explaining the manufacturing process of the ferroelectric memory M.
  • FIG. 4A is a cross-sectional view for explaining a manufacturing process of the ferroelectric memory M.
  • FIG. 4B is a cross-sectional view for explaining the manufacturing process of the ferroelectric memory M.
  • FIG. 5 shows that the SiH 4 and NH in the film forming gas for each passivation film 42 are shown.
  • 3 is a drawing showing a volume percentage of 3 .
  • FIG. 6 is a drawing showing the hydrogen concentration of Si—H bonds in each passivation film 42.
  • FIG. 7 is a drawing showing the total hydrogen concentration of Si—H bonds and N—H bonds in each of the passivation films 42.
  • FIG. 8 is a drawing showing the rate of decrease of the switching capacitance Q sw of the ferroelectric capacitor C f after film formation for each passivation film 42.
  • FIG. 9 is a drawing showing the configuration of the solar tower circuit.
  • FIG. 10 is a drawing showing a hysteresis curve of a ferroelectric substance measured by a solar tower circuit.
  • Figure 11 shows the configuration of a two-transistor, two-capacity ferroelectric memory M. It is a drawing.
  • FIG. 12 is a drawing showing an example of a cross-sectional configuration of a conventional ferroelectric memory 2. As shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 11 is an example of a circuit configuration of a two-transistor, two-capacity ferroelectric memory M which is a semiconductor device according to an embodiment of the present invention.
  • FIG. 1 is a drawing showing a part of the cross-sectional configuration of the ferroelectric memory M (near the ferroelectric capacitor Cf).
  • a field oxide film 24, an interlayer film 26, a gate 28, and an interlayer film 30 are arranged on a silicon substrate 22, and a ferroelectric capacitor Ci is placed thereon. Has been arranged.
  • the lower electrode 32 is a lower conductive layer, P ZT (PbZ r x Ti , - x 0 3) ferroelectric constituted by a ferroelectric material such as layer 34, upper conductive layer Are stacked in this order.
  • the lower electrode 32 is a two-layer electrode in which ⁇ 2 (iridium oxide) and Pt (platinum) are stacked in this order.
  • the upper electrode 36 which is a conductor layer, has a two-layered structure in which the first layer Ir 2 (iridium oxide) and the second layer Ir (iridium) are stacked in this order. It is.
  • An interlayer film 38 is formed so as to cover the ferroelectric capacitor Ci, and an aluminum wiring 40 is formed. In order to protect these, a passivation film 42 as a surface protection film is formed.
  • Each of the interlayer films 26, 30 and 38 is composed of a silicon oxide film.
  • the passivation film 42 as an insulating layer is formed of a silicon nitride film having a low hydrogen concentration.
  • a method for manufacturing the ferroelectric memory M will be described with reference to FIGS. 2A to 4B and FIG.
  • a silicon substrate 22 is prepared, and a field oxide film 24 is formed on a part of the silicon substrate 22.
  • the field oxide film 24 is formed by a LOCOS (Local Oxidation of Silicon) method or the like.
  • an interlayer film 26 is formed, and a gate 28 is formed on the interlayer film 26.
  • the interlayer film 26 is formed by depositing silicon oxide by a CVD (Chemical Vapor Deposition) method or the like.
  • Gate 28, CVD method This is formed by depositing polysilicon by, for example, and patterning it into a predetermined shape by RIE (Reactive Ion Etching).
  • an interlayer film 30 is formed.
  • the interlayer film 30 is formed by depositing silicon oxide by a CVD method or the like.
  • a ferroelectric capacitor Cf is formed on the interlayer film 30.
  • the ferroelectric capacitor Cf is formed as follows. First, a layer to be the lower electrode 32 is formed on the interlayer film 30 by sputtering or the like. The layer to be the lower electrode 32 has a two-layer structure in which Ir ⁇ 2 (iridium oxide) and Pt (platinum) are stacked in this order. Next, a layer serving as the ferroelectric layer 34 is formed thereon by a Zol-Gel (Soru-gel) method or the like. Layer serving as the ferroelectric layer 34 is composed of P ZT (PbZr x Ti, -x0 3). Further, a layer serving as the upper electrode 36 is formed thereon by sputtering or the like. The layer to be the upper electrode 36 is Ir
  • O 2 (iridium oxide) and Ir (iridium) are stacked in this order in a two-layer structure.
  • the three layers thus formed are patterned into a predetermined shape by etching to form a ferroelectric capacitor Ci.
  • an interlayer film 38 is formed.
  • the interlayer film 38 is formed by depositing a silicon oxide film by a plasma CVD method using TEOS (Tetraethylortosilcate) as an organic silicon source.
  • TEOS Tetraethylortosilcate
  • the contact hole 38a is formed so as to reach the upper surface of the upper electrode 36 of the ferroelectric capacitor Cf.
  • the contact hole 38b is formed so as to reach the silicon substrate 22.
  • an aluminum wiring 40 is formed.
  • the aluminum wiring 40 is formed by forming a layer to be the aluminum wiring 40 by sputtering or the like, and then patterning the layer into a predetermined shape by etching.
  • a passivation film 42 is formed.
  • the passivation film 42 is formed by depositing a silicon nitride film (SiN) having a low hydrogen concentration using a plasma CVD method.
  • SiN silicon nitride film
  • As the film forming gas components for forming the passivation film 42 SiH 4 (silane), NH 3 (ammonia), nitrogen (N 2) Nitric oxide (N 2 ⁇ ) is used.
  • the volume percentage of SiH 4 and NH 3 which are the gases containing hydrogen in the film forming gas, is set to about 6% (about 1% of SiH 4 and about 5% of NH 3 ).
  • the hydrogen concentration of Si—H bonds in the thus formed passivation film 42 was about 0.06 ⁇ 10 22 / cm 3 (see FIG. 6).
  • the total hydrogen concentration of S i-H bonds and N-H bonds in passivation one passivation film 42, 1. was about 3 X 1 0 22 or Zc m 3 (see FIG. 7 (a)).
  • the hydrogen concentration of the Si—H bond and the hydrogen concentration of the N—H bond in the passivation film 42 were measured using a measuring device (manufactured by BI0-RAD, QS300) by FTIR (Fourier transform infrared spectroscopy). And measured.
  • remanent polarization charges Pr l and Pr2 are two polarization charges exhibited by the ferroelectric capacitor C f according to the voltage application history when the applied voltage v is zero.
  • the switching capacitance Qsw described above is an amount corresponding to the sum S of the absolute values of the residual polarization charges Prl and Pr2.
  • the larger the switching capacity Qsw the greater the capacity as a storage element. Therefore, the strength after the formation of the passivation film 42
  • the reduction rate of the switching capacitance Qsw of the ferroelectric capacitor Cf after the formation of the passivation film 42 was 10 percent or less. If the switching capacity Qsw is reduced to this extent, there seems to be no problem in practical use.
  • the silicon nitride film is formed by setting the volume percentage of SiH 4 and NH 3 , which are hydrogen-containing gases, in the deposition gas of the passivation film 42 to about 6%.
  • the silicon oxynitride film was formed by setting the volume percent of SiH 4 and NH 3 in the deposition gas for the passivation film 42 to about 25%. An example of the case where it is formed (see Fig. 5 (b)) will be described below.
  • the hydrogen concentration of Si—H bonds in the passivation film 42 (silicon oxynitride film) thus formed was about 0.1 ⁇ 10 22 ⁇ / cm 3 (FIG. 6 (b) See).
  • the total hydrogen concentration of Si—H bonds and N—H bonds in the passivation film 42 was about 1.6 ⁇ 10 22 Zcm 3 (see FIG. 7 (b)).
  • the reduction rate of the switching capacitance Qsw of the ferroelectric capacitor Cf after the formation of the passivation film 42 was 10% or less.
  • the hydrogen concentration of Si 1 H bonds in the passivation film 42 (silicon nitride film) thus formed was about 1.1 ⁇ 10 22 Zcm 3 (see FIG. 6 (c)). ).
  • the total hydrogen concentration of Si—H bonds and N—H bonds in the passivation film 42 was about 1.7 ⁇ 10 22 cm 3 (see FIG. 7C).
  • the reduction rate of the switching capacitance Qsw of the ferroelectric capacitor Cf after the formation of the passivation film 42 was about 27%. If this amount of switching capacity Qsw decreases, practically It seems that there is no problem.
  • volume percent of the S iH 4 and NH 3 is a gas containing hydrogen in the film forming gas passive base one passivation film 42 is not particularly limited, volume percent of the SiH 4 and NH 3 are 7 0 It is even more preferable if it is less than about percent (see Fig. 5 (d)).
  • the capacitance percent of SiH 4 and NH 3 is set to about 70% or less, the reduction rate of the switching capacity Qsw of the ferroelectric capacitor Cf is suppressed to about 25% (see Fig. 8 (d)). Because it can be done. This is because if the rate of decrease of the switching capacity Qsw of the ferroelectric capacitor Cf can be suppressed to about 25% or less, the reliability of the ferroelectric memory M is further improved.
  • the hydrogen concentration of the Si—H bond in the passivation film 42 becomes 1.0 X 1 0 22 Approximately Zcm 3 (refer to Fig. 6 (d)). Also, by suppressing the volume percentage of SiH 4 and NH 3 in the deposition gas of the passivation film 42 to about 70% or less, the Si—H bond and N—H in the passivation film 42 are reduced. the total concentration of hydrogen bonding, 1. considered to be about 6 X 1 0 22 or Zc m 3 (see FIG. 7 (d)) or less.
  • the capacity percentage of SiH 4 and NH 3 in the deposition gas for the passivation film 42 is reduced to about 30% or less (see FIG. 5)
  • the reduction rate of Qsw is reduced to about 10% or less. (See FIG. 8), which is more preferable.
  • the hydrogen concentration of the Si—H bond in the passivation film 42 is reduced to 0.1.
  • the Si—H bond and the N—H bond in the passivation film 42 are reduced.
  • the total hydrogen concentration is expected to be less than about 1.6 X 10 22 cm 3 (see Figure 7).
  • the reduction rate of Qsw becomes about 10% or less.
  • the hydrogen concentration of the Si—H bond in the passivation film 42 becomes 0.06 X 10 22 Approximately Zcm 3 (see Fig. 6) It is considered to be below.
  • the volume percentage of SiH 4 and NH 3 in the deposition gas of the passivation film 42 is reduced. The concentration is expected to be less than about 1.3 X 10 22 Zcm 3 (see Figure 7).
  • the upper electrode 36 of the ferroelectric capacitor Ci I r0 2 (iridium oxides), II "using an electrode having a two-layer structure by stacking the (iridium) in this order
  • the lower electrode 32 I R_ ⁇ 2 (although a two-layer electrode in which iridium oxide) and P ⁇ (platinum) are stacked in this order is used, the use of a conductive oxide such as IrO 2 for the electrode allows the ferroelectric layer 34 to be used.
  • a conductive oxide such as the upper electrode 36. It is considered to be.
  • Such an oxide having conductivity rather than be limited to I ⁇ 2, for example, Ru_ ⁇ 2, S rRuO a, P tRhOx , S RO + a, LS CO (La S r Co ( Or Cu) Ox), LS C ⁇ + a, etc.
  • Ferroelectric memories M each provided with a passivation film 42 composed of) were prepared and subjected to HAST (unsaturated vapor pressurization test, EIAI ED-4701). The test was performed by applying a voltage at a temperature of 150 ° C. and a relative humidity of 80%, and leaving it for 300 hours.
  • a ferroelectric memory M provided with a passivation film 42 composed of a silicon nitride film having a low hydrogen concentration and a ferroelectric memory M provided with a passive film 42 composed of a silicon oxynitride film.
  • a ferroelectric memory M provided with a passive film 42 composed of a silicon oxynitride film Regarding each of the dielectric memory M and the ferroelectric memory M including the passivation film 42 composed of the silicon nitride film having a normal hydrogen concentration, no sample having deteriorated device characteristics was observed.
  • a similar test was performed on a conventional ferroelectric memory having a passivation film composed of a silicon oxide film. As a result, a sample with degraded device characteristics was observed.
  • the passivation film 42 is formed using a material containing a dense silicon nitride, such as a silicon nitride film having a low hydrogen concentration, a silicon oxynitride film, or a silicon nitride film having a normal hydrogen concentration. This is considered to improve the moisture resistance of the passivation film 42. That is, it is considered that the passivation film 42 can prevent the invasion of moisture from the outside of the ferroelectric memory M to some extent.
  • a material containing a dense silicon nitride such as a silicon nitride film having a low hydrogen concentration, a silicon oxynitride film, or a silicon nitride film having a normal hydrogen concentration.
  • the conductor layer is the upper conductor layer (upper electrode)
  • the conductor layer is, for example, a lower conductor layer (lower electrode). ) Can also be applied.
  • the present invention can be applied to a case where the conductor layer has a single-layer structure or a structure having three or more layers.
  • the plasma CVD method is used as the method for forming the passivation film 42, but the method for forming the passivation film 42 is not limited to this.
  • a method of forming the passivation film 42 For example, a normal pressure CVD method or the like can be used.
  • the insulating layer is a surface protection film (passivation film) that indirectly covers the ferroelectric layer
  • the insulating layer directly connects the ferroelectric layer.
  • the present invention can also be applied to a case where the surface protective film is covered with a metal.
  • the case where the insulating layer is a surface protective film has been described as an example, but the present invention is not limited to this.
  • the present invention can be applied to a case where the insulating layer is an interlayer film or the like.
  • PZT was described as an example of the ferroelectric material, but the present invention is not limited to this.
  • the present invention is also applicable when the ferroelectric material is, for example, Y 1 or SBT.
  • a two-transistor, two-capacitor ferroelectric memory has been described as an example of a semiconductor device, but the present invention is not limited to this.
  • the present invention can be applied to, for example, a one-transistor, one-capacity ferroelectric memory. It can also be applied to FFT type ferroelectric memories, such as FETs (Metal Ferroelectric Meta 1 Insulator Silicon) with an MFMIS (Metal Ferroelectric Meta 1 Insulator Silicon) structure. Further, the present invention can be applied to not only ferroelectric memories but also general semiconductor devices using ferroelectrics.
  • the semiconductor device according to the present invention is characterized in that the insulating layer is formed using an insulating material containing silicon nitride, and the conductor layer is formed using a conductive material containing a conductive oxide.
  • the moisture resistance of the insulating layer can be improved. Also, it is considered that the effect of hydrogen on the ferroelectric layer can be reduced by using a conductive material containing an oxide for the conductive layer. For this reason, a reduction in the switching capacity of the strong dielectric layer due to the formation of the insulating layer can be suppressed to some extent. That is, it is possible to realize a semiconductor device in which the hysteresis characteristic of the ferroelectric hardly deteriorates and which has high reliability under high humidity.
  • the conductor layer includes a first layer made of iridium oxide, and a second layer made of iridium in contact with the first layer. It is characterized by. Therefore, considering the adhesiveness with each layer in contact with the conductor layer, etc.
  • the materials for the first layer and the second layer can be selected.
  • the semiconductor device according to the present invention is characterized in that the insulating layer is made of a silicon nitride film. Therefore, a denser insulating layer can be realized. Therefore, a highly reliable semiconductor device under high humidity can be realized.
  • the semiconductor device according to the present invention is characterized in that the insulating layer is made of a silicon oxynitride film. Therefore, an insulating film with small generated stress can be realized. In addition, production efficiency can be improved. Thus, a more reliable and inexpensive semiconductor device can be provided.
  • the semiconductor device according to the present invention is characterized in that the insulating layer is a surface protection film that directly or indirectly covers the ferroelectric layer. Therefore, entry of moisture from the surface of the semiconductor device can be reduced.
  • a semiconductor device includes a surface protection film that indirectly covers a ferroelectric layer, and an insulating layer is provided inside the surface protection film and an interlayer that directly or indirectly covers the ferroelectric layer. It is a film. Therefore, it is possible to reduce the moisture contained in the insulating layer itself bound inside the surface protective film. For this reason, a semiconductor device with higher reliability against humidity can be realized.
  • a semiconductor device includes a ferroelectric capacitor in which a lower conductor layer, a ferroelectric layer, and an upper conductor layer are stacked in this order. Therefore, it is possible to realize a storage element having a simple configuration in which the hysteresis characteristic of the ferroelectric hardly deteriorates and which has high reliability under high humidity.
  • a ferroelectric layer is formed using a ferroelectric material, and a conductive layer is formed using a conductive material containing a conductive oxide.
  • an insulating layer formed of an insulating material containing silicon nitride by using a film formation gas containing ammonia and ammonia. Therefore, by forming the insulating layer using an insulating material containing silicon nitride, the moisture-proof property of the insulating layer can be improved.
  • the insulating layer is formed by forming a conductive layer using a conductive material including a conductive oxide.
  • the insulating layer is formed using an insulating material including silicon and silicon nitride having a hydrogen bond, and the concentration of hydrogen forming the silicon-hydrogen bond in the insulating layer is substantially reduced. 1. OX 10 2 2 cm 3 or less.
  • the moisture resistance of the insulating layer can be improved.
  • the concentration of hydrogen constituting silicon-hydrogen bonds in the insulating layer is substantially less than 1.0 ⁇ 10 2 Zcm 3 , the ferroelectric substance resulting from the formation of the insulating layer The reduction in the switching capacity of the layer can be kept within an acceptable range. In other words, it is possible to realize a semiconductor device in which the hysteresis characteristic of the ferroelectric hardly deteriorates and which has high reliability under high humidity.
  • the insulating layer is formed using an insulating material containing silicon nitride having silicon 'hydrogen bond and nitrogen' hydrogen bond. It is characterized in that the concentration of hydrogen constituting hydrogen bonds is substantially 1.6 ⁇ 10 2 2 cm 3 or less.
  • the moisture resistance of the insulating layer can be improved.
  • the concentration of hydrogen constituting silicon-hydrogen bonds and nitrogen-hydrogen bonds in the insulating layer is substantially less than 1.6 ⁇ 10 2 Zcm 3 , thereby forming the insulating layer.
  • the decrease in the switching capacitance of the ferroelectric layer due to this can be suppressed within an allowable range. That is, it is possible to realize a semiconductor device in which the hysteresis characteristic of the ferroelectric hardly deteriorates and which has high reliability under high humidity.
  • the insulating layer is formed using an insulating material containing silicon nitride, and after forming the insulating layer with respect to the switching capacitance of the ferroelectric layer before forming the insulating layer.
  • the switching capacity of the ferroelectric layer is reduced to less than 25% in the insulation layer. It is characterized in that the concentration of hydrogen is adjusted.
  • the moisture resistance of the insulating layer can be improved.
  • the insulating capacity of the ferroelectric layer before the formation of the insulating layer is less than 25% of the switching capacity of the ferroelectric layer after the formation of the insulating layer.
  • the semiconductor device according to the present invention is characterized in that the insulating layer is made of a silicon nitride film. Therefore, a denser insulating layer can be realized. Therefore, a highly reliable semiconductor device under high humidity can be realized.
  • the semiconductor device according to the present invention is characterized in that the insulating layer is made of a silicon oxynitride film. Therefore, an insulating film with small generated stress can be realized. In addition, production efficiency can be improved. Thus, a more reliable and inexpensive semiconductor device can be provided.
  • a semiconductor device includes a conductive layer in contact with a ferroelectric layer, and the conductive layer is formed using a conductive material including a conductive oxide. Therefore, it is considered that the effect of hydrogen on the ferroelectric layer can be reduced by using a conductive material containing an oxide for the conductive layer. For this reason, the hysteresis characteristics of the ferroelectric are less likely to deteriorate.
  • the semiconductor device is characterized in that the conductor layer includes a first layer made of iridium oxide and a second layer made of iridium in contact with the first layer. . Therefore, the material of the first layer and the material of the second layer can be selected in consideration of the adhesiveness with each layer in contact with the conductor layer.
  • the semiconductor device according to the present invention is characterized in that the insulating layer is a surface protection film that directly or indirectly covers the ferroelectric layer. Therefore, entry of moisture from the surface of the semiconductor device can be reduced.
  • a semiconductor device according to the present invention includes a surface protection film that indirectly covers a ferroelectric layer, and an insulating layer is provided inside the surface protection film and an interlayer that directly or indirectly covers the ferroelectric layer. It is a film. Therefore, it is possible to reduce the moisture contained in the insulating layer itself bound inside the surface protective film. For this reason, a semiconductor device with higher reliability against humidity can be realized.
  • a semiconductor device includes a ferroelectric capacitor in which a lower conductor layer, a ferroelectric layer, and an upper conductor layer are stacked in this order. Therefore, it is possible to realize a storage element having a simple configuration in which the hysteresis characteristic of the ferroelectric hardly deteriorates and which has high reliability under high humidity.
  • an insulating layer made of an insulating material containing silicon nitride is formed using a film forming gas containing silane and ammonia. And wherein the volume ratio of silane and ammonia in the film forming gas is substantially 70% or less.
  • the moisture resistance of the insulating layer can be improved. Further, by setting the volume ratio of silane and ammonia in the film forming gas of the insulating layer to substantially 70% or less, the switching capacity of the ferroelectric layer due to the formation of the insulating layer is reduced. Can be kept within an allowable range. That is, it is possible to manufacture a highly reliable semiconductor device in which the hysteresis characteristic of the ferroelectric hardly deteriorates and under high humidity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

明細書 半導体装置およびその製造方法 関連出願の参照
日本国特許出願平成 9年第 23 20 3 5号 （平成 9年 8月 28日出願） および 日本国特許出願平成 9年第 232 0 9 2号 （平成 9年 8月 28日出願） の明細書、 請求の範囲、 図面および要約を含む全開示内容は、 これら全開示内容を参照する ことによって本出願に合体される。 技術分野
この発明は、 半導体装置およびその製造方法に関し、 特に、 強誘電体層を備え た半導体装置に関する。
背景技術
強誘電体に印加される電圧と分極電荷とのヒステリシス特性を利用した強誘電 体メモリが知られている。 図 1 2に、 従来の強誘電体メモリの断面構成の一例を 示す。
従来の強誘電体メモリ 2は、 層間膜 4の上に、 Pt (白金） により構成された 下部電極 6、 P ZT (PbZrxTi. -xO a) 等の強誘電体材料により構成された強 誘電体層 8、 Pt (白金） により構成された上部電極 1 0をこの順に積み上げた 強誘電体コンデンサ 1 8を備えている。 この強誘電体コンデンサ 1 8を覆うよう に、 層間膜 1 2が形成され、 アルミ配線 14が形成されている。 これらを保護す るために、 パッシベ一ション膜 1 6が形成されている。
しかしながら、 上記のような従来の強誘電体メモリ 2には、 次のような問題点 があった。 強誘電体材料は水素により劣化する傾向がある。 すなわち、 強誘電体 に水素が作用することで、 強誘電体のヒステリシス特性が劣化してしまう。 とこ ろで、 従来の強誘電体メモリ 2においては、 電極、 特に上部電極 1 0が P〖によ り構成されているため、 パッシベーシヨン膜の成膜プロセスにおける強誘電体層 8への水素の侵入や、 成膜後のパッシベ一ション膜から強誘電体層 8への水素の 侵入を防止することが困難であった。
このため、 パッシベーシヨン膜 1 6等を、 強誘電体層 8に対する水素の影響が 比較的小さい TEOS (Tetraethylorthosi lcate, 有機シリコンソースの一種） を用いたシリコン酸化膜により形成する方法が提案されている。
しかし、 シリコン酸化膜 （Si02) は防湿性が悪いため、 水分を通しやすく、 また、 水分を保持しやすい。 このため、 高湿度下における強誘電体メモリ 2の信 頼性があまり高くなかった。 発明の開示
この発明は、 このような問題点を解決し、 強誘電体のヒステリシス特性が劣化 しにくく、 かつ、 高湿度下における信頼性の高い半導体装置およびその製造方法 を提供することを目的とする。
この発明による半導体装置は、
強誘電体層と、 強誘電体層に接する導電体層と、 強誘電体層の近傍に配置され た絶縁層とを備えた半導体装置において、
絶縁層を、 シリコン窒化物を含む絶縁性材料を用いて構成するとともに、 導電体層を、 導電性を有する酸化物を含む導電性材料を用いて構成したこと、 を特徴とする。
この発明による半導体装置の製造方法は、
強誘電体層と、 強誘電体層に接する導電体層と、 強誘電体層の近傍に配置され た絶縁層とを備えた半導体装置を製造する方法であって、
強誘電性材料を用いて強誘電体層を形成するとともに、 導電性を有する酸化物 を含む導電性材料を用いて導電体層を形成し、
その後、 シランおよびアンモニアを含む成膜ガスを用いて、 シリコン窒化物を 含む絶縁性材料により構成された絶縁層を形成すること、
を特徴とする。
この発明による半導体装置は、
強誘電体層と、 強誘電体層の近傍に配置された絶縁層とを備えた半導体装置に おいて、
絶縁層を、 シリコン ·水素結合を有するシリコン窒化物を含む絶縁性材料を用 いて構成するとともに、
当該絶縁層のシリコン ·水素結合を構成する水素の濃度を、 実質的に 1 . o x 1 0 2 2個 c m 3以下としたこと、
を特徴とする。
この発明による半導体装置は、
強誘電体層と、 強誘電体層の近傍に配置された絶縁層とを備えた半導体装置に おいて、
絶緣層を、 シリコン ·水素結合および窒素 ·水素結合を有するシリコン窒化物 を含む絶縁性材料を用いて構成するとともに、
当該絶縁層のシリコン ·水素結合および窒素 ·水素結合を構成する水素の濃度 を、 実質的に 1 . 6 X 1 0 2 2個/ c m 3以下としたこと、
を特徴とする。
この発明による半導体装置は、
強誘電体層と、 強誘電体層の近傍に配置された絶縁層とを備えた半導体装置に おいて、
絶縁層を、 シリコン窒化物を含む絶縁性材料を用いて構成するとともに、 当該絶縁層を形成する前における強誘電体層のスィツチング容量に対する当該 絶縁層を形成した後における強誘電体層のスィッチング容量の減少率が実質的に 2 5パーセント以下となるよう、 当該絶縁層に含まれる水素の濃度を調整したこ と、
を特徴とする。
この発明による半導体装置の製造方法は、
強誘電体層と、 強誘電体層の近傍に配置された絶縁層とを備えた半導体装置を 製造する方法であって、
強誘電体層を形成した後、 シランおよびアンモニアを含む成膜ガスを用いて、 シリコン窒化物を含む絶縁性材料により構成された絶縁層を形成するよう構成す るとともに、 当該成膜ガス中のシランおよびアンモニアの容量比を、 実質的に 7 0パ一セン ト以下としたこと、
を特徴とする。
本発明の特徴は、 上記のように広く示すことができるが、 その構成や内容は、 目的および特徴とともに、 図面を考慮に入れた上で、 以下の開示によりさらに明 らかになるであろう。 図面の簡単な説明
図 1は、 この発明の一実施形態による半導体装置である 2 トランジスタ · 2キ ャパシ夕型の強誘電体メモリ Mの断面構成の一部 （強誘電体コンデンサ C f近傍） を示す図面である。
図 2 Aは、 強誘電体メモリ Mの製造工程を説明するための断面図である。
図 2 Bは、 強誘電体メモリ Mの製造工程を説明するための断面図である。
図 3 Aは、 強誘電体メモリ Mの製造工程を説明するための断面図である。
図 3 Bは、 強誘電体メモリ Mの製造工程を説明するための断面図である。
図 4 Aは、 強誘電体メモリ Mの製造工程を説明するための断面図である。
図 4 Bは、 強誘電体メモリ Mの製造工程を説明するための断面図である。
図 5は、 各パッシベ一シヨン膜 4 2について、 成膜ガス中の S i H 4および N H
3の容量パーセントを示す図面である。
図 6は、 各パッシベ一シヨン膜 4 2について、 膜中の S i—H結合の水素濃度 を示す図面である。
図 7は、 各パッシベ一シヨン膜 4 2について、 膜中の S i — H結合および N— H結合の合計水素濃度を示す図面である。
図 8は、 各パッシベ一シヨン膜 4 2について、 膜形成後の強誘電体コンデンサ C fのスィツチング容量 Q swの減少率を示す図面である。
図 9は、 ソ一ャタワー回路の構成を示す図面である。
図 1 0は、 ソ一ャタワー回路により測定された強誘電体のヒステリシス曲線を 示す図面である。
図 1 1は、 2 トランジスタ · 2キャパシ夕型の強誘電体メモリ Mの構成を示す 図面である。
図 1 2は、 従来の強誘電体メモリ 2の断面構成の一例を示す図面である。 発明を実施するための最良の形態
図 1 1は、 この発明の一実施形態による半導体装置である 2 トランジスタ - 2 キャパシ夕型の強誘電体メモリ Mの回路構成の一例である。 図 1は、 強誘電体メ モリ Mの断面構成の一部 （強誘電体コンデンサ Cf近傍） を示す図面である。 図 1に示すように、 強誘電体メモリ Mは、 シリコン基板 22上に、 フィールド酸化 膜 24、 層間膜 2 6、 ゲート 28、 層間膜 30を配置し、 この上に、 強誘電体コ ンデンサ Ciを配置している。
強誘電体コンデンサ Ciは、 下部導電体層である下部電極 32、 P ZT (PbZ rxTi,-x03) 等の強誘電体材料により構成された強誘電体層 34、 上部導電体 層である上部電極 3 6をこの順に積み上げた構成を有している。 下部電極 32は、 Ι Γ〇2 (イリジウム酸化物） 、 Pt (白金） をこの順に積み上げた 2層構造の電 極である。 導電体層である上部電極 3 6は、 第 1の層である I r〇2 (酸化イリジ ゥム） 、 第 2の層である I r (イリジウム） をこの順に積み上げた 2層構造の電 極である。
強誘電体コンデンサ Ciを覆うように、 層間膜 38が形成され、 アルミ配線 4 0が形成されている。 これらを保護するために、 表面保護膜であるパッシベーシ ヨン膜 42が形成されている。 各層間膜 26、 3 0、 38はシリコン酸化膜によ り構成されている。 絶縁層であるパッシベーシヨン膜 42は、 水素濃度の低いシ リコン窒化膜により構成されている。
つぎに、 図 2 A〜図 4 Bおよび図 1に基づいて、 強誘電体メモリ Mの製造方法 を説明する。 まず、 図 2 Aに示すように、 シリコン基板 22を用意し、 シリコン 基板 2 2の一部にフィールド酸化膜 24を形成する。 フィールド酸化膜 24は、 LOCOS (Local Oxidation of Silicon) 法等により形成する。
つぎに、 図 2 Bに示すように、 層間膜 2 6を形成し、 層間膜 2 6の上にゲート 28を形成する。 層間膜 2 6は、 CVD (Chemical Vapor Deposition) 法等に よりシリコン酸化物を堆積させることにより形成する。 ゲート 2 8は、 CVD法 等によりポリシリコンを堆積させ、 これを R I E (Reactive Ion Etching) によ り、 所定形状にパタニングすることにより形成する。
つぎに、 図 3 Aに示すように、 層間膜 30を形成する。 層間膜 30は、 CVD 法等によりシリコン酸化物を堆積させることにより形成する。
つぎに、 図 3 Bに示すように、 層間膜 30の上に強誘電体コンデンサ Cfを形 成する。 強誘電体コンデンサ Cfは、 つぎのようにして形成する。 まず、 層間膜 30の上に下部電極 32となる層を、 スパッタリング等により形成する。 下部電 極 32となる層は、 I r〇2 (イリジウム酸化物） 、 Pt (白金） をこの順に積み 上げた 2層構造の層である。 つぎに、 この上に、 強誘電体層 34となる層を、 ゾ ル ·ゲル （So卜 Gel) 法等により形成する。 強誘電体層 34となる層は、 P ZT (PbZrxTi,-x03) により構成されている。 さらに、 この上に、 上部電極 36 となる層を、 スパッタリング等により形成する。 上部電極 36となる層は、 I r
02 (イリジウム酸化物） 、 I r (イリジウム） をこの順に積み上げた 2層構造の 層である。 このようにして形成された 3つの層を、 エッチングにより所定形状に パタニングして、 強誘電体コンデンサ Ciを形成する。
つぎに、 図 4 Aに示すように、 層間膜 38を形成する。 層間膜 38は、 有機シ リコンソースである TEOS (Tetraethylort osilcate) を用い、 プラズマ CV D法等により、 シリコン酸化膜を堆積させることにより形成する。 つぎに、 この ようにして形成した層間膜 3 8に、 エッチングによりコンタクトホール 3 8 a、
38 bを形成する。 コンタクトホール 38 aは、 強誘電体コンデンサ C fの上部 電極 36の上面に到達するように形成する。 コンタクトホール 38 bは、 シリコ ン基板 22に到達するように形成する。
つぎに、 図 4 Bに示すように、 アルミ配線 40を形成する。 アルミ配線 40は、 アルミ配線 40となる層をスパッタリング等により形成したのち、 エッチングに よりこれを所定形状にパタニングすることにより形成する。
最後に、 図 1に示すように、 パッシベーシヨン膜 42を形成する。 パッシベ一 シヨン膜 42は、 プラズマ CVD法を用いて、 水素濃度の低いシリコン窒化膜 (SiN) を堆積させることにより形成する。 パッシベ一シヨン膜 42を形成す る際の成膜ガス成分として、 SiH4 (シラン） 、 NH3 (アンモニア） 、 窒素 （N 2) 、 酸化窒素 （N2〇） を用いている。
この実施形態においては、 該成膜ガス中の水素を含むガスである S iH4および NH3の容量パーセントを、 約 6パーセント （S iH4約 1パーセント、 NH3約 5 パ一セント） に設定している （図 5 (a) 参照） 。 このようにして形成したパッ シべ一シヨン膜 42 (水素濃度の低いシリコン窒化膜） 中の Si— H結合の水素 濃度は、 0. 06 X 1022個/ c m3程度であった （図 6 ( a) 参照） 。 また、 パッシベ一ション膜 42中の S i— H結合および N— H結合の合計水素濃度は、 1. 3 X 1 022個 Zc m3程度であった （図 7 (a) 参照） 。 なお、 パッシベ一 シヨン膜 42中の S i— H結合の水素濃度、 および N— H結合の水素濃度は、 F T I R (フーリエ変換赤外分光） 法による測定装置 （BI0-RAD社製、 QS300) を用 いて測定した。
上述のパッシベ一ション膜 42の成膜プロセスや、 形成されたパッシベ一ショ ン膜 42が、 強誘電体コンデンサ Cfの強誘電体層 34にどのような影響をおよ ぼすかについて実験を行なった。 実験においては、 パッシベーシヨン膜 42を形 成する前後において、 強誘電体コンデンサ Cfのスイッチング容量 Qsw (後述） を測定し、 パッシベーション膜 42を形成する前の強誘電体コンデンサ Cfのス ィツチング容量 Qswに比し、 パッシベーション膜 42を形成した後の強誘電体コ ンデンサ C fのスィツチング容量 Qswがどの程度減少しているかを算出した。 スィツチング容量 Qswの測定は、 図 9に示すような一般的なソ一ャタワー回路 を用いて行なった。 ソーャタワー回路には、 交流電圧 v = Vin ' s i n (co t) が印加されている。 ソ一ャタワー回路の X点および Y点の電位を測定することに より、 強誘電体コンデンサ C f に印加される交流電圧 Vと、 強誘電体コンデンサ C f の呈する分極電荷 Qとの関係を知ることができる。 ソーャ夕ヮ一回路のオシ ロスコープ OSに表示された上記関係を、 図 10に示す。
図 1 0において、 残留分極電荷 Pr l、 Pr2は、 印加電圧 vが零の場合に、 電 圧の印加履歴に応じて強誘電体コンデンサ C f が呈する 2つの分極電荷である。 上述のスイッチング容量 Qswは、 残留分極電荷 Prl、 Pr 2の絶対値の和 Sに対 応する量である。 すなわち、 スイッチング容量 Qswが大きいほど、 記憶素子とし ての能力が大きいことになる。 したがって、 パッシベーシヨン膜 42形成後の強 誘電体コンデンサ Cfのスイッチング容量 Q swの減少率が小さいほど、 記憶素子 としての能力の低下が少ないことになる。
図 8 (a) に示すように、 この実施形態においては、 パッシベ一シヨン膜 42 形成後の強誘電体コンデンサ Cfのスイッチング容量 Qswの減少率は、 1 0パ一 セント以下であった。 この程度のスイッチング容量 Qswの減少であれば、 実用上 なんら問題はないと思われる。
なお、 上述の実施形態においては、 パッシベーシヨン膜 42の成膜ガス中の水 素を含むガスである S iH4および NH 3の容量パーセントを、 約 6パーセントに 設定してシリコン窒化膜を形成した場合 （図 5 ( a) 参照） を例に説明したが、 パッシベーション膜 42の成膜ガス中の S iH4および NH3の容量パ一セントを、 約 2 5パーセントに設定してシリコン酸化窒化膜を形成した場合 （図 5 (b) 参 照） の例を、 つぎに説明する。
このようにして形成したパッシベ一シヨン膜 42 (シリコン酸化窒化膜） 中の S i— H結合の水素濃度は、 0. 1 X 1 022偭/ cm3程度であった （図 6 (b) 参照） 。 また、 パッシベ一シヨン膜 42中の S i— H結合および N— H結合の合 計水素濃度は、 1. 6 X 1 022個 Zcm3程度であった （図 7 (b) 参照） 。 図 8 (b) に示すように、 この場合においても、 パッシベ一シヨン膜 42形成 後の強誘電体コンデンサ Cfのスイッチング容量 Qswの減少率は、 1 0パーセン ト以下であった。
つぎに、 パッシベーション膜 42の成膜ガス中の S iH4および NH3の容量パ —セントを、 約 7 5パーセントに設定して通常の水素濃度を有するシリコン窒化 膜を形成した場合 （図 5 (c) 参照） の例を説明する。
このようにして形成したパッシベーシヨン膜 4 2 (シリコン窒化膜） 中の S i 一 H結合の水素濃度は、 1. 1 X 1 022個 Zc m3程度であった （図 6 (c) 参 照） 。 また、 パッシベーシヨン膜 42中の S i— H結合および N— H結合の合計 水素濃度は、 1. 7 X 1 022個ノ c m3程度であった （図 7 (c) 参照） 。
図 8 (c) に示すように、 この場合においては、 パッシベーシヨン膜 42形成 後の強誘電体コンデンサ Cfのスイッチング容量 Qswの減少率は、 2 7パーセン ト程度であった。 この程度のスイッチング容量 Qswの減少であれば、 実用上あま り問題はないと思われる。
パッシべ一ション膜 42の成膜ガス中の水素を含むガスである S iH4および N H3の容量パーセントは、 特に限定するものではないが、 該 SiH4および NH3の 容量パーセントが、 7 0パーセント程度 （図 5 (d) 参照） 以下であれば、 なお 好ましい。 S iH4および NH3の容量パ一セントを 70パーセント程度以下に設 定することにより、 強誘電体コンデンサ Cfのスィツチング容量 Qswの減少率を 25パーセント程度 （図 8 (d) 参照） 以下に抑えられるからである。 強誘電体 コンデンサ Cfのスィツチング容量 Qswの減少率を 25パーセン卜程度以下に抑 えることができれば、 強誘電体メモリ Mの信頼性がさらに上がるからである。 パッシベーション膜 42の成膜ガス中の S iH4および NH3の容量パーセント を、 7 0パーセント程度以下に抑えることにより、 パッシベーシヨン膜 42中の S i— H結合の水素濃度は、 1. 0 X 1 022個 Zcm3程度 （図 6 ( d ) 参照） 以 下となると考えられる。 また、 パッシベ一シヨン膜 42の成膜ガス中の S iH4お よび NH 3の容量パーセントを、 70パーセント程度以下に抑えることにより、 パッシベ一ション膜 42中の S i— H結合および N— H結合の合計水素濃度は、 1. 6 X 1 022個 Zc m3程度 （図 7 (d ) 参照） 以下となると考えられる。 なお、 パッシベーション膜 42の成膜ガス中の S iH4および NH3の容量パ一 セントを 3 0パーセント程度以下にすれば （図 5参照） 、 Qswの減少率が 1 0パ 一セント程度以下となる （図 8参照） ので、 より好ましい。
パッシベーション膜 42の成膜ガス中の S iH4および NH3の容量パーセント を、 3 0パーセント程度以下に抑えることにより、 パッシベ一シヨン膜 42中の S i— H結合の水素濃度は、 0. 1 X 1022個/ cm3程度 （図 6参照） 以下とな ると考えられる。 また、 パッシベ一シヨン膜 42の成膜ガス中の S iH4および N H3の容量パーセントを、 30パーセント程度以下に抑えることにより、 パッシ ベーシヨン膜 42中の S i— H結合および N— H結合の合計水素濃度は、 1. 6 X 1 022個 c m3程度以下となると考えられる （図 7参照） 。
また、 パッシベ一ション膜 42の成膜ガス中の S iH4および NH3の容量パー セントを 6パーセント程度以下にすれば （図 5参照） 、 Qswの減少率が 1 0パー セント程度以下となる （図 8参照） ので、 好ましい。 パッシベーション膜 42の成膜ガス中の S iH4および NH3の容量パーセント を、 6パーセント程度以下に抑えることにより、 パッシベ一シヨン膜 42中の S i一 H結合の水素濃度は、 0. 06 X 1 022個 Zcm3程度 （図 6参照） 以下とな ると考えられる。 また、 パッシベーシヨン膜 42の成膜ガス中の SiH4および N H3の容量パーセントを、 6パーセント程度以下に抑えることにより、 パッシベ —シヨン膜 42中の S i— H結合および N— H結合の合計水素濃度は、 1. 3 X 1 022個 Zc m3程度以下となると考えられる （図 7参照） 。
このように、 パッシベーション膜 42の成膜ガス中の水素を含むガスである S iH4および NH3の容量パ一セントを低く設定することにより、 Qswの減少率が 小さくなるのは、 成膜プロセスにおける水素の発生が少ないために、 水素による 強誘電体コンデンサ Ciの劣化がある程度防止されるためと考えられる。
同様に、 パッシベ一ション膜 42中の S i—H結合の水素濃度やパッシベ一シ ョン膜 42中の S i— H結合および N— H結合の合計水素濃度を低く設定するこ とにより、 Qswの減少率が小さくなるのは、 形成されたパッシベ一シヨン膜 42 に含有される水素が少ないために、 水素による強誘電体コンデンサ C fの劣化が ある程度防止されるためと考えられる。
また、 強誘電体コンデンサ Ciの上部電極 36として、 I r02 (イリジウム酸 化物） 、 I I" (イリジウム） をこの順に積み上げた 2層構造の電極を用い、 下部 電極 32として、 I r〇2 (イリジウム酸化物） 、 P〖 （白金） をこの順に積み上 げた 2層構造電極を用いているが、 I rO 2のような導電性を有する酸化物を電極 に用いることにより、 強誘電体層 34に対する水素の影響を緩和することができ ると考えられる。 特に、 上部電極 36として導電性を有する酸化物を用いること により、 パッシベーシヨン膜 42側からの水素の影響を緩和することができ、 好 都合であると考えられる。
このような、 導電性を有する酸化物としては、 I Γθ2に限定されるものではな く、 たとえば、 Ru〇2， S rRuO a, P tRhOx, S RO+ a, L S CO (La S r Co (または Cu) Ox) ， LS C〇+ a等でもよい。
このようにして形成された水素濃度の低いシリコン窒化膜 （図 5〜図 8 (a) 参照） で構成されたパッシベーシヨン膜 42を備えた強誘電体メモリ M、 シリコ ン酸化窒化膜 （図 5〜図 8 ( b ) 参照） で構成されたパッシベーシヨン膜 4 2を 備えた強誘電体メモリ M、 および通常の水素濃度を有するシリコン窒化膜 （図 5 〜図 8 ( c ) 参照） で構成されたパッシベーシヨン膜 4 2を備えた強誘電体メモ リ Mを、 それぞれ 3 0個用意し、 H A S T (不飽和蒸気加圧試験、 EIAI ED-4701) を行なった。 試験は、 温度 1 5 0 °C、 相対湿度 8 0パーセントの状態で、 電圧を 印加し、 3 0 0時間放置することにより実施した。
試験の結果、 水素濃度の低いシリコン窒化膜で構成されたパッシべ一シヨン膜 4 2を備えた強誘電体メモリ M、 シリコン酸化窒化膜で構成されたパッシベ一シ ヨン膜 4 2を備えた強誘電体メモリ M、 および通常の水素濃度を有するシリコン 窒化膜で構成されたパッシべ一シヨン膜 4 2を備えた強誘電体メモリ Mそれぞれ について、 デバイス特性が劣化した試料は見られなかった。 なお、 同様の試験を 従来のシリコン酸化膜で構成されたパッシベーション膜を備えた強誘電体メモリ について行なつたところ、 デバイス特性が劣化した試料が見られた。
これは、 パッシベーシヨン膜 4 2を、 水素濃度の低いシリコン窒化膜、 シリコ ン酸化窒化膜、 通常の水素濃度を有するシリコン窒化膜などのように、 緻密なシ リコン窒化物を含む材料を用いて構成することにより、 パッシベ一シヨン膜 4 2 の防湿性を向上させることができるためと考えられる。 すなわち、 パッシベ一シ ョン膜 4 2によって、 強誘電体メモリ Mの外部からの水分の侵入をある程度防ぐ ことができると考えられる。
なお、 上述の実施形態においては、 導電体層が上部導電体層 （上部電極） であ る場合を例に説明したが、 この発明は、 導電体層が、 たとえば下部導電体層 （下 部電極） である場合にも適用することができる。
また、 上述の実施形態においては、 導電体層が 2層構造である場合を例に説明 したが、 この発明はこれに限定されるものではない。 たとえば、 導電体層が 1層 構造の場合や、 3層以上の構造である場合にも、 この発明を適用することができ る。
なお、 上述の実施形態においては、 パッシベーシヨン膜 4 2を形成する方法と してプラズマ C V D法を用いたが、 パッシベーション膜 4 2を形成する方法はこ れに限定されるものではない。 パッシベーション膜 4 2を形成する方法としては、 たとえば、 常圧 CVD法等を用いることもできる。
また、 上述の実施形態においては、 絶縁層が、 強誘電体層を間接的に覆う表面 保護膜 （パッシベーシヨン膜） である場合を例に説明したが、 絶縁層が、 強誘電 体層を直接的に覆う表面保護膜である場合にも、 この発明を適用することができ る。 さらに、 絶縁層が表面保護膜である場合を例に説明したが、 この発明はこれ に限定されるものではない。 たとえば、 絶縁層が層間膜等である場合にも、 この 発明を適用することができる。
また、 上述の実施形態においては、 強誘電体材料として P Z Tを例に説明した が、 この発明はこれに限定されるものではない。 強誘電体材料が、 たとえば Y 1 や S BTである場合にも、 この発明を適用することができる。
なお、 上述の実施形態においては、 半導体装置として 2トランジスタ · 2キヤ パシ夕型の強誘電体メモリを例に説明したが、 この発明はこれに限定されるもの ではない。 この発明は、 たとえば、 1トランジスタ · 1キャパシ夕型の強誘電体メ モリにも適用することができる。 また、 MFM I S (Metal Ferroelectric Meta 1 Insulator Silicon) 構造の FET (電界効果トランジスタ） など、 F FT型 の強誘電体メモリにも適用することができる。 さらに、 強誘電体メモリのみなら ず、 強誘電体を利用した半導体装置一般に適用することができる。
この発明による半導体装置は、 絶縁層を、 シリコン窒化物を含む絶縁性材料を 用いて構成するとともに、 導電体層を、 導電性を有する酸化物を含む導電性材料 を用いて構成したことを特徴とする。
したがって、 絶縁層を、 シリコン窒化物を含む絶縁性材料を用いて構成するこ とにより、 絶縁層の防湿性を向上させることができる。 また、 酸化物を含む導電 性材料を導電体層に用いることにより、 強誘電体層に対する水素の影響を緩和す ることができると考えられる。 このため、 絶縁層を形成することに起因する強誘 電体層のスイッチング容量の低下を、 ある程度抑えることができる。 すなわち、 強誘電体のヒステリシス特性が劣化しにくく、 かつ、 高湿度下における信頼性の 高い半導体装置を実現することができる。
この発明による半導体装置は、 導電体層が、 イリジウム酸化物で構成された第 1の層と、 第 1の層に接しィリジゥムで構成された第 2の層とを備えていること を特徴とする。 したがって、 導電体層に接する各層との接着性等を考慮して、 第
1の層および第 2の層の材料を選択することができる。
この発明による半導体装置は、 絶縁層が、 シリコン窒化膜により構成されてい ることを特徴とする。 したがって、 より緻密な絶縁層を実現することができる。 このため、 高湿度下における信頼性のより高い半導体装置を実現することができ る。
この発明による半導体装置は、 絶縁層が、 シリコン酸化窒化膜により構成され ていることを特徴とする。 したがって、 発生応力の小さい絶縁膜を実現すること ができる。 また、 生産効率を高めることができる。 このため、 さらに信頼性の高 い、 安価な半導体装置を提供することができる。
この発明による半導体装置は、 絶縁層が、 強誘電体層を直接的または間接的に 覆う表面保護膜であることを特徴とする。 したがって、 半導体装置の表面からの 水分の侵入を低減することができる。
この発明による半導体装置は、 強誘電体層を間接的に覆う表面保護膜を備え、 絶縁層が、 当該表面保護膜の内側に設けられるとともに強誘電体層を直接的また は間接的に覆う層間膜であることを特徴とする。 したがって、 表面保護膜の内側 にとじ込められた絶縁層自体に含まれる水分を低減することができる。 このため、 さらに湿度に対する信頼性の高い半導体装置を実現することができる。
この発明による半導体装置は、 下部導電体層と、 強誘電体層と、 上部導電体層 とを、 この順に重ねた強誘電体コンデンサを備えていることを特徴とする。 した がって、 強誘電体のヒステリシス特性が劣化しにくく、 かつ、 高湿度下における 信頼性の高い、 簡単な構成の記憶素子を実現することができる。
この発明による半導体装置の製造方法は、 強誘電性材料を用いて強誘電体層を 形成するとともに、 導電性を有する酸化物を含む導電性材料を用いて導電体層を 形成し、 その後、 シランおよびアンモニアを含む成膜ガスを用いて、 シリコン窒 化物を含む絶縁性材料により構成された絶縁層を形成することを特徴とする。 したがって、 絶縁層を、 シリコン窒化物を含む絶縁性材料を用いて構成するこ とにより、 絶緣層の防湿性を向上させることができる。 また、 導電性を有する酸 化物を含む導電性材料を用いて導電体層を形成することにより、 絶縁層を形成す ることに起因する強誘電体層のスイッチング容量の低下を、 ある程度抑えること ができる。 すなわち、 強誘電体のヒステリシス特性が劣化しにくく、 かつ、 高湿 度下における信頼性の高い半導体装置を製造することができる。
この発明による半導体装置は、 絶縁層を、 シリコン '水素結合を有するシリコ ン窒化物を含む絶縁性材料を用いて構成するとともに、 当該絶縁層のシリコン · 水素結合を構成する水素の濃度を、 実質的に 1 . O X 1 0 2 2個 c m 3以下とし たことを特徴とする。
したがって、 絶縁層を、 シリコン窒化物を含む絶縁性材料を用いて構成するこ とにより、 絶縁層の防湿性を向上させることができる。 また、 絶縁層のシリコン •水素結合を構成する水素の濃度を、 実質的に 1 . 0 X 1 0 2 2個 Z c m 3以下と することにより、 絶縁層を形成することに起因する強誘電体層のスィツチング容 量の低下を、 許容範囲内に抑えることができる。 すなわち、 強誘電体のヒステリ シス特性が劣化しにくく、 かつ、 高湿度下における信頼性の高い半導体装置を実 現することができる。
この発明による半導体装置は、 絶縁層を、 シリコン '水素結合および窒素 '水 素結合を有するシリコン窒化物を含む絶縁性材料を用いて構成するとともに、 当 該絶縁層のシリコン ·水素結合および窒素 ·水素結合を構成する水素の濃度を、 実質的に 1 . 6 X 1 0 2 2個 c m 3以下としたことを特徴とする。
したがって、 絶縁層を、 シリコン窒化物を含む絶縁性材料を用いて構成するこ とにより、 絶縁層の防湿性を向上させることができる。 また、 絶縁層のシリコン •水素結合および窒素 ·水素結合を構成する水素の濃度を、 実質的に 1 . 6 X 1 0 2 2個 Z c m 3以下とすることにより、 絶縁層を形成することに起因する強誘電 体層のスイッチング容量の低下を、 許容範囲内に抑えることができる。 すなわち、 強誘電体のヒステリシス特性が劣化しにくく、 かつ、 高湿度下における信頼性の 高い半導体装置を実現することができる。
この発明による半導体装置は、 絶縁層を、 シリコン窒化物を含む絶縁性材料を 用いて構成するとともに、 当該絶縁層を形成する前における強誘電体層のスィッ チング容量に対する当該絶縁層を形成した後における強誘電体層のスイッチング 容量の減少率が実質的に 2 5パーセント以下となるよう、 当該絶縁層に含まれる 水素の濃度を調整したことを特徴とする。
したがって、 絶縁層を、 シリコン窒化物を含む絶縁性材料を用いて構成するこ とにより、 絶縁層の防湿性を向上させることができる。 また、 当該絶縁層を形成 する前における強誘電体層のスィツチング容量に対する当該絶縁層を形成した後 における強誘電体層のスィツチング容量の減少率が実質的に 2 5パーセント以下 となるよう、 当該絶縁層に含まれる水素の濃度を調整することで、 絶縁層を形成 することに起因する強誘電体層のスィツチング容量の低下を、 許容範囲内に抑え ることができる。 すなわち、 強誘電体のヒステリシス特性が劣化しにくく、 かつ、 高湿度下における信頼性の高い半導体装置を実現することができる。
この発明による半導体装置は、 絶縁層が、 シリコン窒化膜により構成されてい ることを特徴とする。 したがって、 より緻密な絶縁層を実現することができる。 このため、 高湿度下における信頼性のより高い半導体装置を実現することができ る。
この発明による半導体装置は、 絶縁層が、 シリコン酸化窒化膜により構成され ていることを特徵とする。 したがって、 発生応力の小さい絶縁膜を実現すること ができる。 また、 生産効率を高めることができる。 このため、 さらに信頼性の高 い、 安価な半導体装置を提供することができる。
この発明による半導体装置は、 強誘電体層に接する導電体層を備えるとともに、 当該導電体層を、 導電性を有する酸化物を含む導電性材料を用いて構成したこと を特徴とする。 したがって、 酸化物を含む導電性材料を導電体層に用いることに より、 強誘電体層に対する水素の影響を緩和することができると考えられる。 こ のため、 強誘電体のヒステリシス特性が、 いっそう劣化しにくい。
この発明による半導体装置は、 導電体層が、 イリジウム酸化物で構成された第 1の層と、 第 1の層に接しイリジゥムで構成された第 2の層とを備えていること を特徵とする。 したがって、 導電体層に接する各層との接着性等を考慮して、 第 1の層および第 2の層の材料を選択することができる。
この発明による半導体装置は、 絶縁層が、 強誘電体層を直接的または間接的に 覆う表面保護膜であることを特徴とする。 したがって、 半導体装置の表面からの 水分の侵入を低減することができる。 この発明による半導体装置は、 強誘電体層を間接的に覆う表面保護膜を備え、 絶縁層が、 当該表面保護膜の内側に設けられるとともに強誘電体層を直接的また は間接的に覆う層間膜であることを特徴とする。 したがって、 表面保護膜の内側 にとじ込められた絶縁層自体に含まれる水分を低減することができる。 このため、 さらに湿度に対する信頼性の高い半導体装置を実現することができる。
この発明による半導体装置は、 下部導電体層と、 強誘電体層と、 上部導電体層 とを、 この順に重ねた強誘電体コンデンサを備えていることを特徴とする。 した がって、 強誘電体のヒステリシス特性が劣化しにくく、 かつ、 高湿度下における 信頼性の高い、 簡単な構成の記憶素子を実現することができる。
この発明による半導体装置の製造方法は、 強誘電体層を形成した後、 シランお よびアンモニアを含む成膜ガスを用いて、 シリコン窒化物を含む絶縁性材料によ り構成された絶縁層を形成するよう構成するとともに、 当該成膜ガス中のシラン およびアンモニアの容量比を、 実質的に 7 0パ一セント以下としたことを特徴と する。
したがって、 絶縁層を、 シリコン窒化物を含む絶縁性材料を用いて構成するこ とにより、 絶縁層の防湿性を向上させることができる。 また、 絶縁層の成膜ガス 中のシランおよびアンモニアの容量比を、 実質的に 7 0パーセント以下とするこ とにより、 絶縁層を形成することに起因する強誘電体層のスィツチング容量の低 下を、 許容範囲内に抑えることができる。 すなわち、 強誘電体のヒステリシス特 性が劣化しにくく、 かつ、 高湿度下における信頼性の高い半導体装置を製造する ことができる。
上記においては、 本発明を好ましい実施形態として説明したが、 各用語は、 限 定のために用いたのではなく、 説明のために用いたものであって、 本発明の範囲 および精神を逸脱することなく、 添付のクレームの範囲において、 変更すること ができるものである。

Claims

請求の範囲
1 . 強誘電体層と、 強誘電体層に接する導電体層と、 強誘電体層の近傍に配置 された絶縁層とを備えた半導体装置において、
絶縁層を、 シリコン窒化物を含む絶縁性材料を用いて構成するとともに、 導電体層を、 導電性を有する酸化物を含む導電性材料を用いて構成したこと、 を特徴とする半導体装置。
2 . 請求項 1の半導体装置において、
前記導電性を有する酸化物が、 ィリジゥム酸化物であること、
を特徴とするもの。
3 . 請求項 2の半導体装置において、
前記導電体層が、 イリジウム酸化物で構成された第 1の層と、 第 1の層に接し ィリジゥムで構成された第 2の層とを備えていること、
を特徴とするもの。
4 . 請求項 1の半導体装置において、
前記絶縁層が、 シリコン窒化膜により構成されていること、
を特徴とするもの。
5 . 請求項 1の半導体装置において、
前記絶縁層が、 シリコン酸化窒化膜により構成されていること、
を特徴とするもの。
6 . 請求項 1の半導体装置において、
前記絶縁層が、 前記強誘電体層を直接的または間接的に覆う表面保護膜である こと、
を特徴とするもの。
7 . 請求項 1の半導体装置において、
当該半導体装置が、 前記強誘電体層を間接的に覆う表面保護膜を備え、 前記絶縁層が、 当該表面保護膜の内側に設けられるとともに前記強誘電体層を 直接的または間接的に覆う層間膜であること、
を特徴とするもの。
8 . 請求項 1の半導体装置において、
当該半導体装置が、 下部導電体層と、 前記強誘電体層と、 上部導電体層とを、 この順に重ねた強誘電体コンデンサを備えており、
当該下部導電体層または上部導電体層の少なくとも一方が、 前記導電体層であ り、
前記絶縁層が、 当該強誘電体コンデンサを直接的または間接的に覆う膜である こと、
を特徵とするもの。
9 . 請求項 8の半導体装置において、
前記上部導電体層が、 前記導電体層であり、
前記絶縁層が、 前記強誘電体コンデンサを覆う表面保護膜であること、 を特徵とするもの。
1 0 . 請求項 8の半導体装置において、
当該半導体装置が、 前記強誘電体コンデンサを間接的に覆う表面保護膜を備え、 前記絶縁層が、 当該表面保護膜の内側に設けられるとともに前記強誘電体コン デンサを覆う層間膜であること、
を特徴とするもの。
1 1 . 強誘電体層と、 強誘電体層に接する導電体層と、 強誘電体層の近傍に 配置された絶縁層とを備えた半導体装置を製造する方法であって、 強誘電性材料を用いて強誘電体層を形成するとともに、 導電性を有する酸化物 を含む導電性材料を用いて導電体層を形成し、
その後、 シランおよびアンモニアを含む成膜ガスを用いて、 シリコン窒化物を 含む絶縁性材料により構成された絶縁層を形成すること、
を特徴とする、 半導体装置の製造方法。
1 2 . 請求項 1 1の半導体装置の製造方法において、
当該半導体装置が、 下部導電体層と、 前記強誘電体層と、 上部導電体層とを、 この順に重ねた強誘電体コンデンサを備えており、
当該下部導電体層または上部導電体層の少なくとも一方が、 前記導電体層であ Ό、
前記絶縁層が、 当該強誘電体コンデンサを直接的または間接的に覆う膜である 場合において、
当該強誘電体コンデンサを形成した後、 シランおよびアンモニアを含む成膜ガ スを用いて絶縁層を形成するよう構成したこと、
を特徵とするもの。
1 3 . 強誘電体層と、 強誘電体層の近傍に配置された絶縁層とを備えた半導体 装置において、
絶縁層を、 シリコン，水素結合を有するシリコン窒化物を含む絶縁性材料を用 いて構成するとともに、
当該絶縁層のシリコン ·水素結合を構成する水素の濃度を、 実質的に 1 . 0 X 1 0 2 2個 c m 3以下としたこと、
を特徴とする半導体装置。
1 4 . 強誘電体層と、 強誘電体層の近傍に配置された絶縁層とを備えた半導体 装置において、
絶縁層を、 シリコン '水素結合および窒素 ·水素結合を有するシリコン窒化物 を含む絶縁性材料を用いて構成するとともに、 当該絶縁層のシリコン ·水素結合および窒素 ·水素結合を構成する水素の濃度 を、 実質的に 1 . 6 X 1 0 2 2個/ c m 3以下としたこと、
を特徴とする半導体装置。
1 5 . 強誘電体層と、 強誘電体層の近傍に配置された絶縁層とを備えた半導体 装置において、
絶縁層を、 シリコン窒化物を含む絶縁性材料を用いて構成するとともに、 当該絶縁層を形成する前における強誘電体層のスィツチング容量に対する当該 絶縁層を形成した後における強誘電体層のスイッチング容量の減少率が実質的に 2 5パーセント以下となるよう、 当該絶縁層に含まれる水素の濃度を調整したこ と、
を特徴とする半導体装置。
1 6 . 請求項 1 3の半導体装置において、
前記絶縁層が、 シリコン窒化膜により構成されていること、
を特徴とするもの。
1 7 . 請求項 1 4の半導体装置において、
前記絶縁層が、 シリコン窒化膜により構成されていること、
を特徴とするもの。
1 8 . 請求項 1 5の半導体装置において、
前記絶縁層が、 シリコン窒化膜により構成されていること、
を特徴とするもの。
1 9 . 請求項 1 3の半導体装置において、
前記絶縁層が、 シリコン酸化窒化膜により構成されていること、
を特徴とするもの。
2 0 . 請求項 1 4の半導体装置において、
前記絶縁層が、 シリコン酸化窒化膜により構成されていること、
を特徴とするもの。
2 1 . 請求項 1 5の半導体装置において、
前記絶縁層が、 シリコン酸化窒化膜により構成されていること、
を特徵とするもの。
2 2 . 請求項 1 3の半導体装置において、
当該半導体装置が、 前記強誘電体層に接する導電体層を備え、
当該導電体層を、 導電性を有する酸化物を含む導電性材料を用いて構成した と、
を特徴とするもの。
2 3 . 請求項 1 4の半導体装置において、
当該半導体装置が、 前記強誘電体層に接する導電体層を備え、
当該導電体層を、 導電性を有する酸化物を含む導電性材料を用いて構成した と、
を特徴とするもの。
2 4 . 請求項 1 5の半導体装置において、
当該半導体装置が、 前記強誘電体層に接する導電体層を備え、
当該導電体層を、 導電性を有する酸化物を含む導電性材料を用いて構成した と、
を特徴とするもの。
2 5 . 請求項 2 2の半導体装置において、
前記導電性を有する酸化物が、 ィリジゥム酸化物であること、
を特徴とするもの。
2 6 . 請求項 2 3の半導体装置において、
前記導電性を有する酸化物が、 ィリジゥム酸化物であること、
を特徵とするもの。
2 7 . 請求項 2 4の半導体装置において、
前記導電性を有する酸化物が、 ィリジゥム酸化物であること、
を特徴とするもの。
2 8 . 請求項 2 5の半導体装置において、
前記導電体層が、 イリジウム酸化物で構成された第 1の層と、 第 1の層に接し ィリジゥムで構成された第 2の層とを備えていること、
を特徵とするもの。
2 9 . 請求項 2 6の半導体装置において、
前記導電体層が、 イリジウム酸化物で構成された第 1の層と、 第 1の層に接し ィリジゥムで構成された第 2の層とを備えていること、
を特徴とするもの。
3 0 . 請求項 2 7の半導体装置において、
前記導電体層が、 イリジウム酸化物で構成された第 1の層と、 第 1の層に接し ィリジゥムで構成された第 2の層とを備えていること、
を特徴とするもの。
3 1 . 請求項 1 3の半導体装置において、
前記絶縁層が、 前記強誘電体層を直接的または間接的に覆う表面保護膜である こと、
を特徴とするもの。
3 2 . 請求項 1 4の半導体装置において、
前記絶縁層が、 前記強誘電体層を直接的または間接的に覆う表面保護膜である こと、
を特徴とするもの。
3 3 . 請求項 1 5の半導体装置において、
前記絶縁層が、 前記強誘電体層を直接的または間接的に覆う表面保護膜である こと、
を特徵とするもの。
3 4 . 請求項 1 3の半導体装置において、
当該半導体装置が、 前記強誘電体層を間接的に覆う表面保護膜を備え、 前記絶縁層が、 当該表面保護膜の内側に設けられるとともに前記強誘電体層を 直接的または間接的に覆う層間膜であること、
を特徴とするもの。
3 5 . 請求項 1 4の半導体装置において、
当該半導体装置が、 前記強誘電体層を間接的に覆う表面保護膜を備え、 前記絶縁層が、 当該表面保護膜の内側に設けられるとともに前記強誘電体層を 直接的または間接的に覆う層間膜であること、
を特徵とするもの。
3 6 . 請求項 1 5の半導体装置において、
当該半導体装置が、 前記強誘電体層を間接的に覆う表面保護膜を備え、 前記絶縁層が、 当該表面保護膜の内側に設けられるとともに前記強誘電体層を 直接的または間接的に覆う層間膜であること、
を特徵とするもの。
3 7 . 請求項 2 2の半導体装置において、 当該半導体装置が、 下部導電体層と、 前記強誘電体層と、 上部導電体層とを、 この順に重ねた強誘電体コンデンサを備えており、
当該下部導電体層または上部導電体層の少なくとも一方が、 前記導電体層であ り、
前記絶縁層が、 当該強誘電体コンデンサを直接的または間接的に覆う膜である こと、
を特徴とするもの。
3 8 . 請求項 2 3の半導体装置において、
当該半導体装置が、 下部導電体層と、 前記強誘電体層と、 上部導電体層とを、 この順に重ねた強誘電体コンデンサを備えており、
当該下部導電体層または上部導電体層の少なくとも一方が、 前記導電体層であ り、
前記絶縁層が、 当該強誘電体コンデンサを直接的または間接的に覆う膜である こと、
を特徴とするもの。
3 9 . 請求項 2 4の半導体装置において、
当該半導体装置が、 下部導電体層と、 前記強誘電体層と、 上部導電体層とを、 この順に重ねた強誘電体コンデンサを備えており、
当該下部導電体層または上部導電体層の少なくとも一方が、 前記導電体層であ り、
前記絶縁層が、 当該強誘電体コンデンサを直接的または間接的に覆う膜である こと、
を特徴とするもの。
4 0 . 請求項 3 7の半導体装置において、
前記上部導電体層が、 前記導電体層であり、
前記絶縁層が、 前記強誘電体コンデンサを覆う表面保護膜であること、 を特徵とするもの。
4 1 . 請求項 3 8の半導体装置において、
前記上部導電体層が、 前記導電体層であり、
前記絶緣層が、 前記強誘電体コンデンサを覆う表面保護膜であること、 を特徴とするもの。
4 2 . 請求項 3 9の半導体装置において、
前記上部導電体層が、 前記導電体層であり、
前記絶縁層が、 前記強誘電体コンデンサを覆う表面保護膜であること、 を特徵とするもの。
4 3 . 請求項 3 7の半導体装置において、
当該半導体装置が、 前記強誘電体コンデンサを間接的に覆う表面保護膜を備え、 前記絶縁層が、 当該表面保護膜の内側に設けられるとともに前記強誘電体コン デンサを覆う層間膜であること、
を特徴とするもの。
4 4 . 請求項 3 8の半導体装置において、
当該半導体装置が、 前記強誘電体コンデンサを間接的に覆う表面保護膜を備え、 前記絶縁層が、 当該表面保護膜の内側に設けられるとともに前記強誘電体コン デンサを覆う層間膜であること、
を特徵とするもの。
4 5 . 請求項 3 9の半導体装置において、
当該半導体装置が、 前記強誘電体コンデンサを間接的に覆う表面保護膜を備え、 前記絶縁層が、 当該表面保護膜の内側に設けられるとともに前記強誘電体コン デンサを覆う層間膜であること、
を特徴とするもの。
4 6 . 強誘電体層と、 強誘電体層の近傍に配置された絶縁層とを備えた半導体 装置を製造する方法であって、
強誘電体層を形成した後、 シランおよびアンモニアを含む成膜ガスを用いて、 シリコン窒化物を含む絶縁性材料により構成された絶縁層を形成するよう構成す るとともに、
当該成膜ガス中のシランおよびアンモニアの容量比を、 実質的に 7 0パーセン ト以下としたこと、
を特徴とする、 半導体装置の製造方法。
4 7 . 請求項 4 6の半導体装置の製造方法において、
当該半導体装置が、 下部導電体層と、 前記強誘電体層と、 上部導電体層とを、 この順に重ねた強誘電体コンデンサを備えており、
前記絶縁層が、 当該強誘電体コンデンサを直接的または間接的に覆う膜である 場合において、
当該強誘電体コンデンサを形成した後、 シランおよびアンモニアを含む成膜ガ スを用いて絶縁層を形成するよう構成したこと、
を特徴とするもの。
PCT/JP1998/003724 1997-08-28 1998-08-21 Dispositif a semi-conducteurs et procede de fabrication de ce dernier WO1999012210A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP98938941A EP1035587A1 (en) 1997-08-28 1998-08-21 Semiconductor device and method of producing the same
KR1020007001788A KR20010023162A (ko) 1997-08-28 1998-08-21 반도체장치 및 그 제조방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9232035A JPH1174471A (ja) 1997-08-28 1997-08-28 半導体装置およびその製造方法
JP23209297A JP3871407B2 (ja) 1997-08-28 1997-08-28 半導体装置およびその製造方法
JP9/232092 1997-08-28
JP9/232035 1997-08-28

Publications (1)

Publication Number Publication Date
WO1999012210A1 true WO1999012210A1 (fr) 1999-03-11

Family

ID=26530254

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/003724 WO1999012210A1 (fr) 1997-08-28 1998-08-21 Dispositif a semi-conducteurs et procede de fabrication de ce dernier

Country Status (5)

Country Link
EP (1) EP1035587A1 (ja)
KR (1) KR20010023162A (ja)
CN (1) CN1268247A (ja)
TW (1) TW411460B (ja)
WO (1) WO1999012210A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1089339A2 (en) * 1999-09-28 2001-04-04 Rohm Co., Ltd. Ferroelectric capacitor and ferrroelectric memory
US6838718B2 (en) 1999-09-28 2005-01-04 Rohm Co., Ltd. Ferroelectric capacitor and ferroelectric memory

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141482A (ja) * 2000-11-07 2002-05-17 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR102029986B1 (ko) * 2012-12-13 2019-10-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996736A (ja) * 1982-11-26 1984-06-04 Hitachi Ltd 半導体装置
JPH06334050A (ja) * 1993-05-25 1994-12-02 Mitsubishi Electric Corp 半導体装置
JPH0837282A (ja) * 1994-07-21 1996-02-06 Matsushita Electron Corp 容量素子、半導体装置およびその製造方法
JPH08274089A (ja) * 1995-03-30 1996-10-18 Kawasaki Steel Corp 窒化珪素薄膜の形成方法
JPH0997883A (ja) * 1995-09-29 1997-04-08 Sony Corp 半導体メモリ素子のキャパシタ構造及びその形成方法
JPH09148535A (ja) * 1995-11-22 1997-06-06 Sanyo Electric Co Ltd 半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996736A (ja) * 1982-11-26 1984-06-04 Hitachi Ltd 半導体装置
JPH06334050A (ja) * 1993-05-25 1994-12-02 Mitsubishi Electric Corp 半導体装置
JPH0837282A (ja) * 1994-07-21 1996-02-06 Matsushita Electron Corp 容量素子、半導体装置およびその製造方法
JPH08274089A (ja) * 1995-03-30 1996-10-18 Kawasaki Steel Corp 窒化珪素薄膜の形成方法
JPH0997883A (ja) * 1995-09-29 1997-04-08 Sony Corp 半導体メモリ素子のキャパシタ構造及びその形成方法
JPH09148535A (ja) * 1995-11-22 1997-06-06 Sanyo Electric Co Ltd 半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1089339A2 (en) * 1999-09-28 2001-04-04 Rohm Co., Ltd. Ferroelectric capacitor and ferrroelectric memory
EP1089339A3 (en) * 1999-09-28 2001-10-10 Rohm Co., Ltd. Ferroelectric capacitor and ferrroelectric memory
US6838718B2 (en) 1999-09-28 2005-01-04 Rohm Co., Ltd. Ferroelectric capacitor and ferroelectric memory

Also Published As

Publication number Publication date
TW411460B (en) 2000-11-11
EP1035587A1 (en) 2000-09-13
CN1268247A (zh) 2000-09-27
KR20010023162A (ko) 2001-03-26

Similar Documents

Publication Publication Date Title
KR100395468B1 (ko) 수소 배리어 층을 갖는 반도체 장치
US7288799B2 (en) Semiconductor device and fabrication method thereof
US7183602B2 (en) Ferroelectric capacitor hydrogen barriers and methods for fabricating the same
EP1852893B1 (en) Capacitor and method of manufacturing the same
US6867446B2 (en) Semiconductor memory device
US6627462B1 (en) Semiconductor device having a capacitor and method for the manufacture thereof
JPH0855850A (ja) 硬質セラミック材料等を用いた不活性化方法及び構造
US20050199928A1 (en) Capacitor and method for fabricating the same
US7019352B2 (en) Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components
US7132709B2 (en) Semiconductor device including a capacitor having a capacitive insulating film of an insulating metal oxide
TW508756B (en) Method to produce a micro-electronic element and micro-electronic element
WO1999012210A1 (fr) Dispositif a semi-conducteurs et procede de fabrication de ce dernier
JP3871407B2 (ja) 半導体装置およびその製造方法
JPH1174471A (ja) 半導体装置およびその製造方法
US7528429B2 (en) Ferroelectric capacitor and semiconductor device
US20010006241A1 (en) Semicconductor device having a capacitor and method for the manufacture thereof
US7527984B2 (en) Semiconductor device
JP2000068463A (ja) 半導体装置およびその製造方法
US20060081902A1 (en) Ferroelectric memory and method of manufacturing the same
KR101044642B1 (ko) 반도체 장치 및 그 제조 방법
KR100698866B1 (ko) 반도체 장치의 제조 방법
JP2004047900A (ja) 半導体素子、半導体装置及びそれらの製造方法
WO2007105275A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98808604.2

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020007001788

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1998938941

Country of ref document: EP

Ref document number: 09486493

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998938941

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: CA

WWP Wipo information: published in national office

Ref document number: 1020007001788

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1998938941

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1020007001788

Country of ref document: KR