JP3871407B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3871407B2 JP3871407B2 JP23209297A JP23209297A JP3871407B2 JP 3871407 B2 JP3871407 B2 JP 3871407B2 JP 23209297 A JP23209297 A JP 23209297A JP 23209297 A JP23209297 A JP 23209297A JP 3871407 B2 JP3871407 B2 JP 3871407B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- film
- layer
- passivation film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、特に、強誘電体層を備えた半導体装置に関する。
【０００２】
【従来の技術】
強誘電体に印加される電圧と分極電荷とのヒステリシス特性を利用した強誘電体メモリが知られている。図１２に、従来の強誘電体メモリの断面構成の一例を示す。
【０００３】
従来の強誘電体メモリ２は、層間膜４の上に、Ｐt（白金）により構成された下部電極６、ＰＺＴ（ＰbＺrxＴi1-xＯ3）等の強誘電体材料により構成された強誘電体層８、Ｐt（白金）により構成された上部電極１０をこの順に積み上げた強誘電体コンデンサ１８を備えている。この強誘電体コンデンサ１８を覆うように、層間膜１２が形成され、アルミ配線１４が形成されている。これらを保護するために、パッシベーション膜１６が形成されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のような従来の強誘電体メモリ２には、次のような問題点があった。強誘電体材料は水素により劣化する傾向がある。すなわち、強誘電体に水素が作用することで、強誘電体のヒステリシス特性が劣化してしまう。このため、パッシベーション膜１６等を、強誘電体層８に対する水素の影響が比較的小さいＴＥＯＳ（Tetraethylorthosilcate、有機シリコンソースの一種）を用いたシリコン酸化膜により形成する方法が提案されている。
【０００５】
しかし、シリコン酸化膜（ＳiＯ2）は防湿性が悪いため、水分を通しやすく、また、水分を保持しやすい。このため、高湿度下における強誘電体メモリ２の信頼性があまり高くなかった。
【０００６】
この発明は、このような問題点を解決し、強誘電体のヒステリシス特性が劣化しにくく、かつ、高湿度下における信頼性の高い半導体装置およびその製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
この発明の半導体装置の製造方法は、強誘電体層と、強誘電体層の近傍に配置された絶縁層とを備えた半導体装置を製造する方法であって、強誘電体層を形成した後、シランおよびアンモニアを含む成膜ガスを用いて、シリコン窒化物を含む絶縁性材料により構成された絶縁層を形成するよう構成するとともに、当該成膜ガス中のシランおよびアンモニアの容量比を、実質的に７０パーセント以下としたこと、を特徴とする。
【００２１】
この発明の半導体装置の製造方法は、当該半導体装置が、下部導電体層と、前記強誘電体層と、上部導電体層とを、この順に重ねた強誘電体コンデンサを備えており、前記絶縁層が、当該強誘電体コンデンサを直接的または間接的に覆う膜である場合において、当該強誘電体コンデンサを形成した後、シランおよびアンモニアを含む成膜ガスを用いて絶縁層を形成するよう構成したこと、を特徴とする。
【００３５】
【発明の作用および効果】
この発明の半導体装置の製造方法は、強誘電体層を形成した後、シランおよびアンモニアを含む成膜ガスを用いて、シリコン窒化物を含む絶縁性材料により構成された絶縁層を形成するよう構成するとともに、当該成膜ガス中のシランおよびアンモニアの容量比を、実質的に７０パーセント以下としたことを特徴とする。
【００３６】
したがって、絶縁層を、シリコン窒化物を含む絶縁性材料を用いて構成することにより、絶縁層の防湿性を向上させることができる。また、絶縁層の成膜ガス中のシランおよびアンモニアの容量比を、実質的に７０パーセント以下とすることにより、絶縁層を形成することに起因する強誘電体層のスイッチング容量の低下を、許容範囲内に抑えることができる。すなわち、強誘電体のヒステリシス特性が劣化しにくく、かつ、高湿度下における信頼性の高い半導体装置を製造することができる。
【００３７】
【発明の実施の形態】
図１１は、この発明の一実施形態による半導体装置である２トランジスタ・２キャパシタ型の強誘電体メモリＭの回路構成の一例である。図１は、強誘電体メモリＭの断面構成の一部（強誘電体コンデンサＣf近傍）を示す図面である。図１に示すように、強誘電体メモリＭは、シリコン基板２２上に、フィールド酸化膜２４、層間膜２６、ゲート２８、層間膜３０を配置し、この上に、強誘電体コンデンサＣfを配置している。
【００３８】
強誘電体コンデンサＣfは、下部導電体層である下部電極３２、ＰＺＴ（ＰbＺrxＴi1-xＯ3）等の強誘電体材料により構成された強誘電体層３４、上部導電体層である上部電極３６をこの順に積み上げた構成を有している。下部電極３２は、ＩrＯ2（イリジウム酸化物）、Ｐt（白金）をこの順に積み上げた２層構造の電極である。導電体層である上部電極３６は、第１の層であるＩrＯ2（酸化イリジウム）、第２の層であるＩr（イリジウム）をこの順に積み上げた２層構造の電極である。
【００３９】
強誘電体コンデンサＣfを覆うように、層間膜３８が形成され、アルミ配線４０が形成されている。これらを保護するために、表面保護膜であるパッシベーション膜４２が形成されている。各層間膜２６、３０、３８はシリコン酸化膜により構成されている。絶縁層であるパッシベーション膜４２は、水素濃度の低いシリコン窒化膜により構成されている。
【００４０】
つぎに、図２Ａ〜図４Ｂおよび図１に基づいて、強誘電体メモリＭの製造方法を説明する。まず、図２Ａに示すように、シリコン基板２２を用意し、シリコン基板２２の一部にフィールド酸化膜２４を形成する。フィールド酸化膜２４は、ＬＯＣＯＳ（Local Oxidation of Silicon）法等により形成する。
【００４１】
つぎに、図２Ｂに示すように、層間膜２６を形成し、層間膜２６の上にゲート２８を形成する。層間膜２６は、ＣＶＤ（Chemical Vapor Deposition）法等によりシリコン酸化物を堆積させることにより形成する。ゲート２８は、ＣＶＤ法等によりポリシリコンを堆積させ、これをＲＩＥ（Reactive Ion Etching）により、所定形状にパタニングすることにより形成する。
【００４２】
つぎに、図３Ａに示すように、層間膜３０を形成する。層間膜３０は、ＣＶＤ法等によりシリコン酸化物を堆積させることにより形成する。
【００４３】
つぎに、図３Ｂに示すように、層間膜３０の上に強誘電体コンデンサＣfを形成する。強誘電体コンデンサＣfは、つぎのようにして形成する。まず、層間膜３０の上に下部電極３２となる層を、スパッタリング等により形成する。下部電極３２となる層は、ＩrＯ2（イリジウム酸化物）、Ｐt（白金）をこの順に積み上げた２層構造の層である。つぎに、この上に、強誘電体層３４となる層を、ゾル・ゲル（Sol-Gel）法等により形成する。強誘電体層３４となる層は、ＰＺＴ（ＰbＺrxＴi1-xＯ3）により構成されている。さらに、この上に、上部電極３６となる層を、スパッタリング等により形成する。上部電極３６となる層は、ＩrＯ2（イリジウム酸化物）、Ｉr（イリジウム）をこの順に積み上げた２層構造の層である。このようにして形成された３つの層を、エッチングにより所定形状にパタニングして、強誘電体コンデンサＣfを形成する。
【００４４】
つぎに、図４Ａに示すように、層間膜３８を形成する。層間膜３８は、有機シリコンソースであるＴＥＯＳ（Tetraethylorthosilcate）を用い、プラズマＣＶＤ法等により、シリコン酸化膜を堆積させることにより形成する。つぎに、このようにして形成した層間膜３８に、エッチングによりコンタクトホール３８ａ、３８ｂを形成する。コンタクトホール３８ａは、強誘電体コンデンサＣfの上部電極３６の上面に到達するように形成する。コンタクトホール３８ｂは、シリコン基板２２に到達するように形成する。
【００４５】
つぎに、図４Ｂに示すように、アルミ配線４０を形成する。アルミ配線４０は、アルミ配線４０となる層をスパッタリング等により形成したのち、エッチングによりこれを所定形状にパタニングすることにより形成する。
【００４６】
最後に、図１に示すように、パッシベーション膜４２を形成する。パッシベーション膜４２は、プラズマＣＶＤ法を用いて、水素濃度の低いシリコン窒化膜（ＳiＮ）を堆積させることにより形成する。パッシベーション膜４２を形成する際の成膜ガス成分として、ＳiＨ4（シラン）、ＮＨ3（アンモニア）、窒素（Ｎ2）、酸化窒素（Ｎ2Ｏ）を用いている。
【００４７】
この実施形態においては、該成膜ガス中の水素を含むガスであるＳiＨ4およびＮＨ3の容量パーセントを、約６パーセント（ＳiＨ4約１パーセント、ＮＨ3約５パーセント）に設定している（図５（ａ）参照）。このようにして形成したパッシベーション膜４２（水素濃度の低いシリコン窒化膜）中のＳi−Ｈ結合の水素濃度は、０．０６×１０22個／ｃｍ3程度であった（図６（ａ）参照）。また、パッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度は、１．３×１０22個／ｃｍ3程度であった（図７（ａ）参照）。なお、パッシベーション膜４２中のＳi−Ｈ結合の水素濃度、およびＮ−Ｈ結合の水素濃度は、ＦＴＩＲ（フーリエ変換赤外分光）法による測定装置（BIO-RAD社製、QS300）を用いて測定した。
【００４８】
上述のパッシベーション膜４２の成膜プロセスや、形成されたパッシベーション膜４２が、強誘電体コンデンサＣfの強誘電体層３４にどのような影響をおよぼすかについて実験を行なった。実験においては、パッシベーション膜４２を形成する前後において、強誘電体コンデンサＣfのスイッチング容量Ｑsw（後述）を測定し、パッシベーション膜４２を形成する前の強誘電体コンデンサＣfのスイッチング容量Ｑswに比し、パッシベーション膜４２を形成した後の強誘電体コンデンサＣfのスイッチング容量Ｑswがどの程度減少しているかを算出した。
【００４９】
スイッチング容量Ｑswの測定は、図９に示すような一般的なソーヤタワー回路を用いて行なった。ソーヤタワー回路には、交流電圧ｖ＝Ｖin・ｓｉｎ（ωｔ）が印加されている。ソーヤタワー回路のＸ点およびＹ点の電位を測定することにより、強誘電体コンデンサＣｆに印加される交流電圧ｖと、強誘電体コンデンサＣｆの呈する分極電荷Ｑとの関係を知ることができる。ソーヤタワー回路のオシロスコープＯＳに表示された上記関係を、図１０に示す。
【００５０】
図１０において、残留分極電荷Ｐr１、Ｐr２は、印加電圧ｖが零の場合に、電圧の印加履歴に応じて強誘電体コンデンサＣｆが呈する２つの分極電荷である。上述のスイッチング容量Ｑswは、残留分極電荷Ｐr１、Ｐr２の絶対値の和Ｓに対応する量である。すなわち、スイッチング容量Ｑswが大きいほど、記憶素子としての能力が大きいことになる。したがって、パッシベーション膜４２形成後の強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率が小さいほど、記憶素子としての能力の低下が少ないことになる。
【００５１】
図８（ａ）に示すように、この実施形態においては、パッシベーション膜４２形成後の強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率は、１０パーセント以下であった。この程度のスイッチング容量Ｑswの減少であれば、実用上なんら問題はないと思われる。
【００５２】
なお、上述の実施形態においては、パッシベーション膜４２の成膜ガス中の水素を含むガスであるＳiＨ4およびＮＨ3の容量パーセントを、約６パーセントに設定してシリコン窒化膜を形成した場合（図５（ａ）参照）を例に説明したが、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、約２５パーセントに設定してシリコン酸化窒化膜を形成した場合（図５（ｂ）参照）の例を、つぎに説明する。
【００５３】
このようにして形成したパッシベーション膜４２（シリコン酸化窒化膜）中のＳi−Ｈ結合の水素濃度は、０．１×１０22個／ｃｍ3程度であった（図６（ｂ）参照）。また、パッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度は、１．６×１０22個／ｃｍ3程度であった（図７（ｂ）参照）。
【００５４】
図８（ｂ）に示すように、この場合においても、パッシベーション膜４２形成後の強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率は、１０パーセント以下であった。
【００５５】
つぎに、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、約７５パーセントに設定して通常の水素濃度を有するシリコン窒化膜を形成した場合（図５（ｃ）参照）の例を説明する。
【００５６】
このようにして形成したパッシベーション膜４２（シリコン窒化膜）中のＳi−Ｈ結合の水素濃度は、１．１×１０22個／ｃｍ3程度であった（図６（ｃ）参照）。また、パッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度は、１．７×１０22個／ｃｍ3程度であった（図７（ｃ）参照）。
【００５７】
図８（ｃ）に示すように、この場合においては、パッシベーション膜４２形成後の強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率は、２７パーセント程度であった。
【００５８】
以上の結果から、パッシベーション膜４２の成膜ガス中の水素を含むガスであるＳiＨ4およびＮＨ3の容量パーセントは、７０パーセント程度（図５（ｄ）参照）以下が好ましい。ＳiＨ4およびＮＨ3の容量パーセントを７０パーセント程度以下に設定することにより、強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率を２５パーセント程度（図８（ｄ）参照）以下に抑えられるからである。強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率を２５パーセント程度以下に抑えることができれば、実用上あまり問題はないと思われる。
【００５９】
パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、７０パーセント程度以下に抑えることにより、パッシベーション膜４２中のＳi−Ｈ結合の水素濃度は、１．０×１０22個／ｃｍ3程度（図６（ｄ）参照）以下となると考えられる。また、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、７０パーセント程度以下に抑えることにより、パッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度は、１．６×１０22個／ｃｍ3程度以下となると考えられる（図７（ｄ）参照）。
【００６０】
なお、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを３０パーセント程度以下にすれば（図５参照）、Ｑswの減少率が１０パーセント程度以下となる（図８参照）ので、より好ましい。
【００６１】
パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、３０パーセント程度以下に抑えることにより、パッシベーション膜４２中のＳi−Ｈ結合の水素濃度は、０．１×１０22個／ｃｍ3程度（図６参照）以下となると考えられる。また、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、３０パーセント程度以下に抑えることにより、パッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度は、１．６×１０22個／ｃｍ3程度以下となると考えられる（図７参照）。
【００６２】
また、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを６パーセント程度以下にすれば（図５参照）、Ｑswの減少率が１０パーセント程度以下となる（図８参照）ので、好ましい。
【００６３】
パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、６パーセント程度以下に抑えることにより、パッシベーション膜４２中のＳi−Ｈ結合の水素濃度は、０．０６×１０22個／ｃｍ3程度（図６参照）以下となると考えられる。また、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、６パーセント程度以下に抑えることにより、パッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度は、１．３×１０22個／ｃｍ3程度以下となると考えられる（図７参照）。
【００６４】
このように、パッシベーション膜４２の成膜ガス中の水素を含むガスであるＳiＨ4およびＮＨ3の容量パーセントを低く設定することにより、Ｑswの減少率が小さくなるのは、成膜プロセスにおける水素の発生が少ないために、水素による強誘電体コンデンサＣfの劣化がある程度防止されるためと考えられる。
【００６５】
同様に、パッシベーション膜４２中のＳi−Ｈ結合の水素濃度やパッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度を低く設定することにより、Ｑswの減少率が小さくなるのは、形成されたパッシベーション膜４２に含有される水素が少ないために、水素による強誘電体コンデンサＣfの劣化がある程度防止されるためと考えられる。
【００６６】
また、強誘電体コンデンサＣfの上部電極３６として、ＩrＯ2（イリジウム酸化物）、Ｉr（イリジウム）をこの順に積み上げた２層構造の電極を用い、下部電極３２として、ＩrＯ2（イリジウム酸化物）、Ｐt（白金）をこの順に積み上げた２層構造電極を用いているが、ＩrＯ2のような導電性を有する酸化物を電極に用いることにより、強誘電体層３４に対する水素の影響を緩和することができると考えられる。特に、上部電極３６として導電性を有する酸化物を用いることにより、パッシベーション膜４２側からの水素の影響を緩和することができ、好都合であると考えられる。
【００６７】
このような、導電性を有する酸化物としては、ＩrＯ2に限定されるものではなく、たとえば、ＲuＯ2，ＳrＲuＯ3，ＰtＲhＯx，ＳＲＯ＋α，ＬＳＣＯ（Ｌa Ｓr Ｃo(またはＣu) Ｏx），ＬＳＣＯ＋α等でもよい。
【００６８】
このようにして形成された水素濃度の低いシリコン窒化膜（図５〜図８（ａ）参照）で構成されたパッシベーション膜４２を備えた強誘電体メモリＭ、シリコン酸化窒化膜（図５〜図８（ｂ）参照）で構成されたパッシベーション膜４２を備えた強誘電体メモリＭ、および通常の水素濃度を有するシリコン窒化膜（図５〜図８（ｃ）参照）で構成されたパッシベーション膜４２を備えた強誘電体メモリＭを、それぞれ３０個用意し、ＨＡＳＴ（不飽和蒸気加圧試験、EIAJ ED-4701）を行なった。試験は、温度１５０℃、相対湿度８０パーセントの状態で、電圧を印加し、３００時間放置することにより実施した。
【００６９】
試験の結果、水素濃度の低いシリコン窒化膜で構成されたパッシベーション膜４２を備えた強誘電体メモリＭ、シリコン酸化窒化膜で構成されたパッシベーション膜４２を備えた強誘電体メモリＭ、および通常の水素濃度を有するシリコン窒化膜で構成されたパッシベーション膜４２を備えた強誘電体メモリＭそれぞれについて、デバイス特性が劣化した試料は見られなかった。なお、同様の試験を従来のシリコン酸化膜で構成されたパッシベーション膜を備えた強誘電体メモリについて行なったところ、デバイス特性が劣化した試料が見られた。
【００７０】
これは、パッシベーション膜４２を、水素濃度の低いシリコン窒化膜、シリコン酸化窒化膜、通常の水素濃度を有するシリコン窒化膜などのように、緻密なシリコン窒化物を含む材料を用いて構成することにより、パッシベーション膜４２の防湿性を向上させることができるためと考えられる。すなわち、パッシベーション膜４２によって、強誘電体メモリＭの外部からの水分の侵入をある程度防ぐことができると考えられる。
【００７１】
なお、上述の実施形態においては、導電体層が上部導電体層（上部電極）である場合を例に説明したが、この発明は、導電体層が、たとえば下部導電体層（下部電極）である場合にも適用することができる。
【００７２】
また、上述の実施形態においては、導電体層が２層構造である場合を例に説明したが、この発明はこれに限定されるものではない。たとえば、導電体層が１層構造の場合や、３層以上の構造である場合にも、この発明を適用することができる。
【００７３】
なお、上述の実施形態においては、パッシベーション膜４２を形成する方法としてプラズマＣＶＤ法を用いたが、パッシベーション膜４２を形成する方法はこれに限定されるものではない。パッシベーション膜４２を形成する方法としては、たとえば、常圧ＣＶＤ法等を用いることもできる。
【００７４】
また、上述の実施形態においては、絶縁層が、強誘電体層を間接的に覆う表面保護膜（パッシベーション膜）である場合を例に説明したが、絶縁層が、強誘電体層を直接的に覆う表面保護膜である場合にも、この発明を適用することができる。さらに、絶縁層が表面保護膜である場合を例に説明したが、この発明はこれに限定されるものではない。たとえば、絶縁層が層間膜等である場合にも、この発明を適用することができる。
【００７５】
また、上述の実施形態においては、強誘電体材料としてＰＺＴを例に説明したが、この発明はこれに限定されるものではない。強誘電体材料が、たとえばＹ１やＳＢＴである場合にも、この発明を適用することができる。
【００７６】
なお、上述の実施形態においては、半導体装置として２トランジスタ・２キャパシタ型の強誘電体メモリを例に説明したが、この発明はこれに限定されるものではない。この発明は、たとえば、1トランジスタ・1キャパシタ型の強誘電体メモリにも適用することができる。また、ＭＦＭＩＳ（Metal Ferroelectric Metal Insulator Silicon）構造のＦＥＴ（電界効果トランジスタ）など、ＦＦＴ型の強誘電体メモリにも適用することができる。さらに、強誘電体メモリのみならず、強誘電体を利用した半導体装置一般に適用することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による半導体装置である２トランジスタ・２キャパシタ型の強誘電体メモリＭの断面構成の一部（強誘電体コンデンサＣf近傍）を示す図面である。
【図２】図２Ａ、図２Ｂは、強誘電体メモリＭの製造工程を説明するための断面図である。
【図３】図３Ａ、図３Ｂは、強誘電体メモリＭの製造工程を説明するための断面図である。
【図４】図４Ａ、図４Ｂは、強誘電体メモリＭの製造工程を説明するための断面図である。
【図５】各パッシベーション膜４２について、成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを示す図面である。
【図６】各パッシベーション膜４２について、膜中のＳi−Ｈ結合の水素濃度を示す図面である。
【図７】各パッシベーション膜４２について、膜中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度を示す図面である。
【図８】各パッシベーション膜４２について、膜形成後の強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率を示す図面である。
【図９】ソーヤタワー回路の構成を示す図面である。
【図１０】ソーヤタワー回路により測定された強誘電体のヒステリシス曲線を示す図面である。
【図１１】２トランジスタ・２キャパシタ型の強誘電体メモリＭの構成を示す図面である。
【図１２】従来の強誘電体メモリ２の断面構成の一例を示す図面である。
【符号の説明】
３８・・・・・層間膜
４０・・・・・アルミ配線
４２・・・・・パッシベーション膜
Ｃf ・・・・・強誘電体コンデンサ
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、特に、強誘電体層を備えた半導体装置に関する。
【０００２】
【従来の技術】
強誘電体に印加される電圧と分極電荷とのヒステリシス特性を利用した強誘電体メモリが知られている。図１２に、従来の強誘電体メモリの断面構成の一例を示す。
【０００３】
従来の強誘電体メモリ２は、層間膜４の上に、Ｐt（白金）により構成された下部電極６、ＰＺＴ（ＰbＺrxＴi1-xＯ3）等の強誘電体材料により構成された強誘電体層８、Ｐt（白金）により構成された上部電極１０をこの順に積み上げた強誘電体コンデンサ１８を備えている。この強誘電体コンデンサ１８を覆うように、層間膜１２が形成され、アルミ配線１４が形成されている。これらを保護するために、パッシベーション膜１６が形成されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のような従来の強誘電体メモリ２には、次のような問題点があった。強誘電体材料は水素により劣化する傾向がある。すなわち、強誘電体に水素が作用することで、強誘電体のヒステリシス特性が劣化してしまう。このため、パッシベーション膜１６等を、強誘電体層８に対する水素の影響が比較的小さいＴＥＯＳ（Tetraethylorthosilcate、有機シリコンソースの一種）を用いたシリコン酸化膜により形成する方法が提案されている。
【０００５】
しかし、シリコン酸化膜（ＳiＯ2）は防湿性が悪いため、水分を通しやすく、また、水分を保持しやすい。このため、高湿度下における強誘電体メモリ２の信頼性があまり高くなかった。
【０００６】
この発明は、このような問題点を解決し、強誘電体のヒステリシス特性が劣化しにくく、かつ、高湿度下における信頼性の高い半導体装置およびその製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
この発明の半導体装置の製造方法は、強誘電体層と、強誘電体層の近傍に配置された絶縁層とを備えた半導体装置を製造する方法であって、強誘電体層を形成した後、シランおよびアンモニアを含む成膜ガスを用いて、シリコン窒化物を含む絶縁性材料により構成された絶縁層を形成するよう構成するとともに、当該成膜ガス中のシランおよびアンモニアの容量比を、実質的に７０パーセント以下としたこと、を特徴とする。
【００２１】
この発明の半導体装置の製造方法は、当該半導体装置が、下部導電体層と、前記強誘電体層と、上部導電体層とを、この順に重ねた強誘電体コンデンサを備えており、前記絶縁層が、当該強誘電体コンデンサを直接的または間接的に覆う膜である場合において、当該強誘電体コンデンサを形成した後、シランおよびアンモニアを含む成膜ガスを用いて絶縁層を形成するよう構成したこと、を特徴とする。
【００３５】
【発明の作用および効果】
この発明の半導体装置の製造方法は、強誘電体層を形成した後、シランおよびアンモニアを含む成膜ガスを用いて、シリコン窒化物を含む絶縁性材料により構成された絶縁層を形成するよう構成するとともに、当該成膜ガス中のシランおよびアンモニアの容量比を、実質的に７０パーセント以下としたことを特徴とする。
【００３６】
したがって、絶縁層を、シリコン窒化物を含む絶縁性材料を用いて構成することにより、絶縁層の防湿性を向上させることができる。また、絶縁層の成膜ガス中のシランおよびアンモニアの容量比を、実質的に７０パーセント以下とすることにより、絶縁層を形成することに起因する強誘電体層のスイッチング容量の低下を、許容範囲内に抑えることができる。すなわち、強誘電体のヒステリシス特性が劣化しにくく、かつ、高湿度下における信頼性の高い半導体装置を製造することができる。
【００３７】
【発明の実施の形態】
図１１は、この発明の一実施形態による半導体装置である２トランジスタ・２キャパシタ型の強誘電体メモリＭの回路構成の一例である。図１は、強誘電体メモリＭの断面構成の一部（強誘電体コンデンサＣf近傍）を示す図面である。図１に示すように、強誘電体メモリＭは、シリコン基板２２上に、フィールド酸化膜２４、層間膜２６、ゲート２８、層間膜３０を配置し、この上に、強誘電体コンデンサＣfを配置している。
【００３８】
強誘電体コンデンサＣfは、下部導電体層である下部電極３２、ＰＺＴ（ＰbＺrxＴi1-xＯ3）等の強誘電体材料により構成された強誘電体層３４、上部導電体層である上部電極３６をこの順に積み上げた構成を有している。下部電極３２は、ＩrＯ2（イリジウム酸化物）、Ｐt（白金）をこの順に積み上げた２層構造の電極である。導電体層である上部電極３６は、第１の層であるＩrＯ2（酸化イリジウム）、第２の層であるＩr（イリジウム）をこの順に積み上げた２層構造の電極である。
【００３９】
強誘電体コンデンサＣfを覆うように、層間膜３８が形成され、アルミ配線４０が形成されている。これらを保護するために、表面保護膜であるパッシベーション膜４２が形成されている。各層間膜２６、３０、３８はシリコン酸化膜により構成されている。絶縁層であるパッシベーション膜４２は、水素濃度の低いシリコン窒化膜により構成されている。
【００４０】
つぎに、図２Ａ〜図４Ｂおよび図１に基づいて、強誘電体メモリＭの製造方法を説明する。まず、図２Ａに示すように、シリコン基板２２を用意し、シリコン基板２２の一部にフィールド酸化膜２４を形成する。フィールド酸化膜２４は、ＬＯＣＯＳ（Local Oxidation of Silicon）法等により形成する。
【００４１】
つぎに、図２Ｂに示すように、層間膜２６を形成し、層間膜２６の上にゲート２８を形成する。層間膜２６は、ＣＶＤ（Chemical Vapor Deposition）法等によりシリコン酸化物を堆積させることにより形成する。ゲート２８は、ＣＶＤ法等によりポリシリコンを堆積させ、これをＲＩＥ（Reactive Ion Etching）により、所定形状にパタニングすることにより形成する。
【００４２】
つぎに、図３Ａに示すように、層間膜３０を形成する。層間膜３０は、ＣＶＤ法等によりシリコン酸化物を堆積させることにより形成する。
【００４３】
つぎに、図３Ｂに示すように、層間膜３０の上に強誘電体コンデンサＣfを形成する。強誘電体コンデンサＣfは、つぎのようにして形成する。まず、層間膜３０の上に下部電極３２となる層を、スパッタリング等により形成する。下部電極３２となる層は、ＩrＯ2（イリジウム酸化物）、Ｐt（白金）をこの順に積み上げた２層構造の層である。つぎに、この上に、強誘電体層３４となる層を、ゾル・ゲル（Sol-Gel）法等により形成する。強誘電体層３４となる層は、ＰＺＴ（ＰbＺrxＴi1-xＯ3）により構成されている。さらに、この上に、上部電極３６となる層を、スパッタリング等により形成する。上部電極３６となる層は、ＩrＯ2（イリジウム酸化物）、Ｉr（イリジウム）をこの順に積み上げた２層構造の層である。このようにして形成された３つの層を、エッチングにより所定形状にパタニングして、強誘電体コンデンサＣfを形成する。
【００４４】
つぎに、図４Ａに示すように、層間膜３８を形成する。層間膜３８は、有機シリコンソースであるＴＥＯＳ（Tetraethylorthosilcate）を用い、プラズマＣＶＤ法等により、シリコン酸化膜を堆積させることにより形成する。つぎに、このようにして形成した層間膜３８に、エッチングによりコンタクトホール３８ａ、３８ｂを形成する。コンタクトホール３８ａは、強誘電体コンデンサＣfの上部電極３６の上面に到達するように形成する。コンタクトホール３８ｂは、シリコン基板２２に到達するように形成する。
【００４５】
つぎに、図４Ｂに示すように、アルミ配線４０を形成する。アルミ配線４０は、アルミ配線４０となる層をスパッタリング等により形成したのち、エッチングによりこれを所定形状にパタニングすることにより形成する。
【００４６】
最後に、図１に示すように、パッシベーション膜４２を形成する。パッシベーション膜４２は、プラズマＣＶＤ法を用いて、水素濃度の低いシリコン窒化膜（ＳiＮ）を堆積させることにより形成する。パッシベーション膜４２を形成する際の成膜ガス成分として、ＳiＨ4（シラン）、ＮＨ3（アンモニア）、窒素（Ｎ2）、酸化窒素（Ｎ2Ｏ）を用いている。
【００４７】
この実施形態においては、該成膜ガス中の水素を含むガスであるＳiＨ4およびＮＨ3の容量パーセントを、約６パーセント（ＳiＨ4約１パーセント、ＮＨ3約５パーセント）に設定している（図５（ａ）参照）。このようにして形成したパッシベーション膜４２（水素濃度の低いシリコン窒化膜）中のＳi−Ｈ結合の水素濃度は、０．０６×１０22個／ｃｍ3程度であった（図６（ａ）参照）。また、パッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度は、１．３×１０22個／ｃｍ3程度であった（図７（ａ）参照）。なお、パッシベーション膜４２中のＳi−Ｈ結合の水素濃度、およびＮ−Ｈ結合の水素濃度は、ＦＴＩＲ（フーリエ変換赤外分光）法による測定装置（BIO-RAD社製、QS300）を用いて測定した。
【００４８】
上述のパッシベーション膜４２の成膜プロセスや、形成されたパッシベーション膜４２が、強誘電体コンデンサＣfの強誘電体層３４にどのような影響をおよぼすかについて実験を行なった。実験においては、パッシベーション膜４２を形成する前後において、強誘電体コンデンサＣfのスイッチング容量Ｑsw（後述）を測定し、パッシベーション膜４２を形成する前の強誘電体コンデンサＣfのスイッチング容量Ｑswに比し、パッシベーション膜４２を形成した後の強誘電体コンデンサＣfのスイッチング容量Ｑswがどの程度減少しているかを算出した。
【００４９】
スイッチング容量Ｑswの測定は、図９に示すような一般的なソーヤタワー回路を用いて行なった。ソーヤタワー回路には、交流電圧ｖ＝Ｖin・ｓｉｎ（ωｔ）が印加されている。ソーヤタワー回路のＸ点およびＹ点の電位を測定することにより、強誘電体コンデンサＣｆに印加される交流電圧ｖと、強誘電体コンデンサＣｆの呈する分極電荷Ｑとの関係を知ることができる。ソーヤタワー回路のオシロスコープＯＳに表示された上記関係を、図１０に示す。
【００５０】
図１０において、残留分極電荷Ｐr１、Ｐr２は、印加電圧ｖが零の場合に、電圧の印加履歴に応じて強誘電体コンデンサＣｆが呈する２つの分極電荷である。上述のスイッチング容量Ｑswは、残留分極電荷Ｐr１、Ｐr２の絶対値の和Ｓに対応する量である。すなわち、スイッチング容量Ｑswが大きいほど、記憶素子としての能力が大きいことになる。したがって、パッシベーション膜４２形成後の強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率が小さいほど、記憶素子としての能力の低下が少ないことになる。
【００５１】
図８（ａ）に示すように、この実施形態においては、パッシベーション膜４２形成後の強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率は、１０パーセント以下であった。この程度のスイッチング容量Ｑswの減少であれば、実用上なんら問題はないと思われる。
【００５２】
なお、上述の実施形態においては、パッシベーション膜４２の成膜ガス中の水素を含むガスであるＳiＨ4およびＮＨ3の容量パーセントを、約６パーセントに設定してシリコン窒化膜を形成した場合（図５（ａ）参照）を例に説明したが、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、約２５パーセントに設定してシリコン酸化窒化膜を形成した場合（図５（ｂ）参照）の例を、つぎに説明する。
【００５３】
このようにして形成したパッシベーション膜４２（シリコン酸化窒化膜）中のＳi−Ｈ結合の水素濃度は、０．１×１０22個／ｃｍ3程度であった（図６（ｂ）参照）。また、パッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度は、１．６×１０22個／ｃｍ3程度であった（図７（ｂ）参照）。
【００５４】
図８（ｂ）に示すように、この場合においても、パッシベーション膜４２形成後の強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率は、１０パーセント以下であった。
【００５５】
つぎに、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、約７５パーセントに設定して通常の水素濃度を有するシリコン窒化膜を形成した場合（図５（ｃ）参照）の例を説明する。
【００５６】
このようにして形成したパッシベーション膜４２（シリコン窒化膜）中のＳi−Ｈ結合の水素濃度は、１．１×１０22個／ｃｍ3程度であった（図６（ｃ）参照）。また、パッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度は、１．７×１０22個／ｃｍ3程度であった（図７（ｃ）参照）。
【００５７】
図８（ｃ）に示すように、この場合においては、パッシベーション膜４２形成後の強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率は、２７パーセント程度であった。
【００５８】
以上の結果から、パッシベーション膜４２の成膜ガス中の水素を含むガスであるＳiＨ4およびＮＨ3の容量パーセントは、７０パーセント程度（図５（ｄ）参照）以下が好ましい。ＳiＨ4およびＮＨ3の容量パーセントを７０パーセント程度以下に設定することにより、強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率を２５パーセント程度（図８（ｄ）参照）以下に抑えられるからである。強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率を２５パーセント程度以下に抑えることができれば、実用上あまり問題はないと思われる。
【００５９】
パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、７０パーセント程度以下に抑えることにより、パッシベーション膜４２中のＳi−Ｈ結合の水素濃度は、１．０×１０22個／ｃｍ3程度（図６（ｄ）参照）以下となると考えられる。また、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、７０パーセント程度以下に抑えることにより、パッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度は、１．６×１０22個／ｃｍ3程度以下となると考えられる（図７（ｄ）参照）。
【００６０】
なお、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを３０パーセント程度以下にすれば（図５参照）、Ｑswの減少率が１０パーセント程度以下となる（図８参照）ので、より好ましい。
【００６１】
パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、３０パーセント程度以下に抑えることにより、パッシベーション膜４２中のＳi−Ｈ結合の水素濃度は、０．１×１０22個／ｃｍ3程度（図６参照）以下となると考えられる。また、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、３０パーセント程度以下に抑えることにより、パッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度は、１．６×１０22個／ｃｍ3程度以下となると考えられる（図７参照）。
【００６２】
また、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを６パーセント程度以下にすれば（図５参照）、Ｑswの減少率が１０パーセント程度以下となる（図８参照）ので、好ましい。
【００６３】
パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、６パーセント程度以下に抑えることにより、パッシベーション膜４２中のＳi−Ｈ結合の水素濃度は、０．０６×１０22個／ｃｍ3程度（図６参照）以下となると考えられる。また、パッシベーション膜４２の成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを、６パーセント程度以下に抑えることにより、パッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度は、１．３×１０22個／ｃｍ3程度以下となると考えられる（図７参照）。
【００６４】
このように、パッシベーション膜４２の成膜ガス中の水素を含むガスであるＳiＨ4およびＮＨ3の容量パーセントを低く設定することにより、Ｑswの減少率が小さくなるのは、成膜プロセスにおける水素の発生が少ないために、水素による強誘電体コンデンサＣfの劣化がある程度防止されるためと考えられる。
【００６５】
同様に、パッシベーション膜４２中のＳi−Ｈ結合の水素濃度やパッシベーション膜４２中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度を低く設定することにより、Ｑswの減少率が小さくなるのは、形成されたパッシベーション膜４２に含有される水素が少ないために、水素による強誘電体コンデンサＣfの劣化がある程度防止されるためと考えられる。
【００６６】
また、強誘電体コンデンサＣfの上部電極３６として、ＩrＯ2（イリジウム酸化物）、Ｉr（イリジウム）をこの順に積み上げた２層構造の電極を用い、下部電極３２として、ＩrＯ2（イリジウム酸化物）、Ｐt（白金）をこの順に積み上げた２層構造電極を用いているが、ＩrＯ2のような導電性を有する酸化物を電極に用いることにより、強誘電体層３４に対する水素の影響を緩和することができると考えられる。特に、上部電極３６として導電性を有する酸化物を用いることにより、パッシベーション膜４２側からの水素の影響を緩和することができ、好都合であると考えられる。
【００６７】
このような、導電性を有する酸化物としては、ＩrＯ2に限定されるものではなく、たとえば、ＲuＯ2，ＳrＲuＯ3，ＰtＲhＯx，ＳＲＯ＋α，ＬＳＣＯ（Ｌa Ｓr Ｃo(またはＣu) Ｏx），ＬＳＣＯ＋α等でもよい。
【００６８】
このようにして形成された水素濃度の低いシリコン窒化膜（図５〜図８（ａ）参照）で構成されたパッシベーション膜４２を備えた強誘電体メモリＭ、シリコン酸化窒化膜（図５〜図８（ｂ）参照）で構成されたパッシベーション膜４２を備えた強誘電体メモリＭ、および通常の水素濃度を有するシリコン窒化膜（図５〜図８（ｃ）参照）で構成されたパッシベーション膜４２を備えた強誘電体メモリＭを、それぞれ３０個用意し、ＨＡＳＴ（不飽和蒸気加圧試験、EIAJ ED-4701）を行なった。試験は、温度１５０℃、相対湿度８０パーセントの状態で、電圧を印加し、３００時間放置することにより実施した。
【００６９】
試験の結果、水素濃度の低いシリコン窒化膜で構成されたパッシベーション膜４２を備えた強誘電体メモリＭ、シリコン酸化窒化膜で構成されたパッシベーション膜４２を備えた強誘電体メモリＭ、および通常の水素濃度を有するシリコン窒化膜で構成されたパッシベーション膜４２を備えた強誘電体メモリＭそれぞれについて、デバイス特性が劣化した試料は見られなかった。なお、同様の試験を従来のシリコン酸化膜で構成されたパッシベーション膜を備えた強誘電体メモリについて行なったところ、デバイス特性が劣化した試料が見られた。
【００７０】
これは、パッシベーション膜４２を、水素濃度の低いシリコン窒化膜、シリコン酸化窒化膜、通常の水素濃度を有するシリコン窒化膜などのように、緻密なシリコン窒化物を含む材料を用いて構成することにより、パッシベーション膜４２の防湿性を向上させることができるためと考えられる。すなわち、パッシベーション膜４２によって、強誘電体メモリＭの外部からの水分の侵入をある程度防ぐことができると考えられる。
【００７１】
なお、上述の実施形態においては、導電体層が上部導電体層（上部電極）である場合を例に説明したが、この発明は、導電体層が、たとえば下部導電体層（下部電極）である場合にも適用することができる。
【００７２】
また、上述の実施形態においては、導電体層が２層構造である場合を例に説明したが、この発明はこれに限定されるものではない。たとえば、導電体層が１層構造の場合や、３層以上の構造である場合にも、この発明を適用することができる。
【００７３】
なお、上述の実施形態においては、パッシベーション膜４２を形成する方法としてプラズマＣＶＤ法を用いたが、パッシベーション膜４２を形成する方法はこれに限定されるものではない。パッシベーション膜４２を形成する方法としては、たとえば、常圧ＣＶＤ法等を用いることもできる。
【００７４】
また、上述の実施形態においては、絶縁層が、強誘電体層を間接的に覆う表面保護膜（パッシベーション膜）である場合を例に説明したが、絶縁層が、強誘電体層を直接的に覆う表面保護膜である場合にも、この発明を適用することができる。さらに、絶縁層が表面保護膜である場合を例に説明したが、この発明はこれに限定されるものではない。たとえば、絶縁層が層間膜等である場合にも、この発明を適用することができる。
【００７５】
また、上述の実施形態においては、強誘電体材料としてＰＺＴを例に説明したが、この発明はこれに限定されるものではない。強誘電体材料が、たとえばＹ１やＳＢＴである場合にも、この発明を適用することができる。
【００７６】
なお、上述の実施形態においては、半導体装置として２トランジスタ・２キャパシタ型の強誘電体メモリを例に説明したが、この発明はこれに限定されるものではない。この発明は、たとえば、1トランジスタ・1キャパシタ型の強誘電体メモリにも適用することができる。また、ＭＦＭＩＳ（Metal Ferroelectric Metal Insulator Silicon）構造のＦＥＴ（電界効果トランジスタ）など、ＦＦＴ型の強誘電体メモリにも適用することができる。さらに、強誘電体メモリのみならず、強誘電体を利用した半導体装置一般に適用することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による半導体装置である２トランジスタ・２キャパシタ型の強誘電体メモリＭの断面構成の一部（強誘電体コンデンサＣf近傍）を示す図面である。
【図２】図２Ａ、図２Ｂは、強誘電体メモリＭの製造工程を説明するための断面図である。
【図３】図３Ａ、図３Ｂは、強誘電体メモリＭの製造工程を説明するための断面図である。
【図４】図４Ａ、図４Ｂは、強誘電体メモリＭの製造工程を説明するための断面図である。
【図５】各パッシベーション膜４２について、成膜ガス中のＳiＨ4およびＮＨ3の容量パーセントを示す図面である。
【図６】各パッシベーション膜４２について、膜中のＳi−Ｈ結合の水素濃度を示す図面である。
【図７】各パッシベーション膜４２について、膜中のＳi−Ｈ結合およびＮ−Ｈ結合の合計水素濃度を示す図面である。
【図８】各パッシベーション膜４２について、膜形成後の強誘電体コンデンサＣfのスイッチング容量Ｑswの減少率を示す図面である。
【図９】ソーヤタワー回路の構成を示す図面である。
【図１０】ソーヤタワー回路により測定された強誘電体のヒステリシス曲線を示す図面である。
【図１１】２トランジスタ・２キャパシタ型の強誘電体メモリＭの構成を示す図面である。
【図１２】従来の強誘電体メモリ２の断面構成の一例を示す図面である。
【符号の説明】
３８・・・・・層間膜
４０・・・・・アルミ配線
４２・・・・・パッシベーション膜
Ｃf ・・・・・強誘電体コンデンサ
Claims (2)
- 強誘電体層と、強誘電体層の近傍に配置された絶縁層とを備えた半導体装置を製造する方法であって、
強誘電体層を形成した後、シランおよびアンモニアを含む成膜ガスを用いて、シリコン窒化物を含む絶縁性材料により構成された絶縁層を形成するよう構成するとともに、
当該成膜ガス中のシランおよびアンモニアの容量比を、実質的に７０パーセント以下としたこと、
を特徴とする、半導体装置の製造方法。 - 請求項１の半導体装置の製造方法において、
当該半導体装置が、下部導電体層と、前記強誘電体層と、上部導電体層とを、この順に重ねた強誘電体コンデンサを備えており、
前記絶縁層が、当該強誘電体コンデンサを直接的または間接的に覆う膜である場合において、
当該強誘電体コンデンサを形成した後、シランおよびアンモニアを含む成膜ガスを用いて絶縁層を形成するよう構成したこと、
を特徴とするもの。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23209297A JP3871407B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置およびその製造方法 |
| EP98938941A EP1035587A1 (en) | 1997-08-28 | 1998-08-21 | Semiconductor device and method of producing the same |
| PCT/JP1998/003724 WO1999012210A1 (fr) | 1997-08-28 | 1998-08-21 | Dispositif a semi-conducteurs et procede de fabrication de ce dernier |
| KR1020007001788A KR20010023162A (ko) | 1997-08-28 | 1998-08-21 | 반도체장치 및 그 제조방법 |
| CN98808604A CN1268247A (zh) | 1997-08-28 | 1998-08-21 | 半导体器件以及半导体器件的制造方法 |
| TW087114016A TW411460B (en) | 1997-08-28 | 1998-08-25 | Semiconductor device and method of manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23209297A JP3871407B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174472A JPH1174472A (ja) | 1999-03-16 |
| JP3871407B2 true JP3871407B2 (ja) | 2007-01-24 |
Family
ID=16933887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23209297A Expired - Fee Related JP3871407B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3871407B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273835A (ja) | 2003-03-10 | 2004-09-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP5186776B2 (ja) * | 2007-02-22 | 2013-04-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
-
1997
- 1997-08-28 JP JP23209297A patent/JP3871407B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1174472A (ja) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100395468B1 (ko) | 수소 배리어 층을 갖는 반도체 장치 | |
| US7183602B2 (en) | Ferroelectric capacitor hydrogen barriers and methods for fabricating the same | |
| US7288799B2 (en) | Semiconductor device and fabrication method thereof | |
| KR100704255B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6627462B1 (en) | Semiconductor device having a capacitor and method for the manufacture thereof | |
| JPH0855850A (ja) | 硬質セラミック材料等を用いた不活性化方法及び構造 | |
| US7413949B2 (en) | Capacitor and method for fabricating the same | |
| JP3212930B2 (ja) | 容量及びその製造方法 | |
| US20020056862A1 (en) | Semiconductor storage device | |
| KR20000035776A (ko) | 보호층을 가지는 강유전체 메모리 장치 및 그 제조 방법 | |
| JP2002280523A (ja) | 半導体記憶装置とその製造方法 | |
| US6709991B1 (en) | Method of fabricating semiconductor device with capacitor | |
| JP3871407B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1174471A (ja) | 半導体装置およびその製造方法 | |
| EP1035587A1 (en) | Semiconductor device and method of producing the same | |
| US7528429B2 (en) | Ferroelectric capacitor and semiconductor device | |
| US20010006241A1 (en) | Semicconductor device having a capacitor and method for the manufacture thereof | |
| JP2003060164A (ja) | 半導体メモリ装置およびその製造方法 | |
| US7527984B2 (en) | Semiconductor device | |
| JP2000068463A (ja) | 半導体装置およびその製造方法 | |
| US20060081902A1 (en) | Ferroelectric memory and method of manufacturing the same | |
| JP2003282827A (ja) | 強誘電体薄膜メモリ | |
| JP2004281935A (ja) | 半導体装置及びその製造方法 | |
| JPH1154714A (ja) | 半導体装置の製造方法 | |
| JP2004047900A (ja) | 半導体素子、半導体装置及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |