WO1999009522A1 - Trägerkarte und halbleitermodul für eine derartige trägerkarte - Google Patents

Trägerkarte und halbleitermodul für eine derartige trägerkarte Download PDF

Info

Publication number
WO1999009522A1
WO1999009522A1 PCT/DE1998/002299 DE9802299W WO9909522A1 WO 1999009522 A1 WO1999009522 A1 WO 1999009522A1 DE 9802299 W DE9802299 W DE 9802299W WO 9909522 A1 WO9909522 A1 WO 9909522A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier card
carrier
layer
electrically conductive
dielectric
Prior art date
Application number
PCT/DE1998/002299
Other languages
English (en)
French (fr)
Inventor
Detlef Houdeau
Erik Heinemann
Thies Janczek
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO1999009522A1 publication Critical patent/WO1999009522A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/02—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Definitions

  • Carrier card and semiconductor module for such a carrier card are Carrier card and semiconductor module for such a carrier card
  • the invention relates to a carrier card with an embedded integrated semiconductor circuit such as is used, for example, for so-called chip cards.
  • Cards of this type are now used, for example, as identification cards, money cards or telephone cards and the like.
  • these cards have become very important in daily life and are increasingly being used in all areas of daily life. Their distribution and the number of cards in circulation has skyrocketed in recent years.
  • High-quality cards which are used for example in the security area or in areas where increased mechanical strength is required, are usually made up of several layers.
  • a core layer printed on one or both sides is preferably covered by two transparent cover layers.
  • DE 195 07 144 discloses such a single- or multi-layer carrier card, in which the plastic layer consists of polyethylene terephthalate, the so-called PET.
  • Manufacturing processes are to be selected as inexpensively as possible. Furthermore, the interactions have to be taken into account, ie it has to be considered whether a selected inexpensive material may require a costly manufacturing or processing process and vice versa.
  • Semiconductor modules which essentially consist of an integrated semiconductor circuit and are arranged on an intermediate carrier are also often produced as an intermediate product of the chip or carrier card, contact elements for operating the integrated semiconductor circuit also being arranged on the intermediate carrier.
  • the invention is therefore based on the object of providing a carrier card or a semiconductor module for such a carrier card in a cost-optimized manner.
  • the dielectric layer on which the semiconductor integrated circuit is arranged is made of the same material as the carrier card, the dielectric layer can be connected very easily to the carrier card. Furthermore, since the semiconductor module is constructed in such a way that the dielectric carrier layer 2 is laminated together with the electrically conductive layer without adhesive, the semiconductor module can be produced at minimal cost.
  • the dielectric layer consists of the same material as the carrier card, the dielectric layer can be connected to the carrier card simply by means of high-frequency welding.
  • the carrier card is largely recyclable. If a processing temperature for establishing the electrical connection between the at least one interface element of the integrated semiconductor circuit and the electrically conductive layer is maintained below the softening temperature of the carrier material, the overall arrangement can be produced with the least possible load.
  • FIG. 1 shows the section through a typical structure of a semiconductor module for insertion into a carrier card
  • FIG. 2 shows a second exemplary embodiment of such a semiconductor module in a sectional view.
  • FIG. 1 shows a section through a typical arrangement of a semiconductor module for installation in a carrier card, a partial view being selected. It is an integrated semiconductor circuit 1 on a dielectric
  • both the integrated semiconductor circuit 1 and the dielectric layer 2 are spatial structures that are to be regarded as flat thin layers. These lie on top of each other with their main surfaces.
  • the integrated semiconductor circuit 1 has on the main surface, which is not arranged on the dielectric layer 2, at least one interface element, which is provided for coupling and decoupling electrical signals.
  • An electrically conductive layer is applied to the surface of the dielectric layer 2 facing away from the integrated semiconductor circuit. This is electrically conductively connected to the at least one interface element by means of a wire bond connection.
  • the wire bond connection 5 is guided through a through opening 10 which is provided in the dielectric layer 2.
  • the integrated semiconductor circuit has that of the dielectric Layer 2 facing away from its other functional elements.
  • a protective layer 4 is applied over the integrated semiconductor circuit including the wire bond connection 5.
  • the arrangement as shown in Fig. 1 is intended to be used in a carrier card.
  • a recess is provided in the carrier card, not shown, from one side, into which the semiconductor module is inserted such that the electrically conductive layer 3 is approximately flush with the surface of the carrier card.
  • the electrically conductive layer thus serves for contacting in order to operate the integrated semiconductor circuit 1 in the carrier card.
  • this electrically conductive layer 3 must have flat subdivisions which are electrically insulated from one another in order to serve as corresponding contacts.
  • an adhesive connection between the dielectric layer 2 and the carrier card is adhesively connected. This is easy to manufacture, for example, by selecting the same plastic as the dielectric layer 2 as for the carrier card, in which case high-frequency welding can advantageously be used as the connection technique.
  • polybutylene terephthalate or an ABS plastic can be selected as a suitable plastic.
  • the wire bond connection 5 is to be produced in such a way that a processing temperature below the softening temperature of the selected dielectric layer 2 is to be selected, preferably at most 70 ° C.
  • FIG. 2 shows an arrangement in which, in particular, the electrical connection between the at least one interface element 9 and the electrically conductive layer 3 is established by means of a low-temperature processing process.
  • a conductive adhesive is used as a connection between the electrically conductive layer 3 through the through opening 5, which, as shown, forms an intimate electrically conductive connection with the interface elements 9 when they are joined together.
  • the same material requirements are given here as in the arrangement according to FIG. 1.
  • FIG. 1 and FIG. 2 show semiconductor modules which have an electrically conductive layer 3 on their surface for forming contact areas around the integrated one
  • the electrically conductive layer can be provided on any side of the dielectric layer 2, but is arranged at least inside the carrier card. Such an arrangement is preferable if the integrated semiconductor circuit is operated contactlessly, for example by means of inductive coupling. The same applies to arrangements that provide combinations of contacted and contactless operation.

Abstract

Es ist eine Trägerkarte bzw. ein Halbeitermodul für eine derartige Trägerkarte vorgesehen, bei der ein integrierter Halbeiterschaltkreis auf einer dielektrischen Schicht angeordnet ist, die aus demselben Kunststoffmaterial wie die Trägerkarte ausgebildet ist.

Description

Beschreibung
Trägerkarte und Halbleitermodul für eine derartige Trägerkarte
Die Erfindung betrifft eine Trägerkarte mit eingelagertem integrierten Halbleiterschaltkreis wie sie beispielsweise für sogenannte Chipkarten verwendet wird. Derartige Karten werden beispielsweise inzwischen als Ausweiskarten, Geldkarten bzw. Telefonkarten und ähnlichem verwendet. Diese Karten haben in der Zwischenzeit im täglichen Leben eine hohe Bedeutung erlangt und werden zunehmend auf allen Gebieten des täglichen Lebens eingesetzt. Ihre Verbreitung und die Zahl der im Umlauf befindlichen Karten ist in den letzten Jahren sprunghaft angestiegen. Hochwertige Karten, die beispielsweise im Sicherheitsbereich oder im Bereichen eingesetzt werden, in denen erhöhte mechanische Belastbarkeit gefordert ist, werden zumeist aus mehreren Schichten hergestellt. Dabei wird bevorzugt eine ein- oder beidseitig bedruckte Kernschicht von zwei transparenten Deckschichten abgedeckt. Aus der DE 195 07 144 ist eine derartige ein- oder mehrschichtige Trägerkarte bekannt, bei der die Kunststoffschicht aus Polyethylentereph- talat, dem sogenannten PET besteht.
Derartige Chip- bzw. Ausweis- bzw. Trägerkarten werden in hohen Stückzahlen hergestellt und sind für den Benutzer nur Mittel zum Zweck. Daher ist es notwendig, eine derartige Karte möglichst kostensparend herzustellen. Das bedeutet, daß sowohl die verwendeten Materialien möglichst nach Kostenge- Sichtspunkten auszuwählen sind, als auch daß die verwendeten
Herstellungsverfahren möglichst kostenarm auszuwählen sind. Desweiteren sind die Wechselwirkungen zu berücksichtigen, d.h. es ist zu beachten, ob ein gewähltes kostengünstiges Material eventuell einen kostenintensiven Herstell- bzw. Verar- beitungsprozeß erfordert und umgekehrt. Als Zwischenprodukt der Chip- bzw. Trägerkarte werden häufig auch Halbleitermodule hergestellt, die im wesentlichen aus einem integrierten Halbleiterschaltkreis bestehen, die auf einem Zwischenträger angeordnet sind, wobei an dem Zwischen- träger gleichfalls Kontaktelemente zum Betreiben des integrierten Halbleiterschaltkreises, angeordnet sind.
Die zum Kostenproblem zuvor erläuterten Betrachtungen treffen in gleicher Weise auf dieses sogenannte Modul zu, wobei zu berücksichtigen ist, daß für eine möglichst kostengünstige Trägerkarte nicht nur das Modul als solches kostenoptimiert sein muß, sondern daß das Montageverfahren, mit dem nun das Halbleitermodul in einen Kartenkörper eingesetzt und befestigt wird, ebenfalls die Kostenbetrachtung beeinflußt.
Der Erfindung liegt daher die Aufgabe zugrunde eine Trägerkarte bzw. ein Halbleitermodul für eine derartige Trägerkarte kostenoptimiert vorzusehen.
Diese Aufgabe wird erfindungsgemäß mit den im Patentanspruch
1 bzw. 6 angegebenen Maßnahmen gelöst.
Dadurch, daß die dielektrische Schicht, auf der der integrierte Halbleiterschaltkreis angeordnet ist, aus dem selben Material wie die Trägerkarte besteht, ist die dielektrische Schicht sehr leicht mit der Trägerkarte verbindbar. Da weiterhin das Halbleitermodul derart aufgebaut ist, daß die dielektrische Trägerschicht 2 mit der elektrisch leitenden Schicht klebstofffrei zusammenlaminiert ist, ist das Halblei- termodul mit minimalen Kosten herstellbar.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben. Dadurch, daß die dielektrische Schicht aus dem gleichen Material wie die Trägerkarte be- steht, ist die dielektrische Schicht einfach mittels Hochfrequenzschweißen mit der Trägerkarte verbindbar. Bei der Verwendung von Polybutylenterephthalat als Material der Träger- karte ist die Trägerkarte weitgehend recycelbar. Wird dabei eine Verarbeitungstemperatur für die Herstellung der elektrischen Verbindung zwischen dem zumindest einen Schnittstellenelement des integrierten Halbleiterschaltkreises und der elektrisch leitenden Schicht kleiner als die Erweichungstemperatur des Trägermaterials eingehalten, ist die Gesamtanordnung mit geringstmöglicher Belastung herstellbar.
Nachfolgend wird die Erfindung anhand von Ausführungsbeispie- len unter Bezugnahme auf Fig. 1 und Fig. 2 näher erläutert.
Fig. 1 zeigt den Schnitt durch einen typischen Aufbau eines Halbleitermoduls zum Einsetzen in eine Trägerkarte, und Fig. 2 ein zweites Ausführungsbeispiel eines solchen Halbleiter o- duls in einer Schnittansicht.
In Fig.l ist ein Schnitt durch eine typische Anordnung eines Halbleitermoduls für den Einbau in eine Trägerkarte dargestellt, wobei eine Teilansicht gewählt ist. Es ist ein inte- grierter Halbleiterschaltkreis 1 auf einer dielektrischen
Schicht 2 angeordnet, wobei es sich sowohl bei dem integrierten Halbleiterschaltkreis 1 als auch bei der dielektrischen Schicht 2 um räumliche Gebilde handelt, die als flächenhafte dünne Schichten zu betrachten sind. Diese liegen mit ihren Hauptflächen aufeinander. Der integrierte Halbleiterschaltkreis 1 weist an der Hauptfläche, die nicht auf der dielektrischen Schicht 2 angeordnet ist zumindest ein Schnittstellenelement auf, das zum Ein- und Auskoppeln von elektrischen Signalen vorgesehen ist. Auf der dem integrierten Halbleiter- Schaltkreis abgewandten Fläche der dielektrischen Schicht 2 ist eine elektrisch leitende Schicht aufgetragen. Diese ist mit dem zumindest einen Schnittstellenelement mittels einer Draht-Bond-Verbindung elektrisch leitend verbunden. Dabei ist die Draht-Bond-Verbindung 5 durch eine Durchgangsöffnung 10 geführt, die in der dielektrischen Schicht 2 vorgesehen ist. Neben dem zumindest einen Schnittstellenelement weist der integrierte Halbleiterschaltkreis an der der dielektrischen Schicht 2 abgewandten Fläche seine weiteren funktioneilen Elemente auf. Um diese sowie die Draht-Bond-Verbindung 5 mechanisch und chemisch zu schützen, ist über den integrierten Halbleiterschaltkreis einschließlich der Draht-Bond- Verbindung 5 eine Schutzschicht 4, ein sogenannter Globe-Top, aufgetragen. Die Anordnung, wie sie in Fig. 1 dargestellt ist, ist dazu vorgesehen, um in einer Trägerkarte eingesetzt zu werden. Dazu ist in der nicht dargestellten Trägerkarte von einer Seite eine Ausnehmung vorgesehen, in die das Halb- leitermodul derart eingesetzt wird, daß die elektrisch leitende Schicht 3 mit der Oberfläche der Trägerkarte in etwa bündig abschließt. Die elektrisch leitende Schicht dient somit zur Kontaktierung, um den integrierten Halbleiterschaltkreis 1 in der Trägerkarte zu betreiben. Entsprechend der An- zahl der auf dem integrierten Halbleiterschaltkreis 1 vorgesehenen Schnittstellenelemente, die mit der elektrisch leitenden Schicht 3 verbunden sind, muß diese elektrisch leitende Schicht 3 flächige Unterteilungen haben, die voneinander elektrisch isoliert sind, um als entsprechende Kontakte zu dienen. Um das Halbleitermodul, wie es in Fig. 1 dargestellt ist, mit der Trägerkarte zu verbinden, wird eine haftende Verbindung zwischen der dielektrischen Schicht 2 und der Trägerkarte haftend verbunden. Dies ist beispielsweise leicht herzustellen, in dem man als dielektrische Schicht 2 den gleichen Kunststoff auswählt wie für die Trägerkarte, wobei dann als Verbindungstechnik Hochfrequenzschweißen vorteilhaft einsetzbar ist. Als geeigneter Kunststoff ist beispielsweise Polybutylenterephthalat oder aber ein ABS-Kunststoff auswählbar. Die Draht-Bond-Verbindung 5 ist dabei so herzustellen, daß eine Verarbeitungstemperatur unterhalb der Erweichungstemperatur der gewählten dielektrischen Schicht 2 zu wählen ist, vorzugsweise maximal 70°C.
Auf diese Weise ist verhindert, daß bei der Herstellung der Bondverbindung es zu thermischer Überlastung der Modulanordnung kommt. In Fig. 2 ist eine Anordnung dargestellt, bei der insbesondere die elektrische Verbindung zwischen dem zumindest einen Schnittstellenelement 9 und der elektrisch leitenden Schicht 3 mittels eines Niedertemperaturverarbeitungsprozesses herge- stellt ist. Hierbei wird beispielsweise ein leitender Kleber als Verbindung zwischen der elektrisch leitenden Schicht 3 durch die Durchgangsöffnung 5 verwendet, der wie dargestellt mit den Schnittstellenelementen 9 beim Zusammenfügen eine innige elektrisch leitende Verbindung eingeht. Ansonsten sind auch hierbei die gleichen Materialanforderungen wie bei der Anordnung gemäß Fig. 1 gegeben.
Sowohl Fig. 1 als auch Fig. 2 zeigen Halbleitermodule, die an ihrer Oberfläche eine elektrisch leitende Schicht 3 zur Aus- bildung von Kontaktflächen aufweisen, um den integrierten
Halbleiterschaltkreis 1 in der Trägerkarte zu betreiben. Dies ist nicht zwangsläufig notwendig. Es sind auch nicht dargestellte Anordnungen bei Beibehaltung des allgemeinen Erfindungsgedankens vorgesehen, bei denen die elektrisch leitende Schicht auf jeder beliebigen Seite der dielektrischen Schicht 2 vorgesehen sein kann, aber zumindest innerhalb der Trägerkarte angeordnet ist . Eine derartige Anordnung ist dann vorzuziehen, wenn der integrierte Halbleiterschaltkreis kontaktlos, beispielsweise mittels induktiver Kopplung, betrieben wird. Gleiches gilt für Anordnungen, die Kombinationen aus kontaktiertem und kontaktlosem Betrieb vorsehen.

Claims

Patentansprüche
1. Trägerkarte mit eingelagertem integrierten Halbleiterschaltkreis (1) , der zumindest ein Schnittstellenelement zum Ein- und Auskoppeln von elektrischen Signalen aufweist, wobei die Trägerkarte aus einem Kunstoffmaterial besteht, und der integrierte Halbleiterschaltkreis (1) auf einer dielektrischen Schicht (2) angeordnet ist, die zumindest teilweise über Außenränder des integrierten Schaltkreises (1) übersteht, d a d u r c h g e k e n n z e i c h n e t, daß die dielektrische Schicht aus dem gleichen Material wie die Trägerkarte besteht.
2. Trägerkarte nach Anspruch 1 , d a d u r c h g e k e n n z e i c h n e t, daß die dielektrische Schicht (2) mittels Hochfrequenzschweißen mit der Trägerkarte verbunden ist.
3. Trägerkarte nach Anspruch 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t, daß auf einer dem integrierten Halbleiterschaltkreis (1) gegenüberliegenden Seite der dielektrischen Schicht (2) eine elektrisch leitende Schicht (3) klebstofffrei auflaminiert ist.
4. Trägerkarte nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß als Kunststof material der Trägerkarte ein Polybuthylen- terephthalat gewählt ist.
5. Trägerkarte nach einem der Amsprüche 3 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß die elektrisch leitende Schicht (3) mit dem zumindest einen Schnittstellenelement elektrisch leitend verbunden ist, wobei diese elektrisch leitende Verbindung bei einer Verarbeitungstemperatur von kleiner als die Erweichungstemperatur der dielektrischen Schicht (2) erzeugt wurde.
6. Halbleitermodul mit eingelagertem integrierten Halbleiterschaltkreis (1), zumindest einem Schnittstellenelement , einer dielektrischen Trägerschicht (2), die eine erste Auflageflä- ehe aufweist, auf der der integrierte Halbleiterschaltkreis (1) angeordnet ist, und einer elektrisch leitenden Schicht (3), die dem integrierten Halbleiterschaltkreis (1) gegenüberliegend auf einer zweiten Auflagefläche der dielektrischen Trägerschicht (2) angeordnet ist, wobei das zumindest eine Schnittstellenelement mit der elektrisch leitenden Schicht (3) elektrisch verbunden ist, d a d u r c h g e k e n n z e i c h n e t, daß die dielektrische Trägerschicht (2) mit der elektrisch leitenden Schicht (3) klebstofffrei zusammenlaminiert ist und.
7. Halbleitermodul nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t, daß die dielektrische Trägerschicht (2) aus Polybuthylen- terephthalat hergestellt ist.
8. Halbleitermodul nach einem der Ansprüche 6 bis 7, d a d u r c h g e k e n n z e i c h n e t, daß die elektrisch leitende Verbindung zwischen dem zumindest einen Schnittstellenelement und der elektrisch leitenden Schicht (3) bei einer Verarbeitungstemperatur von maximal 70° C erzeugt ist.
PCT/DE1998/002299 1997-08-14 1998-08-10 Trägerkarte und halbleitermodul für eine derartige trägerkarte WO1999009522A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19735387.8 1997-08-14
DE1997135387 DE19735387A1 (de) 1997-08-14 1997-08-14 Trägerkarte und Halbleitermodul für eine derartige Trägerkarte

Publications (1)

Publication Number Publication Date
WO1999009522A1 true WO1999009522A1 (de) 1999-02-25

Family

ID=7839055

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/002299 WO1999009522A1 (de) 1997-08-14 1998-08-10 Trägerkarte und halbleitermodul für eine derartige trägerkarte

Country Status (2)

Country Link
DE (1) DE19735387A1 (de)
WO (1) WO1999009522A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038128B2 (en) 2001-03-01 2006-05-02 Giesecke & Devrient Gmbh Method of producing a module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10062840A1 (de) * 2000-12-15 2002-06-20 Giesecke & Devrient Gmbh Durchkontaktierung von flexiblen Leiterplatten

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200227A (en) * 1978-12-26 1980-04-29 Lemelson Jerome H Key assembly for electronic system
EP0324700A1 (de) * 1988-01-13 1989-07-19 STMicroelectronics S.A. Gehäuse zur Umhüllung eines zerbrechlichen Elementes, wie einer logischen Schaltung und Verfahren zur Montage eines derartigen Gehäuses
DE4037555A1 (de) * 1989-11-25 1991-05-29 Hitachi Maxell Halbleiterkarte und herstellungsverfahren dafuer
JPH06219087A (ja) * 1992-11-12 1994-08-09 Furukawa Electric Co Ltd:The Ｉｃ内蔵カード
FR2744863A1 (fr) * 1996-02-13 1997-08-14 Schlumberger Ind Sa Procede de realisation d'un objet portatif a antenne bobinee

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3153768C2 (de) * 1981-04-14 1995-11-09 Gao Ges Automation Org Ausweiskarte
DE19601358C2 (de) * 1995-01-20 2000-01-27 Fraunhofer Ges Forschung Papier mit integrierter Schaltung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200227A (en) * 1978-12-26 1980-04-29 Lemelson Jerome H Key assembly for electronic system
EP0324700A1 (de) * 1988-01-13 1989-07-19 STMicroelectronics S.A. Gehäuse zur Umhüllung eines zerbrechlichen Elementes, wie einer logischen Schaltung und Verfahren zur Montage eines derartigen Gehäuses
DE4037555A1 (de) * 1989-11-25 1991-05-29 Hitachi Maxell Halbleiterkarte und herstellungsverfahren dafuer
JPH06219087A (ja) * 1992-11-12 1994-08-09 Furukawa Electric Co Ltd:The Ｉｃ内蔵カード
FR2744863A1 (fr) * 1996-02-13 1997-08-14 Schlumberger Ind Sa Procede de realisation d'un objet portatif a antenne bobinee

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 018, no. 589 (M - 1701) 10 November 1994 (1994-11-10) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038128B2 (en) 2001-03-01 2006-05-02 Giesecke & Devrient Gmbh Method of producing a module

Also Published As

Publication number Publication date
DE19735387A1 (de) 1999-02-18

Similar Documents

Publication Publication Date Title
EP1271399B1 (de) Datenträger mit integriertem Schaltkreis
EP0796477B1 (de) Folienausführung für die montage von chipkarten mit spulen
EP0996932B1 (de) Kontaktlos betreibbarer datenträger
EP1152368B1 (de) Chipkarte
EP0891603B1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
EP2338207B1 (de) Rfid-transponderantenne
WO2000079589A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
EP0912962A1 (de) Datenträger mit einem modul und einem hologramm
EP1388121B1 (de) Verfahren und halbzeug zur herstellung einer chipkarte mit spule
WO2009141088A1 (de) Chipkarte mit einer mehrzahl von komponenten
DE19755792A1 (de) Textiles Flächengebilde mit mikrostrukturierter Verdrahtung
WO2008138531A1 (de) Kontaktloses übertragungssystem und verfahren zum herstellen desselben
DE60036784T2 (de) Integrierte schaltungsanordnung, elektronisches modul für chipkarte, das die anordnung benutzt, und verfahren zu deren herstellung
DE19749650C2 (de) Verfahren zum Herstellen einer elektrischen Verbindung eines in einer Kavität eines Kartenkörpers einer Chipkarte eingesetzten, elektronische Komponenten aufweisenden Moduls
DE10200569A1 (de) Chipkarte und Herstellungsverfahren
WO1999009522A1 (de) Trägerkarte und halbleitermodul für eine derartige trägerkarte
DE4345473B4 (de) Kontaktlose Chipkarte mit Antennenspule
EP1410320B1 (de) Verfahren zur herstellung einer leiterbahnkreuzung auf einer datentragerkarte
DE102018215638B4 (de) Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE10024052C2 (de) Chipkarte
DE19721918C2 (de) Chipkarte und Verfahren zu deren Herstellung
WO1998033143A1 (de) Trägerelement zum einbau in kombi-chipkarten und kombi-chipkarte
EP4334841A1 (de) Kartenförmiger datenträger sowie halbzeug und kontaktlayout dafür, und verfahren zur herstellung derselben
EP1377933A1 (de) Trägerfolie für elektronische bauelemente zur einlaminierung in chipkarten
EP1302894A2 (de) Kontaktlose Chipkarte und Herstellungsverfahren

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): BR CN JP KR MX RU UA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: KR

122 Ep: pct application non-entry in european phase