WO1998032166A1 - Verfahren zur herstellung eines siliziumkondensators - Google Patents

Verfahren zur herstellung eines siliziumkondensators Download PDF

Info

Publication number
WO1998032166A1
WO1998032166A1 PCT/DE1998/000089 DE9800089W WO9832166A1 WO 1998032166 A1 WO1998032166 A1 WO 1998032166A1 DE 9800089 W DE9800089 W DE 9800089W WO 9832166 A1 WO9832166 A1 WO 9832166A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
hole structures
conductive
silicon substrate
silicon
Prior art date
Application number
PCT/DE1998/000089
Other languages
English (en)
French (fr)
Inventor
Hermann Wendt
Hans Reisinger
Andreas Spitzer
Reinhard Stengl
Ulrike GRÜNING
Josef Willer
Wolfgang HÖNLEIN
Volker Lehmann
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to US09/341,937 priority Critical patent/US6165835A/en
Priority to JP53351598A priority patent/JP2001508948A/ja
Priority to EP98905245A priority patent/EP0963601A1/de
Publication of WO1998032166A1 publication Critical patent/WO1998032166A1/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Definitions

  • a silicon capacitor is known from EP 05 28 281 A2. This comprises an n-doped silicon substrate, the surface of which is structured in a characteristic manner by electrochemical etching in a fluoride-containing, acidic electrolyte in which the substrate is connected as an anode. In electrochemical etching, more or less regularly arranged hole structures are formed on the surface of the substrate. The hole structures have an aspect ratio in the range of 1: 1000.
  • the surface of the hole structures is provided with a dielectric layer and a conductive layer. Conductive layer, dielectric layer and silicon substrate form a capacitor in which specific capacities of up to 100 ⁇ V / mrn ⁇ are achieved due to the surface enlargement caused by the hole structures.
  • Silicon capacitors are usually manufactured in silicon wafers. Bending of the silicon wafers is ascertained, which is associated with mechanical stresses by the n + -doped region on the surface of the hole structures, which are up to 300 ⁇ m thick. This bending of the silicon wafer leads to problems in further process steps, such as lithography, wafer thinning and separation, which are necessary for installing the silicon capacitor in a housing.
  • the doped area is additionally doped with germanium.
  • the additional doping with germanium leads to an increase in process complexity.
  • the invention is based on the problem of specifying a method for producing a silicon capacitor which is simpler than the known one.
  • a large number of hole structures are produced in a main surface of a silicon substrate.
  • the perforated structures have a round or polygonal cross-section and side walls essentially perpendicular to the main surface.
  • a conductive region provided with an electrically active dopant is produced along the surface of the hole structures.
  • the conductive area forms a capacitor electrode in the finished silicon capacitor. It is preferably doped with phosphorus or boron.
  • a dielectric layer and a conductive layer which do not fill up the hole structures are applied to the surface of the conductive region.
  • An auxiliary layer with an essentially conformal edge covering is formed on the surface of the conductive layer, which is under compressive mechanical stress. Finally the hole structures are filled up.
  • the concave bending of the silicon substrate has the disadvantage that in conventional manufacturing devices the substrates are held on supports by vacuum (so-called vacuum chucks).
  • a concave bending of the substrate means that the substrate can no longer be sucked in, so that automated production is not possible. Slightly convex shaped substrates, however, can be sucked onto these carriers, since the substrate edge tends to seal against atmospheric pressure.
  • a layer of thermal SiO 2 is particularly suitable as an auxiliary layer which is under compressive mechanical stress.
  • the incorporation of oxygen during the formation of SiO 2 by thermal oxidation of silicon leads to a compressive mechanical stress in the layer of thermal SiO 2 on the silicon base.
  • a layer of undoped polysilicon can be used. When a layer of polysilicon is grown, many small crystals grow in the lower part of the layer, which compete for further growth in the course of the layer deposition. As a result, the polysilicon layer is under compressive mechanical stress.
  • the silicon substrate has such a deflection that there is a height difference of up to about 500 ⁇ m between the center and the edge of the silicon substrate, this can be concave Compensate for bending with an auxiliary layer of thermal oxide in a layer thickness of 30 to 250 nm.
  • the auxiliary layer made of thermal oxide is under a compressive stress of about 10 ⁇ N / cm.2.
  • e j_ use of a Auxiliary layer made of polysilicon requires a layer thickness between 50 nm and 100 nm.
  • the hole structures are preferably formed by electrochemical etching in a fluoride-containing acid electrolyte, the main surface being in contact with the electrolyte and a voltage being applied between the electrolyte and the silicon substrate in such a way that the silicon substrate is connected as an anode. A back side of the silicon substrate opposite the main surface is illuminated during the electrochemical etching.
  • perforated structures with diameters in the range between 0.5 ⁇ m and 10 ⁇ m and with depths in the range between 50 ⁇ m and 500 ⁇ m can be formed, the perforated structures each having an aspect ratio in the range between 30 and 300.
  • the aspect ratio is the quotient of depth to diameter. The higher the aspect ratio, the more serious the concave bending of the silicon substrate becomes due to the conductive area that extends along the surface of the hole structures.
  • the hole structures can be formed by masked or unmasked anisotropic etching.
  • the dielectric layer is preferably a multiple layer with a layer sequence of SiO 2, and SiO 2 formed.
  • Such layers which are often referred to as ONO layers, can be formed with very low defect densities. This is an essential prerequisite for the production of the silicon capacitor, which has a large surface due to the surface enlargement due to the hole structures.
  • the surface of the conductive layer is preferably exposed in the region of the main surface.
  • the auxiliary layer remains on the surface of the hole structures.
  • the surface of the conductive area is also exposed in the area of the main area.
  • the auxiliary layer remains in the area of the hole structures.
  • FIG. 1 shows a section through a silicon substrate after the formation of hole structures, a conductive region along the surface of the hole structures, a dielectric layer, a conductive layer and an auxiliary layer and after filling up the hole structures.
  • FIG. 2 shows the section through the silicon substrate after exposing the conductive layer in the region of the main surface and exposing the surface of the conductive region to form a contact.
  • the main surface 11 is brought into contact with an electrolyte.
  • an electrolyte For example, a 6 weight percent hydrofluoric acid (HF) is used as the electrolyte.
  • the silicon substrate 1 is acted on as a anode with a potential of 3 volts.
  • the silicon substrate 1 is illuminated from a rear side opposite the main surface 11.
  • a current density of 10 A / cm ⁇ is set.
  • minority charge carriers in the n-doped silicon move to the main surface 11 in contact with the electrolyte.
  • a space charge zone is formed on the main surface 11. Since the field strength in the area of depressions in the main surface 11 is greater than outside it, the minority charge carriers preferably move to these points. This leads to a structuring of the main surface 11. The deeper an initially small unevenness becomes due to the etching, the more minority charge carriers move there and the stronger the etching attack at this point.
  • the perforated structures 2 begin to grow from unevenness in the main surface 11, which are present with a statistical distribution in each surface.
  • These bumps can be produced using conventional photolithography, for example.
  • the perforated structures After approximately 180 minutes of etching time, the perforated structures have a substantially circular diameter of 2 ⁇ m at a depth of 175 ⁇ m. Then the silicon substrate 1 is rinsed with water.
  • a conductive region 3 is produced along the surface of the hole structures and is provided with an electrically active dopant.
  • an electrically active dopant As an electrically active dopant
  • Example phosphorus with a dopant concentration between 10 ⁇ 0 cm ⁇ 3 U ⁇ nd 10 1 cm “3 or boron having a dopant concentration between 10 ⁇ 0 ⁇ 3 cm and 10 cm ⁇ 1" is used.
  • the conductive region 3 an electrical conductivity of about 10 -3 cm. It is therefore suitable as a capacitor electrode.
  • a gas phase diffusion is carried out using phosphine or borane at a temperature of 1400 ° Kelvin.
  • the electrically active dopant can also be diffused in by depositing an appropriately doped silicate glass layer and diffusing out of the silicate glass layer. This silicate glass layer must be removed again after the diffusion out.
  • a dielectric layer 4 and a conductive layer 5 are then applied to the surface of the conductive region 3.
  • the dielectric layer 4 is preferably formed by combined production of SiO 2 and Si3N4 as a multiple layer with a layer sequence SiO2 / Si3N4 SiO2, since this material has a defect density which is sufficiently low for a large-area capacitor.
  • the dielectric layer 4 is produced as a multilayer with a layer sequence SiO 2 / Si3N4 SiO 2 with layer thicknesses of, for example, 5 nm SiO 2, 20 nm Si3N4 and 5 nm SiO 2.
  • the conductive layer 5 is formed, for example, from n + -doped polysilicon. It is formed in a layer thickness of, for example, 400 nm. As a result, it takes about 20 to 50
  • auxiliary layer 6 is subsequently formed, which is under compressive mechanical tension.
  • the auxiliary layer 6 is preferably formed by thermal oxidation at, for example, 900 ° C., 2000 seconds.
  • the auxiliary layer 6 is formed in a layer thickness of 30 to 250 nm, preferably 50 nm.
  • the auxiliary layer 6 is under a compressive voltage of approximately 10 ⁇ N / cm 4 and thereby compensates for the doping in the conductive region 3 and, if appropriate, the dielectric layer 4 and the conductive layer
  • An n-doped reference substrate is usually used to measure the thickness of the auxiliary layer 6, and an oxide layer is simultaneously formed on its flat surface. Since the oxidation rate on the surface of the n + -doped conductive layer 5 is greatly increased, the thickness of the auxiliary layer 6 on the surface of the conductive layer 5 is a factor of 2 to 4 thicker than the thickness of the oxide layer on the flat surface of the reference substrate. The thickness of the auxiliary layer
  • 6 on the reference substrate is typically 10 to 60 nm.
  • the auxiliary layer -6 is formed from undoped polysilicon. In this case it has a thickness of 100 nm.
  • the remaining space in the hole structures 2 is filled by depositing a polysilicon layer 7.
  • the polysilicon layer 7 is formed in a layer thickness of 800 nm, for example.
  • the conductive layer 5 and the conductive region 3 act as capacitor electrodes. It is to form connections to the capacitor electrodes to t ⁇ » ⁇ >

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Zur Herstellung eines Siliziumkondensators werden in einem Siliziumsubstrat (1) Lochstrukturen (2) erzeugt, an deren Oberfläche durch Dotierung ein leitfähiges Gebiet (3) erzeugt wird und deren Oberfläche mit einer dielektrischen Schicht (4) und einer leitfähigen Schicht (5) versehen wird, ohne die Lochstrukturen (2) aufzufüllen. Um durch die Dotierung des leitfähigen Gebietes (3) bewirkte mechanische Verspannungen des Siliziumsubstrates (1) zu kompensieren, wird auf der Oberfläche der leitfähigen Schicht (5) eine konforme Hilfsschicht (6) gebildet, die unter einer kompressiven mechanischen Spannung steht.

Description

Beschreibung
Verfahren zur Herstellung eines Siliziumkondensators
Aus EP 05 28 281 A2 ist ein Siliziumkondensator bekannt. Dieser umfaßt ein n-dotiertes Siliziumsubstrat, dessen Oberfläche durch eine elektrochemische Ätzung in einem fluoridhalti- gen, sauren Elektrolyten, in dem das Substrat als Anode verschaltet ist, auf charakteristische Weise strukturiert ist. Bei der elektrochemischen Ätzung bilden sich an der Oberfläche des Substrates mehr oder weniger regelmäßig angeordnete Lochstrukturen. Die Lochstrukturen weisen ein Aspektverhältnis bis in den Bereich 1:1000 auf. Die Oberfläche der Lochstrukturen ist mit einer dielektrischen Schicht und einer leitfähigen Schicht versehen. Leitfähige Schicht, dielektrische Schicht und Siliziumsubstrat bilden einen Kondensator, in dem wegen der durch die Lochstrukturen bewirkten Oberflächenvergrößerung spezifische Kapazitäten bis zu 100 μV/mrn^ erzielt werden. Um die Leitfähigkeit des Substrats zu erhö- hen, wird vorgeschlagen, an der Oberfläche der Lochstrukturen ein n+-dotiertes Gebiet vorzusehen.
Üblicherweise werden Siliziumkondensatoren in Siliziumscheiben hergestellt. Dabei wird eine Verbiegung der Silizium- Scheiben festgestellt, die mit mechanischen Verspannungen durch das n+-dotierte Gebiet an der Oberfläche der Lochstrukturen, die bis zu 300 um dick sind, in Verbindung gebracht wird. Diese Verbiegung der Siliziumscheibe führt zu Problemen bei weiteren Prozeßschritten wie Lithographie, Scheibendün- nung und Vereinzelung, die zum Einbau des Siliziumkondensators in ein Gehäuse erforderlich sind.
In DE 44 28 195 Cl ist ein Verfahren zur Herstellung eines solchen Siliziumkondensators vorgeschlagen worden. Um durch die Dotierung des dotierten Gebietes bewirkte mechanische
Verspannungen des Siliziumsubstrats zu kompensieren, wird dabei das dotierte Gebiet zusätzlich mit Germanium dotiert. Die zusätzliche Dotierung mit Germanium führt zu einer Erhöhung der Prozeßkomplexität .
Der Erfindung liegt das Problem zugrunde, ein Verfahren zur Herstellung eines Siliziumkondensators anzugeben, das einfacher als das bekannte ist.
Dieses Problem wird erfindungsgemäß gelöst durch ein Verfahren gemäß Anspruch 1. Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.
Dabei werden in einer Hauptfläche eines Siliziumsubstrates eine Vielzahl von Lochstrukturen erzeugt. Die Lochstrukturen weisen einen runden oder mehreckigen Querschnitt und im we- sentlichen zur Hauptfläche senkrechte Seitenwände auf.
Entlang der Oberfläche der Lochstrukturen wird ein mit elektrisch aktivem Dotierstoff versehenes leitfähiges Gebiet erzeugt. Das leitfähige Gebiet bildet im fertigen Siliziumkon- densator eine Kondensatorelektrode. Es wird vorzugsweise mit Phosphor oder Bor dotiert.
Auf der Oberfläche des leitfähigen Gebietes werden eine dielektrische Schicht und eine leitfähige Schicht aufgebracht, die die Lochstrukturen nicht auffüllen. Auf der Oberfläche der leitfähigen Schicht wird eine Hilfsschicht mit im wesentlichen konformer Kantenbedeckung gebildet, die unter einer kompressiven mechanischen Spannung steht . Schließlich werden die Lochstrukturen aufgefüllt.
Durch das mit Dotierstoff versehene leitfähige Gebiet, das entlang der Oberfläche der Lochstrukturen gebildet wird, kommt es zu einer konkaven Verbiegung des Siliziumsubstrats, wenn der Dotierstoff einen kleineren kovalenten Bindungsradi- us als Silizium aufweist. Dieses ist für Phosphor und Bor der Fall. Die Verwendung der Hilfsschicht, die unter einer kompressiven mechanischen Spannung steht und die mit konformer Kantenbedeckung in den Lochstrukturen eingesetzt wird, bewirkt eine Verbiegung des Siliziumsubstrats in Richtung auf eine konvexe Form. Dadurch wird die konkave Verbiegung des Substrates, die durch das leitfähige Gebiet bewirkt wird, kompensiert. Dadurch werden Probleme bei der Fertigung des Siliziumkondensators vermieden. Die konkave Verbiegung des Siliziumsubstrats hat den Nachteil, daß in herkömmlichen Fertigungsgeräten die Substrate durch Unterdruck auf Träger gehalten werden (sogenannte Vakuumchucks ) . Eine konkave Verbie- gung des Substrats führt dazu, daß das Substrat nicht mehr angesaugt werden kann, so daß eine automatisierte Fertigung nicht möglich ist. Leicht konvex geformte Substrate können dagegen auf diesen Trägern angesaugt werden, da der Substratrand zum Abdichten gegen Atmosphärendruck neigt .
Als Hilfsschicht, die unter einer kompressiven mechanischen Spannung steht, ist insbesondere eine Schicht aus thermischem Siθ2 geeignet. Der Einbau von Sauerstoff bei der Bildung von Siθ2 durch thermische Oxidation von Silizium führt auf der Siliziumunterlage zu einer kompressiven mechanischen Spannung in der Schicht aus thermischem Siθ2. Alternativ kann eine Schicht aus undotiertem Polysilizium verwendet werden. Beim Aufwachsen einer Schicht aus Polysilizium kommt es im unteren Teil der Schicht zu einem Wachstum vieler kleiner Kristalli- te, die im Laufe der Schichtabscheidung um das weitere Wachstum konkurieren. Dadurch steht die Polysiliziumschicht unter einer kompressiven mechanischen Spannung.
Weist das Siliziumsubstrat nach der Bildung der Lochstruktu- ren, des leitfähigen Gebietes, der dielektrischen Schicht und der leitfähigen Schicht eine solche Verbiegung auf, daß zwischen der Mitte und dem Rand des Siliziumsubstrates eine Höhendifferenz von bis etwa 500 um besteht, so läßt sich diese konkave Verbiegung durch eine Hilfsschicht aus thermischem Oxid in einer Schichtdicke von 30 bis 250 nm kompensieren. Die Hilfsschicht aus thermischem Oxid steht unter einer kompressiven Spannung von etwa 10^ N/cm.2. ej_ Verwendung einer Hilfsschicht aus Polysilizium ist eine Schichtdicke zwischen 50 nm und 100 nm erforderlich.
Es ist denkbar, mechanische Spannungen in einem Siliziumsub- strat, die durch Schichten bedingt werden, die im Vergleich zum Silizium stärker kontrahieren, durch Aufbringen einer entsprechend dicken Siliziumnitridschicht auf der Rückseite des Siliziumsubstrats zu kompensieren. Bei der Herstellung eines Siliziumkondensators hat sich jedoch gezeigt, daß der- artige Siliziumnitridschichten mit handhabbaren Dicken von etwa 1 um die konkave Verbiegung des Siliziumsubstrats nicht kompensieren können. Abschätzungen haben ergeben, daß die Dicke der Siliziumnitridschicht auf der Rückseite des Siliziumsubstrates zwischen 20 und 50 um dick sei müßte. Derartige Schichtdicken sind jedoch prozeßtechnisch nicht vertretbar.
Vorzugsweise werden die Lochstrukturen durch elektrochemisches Ätzen in einem fluoridhaltigen, sauren Elektrolyten gebildet, wobei die Hauptfläche mit dem Elektrolyten in Kontakt steht und zwischen den Elektrolyten und das Siliziumsubstrat eine Spannung so angelegt wird, daß das Siliziumsubstrat als Anode verschaltet wird. Eine der Hauptfläche gegenüberliegende Rückseite des Siliziumsubstrats wird während der elektrochemischen Ätzung beleuchtet. Dadurch lassen sich Lochstruk- turen mit Durchmessern im Bereich zwischen 0,5 um und 10 um und mit Tiefen im Bereich zwischen 50 um und 500 um bilden, wobei die Lochstrukturen jeweils ein Aspektverhältnis im Bereich zwischen 30 und 300 aufweisen. Als Aspektverhältnis wird der Quotient aus Tiefe zu Durchmesser bezeichnet . Je hö- her das Aspektverhältnis ist, desto gravierender wird die konkave Verbiegung des Siliziumsubstrates durch das leitfähige Gebiet, das sich entlang der Oberfläche der Lochstrukturen erstreckt .
Alternativ können die Lochstrukturen durch maskiertes oder unmaskiertes anisotropes Ätzen gebildet werden. Vorzugsweise wird die dielektrische Schicht als Mehrfachschicht mit einer Schichtenfolge aus Siθ2,
Figure imgf000007_0001
und Siθ2 gebildet. Derartige Schichten, die vielfach als ONO-Schichten bezeichnet werden, können mit sehr geringen Defektdichten ge- bildet werden. Dieses ist eine wesentliche Voraussetzung zur Herstellung des Siliziumkondensators, der wegen der Oberflächenvergrößerung durch die Lochstrukturen eine große Oberfläche aufweist .
Zur Herstellung von Kontakten zu der leitfähigen Schicht und/oder dem leitfähigen Gebiet, die in dem fertigen Siliziumkondensator als Kondensatorelektroden wirken, wird vorzugsweise die Oberfläche der leitfähigen Schicht im Bereich der Hauptfläche freigelegt. Die Hilfsschicht verbleibt auf der Oberfläche der Lochstrukturen. Zur Kontaktierung des leitfähigen Gebietes wird darüber hinaus die Oberfläche des leitfähigen Gebietes im Bereich der Hauptfläche freigelegt. Auch hier verbleibt die Hilfsschicht im Bereich der Lochstrukturen.
Im folgenden wird die Erfindung anhand eines Ausführungsbei- spiels, das in den Figuren dargestellt ist, näher erläutert.
Figur 1 zeigt einen Schnitt durch ein Siliziumsubstrat nach Bildung von Lochstrukturen, eines leitfähigen Gebietes entlang der Oberfläche der Lochstrukturen, einer dielektrischen Schicht, einer leitfähigen Schicht und einer Hilfsschicht und nach Auffüllung der Lochstrukturen.
Figur 2 zeigt den Schnitt durch das Siliziumsubstrat nach Freilegen der leitfähigen Schicht im Bereich der Hauptfläche und Freilegen der Oberfläche des leitfähigen Gebietes zur Bildung eines Kontaktes .
Ein Siliziumsubstrat 1 aus n-dotiertem, einkristallinem Silizium, das einen spezifischen Widerstand von 5 Ohm x cm auf- weist, wird durch elektrochemisches Ätzen an einer Hauptfläche 11 mit einer Vielzahl von Lochstrukturen 2 versehen (siehe Figur 1) .
Dazu wird die Hauptfläche 11 mit einem Elektrolyten in Kontakt gebracht. Als Elektrolyt wird zum Beispiel eine 6 ge- wichtsprozentige Flußsäure (HF) verwendet. Das Siliziumsubstrat 1 wird als Anode mit einem Potential von 3 Volt beaufschlagt. Das Siliziumsubstrat 1 wird von einer der Hauptfläche 11 gegenüberliegenden Rückseite her beleuchtet. Dabei wird eine Stromdichte von 10 A/cm^ eingestellt. Bei der elektrochemischen Ätzung bewegen sich Minoritätsladungsträger in dem n-dotierten Silizium zu der mit dem Elektrolyten in Kontakt stehenden Hauptfläche 11. An der Hauptfläche 11 bildet sich eine Raumladungszone aus. Da die Feldstärke im Bereich von Vertiefungen in der Hauptfläche 11 größer ist als außerhalb davon, bewegen sich die Minoritätsladungsträger bevorzugt zu diesen Punkten. Dadurch kommt es zu einer Strukturierung der Hauptfläche 11. Je tiefer eine anfänglich kleine Unebenheit durch die Ätzung wird, desto mehr Minioritätsla- dungsträger bewegen sich dorthin und desto stärker ist der Ätzangriff an dieser Stelle.
Die Lochstrukturen 2 beginnen von Unebenheiten in der Hauptfläche 11 aus zu wachsen, die mit statistischer Verteilung in jeder Oberfläche vorhanden sind. Um eine gleichmäßige Verteilung der Lochstrukturen 2 zu erzielen, ist es vorteilhaft, die Hauptfläche 11 vor der elektrochemischen Ätzung gezielt mit Unebenheiten zu versehen, die als Keim für den Ätz- angriff bei der nachfolgenden elektrochemischen Ätzung wirken. Diese Unebenheiten können zum Beispiel mit Hilfe konventioneller Photolithographie hergestellt werden.
Nach ungefähr 180 Minuten Ätzzeit weisen die Lochstrukturen einen im wesentlichen kreisförmigen Durchmesser von 2 um bei einer Tiefe von 175 um auf. Anschließend wird das Siliziumsubstrat 1 mit Wasser gespült.
Entlang der Oberfläche der Lochstrukturen wird ein leitfähiges Gebiet 3 erzeugt, das mit elektrisch aktivem Dotierstoff versehen ist. Als elektrisch aktiver Dotierstoff wird zum
Beispiel Phosphor mit einer Dotierstoffkonzentration zwischen 10^0 cm~3 Und 10^1 cm"3 oder Bor mit einer Dotierstoffkonzentration zwischen 10^0 cm~3 und 10^1 cm" verwendet. Dadurch weist das leitfähige Gebiet 3 eine elektrische Leitfähigkeit von etwa 10~3 cm auf. Es ist dadurch geeignet als Kondensatorelektrode .
Zur Herstellung des leitfähigen Gebietes 3 wird eine Gasphasendiffusion unter Verwendung von Phosphin oder Boran bei ei- ner Temperatur von 1400° Kelvin durchgeführt. Alternativ kann das Eindiffundieren des elektrisch aktiven Dotierstoffes auch durch Abscheidung einer entsprechend dotierten Silikatglasschicht und Ausdiffusion aus der Silikatglasschicht erfolgen. Diese Silikatglasschicht muß nach der Ausdiffusion wieder entfernt werden.
Auf der Oberfläche des leitfähigen Gebietes 3 werden anschließend eine dielektrische Schicht 4 und eine leitfähige Schicht 5 aufgebracht . Die dielektrische Schicht 4 wird vor- zugsweise durch kombinierte Erzeugung von Siθ2 und Si3N4 als Mehrfachschicht mit einer Schichtenfolge Siθ2/Si3N4 Siθ2 gebildet, da dieses Material eine für einen großflächigen Kondensator ausreichend geringe Defektdichte aufweist. Die dielektrische Schicht 4 wird als Mehrfachschicht mit einer Schichtenfolge Siθ2/Si3N4 Siθ2 mit Schichtdicken von zum Beispiel 5 nm Siθ2, 20nm Si3N4 und 5 nm Siθ2 erzeugt.
Die leitfähige Schicht 5 wird zum Beispiel aus n+-dotiertem Polysilizium gebildet. Sie wird in einer Schichtdicke von zum Beispiel 400 nm gebildet. Dadurch nimmt sie etwa 20 bis 50
Prozent des verwendbaren Durchmessers der Lochstruktur 2 ein. Zur Bildung der leitfähigen Schicht 5 wird in situ dotiertes Polysilizium abgeschieden oder undotiertes Polysilizium, das anschließend durch Diffusion dotiert wird.
Nachfolgend wird eine Hilfsschicht 6 gebildet, die unter ei- ner kompressiven mechanischen Spannung steht. Die Hilfsschicht 6 wird vorzugsweise durch thermische Oxidation bei zum Beispiel 900°C, 2000 Sekunden gebildet. Die Hilfsschicht 6 wird in einer Schichtdicke von 30 bis 250 nm, vorzugsweise 50 nm gebildet. Die Hilfsschicht 6 steht unter einer kompres- siven Spannung von etwa 10^ N/crn^ und kompensiert dadurch die durch die Dotierung im leitfähigen Gebiet 3 und gegebenenfalls die dielektrische Schicht 4 und die leitfähige Schicht
5 verursachte konkave Verbiegung des Siliziumsubstrats 1.
Zur Messung der Dicke der Hilfsschicht 6 wird üblicherweise ein n-dotiertes Referenzsubstrat verwendet, auf dessen ebener Oberfläche sich gleichzeitig eine Oxidschicht bildet. Da die Oxidationsrate an der Oberfläche der n+-dotierten leitfähigen Schicht 5 stark erhöht ist, ist die Dicke der Hilfsschicht 6 an der Oberfläche der leitfähigen Schicht 5 um einen Faktor 2 bis 4 dicker als die Dicke der Oxidschicht auf der ebenen Oberfläche des Referenzsubstrates. Die Dicke der Hilfsschicht
6 auf dem Referenzsubstrat beträgt typischerweise 10 bis 60 nm.
Alternativ wird die Hilfsschicht -6 aus undotiertem Polysilizium gebildet. In diesem Fall weist sie eine Dicke von 100 nm auf.
Anschließend wird der verbliebene Zwischenraum in den Lochstrukturen 2 durch Abscheidung einer Polysiliziu schicht 7 aufgefüllt. Die Polysiliziumschicht 7 wird in einer Schichtdicke von zum Beispiel 800 nm gebildet.
In dem Siliziumkondensator wirken die leitfähige Schicht 5 und das leitfähige Gebiet 3 als Kondensatorelektroden. Zur Bildung von Anschlüssen zu den Kondensatorelektroden ist es to t μ» μ>
Ul o Ul o Ul o Ul
ti IQ er >' cn er IS D. Di Mi •Ö Φ < D. er cn cn X H d IQ Di Ϊ ) N >• iQ D. Di ö D. φ
Φ Φ μ- er Ω μ- Φ μ- d- Φ μ- Φ μ- μ- •* Ω μ- 3 3 d Φ Φ d rr Φ d Φ Pi Φ ti
P> 3 |Q N er Φ 3 cn Ω er 3 3 ti Φ φ er μ- 0- ti ti 3 3 N O ti ti N cn Mi
Di Φ Φ Φ rr er ti cn Φ μ- IQ P> μ- Ml D. IQ d ti Ω d O μ- 3 3 Φ rr £ rr rr P) P) 3 d d Ω cn Φ Φ to X 3 i er er1 μ ti cn μ- cn cn Φ P) Φ ~ rr ^ d φ 3 cn er cn 3 μ- ~^ pi Z Z IQ 3 0 Z Φ Di μ- 3 Ω cn Ω μ- rr 3 μ- 0 Mi Ω tQ rr Ω 3 . d μ- μ- Φ 3 Ω μ- μ- Φ φ Φ rr er OJ μj Φ Di O μ- er D- er F Φ •d ti ti 3 rr P) er ti rr ti ti er er H μ- Z ü 3 P> 3 iQ D. P) i Φ ~j μ- 0 ö rr i Di μ- Φ tΛ cn D. Mi μj rr Φ μ- d Ω Z Φ μ- 0 C ) φ φ a Φ 3 » Ω Ω cn p) Mi rr 3 Ω rr i, μ-
Φ er Φ μ- Pi Ω D. cn μ- cn • er er rr er μ- cn er ti D. er Ω
^— P> rr rr rr ti cn μ- rr l_l. Φ D. cn t→ rr cn Φ P» Φ Φ X •-3 Φ d μ- μ- er
3 3 d Φ cn φ μ P) tu Ω cn O M rr d μ- Ω ti S Φ 3 ^ φ tQ *• μ- 3 ω ti rf^ Φ 3 3 < φ er μ- Ω μ- σi ti X er Φ o μ- μ- rr Φ
Ω er μ- a Φ μ- o x O ti Φ μ- rr 3 ^ d er φ Φ Mi X > cn d O 3 D. er Φ d Φ d >*1 μ- Ω Ω o 3 cn 3 μ- cn Φ X d 3 ti er \ Φ Ω ti er μ- er ti 3 ti 3 D. ü 3 er er 3 «• rr N rr P) er ti rr μ> Φ μ- X er Φ Φ Ω Φ
D. rr rr μ- Φ cn rr x Φ cn μ- ti Cd d μ- cn μ- < to Di Φ 3 ti Φ
D. S Φ Φ μ- φ D. P> D. μ- •0 d d 3 cn ti φ rr IQ O Φ cn Ml er O
P) Φ D. -^ ti μj rr cn d <; P> μ- P) 3 ? rr Φ ti Φ 3 φ N •~^ ti t μ- μ- er ti μ- Φ cn Φ N O ti Φ I ) d 3 cn rr Mi P> 3 rr er μ- μ- d X Pi- φ Φ iQ cn ti μ- < Φ iQ rr Ω 3 3 3 d d Φ d Φ φ rr φ ü ^ ►0 σ Mi Ω rr ti
Φ φ Φ Φ μ- Φ • cn er D. iQ d er ti ti Ω t a iQ I O N ti er Φ Mi cn er ti rr 3 rr < μ- cn 3 cn Φ 3 r ^ < rr ru s μj Φ Φ Φ cn μ- rr N Φ Φ Z Mi P> D. Φ φ Ό iQ rr 3 d < O Φ Φ Φ μ- μ- ^ 3 μ- P),
Φ d μ- Φ i- D. ti μ- ti ti Φ ri 3 D. Φ 1 μ- ti ω cn iQ D. OJ Ω * 3 rr ^ 3 er Φ X Φ er X O 3 p) to tQ μ- ti 3 D. ►-3 Mi Ω μ- D. Φ Φ er μ* Mi μ- D. μ- ti μ- μ- N er Φ er cn Φ d- Φ cn er Φ μ- ti 3 Φ rr w iIQ d iQ p) X Φ μ- Φ D. n ^ μ- μ- 3 μ- cn d μ- i Φ μ- φ er d 3 Φ O 3 μ- IQ Mi cn Φ d- Φ cn Φ μ- cn 3 Ω 3 N iQ μ- 3
. μ- μ- tQ er cn d cn cn ti ti ti rr μ- μ- rr rr r IQ μ- O rr φ Di Φ cn IQ cn Φ rr Mi 3 cn Φ Di ti σ N ti Φ D. μ- d er • μ- Φ ti
Ό Φ to Φ Ω Ü Φ cn IQ Ω cn 3 Ml Φ cn d φ μ- d ti Φ Ω O g Φ rr cn μ- 3 μ- er Ml μ- cn er P> d- rr ? 3 d ti er D. cn ti ö Mi rr μ-
Φ • 3 μ- μ- iQ Ω D. μ- cn Ω er N ti rr g er ^ rr Φ Ω er μ- i- Φ Φ cn Φ Ω pi- Φ er Φ Ω rr er ri d d d cn cn d μ- X ti rr P> Φ er 3 μ-
Ω s ti er Ω 3 μ- cn er P) Ml φ x μ O Ω li d μ-
Figure imgf000011_0001
μ- μ- cn μ- ω rr
D. er rr rr - Ω rr ti o d φ er μ- Z er μ- tΛ μ- er Ω er Φ |Q Mi d μ- cn S Φ er cn • μ- d Φ o μ- φ ω Mi On Pi er cn Φ rr pj- ti Ω Ω P) Ul D. rr μ- cn IQ 3 ti i er Ω ti P»- ω d cn rr D. a Φ er
Ω rr er cn Di p) μ- P> φ rή Φ μ- rr er rr d cn ti μ- Φ Φ μ- μ- er rr ? d Φ t ) cn μ- N d a φ ti φ Φ rr Φ ti Ω Ω cn ι ti ti cn iQ d- φ 3 cn N Z cn D. ti ti Di Φ er er Ω Mi Ω
3 rc O er Z φ
£ Ul cn D- Φ W μ- P> Z φ es Φ rr <V μ- 1 X μ- IQ er Φ 3
Φ cn Di " μ- ti d ti μ- 3 φ μ- Φ 0 Φ » μ- iQ Ω Φ μ- P> H- μ- μ- rr Z φ d Di Φ 3 μ- g ti ti P) 3 . Φ er Mi 3 rr d IQ Ω cn cn
P) Φ ti μ- μ- Φ cn cn N X cn cn *<; cn Mi P» rr d- μ- •d rr er φ Ω
H N Ω Φ rr rr d d Φ Ω :£ er X cn rr cn er er rr Φ rr rr er
H1 D. d er Mi < P> σ 3 rr d- μ- μ- μ- ti cn N cn ti μ- Mi N Ml μ- x φ D. i. Φ cn Φ • μ- ti cn -> μ- d Ω rr rr * 3 μ- p Ul ti Ω
0 3 D. P> μ- rr •i rr μ- Ω D. Ω Mi μ- er O • O Φ pi- φ
3 Φ 3 Φ μ- Mi Di ti 3 O er Φ er cn N er μ- * — . er er X ti Ω P) μ- rr rr 3 3 μ- μ- |Q φ Φ P> Φ ) rr 3 Φ cn μ- d Ω cn Φ s . er G) d N
P) P) cn Φ Φ cn Mi rr ti ω Φ 3 Ω d ti er μ- ti cn Φ Φ CÄ d Ul
X Ω μ- o X 3 rr φ cn 3 cn er § μ- rr Φ rr cn α P> μ- φ er er Φ rr er μ- X i μ- μ- ra μ- 1 Φ er P) Ω μ- d μ> ω ti Φ cn
Φ Mi μ- ti ti Ω iQ rr μ» 0 cn μ- Ω d- Ω ti σi Φ μ- er φ ti μ> TJ er tQ O o rr 0 μ- Φ d 1 3 rr 3 r Ω er rr » er μ- Φ μ- P) Φ Z μ- Ml 1 r • 3 P) φ μ- P). Φ 1 a 1 r Φ μ- >
IQ 1 μ- φ rr a μ- 3 μ- er φ 1 cn 1 1 1 1

Claims

Patentansprüche
1. Verfahren zur Herstellung mindestens eines Siliziumkondensators,
- bei dem in einer Hauptfläche (11) eines Siliziumsubstrates (1) eine Vielzahl von Lochstrukturen (2) erzeugt werden,
- bei dem entlang der Oberfläche der Lochstrukturen
(2) ein mit elektrisch aktivem Dotierstoff versehenes leitfähiges
Gebiet (3) erzeugt wird,
- bei dem auf der Oberfläche des leitfähigen Gebietes
(3) eine dielektrische Schicht (4) und eine leitfähige Schicht (5) aufgebracht werden, die die Lochstrukturen (2) nicht auffüllen,
- bei dem auf der Oberfläche der leitfähigen Schicht (5) eine Hilfsschicht (6) mit im wesentlichen konformer Kantenbedek- kung gebildet wird, die unter einer kompressiven mechanischen Spannung steht,
- bei dem die Lochstrukturen (2) aufgefüllt werden.
Figure imgf000012_0001
2. Verfahren nach Anspruch 1,
eine Spannung so angelegt wird, daß das Siliziumsubstrat (1) als Anode verschaltet wird,
- bei dem eine der Hauptfläche (11) gegenüberliegende Rück- seite des Siliziumsubstrates (1) während der elektrochemischen Ätzung beleuchtet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Lochstrukturen (2) mit Durchmessern im Bereich zwischen 0,5 μm und 10 um und mit Tiefen im Bereich zwischen 50 μm und 500 μm erzeugt werden, wobei die Lochstrukturen (2) ein Aspektverhältnis im Bereich zwischen 30 und 300 aufweisen.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die dielektrische Schicht (4) als Mehrfachschicht mit einer Schichtenfolge aus Siθ2 Si3N4 und Siθ2 gebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5,
- bei dem das leitfähige Gebiet (3) mit einer Dotierstoffkon- zentration zwischen 10^0 cm~ und 10^1 cm"3 Phosphor oder mit einer Dotierstoffkonzentration zwischen 10^0 cm~3 und 10^1 cm"3 Bor gebildet wird,
- bei dem die dielektrische Schicht (4) in einer Dicke zwischen 10 nm und 100 nm gebildet wird,
- bei dem die leitfähige Schicht (5) aus dotiertem Polysili- zium gebildet wird,
- bei dem die Hilfsschicht (6) durch thermische Oxidation aus Siθ2 in einer Schichtdicke zwischen 30 nm und 250 nm gebildet wird,
bei dem die Lochstrukturen (2) mit Polysilizium aufgefüllt werden .
7. Verfahren nach einem der Ansprüche 1 bis 5,
- bei dem das leitfähige Gebiet (3) mit einer Dotierstoffkon- zentration zwischen 10^0 c ~3 Und 10^1 cm~3 Phosphor oder mit einer Dotierstoffkonzentration zwischen 10^0 Cm~3 und lO^1 cm~3 Bor gebildet wird,
- bei dem die dielektrische Schicht in einer Dicke zwischen 10 nm und 100 nm gebildet wird,
- bei dem die leitfähige Schicht (5) aus dotiertem Polysilizium gebildet wird,
- bei dem die Hilfsschicht aus undotiertem Polysilizium mit einer Schichtdicke zwischen 50 nm und 200 nm gebildet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem zur Bildung eines elektrischen Anschlusses zu der leitfähigen Schicht (5) im Bereich der Hauptfläche (11) die Hilfsschicht (6) von der Oberfläche der leitfähigen Schicht (5) entfernt wird, während die Hilfsschicht (6) im Bereich der Lochstrukturen (2) an der Oberfläche der leitfähigen Schicht (5) verbleibt.
PCT/DE1998/000089 1997-01-21 1998-01-12 Verfahren zur herstellung eines siliziumkondensators WO1998032166A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/341,937 US6165835A (en) 1997-01-21 1998-01-12 Method for producing a silicon capacitor
JP53351598A JP2001508948A (ja) 1997-01-21 1998-01-12 シリコンキャパシタの製造方法
EP98905245A EP0963601A1 (de) 1997-01-21 1998-01-12 Verfahren zur herstellung eines siliziumkondensators

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19701935.8 1997-01-21
DE19701935A DE19701935C1 (de) 1997-01-21 1997-01-21 Verfahren zur Herstellung eines Siliziumkondensators

Publications (1)

Publication Number Publication Date
WO1998032166A1 true WO1998032166A1 (de) 1998-07-23

Family

ID=7817901

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/000089 WO1998032166A1 (de) 1997-01-21 1998-01-12 Verfahren zur herstellung eines siliziumkondensators

Country Status (7)

Country Link
US (1) US6165835A (de)
EP (1) EP0963601A1 (de)
JP (1) JP2001508948A (de)
KR (1) KR20000070287A (de)
DE (1) DE19701935C1 (de)
TW (1) TW370705B (de)
WO (1) WO1998032166A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911802B2 (en) 2007-04-06 2011-03-22 Ibiden Co., Ltd. Interposer, a method for manufacturing the same and an electronic circuit package

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10138759A1 (de) 2001-08-07 2003-03-06 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie Halbleiterbauelement, insbesondere Membransensor
DE102004063560B4 (de) * 2004-12-30 2009-01-29 Infineon Technologies Ag Kapazitive Struktur und Verfahren zur Herstellung einer kapazitiven Struktur
US7670931B2 (en) * 2007-05-15 2010-03-02 Novellus Systems, Inc. Methods for fabricating semiconductor structures with backside stress layers
US8487405B2 (en) 2011-02-17 2013-07-16 Maxim Integrated Products, Inc. Deep trench capacitor with conformally-deposited conductive layers having compressive stress
US11201155B2 (en) * 2018-12-14 2021-12-14 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor device and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2262186A (en) * 1991-12-04 1993-06-09 Philips Electronic Associated A capacitive structure for a semiconductor device
DE4428195C1 (de) * 1994-08-09 1995-04-20 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators
US5431766A (en) * 1993-05-12 1995-07-11 Georgia Tech Research Corporation System for the photoelectrochemical etching of silicon in an anhydrous environment
EP0709900A2 (de) * 1994-10-28 1996-05-01 International Business Machines Corporation Graben- und Kondensatorstrukturen aus porösem Silizium

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4125199C2 (de) * 1991-07-30 1994-04-28 Siemens Ag Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix
RU2082258C1 (ru) * 1991-08-14 1997-06-20 Сименс АГ Схемная структура с по меньшей мере одним конденсатором и способ ее изготовления
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
US5619061A (en) * 1993-07-27 1997-04-08 Texas Instruments Incorporated Micromechanical microwave switching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2262186A (en) * 1991-12-04 1993-06-09 Philips Electronic Associated A capacitive structure for a semiconductor device
US5431766A (en) * 1993-05-12 1995-07-11 Georgia Tech Research Corporation System for the photoelectrochemical etching of silicon in an anhydrous environment
DE4428195C1 (de) * 1994-08-09 1995-04-20 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators
EP0709900A2 (de) * 1994-10-28 1996-05-01 International Business Machines Corporation Graben- und Kondensatorstrukturen aus porösem Silizium

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LEHMANN V ET AL: "A novel capacitor technology based on porous silicon", THIN SOLID FILMS, vol. 276, no. 1, 15 April 1996 (1996-04-15), pages 138-142, XP004017980 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911802B2 (en) 2007-04-06 2011-03-22 Ibiden Co., Ltd. Interposer, a method for manufacturing the same and an electronic circuit package

Also Published As

Publication number Publication date
JP2001508948A (ja) 2001-07-03
EP0963601A1 (de) 1999-12-15
US6165835A (en) 2000-12-26
KR20000070287A (ko) 2000-11-25
TW370705B (en) 1999-09-21
DE19701935C1 (de) 1997-12-11

Similar Documents

Publication Publication Date Title
DE102006001493B4 (de) MEMS-Sensor und Verfahren zur Herstellung
DE102012003118B4 (de) Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen
DE19752968C1 (de) Speicherzellenanordnung und Verfahren zu deren Herstellung
DE69635953T2 (de) VERFAHREN ZUR HERSTELLUNG EINER Ta205 DIELEKTRISCHEN SCHICHT
DE69730377T2 (de) Permanente Halbleiterspeicherzelle und deren Herstellungsverfahren
DE10008580C2 (de) Halbleiterspeicher mit einem ferroelektrischen kapazitiven Element und Herstellverfahren für denselben
DE102017215381A1 (de) Doppelmembran-MEMS-Bauelement und Herstellungsverfahren für ein Doppelmembran-MEMS-Bauelement
DE10345394B4 (de) Verfahren zum Herstellen von Speicherzellen
DE4428195C1 (de) Verfahren zur Herstellung eines Siliziumkondensators
EP1958480A1 (de) Mikromechanische struktur zum empfang und/oder zur erzeugung von akustischen signalen, verfahren zur herstellung einer mikromechanischen struktur und verwendung einer mikromechanischen struktur
WO1999025026A1 (de) Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung
WO2007016924A1 (de) Halbleitersubstrat und verfahren zur herstellung
EP0963601A1 (de) Verfahren zur herstellung eines siliziumkondensators
DE102007018098A1 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben
WO2000012427A1 (de) Mikromechanisches bauelement und verfahren zu dessen herstellung
EP1114455B1 (de) Verfahren zum herstellen einer speicherzelle
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE4418430C1 (de) Verfahren zur Herstellung eines Siliziumkondensators
DE69707232T2 (de) Vakuumverschlossene Feldemissionselektronenquelle und ihr Herstellungsverfahren
DE102017204622B4 (de) Verfahren zum Herstellen eines Hybridkondensators und Hybridkondensator
DE102016217001B4 (de) Verfahren zum Ausbilden eines mikroelektromechanischen Bauelementes mit einer eine Lamellenstruktur haltenden Stützstruktur
DE102006057328A1 (de) Solarzelle mit Dielektrikumschichtenfolge, länglichen Kontaktregionen und quer dazu verlaufenden Metallkontakten sowie Herstellungsverfahren für diese
DE19620833A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE4325708C1 (de) Verfahren zur Herstellung einer elektrisch leitenden Spitze aus dotiertem Silizium mittels lokaler Molekularstrahlepitaxie und Anwendung des Verfahrens zur Herstellung von Bauelementen der Vakuumelektronik (Feldemissionskathoden)
WO2000072377A1 (de) Verfahren zur erzeugung eines vergrabenen kontakts einer speicherzellenanordnung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1998905245

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 1998 533515

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1019997006516

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09341937

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998905245

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997006516

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1019997006516

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1998905245

Country of ref document: EP