WO1997023048A1 - Verfahren zur taktsynchronisation - Google Patents

Verfahren zur taktsynchronisation Download PDF

Info

Publication number
WO1997023048A1
WO1997023048A1 PCT/DE1996/002392 DE9602392W WO9723048A1 WO 1997023048 A1 WO1997023048 A1 WO 1997023048A1 DE 9602392 W DE9602392 W DE 9602392W WO 9723048 A1 WO9723048 A1 WO 9723048A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
correction
voltage
vco
signal
Prior art date
Application number
PCT/DE1996/002392
Other languages
English (en)
French (fr)
Inventor
Klaus Geiger
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO1997023048A1 publication Critical patent/WO1997023048A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal

Definitions

  • the invention is based on the type as specified in independent claim 1.
  • PLL phase locking the oscillator
  • VCO voltage controlled crystal oscillator
  • VCOs without quartz are cheap, but must be provided with a large control range due to their large component scatter, which usually also causes large control vibrations and thus jitter amplitudes.
  • Appropriate measures could also be taken digitally (e.g. m an ASIC) reduce the necessary control range to such an extent that the jitter remains below the permitted limit values, but this in turn causes a great deal of effort.
  • the subject of the application with the features of claim 1 enables the use of an inexpensive oscillator in the phase-locked loop, the control range of which can be limited to such an extent that the jitter is significantly reduced.
  • FIG. 1 A block diagram for a circuit arrangement for implementing the invention
  • Figure 2 Pulse curves
  • FIG. 3 Voltage curves within the block diagram of Figure 1. Description of the embodiment
  • a voltage controlled oscillator VCO a frequency divider T, a phase comparator PK, a fine regulator FR, a
  • Low-pass filter Tf and a summation point S form a phase-locked loop for generating an external synchronous clock CLK in a digital communication system.
  • the voltage controlled oscillator VCO is shown as a voltage controlled LC oscillator. But it could also be an RC oscillator.
  • the frequency control via the control signal s on the input side takes place via a capacitance diode (not shown).
  • the phase comparator PK is of type B, that is to say edge-controlled. It receives a reference signal from a switch MUX; if the reference signal leads the VCO clock, it is too slow, therefore the phase comparator PK generates a control signal "UP”, as shown in the upper part of FIG. 2. If the reference signal Ref lags behind, the control signal "DOWN" is output, the pulse width of the corresponding control signal being proportional to the size of the phase error; the lower part of Figure 2 shows this case.
  • the fine controller FR generates a signal with three states, the mean value of which represents a measure of the phase deviation between the reference clock Ref and the VCO clock.
  • the three-state signal results from a combination of the "UP” and the "DOWN” signal of the phase comparator PK, according to the following conditions:
  • Fine controller FR outputs and HiZ identifies the third state of the three-state signal lying between states 0 and 1.
  • the control signal s (control voltage) for the VCO is not only obtained from the output signal of the phase comparator PK, as is customary in conventional phase locked loops (PLL), but is composed of two components.
  • the first component corresponds to the output signal of the phase comparator PK.
  • the second component is a DC voltage, the value of which depends on the fundamental deviation of the output clock frequency of the VCO from the ideal center frequency. Both components are weighted differently via the summation point S and given as a control signal ⁇ to the control input of the VCO.
  • the voltage referred to here as the second component (also referred to below as correction voltage K) is weighted much more strongly than the first component and is generated as follows:
  • the correction voltage K is set to its minimum value, the VCO is now running too slowly in any case.
  • the phase comparator PK emits a corresponding error signal. Now the correction voltage K As long as the phase comparator switches off the error signal, that is, until the frequency of the VCO approximately corresponds to the reference frequency Ref, which is generated by the office or locally by an existing crystal oscillator. This value of the correction voltage K will be set to its minimum value, the VCO is now running too slowly in any case.
  • the phase comparator PK emits a corresponding error signal. Now the correction voltage K As long as the phase comparator switches off the error signal, that is, until the frequency of the VCO approximately corresponds to the reference frequency Ref, which is generated by the office or locally by an existing crystal oscillator. This value of the correction voltage K will
  • phase comparator PK takes over the fine control.
  • the phase comparator PK is edge-controlled and supplies a signal whose pulse width corresponds to the phase shift between the reference signal Ref and the output signal of the VCO; the polarity indicates the direction of the shift.
  • the described method can be improved further by correcting the "frozen" value of the correction voltage K during operation if necessary. This is how it works:
  • the pulse width is the
  • the pulse width of the phase comparator also increases. This can now be evaluated digitally and can be used to correspondingly increase or decrease the correction voltage K when a limit value is reached (e.g. 75% of the period). This is achieved in that the flip-flop F2 is set at a pulse width> 75% at the UP output of the phase comparator PK. With the On the next edge of the 20 Hz cycle, a counter Z2 is incremented and F2 is reset at the same time.
  • correction signal K makes it possible to compensate for manufacturing tolerances of the components of the VCO, in particular by self-balancing the circuit after switching on the communication system and thus the circuit arrangement shown, that is to say during the initial synchronization phase.
  • the correction signal K is generated as follows:
  • the counter Z2 is set to 0 with a reset signal and determines the pulse width of the correction signal K.
  • a second counter ZI runs continuously with the system frequency f (here 16 MHz).
  • the blocks ZI, V and F1 thus form a pulse width modulator, the pulse width of which depends on the state of the counter Z2.
  • the main oscillator (not shown) for generating the reference frequency ClkO is already running. Since the correction signal K now has its minimum value, the VCO runs in any case too slowly, the phase comparator PK outputs the signal "UP".
  • the mentioned counter ZI begins to count up slowly (e.g. 25 Hz).
  • the pulse width of the correction signal K increases slowly until the phase comparator PK outputs "DOWN" for the first time, at which point a flip-flop F4 flips over and releases the fine control signal FEIN, so that now the Control loop of the phase locked loop (PLL) is closed.
  • the status of the counter Z2 is "frozen", the correction signal K has reached its setpoint.
  • the pulses from the phase comparator PK become ever wider.
  • the counter ZI is incremented or decremented. As a result, the correction signal changes in the desired direction, and the center frequency of the VCO approaches the setpoint again.
  • the correction signal which is still a digital signal at the output of a flip-flop F1 is smoothed, like the digital fine control signal FEIN, by a low-pass filter Tg or Tf, whereby the low-pass filter Tg for the correction signal K can have a substantially larger time constant than that for the fine control signal.
  • the analog signals obtained in this way arrive at the summation point S, specifically so weighted by upstream resistors that the correction signal K has a substantially greater influence (approx. Factor 30) on the sum signal s than the fine control signal.
  • the sum signal s controls the VCO.
  • the voltage curve at this point in the course of the initial synchronization is shown in FIG. 3 as a line rising from 0 volts.
  • O m which corresponds to the nominal frequency of the VCO and which is "frozen” after the counter Z2 has stopped
  • the usual control oscillations around the value U m result , which are generated by the phase-locked loop for fine control.
  • a monitoring circuit with a changeover switch MUX and a reference monitor U is provided for the supply of the reference signal Ref. As long as an external one Reference signal fR e f (from the ISDN office) is present, this controls the phase-locked loop. If the external reference fails for several periods, the reference monitoring U switches to the internal reference (from the main oscillator).

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Verfahren zur Taktsynchronisation mittels eines spannungsgesteuerten Oszillators (VCO) in einem Phasenregelkreis (VCO, T, PK, FR, Tf, S). Durch Zufügen einer anschwellenden Führungsgröße (Korrekturspannung K) wird während der Phase der Anfangssynchronisierung des Phasenregelkreises erreicht, daß dieser mit Sicherheit in seinen Fangbereich gelangt. Dort wird die Führungsgröße auf einen konstanten Wert festgehalten, und der Phasenregelkreis übernimmt die Feinregelung. Durch diesen automatischen Abgleich beim Hochlaufen der Frequenz des spannungsgesteuerten Oszillators (VCO) kann ein preiswerter Oszillator verwendet werden, dessen Bauteiltoleranzen durch den automatischen Abgleich ausgeglichen werden. Anwendung in digitalen Kommunikationsanlagen.

Description

Verfahren zur Taktsyτichromsation
Stand der Technik
Die Erfindung geht aus von der Gattung, wie im unabhängigen Anspruch 1 angegeben. Bekanntlich müssen in digitalen Kommunikationsanlagen die internen Datentakte auf die Taktrate der Datenströme der digitalen Amtsleitungen synchronisiert werden, weil sonst Bitverluste auftreten können. Diese Synchronisation wird normalerweise durch eine Phasenverriegelung des Oszillators (PLL) erreicht. Wegen des geringen erlaubten Jitters muß eine analoge PLL zur Synchronisation auf die Amtsleitungen benutzt werden, denn digitale PLLs haben einen systematisch bedingten Jitter, der für diese Anwendung meistens zu groß ist. Ein spannungsgesteuerter Quarzoszillator (VCXO) wäre hierfür die beste, aber auch bei weitem die teuerste Lösung. Normale spannungsgesteuerte Oszillatoren (VCOs) , also VCOs ohne Quarz sind zwar billig, müssen aber wegen ihrer großen Bauteilstreuungen mit einem großen Regelbereich versehen werden, was normalerweise auch große RegelSchwingungen und damit Jitteramplituden verursacht. Zwar könnte man durch entsprechende Maßnahmen auch auf digitale Weise (z. B. m einem ASIC) den nötigen Regelbereich soweit reduzieren, daß der Jitter unter den erlaubten Grenzwerten bleibt, jedoch verursacht dies wiederum einen hohen Aufwand.
Vorteile der Erfindung
Der Anmeldungsgegenstand mit den Merkmalen des Anspruchs 1 ermöglicht den Einsatz eines preiswerten Oszillators in dem Phasenregelkreis, dessen Regelbereich soweit eingeschränkt werden kann, daß sich dadurch der Jitter deutlich verringert .
Durch Zufügen einer anschwellenden Führungsgröße (Korrekturspannung K) wird während der Phase der Anfangssynchronisierung des Phasenregelkreises erreicht, daß dieser mit Sicherheit in seinen Fangbereich gelangt. Dort wird die Führungsgröße auf einen konstanten Wert festgehalten, und der Phasenregelkreis übernimmt die Feinregelung. Durch diesen automatischen Abgleich beim Hochlaufen der Frequenz des Spannungsgesteuerten Oszillators (VCO) kann ein preiswerter Oszillator verwendet werden, dessen Bauteiltoleranzen durch den automatischen Abgleich ausgeglichen werden.
Zeichnungen
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen gezeigt und in der nachfolgenden Beschreibung näher erläutert. Es ist dargestellt in Figur 1: Ein Blockschaltbild für eine Schaltungsanordnung zur Realisierung der Erfindung, Figur 2 : Impulsverläufe und
Figur 3 : Spannungsverläufe innerhalb des Blockschaltbildes nach Figur 1. Beschreibung des Ausführungsbeispiels
Ein spannungsgesteuerter Oszillator VCO, ein Frequenzteiler T, ein Phasenkomparator PK, ein Feinregler FR, ein
Tiefpaßfilter Tf und ein Summationspunkt S bilden einen Phasenregelkreis zur Erzeugung eines Amtssynchronentaktes CLK in einer digitalen Kommunikationsanlage.
Der spannungsgesteurte Oszillator VCO ist als spannungsgesteuerter LC-Oszillator dargeεtellt. Er könnte aber auch ein RC-Oszillator sein. Die Frequenzsteuerung über das eingangsseitige Steuersignal s erfolgt über eine nicht dargestellte Kapazitätsdiode.
Der Phasenkomparator PK ist vom Typ B, also flankengesteuert. Er erhält ein Referenzsignal von einem Umschalter MUX; wenn das Referenzsignal dem VCO-Takt voreilt, dann ist dieser zu langsam, daher erzeugt der Phasenkomparator PK ein Regelsignal "UP", wie im oberen Teil der Figur 2 dargestellt. Eilt daε Referenzsignal Ref nach, so wird das Regelsignal "DOWN" ausgegeben, wobei die Impulsbreite des entsprechenden Regelsignals der Größe des Phasenfehlers proportional ist; der untere Teil von Figur 2 zeigt diesen Fall.
Der Feinregler FR erzeugt ein Signal mit drei Zuständen, dessen Mittelwert ein Maß für die Phasenabweichung zwischen dem Referenztakt Ref und dem VCO-Takt darstellt. Das Drei- Zustands-Signal entsteht aus einer Verknüpfung des "UP"- und des "DOWN"-Signals des Phasenkomparators PK, und zwar nach folgenden Bedingungen:
"UP" "DOWN" "FEIN" 0 0 HiZ
0 1 0 1 0 1
1 1 HiZ
Dabei ist "FEIN" das Drei-Zustands-Signal, das der
Feinregler FR abgibt und HiZ kennzeichnet den zwischen den Zuständen 0 und 1 liegenden dritten Zustand des Drei- Zustands-Signals .
Das Steuersignal s (Steuerspannung) für den VCO wird nicht nur aus dem Ausgangssignal des Phasenkomparators PK gewonnen, wie dies bei konventionellen Phasenregelkreisen (PLL) üblich ist, sondern setzt sich aus zwei Komponenten zusammen. Die erste Komponente entspricht dem Ausgangssignal des Phasenkomparators PK. Die zweite Komponente iεt eine Gleichspannung, deren Wert von der grundsätzlichen Abweichung der Ausgangstaktfrequenz deε VCO von der idealen Mittenfrequenz abhängt. Beide Komponenten werden unterschiedlich gewichtet über den Summationspunkt S addiert und als Steuersignal ε an den Steuereingang deε VCO gegeben. Die hier als zweite Komponente bezeichnete Spannung (im folgenden auch als Korrekturspannung K bezeichnet) ist wesentlich stärker gewichtet als die erste Komponente und wird folgendermaßen erzeugt :
Nach dem Einschalten der digitalen Kommunikationsanlage wird die Korrekturspannung K auf ihren minimalen Wert gesetzt, der VCO läuft nun auf jeden Fall zu langsam. Der Phasenkomparator PK gibt ein entεprechendes Fehlersignal ab. Nun wird in kleinen Schritten die Korrekturspannung K εolange erhöht, biε der Phaεenkomparator das Fehlersignal abschaltet, das heißt, bis die Frequenz des VCO annähernd der Referenzfreqenz Ref entspricht, die vom Amt oder lokal durch einen ohnehin vorhandenen Quarzoszillator erzeugt wird. Dieser Wert der Korrekturspannung K wird
"eingefroren". Ab diesem Zeitpunkt übernimmt der Phasenkomparator PK die Feinregelung.
Der Phasenkomparator PK ist flankengesteuert und liefert ein Signal, dessen Pulsbreite der Phasenverschiebung zwischen dem Referenzsignal Ref und dem Ausgangssignal des VCO entspricht; die Polarität kennzeichnet die Richtung der Verschiebung.
Das beschriebene Verfahren kann noch verbessert werden, indem man den "eingefrorenen" Wert der Korrekturspannung K während des Betriebes bei Bedarf korrigiert. Das läuft fo1gendermaßen ab:
Wie oben beschrieben, ist die Impulsbreite des
Ausgangssignals am Phasenkomparator proportional zur Phasendifferenz. Der integrierte Mittelwert dieses Signales bestimmt wie bei jedem Phasenregelkreis (PLL) die Verstimmung des VCO und ist somit ein Maß für die Abweichung der mittleren Frequenz des VCO von der Referenzfrequenz.
Wird nun diese Verstimmung immer größer (z. B. wegen Temperaturveränderungen) , so wird auch die Impulsbreite des Phasenkomparators größer. Diese kann nun digital ausgewertet und bei Erreichen eines Grenzwertes (z. B. 75% der Periode) zu einer entsprechenden Erhöhung oder Verringerung der Korrekturspannung K benutzt werden. Dies wird dadurch erreicht, daß bei einer Pulsbreite >75% am UP-Ausgang des Phasenkomparators PK das Flip-Flop F2 gesetzt wird. Mit der nächsten Flanke des 20 Hz-Taktes wird ein Zähler Z2 inkrementiert ud gleichzeitig F2 zurückgesetzt.
Bei 75% am Down-Ausgang von PK geschieht das Gleiche mit F3 ; der Zähler Z2 wird dekrementiert. Dadurch verändert sich die mittlere Frequenz des VCO, und die Phasenabweichung ist wieder im erlaubten Bereich.
Die Einführung des Korrektursignals K gestattet es, Fertigungstoleranzen der Bauteile des VCO auszugleichen, und zwar insbesondere durch einen Selbstabgleich der Schaltung nach Einschalten der Kommunikationsanlage und damit der dargestellten Schaltungsanordnung, also während der Phase der Anfangssynchronisation.
Das Korrekturεignal K wird folgendermaßen erzeugt:
Während der Initialiεierung der Schaltungεanordnung wird mit einem Reset-Signal der Zähler Z2 auf 0 gesetzt, der die Impulsbreite des Korrektursignals K bestimmt. Ein zweiter Zähler ZI läuft ständig mit der Systemfrequenz f (hier 16 MHz) durch. Ein Vergleicher V vergleicht die Zählerstände von ZI und Z2 und setzt bei Z1=Z2 ein Flip-Flop Fl zurück, welches bei Z1=0 gesetzt wird. Die Blöcke ZI, V und Fl bilden somit einen Pulsbreitenmodulator, desεen Pulsbreite vom Stand des Zählers Z2 abhängt. Der nicht dargestellte Hauptoεzillator zur Erzeugung der Referenzfrequenz ClkO läuft bereits. Da das Korrekturεignal K nun seinen minimalen Wert hat, läuft der VCO auf jeden Fall zu langsam, der Phasenkomparator PK gibt das Signal "UP" ab. Nun beginnt der erwähnte Zähler ZI langsam (z. B. 25 Hz) hochzuzählen. Die Impulsbreite des Korrektursignals K nimmt langsam zu, solange bis der Phasenkomparator PK zum ersten Mal "DOWN"" ausgibt. In diesem Moment kippt ein Flip-Flop F4 und gibt das Feinregler-Signal FEIN frei, εo daß nun die Regelεchleife des Phasenregelkreiεeε (PLL) geschlossen wird. Außerdem wird der Stand des Zählers Z2 "eingefroren", das Korrektursignal K hat εeinen Sollwert erreicht.
Läuft während des Betriebes die Mittenfrequenz des VCO langsam weg (z. B. durch Temperaturveränderungen), werden die Impulse aus dem Phasenkomparator PK immer breiter. Bei Erreichen des Grenzwerteε von 75% der Periode wird der Zähler ZI um eins incrementiert oder decrementiert . Dadurch ändert sich das Korrekturεignal in der gewünschten Richtung, und die Mittenfrequenz des VCO nähert sich wieder dem Sollwert .
Das Korrektursignal, das am Auεgang eineε Flip-Flop Fl immer noch ein Digitalsignal ist, wird ebenso wie das digitale Feinreglersignal FEIN durch einen Tiefpaß Tg bzw. Tf geglättet, wobei der Tiefpaß Tg für das Korrektursignal K eine wesentlich größere Zeitkonstante haben kann als der für das Feinregelsignal. Die so gewonnenen Analogεignale gelangen auf den Summationspunkt S, und zwar so gewichtet durch vorgeschaltete Widerstände, daß daε Korrektursignal K einen wesentlich größeren Einfluß (ca. Faktor 30) auf daε Summensignal s hat als daε Feinregelεignal .
Daε Summensignal s steuert den VCO. Den Spannungεverlauf an dieεem Punkt im Verlauf der Anfangεεynchroniεation zeigt Figur 3 alε von 0 Volt ansteigende Linie. Nach Erreichen der Spannung Om , die der Sollfrequenz des VCO entspricht und die nach Anhalten des Zählers Z2 "eingefroren" wird, ergeben sich die üblichen RegelSchwingungen um den Wert Um, die durch den Phasenregelkreis zur Feinregelung erzeugt werden.
Für die Zuführung des Referenzsignaleε Ref ist eine Überwachungsscha1tung vorgesehen mit einem Umschalter MUX und einer Referenzüberwachung U. Solange ein externes Referenzsignal fRef (vom ISDN-Amt) vorliegt, steuert dieses den Phasenregelkreis. Fällt die externe Referenz für mehrere Perioden aus, schaltet die Referenzüberwachung U auf die interne Referenz (vom Hauptoszillator) um.

Claims

Ansprüche
1. Verfahren zur TaktSynchronisation mittels eines spannungsgesteuerten Oszillatorε in einem Phasenregelkreis, dadurch gekennzeichnet, daß während der Anfangssynchronisierung des Phasenregelkreises ein automatischer Abgleich zwischen der Referenzfrequenz und der Sollfrequenz des Oszillators bei Hochlaufen seiner Frequenz vorgenommen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auch nach der Anfangssynchronisation bei Bedarf der automatischer Abgleich durchgeführt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der automatische Abgleich durch die Ξummation der im Phaεenregelkreis erzeugten Regelgröße mit einer einmal ermittelten und bei Bedarf immer wieder angepaßten Korrekturgröße (K) erfolgt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Korrekturgröße (K) auf digitalen Weg ermittelt und gespeichert und anschließend durch einen Digital-Analog- Wandler (Tg) in eine analoge Korrekturspannung (K) oder einen analogen Korrekturstrom umgewandelt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Korrekturspannung oder der Korrekturstrom durch einen Pulsbreiten-Modulator erzeugt wird.
6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß während des Betriebes die Korrekturgröße (K) verändert wird, wenn die Regelgröße (s) im Phasenregelkreis einen bestimmten Grenzwert über- bzw. unterschreitet.
PCT/DE1996/002392 1995-12-20 1996-12-12 Verfahren zur taktsynchronisation WO1997023048A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19547609.3 1995-12-20
DE1995147609 DE19547609A1 (de) 1995-12-20 1995-12-20 Verfahren zur Taktsynchronisation

Publications (1)

Publication Number Publication Date
WO1997023048A1 true WO1997023048A1 (de) 1997-06-26

Family

ID=7780675

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1996/002392 WO1997023048A1 (de) 1995-12-20 1996-12-12 Verfahren zur taktsynchronisation

Country Status (2)

Country Link
DE (1) DE19547609A1 (de)
WO (1) WO1997023048A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0838900A1 (de) * 1996-10-25 1998-04-29 Siemens Aktiengesellschaft Phasenregelschleife mit Frequenzregelung als Fanghilfe

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874863A (en) * 1997-11-19 1999-02-23 Microchip Technology Incorporated Phase locked loop with fast start-up circuitry
US6292507B1 (en) * 1999-09-01 2001-09-18 Lexmark International, Inc. Method and apparatus for compensating a spread spectrum clock generator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272729A (en) * 1979-05-10 1981-06-09 Harris Corporation Automatic pretuning of a voltage controlled oscillator in a frequency synthesizer using successive approximation
EP0402113A2 (de) * 1989-06-07 1990-12-12 International Business Machines Corporation Frequenzsteuerschaltung für VCO
GB2242796A (en) * 1990-04-06 1991-10-09 Samsung Electronics Co Ltd Automatic frequency synchronizer
US5363419A (en) * 1992-04-24 1994-11-08 Advanced Micro Devices, Inc. Dual phase-locked-loop having forced mid range fine control zero at handover

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272729A (en) * 1979-05-10 1981-06-09 Harris Corporation Automatic pretuning of a voltage controlled oscillator in a frequency synthesizer using successive approximation
EP0402113A2 (de) * 1989-06-07 1990-12-12 International Business Machines Corporation Frequenzsteuerschaltung für VCO
GB2242796A (en) * 1990-04-06 1991-10-09 Samsung Electronics Co Ltd Automatic frequency synchronizer
US5363419A (en) * 1992-04-24 1994-11-08 Advanced Micro Devices, Inc. Dual phase-locked-loop having forced mid range fine control zero at handover

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0838900A1 (de) * 1996-10-25 1998-04-29 Siemens Aktiengesellschaft Phasenregelschleife mit Frequenzregelung als Fanghilfe

Also Published As

Publication number Publication date
DE19547609A1 (de) 1997-06-26

Similar Documents

Publication Publication Date Title
DE69325685T2 (de) Phasenregelkreissystem mit Kompensierung der Änderungen der datenflankenabhängigen Schleifenverstärkung
DE69828239T2 (de) Selbstkalibrierender Phasenregelkreis
EP0347737B1 (de) Verfahren zur Synchronisation eines Taktgenerators, insbesondere Taktgenerators einer digitalen Fernsprechvermittlungsstelle
DE2925583A1 (de) Phasenkopplungsschleifen-motorantriebssystem
DE3587141T2 (de) Zentrierschaltung eines spannungsgesteuerten oszillators.
DE3210279C2 (de) Horizontale Abtastfrequenz-Multiplizierschaltung mit einem Phasenregelkreis
DE2428495A1 (de) Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren
DE69300291T2 (de) Frequenzregelschleife.
DE3333019A1 (de) Synchronisierschaltung
EP0410029B1 (de) Schaltungsanordnung zur Nachlaufsynchronisation
DE69123473T2 (de) Schaltungsanordnung zum Ableiten eines Bitsynchronisierungssignals mittels Rahmensynchronisation
DE69500243T2 (de) Phasenvergleicher für ein digitales Signal und ein Taktsignal, und entsprechender Phasenregelkreis
DE69213499T2 (de) Synthesizer mit einem Phasenregelkreis für die Verwendung in einem Zeitmultiplexkommunikationssystem
DE69332333T2 (de) Synchronisierungsschaltung
DE2751021C3 (de) Synchronisierschaltung für eine Oszillatorschaltung
DE19709770B4 (de) Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist
EP1216509B1 (de) Schaltungsanordnung zum erzeugen eines zu referenztaktsignalen frequenzsynchronen taktsignals
DE1959162C3 (de) Stufenweise nach einem Frequenzraster einstellbarer Frequenzgenerator
EP0203208A1 (de) Frequenzsyntheseschaltung zur Erzeugung eines analogen Signals mit digital in Stufen einstellbarer Frequenz
DE3805112A1 (de) Taktsignalerzeugungsschaltung fuer fernsehempfaenger
DE69123653T2 (de) Anordnung zum Beibehalten der Frequenz eines Oszillators innerhalb eines vorbestimmten Frequenzbereiches
WO1997023048A1 (de) Verfahren zur taktsynchronisation
EP0353616A1 (de) Verfahren zur Synchronisation eines Taktes auf störbehaftete Referenztakte
EP1032133A1 (de) Phasenregelkreis mit geringem Phasenfehler
DE19830260A1 (de) Taktgenerator und Synchronisierungsverfahren

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CZ HU PL SK

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase