WO1997003462A1 - Verfahren zur herstellung einer integrierten cmos-schaltung - Google Patents

Verfahren zur herstellung einer integrierten cmos-schaltung Download PDF

Info

Publication number
WO1997003462A1
WO1997003462A1 PCT/DE1996/001202 DE9601202W WO9703462A1 WO 1997003462 A1 WO1997003462 A1 WO 1997003462A1 DE 9601202 W DE9601202 W DE 9601202W WO 9703462 A1 WO9703462 A1 WO 9703462A1
Authority
WO
WIPO (PCT)
Prior art keywords
channel mos
mos transistor
doped
gate
polysilicon layer
Prior art date
Application number
PCT/DE1996/001202
Other languages
English (en)
French (fr)
Inventor
Udo Schwalke
Martin Kerber
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to DE59608080T priority Critical patent/DE59608080D1/de
Priority to EP96921893A priority patent/EP0838088B1/de
Priority to JP50540597A priority patent/JP3459262B2/ja
Priority to US08/983,263 priority patent/US5882965A/en
Publication of WO1997003462A1 publication Critical patent/WO1997003462A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Definitions

  • CMOS logic circuits for example in inverters, both n-channel MOS transistors and p-channel MOS transistors are used. Electrical connections between gate electrodes of p-channel MOS transistors and n-channel MOS transistors are often realized in a gate plane which is formed by structuring a layer and which, in addition to the gate electrodes, comprises connecting elements between the gate electrodes. In many cases, the gate electrodes and the connecting elements between the gate electrodes are implemented as a continuous gate line. In CMOS circuits that are operated with a supply voltage of 5 volts, the gate level is usually made of n + -doped polysilicon or polycide.
  • CMOS circuits for low-voltage / low-power applications which are operated with a supply voltage of ⁇ 3 volts
  • the MOS transistors are optimized so that they use voltages of less than 0.5 volts at a low level Have leakage currents.
  • the associated high demands on the short-channel behavior of the MOS transistors are met by using a dual work function gate technology with optimized gate work function.
  • Dual work function gate technology is understood to mean the fact that the gate electrode of the n-channel MOS transistors is n + -doped and the gate electrode of the p-channel MOS transistors is p + -doped.
  • the gate electrodes for the n-channel MOS transistors and the p-channel MOS transistors there is a risk of a lateral dopant diff in a gate level with a continuous gate line that connects differently doped gate electrodes ⁇ fusion (see for example LC Parrillo, IEDM '85, p 398).
  • the electrical properties for example the threshold voltage V t h / of the MOS transistors, essentially depend on the gate doping. Lateral dopant diffusion leads to a change in gate doping and thus to undesired, uncontrollable parameter shifts. In extreme cases, the gate electrodes may be redoped and the components may fail completely.
  • n + -doped regions and p + -doped regions have to adjoin one another directly in view of a low path resistance, since otherwise a space charge zone is formed.
  • the invention is based on the problem of specifying an improved method for producing an integrated CMOS circuit using dual workfunction gate technology, in which the lateral dopant diffusion is suppressed and which can be carried out with a reduced process outlay compared to the known solutions.
  • a polysilicon layer with a grain size is generated to form the gate plane such that the average grain diameter in the polysilicon layer is larger than the minimum extent in the gate plane.
  • the invention makes use of the knowledge that the lateral dopant diffusion in the gate plane is mainly caused by grain boundary diffusion in the polycrystalline silicon. This grain boundary diffusion is extremely fast.
  • the on-board diffusion in monocrystalline silicon is, for example, a factor of 100 to 1000 less than along the silicon limits in polycrystalline silicon.
  • the grain boundary density in the area of the minimum dimensions in the polysilicon layer is drastically reduced in the method according to the invention.
  • the diffusion takes place only in the silicon grains with a diffusion rate similar to that in monocrystalline silicon.
  • the polysilicon layer is preferably produced by depositing an amorphous silicon layer and subsequent solid phase crystallization, as is known, for example, from S. Takenaka et al, SSDM '90, p 955.
  • the minimum dimension can be, for example, the web width of the connection between two gate electrodes. Another improvement in terms of lateral suppression. Doping diffusion is achieved through a design measure in the gate level.
  • a constriction is created in the connection between gate electrodes of n-channel or p-channel MOS transistors.
  • the width of the connection in the area of the constriction is smaller than outside it and smaller than the average grain diameter of the polysilicon layer.
  • the constriction is preferably in the area in which n + -doped polysilicon adjoins p + -doped polysilicon.
  • the invention makes use of the fact that the diffusion in the silicon grains takes place corresponding to the diffusion in monocrystalline silicon and is therefore reduced by orders of magnitude in comparison to the diffusion across grain boundaries. Since the average grain size of the polysilicon layer is larger than the smallest dimension in the gate plane, the diffusion at this point of the smallest dimension can only take place in the silicon grains, since there is no grain boundary here.
  • the integrated CMOS circuit is preferably implemented in a semiconductor substrate which comprises monocrystalline silicon at least in the region of the CMOS circuit.
  • the semiconductor substrate can be both a monocrystalline silicon wafer and a monocrystalline silicon layer of an SOI substrate.
  • Isolation structures for defining the active regions for the n-channel MOS transistor and the p-channel MOS transistor are formed in the semiconductor substrate. With respect to common logic processes, these isolation structures are formed in a LOCOS method. However, the insulation structures can also be formed in a different way, for example by means of a trench filled with insulating material.
  • FIG. 1 shows a substrate with isolation structures for defining active regions for an n-channel MOS transistor and a p-channel MOS transistor after the formation of appropriately doped wells.
  • FIG. 2 shows the substrate after formation of a gate oxide and deposition of an amorphous silicon layer.
  • FIG. 3 shows the substrate after formation of a polysilicon layer by crystallization of the amorphous silicon layer.
  • FIG. 4 shows a plan view of the substrate after the formation of a gate plane by structuring the polysilicon layer.
  • V-V, VI-VI, VII-VII, IX-IX, XI-XI denotes the section through the semiconductor substrate shown in FIGS. 5, 6, 7, 9 and 11 respectively.
  • VIII-VIII, X-X and XII-XII denote the section shown in FIGS. 8, 10 and 12, respectively.
  • FIG. 5 shows a section through the semiconductor substrate after the structuring of the polysilicon layer and the gate oxide.
  • FIG. 6 shows the section through the semiconductor substrate after the formation of spacers and reoxidation.
  • FIG. 7 and FIG. 8 show mutually perpendicular sections through the semiconductor substrate after a p
  • FIG. 9 and FIG. 10 show mutually perpendicular sections through the semiconductor substrate after an n-ion implantation.
  • FIG. 11 and FIG. 12 show sections perpendicular to one another through the semiconductor substrate after the completion of an n-channel MOS transistor and a p-channel MOS transistor.
  • field oxide regions 2 are generated, for example in a LOCOS process, which have an active region 4a for a p-channel MOS transistor and an active region 4b for an n-channel Define MOS transistor (see Figure 1).
  • An n-doped well 3a is produced in the active region 4a for the p-channel MOS transistor.
  • a p-doped well 3b is produced in the active region 4b for the n-channel MOS transistor.
  • the field oxide regions 2 and the wells 3a, 3b are produced according to process steps customary in CMOS technology.
  • a dopant concentration of, for example, 1 ⁇ IO 17 P / cm 3 is set in the n-doped well 3a, and a dopant concentration of, for example, 1 ⁇ 10 17 B / cm 3 is set in the p-doped well 3b.
  • Gate oxide 5 grow to a thickness of, for example, 3 to 10 nm (see FIG. 2).
  • An amorphous silicon layer 6a is then deposited over the entire surface.
  • the amorphous silicon layer 6a is deposited, for example, in a low-temperature deposition at a temperature below 500 ° C., preferably in the range from 0.1 to 10 torr, with disilane (Si 2 H 5 ). In comparison to an SiH 4 process, this low-temperature deposition process has the advantage that the amorphous silicon layer 6a exhibits improved crystallization behavior.
  • the amorphous silicon layer 6a is undoped or lightly doped with a dopant concentration below 5 ⁇ 10 19 cm 3 in a layer thickness of 50 to 500 nm.
  • the amorphous silicon layer 6a is then converted into a polysilicon layer 6b by crystallization at low temperature, preferably between 600 and 800 ° C. (see FIG. 3).
  • the polycrystalline silicon layer 6b consists of large-grain polysilicon with an average grain size ⁇ L>preferably> 200 nm.
  • the average grain size ⁇ L> can be set via the tempering conditions, that is to say the temperature and duration of the crystallization. With the following annealing conditions 600 ° C, 8 hours, an average grain size of several ⁇ m can be achieved.
  • the polysilicon layer 6b is structured using a photolithographically produced mask and an etching technique, for example by anisotropic etching with HBr / Cl 2 gas.
  • a gate level 6c which, in addition to undoped gate electrodes 7 for the p-channel MOS transistor and the n-channel MOS transistor, comprises a connection 70 between the two gate electrodes 7.
  • the connection 70 comprises a constriction 89 at which the width of the connection 70 is reduced.
  • the width 8 is, for example, 250 nm, outside the constriction 89, the width of the connection 70 corresponds to the width 7a, 7b of the gate electrodes 7, which is equal to the gate length of the p-channel MOS transistor or of the n-channel MOS transistor (see FIG. 4).
  • the width 8 of the constriction 89 is set to be smaller, preferably substantially smaller, than the average grain size ⁇ L>.
  • the length 9 of the constriction 89 is set larger than the average grain size ⁇ L> of the polysilicon. In this way it is ensured that in the area of the constriction 89 a lateral dopant diffusion occurs practically only in the silicon grains.
  • the width 8 and the length 9 of the constriction 89 are set depending on the polysilicon grain size, the thermal budget and on design and lithography boundary conditions. With an average grain size ⁇ L> of 400 nm, for example, the width is 8 play 250 nm, the length 9 800 nm and the gate length 7a, 7b for example 1 ⁇ m.
  • a photoresist mask 12 which covers the active region 4b for the n-channel MOS transistor is then produced using photolithographic process steps (see FIG. 7).
  • the photoresist mask 12 extends to the adjacent field oxide regions 2.
  • the photoresist mask 12 extends to the area of the constriction 89 (see FIG. 8).
  • an ion implantation 13 with boron or BF 2 with a dose of, for example, 5 ⁇ 10 15 at / cm 2 and an energy of, for example, 15 or 40 keV By means of an ion implantation 13 with boron or BF 2 with a dose of, for example, 5 ⁇ 10 15 at / cm 2 and an energy of, for example, 15 or 40 keV, a p + -doped gate electrode 14 and p-doped source / Drain regions 15a are generated for the p-channel MOS transistor.
  • the part of the compound 70 uncovered by the photoresist mask 12 is p + doped.
  • a photoresist mask 16 is produced which covers the area for the p-channel MOS transistor (see FIG. 9).
  • the photoresist mask 16 extends in the area of the connection 70 to the narrow point 89 (see FIG. 10).
  • An n + -doped gate electrode 18a and n-doped source / drain regions 19a are formed by an implantation 17 with arsenic or phosphorus with a dose of 5 x IO 15 at / cm 2 and an energy of 60 or 120 keV.
  • the part of the connection 70 and the constriction 89, which is not covered by the photoresist mask 16 is n + doped.
  • the photoresist mask 16 is then removed
  • the implanted dopant is electrically activated by annealing the substrate 1.
  • p-doped source / drain diffusion regions 15b and n-doped source / drain diffusion regions 19b are formed.
  • a p-doped gate 14b for the p-channel MOS transistor and an n-doped gate 18b for the n-channel MOS transistor are formed (see FIG. 11 and FIG. 12).
  • the thermal Si0 2 layer 11 is removed wet-chemically, for example with HF / HN0 3 .
  • a metallic conductor 20 is then selectively applied to exposed silicon areas, that is to say to the surface of the n- or p-doped source / drain diffusion regions 15b, 19b and to the n- or p-doped gate 18b, 14b.
  • the metallic conductor 20 can be
  • Example are formed from TiSi 2 in a salicide process.
  • the metallic conductor 20 can also be applied by selective deposition of tungsten in a CVD process.
  • the metallic conductor 20 also extends over the connection 70 with the constriction 89. In the region of the constriction 89, n + -doped and p + -doped regions of the connection 70 adjoin one another.
  • the metallic conductor 20 extends over this boundary and connects the n + -doped regions of the connection 70 with the p + -doped regions.
  • the p + -doped gate 14b is connected to the n + -doped gate 18b.
  • the structure represents an inverter.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Bei der Herstellung einer Dual-Workfunction-CMOS-Schaltung wird zur Bildung der Gateebene eine Polysiliziumschicht erzeugt, deren mittlerer Korndurchmesser größer als die minimale Ausdehnung in der Gateebene ist, um die laterale Dotierstoffdiffusion zu unterdrücken. Insbesondere wird in der Gateebene eine Engstelle erzeugt, deren Weite kleiner als der mittlere Korndurchmesser ist.

Description

Beschreibung
Verfahren zur Herstellung einer integrierten CMOS-Schaltung
In CMOS-Logikschaltungen, zum Beispiel in Invertern, werden sowohl n-Kanal-MOS-Transistoren als auch p-Kanal-MOS- Transistoren eingesetzt. Elektrische Verbindungen zwischen Gateelektroden von p-Kanal-MOS-Transitoren und n-Kanal-MOS- Transistoren werden dabei vielfach in einer Gateebene reali¬ siert, die durch Strukturierung einer Schicht gebildet wird und die neben den Gateelektroden Verbindungselemente zwischen den Gateelektroden umfaßt. Vielfach sind die Gateelektrcden und die Verbindungselemente zwischen den Gateelektroden als durchgehende Gateleitung realisiert. In CMOS-Schaltungen, die mit einer VersorgungsSpannung von 5 Volt betrieben werden, wird die Gateebene meist aus n+-dotiertem Polysilizium oder Polyzid realisiert.
In CMOS-Schaltungen für Low-Voltage/Low-Power-Anwendungen, die mit einer Versorgungsspannung von < 3 Volt betrieben wer¬ den, werden die MOS-Transistoren so optimiert, daß sie Ein¬ satzSpannungen iVchl < 0,5 Volt bei gleichzeitig niedrigen Leckströmen aufweisen. Die damit verbundenen hohen Anforde- rungen an das Kurzkanalverhalten der MOS-Transistoren werden durch Einsatz einer Dual-Workfunction-Gate-Technologie mit optimierter Gateaustrittsarbeit erfüllt. Unter Dual- Workfunction-Gate-Technologie wird die Tatsache verstanden, daß die Gateelektrode der n-Kanal-MOS-Transistoren n+-dotiert und die Gateelektrode der p-Kanal-MOS-Transistoren p+-dotiert ist. Wegen dieser unterschiedlichen Dotierung in den Ga¬ teelektroden für die n-Kanal-MOS-Transistoren und die p- Kanal-MOS-Transistoren besteht bei einer Gateebene mit durch¬ gehender Gateleitung, die unterschiedlich dotierte Gateelek- troden verbindet, die Gefahr einer lateralen Dotierstoffdif¬ fusion (siehe zum Beispiel L. C. Parrillo, IEDM '85, p 398) . Die elektrischen Eigenschaften, zum Beispiel die Schwellen¬ spannung Vth/ der MOS-Transistoren hängen im wesentlichen von der Gatedotierung ab. Eine laterale Dotierstoffdiffusion führt zu einer Veränderung der Gatedotierung und damit zu un- erwünschten, nicht beherrschbaren Parameterverschiebungen. Im Extremfall kann es dabei zur Umdotierung der Gateelektroden und damit zum Totalausfall der Bauelemente kommen. Ferner müssen in der Verbindung zwischen n+-dotierten Gateelektroden und p+-dotierten Gateelektroden im Hinblick auf einen niedri- gen Bahnwiderstand n+-dotierte Gebiete und p+-dotierte Gebie¬ te unmittelbar aneinander angrenzen, da sich andernfalls eine Raumladungszone ausbildet.
Zur Unterdrückung der lateralen Dotierstoffdiffusion in der Dual-Workfunction-Gate-Technologie ist vorgeschlagen worden (siehe zum Beispiel D. C. H. Yu et al, Int. J. High Speed Electronics and Systems, Vol. 5, p 135, 1994), in der Gatee¬ bene keine durchgehenden Verbindungen aus Polysilizium zwi¬ schen unterschiedlich dotierten Gateelektroden einzusetzen. Stattdessen wird die Gateleitung aus Polysilizium aufgetrennt und über eine Metallbrücke zum Beispiel aus Aluminium elek¬ trisch leitend verbunden. Alternativ wird nach dem Auftrennen der Gateleitung ein geeigneter metallischer Leiter (TiN, W, WSi2) abgeschieden und strukturiert. Diese Lösung ist aufwen- dig und erfordert zum Teil zusätzlichen Platzbedarf für Kon¬ taktierung und Metallisierung.
Ferner wurde vorgeschlagen (siehe C. Y. Wong et al, IEDM '88, p 238) , die laterale Dotierstoffdiffusion in der Dual- Workfunction-Gate-Technologie durch eine Reduzierung der thermischen Belastung zu minimieren. Dieses führt jedoch zu einem engen Prozeßfenster, zum Beispiel bei der Dotierstoff¬ aktivierung in der Gateelektrode und beim Planarisierungs- Reflow. Darüber hinaus hat dieser Lösungsvorschlag bisher nur zu unbefriedigenden Ergebnissen geführt. Der Erfindung liegt das Problem zugrunde, ein verbessertes Verfahren zur Herstellung einer integrierten CMOS-Schaltung in Dual-Workfunction-Gate-Technologie anzugeben, bei dem die laterale Dotierstoffdiffusion unterdrückt wird und das mit gegenüber den bekannten Lösungen verringertem Prozeßaufwand durchführbar ist.
Dieses Problem wird erfindungsgemäß gelöst durch ein Verfah¬ ren nach Anspruch 1. Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.
In dem erfindungsgemäßen Verfahren wird zur Bildung der Ga¬ teebene eine Polysiliziumschicht mit einer solchen Korngröße erzeugt, daß der mittlere Komdurchmesser in der Polysilizi- umschicht größer ist, als die minimale Ausdehnung in der Ga- teebene. Die Erfindung macht sich die Erkenntnis zunutze, daß die laterale Dotierstoffdiffusion in der Gateebene hauptsäch¬ lich durch Korngrenzendiffusion in dem polykristallinen Sili¬ zium verursacht wird. Diese Korngrenzendiffusion ist extrem schnell. Die Bordiffusion in monokristallinem Silizium ist zum Beispiel um einen Faktor 100 bis 1000 geringer als ent¬ lang den Siliziumkomgrenzen in polykristallinem Silizium.
Durch Verwendung einer Polysiliziumschicht mit einem mittle- ren Komdurchmesser größer als die minimalen Abmessungen in der Gateebene wird in dem erfindungsgemäßen Verfahren die Korngrenzendichte im Bereich der minimalen Abmessungen in der Polysiliziumschicht drastisch vermindert. In diesem Bereich erfolgt die Diffusion nur in den Siliziumkörnern mit einer Diffusionsgeschwindigkeit ähnlich der in monokristallinem Si¬ lizium. Vorzugsweise wird die Polysiliziumschicht durch Ab¬ scheidung einer amorphen Siliziumschicht und anschließende solid phase crystallization, wie dies zum Beispiel aus S. Ta- kenaka et al, SSDM '90, p 955, bekannt ist, hergestellt. Die minimale Abmessung kann zum Beispiel die Stegbreite der Ver¬ bindung zwischen zwei Gateelektroden sein. Eine weitere Verbesserung in bezug auf die Unterdrückung der lateralen. Dotierstoffdiffusion wird durch eine Designmaßnahme in der Gateebene erzielt. Bei der Strukturierung der Polysi¬ liziumschicht wird in der Verbindung zwischen Gateelektroden von n-Kanal- bzw. p-Kanal-MOS-Transistoren eine Engstelle ge¬ schaffen. Die Weite der Verbindung im Bereich der Engstelle ist geringer als außerhalb davon und kleiner als der mittlere Komdurchmesser der Polysiliziumschicht. Die Engstelle liegt vorzugsweise in dem Bereich, in dem n+-dotiertes Polysilizium an p+-dotiertes Polysilizium angrenzt.
In der Erfindung wird ausgenutzt, daß die Diffusion in den Siliziumkörnern entsprechend der Diffusion in monokristalli¬ nem Silizium erfolgt und damit im Vergleich zu der Diffusion über Korngrenzen um Größenordnungen reduziert ist. Da die mittlere Korngröße der Polysiliziumschicht größer ist als die kleinste Abmessung in der Gateebene, kann an dieser Stelle der kleinsten Abmessung die Diffusion nur in den Siliziumkör¬ nern erfolgen, da hier keine Korngrenze vorhanden ist.
Die integrierte CMOS-Schaltung wird vorzugsweise in einem Halbleitersubstrat realisiert, das mindestens im Bereich der CMOS-Schaltung monokristallines Silizium umfaßt. Das Halblei¬ tersubstrat kann dabei sowohl eine monokristalline Silizium- scheibe als auch eine monokristalline Siliziumschicht eines SOI-Substrates sein.
In dem Halbleitersubstrat werden Isolationsstrukturen zur De¬ finition der aktiven Gebiete für den n-Kanal-MOS-Transistor und den p-Kanal-MOS-Transistor gebildet. Diese Isolati¬ onsstrukturen werden im Hinblick auf gängige Logikprozesse in einem LOCOS-Verfahren gebildet. Die Isolationsstrukturen kön¬ nen jedoch auch auf andere Weise gebildet werden, zum Bei¬ spiel durch einen mit isolierendem Material gefüllten Graben.
Es liegt im Rahmen der Erfindung, in dem aktiven Gebiet zur Aufnahme des n-Kanal-MOS-Transistors eine p-dotierte Wanne und in dem aktiven Gebiet zur Aufnahme des p-Kanal-MOS- Transistors eine n-dotierte Wanne zu erzeugen.
Im folgenden wird die Erfindung anhand der Figuren und eines Ausführungsbeispiels näher erläutert.
Figur 1 zeigt ein Substrat mit Isolationsstrukturen zur Defi- .nition von aktiven Gebieten für einen n-Kanal-MOS- Transistor und einen p-Kanal-MOS-Transistor nach der Bildung von entsprechend dotierten Wannen.
Figur 2 zeigt das Substrat nach Bildung eines Gateoxids und Abscheidung einer amorphen Siliziumschicht.
Figur 3 zeigt das Substrat nach Bildung einer Polysilizium¬ schicht durch Kristallisation der amorphen Silizium¬ schicht.
Figur 4 zeigt eine Aufsicht auf das Substrat nach der Bildung einer Gateebene durch Strukturierung der Polysilizi¬ umschicht. Mit V-V, VI-VI, VII-VII, IX-IX, XI-XI ist der in Figur 5, 6, 7, 9 bzw. 11 dargestellte Schnitt durch das Halbleitersubstrat bezeichnet. Mit VIII- VIII, X-X und XII-XII ist der in den Figuren 8, 10 bzw. 12 dargestellte Schnitt bezeichnet.
Figur 5 zeigt einen Schnitt durch das Halbleitersubstrat nach der Strukturierung der Polysiliziumschicht und des Gateoxids.
Figur 6 zeigt den Schnitt durch das Halbleitersubstrat nach Bildung von Spacern und einer Reoxidation.
Figur 7 und Figur 8 zeigen zueinander senkrechte Schnitte durch das Halbleitersubstrat nach einer p-
Ionenimplantation. Figur 9 und Figur 10 zeigen zueinander senkrechte Schnitte durch das Halbleitersubstrat nach einer n- Ionenimplantation.
Figur 11 und Figur 12 zeigen zueinander senkrechte Schnitte durch das Halbleitersubstrat nach Fertigstellung ei¬ nes n-Kanal-MOS-Transistors und eines p-Kanal-MOS- -Transistors.
In einem Substrat 1 aus zum Beispiel monokristallinem Silizi¬ um werden zum Beispiel in einem LOCOS-Verfahren Feldoxidbe¬ reiche 2 erzeugt, die ein aktives Gebiet 4a für einen p- Kanal-MOS-Transistor und ein aktives Gebiet 4b für einen n- Kanal-MOS-Transistor definieren (siehe Figur 1) . In dem akti- ven Gebiet 4a für den p-Kanal-MOS-Transistor wird eine n- dotierte Wanne 3a erzeugt. In dem aktiven Gebiet 4b für den n-Kanal-MOS-Transistor wird eine p-dotierte Wanne 3b erzeugt. Die Feldoxidbereiche 2 und die Wannen 3a, 3b werden nach in der CMOS-Technologie üblichen Prozeßschritten erzeugt. In der n-dotierten Wanne 3a wird eine Dotierstoffkonzentration von zum Beispiel 1 x IO17 P/cm3, in der p-dotierten Wanne 3b eine Dotierstoffkonzentration von zum Beispiel 1 x 1017 B/cm3 ein¬ gestellt.
Durch thermische Oxidation bei zum Beispiel 900°C wird ein
Gateoxid 5 in einer Dicke von zum Beispiel 3 bis 10 nm aufge¬ wachsen (siehe Figur 2) . Anschließend wird eine amorphe Sili¬ ziumschicht 6a ganzflächig abgeschieden. Die amorphe Silizi¬ umschicht 6a wird zum Beispiel in einer Niedertemperaturab- Scheidung bei einer Temperatur unter 500°C, vorzugsweise im Bereich von 0.1 - 10 Torr mit Disilan (Si2H5) abgeschieden. Dieser Niedertemperaturabscheidungsprozeß hat im Vergleich zu einem SiH4-Prozeß den Vorteil, daß die amorphe Silizium¬ schicht 6a ein verbessertes Kristallisationsverhalten zeigt. Die amorphe Siliziumschicht 6a wird undotiert oder gering do¬ tiert mit einer Dotierstoffkonzentration unter 5 x IO19 cm"3 in einer Schichtdicke von 50 bis 500 nm erzeugt. Anschließend wird die amorphe Siliziumschicht 6a durch eine Kristallisation bei niedriger Temperatur, vorzugsweise zwi¬ schen 600 und 800°C) in eine Polysiliziumschicht 6b umgewan- delt (siehe Figur 3) . Die polykristalline Siliziumschicht 6b besteht aus großkörnigem Polysilizium mit einer mittleren Korngröße <L> vorzugsweise > 200 nm. Die mittlere Korngröße <L> läßt sich über die Temperbedingungen, das heißt Tempera¬ tur und Dauer der Kristallisation einstellen. Bei folgenden Temperbedingungen 600°C, 8 Stunden kann eine mittlere Korn¬ größe von mehreren μm erzielt werden. Die Polysiliziumschicht 6b wird mit Hilfe einer photolithographisch erzeugten Maske und einer Ätztechnik, zum Beispiel durch anisotropes Ätzen mit HBr/Cl2- Gas, strukturiert. Dabei wird eine Gateebene 6c gebildet, die neben undotierten Gateelektroden 7 für den p- Kanal-MOS-Transistor und den n-Kanal-MOS-Transistor eine Ver¬ bindung 70 zwischen den beiden Gateelektroden 7 umfaßt. Die Verbindung 70 umfaßt eine Engstelle 89, an der die Weite der Verbindung 70 reduziert ist. Im Bereich der Engstelle 89 be- trägt die Weite 8 zum Beispiel 250 nm, außerhalb der Engstel¬ le 89 entspricht die Weite der Verbindung 70 der Weite 7a, 7b der Gateelektroden 7, die gleich der Gatelänge des p-Kanal- MOS-Transistors bzw. des n-Kanal-MOS-Transistors ist (siehe Figur 4) .
Die Breite 8 der Engstelle 89 wird kleiner, vorzugsweise we¬ sentlich kleiner, als die mittlere Korngröße <L> eingestellt. Die Länge 9 der Engstelle 89 wird dagegen größer als die mittlere Korngröße <L> des Polysiliziums eingestellt. Auf diese Weise wird sichergestellt, daß im Bereich der Engstelle 89 eine laterale Dotierstoffdiffusion praktisch nur in den Siliziumkörnern erfolgt. Die Breite 8 und die Länge 9 der Engstelle 89 wird in Abhängigkeit der Polysiliziumkorngröße, dem thermischen Budget sowie von Design- und Lithogra- phierandbedingungen eingestellt. Bei einer mittleren Korngrö¬ ße <L> von zum Beispiel 400 nm beträgt die Weite 8 zum Bei- spiel 250 nm, die Länge 9 800 nm und die Gatelänge 7a, 7b zum Beispiel 1 μm.
Anschließend werden an den undotierten Gateelektroden 7 durch konforme Abscheidung einer Si02-Schicht und anisotropes
Rückätzen zum Beispiel mit CHF3/Ar der Si02-Schicht mit Si02- Spacern 10 versehen. Durch eine thermische Oxidation zum Bei¬ spiel bei 900°C wird auf freiliegende Siliziumoberflächen ei¬ ne thermische Oxidschicht 11 in einer Dicke von 15 nm erzeugt (siehe Figur 6) .
Anschließend wird mit Hilfe photolithographischer Proze߬ schritte eine Photolackmaske 12 erzeugt, die das aktive Ge¬ biet 4b für den n-Kanal-MOS-Transistor abdeckt (siehe Figur 7) . Die Photolackmaske 12 reicht dabei bis auf die benachbar¬ ten Feldoxidbereiche 2. Die Photolackmaske 12 reicht bis in den Bereich der Engstelle 89 (siehe Figur 8) . Durch eine Io¬ nenimplantation 13 mit Bor oder BF2 mit einer Dosis von zum Beispiel 5 x 1015 at/cm2 und einer Energie von zum Beispiel 15 bzw. 40 keV werden eine p+-dotierte Gateelektrode 14 sowie p- dotierte Source/Drain-Gebiete 15a für den p-Kanal-MOS- Transistor erzeugt. Gleichzeitig wird der von der Photolack¬ maske 12 unbedeckte Teil der Verbindung 70 p+-dotiert.
Nach Entfernen der Lackmaske 12 wird eine Photolackmaske 16 erzeugt, die das Gebiet für den p-Kanal-MOS-Transistor ab¬ deckt (siehe Figur 9) . Die Photolackmaske 16 reicht im Be¬ reich der Verbindung 70 bis auf die Engεtelle 89 (siehe Figur 10) . Durch eine Implantation 17 mit Arsen oder Phosphor mit einer Dosis von 5 x IO15 at/cm2 und einer Energie von 60 bzw. 120 keV werden eine n+-dotierte Gateelektrode 18a sowie n- dotierte Source/Drain-Gebiete 19a gebildet. Bei der Implanta¬ tion 17 wird der von der Photolackmaske 16 unbedeckte Teil der Verbindung 70 und der Engstelle 89 n+-dotiert.
Anschließend wird die Photolackmaske 16 entfernt Durch Tempern des Substrats 1 wird der implantierte Dotier¬ stoff elektrisch aktiviert. Dabei bilden sich p-dotierte Source/Drain-Diffusionsgebiete 15b und n-dotierte Sour- ce/Drain-Diffusionsgebiete 19b aus.
Ferner entstehen ein p-dotiertes Gate 14b für den p-Kanal- MOS-Transistor und ein n-dotiertes Gate 18b für den n-Kanal- MOS-Transistor (siehe Figur 11 und Figur 12) .
Die thermische Si02-Schicht 11 wird naßchemisch, zum Beispiel mit HF/HN03 entfernt. Anschließend wird auf freiliegenden Si¬ liziumflächen, das heißt auf der Oberfläche der n- bzw. p- dotierten Source/Drain-Diffusionsgebiete 15b, 19b und auf dem n- bzw. p-dotierten Gate 18b, 14b selektiv ein metallischer Leiter 20 aufgebracht. Der metallische Leiter 20 kann zum
Beispiel in einem Salicide-Verfahren aus TiSi2 gebildet wer¬ den. Der metallische Leiter 20 kann ferner durch selektive Abscheidung von Wolfram in einem CVD-Verfahren aufgebracht werden. Der metallische Leiter 20 erstreckt sich auch über die Verbindung 70 mit der Engstelle 89. Im Bereich der Eng¬ stelle 89 grenzen n+-dotierte und p+-dotierte Bereiche der Verbindung 70 aneinander. Der metallische Leiter 20 verläuft über diese Grenze und verbindet die n+-dotierten Bereiche der Verbindung 70 mit den p+-dotierten Bereichen.
Wegen der Korngröße der Polysiliziumschicht kommt es beim Tempern zum Aktivieren des Dotierstoffes im Bereich der Eng¬ stelle 89 zu keiner nennenswerten lateralen Diffusion. Im Be¬ reich der Engstelle 89 bleibt eine scharfe Grenze zwischen n+-dotiertem und p+-dotiertem Bereich der Verbindung 70 er¬ halten.
Das p+-dotierte Gate 14b ist mit dem n+-dotierten Gate 18b verbunden. Die Struktur stellt einen Inverter dar.
Durch Abscheidung einer Borphosphorsilikatglasschicht und Planarisierung, sowie durch Kontaktlochätzung und Metallisie- rung wird die Schaltungsanordnung fertiggstellt (nicht im einzelnen dargestellt) .

Claims

Patentansprüche
1. Verfahren zur Herstellung einer integrierten CMOS- Schaltung,
- bei dem in einem Halbleitersubstrat (1) Isolationsstruktu¬ ren (2), die jeweils aktive Gebiete (4a, 4b) für mindestens einen.n-Kanal-MOS-Transisstor und für mindestens einen p- Kanal-MOS-Transistor definieren, erzeugt werden,
- bei dem n-dotierte Source/Drain-Gebiete für den n-Kanal- MOS-Transistor und p-dotierte Source/Drain-Gebiete für den p-Kanal-MOS-Transistor gebildet werden,
- bei dem ein Gateoxid gebildet wird,
- bei dem ganzflächig eine Polysiliziumschicht (6b) erzeugt wird,
- bei dem durch Strukturierung der Polysiliziumschicht (6b) eine Gateebene (6c) gebildet wird, die mindestens eine Ga¬ teelektrode (7) für den n-Kanal-MOS-Transistor, eine Ga¬ teelektrode (7) für den p-Kanal-MOS-Transistor und eine Verbindung (70) zwischen den Gateelektroden (7) umfaßt,
bei dem die Polysiliziumschicht (6b) mit einer solchen Korngröße erzeugt wird, daß der mittlere Komdurchmesser größer ist als die minimale Ausdehnung (89) in der Gateebe¬ ne (6c) ,
bei dem mindestens die Gateelektrode (18a) für den n-Kanal- MOS-Transistor n-dotiert wird,
- bei dem mindestens die Oberfläche der Gateebene (6c) mit einem metallischen Leiter (20) versehen wird.
2. Verfahren nach Anspruch 1, bei dem zur Bildung der Polysilziumschicht (6b) eine amorphe Siliziumschicht (6a) abgeschieden wird, aus der durch Kri¬ stallisation in einem Temperschritt die Polysiliziumschicht (6b) gebildet wird.
3. Verfahren nach Anspruch 2,
- bei dem die amorphe Siliziumschicht (6a) unter Verwendung von Si2H6 als Prozeßgas im Temperaturbereich zwischen 400°C und 500°C abgeschieden wird,
- bei dem der Temperschritt zur Kristallisation im Tempera¬ turbereich zwischen 600 und 800°C durchgeführt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Verbindung (70) zwischen den Gateelektroden (7) eine Engstelle (89) aufweist, an der die Ausdehnung der Ver¬ bindung (70) geringer ist als außerhalb der Engstelle (89) .
5. Verfahren nach einem der Ansprüche 1 bis 4,
- bei dem die Dotierung der Gateelektrode (18a) für den n- Kanal-MOS-Transistor durch Implantation mit n-dotierenden Ionen erfolgt, wobei gleichzeitig die n-dotierten Sour- ce/Drain-Gebiete (19a) gebildet werden,
- bei dem die Dotierung der Gateelektrode für den p-Kanal- MOS-Transistor durch eine Implantation mit p-dotierenden Ionen erfolgt, wobei gleichzeitig die p-dotierten Sour- ce/Drain-Gebiete (15a) gebildet werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Isolationsstrukturen (2) in einem LOCOS-Verfahren gebildet werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem in dem aktiven Gebiet zur Aufnahme der n-Kanal-MOS- Transistoren eine p-dotierte Wanne (3b) und in dem aktiven Gebiet zur Aufnahme der p-Kanal-MOS-Transistoren eine n- dotierte Wanne (3a) erzeugt werden.
PCT/DE1996/001202 1995-07-10 1996-07-04 Verfahren zur herstellung einer integrierten cmos-schaltung WO1997003462A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE59608080T DE59608080D1 (de) 1995-07-10 1996-07-04 Verfahren zur herstellung einer integrierten cmos-schaltung
EP96921893A EP0838088B1 (de) 1995-07-10 1996-07-04 Verfahren zur herstellung einer integrierten cmos-schaltung
JP50540597A JP3459262B2 (ja) 1995-07-10 1996-07-04 Ｃｍｏｓ集積回路の製造方法
US08/983,263 US5882965A (en) 1995-07-10 1996-07-04 Process for manufacturing an integrated CMOS circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19525069A DE19525069C1 (de) 1995-07-10 1995-07-10 Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE19525069.9 1995-07-10

Publications (1)

Publication Number Publication Date
WO1997003462A1 true WO1997003462A1 (de) 1997-01-30

Family

ID=7766441

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1996/001202 WO1997003462A1 (de) 1995-07-10 1996-07-04 Verfahren zur herstellung einer integrierten cmos-schaltung

Country Status (6)

Country Link
US (1) US5882965A (de)
EP (1) EP0838088B1 (de)
JP (1) JP3459262B2 (de)
KR (1) KR100424744B1 (de)
DE (2) DE19525069C1 (de)
WO (1) WO1997003462A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981155A2 (de) * 1998-08-18 2000-02-23 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
US6586808B1 (en) 2002-06-06 2003-07-01 Advanced Micro Devices, Inc. Semiconductor device having multi-work function gate electrode and multi-segment gate dielectric
US6630720B1 (en) 2001-12-26 2003-10-07 Advanced Micro Devices, Inc. Asymmetric semiconductor device having dual work function gate and method of fabrication
US6873010B2 (en) 2002-05-31 2005-03-29 International Business Machines Corporation High performance logic and high density embedded dram with borderless contact and antispacer
US6888198B1 (en) 2001-06-04 2005-05-03 Advanced Micro Devices, Inc. Straddled gate FDSOI device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19521006C2 (de) * 1994-06-08 2000-02-17 Hyundai Electronics Ind Halbleiterbauelement und Verfahren zu seiner Herstellung
JP2001210726A (ja) * 2000-01-24 2001-08-03 Hitachi Ltd 半導体装置及びその製造方法
JP2002217310A (ja) * 2001-01-18 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6544888B2 (en) * 2001-06-28 2003-04-08 Promos Technologies, Inc. Advanced contact integration scheme for deep-sub-150 nm devices
DE10137678A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterprodukts mit einem Speicher- und einem Logikbereich
DE10156489A1 (de) * 2001-11-16 2003-05-28 Promos Technologies Inc In-situ leichtdotiertes amorphes Silizium, das in DRAM-Gates angewendet wird
JP4227341B2 (ja) * 2002-02-21 2009-02-18 セイコーインスツル株式会社 半導体集積回路の構造及びその製造方法
US6686612B1 (en) 2002-10-01 2004-02-03 T-Ram, Inc. Thyristor-based device adapted to inhibit parasitic current
US6690039B1 (en) 2002-10-01 2004-02-10 T-Ram, Inc. Thyristor-based device that inhibits undesirable conductive channel formation
US6828181B2 (en) * 2003-05-08 2004-12-07 International Business Machines Corporation Dual gate material process for CMOS technologies
US6884672B1 (en) 2003-11-04 2005-04-26 International Business Machines Corporation Method for forming an electronic device
US7064050B2 (en) * 2003-11-28 2006-06-20 International Business Machines Corporation Metal carbide gate structure and method of fabrication
US7812400B2 (en) * 2007-03-19 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gate strip with reduced thickness
US9561867B2 (en) * 2013-10-11 2017-02-07 The Boeing Company Modular equipment center lightning threat reduction architecture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0337481A2 (de) * 1988-04-15 1989-10-18 Kabushiki Kaisha Toshiba Halbleitervorrichtung
EP0660394A1 (de) * 1993-10-29 1995-06-28 AT&T Corp. Herstellung einer CMOS-integrierten Schaltung
JPH07302844A (ja) * 1994-04-28 1995-11-14 Ricoh Co Ltd デュアルゲート構造の相補形ｍｉｓ半導体装置
JPH0831947A (ja) * 1994-07-11 1996-02-02 Ricoh Co Ltd Ｃｍｏｓ半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652183A (en) * 1994-01-18 1997-07-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device containing excessive silicon in metal silicide film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0337481A2 (de) * 1988-04-15 1989-10-18 Kabushiki Kaisha Toshiba Halbleitervorrichtung
EP0660394A1 (de) * 1993-10-29 1995-06-28 AT&T Corp. Herstellung einer CMOS-integrierten Schaltung
JPH07302844A (ja) * 1994-04-28 1995-11-14 Ricoh Co Ltd デュアルゲート構造の相補形ｍｉｓ半導体装置
JPH0831947A (ja) * 1994-07-11 1996-02-02 Ricoh Co Ltd Ｃｍｏｓ半導体装置およびその製造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
C. Y WONG ET AL: "Doping of N(-) and P(+) polysilicon in a dual-gate CMOS process", IEDM 88, 1988, pages 238 - 241, XP000195608 *
DATABASE WPI Derwent World Patents Index; AN 96-027838 *
PATENT ABSTRACTS OF JAPAN vol. 96, no. 3 29 March 1996 (1996-03-29) *
PATENT ABSTRACTS OF JAPAN vol. 96, no. 6 28 June 1996 (1996-06-28) *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981155A2 (de) * 1998-08-18 2000-02-23 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
EP0981155A3 (de) * 1998-08-18 2000-03-22 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
US6888198B1 (en) 2001-06-04 2005-05-03 Advanced Micro Devices, Inc. Straddled gate FDSOI device
US6630720B1 (en) 2001-12-26 2003-10-07 Advanced Micro Devices, Inc. Asymmetric semiconductor device having dual work function gate and method of fabrication
US6873010B2 (en) 2002-05-31 2005-03-29 International Business Machines Corporation High performance logic and high density embedded dram with borderless contact and antispacer
US6586808B1 (en) 2002-06-06 2003-07-01 Advanced Micro Devices, Inc. Semiconductor device having multi-work function gate electrode and multi-segment gate dielectric

Also Published As

Publication number Publication date
EP0838088B1 (de) 2001-10-31
US5882965A (en) 1999-03-16
DE59608080D1 (de) 2001-12-06
EP0838088A1 (de) 1998-04-29
KR100424744B1 (ko) 2004-05-17
JP3459262B2 (ja) 2003-10-20
DE19525069C1 (de) 1996-10-24
JPH11509045A (ja) 1999-08-03
KR19990028748A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
DE69901657T2 (de) Herstellungsverfahren für selbstjustierende lokale Zwischenverbindung
EP0118709B1 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
EP0227970B1 (de) Verfahren zum gleichzeitigen Herstellen von selbstjustierten bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
EP0838088B1 (de) Verfahren zur herstellung einer integrierten cmos-schaltung
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE69521579T2 (de) Herstellungsverfahren für MOS-Halbleiterbauelement
EP0244607B1 (de) Verfahren zum Herstellen von optimierten komplementären MOS-Feldeffekttransistoren in VLSI-Technik
DE69710745T2 (de) Verfahren zur Herstellung eines selbstjustierten kurzkanal- VMOS feldeffekttransistors
EP0219641B1 (de) Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
DE69032917T2 (de) Verfahren zur Herstellung einer Hochspannungs-MIS-integrierten Schaltung
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
US5414291A (en) Semiconductor device and process for fabricating the same
EP0482232B1 (de) Verfahren zur Herstellung einer dotierten Polyzidschicht auf einem Halbleitersubstrat
DE102005018346A1 (de) Vollständig verarmte SOI-Mehrfachschwellenspannungs-Anwendung
DE69127837T2 (de) Hochgeschwindigkeits-SOI-Bauelement und Herstellungsverfahren dafür
DE4300986C2 (de) Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
EP0764982B1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE69523292T2 (de) Integrierte Halbleiterschaltung bestehend aus bipolaren Transistoren und MOS Transistoren und dazugehöriges Herstellungsverfahren
WO2001006542A2 (de) Verfahren zur herstellung eines vertikal-halbleitertransistorbauelements und vertikal-halbleitertransistorbauelement
EP0864172B1 (de) Verfahren zur herstellung einer integrierten schaltungsanordnung mit mindestens einem mos-transistor
EP0800215A2 (de) Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Betrieb
DE3751402T2 (de) Verwendung einer selektiven Epitaxie für BiCMOS-Verfahren.
EP0396802B1 (de) Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor
DE19749378B4 (de) MOS-Transistor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1996921893

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1019980700046

Country of ref document: KR

ENP Entry into the national phase

Ref country code: JP

Ref document number: 1997 505405

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 08983263

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1996921893

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019980700046

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1996921893

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1019980700046

Country of ref document: KR