WO1993025045A1 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- WO1993025045A1 WO1993025045A1 PCT/JP1993/000704 JP9300704W WO9325045A1 WO 1993025045 A1 WO1993025045 A1 WO 1993025045A1 JP 9300704 W JP9300704 W JP 9300704W WO 9325045 A1 WO9325045 A1 WO 9325045A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- signal
- liquid crystal
- memory
- output
- pulse width
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
Abstract
A small liquid crystal display having a good controllability and a high image quality. The television signals (100) are sampled and stored in an analogue memory (104). Data are read from the analogue memory in synchronism with the scanning signals of a scanning electrode driver (107), and are output to a commparator (105). In the comparator, the data are compared with the reference waveform from a reference waveform generator (101) to convert them to the signals the pulse width of which is modulated. The modulated signals are output to a driving waveform formation unit (109) to produce AC electrode driving signals compensated for temperature, which are output to the signal electrodes of a liquid crystal panel (106). Thus an image is displayed based on the television signals. Since the analogue signals are modulated in a continuous pulse width, a high quality image display can be obtained without any quantization noise.
Description
明 Θ 書 液晶表示装置 技術の分野 Description Document Field of LCD Display Technology
本発明は階調表示を行う液晶表示装置に関し、 さ らに詳し く は信 号電極駆動回路が画像データをパルス幅変調して階調表示を行う液 晶表示装置に関する。 背景技術 The present invention relates to a liquid crystal display device that performs gradation display, and more particularly, to a liquid crystal display device that performs gradation display by pulse width modulation of image data by a signal electrode driving circuit. Background art
テレビ信号などのアナ πグ信号を量子化して画像表示を行う こ と が一般化してきている。 しかし画像データを A Z D変換器を用いて 量子化する際に、 A / D変換器は分解能以下の情報を切り捨てるた め、 表示階調は連続性を失う。 と く に A Z D変換器の分解能が粗い 場合には表示画像に偽の輪郭 （量子化雑音） が発生する。 表示素子 と して液晶パネルを使用する液晶テ レビでも多 く が A / D変換器を 使用する システムを採用しており、 量子化雑音の目立つこ とがしば しば起こる。 It has become common to quantize analog signals such as television signals to display images. However, when quantizing image data using an AZD converter, the A / D converter truncates information below the resolution, and the display gradation loses continuity. In particular, when the resolution of the AZD converter is low, a false contour (quantization noise) is generated in the displayed image. Many liquid crystal televisions that use a liquid crystal panel as a display element employ a system that uses an A / D converter, so that quantization noise often occurs.
これら液晶テ レビでは通常アナ口グ画像信号を Aノ D変換し、 そ の量子化したデータをパルス幅に変調してから液晶駆動信号を作成 している。 表示画素がスィ ツチング素子をもたないパッ シブマ ト リ クスパネルではこの方式が一般的であり、 表示画素毎にスィ ッチン グ素子をもつアクティ ブマ ト リ ク スパネルでも、 Ϊ1 1 M 素子をスィ ッ チング素子と して使用 しているパネルへの応用が開示されている (特公昭 63 — 6855) 。 In these liquid crystal televisions, the analog image signal is normally converted from analog to digital, and the quantized data is modulated into a pulse width before the liquid crystal drive signal is created. This method is common in passive matrix panels in which the display pixels do not have switching elements. Even in an active matrix panel in which each display pixel has a switching element, M11 M elements are switched. An application to a panel used as a switching element is disclosed (JP-B 63-6855).
図 8 〜図 10によりパルス幅変調方式で液晶パネルを表示する方法 を説明する。
図 8 は A D変換器を使用しパルス幅変調を行う液晶テ レビの表 示システムのブロ ッ ク図である。 図 8 において、 テレビ信号 800 は 4 ビッ ト の A / D変換器 801 と コ ン ト ロ一ラ 808 に入力する。 A / D変換器 801 はコ ン ト ローラ 800 の出力するデータサ ンプリ ング用 のク ロ ッ ク 0 1 に同期してテ レビ 800 を Aノ D変換し、 量子化した 画像データ 802 を信号電極駆動回路 803 に出力する。 信号電極駆動 回路 803 はメ モ リ 804 とパルス幅変換器 805 と驱動信号作成部 809 とからなり、 コ ン ト ローラ 808 が出力する信号群 2 により制御さ れる。 走査電極駆動回路 807 はコ ン ト ローラ 808 から信号群 3 が 入力、 走査信号を発生する。 液晶パネル 806 は信号電極群と走查電 ¾群を有し、 それぞれの電極群は信号電極駆動回路 803 と走査電極 驱動回路 807 の出力端子と接続している。 A method of displaying a liquid crystal panel by the pulse width modulation method will be described with reference to FIGS. Figure 8 is a block diagram of a liquid crystal television display system that performs pulse width modulation using an AD converter. In FIG. 8, a television signal 800 is input to a 4-bit A / D converter 801 and a controller 808. The A / D converter 801 performs A / D conversion of the television 800 in synchronization with the data sampling clock 01 output from the controller 800, and drives the quantized image data 802 as signal electrodes. Output to the circuit 803. The signal electrode drive circuit 803 includes a memory 804, a pulse width converter 805, and an automatic signal generation unit 809, and is controlled by a signal group 2 output from the controller 808. The scan electrode drive circuit 807 receives the signal group 3 from the controller 808 and generates a scan signal. The liquid crystal panel 806 has a signal electrode group and a scanning electrode group, and each electrode group is connected to the output terminals of the signal electrode driving circuit 803 and the scanning electrode driving circuit 807.
図 8 において信号電極躯動回路 803 内のメ モ リ 804 は読み込み用 メ モ リ プロ ッ ク と駆動用メ モ リ ブロ ッ クにわかれている。 線順次方 式の液晶テ レビでは、 テ レビ信号 800 の 1 番目の水平走査期間に A / D変換器 801 の出力（ 画像データ） 802をメ モ リ 804 の読み込み用 メ モ リ ブロ ッ クに格納する。 2番目の水平走査期間の先頭で読み込 み用メ モ リ ブロ ッ ク内のデータを駆動用メ モ リ ブロ ッ ク に転送する ルス幅変調器 805 は駆動用メ モ リ ブロ ッ ク のデータをパルス幅変 調を行う。 駆動信号作成部 809 はパルス幅変調波形を液晶駆動用波 形に変換し液晶バネル 806 の信号電極に出力する。 また 2番目の水 平走査期間では走査電極駆動回路 807 が液晶パネ ル 806 の 1 番目の 走査電極に選択信号を出力し、 信号電極駆動回路 803 の出力波形と 合成して 1 番目の走査電極上の各画素に階調波形を印加する。 さ ら ：こ 2 番目の水平走査期間ではメ モ リ 804 の読み込み用メ モ リ プロ ッ クへ 2番目の水平走査信号から得られる画像データ 802 を格納し、 3 番目の水平走査期間では選択する走査電極を一行ずら して 2番目
の水平走査期間と同様の作業を操り返す。 In FIG. 8, the memory 804 in the signal electrode driving circuit 803 is divided into a read memory block and a drive memory block. In the line-sequential LCD TV, the output (image data) 802 of the A / D converter 801 is used as the memory block for reading the memory 804 during the first horizontal scanning period of the TV signal 800. Store. At the beginning of the second horizontal scanning period, the data in the read memory block is transferred to the drive memory block. The pulse width modulator 805 uses the data in the drive memory block. Performs pulse width modulation. The drive signal generator 809 converts the pulse width modulation waveform into a liquid crystal drive waveform and outputs the waveform to the signal electrode of the liquid crystal panel 806. In the second horizontal scanning period, the scan electrode drive circuit 807 outputs a selection signal to the first scan electrode of the liquid crystal panel 806 and combines the output signal with the output waveform of the signal electrode drive circuit 803 to generate a selection signal on the first scan electrode. Is applied to each pixel. In addition, in the second horizontal scanning period, the image data 802 obtained from the second horizontal scanning signal is stored in the reading memory block of the memory 804, and is selected in the third horizontal scanning period. The scanning electrode is shifted one line and the second The same operation as in the horizontal scanning period is repeated.
図 9 は信号電極駆動回路 803 の出カブ口 ッ ク単位の回路図である < 図 9 において シ フ ト レジスタ 900 はメ モ リ のア ド レスを設定する レ ジスタであり、 出力端子 Qからア ド レスク ロ ッ ク 903 を読み込み用 メ モ リ 901 のク ロ ッ ク入力端子 CKへ出力する。 4 ビ ッ ト の画像デ一 タ 909 は 4 ビ ッ ト の読み込み用メ モ リ 901 のデータ入力端子へ入力 する。 読み込み用メ モ リ 901 の 4 ビ ッ ト の出力端子と躯動用メ モ リ 902 の 4 ビ ッ ト のデータ入力端子が接続しており 、 駆動用メ モ リ 902 のク ロ ッ ク入力端子 CKにはラ ッチク ロ ッ ク 904 が入力している , 駆動用メ モ リ 902 の 4 ビッ 卜の出力端子とパルス幅変調器 906 の ビ ッ 卜 のデータ入力端子が接続しており、 更に 4 ビ ッ ト の重み付 け信号 905 がパルス幅変調器 906 の 4 ビ ン 卜の入力端子へ入力して いる。 ェクスクルーシブオア 907 にはパルス幅変調器 906 の出力端 子 Z と極性制御信号 910 が接続している。 レベルシフタ 908 の入力 端子、 A , B , I Nにはそれぞれ液晶駆動用の電圧 VA， VBェ ク ス ク ル ーシブオア 907 の出力が接続している。 レベルシフタ 908 の出力端 子 OUT は液晶バネル 806 の信号電極に接続している。 FIG. 9 is a circuit diagram of the output electrode unit of the signal electrode driving circuit 803. In FIG. 9, a shift register 900 is a register for setting a memory address. Outputs the dress clock 903 to the clock input pin CK of the memory 901 for reading. The 4-bit image data 909 is input to the data input terminal of the 4-bit read memory 901. The 4-bit output terminal of the read memory 901 is connected to the 4-bit data input terminal of the drive memory 902, and the clock input terminal CK of the drive memory 902 is connected. The latch clock 904 is input to the drive memory 902. The 4-bit output terminal of the drive memory 902 is connected to the bit data input terminal of the pulse width modulator 906. The bit weighted signal 905 is input to the 4-bit input terminal of the pulse width modulator 906. The exclusive OR 907 is connected to the output terminal Z of the pulse width modulator 906 and the polarity control signal 910. The input terminals, A, B, and IN of the level shifter 908 are connected to the outputs of the liquid crystal driving voltages VA and VB, respectively. The output terminal OUT of the level shifter 908 is connected to the signal electrode of the liquid crystal panel 806.
図 8 と比較してシフ ト レジスタ 900 と読み込み用のメ モ リ 901 と 躯動用メ モ リ 902 が信号電極 803 内のメ モ リ 804 の出力ブロ ッ ク単 位の回路に対応する。 同様にパルス幅変調器 906 がパルス幅変調器 805 、 ェ ク ス ク ルー シブオア 907 と レベルシフタ 908 が駆動信号作 成部 809 、 画像データ 909 が画像データ 802 に対応する。 またラ フ チク ロ ッ ク 904 と重み付け信号 905 と極性制御信号 910 は信号群 Φ 2 の一部である。 Compared with FIG. 8, the shift register 900, the memory 901 for reading, and the memory 902 for driving correspond to the circuit of the output block unit of the memory 804 in the signal electrode 803. Similarly, the pulse width modulator 906 corresponds to the pulse width modulator 805, the exclusive OR 907 and the level shifter 908 correspond to the drive signal generator 809, and the image data 909 corresponds to the image data 802. The rough clock 904, the weighting signal 905, and the polarity control signal 910 are part of the signal group Φ2.
図 9 において シフ ト レ ジスタ 900 がア ド レス ク ロ ッ ク 903 を出力 する ときに、 読み込み用メ モ リ 901 は画像データ 909 を読み込む。 ラ ッチク ロ ッ ク 904 が出力される と駆動用メ モ リ 902 は読み込み用
メ モ リ 901 の出力を読み込む。 パルス幅変調器 906 区勛用メ モ リ 902 の出力と重み付け信号 905 を演算してパルス幅変調波形を作成 する。 ェク スク ルーシブオア 907 はパルス幅変調器 906 の出力 Zを 極性制御信号 910 で交流駆動用の波形に変換する。 レベルシフタ 908 はェ ク ス ク ル一シブオア 907 の出力波形を直流の電圧 VA, VBに 波高値を変換し、 出力端子 OUT から信号電極へ！！動信号を出力する。 In FIG. 9, when the shift register 900 outputs the address clock 903, the reading memory 901 reads the image data 909. When the latch clock 904 is output, the drive memory 902 is for reading. Read the output of memory 901. The output of the pulse width modulator 906 partitioning memory 902 and the weighting signal 905 are calculated to create a pulse width modulated waveform. The exclusive OR 907 converts the output Z of the pulse width modulator 906 into a waveform for AC driving using a polarity control signal 910. The level shifter 908 converts the peak value of the output waveform of the exclusive-or-907 into DC voltages VA and VB, and outputs the signal from the output terminal OUT to the signal electrode! ! Outputs a motion signal.
図 10のタ イ ミ ングチ ヤ一 トによ りパルス幅変調を説明する。 （ 1 ) はテ レビ信号、 （ 2 ) はラ ッ チク ロ ッ ク （ 3 ) , ( 4 ) , ( 5 ) , The pulse width modulation will be described with reference to the timing chart of FIG. (1) is a TV signal, (2) is a latch clock (3), (4), (5),
( 6 ) , ( 7 ) はそれぞれ 0 , 1 , 2 , 14, 15階調に対応するパル ス幅変調波形、 すなわち、 図 8 のパルス幅変調器 906 の出力 Zであ る。 （ 1 ) ではテ レビ信号の水平走査期間を 1 Hで表記している。(6) and (7) are pulse width modulation waveforms corresponding to 0, 1, 2, 14, and 15 gradations, respectively, that is, the output Z of the pulse width modulator 906 in FIG. In (1), the horizontal scanning period of the TV signal is represented by 1H.
( 2 ) のラ ッチク ロ ッ ク は （ 1 ) のテ レビ信号中の水平同期信号 HS の後端にィ ンパルス I Pを持つ。 こ こで階調と図 9 の駆動用メ モ リ 902 の出力の関係を、 4 ビ ッ ト 2進数で 0階調が （ 0000) 、 1 階調 が （ 0001) 、 2階調が （0010) 、 14階調が（1110)、 15階調が（1111) のよう にしている。 （ 3 ) の 0階調は 1 Hの間ロー レベルである。The latch clock of (2) has an impulse IP at the end of the horizontal synchronization signal HS in the television signal of (1). Here, the relationship between the gray scale and the output of the driving memory 902 in FIG. 9 is as follows: 0 gray scale (0000), 1 gray scale (0001), and 2 gray scale (0010 ), 14 gradations are (1110) and 15 gradations are (1111). The zero gradation in (3) is at low level during 1H.
( 4 ) , ( 5 ) , ( 6 ) の 1 , 2 , 14階調は （ 2 ) の ラ ッ チク ロ ッ クを基準にして、 それぞれ H /15, ( 2 H ) /15, (14H ) /15の ハイ レベル部を持つ。 途中の 3 〜13P 調は同様に （ 3 〜13H ) /15 のハイ レベル部を持つ波形となる。 （ 7 ) の 15階調は 1 H間ハイ レ ベルとなる。 The (1, 4), (5), and (6) gradations 1, 2, and 14 are H / 15, (2H) / 15, (14H), respectively, based on the latch clock of (2). It has a high level part of / 15. Similarly, the 3 to 13P tone in the middle has a waveform with a high level part of (3 to 13H) / 15. The 15 gradations in (7) are at the high level for 1H.
ノ、' ッ シブマ ト リ ク スパネルで使用するマルチプレ ッ ク ス駆動では、 図 10のパルス幅変調方式で階調表示する こ とが多い。 しかしこの場 合ではメ モ リ素子数等の制約から 4 ビ ッ ト A/ D変換器で 16階調表 示を行っているため、 量子化雑音が多 く 画像品質は低い。 一方アナ ロ グ信号を用いるァ ク テ ィ ブマ ト リ ク スパネルでは CRT に匹敵する 高画質表示を実現しており 、 この信号電極の駆動法を図 11と図 12を
用いて説明する。 In the multiplex drive used in the passive matrix panel, gradation display is often performed using the pulse width modulation method shown in Fig. 10. However, in this case, the 16-bit display is performed by a 4-bit A / D converter due to the limitation of the number of memory elements and the like, so the quantization noise is large and the image quality is low. On the other hand, an active matrix panel using analog signals has achieved a high-quality display comparable to a CRT, and the driving method for this signal electrode is shown in Figs. 11 and 12. It will be described using FIG.
図 11はァクティ ブマ ト リ ク スパネルの表示システムのブロ ッ ク図 である。 図 11においてテレ ビ信号 1100はァンプ 1101とコ ン ト ローラ 1108に入力する。 コ ン ト ローラ 1108は制御信号群 1 , φ 2 , Φ 3 をア ンプ 1101、 信号電極駆動回路 1103、 走查電極駆動回路 1107に出 力する。 ア ンプ 1101は画像信号 1102を信号電極駆動回路 1103内のァ ナログメ モ リ 1104へ出力する。 信号画像駆動回路 1103にはアナログ メ モ リ 1104とオペア ンプ群 1105があり、 オペア ンプ群 1105の出力端 子群は液晶パネル 1106の信号電極群に接続する。 同様に走査電極駆 動回路 1107の出力端子群も液晶パネル 1106の走査電極群に接続する。 Figure 11 is a block diagram of the display system of the active matrix panel. In FIG. 11, a television signal 1100 is input to a pump 1101 and a controller 1108. Controller 1108 outputs control signal group 1, φ 2, and φ 3 to amplifier 1101, signal electrode drive circuit 1103, and scan electrode drive circuit 1107. The amplifier 1101 outputs the image signal 1102 to the analog memory 1104 in the signal electrode driving circuit 1103. The signal image driving circuit 1103 includes an analog memory 1104 and an op amp group 1105, and an output terminal group of the op amp group 1105 is connected to a signal electrode group of the liquid crystal panel 1106. Similarly, the output terminal group of the scan electrode drive circuit 1107 is connected to the scan electrode group of the liquid crystal panel 1106.
図 11においてア ンフ。 1101はテ レビ信号 1100の信号処理として、 振 幅増幅やイ ン ピーダンス変換のほかに、 液晶駆動の交流化のための 陰性反転、 液晶パネル 1106内のス ィ ツチング素子やオペア ンプ群 1105のオフセ ッ ト調整を行い、 画像信号 1102として出力する。 アナ ログメ モ リ 1104は 2系統に分割できるが、 これを A系のブロ ッ ク と B系のブロ ッ ク と呼ぶ。 第 1 の水平走査期間にはアナログメ モ リ 1104の A系のプロ ックが画像データ 1102を取り込む。 第 2 の水平走 查期間ではアナログメ モ リ 1104の A系の出力をオペア ンプ群 1105を 介して液晶パネル 1106の各信号電極に出力し、 こ の と き に走査電極 駆動回路 1107の選択する走査電極上の画素群に液晶駆動電圧を印加 する。 また第 2 の水平走査期間ではアナ ロ グメ モ リ 1104の B系のブ ロ ックが画像データ 1102を取り込む。 第 3 の水平周期では A系と B 系が入れ換わり、 こ の ときに選択される画素群に液晶駆動電圧を印 加する。 これを操り返して画面表示する。 An amplifier in FIG. Reference numeral 1101 denotes signal processing of the television signal 1100, in addition to amplitude amplification and impedance conversion, negative inversion for AC drive of the liquid crystal drive, and switching elements in the liquid crystal panel 1106 and offset of the op amp group 1105. The output is adjusted as the image signal 1102. The analog memory 1104 can be divided into two systems, which are called the A-system block and the B-system block. During the first horizontal scanning period, the A-system block of the analog memory 1104 captures the image data 1102. In the second horizontal scanning period, the output of the A system of the analog memory 1104 is output to each signal electrode of the liquid crystal panel 1106 via the amplifier group 1105, and at this time, the scanning selected by the scanning electrode drive circuit 1107 is performed. A liquid crystal drive voltage is applied to the pixel group on the electrode. In the second horizontal scanning period, the block B of the analog memory 1104 takes in the image data 1102. In the third horizontal period, the A and B systems are switched, and the liquid crystal drive voltage is applied to the pixel group selected at this time. Repeat this to display on the screen.
尚、 図 13から図 15は、 本発明に於いて使用される液晶パネル 1106 の具体的な構成例を示すものである。 FIGS. 13 to 15 show a specific configuration example of the liquid crystal panel 1106 used in the present invention.
即ち、 図 1 1 に示された液晶パネル 1106は、 複数個の画素体 1120
がマ ト リ ク ス状に配列されており、 各画素体 1120は、 図 14の断面図 から明らかな様に、 上ガラ ス 1114、 下ガラ ス 1115との間に液晶充塡 領域 1116が設けられており、 且つ該上ガラス 1114の液晶充塡領域 11 16側に透明な電極である信号電極 1110が設けられており、 又下ガラ ス 1115の液晶充塡領域 1116側に画素電極 1111が設けられてい る。 図 13に於いて、 1112は、 タ ンタル等から形成されている Ta配線で 、 上記下ガラス 1115の上面に形成されたものであって、 走査電極駆 勤回路 1107の出力に接続されている。 That is, the liquid crystal panel 1106 shown in FIG. Are arranged in a matrix. Each pixel body 1120 has a liquid crystal filling area 1116 between the upper glass 1114 and the lower glass 1115, as is apparent from the cross-sectional view of FIG. In addition, a signal electrode 1110 which is a transparent electrode is provided on the liquid crystal filling region 1116 of the upper glass 1114, and a pixel electrode 1111 is provided on the liquid crystal filling region 1116 of the lower glass 1115. It has been done. In FIG. 13, reference numeral 1112 denotes a Ta wiring formed of tantalum or the like, which is formed on the upper surface of the lower glass 1115 and connected to the output of the scan electrode driving circuit 1107.
一方、 上記画素電極 1111は、 該 Ta配線の一部と交差している透明 電極であり、 該液晶層を介して信号電極と重なっている部分が画素 を構成する事になる。 On the other hand, the pixel electrode 1111 is a transparent electrode crossing a part of the Ta wiring, and a portion overlapping with the signal electrode via the liquid crystal layer constitutes a pixel.
又、 該画素 1120の一部には、 前記した様な MIM 素子 1113が形成さ れている。 Further, the MIM element 1113 as described above is formed in a part of the pixel 1120.
該 MIM 素子 1113の構造は、 図 15の断面図により明らかな様に、 下 ガラス 1115の上に前記した Ta配線を構成する Ta層が配置され、 その 上には、 該 Taの酸化物である Ta 205 から構成される絶緣膜層が設け られ、 更にその上には、 イ ンジウ ム一スズ一酸素から構成された物 質（IT0) からなる透明な導電膜から構成された画素電極が配置され ている ものである。 As apparent from the cross-sectional view of FIG. 15, the structure of the MIM element 1113 is such that a Ta layer constituting the above-described Ta wiring is disposed on the lower glass 1115, and an oxide of the Ta is provided thereon. ta 2 0 5 consists absolute緣膜layer is provided, More thereon, the pixel electrode formed of a transparent conductive film made of the quality (IT0) those constructed from Lee Njiu beam stannous one oxygen It has been arranged.
つまり、 本発明に使用される MIM 素子 1113は、 2 枚の導電体の間 に薄膜の絶緣体層を積層させて構成している ものである。 That is, the MIM element 1113 used in the present invention is configured by laminating a thin insulating layer between two conductors.
かかる MIM 素子 1113は、 設定されたしきい値を超える電圧が印加 される と、 プ一ル一フ レ ンゲル電流が流れるのでス ィ ツチング素子 と して使用する事が出来る ものである。 Such a MIM element 1113 can be used as a switching element because a Ple-Flange current flows when a voltage exceeding a set threshold value is applied.
該 MIM 素子 1113は、 図 13に示される様に、 酸化膜を介して Ta配線 と交差した部分に形成される ものである。 As shown in FIG. 13, the MIM element 1113 is formed at a portion that intersects with the Ta wiring via the oxide film.
図 12に信号電極駆動回路 1103の出カブ口 ッ ク単位の回路 Iを示す
図 12において画像信号 1200はスィ ッチ 1201と 1204の一端に接続して いる。 ス イ ツ チ 1201の他端はコ ンデ ンサ 1203とス ィ ッ チ 1202に接続 しており、 同様にスィ ツチ 1204の他端はコ ンデンサ 1205とスィ ツチ 1206と接続している。 コ ンデンサ 1203 , 1205の他端はグ ラ ン ド レべ ルであり 、 ス ィ ツ チ 1202とス ィ ツ チ 1206の他端はオペア ンプ 1208の 一入力端子と接続している。 ォペア ンプ 1208は出力が一入力端子に フ ィ ー ドバッ ク しており ボルテージフ ォ ロア回路になっている。 ス イ ッチ 1201 , 1202， 1204 , 1206はそれぞれ信号 i S , Φ A L , φ BS , iJ BLで制御される。 ォペア ンプ 1208の出力端子は信号電極と接続す る。 図 1 1のアナログメ モ リ 1 104を図 12と対応させる と、 機能と して アナログの画像信号 1 102のサ ンプリ ンデータをコ ンデサ 1203 , 1205 が保持し、 ス ィ ッ チ 1201， 1202 , 1204 , 1206がデータの入出力を切 り換える。 Fig. 12 shows the circuit I for each output port of the signal electrode drive circuit 1103. In FIG. 12, an image signal 1200 is connected to one end of switches 1201 and 1204. The other end of the switch 1201 is connected to the capacitor 1203 and the switch 1202, and similarly, the other end of the switch 1204 is connected to the capacitor 1205 and the switch 1206. The other ends of the capacitors 1203 and 1205 are at a ground level, and the other ends of the switches 1202 and 1206 are connected to one input terminal of an op amp 1208. The output of the operational amplifier 1208 is fed back to one input terminal, forming a voltage follower circuit. Switches 1201, 1202, 1204, and 1206 are controlled by signals i S, φ AL, φ BS, and iJ BL, respectively. The output terminal of the op amp 1208 is connected to the signal electrode. When the analog memory 1104 in FIG. 11 is made to correspond to FIG. 12, the capacitors 1203 and 1205 hold the sample data of the analog image signal 1102 as functions, and the switches 1201, 1202 and 1204 , 1206 switch data input / output.
図 12において、 図 1 1のァナログメ モ リ 1 104の A系のブロ ッ クが画 像データを取り込む第 1 の水平走査期間では、 各出力ブロ ッ クのサ ンプリ ングタ イ ミ ングでァ ド レス用の信号 A Sにィ ンパルスが出力 されスィ ッ チ 1201が導通する。 コ ンテ' ンサ 1203はこ の と きの画像信 号 1200のァナログ電圧を取り込む。 第 2 の水平走査期間ではスィ ッ チ 1202が導通し、 コ ンテ'ンサ 1203が保持している電圧をオペア ンプ 1207が信号電極に出力する。 また第 2 の水平走査期間では信号 B S により ァ ドレスされ、 このときの画像信号 1200のアナログデータを コ ンデ ンサ 1205が取り込む。 第 3 の水平走査期間ではス ィ ツチ 1202 が非導通、 Φ BLがスィ ッ チ 1206を導通にしォペア ンプ 1207はコ ンデ ンサ 1205が記憶しているアナ ログ電圧を出力する。 In FIG. 12, in the first horizontal scanning period in which the block A of the analog memory 1104 in FIG. 11 captures image data, addressing is performed by the sampling timing of each output block. An impulse is output to the signal AS, and the switch 1201 conducts. The capacitor 1203 captures the analog voltage of the image signal 1200 at this time. In the second horizontal scanning period, the switch 1202 is turned on, and the voltage held by the capacitor 1203 is output from the op amp 1207 to the signal electrode. In the second horizontal scanning period, the address is addressed by the signal B S, and the capacitor 1205 captures the analog data of the image signal 1200 at this time. In the third horizontal scanning period, the switch 1202 is non-conductive, Φ BL makes the switch 1206 conductive, and the operational amplifier 1207 outputs the analog voltage stored in the capacitor 1205.
以上の説明のよ う に、 ビデオ信号を液晶表示器に表示する場合、 ビデオ信号を A Z D変換器を用いて量子化し、 この量子化されたデ
ータに基づいてパルス幅変調方式で表示を行う と、 特に A / D変換 器のビ ッ ト数が十分でない場合は量子化雑音が目立ち、 画質が低下 する という問題がある。 As described above, when displaying a video signal on a liquid crystal display, the video signal is quantized using an AZD converter, and the quantized data is displayed. When the display is performed by the pulse width modulation method based on the data, the quantization noise becomes conspicuous, especially when the number of bits of the A / D converter is not sufficient, and the image quality deteriorates.
また、 アナ ログ信号を用いるアク ティ ブマ ト リ ク スパネルの駆動 法では画像データを作成するために陰性反転やオ フセ ッ ト調整が必 要となる。 さ らにス イ ッ チ ング素子の電流一電圧特性や画素の電圧 一透過率特性が非線形であるため、 高画質表示には非線形増幅回路 が必要になる。 また温度補償も画像データ作成時に行う。 このよう に多 く のアナログの信号処理が必要となり、 回路が複雑化する とい う問題がある。 In addition, the method of driving the active matrix panel using analog signals requires negative inversion and offset adjustment to create image data. Furthermore, since the current-voltage characteristics of the switching element and the voltage-transmittance characteristics of the pixel are non-linear, a non-linear amplifier circuit is required for high-quality display. Temperature compensation is also performed when creating image data. Thus, a lot of analog signal processing is required, and there is a problem that a circuit becomes complicated.
本発明は以上のよう な問題を解决した、 小型で制御性の良いシス テムで、 表示品質が高い液晶表示装置を提供する こ とを目的とする , 発明の開示 SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device with a high display quality, which is a small and highly controllable system that has solved the above problems.
上記目的を達成するために、 本発明は、 信号電極と走査電極を有 する液晶パネルを備え、 アナログデータを所定の周期でサ ンプリ ン グし、 各サ ンプリ ングタ イ ムにおける電圧をパルス幅変調し、 各変 調信号を各サ ンプリ ングに対応する信号電極に、 走査電極の走査タ ン ミ ングに合わせて印加し、 前記アナログデータを表示する液晶表 示装置において、 信号電極の数に対応した数のメ モ リ素子を有する アナログメ モ リ と、 参照波形発生器、 コ ンパ レータを設け、 前記サ ンプリ ングされた電圧をアナ ロ グメ モ リ の対応するメ モ リ素子にメ モ リ し、 走査タ イ ミ ングに合わせて、 アナログメ モ リ から前記メ モ リ された電圧を読みだし、 前記コ ンパレータにより、 前記参照波形 発生器から発生される参照波形と比較し、 パルス幅変調した信号に 変換し、 信号電極に出力する こ とを特徴とする。
図面の簡単な説明 In order to achieve the above object, the present invention provides a liquid crystal panel having signal electrodes and scanning electrodes, samples analog data at a predetermined cycle, and modulates a voltage at each sampling time by pulse width modulation. Then, each modulation signal is applied to the signal electrode corresponding to each sampling in accordance with the scanning timing of the scanning electrode, and the liquid crystal display device for displaying the analog data corresponds to the number of signal electrodes. An analog memory having a predetermined number of memory elements, a reference waveform generator, and a comparator are provided, and the sampled voltage is stored in the corresponding memory element of the analog memory. The memory voltage is read from the analog memory in accordance with the scanning timing, and the reference waveform generated from the reference waveform generator is output from the comparator. It is characterized in that it is converted into a pulse width modulated signal and output to a signal electrode, as compared with the above. BRIEF DESCRIPTION OF THE FIGURES
図 1 は本発明の実施例 1 のブ α ック図である。 FIG. 1 is a block diagram of Embodiment 1 of the present invention.
図 2 は本発明の実施例 1 の信号電極駆動回路の出カブ口 ッ ク単位 の回路図である。 FIG. 2 is a circuit diagram of a signal electrode drive circuit according to a first embodiment of the present invention in units of output ports.
図 3 は本発明の実施例 1 のサ ンプリ ングとパルス幅変調の波形図 である。 FIG. 3 is a waveform diagram of sampling and pulse width modulation according to the first embodiment of the present invention.
図 4 は本発明の実施例 1 と実施例 2 の透過率と印加電圧の関係を 示すグラフである。 FIG. 4 is a graph showing the relationship between the transmittance and the applied voltage in Examples 1 and 2 of the present invention.
図 5 は本発明の実施例 1 と実施例 2 の参照波形とパルス幅変調の 波形図である。 FIG. 5 shows reference waveforms and pulse width modulation waveforms of the first and second embodiments of the present invention.
図 6 は本発明の実施例 3 の参照波形とパルス幅変調の波形図であ る。 FIG. 6 is a waveform diagram of a reference waveform and pulse width modulation according to the third embodiment of the present invention.
図 7 は本発明の実施例 4 の参照波形とパルス幅変調の波形図であ る。 FIG. 7 is a diagram showing a reference waveform and a pulse width modulation waveform according to the fourth embodiment of the present invention.
図 8 は従来の液晶テ レビの表示システムのプロ ック図である。 図 9 は図 8 に示す従来の信号電極駆動回路の出力ブロ ック単位の 回路図である。 Figure 8 is a block diagram of a conventional liquid crystal television display system. FIG. 9 is a circuit diagram for each output block of the conventional signal electrode drive circuit shown in FIG.
図 10は従来のパルス幅変調のタイ ミ ングチ ヤ一トである。 Figure 10 is a timing chart of conventional pulse width modulation.
図 1 1は従来のァクティ ブマ ト リ ク スパネルの表示システムのプロ ック図である。 Fig. 11 is a block diagram of a conventional active matrix panel display system.
図 12は図 1 1に示す従来の信号電極駆動回路の出カブロ ック単位の 回路図である。 FIG. 12 is a circuit diagram for each output block of the conventional signal electrode drive circuit shown in FIG.
図 13は、 M I Μ 素子を使用したアクティ ブマ ト リ ク スパネルの構成 の一例を示す平面図である。 FIG. 13 is a plan view showing an example of the configuration of an active matrix panel using MII elements.
図 14は、 図 13に示されるァクティ ブマ ト リ クスパネルに於ける画 素部分の構成を示す断面図である。 FIG. 14 is a cross-sectional view showing a configuration of a pixel portion in the active matrix panel shown in FIG.
図 15は，図 13に示されるアクティ ブマ ト リ クスパネルに於ける Μ I
. 素子の構成を示す断面図である。 Fig. 15 shows the マ I in the active matrix panel shown in Fig. 13. FIG. 2 is a cross-sectional view illustrating a configuration of an element.
図 16は、 ァクティ ブマ ト リ ク スパネルの構成の例を示す平面図で ある。 FIG. 16 is a plan view showing an example of the configuration of the active matrix panel.
図 17は、 アクティ ブマ ト リ クスパネルの画素部周辺の構成の例を 示す断面図である。 FIG. 17 is a cross-sectional view showing an example of the configuration around the pixel section of the active matrix panel.
発明を実施するための最良の形態 BEST MODE FOR CARRYING OUT THE INVENTION
本発明に基づいてテレビ信号を液晶パネルに表示する液晶表示装 置の例を図 1 〜図 3 を用いて説明する。 図 1 は本実施例の表示シス テムを示すブロ ック図である。 テレビ信号 100 は信号電極駆動回路 103 内のアナログメ モ リ 104 とコ ン ト ローラ 108 に入力する。 コ ン 卜 ローラ 108 は参照波形発生器 101 に信号群 1 、 信号電極駆動回 路 103 に信号群 2、 走査電極駆動回路 107 に信号群 3を出力す る。 参照波形発生器 101 は信号電極駆動回路 103 内のコ ンパレータ 群 105 に参照波形 102 を出力する。 信号電極駆動回路 103 はアナ口 グメ モ リ 104 とコ ンパレータ群 105 と駆動波形作成部 109 からなり . 各出力端子は液晶パネル 106 の信号電極と接続する。 走査電極駆動 回路 107 の各出力端子は液晶バネル 106 の走査電極と接続する。 図 2 と図 3 により図 1 の信号電極駆動回路 103 の動作を説明する, 図 2 は実施例 1 の信号電極駆動回路 103 の出力ブロ ック単位の回路 図である。 アナログメ モ リ はコ ンデンサ 203 から成る A系ブロ ック とコ ンデンサ 208 から成る B系ブロ ックから成る。 テレビ信号 210 はスィ "ノチ 201 とスイ ツチ 207 の一端に接続する。 スイ ツチ 201 の 他端はコ ンデンサ 203 とスィ ツチ 202 に接続し、 同様にスィ ツチ 207 の他端はコ ンデンサ 208 とスィ ッチ 209 に接続する。 コ ンデン サ 203 と 208 の他端はグラ ン ドレベルである。 スィ ッチ 203 とスィ ツチ 209 の他端はコ ンパレータ 204 の +入力端子と接続する。 An example of a liquid crystal display device for displaying a television signal on a liquid crystal panel based on the present invention will be described with reference to FIGS. FIG. 1 is a block diagram showing the display system of this embodiment. The television signal 100 is input to the analog memory 104 and the controller 108 in the signal electrode drive circuit 103. Controller 108 outputs signal group 1 to reference waveform generator 101, signal group 2 to signal electrode drive circuit 103, and signal group 3 to scan electrode drive circuit 107. The reference waveform generator 101 outputs a reference waveform 102 to a group of comparators 105 in the signal electrode drive circuit 103. The signal electrode drive circuit 103 includes an analog memory 104, a comparator group 105, and a drive waveform generator 109. Each output terminal is connected to a signal electrode of the liquid crystal panel 106. Each output terminal of the scan electrode drive circuit 107 is connected to a scan electrode of the liquid crystal panel 106. The operation of the signal electrode drive circuit 103 of FIG. 1 will be described with reference to FIGS. 2 and 3. FIG. 2 is a circuit diagram of the signal electrode drive circuit 103 of the first embodiment in units of output blocks. The analog memory is composed of an A-system block composed of a capacitor 203 and a B-system block composed of a capacitor 208. The television signal 210 is connected to the switch 201 and one end of the switch 207. The other end of the switch 201 is connected to the capacitor 203 and the switch 202, and similarly, the other end of the switch 207 is connected to the capacitor 208 and the switch. Connect to switch 209. The other ends of capacitors 203 and 208 are at the ground level, and the other ends of switches 203 and 209 are connected to the + input terminal of comparator 204.
コ ンパレータ 204 の—入力端子には参照波形 21 1 が接続する。 ェ
ク スク ルーシブオア 205 にはコ ンパ レータ 204 の出力端子と極性制 御信号 212 が接続する。 レベルシフタ 206 には液晶駆動用の電圧 VA と VBが端子 Aと Bに入力し、 ェ ク ス ク ルーシブオア 205 の出力端子 が入力端子 I Nに接続している。 レベルシフタ 206 の出力端子 OUT は 信号電極と接続する。 A系プロ ック と B系プロ フ ク のァ ド レスを指 定する信号 ASと ø BSはそれぞれス ィ ッ チ 201 と 207 を制御する。 また、 信号 ALと BLはそれぞれス ィ ッ チ 202 と 209 を制御する。 図 1 のアナログメ モリ 104 はコ ンデンサ 203 , 208と、 スィ ッチ 201 , 202 , 207 , 209がブロ ック単位で対応する。 駆動信号発生部 109 は ェ ク ス ク ルーシブオア 205 とレベルシフター 206 が対応する。 The reference waveform 211 is connected to the — input terminal of the comparator 204. E The output terminal of the comparator 204 and the polarity control signal 212 are connected to the positive or negative 205. The liquid crystal driving voltages VA and VB are input to the terminals A and B of the level shifter 206, and the output terminal of the exclusive OR 205 is connected to the input terminal IN. The output terminal OUT of the level shifter 206 is connected to the signal electrode. Signals AS and øBS that specify the address of the A-system and B-system proxies control switches 201 and 207, respectively. Signals AL and BL control switches 202 and 209, respectively. In FIG. 1, the analog memory 104 corresponds to the capacitors 203 and 208, and the switches 201, 202, 207 and 209 correspond to each block. The drive signal generator 109 corresponds to an exclusive OR 205 and a level shifter 206.
図 2 においてアナログメ モ リ A系のプロ ックにテレビ信号を記憶 させる水平走査期間では、 ァ ド レス指定する信号 ASがィ ンパルス を出力しスィ ッチ 201 が導通すると、 コ ンデンサ 203 がこの時のテ レビ信号 210 の電圧を保持する。 この水平走査期間ではスィ ッ チ 209 が導通しており、 コ ンデンサ 208 の保持している。 （ 1 H前の 水平走査期間ではサ ンプリ ングしておいた） 電圧がコ ンバレータ 204 の +入力端子に入力する。 コ ンパレータ 204 は参照波形 211 が コ ンデンサ 208 の保持している電圧より低いと きにハイ レベル、 高 いと き に ロー レベルを出力する。 参照波形 211 を水平走査期間で単 調に増加ないし減少させると、 コ ンパレータ 204 はコ ンデンサ 208 の電圧をパルス幅変調する。 In FIG. 2, during the horizontal scanning period in which the TV signal is stored in the analog memory A system block, when the address signal AS outputs an impulse and the switch 201 is turned on, the capacitor 203 turns on at this time. The voltage of the TV signal 210 is maintained. During this horizontal scanning period, the switch 209 is conducting and the capacitor 208 holds the switch. The voltage is input to the + input terminal of the converter 204 (sampled during the horizontal scanning period 1 H ago). The comparator 204 outputs a high level when the reference waveform 211 is lower than the voltage held by the capacitor 208, and outputs a low level when the reference waveform 211 is higher. When the reference waveform 211 monotonically increases or decreases during the horizontal scanning period, the comparator 204 performs pulse width modulation on the voltage of the capacitor 208.
図 3 において図 2の回路動作についてさらに詳し く説明する。 図 3 はテレビ信号のサンプリ ングとパルス幅変調を説明する波形図で ある。 （ 1 ) はテレビ信号 210 であり、 B , A系のアナログメ モリ にテレビ信号をサ ンプリ ングして記憶させる水平走查期間を B , A で示す。 （ 2 ) はア ド レス信号を作成する シフ ト ク ロ ッ ク <5 2 a で あり、 通常の液晶テレビでは 1水平走査期間で数百本のパルスを持
つが、 説明のため 1 水平走査期間に 10本だけあるよう に簡略化して いる。 （ 3 ) はア ド レス指定用の信号 ASであり、 Aの水平走査期 間にィ ンパルス I P A がある。 （ 4 ) はァ ド レス指定用の信号 BSで あり、 Bの水平走査期間にィ ンパルス I PB がある。 （ 5 ) はスィ ッ チ 202 を制御する信号 ø A Lであり、 Bの水平走査期間がハイ レベル. Aの水平走査期間がロー レベルである。 （ 6 ) はスイ ンチ 209 を制 御する信号 BLであり、 Aの水平走査期間がハイ レベル、 B の水平 走査期間がロー レベルである。 （ 7 ) は 1 水平走査期間に単調に増 加するのこぎり波の参照波形である。 （ 8 ) は Bの水平走査期間で サンプリ ングしたアナログ電圧 VBA を Aの水平走査期問でパルス幅 V BP に変調したコ ンパ レータ 204 の出力である。 Referring to FIG. 3, the circuit operation of FIG. 2 will be described in more detail. FIG. 3 is a waveform diagram illustrating sampling and pulse width modulation of a television signal. (1) is a television signal 210, and B and A indicate horizontal running periods during which the television signal is sampled and stored in analog memories of B and A systems. (2) is a shift clock <52 a that creates an address signal, and an ordinary LCD television has several hundred pulses in one horizontal scanning period. However, for simplicity, it is simplified so that there are only 10 lines in one horizontal scanning period. (3) is the signal AS for address designation, and there is an impulse IPA during the A horizontal scanning period. (4) is a signal BS for designating an address, and there is an impulse IPB during the B horizontal scanning period. (5) is a signal øAL for controlling the switch 202, in which the horizontal scanning period of B is at a high level and the horizontal scanning period of A is at a low level. (6) is a signal BL for controlling the switch 209, in which the horizontal scanning period of A is at a high level and the horizontal scanning period of B is at a low level. (7) is the reference waveform of the sawtooth wave that monotonically increases during one horizontal scanning period. (8) is the output of the comparator 204 in which the analog voltage VBA sampled in the B horizontal scanning period is modulated to the pulse width V BP in the A horizontal scanning period.
図 3 においてァ ド レス用の信号 B Sがシフ ト ク 口 ッ ク φ 2 a の 5 番目の所にあるのは、 図 2 の出カブ口 ッ クが 5番目の信号電極駆動 用である こ とを示している。 信号（J BS力くノヽィ レベルになる とスィ ッ チ 207 が導通し、 コ ンデンサ 208 はこのときのテ レビ信号 210 の電 圧 VBA を取り込む。 引き続き信号 φ BSが口一レベルになる とス ィ ッ チ 207 は非導通となり、 コ ンデンサ 208 は電圧 VBA を保持する。 A の水平走査期間になる と信号 Φ BLがハィ レベル、 信号 φ ALが口一レ ベルとなり スィ ツチ 209 とスィ ツチ 202 はそれぞれ導通、 非導通と なるため、 コ ンパレータ 204 の +入力端子にはコ ンデンサ 208 の保 持している電圧 VBA が入力する。 また Aの水平走査期間に参照波形 211 が電圧 VBA になる前後でコ ンパ レータ 204 の出力はハイ レベル 力、ら ロー レベルに反転する。 In FIG. 3, the address signal BS is located at the fifth position of the shift port φ 2 a because the output port of FIG. 2 is for driving the fifth signal electrode. Is shown. When the signal (JBS becomes high), the switch 207 conducts, and the capacitor 208 takes in the voltage VBA of the television signal 210 at this time. The switch 207 becomes non-conductive, and the capacitor 208 holds the voltage VBA.In the horizontal scanning period of A, the signal Φ BL becomes a high level and the signal φAL becomes a mouth level, and the switches 209 and 202 Are turned on and off, respectively, so the voltage VBA held by the capacitor 208 is input to the + input terminal of the comparator 204. Also, during the horizontal scanning period of A, before and after the reference waveform 211 becomes the voltage VBA As a result, the output of the comparator 204 is inverted to a high level and then to a low level.
このハイ レベル期間を （ 8 ) では VBP で表しており、 このシステ ムでは電圧 VBA をパルス幅 VBP に変換する。 こ こで電圧 VBA の値を 上下させる とパルス幅 V BP は増減する。 本実施例では、 このよう に して、 アナ口グ信号の電圧 VB A をアナ ログのパルス幅 VBP に変調す
る。 なおスィ ッチ 201 、 信号 A S、 コ ンデンサ 203 、 スイ ツ チ 202 は Aの水平走査期間でサンプリ ングし、 Bの水平走査期間でパルス 幅変調を行う。 ェク スクル一シブオア 205 は陰性反転信号 2 1 2 にも とづいてコ ンパレータ 205 の出力するパルス幅変調波形を交流化す る。 レベルシフタ 206 がェク スクルーシブオア 205 の出力の波高値 を電圧 V Aと V Bに変換する。 This high-level period is represented by VBP in (8), and in this system, the voltage VBA is converted to a pulse width VBP. Here, when the value of the voltage VBA is increased or decreased, the pulse width V BP increases or decreases. In this embodiment, in this manner, the voltage VB A of the analog signal is modulated to the analog pulse width VBP. You. The switch 201, the signal AS, the capacitor 203, and the switch 202 sample during the A horizontal scanning period, and perform pulse width modulation during the B horizontal scanning period. The encoder 205 converts the pulse width modulation waveform output from the comparator 205 into an alternating current based on the negative inversion signal 2 12. The level shifter 206 converts the peak value of the output of the exclusive OR 205 into voltages VA and VB.
以上のように本実施例はアナ口グ信号を連続的なパルス幅へ変調 するので量子化雑音は発生しない。 また、 液晶駆動信号の交流化は 信号電極駆動回路 103 内で行うのでテレビ信号は正（ または負） 極 性だけでよい。 温度補償には電圧 V A , V Bを調整するので、 直流電圧 のみを制御するだけでよい。 更に、 信号電極駆動回路 103 は、 一般 に、 C — の 1 Cで構成されるので、 機能を信号電極駆動回路 103 に集中しても、 表示装置としての回路サイ ズは増加しない。 次に本発明における液晶表示装置についての第 2 の実施例を説明 する。 As described above, the present embodiment modulates an analog signal into a continuous pulse width, so that quantization noise does not occur. Also, since the conversion of the liquid crystal drive signal is performed in the signal electrode drive circuit 103, the television signal only needs to have a positive (or negative) polarity. Since the voltages V A and V B are adjusted for temperature compensation, only the DC voltage needs to be controlled. Further, since the signal electrode drive circuit 103 is generally constituted by 1 C of C—, even if functions are concentrated on the signal electrode drive circuit 103, the circuit size as a display device does not increase. Next, a second embodiment of the liquid crystal display device according to the present invention will be described.
実施例 1 では参照波形として単調に増加するのこぎり波を使用し ている。 しかし液晶パネルと印加電圧の透過率の関係 （以下 T 一 V 特性と称する） は必ずしも線形とはかぎらない。 この様子を示すグ ラフを図 4 に示す。 図 4 において縦軸 Tは透過率で、 等間隔に階調 1 , 2 , 3 (説明用に幅を広く してあるので 4 ビッ ト システムにお ける 16階調表示と直接的には対応しない） が記入してあり、 横轴 V は画素から液晶に印加する電圧である。 また液晶パネルとして 2枚 の偏光板の偏光方向を平行にして電圧の非印加時に透過率を低く し たノーマリ ィ黒バネルを用いている。 In the first embodiment, a monotonically increasing sawtooth wave is used as a reference waveform. However, the relationship between the liquid crystal panel and the transmittance of the applied voltage (hereinafter referred to as T-V characteristic) is not always linear. Figure 4 shows this situation. In Fig. 4, the vertical axis T is the transmittance, and the gradations 1, 2, and 3 are equally spaced (the width is wide for explanation, so it does not directly correspond to 16 gradation display in a 4-bit system) ) Is written, and the horizontal ΔV is the voltage applied from the pixel to the liquid crystal. In addition, a normally black panel whose transmittance is reduced when no voltage is applied by making the polarization directions of two polarizing plates parallel is used as a liquid crystal panel.
実施例 1 ではしきい値 V T H 以上で直線的に透過率 Tが上昇し、 あ る電圧を越えると飽和する折れ線 401 で液晶パネルの特性を近似し ている。 パルス幅変調が寄与する成分は折れ線 401 の傾斜部分であ
り階調と電圧 vの増分の比は一定である。 しかしながらパッ シブマ ト リ ク スパネルの特性はしきい値を越えると透過率 Tの低い部分で は下に凸な曲線 402 を描く。 この場合に有効なパルス幅変調法 （以 下実施例 2 と称する） を図 5で説明する。 In the first embodiment, the transmittance T increases linearly above the threshold value VTH, and the characteristic of the liquid crystal panel is approximated by a broken line 401 which is saturated when a certain voltage is exceeded. The component contributed by pulse width modulation is the slope of the polygonal line 401. The ratio between the gradation and the increment of the voltage v is constant. However, when the characteristic of the passive matrix panel exceeds the threshold value, a downwardly convex curve 402 is drawn in a portion where the transmittance T is low. An effective pulse width modulation method (hereinafter referred to as Example 2) in this case will be described with reference to FIG.
図 5 は実施例 1 と実施例 2 の参照波形とパルス幅変調の閔係を示 す波形図であり、 縦軸が電圧、 横軸が時間である。 （ 1 ) は実施例 1 の参照波形 （ 2 ) , ( 3 ) , ( 4 ) が図 4の階調 1 , 2 , 3 に対 応する実施例 1 のパルス幅変調波形である。 同様に （ 5 ) は実施例 2 の参照波形 （ 6 ) , ( 7 ) , ( 8 ) が図 4 の階調 1 , 2 , 3 に対 応する実施例 2 のパルス幅変調波形である。 実施例 1 ののこぎり波 の参照波形 （ 1 ) は階調の増分と電圧の増分の比が一定であるから 階調 1 , 2 , 3 に対するパルス幅は （ 2 ) , ( 3 ) , ( 4 ) のよう に等間隔で増加する。 FIG. 5 is a waveform diagram showing the reference waveforms and pulse width modulation in Example 1 and Example 2, with the vertical axis representing voltage and the horizontal axis representing time. (1) is a pulse width modulation waveform of the first embodiment in which reference waveforms (2), (3), and (4) of the first embodiment correspond to gradations 1, 2, and 3 in FIG. Similarly, (5) is the pulse width modulation waveform of the second embodiment in which the reference waveforms (6), (7), and (8) of the second embodiment correspond to gradations 1, 2, and 3 in FIG. Since the reference waveform (1) of the sawtooth wave of the first embodiment has a constant ratio between the increment of the gradation and the increment of the voltage, the pulse widths for the gradations 1, 2, and 3 are (2), (3), and (4). It increases at regular intervals as shown.
一方実施例 2 のように T一 V特性が黒側で下に凸な特性を持つ場 合には参照波形も （ 5 ) のように下に凸にする。 このようにするこ とにより階調 1 から階調 2へのパルス幅の増分は、 階調 2から階調 3へのパルス幅の増分より大きい。 つまり実施例 2 のように T— V 特性を曲線で近似する場合には参照波形も相似な形状にし、 パルス 幅変調を非線形化させる。 このことにより黒レベル近傍の階調再現 性が向上する。 これは視覚特性が階調変化に対して暗い部分で敏感 であり、 明るい部分では純愍になる性質と閔連する。 このため黒レ ベルの階調表現能力が画質に大き く影響をすることから、 黒側のバ ルス幅変調には階調変調に高い精度が必要になる。 実施例 3 On the other hand, when the T-V characteristic has a downwardly convex characteristic on the black side as in the second embodiment, the reference waveform is also downwardly convex as shown in (5). In this way, the increment of the pulse width from gradation 1 to gradation 2 is larger than the increment of the pulse width from gradation 2 to gradation 3. That is, when the T-V characteristic is approximated by a curve as in the second embodiment, the reference waveform is made to have a similar shape, and the pulse width modulation is made nonlinear. This improves the tone reproducibility near the black level. This is related to the fact that the visual characteristics are sensitive to gradation changes in dark areas and become bright in bright areas. For this reason, the gradation expression ability at the black level greatly affects the image quality, so that the pulse width modulation on the black side requires high precision in gradation modulation. Example 3
更に本発明の他の例を実施例 3 として以下に説明する。 Another example of the present invention will be described below as a third embodiment.
MIM 素子をスィ ツチング素子として使用するアクティ ブマ ト リ ク
スでは、 スイ ッチング素子の特性まで含めた T 一 V特性が黒側で上 に凸になるこ とがある。 この場合の参照波形とパルス幅変調波形の 閬係を図 6に示す。 図 6 において横轴が時間であり、 縦軸が電圧で ある。 （ 1 ) は上に凸な参照波形 （ 2 ) , ( 3 ) , ( 4 ) は図 4 の 階調 1 , 2 , 3である。 参照波形 （ 1 ) の 2次の微係数は負である ので、 階調 1 のパルス幅 （ 2 ) から階調 2 のパルス幅 （ 3 ) への増 分より、 階調 2から階調 3へのパルス幅の増分の方が大き く なる。 実施例 4 Active matrix using MIM element as switching element In some cases, the T-V characteristics including the characteristics of the switching element may become convex on the black side. FIG. 6 shows the relationship between the reference waveform and the pulse width modulation waveform in this case. In Fig. 6, the horizontal axis is time, and the vertical axis is voltage. (1) is an upwardly convex reference waveform, and (2), (3) and (4) are gradations 1, 2, and 3 in FIG. Since the second derivative of the reference waveform (1) is negative, from the increase in the pulse width (2) of gradation 1 to the pulse width (3) of gradation 2, gradation 2 changes to gradation 3. The pulse width increment becomes larger. Example 4
又本発明の更に別の例を実施例 4 として以下に説明する。 Another embodiment of the present invention will be described below as a fourth embodiment.
実施例 1 , 2 , 3では参照波形を単調に増加する波形としている。 ノ イ ズなどの影響を平均化して表示ク ロス トークを軽減させるため、 しばしばパルス幅変調の向きを一定 δ周期ごとに切り換えることがあ る。 図 7 に参照波形が単調に減少する場合のパルス幅変調波形との 関係を示す。 図 7 において （ 1 ) が単調に減少するのこぎり波の参 照波形であり、 （ 2 ) , ( 3 ) , ( 4 ) が図 4 の階調 1 , 2 , 3に 相当する。 階調 1 のパルス幅変調波形は最初ローレベルで後半にハ ィ レベルになる。 パルス幅は図 5 ( 1 ) の実施例 1 の階調の場合と 等しい。 同様に階調 2 , 3、 に対するパルス幅変調波形も後半にハ ィ レベルを保ち、 パルス幅は図 5 ( 3 ) , ( 4 ) と等し く なる。 実施例 1 , 2 , 3 , 4 では参照波形発生器 101 を信号電極駆動回 路 103 と分離している。 これは参照波形 102 の発生をテレビの水平 偏向用の発振器の回路を使用できるからである。 しかし一般に信号 電極駆動回路 103 は C —M0S で構成されているので、 参照波形発生 器 101 を信号電極駆動回路 103 と一体化させるこ とができる。 この 際には参照波形発生器 101 に高分解能の A/ D変換器もたせ、 コ ン トローラ 108 により制御させればよい。 In the first, second, and third embodiments, the reference waveform is a monotonically increasing waveform. In order to reduce display crosstalk by averaging the effects of noise and the like, the direction of pulse width modulation is often switched at regular δ cycles. Figure 7 shows the relationship with the pulse width modulation waveform when the reference waveform monotonically decreases. In FIG. 7, (1) is a reference waveform of a sawtooth wave that decreases monotonically, and (2), (3), and (4) correspond to gradations 1, 2, and 3 in FIG. The pulse width modulation waveform of gray level 1 is low level at first and becomes high level in the latter half. The pulse width is equal to that of the first embodiment shown in FIG. 5 (1). Similarly, the pulse width modulation waveforms for gradations 2 and 3 maintain the high level in the latter half, and the pulse widths are equal to those in Figs. 5 (3) and (4). In the first, second, third, and fourth embodiments, the reference waveform generator 101 is separated from the signal electrode driving circuit 103. This is because the generation of the reference waveform 102 can be performed by using an oscillator circuit for horizontal deflection of a television. However, since the signal electrode drive circuit 103 is generally composed of C—M0S, the reference waveform generator 101 can be integrated with the signal electrode drive circuit 103. In this case, the reference waveform generator 101 may be provided with a high-resolution A / D converter, and controlled by the controller 108.
尚、 上記具体例に於いて使用された液晶パネルの構造は特に限定
される ものではない力く、 例えばパ ッ シブマ ト リ ク スバネルから構成 される液晶パネルを使用する事も可能である。 The structure of the liquid crystal panel used in the above example is not particularly limited. For example, it is possible to use a liquid crystal panel composed of a passive matrix panel, which is not something that is required.
かかるバッ シブマ ト リ ク スパネルから構成される液晶バネルの構 成は、 例えば図 16に示す様な基本的構成を有するものであって、 走 查電極 1601と該走査電極 1601と交差して配列される信号電極 1602と から構成されるものである。 The configuration of a liquid crystal panel composed of such a passive matrix panel has, for example, a basic configuration as shown in FIG. 16, and is arranged so as to intersect the scanning electrodes 1601 and the scanning electrodes 1601. And a signal electrode 1602.
尚、 バ 'ン シブマ ト リ ク スバネルから構成される液晶パネルの個々 の画素の構造は、 例えば図 17の断面図から明らかな様に、 上ガラ ス 1114、 下ガラ ス 1115との間に液晶充塡領域 1116が設けられており、 且つ該上ガラス 1114の液晶充塡領域 1116側に信号電極 1602が設けら れており、 又下ガラ ス 1115の液晶充塡領域 1116側に走査電極 1601が 設けられている様な構成のものが使用出来る。 In addition, the structure of each pixel of the liquid crystal panel composed of the basic matrix panel is, for example, as apparent from the cross-sectional view of FIG. 17, the liquid crystal between the upper glass 1114 and the lower glass 1115. A filling region 1116 is provided, a signal electrode 1602 is provided on the liquid crystal filling region 1116 side of the upper glass 1114, and a scanning electrode 1601 is provided on the liquid crystal filling region 1116 side of the lower glass 1115. A structure as provided can be used.
以上の説明から明らかなように、 本発明はアナログ信号をアナ口 グのパルス幅に変調するため、 A Z D変換に伴う量子化雑音が発生 せず、 高品質な画像を表示できる。 また液晶駆動の交流化を信号電 極駆動回路内に設けた簡単な極性反転回路により制御できるので、 アナログ画像信号に特別な処理を必要としないため回路が簡単にな る。 また、 液晶、 ス ィ ツチング素子の非線形性に対する階調の補正 は参照波形を調整すればよ く 、 温度補償は 2値の液晶駆動電圧を調 整すればよいので制御性が良い。
As is clear from the above description, since the present invention modulates an analog signal to an analog pulse width, high-quality images can be displayed without generating quantization noise due to AZD conversion. In addition, since the AC conversion of the liquid crystal drive can be controlled by a simple polarity inversion circuit provided in the signal electrode drive circuit, the circuit is simplified because no special processing is required for the analog image signal. Further, the gradation can be corrected for the non-linearity of the liquid crystal and the switching element by adjusting the reference waveform, and the temperature compensation can be controlled by adjusting the binary liquid crystal drive voltage, so that the controllability is good.
Claims
1 . 信号電極と走査電極を有する液晶パネルを備え、 アナ ロ グデ ータを所定の周期でサ ンプリ ングし、 各サンプリ ングタイ ムにおけ る電圧をパルス幅変調し、 各変調信号を各サ ンプリ ングタ イ ムに対 応する信号電極に、 走査電極の走查タィ ミ ングに合わせて印加し、 前記アナログデータを表示する液晶表示装置において、 信号電極の 数に対応した数のメ モ リ素子を有するアナ ロ グメ モ リ と、 参照波形 発生器と、 コ ンパレータを設け、 前記サンプリ ングされた電圧をァ ナログメ モリの対応するメ モリ素子にメ モリ し、 走査タイ ミ ングに 合わせて、 アナログメ モリから前記メ モ リ された電圧を読みだし、 前記コ ンパ レータにより、 前記参照波形発生器から発生される参照 波形と比較し、 パルス幅変調した信号に変換し、 信号電極に出力す ることを特徴とする液晶表示装置。 1. Equipped with a liquid crystal panel having signal electrodes and scanning electrodes, samples analog data at a predetermined cycle, modulates the voltage at each sampling time with pulse width, and modulates each modulated signal with each sample. In a liquid crystal display device that applies analog signals to the signal electrodes corresponding to the scanning times according to the scanning timing of the scanning electrodes and displays the analog data, the number of memory elements corresponding to the number of the signal electrodes is increased. A memory provided with the analog memory, a reference waveform generator, and a comparator are provided, and the sampled voltage is stored in a corresponding memory element of the analog memory, and the analog memory is adjusted in accordance with the scanning timing. From the reference waveform generated by the reference waveform generator and read out by the comparator the pulse-width modulated signal. It was converted to the liquid crystal display device comprising also be output from the signal electrode.
2 . 前記メ モ リ素子は、 各信号電極毎に 2つ有し、 一方が表示に 寄与している間、 他方は次の走査タィ ミ ングの表示データを読み込 むことを特徴とする請求の範囲第 1項に記載の液晶表示装置。 2. The memory device has two memory elements for each signal electrode, and one of the memory elements reads display data of the next scanning timing while one contributes to display. 2. The liquid crystal display device according to item 1.
3 . 前記参照波形は走査の周期で、 時間ともに単調に増加または. 減少するのこぎり波であることを特徴とする請求の範囲第 1 項に記 載の液晶表示装置。 3. The liquid crystal display device according to claim 1, wherein the reference waveform is a sawtooth wave that monotonically increases or decreases with time in a scanning cycle.
4 . 前記参照波形は走査の周期で、 時間とと もに非線形に変化す る電圧波形であることを特徴とする請求の範囲第 1項に記載の液晶 表示装置。 4. The liquid crystal display device according to claim 1, wherein the reference waveform is a voltage waveform that changes in a non-linear manner with time in a scanning cycle.
5 . 前記コ ンパレータの出力端に極性反転回路を設け、 走査電極 に印加される交流化された信号に応じて、 コ ンバレータの出力の極 性を変えて、 信号電極に出力することを特徴とする請求の範囲第 1 項記載の液晶表示装置。
5. A polarity inverting circuit is provided at the output end of the comparator, and the polarity of the output of the comparator is changed according to the AC signal applied to the scanning electrode and output to the signal electrode. The liquid crystal display device according to claim 1, wherein:
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157397A JPH05328269A (en) | 1992-05-26 | 1992-05-26 | Liquid crystal display device |
| JP4/157397 | 1992-05-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO1993025045A1 true WO1993025045A1 (en) | 1993-12-09 |
Family
ID=15648741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP1993/000704 WO1993025045A1 (en) | 1992-05-26 | 1993-05-26 | Liquid crystal display |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH05328269A (en) |
| WO (1) | WO1993025045A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021007866A1 (en) * | 2019-07-18 | 2021-01-21 | 京东方科技集团股份有限公司 | Drive circuit, drive method therefor, and display device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3275991B2 (en) * | 1994-07-27 | 2002-04-22 | シャープ株式会社 | Active matrix display device and driving method thereof |
| JP3973471B2 (en) | 2001-12-14 | 2007-09-12 | 三洋電機株式会社 | Digital drive display device |
| CN100409290C (en) * | 2001-12-14 | 2008-08-06 | 三洋电机株式会社 | Digitally driven type display device |
| KR100700647B1 (en) | 2005-01-24 | 2007-03-27 | 삼성에스디아이 주식회사 | Liquid Crystal Display Device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817793A (en) * | 1981-07-24 | 1983-02-02 | Ise Electronics Corp | Half tone displaying circuit |
| JPS63107380A (en) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | Driving circuit for liquid crystal display device |
| JPS63167580A (en) * | 1986-12-27 | 1988-07-11 | Nec Home Electronics Ltd | Liquid crystal display device |
-
1992
- 1992-05-26 JP JP4157397A patent/JPH05328269A/en active Pending
-
1993
- 1993-05-26 WO PCT/JP1993/000704 patent/WO1993025045A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817793A (en) * | 1981-07-24 | 1983-02-02 | Ise Electronics Corp | Half tone displaying circuit |
| JPS63107380A (en) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | Driving circuit for liquid crystal display device |
| JPS63167580A (en) * | 1986-12-27 | 1988-07-11 | Nec Home Electronics Ltd | Liquid crystal display device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021007866A1 (en) * | 2019-07-18 | 2021-01-21 | 京东方科技集团股份有限公司 | Drive circuit, drive method therefor, and display device |
| CN112585670A (en) * | 2019-07-18 | 2021-03-30 | 京东方科技集团股份有限公司 | Driving circuit, driving method thereof and display device |
| US11373583B2 (en) | 2019-07-18 | 2022-06-28 | Boe Technology Group Co., Ltd. | Drive circuit, driving method thereof and display device |
| CN112585670B (en) * | 2019-07-18 | 2022-09-02 | 京东方科技集团股份有限公司 | Driving circuit, driving method thereof and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05328269A (en) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3275991B2 (en) | Active matrix display device and driving method thereof | |
| KR100280350B1 (en) | Liquid crystal display | |
| US8279149B2 (en) | Device for driving a liquid crystal display | |
| JP3501939B2 (en) | Active matrix type image display | |
| EP0508628B1 (en) | Method for driving active matrix type liquid crystal display device | |
| US5608421A (en) | Drive circuit for a display apparatus | |
| JP3309968B2 (en) | Liquid crystal display device and driving method thereof | |
| JPH0353218A (en) | Image display panel | |
| KR100366476B1 (en) | method for optimised addressing of a liquid crystal display and device for implementing same | |
| JPH0683416B2 (en) | Driving circuit for liquid crystal display | |
| WO1993025045A1 (en) | Liquid crystal display | |
| EP0596137B1 (en) | Driving method for liquid crystal display | |
| WO1995000874A1 (en) | Liquid crystal matrix display device and method of driving the same | |
| US5666132A (en) | Liquid crystal display | |
| US5173687A (en) | Method for improving the gradational display of an active type liquid crystal display unit | |
| JPH07306660A (en) | Gradation driving circuit for liquid crystal display device and gradation driving method therefor | |
| JPH01107237A (en) | Liquid crystal display device | |
| EP0607860B1 (en) | Method of driving liquid crystal display device | |
| JPH06205341A (en) | Driving circuit for display device | |
| JPS6151829B2 (en) | ||
| JPS636855B2 (en) | ||
| JP3060936B2 (en) | Liquid crystal display | |
| JP2520169B2 (en) | Driving circuit for display device | |
| JP3610074B2 (en) | Driving method of active matrix type liquid crystal display device | |
| JP3216367B2 (en) | Liquid crystal display device and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A1 Designated state(s): US |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| 122 | Ep: pct application non-entry in european phase |