WO1995000874A1 - Liquid crystal matrix display device and method of driving the same - Google Patents

Liquid crystal matrix display device and method of driving the same Download PDF

Info

Publication number
WO1995000874A1
WO1995000874A1 PCT/JP1993/000820 JP9300820W WO9500874A1 WO 1995000874 A1 WO1995000874 A1 WO 1995000874A1 JP 9300820 W JP9300820 W JP 9300820W WO 9500874 A1 WO9500874 A1 WO 9500874A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
voltage
scanning
line
scanning line
Prior art date
Application number
PCT/JP1993/000820
Other languages
French (fr)
Japanese (ja)
Inventor
Masaaki Kitajima
Yasuyuki Mishima
Makoto Tsumura
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to PCT/JP1993/000820 priority Critical patent/WO1995000874A1/en
Priority to KR1019940013161A priority patent/KR950001375A/en
Publication of WO1995000874A1 publication Critical patent/WO1995000874A1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Abstract

The distortion state of waveforms of a scanning voltage and a common voltage applied to scanning lines and a common electrode of a liquid crystal matrix panel is detected to correct the external voltage to the liquid crystal matrix panel. Since fluctuation of brightness and a contrast ratio by a display pattern can be reduced, high quality color display can be accomplished. Deterioration of picture quality resulting from ON-state resistance of a driving LSI and a connection resistance between a circuit and the panel can also be prevented. Further, color display driving of a large and high precision panel becomes easy and moreover, the reduction of the size and simplification of the apparatus can be accomplished.

Description

明細書  Specification
液晶マ 卜 リ クス表示装置とその駆動方法  Liquid crystal matrix display device and driving method thereof
技術分野 Technical field
本発明は、 液晶マ ト リ ク ス表示装置とその駆動方法に 係り、 特に均一の明るさ、 コ ン ト ラ ス ト を実現する高品 質の表示を実現するための液晶マ ト リ クス表示装置とそ の駆動方法に関する。  The present invention relates to a liquid crystal matrix display device and a driving method thereof, and in particular, to a liquid crystal matrix display device for realizing high-quality display realizing uniform brightness and contrast. The present invention relates to a device and a driving method thereof.
背景技術 Background art
T F T ( T h i n F i l m T r a n s i s t o r ) や M O S トランジスタ 一によ り液晶を駆動して面像を表 示する液晶アクティ ブマ ト リ クス表示装置は、 他のフラ ッ トディ スプレイ と比較して薄型、 軽量でカラー表示を 実現できるため近年パーソナルコンピュータなどの O A 機器等に幅広く使われつつある。  A liquid crystal active matrix display device that displays a surface image by driving a liquid crystal by a TFT (Thin Film Transistor) or MOS transistor is thinner than other flat displays. In recent years, it has become widely used for OA equipment such as personal computers because it can realize color display with light weight.
表示画質は、 液晶材料の改良や T F Tの製造プロセス の改良等によ り向上しつつあるが、 パネルが大型化や高 精細化すると明るさや、 コン トラス比の均一な表示を実 現することが困難となる。 また、 表示する内容によって は、 パネル内の電圧波形の歪が大き く なる。 この電圧波 形の歪によって、 パネル面内の明るさが不均一となった リ、 コ ン ト ラ ス ト比が低下するなどの問題がある。  Display image quality is improving due to improvements in liquid crystal materials and TFT manufacturing processes.However, as panels become larger and have higher definition, uniform display of brightness and contrast ratio can be achieved. It will be difficult. Also, depending on the contents to be displayed, the distortion of the voltage waveform in the panel increases. Due to the distortion of the voltage waveform, there are problems such as uneven brightness in the panel surface and a decrease in contrast ratio.
このよ うな問題を解決するため、 従来、 特開昭 6 0 — 1 4 0 3 2 3や特開昭 6 2 - 2 1 7 2 2 5に記載のよ う な駆動方式が取られてい 。 In order to solve such a problem, Japanese Patent Application Laid-Open No. 60-14032 and Japanese Patent Application Laid-Open No. 62-21772 Drive system is adopted.
しかしこのよ う な方式では、 制御回路の回路規模が大 き く なり、 薄型化が困難であるばか りか消費電力も大き くな リ、 さ らに価格も高く なる。 また、 T F T の端子間 の寄生容量がパネル毎に異なるために完全に明る さの変 動を補償することが困難であった。  However, in such a method, the circuit scale of the control circuit becomes large, so that not only is it difficult to reduce the thickness, but also the power consumption is increased, and the price is also increased. In addition, since the parasitic capacitance between the TFT terminals differs from panel to panel, it was difficult to completely compensate for variations in brightness.
発明の開示 Disclosure of the invention
本発明の目的は、 ノ、 °ネル面内の明るさやコ ン ト ラス ト 比のバラツキを補正する駆動回路を小型、 簡素化する と ともに、 パネル内の寄生容量等の回路定数が変動しても これに影響を受けない駆動方式を実現することにある。  An object of the present invention is to reduce the size and simplification of a drive circuit that corrects variations in brightness and contrast ratio in the plane of a panel, and to make circuit constants such as parasitic capacitance in a panel fluctuate. Another object of the present invention is to realize a drive system which is not affected by this.
上記目的を達成するため、 以下のような手段を用いる 液晶マ ト リ クスパネルにおいて、 駆動すべき走査線の 前の走査線あるいは共通電極に印加されているの走査電 圧、 共通電圧の波形の状態を検出する手段を設ける と共 に、 この検出手段によ り得られた検出量に基づき外部回 路パネルに入力する前記電圧を補正する。  To achieve the above object, in a liquid crystal matrix panel using the following means, the state of the scanning voltage applied to the scanning line or the common electrode before the scanning line to be driven, and the waveform of the common voltage The voltage input to the external circuit panel is corrected based on the detection amount obtained by the detection means.
また、 全ての走査線に入力する電圧を補正するために 各々の走査線に流れる電流を検出し、 こ の検出量に応じ て走査電庄を線順次のタイ ミ ングに合わせて補正いく。  In addition, in order to correct the voltage input to all the scanning lines, the current flowing through each scanning line is detected, and the scanning voltage is corrected according to the detected amount according to the line-sequential timing.
また、 単独も し く は任意の組合せによ り走査線、 信号 線、 共通電極に流れる電流を検出した時に、 予め設定 し た補正量に基づいて駆動走査線の走査電圧の波形の状態 を補正する。 When the current flowing through the scanning line, the signal line, and the common electrode is detected individually or in any combination, the state of the waveform of the scanning voltage of the driving scanning line is determined based on a preset correction amount. Is corrected.
また、 単独も し く は任意の組合せによ り走査線、 信号 線、 共通電極、 蓄積容量共通線に流出入する電流に起因 する電圧波形歪みを予測制御によ リ反対電圧を与えて駆 動走査線の走査電圧の波形の状態を補正する。  In addition, the voltage waveform distortion caused by the current flowing into and out of the scanning line, signal line, common electrode, and common line of the storage capacitor is driven by applying the opposite voltage by predictive control by itself or in any combination. The state of the waveform of the scanning voltage of the scanning line is corrected.
前記した方式とする ことによ り、 表示パタ ーンすなわ ち信号電圧の電圧 レベル依存した走査電圧及び共通電圧 の波形歪みを防止する ことができる。 特に、 走査電圧の 波形歪みを補正するこ とによ り、 蓄積容量、 画素と走査 線間との寄生容量による走査線の波形歪みを低減できる ために画素に書き込まれる電圧が表示パター ンに依存し ない。 これによつて、 明る さやコン トラス ト比の表示パ ター ン依存性を防止でき高品質の表示を実現できる。 図面の簡単な説明  With the above-described method, it is possible to prevent the display pattern, that is, the waveform distortion of the scanning voltage and the common voltage depending on the voltage level of the signal voltage. In particular, by correcting the waveform distortion of the scanning voltage, the voltage written to the pixel depends on the display pattern because the waveform distortion of the scanning line due to the storage capacitance and the parasitic capacitance between the pixel and the scanning line can be reduced. do not do. As a result, it is possible to prevent the dependence of the brightness and contrast ratio on the display pattern, thereby realizing a high-quality display. BRIEF DESCRIPTION OF THE FIGURES
図 1 は、 本発明による表示装置の概略図。  FIG. 1 is a schematic diagram of a display device according to the present invention.
図 2 は、 走査電圧波形の歪みを示す図。  Figure 2 shows the distortion of the scanning voltage waveform.
図 3 は、 液晶パネルの 1 画素の構成を示す図。  Figure 3 shows the configuration of one pixel of a liquid crystal panel.
図 4 は、 走査電圧の波形歪みを補正する実施例の構成 図 5 は、 走査線に流れる電流を検出する回路の構成図 図 6 は、 走査線に流れる電流を検出する回路の構成図 図 7 は、 走査電圧の波形歪みを補正する他の実施例の 構成図。 図 8 は、 共通電圧を補正する実施例の構成図。 FIG. 4 is a configuration of an embodiment for correcting the waveform distortion of the scanning voltage. FIG. 5 is a configuration diagram of a circuit for detecting a current flowing in the scanning line. FIG. 6 is a configuration diagram of a circuit for detecting a current flowing in the scanning line. 7 is a configuration diagram of another embodiment for correcting waveform distortion of a scanning voltage. FIG. 8 is a configuration diagram of an embodiment for correcting a common voltage.
図 9 は、 図 7 における各部の波形を示す図。  FIG. 9 is a diagram showing waveforms at various points in FIG.
図 1 0 は、 本発明の他の実施例の構成図。  FIG. 10 is a configuration diagram of another embodiment of the present invention.
図 1 1 は、 本発明の他の実施例の構成図。  FIG. 11 is a configuration diagram of another embodiment of the present invention.
発明を実施するための最良の形態 BEST MODE FOR CARRYING OUT THE INVENTION
図 1 に本発明による液晶表示装置の構成の概略を-示す 装置は、 液晶パネル 1 、 走査電圧発生手段 7、 走査側負 荷検出手段 8 、 信号電圧発生手段 9 、 共通電圧発生手段 1 1 、 共通側負荷検出手段 1 2及び画像信号、 コン ト 口 —ル信号発生回路 1 3 によ り構成されている。 また、 液 晶パネル 1 は、 T F T 2、 液晶画素 3、 共通電極 4、 信 号線 5及び、 走査線 6 によ り構成されている。 走査側負 荷検出手段 8、 共通側負荷検出手段 1 2 の詳細は後で述 ベるが、 本発明の実施例では、 前記した 2つの負荷検出 手段を、 同時に液晶表示装置に含んでも良いが、 単独あ るいは適宜組み合わせても良く 、 構成については、 特に 限定するものではない。 図 1 に示した実施例の目的とす る と ころは、 T F Tで液晶を駆動したときの特有の画質 の劣化を防止する ことにある。 そこで、 図 1 の実施例を 説明する前に、 この T F Tの動作と T F T駆動特有の画 質の劣化について説明する。  FIG. 1 schematically shows the configuration of a liquid crystal display device according to the present invention. The device includes a liquid crystal panel 1, scanning voltage generating means 7, scanning side load detecting means 8, signal voltage generating means 9, common voltage generating means 11, It comprises common-side load detection means 12 and an image signal / control signal generation circuit 13. The liquid crystal panel 1 includes a TFT 2, liquid crystal pixels 3, a common electrode 4, a signal line 5, and a scanning line 6. The details of the scanning-side load detecting means 8 and the common-side load detecting means 12 will be described later. In the embodiment of the present invention, the above two load detecting means may be simultaneously included in the liquid crystal display device. It may be used alone or in an appropriate combination. The configuration is not particularly limited. The purpose of the embodiment shown in FIG. 1 is to prevent the degradation of the image quality peculiar to driving the liquid crystal by TFT. Therefore, before describing the embodiment of FIG. 1, the operation of the TFT and the deterioration of the image quality peculiar to the TFT driving will be described.
図 2 は、 液晶パ ネルの K番目の走査線 6及び K十 1 番 目の走査線 6 ' に印加する走査電圧 V G K及び V G K + 1 と、 ある信号線 5 に印加する信号電圧 V Dの各電圧波 形を示す。 また、 図 3 は、 液晶パネル 1 の 1 画素の構成 を示す。 蓄積容量 1 4 は、 T F Tの出力端子 S と走査線 6の間に形成しも構成を している。 なお、 図 1 と同一部 ロ Cロ3には、 同一符号を記してある。 Figure 2 shows the scan voltages VGK and VGK + applied to the Kth scan line 6 and the K eleventh scan line 6 'of the liquid crystal panel. 1 and each voltage waveform of the signal voltage VD applied to a certain signal line 5 are shown. FIG. 3 shows a configuration of one pixel of the liquid crystal panel 1. The storage capacitor 14 is also formed between the output terminal S of the TFT and the scanning line 6. Note that the same reference numerals are used for the same parts as in FIG.
走査電圧 V G K + 1 が高い レベルの V G Hになる と T F T 2 は導通状態にな り T F T 2 を通して信号電圧 V D が蓄積容量 1 4 と液晶画素 3 に書き込まれる。 次に、 走 查電圧 V G K + 1 が低い レベルの V G Lになると T F T 2 は非導通状態にな り、 書き込まれた信号電圧はそのま ま保持される。 これらの動作は、 一般には 6 0回 1 秒 程度の周期で繰り返される。  When the scanning voltage VGK + 1 becomes a high level VGH, TFT2 becomes conductive, and the signal voltage VD is written to the storage capacitor 14 and the liquid crystal pixel 3 through TFT2. Next, when the scanning voltage V G K + 1 becomes the low level V G L, the TFT 2 becomes non-conductive, and the written signal voltage is maintained as it is. These operations are generally repeated 60 times with a period of about 1 second.
図中で、 点線で示した波形は走査電圧の理想波形であ るが、 走査電圧発生手段 7 の出力抵抗や走査電圧発生手 段 7 と液晶パネル 1 との接続抵抗等によ り波形が実線の よう に歪む。 なお、 波形歪みは模式的に示してある。 図 中に示した走査電圧 V G Kの波形歪み ( a ) と ( b ) は 主に走査線と信号線との間の寄生容量及び前述した抵抗 に起因する。 波形歪み ( c ) は、 T F T 2が導通状態に なった場合に、 蓄積容量 C S T G 1 4 を経由 し、 駆動中 の走査線 6 ' の 1 つ前の走査線 6 に流れ込む電流に起因 する。 信号電圧 V Dの極性を反転すると波形歪み ( c ) の極性も反転する。 最後に、 波形歪み ( d ) は、 走査電 圧 V G K十 1 が低い レベルの電圧 V G L に変化する時に T F Tの S端子と G端子との間の寄生容量及び蓄積容量 C S T G と を経由 して走査線 6 ' から電流が引き込まれ るために発生する。 In the figure, the waveform shown by the dotted line is an ideal scanning voltage waveform, but the waveform is a solid line due to the output resistance of the scanning voltage generating means 7, the connection resistance between the scanning voltage generating means 7 and the liquid crystal panel 1, and the like. Distorted like. Note that the waveform distortion is schematically shown. The waveform distortions (a) and (b) of the scanning voltage VGK shown in the figure are mainly caused by the parasitic capacitance between the scanning line and the signal line and the resistance described above. The waveform distortion (c) is caused by a current flowing into the scanning line 6 immediately before the driving scanning line 6 ′ via the storage capacitor CSTG 14 when the TFT 2 is turned on. When the polarity of the signal voltage VD is inverted, the polarity of the waveform distortion (c) is also inverted. Finally, the waveform distortion (d) is When the voltage VGK11 changes to the low level voltage VGL, the current is drawn from the scanning line 6 'via the parasitic capacitance and the storage capacitance CSTG between the S and G terminals of the TFT. .
と ころで、 走査電圧 V G K + 1 が V G L付近に立ち下 がる まで波形歪み ( c ) が継続する と最終的に液晶画素 3への印加電圧が変動し明るさゃコン トラス 卜比に変動 が生 じる。 この波形歪みは、 信号電圧の振幅値、 すなわ ち表示パター ンによって変化する。 また、 波形 ( d ) も 上記した画質の低下を招く。 さ らに、 液晶画素 3 を経由 して共通電極 4 にも電流が流れていく ため、 共通電極の 電圧すなわち共通電圧にも歪みが発生する。 共通電圧の 波形歪みは、 共通電極と信号線との寄生容量によるカ ツ プリ ングによ っても発生する。 この波形歪みによ り、 上 記したのと同様の画質劣化が起こる。 このよ うな、 波形 歪みを補正するこ とによって画質の劣化を防止したこ と が本発明の特長である。  At this point, if the waveform distortion (c) continues until the scanning voltage VGK + 1 falls near VGL, the voltage applied to the liquid crystal pixel 3 eventually fluctuates, and the brightness / contrast ratio fluctuates. Occurs. This waveform distortion changes depending on the amplitude value of the signal voltage, that is, the display pattern. Further, the waveform (d) also causes the above-described deterioration in image quality. Furthermore, since current also flows to the common electrode 4 via the liquid crystal pixels 3, distortion occurs in the voltage of the common electrode, that is, the common voltage. The waveform distortion of the common voltage also occurs due to the cutting due to the parasitic capacitance between the common electrode and the signal line. This waveform distortion causes image quality degradation similar to that described above. The feature of the present invention is that the deterioration of image quality is prevented by correcting such waveform distortion.
図 1 の実施例の走査側の補正回路である走査電圧発生 手段 7及び走査側負荷検出手段 8 による走査電圧の補正 に関する よ り具体的な実施例を図 4 に示す。 この回路は 図 2 に示した波形歪みのう ち歪み ( c ) と ( d ) を補正 する回路である。  FIG. 4 shows a more specific embodiment relating to the correction of the scanning voltage by the scanning voltage generating means 7 and the scanning load detecting means 8 which are the correction circuits on the scanning side in the embodiment of FIG. This circuit corrects the distortions (c) and (d) of the waveform distortion shown in Fig. 2.
走査電圧発生手段 7 は、 スィ ッチ回路 7 a 〜 7 e で構 成する。 各スィ ッチ回路は、 a, b, c の 3 つ入力端子 と出力端子を有し、 図には記載していないがスィ ッチの 開閉制御をおこなう制御回路によ り制御される。 a入力 端子は、 高い レベルの電圧 V G Hを供給する電源 3 1 に b入力端子は、 低い レベルの電圧 V G L を供給する電源 3 0 にそれぞれ接続される。 図 1 に示した走査側負荷検 出手段 8 は、 負荷電流検出手段 2 8 と走査オフ電圧補正 手段 3 2 とで構成される。 c入力端子は、 負荷電流検出 手段 2 8 に接続される。 The scanning voltage generating means 7 comprises switch circuits 7a to 7e. To achieve. Each switch circuit has three input terminals, a, b, and c, and an output terminal, and is controlled by a control circuit (not shown) that controls the opening and closing of the switches. The a input terminal is connected to the power supply 31 that supplies the high-level voltage VGH, and the b input terminal is connected to the power supply 30 that supplies the low-level voltage VGL. The scanning load detecting means 8 shown in FIG. 1 includes a load current detecting means 28 and a scanning off voltage correcting means 32. The c input terminal is connected to the load current detecting means 28.
液晶パネル 2 0 は、 走査線 2 1 〜 2 5 と信号線 2 6及 び T F T 2、 液晶画素 3、 共通電極 4、 蓄積容量 1 4 か らなる。 液晶パネル 2 0 は、 線順次駆動で駆動されるが 詳細については省略する。 ここでは、 本発明に関するこ とのみの説明に留める。  The liquid crystal panel 20 includes scanning lines 21 to 25, a signal line 26, a TFT 2, a liquid crystal pixel 3, a common electrode 4, and a storage capacitor 14. The liquid crystal panel 20 is driven by line-sequential driving, but details are omitted. Here, only the description relating to the present invention will be described.
図に示したよう に走査線 2 3 を駆動する場合、 すなわ ち走査線 2 3 に接続された T F Tをオン状態にする場合 を例に取り説明する。 この時、 スィ ッチ回路 7 c は a入 力端子に入力された走査オン電圧 (高い レベルの電圧) V G Hを選択する。 これによ り、 走査線 2 3 に接続され た T F Tは同時にオン状態にな り、 号電圧 V Dが一斉 に蓄積容量 1 4 と液晶画素 3 に書き込まれる。 この蓄積 容量が接続されている走査線 2 2 に接続したスィ ッチ回 路 7 b は、 c 入力端子を選択し、 走査線 2 2 に流れてい る電流を電流検出線 2 9 に出力する。 他のスィ ッチ回路 は、 T F Tがオフ状態になるよ う に b入力端子を選択し それらに接続された走査線に走査オフ電圧 (低い レベル の電圧) V G Lが印加される。 すなわち、 本実施例の特 徴は、 線順次のタ イ ミ ングに合わせて蓄積容量に流れる 電流が検出できるよ う に、 駆動している走査線の一つ手 前の走査線を流れる電流を検出する ことにある。 当然の ことながら、 この動作を液晶パネルの最初の走査線から 後の走査線に順に行っていく。 The case where the scanning line 23 is driven as shown in the figure, that is, the case where the TFT connected to the scanning line 23 is turned on will be described as an example. At this time, the switch circuit 7c selects the scan-on voltage (high-level voltage) VGH input to the a input terminal. As a result, the TFTs connected to the scanning lines 23 are simultaneously turned on, and the signal voltage VD is simultaneously written to the storage capacitors 14 and the liquid crystal pixels 3. The switch circuit 7b connected to the scanning line 22 to which this storage capacitor is connected selects the c input terminal and flows to the scanning line 22. Output to the current detection line 29. Other switch circuits select the b input terminals so that the TFTs are turned off, and the scan off voltage (low-level voltage) VGL is applied to the scan lines connected to them. That is, the feature of the present embodiment is that the current flowing through the scanning line immediately before the driven scanning line can be detected so that the current flowing through the storage capacitor can be detected in line-sequential timing. It is to detect. As a matter of course, this operation is performed sequentially from the first scanning line of the liquid crystal panel to the subsequent scanning lines.
検出された電流は電圧信号 V C M Pに変換される。 こ の信号が補正信号となる。 この補正信号は走査オフ電圧 補正回路 3 2 に入力されるが、 ここで液晶パネルに印加 される走査電圧の歪みが発生しないよ う に補正される。 すなわち、 走査オフ電圧補正回路 3 2 は、 補正信号 V C M P及び参照電圧と して走査オフ電圧 V G L を入力し、 歪のない走査電庄を出力して負荷電流検出回路 2 9 を介 して電流検出線 2 9 に印加する。  The detected current is converted to a voltage signal V CMP. This signal is the correction signal. This correction signal is input to the scan-off voltage correction circuit 32, which corrects the scan voltage applied to the liquid crystal panel so that the distortion does not occur. That is, the scan-off voltage correction circuit 32 inputs the correction signal VCMP and the scan-off voltage VGL as the reference voltage, outputs a scan voltage without distortion, and detects the current through the load current detection circuit 29. Apply to line 29.
図 4 における負荷電流検出手段 2 8 の具体的な構成例 を図 5 に示す。 図 5の実施例では、 電流検出線 2 9 から の電流をオペアンプ 3 6の一方の入力端子 (一入力) し オペアンプ 3 6 と抵抗 3 5 で構成される電流検出回路に よ り補正電圧 V C M P に変換する。 そして、 電圧 V C M P及び走査オフ電圧 V G L を走査オフ電圧補正回路 3 2 に入力し、 走査オフ電圧補正回路は V G L と V C M P に 依存する補正された電圧 V V G L , V C M P)を出力 してオペアンプの他方の端子 (十入力) に入力する。 こ の結果、 電流検出線 2 9 の電位は、 補正された走査オフ 電圧 V V G L , V C M P )と同一になるために T F T の動作上、 特に間題となる ところはない。 オペアンプの 出力電圧 V C M Pは、 それぞれの走査線に流れる電流に 比例して変化するが、 出力電圧の レベル調整は抵抗 3 5 で行っても良い。 図示していないが、 レベル調整回路を 電流検出手段 2 8 の後に付加しても良く その構成法につ いては特に限定しない。 FIG. 5 shows a specific configuration example of the load current detection means 28 in FIG. In the embodiment of FIG. 5, the current from the current detection line 29 is supplied to one input terminal (one input) of the operational amplifier 36, and the current detection circuit composed of the operational amplifier 36 and the resistor 35 supplies the current to the correction voltage VCMP. Convert. Then, the voltage VCMP and the scan-off voltage VGL are applied to the scan-off voltage correction circuit 3 2 The scan-off voltage correction circuit outputs the corrected voltages VVGL and VCMP, which depend on VGL and VCMP, and inputs them to the other terminal (ten inputs) of the operational amplifier. As a result, the potential of the current detection line 29 becomes equal to the corrected scan-off voltage (VVGL, VCMP), so that there is no particular problem in the operation of the TFT. Although the output voltage VCMP of the operational amplifier changes in proportion to the current flowing through each scanning line, the output voltage level may be adjusted by the resistor 35. Although not shown, a level adjusting circuit may be added after the current detecting means 28, and the configuration method is not particularly limited.
図 6 に電流検出手段 2 8 の他の実施例を示す。 電流検 出線 2 9 に流れる電流を電流検出コイルで検出し、 バッ ファ回路 3 8 を介して補正電圧 V C M P を出力する。 図 5の実施例同様電圧 V C M P及び走査オフ電圧 V G L を 走査オフ電圧補正回路 3 2 に入力し、 走査オフ電圧補正 回路は V G L と V C M Pに依存する補正された電圧 V2 (V G L , V C M P )を出力して電流検出線 2 9 に印加す る。 FIG. 6 shows another embodiment of the current detecting means 28. The current flowing through the current detection line 29 is detected by the current detection coil, and the correction voltage VCMP is output via the buffer circuit 38. EXAMPLE same voltage VCMP and scan-off voltage VGL of 5 input to the scan-off voltage correction circuit 3 2, scan-off voltage correction circuit corrected voltage V 2 (VGL, VCMP) depends on VGL and VCMP output And apply it to the current detection line 29.
以上のよう に、 電流検出手段によ り得られた補正信号 V C M P を走査オフ電圧補正手段 3 2 に入力 し、 こ こで 走査オフ電圧 V G Lの歪みをな くすよう に補正する。 こ の場合、 補正の対象となるのは、 図 4 に示した走査線 2 2 である。 他の、 走査線に加える走査電圧の補正は行 わない。 走査オフ電圧補正手段 3 2 は、 例えばオペアン プ等を用いて構成されるが、 電圧 V G L と V C M P を入 力して上述のよ う な演算をするものであれば良く、 その 回路構成については特に限定しない。 As described above, the correction signal VCMP obtained by the current detection means is input to the scan off voltage correction means 32, where the correction is made so as to eliminate the distortion of the scan off voltage VGL. In this case, the correction target is the scanning line shown in Fig. 4. 2 2. No other correction of the scanning voltage applied to the scanning line is performed. The scan-off voltage correction means 32 is configured using, for example, an operational amplifier. However, the scan-off voltage correction means 32 may be any device that inputs the voltages VGL and VCMP and performs the above-described calculation. Not limited.
走査電圧を補正する他の実施例の構成を図 7 に示す。 走査電圧発生手段 4 0 は、 a及び b の 2 つの入力端子、 及び出力端子を備えたスィ ッチ回路 4 0 a 〜 4 0 c で構 成されている。 走査オフ電圧補正手段 4 2 は、 電流検出 手段と電圧補正手段を備え、 走査オフ電圧 V G L に流れ る電流に応じてこの電圧を補正する。 電流検出手段と電 圧補正手段の詳細は図 6 と同一であ り、 こ こでは省略す る。  FIG. 7 shows the configuration of another embodiment for correcting the scanning voltage. The scanning voltage generating means 40 comprises switch circuits 40a to 40c each having two input terminals a and b and an output terminal. The scan-off voltage correction means 42 includes current detection means and voltage correction means, and corrects this voltage in accordance with the current flowing in the scan-off voltage VGL. The details of the current detection means and the voltage correction means are the same as in FIG. 6, and are omitted here.
なお、 走査電圧のオフ電圧 V G Lの補正信号は、 走査 線に流れる電流を検出する ことができれよ く、 その構成 法については特に限定 しない。 また、 場合によっては、 液晶パネル内の走査配線の走査電圧そのものを検出し、 検出した結果に基づいて走査電圧のオフ電圧 V G L を走 査電圧発生手段のそれぞれのスィ ツチ回路に入力して波 形歪みを補正する よ う にしても良い。  Note that the correction signal of the off voltage VGL of the scanning voltage can detect the current flowing through the scanning line, and the configuration method is not particularly limited. Also, in some cases, the scanning voltage itself of the scanning wiring in the liquid crystal panel is detected, and based on the detection result, the off-voltage VGL of the scanning voltage is input to each switch circuit of the scanning voltage generating means to form a waveform. The distortion may be corrected.
本発明の他の実施例を図 8 に示す。 これは、 図 1 に示 した共通電圧発生手段 1 1 及び共通側負荷検出手段 1 2 に対応するものである。 液晶パネルの共通電極の電圧は. 供給線の抵抗や回路とパネルの接続抵抗等によって波形 が歪む。 そして、 パネルのサイ ズが大き く な り、 また画 素数が増加して く る と歪み量が増大していく 。 FIG. 8 shows another embodiment of the present invention. This corresponds to the common voltage generating means 11 and the common side load detecting means 12 shown in FIG. What is the voltage of the common electrode of the liquid crystal panel? The waveform is distorted by the resistance of the supply line or the connection resistance between the circuit and the panel. Then, as the size of the panel increases, and as the number of pixels increases, the amount of distortion increases.
この共通電圧が歪むと液晶の明 さが変動する。 波形 の歪み量は、 信号電圧の レベルに依存するために、 表示 パタ ーンによ り前述した画質の劣化を引き起こす。 この 共通電圧波形の歪み量は、 共通電圧の供給線に流れる電 流に対応する こ とに着目 し、 この電流を検出してこの検 出量から外部よ リ入力する共通電圧の波形を前もって補 正し、 液晶パネル内の波形歪みを防止する。  When the common voltage is distorted, the brightness of the liquid crystal fluctuates. Since the amount of distortion of the waveform depends on the level of the signal voltage, the above-described image quality is degraded by the display pattern. Focusing on the fact that the amount of distortion of the common voltage waveform corresponds to the current flowing through the common voltage supply line, this current is detected, and the waveform of the common voltage input from the outside is compensated in advance from this detected amount. Correct and prevent waveform distortion in the LCD panel.
共通電圧の供給線 4 8 に流れる電流 I C O Mは、 オペ アンプ 4 5 と抵抗 4 6 で構成された電流検出回路によ り 補正電圧 V C M P 2 に変換される。 変換された補正電圧 V C M P 2 は、 共通電圧補正手段 4 7 に入力され、 既に 外部回路から入力されている共通電圧 V C O Mと合成さ れて図 9 に示すよ う に V C O M A波形となり 出力される これによ り、 パネル内の共通電圧の波形歪みは補正でき る。 なお、 補正電圧の絶対レベルの調整は、 抵抗 4 6 の 値を調整するか、 も し く は共通電圧補正手段 4 7 内で行 つても良い。 これによ り、 表示パタ ーンすなわち負荷変 動に応じて変動する共通電圧の波形歪みを リ アルタイム で補正するこ とができる。  The current ICOM flowing through the common voltage supply line 48 is converted into a correction voltage VCMP2 by a current detection circuit composed of an operational amplifier 45 and a resistor 46. The converted correction voltage VCMP 2 is input to the common voltage correction means 47, is synthesized with the common voltage VCOM already input from the external circuit, and is output as a VCOMA waveform as shown in FIG. Thus, the waveform distortion of the common voltage in the panel can be corrected. Adjustment of the absolute level of the correction voltage may be performed by adjusting the value of the resistor 46 or in the common voltage correction means 47. This makes it possible to correct the waveform distortion of the common voltage that fluctuates according to the display pattern, that is, the load fluctuation, in real time.
なお、 電流検出回路及び共通電圧補正手段 4 7 は、 上 述のよ う な機能を達成するものであれば良く 、 その構成 については特に限定しない。 The current detection circuit and the common voltage correction means 47 are What is necessary is just to achieve the function as described above, and the configuration is not particularly limited.
本発明による表示装置のさ らに他の実施例を図 1 0 に 示す。 液晶パネル 5 0 の 1 ドッ トは、 T F T 5 1 、 画素 5 2及びコ モ ン端子 5 3 がマ ト リ ク ス状に配列されてい る。 また、 それぞれの T F Tのゲー ト端子には、 ゲー ト 線 5 5が接続され、 さ らに ド レイ ン端子には、 ド レイ ン 線が接続される。  FIG. 10 shows still another embodiment of the display device according to the present invention. In one dot of the liquid crystal panel 50, the TFT 51, the pixel 52, and the common terminal 53 are arranged in a matrix. Further, a gate line 55 is connected to the gate terminal of each TFT, and a drain line is connected to the drain terminal.
ゲー ト線 5 5 にはゲ— 卜駆動回路 5 6 が接続されてお り、 ここで T F T 5 1 を制御するゲー ト電圧を発生する さ らに ド レイ ン線 5 4 には、 ド レイ ン駆動回路が接続さ れ、 ここで液晶の明る さ を決める ド レイ ン電圧を発生す る。 ゲー ト電圧レベル発生回路 5 7 は、 T F Tをオンに 状態する V G H、 も し く はオフ状態にする V G L を発生 する。  A gate drive circuit 56 is connected to the gate line 55, which generates a gate voltage for controlling the TFT 51, and a drain line 54 is connected to the drain line 54. A drive circuit is connected, which generates a drain voltage that determines the brightness of the liquid crystal. Gate voltage level generating circuit 57 generates V GH for turning on TFT or V GL for turning off TFT.
ゲー ト電圧レベル発生回路 5 7 には、 補正電圧発生回 路— 5 9 が接続されている。 補正電圧発生回路 5 9 は、 画 像信号の状態に応じて、 ゲー ト電圧の波形歪を補正する ための補正電庄を発生する。 この時の補正量 V C M P は 液晶パネル 5 0 に表示する 1 水平ライ ン毎の全画素の明 るさ に応 じた値とするが、 ゲー ト線に流れる電流の値、 も し く はゲー ト電圧の波形歪が予測できれば良く、 補正 量の計算方法については特に限定しない 例えば、 補正 電圧量を複数の レベルに分割しても良い。 The gate voltage level generation circuit 57 is connected to a correction voltage generation circuit-59. The correction voltage generation circuit 59 generates a correction voltage for correcting the waveform distortion of the gate voltage according to the state of the image signal. The correction amount VCMP at this time is a value corresponding to the brightness of all pixels for each horizontal line displayed on the LCD panel 50, but the value of the current flowing through the gate line or the gate It suffices if voltage waveform distortion can be predicted, and the method of calculating the correction amount is not particularly limited. The voltage amount may be divided into a plurality of levels.
本発明の表示装置のさ らに他の実施例を図 1 1 に示す 表示装置は、 液晶パネル 6 0、 ゲー ト駆動回路 6 4、 ド レイ ン駆動回路 6 5 およぴゲ— ト電圧検出回路 6 8 で構 成される。 液晶パネル 6 0 の 1 ドッ トは、 T F T 6 1 、 液晶画素 6 2、 コモン端子 6 3 で構成されている。  FIG. 11 shows still another embodiment of the display device of the present invention. The display device includes a liquid crystal panel 60, a gate drive circuit 64, a drain drive circuit 65, and a gate voltage detection circuit. It is composed of circuits 68. One dot of the liquid crystal panel 60 includes a TFT 61, a liquid crystal pixel 62, and a common terminal 63.
T F T 6 6 a〜 6 6 e の一方の端子は、 ゲー ト線 6 8 a〜 6 8 e に接続され、 他方の端子は共通に接続されて ゲ— ト電圧検出回路 6 8の入力端子に接続されている。  One terminal of the TFT 66 a to 66 e is connected to the gate line 68 a to 68 e, and the other terminal is commonly connected to the input terminal of the gate voltage detection circuit 68. Have been.
T F T 6 6 a〜 6 6 e は、 ゲー ト電圧 V Gの電圧状態 に応じてオン、 オフ し前段のゲー ト電圧を選択し出力す る。 例えば、 ゲー ト線 6 8 b にオン電圧が印加されてい る場合、 このゲー ト線に接続されている画素の T F Tは オン状態になる。 同時に、 T F T 6 6 a もオン状態にな リゲ— 卜線 6 8 a に印加されているゲー ト電圧 (オフ電 圧) が、 選択されて出力される。 以下同様の動作が線順 次毎に行われる。 この結果、 ゲー ト電圧検出回路 6 8 の 出力電圧 V D Tは、 各ゲ— 卜線に印加されているゲー ト 電圧となる。 ここで得られた V D Tから、 液晶パネルに 入力するゲー ト電圧を補正し波形歪を低減する。  The TFTs 66a to 66e are turned on and off according to the voltage state of the gate voltage VG, and select and output the preceding gate voltage. For example, when an on-voltage is applied to the gate line 68 b, the TFT of the pixel connected to this gate line is turned on. At the same time, the gate voltage (off voltage) applied to the gate line 68a in which the TFT 66a is also turned on is selected and output. Hereinafter, the same operation is performed for each line order. As a result, the output voltage VDT of the gate voltage detection circuit 68 becomes the gate voltage applied to each gate line. Based on the VDT obtained here, the gate voltage input to the liquid crystal panel is corrected to reduce waveform distortion.
なお、 T F T 6 6 a 〜 6 6 e は、 非晶質シ リ コン T F T、 多結晶シ リ コン T F Tでも良く、 特に限定しない。 また、 液晶パネルの外部に設けても良い。 この場合、 T F Tでなく とも良く、 例えば M O S ト ラン ジスタでも 良い。 The TFTs 66a to 66e may be amorphous silicon TFTs or polycrystalline silicon TFTs, and are not particularly limited. Further, it may be provided outside the liquid crystal panel. in this case, It is not necessary to use a TFT, and for example, a MOS transistor may be used.
さ らに、 T F T 6 6 a〜 6 6 e の組合せは図 1 1 に示 した構成に限定される ことなく、 複数のブロ ッ クに分割 しても良い。  Further, the combination of TFTs 66a to 66e is not limited to the configuration shown in FIG. 11, and may be divided into a plurality of blocks.
本発明の変形例と して、 ゲー ト電圧及びゲー ト電流の 検出量に応じてゲー ト電圧を補正する以外に、 図示して いないがコモン電圧ま たは電流を検出してゲー ト電圧も し く はコモン電圧を補正しても良い。  As a modified example of the present invention, in addition to correcting the gate voltage in accordance with the detection amounts of the gate voltage and the gate current, a common voltage or a current (not shown) is detected and the gate voltage is also detected. Alternatively, the common voltage may be corrected.
本発明によれば、 表示パタ ー ンによる波形歪みに起因 する明るさやコン トラス ト比の変動を防止、 低減できる ために高品質の表示装置が実現できる。 特に、 パネルの 表示サイズや画素数が増大しても画質の劣化を防止する ことができる。 さ らに、 装置の小型化、 簡素化が可能と なる。  ADVANTAGE OF THE INVENTION According to this invention, since the fluctuation | variation of brightness and a contrast ratio resulting from the waveform distortion by a display pattern can be prevented and reduced, a high quality display apparatus can be implement | achieved. In particular, it is possible to prevent the image quality from deteriorating even when the display size or the number of pixels of the panel increases. Furthermore, the size and simplification of the device can be reduced.

Claims

請求の範囲 The scope of the claims
1 . 走査線と信号線と前記走査線及び信号線に接続され たスイ ッチング素子と該スイ ッチング素子に駆動される 液晶画素と該液晶画素に接続された共通電極とで構成さ れた液晶マ ト リ クス表示装置において、  1. A liquid crystal matrix comprising a scanning line, a signal line, a switching element connected to the scanning line and the signal line, a liquid crystal pixel driven by the switching element, and a common electrode connected to the liquid crystal pixel. In a trix display,
駆動すべき走査線の前の走査線の走査電圧の波形の状 態を求める検出手段と、 該検出手段の検出量に基づき駆 動すべき走査線の走査電圧の波形の状態を補正する電圧 補正手段とを具備したこと を特徴と した液晶マ ト リ クス 表示装置。  Detecting means for determining the state of the waveform of the scanning voltage of the scanning line preceding the scanning line to be driven; and voltage correction for correcting the state of the waveform of the scanning voltage of the scanning line to be driven based on the detection amount of the detecting means. And a liquid crystal matrix display device.
2 . 駆動すべき走査線の前の走査線に流れる電流から前 記走査電圧の波形の状態を求めるこ と を特徴と した請求 項 1 記載の液晶マ ト リ クス表示装置。  2. The liquid crystal matrix display device according to claim 1, wherein the state of the waveform of the scanning voltage is obtained from a current flowing in a scanning line before the scanning line to be driven.
3 . 走査線と信号線と前記走査線及び信号線に接続され たスイ ッチング素子と該スイ ッチン グ素子に駆動される 液晶画素と該液晶画素に接続された共通電極とで構成さ れた液晶マ 卜 リ ク ス表示装置において、  3. Liquid crystal composed of a scanning line, a signal line, a switching element connected to the scanning line and the signal line, a liquid crystal pixel driven by the switching element, and a common electrode connected to the liquid crystal pixel In a matrix display device,
前記走査線に流出入する電流を検出する検出手段と、 該検出手段の検出量に基づき駆動すべき走査線の走査電 圧の波形の状態を補正する電圧補正手段とを具備したこ とを特徴と した液晶マ 卜 リ クス表示装置。  Detecting means for detecting the current flowing into and out of the scanning line; and voltage correcting means for correcting the state of the waveform of the scanning voltage of the scanning line to be driven based on the detection amount of the detecting means. Liquid crystal matrix display device.
4 . 走査線と信号線と前記走査線及び信号線に接続され たスィ ツチング素子と該スィ ツチング素子に駆動される 液晶画素と該液晶画素に接続された共通電極とで構成さ れた液晶マ ト リ ク ス表示装置において、 4. Scanning and signal lines, switching elements connected to the scanning and signal lines, and driven by the switching elements In a liquid crystal matrix display device including a liquid crystal pixel and a common electrode connected to the liquid crystal pixel,
T F Tが導通状態になる ことによ リ駆動すべき走査線 から T F Tを介してその前の走査線に流れる電流に起因 した波形の状態に基づいて駆動走査線の走査電圧の波形 の状態を補正する電圧補正手段と を具備したこと を特徴 と した液晶マ ト リ クス表示装置。  When the TFT is turned on, the scanning voltage waveform of the driving scanning line is corrected based on the waveform state caused by the current flowing from the scanning line to be re-driven to the previous scanning line via the TFT. A liquid crystal matrix display device comprising: a voltage correction unit.
5 . T F Tと前の走査線と を結ぶ回路には蓄積容量が設 けられ、 前の走査線は負荷電流検出手段を介して走査ォ フ電圧補正手段に結ばれる こと を特徴と した請求項 4 記 載の液晶マ ト リ クス表示装置。  5. The storage capacitor is provided in a circuit connecting the TFT and the preceding scanning line, and the preceding scanning line is connected to the scanning off voltage correcting means via the load current detecting means. The liquid crystal matrix display device described.
6 . 走査線と信号線と前記走査線及び信号線に接続され たスィ ツチング素子と該スィ ツチング素子に駆動される 液晶画素と該液晶画素に接続された共通電極とで構成さ れた液晶マ ト リ ク ス表示装置において、  6. A liquid crystal matrix including a scanning line, a signal line, a switching element connected to the scanning line and the signal line, a liquid crystal pixel driven by the switching element, and a common electrode connected to the liquid crystal pixel. In a trix display,
T F Tが導通状態になる ことによ リ駆動すべき走査線 から T F T を介して前記共通電極に流れる電流に起因し た波形の状態に基づいて駆動走査線の走査電圧の波形の 状態を補正する電圧補正手段と を具備したこ と を特徴と した液晶マ ト リ クス表示装置。  A voltage that corrects the state of the scan voltage waveform of the drive scan line based on the state of the waveform caused by the current flowing from the scan line to be re-driven to the common electrode via the TFT through the TFT when the TFT is turned on. A liquid crystal matrix display device comprising: a correction unit.
7 . 走査線と信号線と前記走査線及び信号線に接続され たスィ ツチング素子と該スィ ツチング素子によ リ駆動さ れる液晶画素と該液晶画素に接続された共通電極と前記 T F Tに接続された蓄積容量と前記蓄積容量を共通に接 続した蓄積容量共通線とで構成されたマ 卜 リ ク スパネ ル を駆動する液晶マ 卜 リ クス表示装置の駆動方法において 単独も し く は任意の組合せによ り前記走査線、 前記信 号線、 前記共通電極、 蓄積容量共通線に流出入する電流 を検出して、 前記走査線、 前記信号線、 前記共通電極、 蓄積容量共通線に印加される電圧の状態を補正するこ と を特徴と した液晶マ 卜 リ ク ス表示装置の駆動方法。 7. The scanning line and the signal line, the switching element connected to the scanning line and the signal line, the liquid crystal pixel driven by the switching element, the common electrode connected to the liquid crystal pixel, In a driving method of a liquid crystal matrix display device for driving a matrix panel composed of a storage capacitor connected to a TFT and a storage capacitor common line connecting the storage capacitors in common, there may be used alone. Detects the current flowing into and out of the scanning line, the signal line, the common electrode, and the storage capacitor common line by an arbitrary combination, and detects the current flowing through the scanning line, the signal line, the common electrode, and the storage capacitor common line. A method for driving a liquid crystal matrix display device, characterized in that a state of an applied voltage is corrected.
8 . 走査線と信号線と前記走査線及び信号線に接続され スィ ツチング素子と該スィ ツチング素子に駆動される 液晶画素と該液晶画素に接続された共通電極とで構成さ れたマ ト リ ク スパネルを駆動する液晶マ ト リ ク ス表示装 置の駆動方法において、 8. A matrix including a scanning line, a signal line, a switching element connected to the scanning line and the signal line, a liquid crystal pixel driven by the switching element, and a common electrode connected to the liquid crystal pixel. In a method of driving a liquid crystal matrix display device for driving a liquid crystal panel,
単独も し く は任意の組合せによ り前記走査線、 前記信 号線、 前記共通電極に流れる電流を検出 した時に、 予め 設定 した補正量に基づいて駆動走査線の走査電圧の波形 の状態を補正する こと を特徴と した液晶マ ト リ クス表示 装置の駆動方法。  When the current flowing through the scanning line, the signal line, and the common electrode is detected alone or in any combination, the state of the waveform of the scanning voltage of the driving scanning line is corrected based on a preset correction amount. A method for driving a liquid crystal matrix display device, comprising:
9 . 走査線と信号線と前記走査線及び信号線に接続され たスイ ッチング素子と該スイ ッチン グ素子に駆動される 液晶画素と該液晶画素に接続された共通電極とで構成さ れたマ 卜 リ ク スパネルを駆動する液晶マ ト リ クス表示装 置の駆動方法において、 単独も し く は任意の組合せによ り前記走査線、 前記信 号線、 前記共通電極、 蓄積容量共通線に流出入する電流 に起因する電圧波形歪みを予測制御によ リ反対電圧を与 えて駆動走査線の走査電圧の波形の状態を補正するこ と を特徴と した液晶マ 卜 リ ク ス表示装置の駆動方法。 9. A scanning line, a signal line, a switching element connected to the scanning line and the signal line, a liquid crystal pixel driven by the switching element, and a common electrode connected to the liquid crystal pixel. In a method of driving a liquid crystal matrix display device for driving a matrix panel, The voltage waveform distortion caused by the current flowing into and out of the scanning line, the signal line, the common electrode, and the common line of the storage capacitor is driven by applying an opposite voltage by predictive control, alone or in any combination. A method for driving a liquid crystal matrix display device, comprising: correcting a state of a scanning voltage waveform of a scanning line.
PCT/JP1993/000820 1993-06-18 1993-06-18 Liquid crystal matrix display device and method of driving the same WO1995000874A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP1993/000820 WO1995000874A1 (en) 1993-06-18 1993-06-18 Liquid crystal matrix display device and method of driving the same
KR1019940013161A KR950001375A (en) 1993-06-18 1994-06-11 LCD Matrix Display and Driving Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1993/000820 WO1995000874A1 (en) 1993-06-18 1993-06-18 Liquid crystal matrix display device and method of driving the same

Publications (1)

Publication Number Publication Date
WO1995000874A1 true WO1995000874A1 (en) 1995-01-05

Family

ID=14070352

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1993/000820 WO1995000874A1 (en) 1993-06-18 1993-06-18 Liquid crystal matrix display device and method of driving the same

Country Status (2)

Country Link
KR (1) KR950001375A (en)
WO (1) WO1995000874A1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0883102A1 (en) * 1997-06-05 1998-12-09 Thomson-Lcd Method for compensating distortions in a capacitive circuit and its use in matrix displays
JP2006018278A (en) * 2004-06-30 2006-01-19 Lg Philips Lcd Co Ltd Liquid crystal display device and driving method therefor
US7009512B2 (en) 2001-07-13 2006-03-07 Juan Carlos Cordoba Alarm system for a portable device
EP1282100A3 (en) * 2001-07-31 2007-06-20 Canon Kabushiki Kaisha Scanning circuit and image display device
JP2007213063A (en) * 2006-02-06 2007-08-23 Samsung Electronics Co Ltd Liquid crystal display device
CN101620832B (en) * 2008-06-30 2011-07-13 中华映管股份有限公司 Liquid crystal display and switching voltage control circuit thereof
CN102183852A (en) * 2011-05-09 2011-09-14 深圳市华星光电技术有限公司 Liquid crystal display
WO2019123514A1 (en) * 2017-12-18 2019-06-27 堺ディスプレイプロダクト株式会社 Display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604718B1 (en) * 1999-07-05 2006-07-28 엘지.필립스 엘시디 주식회사 Liquid crystal display device and the method for compensating the kickback voltage therof
KR102342743B1 (en) 2017-04-04 2021-12-24 삼성디스플레이 주식회사 Display apparatus and method of driving the same
KR20210031587A (en) 2019-09-11 2021-03-22 삼성디스플레이 주식회사 Display device and driving method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249195A (en) * 1987-04-06 1988-10-17 株式会社日立製作所 Liquid crystal display device
JPS6429899A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Liquid crystal display device
JPS6442993A (en) * 1987-08-08 1989-02-15 Sanyo Electric Co Liquid crystal television equipment
JPH01116622A (en) * 1987-10-30 1989-05-09 Matsushita Electric Ind Co Ltd Driving voltage setting method for liquid crystal display device
JPH02110429A (en) * 1988-10-19 1990-04-23 Sharp Corp Liquid crystal display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249195A (en) * 1987-04-06 1988-10-17 株式会社日立製作所 Liquid crystal display device
JPS6429899A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Liquid crystal display device
JPS6442993A (en) * 1987-08-08 1989-02-15 Sanyo Electric Co Liquid crystal television equipment
JPH01116622A (en) * 1987-10-30 1989-05-09 Matsushita Electric Ind Co Ltd Driving voltage setting method for liquid crystal display device
JPH02110429A (en) * 1988-10-19 1990-04-23 Sharp Corp Liquid crystal display device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2764424A1 (en) * 1997-06-05 1998-12-11 Thomson Lcd METHOD FOR COMPENSATION OF A CAPACITIVE CIRCUIT PERTURBE AND APPLICATION TO MATRIX VISUALIZATION SCREENS
US6252566B1 (en) 1997-06-05 2001-06-26 Thomson-Lcd Compensation process for a disturbed capacitive circuit and application to matrix display screens
EP0883102A1 (en) * 1997-06-05 1998-12-09 Thomson-Lcd Method for compensating distortions in a capacitive circuit and its use in matrix displays
US7009512B2 (en) 2001-07-13 2006-03-07 Juan Carlos Cordoba Alarm system for a portable device
US7746338B2 (en) 2001-07-31 2010-06-29 Canon Kabushiki Kaisha Scanning circuit and image display device
EP1282100A3 (en) * 2001-07-31 2007-06-20 Canon Kabushiki Kaisha Scanning circuit and image display device
JP4566075B2 (en) * 2004-06-30 2010-10-20 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display device and driving method thereof
JP2006018278A (en) * 2004-06-30 2006-01-19 Lg Philips Lcd Co Ltd Liquid crystal display device and driving method therefor
JP2007213063A (en) * 2006-02-06 2007-08-23 Samsung Electronics Co Ltd Liquid crystal display device
US8259047B2 (en) 2006-02-06 2012-09-04 Samsung Electronics, Co., Ltd. Horizontal stripe liquid crystal display device
US8564516B2 (en) 2006-02-06 2013-10-22 Samsung Display Co., Ltd. Horizontal stripe liquid crystal display device
US9116401B2 (en) 2006-02-06 2015-08-25 Samsung Display Co., Ltd. Horizontal stripe liquid crystal display device
US9753346B2 (en) 2006-02-06 2017-09-05 Samsung Display Co., Ltd. Horizontal stripe liquid crystal display device
US10185195B2 (en) 2006-02-06 2019-01-22 Samsung Display Co., Ltd. Horizontal stripe liquid crystal display device
CN101620832B (en) * 2008-06-30 2011-07-13 中华映管股份有限公司 Liquid crystal display and switching voltage control circuit thereof
CN102183852A (en) * 2011-05-09 2011-09-14 深圳市华星光电技术有限公司 Liquid crystal display
WO2012151761A1 (en) * 2011-05-09 2012-11-15 深圳市华星光电技术有限公司 Liquid crystal display
US8576149B2 (en) 2011-05-09 2013-11-05 Shenzhen China Star Optoelectronics Technology Co. Ltd. Liquid crystal display
WO2019123514A1 (en) * 2017-12-18 2019-06-27 堺ディスプレイプロダクト株式会社 Display device

Also Published As

Publication number Publication date
KR950001375A (en) 1995-01-03

Similar Documents

Publication Publication Date Title
US7034797B2 (en) Drive circuit, electro-optical device and driving method thereof
KR0176295B1 (en) Liquid crystal display device
JP4359631B2 (en) Method and apparatus for driving liquid crystal display device
US7358947B2 (en) Liquid crystal display having gray voltages and driving apparatus and method thereof
US9218791B2 (en) Liquid crystal display device and method for driving a liquid crystal display device
KR100430094B1 (en) Active Matrix Liquid Crystal Display and Method thereof
US20090146938A1 (en) Display device
US20080111828A1 (en) Display device and driving apparatus thereof
US20060007084A1 (en) Liquid crystal display device and method of driving liquid crystal display device
US7764265B2 (en) Driving apparatus for display device and display device including the same and method of driving the same
WO2013143195A1 (en) Feed-through voltage compensation circuit, liquid crystal display device and feed-through voltage compensation method
JP2008262196A (en) Gamma voltage generating circuit and display device having same
US20090244041A1 (en) Liquid crystal displays
KR100464898B1 (en) Method for driving active matrix type liquid crystal display
WO1995000874A1 (en) Liquid crystal matrix display device and method of driving the same
US6504521B1 (en) Method of driving liquid crystal display device
JP4127249B2 (en) Electro-optical device adjustment method, electro-optical device adjustment device, and electronic apparatus
JP2000310977A (en) Liquid crystal display device
KR20050015099A (en) Liquid Crystal Display Device And Driving Method For The Same
JPH06266313A (en) Liquid crystal matrix display device
JPH10253942A (en) Liquid crystal display device and driving method therefor
KR100767373B1 (en) device for driving liquid crystal display
JPH085989A (en) Liquid crystal matrix display device and its driving method
WO2007052421A1 (en) Display device, data signal drive line drive circuit, and display device drive method
JP2849034B2 (en) Display drive

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase