WO1992010924A1 - Verfahren zur herstellung von durchkontaktierten leiterplatten oder multilayern - Google Patents

Verfahren zur herstellung von durchkontaktierten leiterplatten oder multilayern Download PDF

Info

Publication number
WO1992010924A1
WO1992010924A1 PCT/EP1991/002347 EP9102347W WO9210924A1 WO 1992010924 A1 WO1992010924 A1 WO 1992010924A1 EP 9102347 W EP9102347 W EP 9102347W WO 9210924 A1 WO9210924 A1 WO 9210924A1
Authority
WO
WIPO (PCT)
Prior art keywords
rinsing
printed circuit
circuit boards
solution
steps
Prior art date
Application number
PCT/EP1991/002347
Other languages
English (en)
French (fr)
Inventor
Ludwig STADTMÜLLER
Original Assignee
Hans Höllmüller Maschinenbau GmbH & Co.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hans Höllmüller Maschinenbau GmbH & Co. filed Critical Hans Höllmüller Maschinenbau GmbH & Co.
Publication of WO1992010924A1 publication Critical patent/WO1992010924A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Definitions

  • the invention relates to a method for producing plated-through circuit boards or multilayers, in which the boreholes produced for contacting the different layers are cleaned with the following method steps:
  • Multilayers Electronic printed circuit boards, in particular so-called “multilayers”, have several layers of electrically conductive structures. So that they can be contacted, the entire printed circuit boards or multilayer must be drilled through and the lateral surfaces of the bores then covered with an electrically conductive layer. Since high demands are placed on the reliability of such printed circuit boards and multilayers, it goes without saying that the contacting of the various electrically conductive structures in the different layers is of great importance. This presupposes that the lateral surfaces of the boreholes, which become soiled when the boreholes are drilled, in particular have resin smearings, are carefully cleaned.
  • Such a cleaning method for the lateral surfaces of the boreholes is described in DE-OS 36 38 630, from which the present invention is based.
  • Cleaning begins here with swelling, treatment of the printed circuit boards or multilayer with a treatment liquid which generally contains various organic solvents. The swelling liquid is then removed in a rinsing process. The actual cleaning is then carried out by an oxidative treatment with a permanganate solution, after which excess oxidizing liquid is washed away again. This is followed by a so-called “detoxification”, in which brown stone, which has formed in the oxidative treatment, is reduced and removed. A new rinse follows. The printed circuit boards pretreated in this way can then be metallized on the lateral surfaces of the boreholes in methods known per se and not described further in DE-OS 36 38 630.
  • the object of the present invention is to supplement a method of the type mentioned at the outset as cost-effectively as possible with method steps which serve to produce electrically conductive layers on the lateral surfaces of the boreholes.
  • the invention is based on the knowledge that the "desmearing" process is particularly favorable with a special currentless one
  • Process steps c and d that is to say the process steps in which an oxidative treatment with permanganate solution is carried out, are combined into a single process step.
  • Figure 1 schematically the "Desmearing” process known from DE-OS 36 38 630;
  • Figure 2 schematically the method known from DE-PS 38 06 884 for the currentless deposition of electrically conductive layers on the lateral surfaces of the boreholes;
  • FIG. 3 the method according to the invention, partially using method steps of the sub-methods shown in FIGS. 1 and 2.
  • the printed circuit boards or multilayers have already been provided with boreholes which are intended to contact the electrically conductive structures arranged in different layers.
  • the drill walls were contaminated; in particular, resin smearings or loose contaminants have accumulated.
  • the printed circuit boards are passed through a first treatment liquid (method step 1), in which the lateral surfaces of the bores are swollen. This is done with a mixture of different organic solvents in sodium hydroxide.
  • process step 2 the printed circuit boards are placed in an oxidative treatment bath, preferably a potassium permanganate bath (process step 3). This is where the impurities are actually removed from the boreholes.
  • the pretreated circuit boards are first swollen in an organic solution (it would be more correct to speak of a general "conditioning" since the relevant processes are not known in detail). This is process step 7 in FIG. 2.
  • the printed circuit boards enter a permanganate solution (process step 9), in which an oxidative pretreatment of the lateral surfaces of the boreholes to be coated takes place. It has been found that it is not desirable to have a complete absence of foreign substances after going through this step, but rather to have a certain amount of manganese dioxide which remains when the permanganate solution is reduced.
  • the printed circuit boards pretreated in this way are rinsed (process step 10) and then introduced into a solution of organic monomers (process step 11).
  • a layer of these organic monomers is deposited on the lateral surfaces of the boreholes.
  • process step 12 which is carried out without the interposition of a rinse these monomers are then polymerized out, forming an electrically conductive layer.
  • Excess polymerization products and residues of the treatment liquids are removed from process steps 11 and 12 in a decap and rinsing module, after which the printed circuit boards are fed to the further construction of the electrically conductive layers, for example in an electrolysis process.
  • FIG. 3 those method steps which have been adopted from the known methods according to FIGS. 1 and 2 are identified with the same reference symbols.
  • FIG. 3 makes it clear that not all process steps of the known processes are adopted in the process according to the invention. Rather, the detoxification process 5 and the subsequent rinsing process 6 are omitted from FIG. 1.
  • the conditioning or swelling process 7 and the subsequent rinsing process 8 are eliminated from the process shown in FIG.
  • the printed circuit boards thus go from the oxidation bath 3 of FIG. 1 directly into the oxidation bath 9 of FIG. 2.
  • the saving of four process steps means not only the saving of two treatment liquids which may have to be disposed of; in terms of apparatus, this means the saving of four device modules, which means a considerable reduction in costs.
  • process steps 3 and 9 in FIG. 3 can also be combined into a single process step, as indicated by dashed lines. Of course, this is associated with a further reduction in costs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Ein Verfahren zur Herstellung von durchkontaktierten Leiterplatten oder Multilayern kombiniert zwei an und für sich bekannte Verfahren: Das erste reinigt die zur Kontaktierung hergestellten Bohrlöcher durch Quellen (1), Spülen (2) und oxidative Behandlung mit einer Permanganatlösung (3). Das bekannte Verfahren enthält darüber hinaus nach einem weiteren Spülvorgang einen sogenannnten Entgiftungsvorgang und noch einmal einen Spülvorgang; diese letztgenannten Verfahrensschritte entfallen jedoch erfindungsgemäß. Das zweite, bekannte Verfahren stellt auf den Mantelflächen der Bohrlöcher stromlos eine elektrisch leitende Schicht her. Dies geschieht durch einen Konditionier- oder Quellvorgang, eine Spülung, eine oxidative Behandlung mit Permanganatlösung (9), eine weitere Spülung (10), eine Abscheidung von Monomeren aus einer diese enthaltenden Lösung (11), die daraufhin zu einer elektrisch leitenden Schicht polymerisiert werden (12). Nach einer weiteren Spülung bzw. Dekapierung (13) gehen die Leiterplatten bzw. Multilayer in den weiteren, hier nicht näher interessierenden Fabrikationsprozeß. Von dem letztgenannten, bekannten Verfahren werden erfindungsgemäß bei der Kombination mit dem ersten Verfahren das anfängliche Konditionieren oder Quellen sowie die nachfolgende Spülung weggelassen. Insgesamt ergibt sich eine Einsparung von mindestens zwei Verfahrensschritten, in denen die Leiterplatten oder Multilayer mit einer Behandlungsflüssigkeit beaufschlagt werden, sowie der zugehörigen Spülvorgänge.

Description

Verfahren zur Herstellung von durch ontaktierten Leiterplat¬ ten oder Multilayern
Die Erfindung betrifft ein Verfahren zur Herstellung von durchkontaktierten Leiterplatten oder Multilayern, bei welchem die zur Kontaktierung der verschiedenen Schichten hergestellten Bohrlöcher mit folgenden Verfahrensschritten gereinigt werden:
a) Quellen mit einer Behandlungsflüssigkeit;
b) Spülen;
c) oxidative Behandlung mit einer Permanganatlösung.
Elektronische Leiterplatten, insbesondere aber sogenannte "Multilayer", weisen mehrere Lagen elektrisch leitender Strukturen auf. Damit diese ankontaktiert werden können, müssen die gesamten Leiterplatten bzw. Multilayer durchbohrt und die Mantelflächen der Bohrungen danach mit einer elek¬ trisch leitfähigen Schicht überzogen werden. Da an die Zuverlässigkeit derartiger Leiterplatten und Multilayer hohe Anforderungen gestellt werden, ist es selbstverständlich daß der Ankontaktierung der verschiedenen elektrisch lei¬ tenden Strukturen in den unterschiedlichen Schichten große Bedeutung zukommt. Dies setzt voraus, daß die Mantelflächen der Bohrlöcher, die bei der Einbringung der Bohrlöcher verschmutzt werden, insbesondere Harzverschmierungen auf¬ weisen, sorgfältig gereinigt werden.
Ein derartiges Reinigungsverfahren für die Mantelflächen der Bohrlöcher, auch "Desmearing"-Verfahren genannt, ist in der DE-OS 36 38 630 beschrieben, von welcher die vorlie¬ gende Erfindung ausgeht. Die Reinigung beginnt hier mit einer Quellung, einer Behandlung der Leiterplatten bzw. Multilayer mit einer Behandlungsflüssigkeit, die im allge- meinen verschiedene organische Lösungsmittel enthält. Die Quellflüssigkeit wird danach in einem Spülvorgang entfernt. Die eigentliche Reinigung erfolgt dann durch eine oxidative Behandlung mit einer Permanganatlösung, wonach Überschüsse der Oxidationsflüssigkeit erneut wegge- spült werden. Es schließt sich eine sogenannte "Entgiftung" an, in welcher Braunstein, der sich in der oxidativen Behandlung gebildet hat, reduziert und entfernt wird. Es folgt eine erneute Spülung. Die so vorbehandelten Leiter¬ platten können dann in an und für sich bekannten, in der DE-OS 36 38 630 nicht weiter beschriebenen Verfahren an den Mantelflächen der Bohrlöcher metallisiert werden.
Durch das bloße Hintereinanderfügen der bekannten Verfahren zur Reinigung der Bohrlöcher sowie der Metallisierung der Mantelflächen entsteht eine große Vielzahl von Verfahrens¬ schritten, die viele Behandlungsflüssigkeiten und in der apparativen Verwirklichung viele einzelne Vorrichtungsmoduln erfordert.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren der eingangs genannten Art in möglichst kostengünstiger Weise durch Verfahrensschritte zu ergänzen, welche der Herstellung elektrisch leitender Schichten auf den Mantel¬ flächen der Bohrlöcher dienen.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß un¬ mittelbar an den Verfahrensschritt c anschließend ohne Zwischenschaltung eines Neutralisationsvorganges oder eines weiteren Konditionier- oder Quellvorganges ein Verfah- ren zur stromlosen Herstellung elektrisch leitender Schichten auf den Mantelflächen der Bohrlöcher mit folgenden Verfah¬ rensschritten durchgeführt wird:
d) oxidative Behandlung mit einer Permanganatlösung;
e) Spülen;
f) Abscheiden einer Schicht organischer Monomere aus einer Lösung dieser Monomere;
g) Polymerisation der abgeschiedenen Monomere zu einer elektrisch leitfähigen Schicht.
Die Erfindung fußt auf der Erkenntnis, daß der "Desmearing"- Prozeß besonders günstig mit einem speziellen stromlosen
Verfahren zur Herstellung der elektrisch leitfähigen Schich¬ ten auf den Mantelflächen der Bohrlöcher kombiniert werden kann: Dieses Verfahren ist an und für sich ebenfalls bekannt (DE-PS 38 06 884) . Allerdings ist es möglich, bei der erfindungsgemäß vorgeschlagenen Kombination der beiden
Verfahren einige von deren Einzelschritten "zu überspringen", also die Anzahl von Verfahrensschritten, in denen die Leiterplatten oder Multilayer mit einer Behandlungsflüssig- keit beaufschlagt werden müssen, sowie die zugehörigen Spülvorgänge, einzusparen. Insbesondere ist es bei der erfindungsgemäßen Vorgehensweise nicht mehr erforderlich, nach der oxidativen Behandlung im "Desmearing"-Verfahren eine "Entgiftung" , also eine Entfernung des sich bildenden Braunsteines, durchzuführen, da gerade dieser Braunstein bei der oxidativen Vorbehandlung vor dem Abscheiden der Monomere eine günstige Wirkung hat. Außerdem entfällt der zusätzliche Konditionier- oder Quellvorgang, welcher bei dem in der DE-PS 38 06 884 beschriebenen Verfahren zur stromlosen Abscheidung leitender Schichten auf den Mantel- flächen der Bohrlöcher noch erforderlich war. Da die chemischen Vorgänge, die in der oxidativen Behand¬ lung des "Desmearing"-Prozesses ablaufen, nicht identisch mit denjenigen sind, die in der oxidativen Behandlung vor der stromlosen Abscheidung der elektrisch leitenden
Schichten stattfinden, kann es sich empfehlen, beide oxida¬ tive Vorgänge in unterschiedlichen Bädern durchzuführen, die sich dann z.B. bezüglich des pH-Wertes aber auch bezüg¬ lich des Gehaltes an Braunstein unterscheiden können. Im allgemeinen ist es aber jedenfalls nicht erforderlich, die beiden Bäder, in denen mit Permanganatlösung gearbeitet wird, noch einmal durch eine Spülung voneinander zu trennen.
Nach einem besonderen Merkmal der Erfindung ist es in bestimmten Fällen, die durch Versuche ermittelt werden können, auch denkbar, die o.g. Verfahrensschritte c und d, also die Verfahrensschritte, in denen eine oxidative Behandlung mit Permanganatlösung durchgeführt wird, zu einem einzigen Verfahrensschritt zusammenzufassen.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Zeichnung näher erläutert; es zeigen
Figur 1: schematisch das aus der DE-OS 36 38 630 bekannte "Desmearing"-Verfahren;
Figur 2: schematisch das aus der DE-PS 38 06 884 bekannte Verfahren zur stromlosen Abscheidung elektrisch leitender Schichten auf den Mantelflächen der Bohrlöcher;
Figur 3: das erfindungsgemäße Verfahren unter teilweiser Verwendung von Verfahrensschritten der in den Figuren 1 und 2 dargestellten Teilverfahren. Zum besseren Verständnis der erfindungsgemäß vorgeschlagenen Maßnahmen sei zunächst anhand Figur 1 kurz wiederholt, wie bei dem bekannten, in der DE-OS 36 38 630 beschriebenen Verfahren eine Reinigung der Bohrlöcher von durchkontaktier- ten Leiterplatten bzw. Multilayern erfolgt. Wegen Einzel¬ heiten des Verfahrens wird auf die genannte Druckschrift verwiesen.
Die Leiterplatten bzw. Multilayer sind vor dem in Figur 1 dargestellten Verfahrensabschnitt bereits mit Bohrlöchern versehen worden, welche der Ankontaktierung der in verschie¬ denen Schichten angeordneten elektrisch leitenden Strukturen dienen sollen. Bei der Einbringung dieser Bohrungen sind die Bohrwandungen verschmutzt worden; insbesondere haben sich HarzverSchmierungen oder auch lose Verunreinigungen angelagert. Zu deren Entfernung werden die Leiterplatten durch eine erste Behandlungsflüssigkeit (Verfahrensschritt 1) geführt, in welcher die Mantelflächen der Bohrungen aufgequollen werden. Dies geschieht mit einer Mischung verschiedener organischer Lösungsmittel in Natriumhydroxid. Nach einer Spülung (Verfahrensschritt 2) gelangen die Leiterplatten in ein oxidatives Behandlungsbad, vorzugs¬ weise ein Kaliumpermanganatbad (Verfahrensschritt 3) . Hier erfolgt die eigentliche Entfernung der Verunreinigungen an den Bohrlöchern. Bei den dabei ablaufenden chemischen Reaktionen bildet sich durch Reduktion des Kaliumpermanga- nates auch Braunstein, von dem man bisher grundsätzlich annahm, daß er zur erfolgreichen Metallisierung der Bohrungs- Mantelflächen wieder entfernt werden muß. Deshalb ist bei dem aus der DE-OS 36 38 630 bekannten Verfahren (Figur 1) nach einer weiteren Spülung (Verfahrensschritt 4) ein sogenannter "Entgiftungsprozeß" (Verfahrensschritt 5) vorgesehen. Zur "Entgiftung" (auch "Neutralisation" genannt) wird eine Behandlung mit einer Hydroxylammniumchlorid-Lösung durchgeführt. Nach einer erneuten Spülung (Verfahrensschritt 6) gelangen die Leiterplatten zu einer Station, in welcher die gereinigten Mantelflächen der Bohrlöcher in nicht näher bezeichneter Weise mit einer metallischen Schicht überzogen werden.
Von den verschiedenen bekannten Verfahren, mit welchen elektrisch leitende Überzüge auf den Mantelflächen von Bohrlöchern hergestellt werden, hat sich die Erfindung zur Kombination mit dem in Figur 1 dargestellten Verfahren ein ganz bestimmtes herausgesucht, welches in der DE-PS
38 06 884 beschrieben ist und nachfolgend anhand der Figur 2 kurz erläutert wird. Wegen Einzelheiten wird erneut auf die zuletzt genannte Druckschrift Bezug genommen.
Die vorbehandelten Leiterplatten werden zunächst in einer organischen Lösung gequollen (richtiger wäre es wohl, von einer allgemeinen "Konditionierung" zu sprechen, da die relevanten Vorgänge im einzelnen nicht bekannt sind) . Dies ist der Verfahrensschritt 7 in Figur 2. Nach einer Spülung (Verfahrensschritt 8) gelangen die Leiterplatten in eine Permanganatlösung (Verfahrensschritt 9) , in welcher eine oxidative Vorbehandlung der nachfolgend zu beschichten¬ den Mantelflächen der Bohrlöcher stattfindet. Dabei hat sich herausgestellt, daß nicht eine vollständige Abwesen- heit von Fremdsubstanzen nach dem Durchlaufen dieses Schrit¬ tes sondern durchaus ein gewisser Rest an Braunstein, der bei der Reduktion der Permanganatlösung verbleibt, wünschenswert ist.
Die so vorbehandelten Leiterplatten werden gespült (Ver¬ fahrensschritt 10) und danach in eine Lösung organischer Monomere eingebracht (Verfahrensschritt 11) . Eine Schicht dieser organischen Monomere lagert sich dabei an den Mantel¬ flächen der Bohrlöcher an. Im nächsten, ohne Zwischenschal- tung einer Spülung durchgeführten Verfahrensschritt 12 werden dann diese Monomere auspolymerisiert, wobei sich eine elektrisch leitfähige Schicht bildet. In einem Deka¬ pier- und Spülmodul werden überschüssige Polymerisationspro¬ dukte und Reste der Behandlungsflüssigkeiten aus den Verfah- rensschritten 11 und 12 entfernt, wonach die Leiterplatten dem weiteren Aufbau der elektrisch leitenden Schichten, beispielsweise in einem Elektrolyseverfahren, zugeführt werden.
Die beschriebenen beiden Verfahren werden nunmehr erfin¬ dungsgemäß miteinander kombiniert, wie dies in Figur 3 dargestellt ist. In Figur 3 sind diejenigen Verfahrens¬ schritte, welche aus den bekannten Verfahren nach den Figuren 1 und 2 übernommen wurden, mit denselben Bezugs- zeichen gekennzeichnet. Der Vergleich der Figur 3 mit den Figuren 1 und 2 macht deutlich, daß nicht alle Ver¬ fahrensschritte der bekannten Verfahren beim erfindungs¬ gemäßen Verfahren übernommen werden. Vielmehr entfallen aus Figur 1 der Entgiftungsvorgang 5 und der nachfolgende SpülVorgang 6. Aus dem in Figur 2 dargestellten Verfahren fallen der Konditionier- oder Quellvorgang 7 und der nach¬ folgende Spülvorgang 8 weg. Die Leiterplatten gelangen also aus dem Oxidationsbad 3 von Figur 1 direkt in das Oxidations- bad 9 von Figur 2. Die Einsparung von vier Verfahrensschrit- ten bedeutet nicht nur die Einsparung zweier Behandlungs¬ flüssigkeiten, die ggf. entsorgt werden müssen; in der apparativen Ausgestaltung bedeutet dies die Einsparung von vier Vorrichtungsmoduln, was eine erhebliche Kostenminderung bedeutet.
Unter günstigen Bedingungen, die im Einzelfall durch wenige Versuche ermittelt werden können, lassen sich die Verfah¬ rensschritte 3 und 9 in Figur 3 auch, wie gestrichelt angedeutet, zu einem einzigen Verfahrensschritt zusammen- fassen. Hiermit ist selbstverständlich eine weitere Redu¬ zierung der Kosten verbunden.

Claims

Patentansprüche
1. Verfahren zur Herstellung von durchkontaktierten Leiter¬ platten oder Multilayern, bei welchem die zur Kontaktie¬ rung der verschiedenen Schichten hergestellten Bohrlöcher mit folgenden Verfahrensschritten gereinigt werden:
a) Quellen mit einer Behandlungsflüssigkeit;
) Spülen;
c) oxidative Behandlung mit einer Permanganatlösung,
dadurch gekennzeichnet, daß
unmittelbar an den Verfahrensschritt c anschließend ohne Zwischenschaltung- eines Neutralisationsvorganges oder eines weiteren Konditionier- oder Quellvorganges ein Verfah¬ ren zur stromlosen Herstellung elektrisch leitender Schichten auf den Mantelflächen der Bohrlöcher mit folgenden Verfah¬ rensschritten durchgeführt wird:
d) oxidative Behandlung mit einer Permanganatlösung;
e) Spülen;
f) Abscheiden einer Schicht organischer Monomere aus einer Lösung dieser Monomere;
g) Polymerisation der abgeschiedenen Monomere zu einer elektrisch leitfähigen Schicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verfahrensschritte c und d in einem Verfahrens¬ schritt zusammengefaßt sind.
PCT/EP1991/002347 1990-12-15 1991-12-07 Verfahren zur herstellung von durchkontaktierten leiterplatten oder multilayern WO1992010924A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4040226.6 1990-12-15
DE19904040226 DE4040226C2 (de) 1990-12-15 1990-12-15 Verfahren zur Herstellung von durchkontaktierten Leiterplatten oder Mehrlagenleiterplatten (Multilayern)

Publications (1)

Publication Number Publication Date
WO1992010924A1 true WO1992010924A1 (de) 1992-06-25

Family

ID=6420489

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1991/002347 WO1992010924A1 (de) 1990-12-15 1991-12-07 Verfahren zur herstellung von durchkontaktierten leiterplatten oder multilayern

Country Status (4)

Country Link
EP (1) EP0515605A1 (de)
JP (1) JPH05503815A (de)
DE (1) DE4040226C2 (de)
WO (1) WO1992010924A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19527056C1 (de) * 1995-07-25 1996-11-28 Blasberg Oberflaechentech Verfahren zur Herstellung von durchkontaktierten Leiterplatten oder Mehrlagenleiterplatten (Multilayer)
KR101876919B1 (ko) * 2017-05-04 2018-07-10 주식회사 휴비스 폴리에스테르 수지 발포체를 포함하는 샌드위치 판넬

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0267452A2 (de) * 1986-11-11 1988-05-18 ATOTECH Deutschland GmbH Verfahren zur Entfernung von Harzverschmutzungen in Bohrlöchern von Leiterplatten
WO1989008375A1 (en) * 1988-03-03 1989-09-08 Blasberg-Oberflächentechnik Gmbh New through-hole plated printed circuit board and process for manufacturing same
EP0417750A2 (de) * 1989-09-14 1991-03-20 ATOTECH Deutschland GmbH Verfahren zur direkten Metallisierung von Leiterplatten
EP0457180A2 (de) * 1990-05-09 1991-11-21 LeaRonal (UK) plc Metallisierungsverfahren von einer Leiterplatte mit Durchgangbohrungen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3806884C1 (en) * 1988-03-03 1989-09-21 Blasberg-Oberflaechentechnik Gmbh, 5650 Solingen, De Through-plated contact printed circuit and method for fabricating it
DE3931003A1 (de) * 1989-09-14 1991-03-28 Schering Ag Verfahren zur direkten metallisierung von leiterplatten

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0267452A2 (de) * 1986-11-11 1988-05-18 ATOTECH Deutschland GmbH Verfahren zur Entfernung von Harzverschmutzungen in Bohrlöchern von Leiterplatten
WO1989008375A1 (en) * 1988-03-03 1989-09-08 Blasberg-Oberflächentechnik Gmbh New through-hole plated printed circuit board and process for manufacturing same
EP0417750A2 (de) * 1989-09-14 1991-03-20 ATOTECH Deutschland GmbH Verfahren zur direkten Metallisierung von Leiterplatten
EP0457180A2 (de) * 1990-05-09 1991-11-21 LeaRonal (UK) plc Metallisierungsverfahren von einer Leiterplatte mit Durchgangbohrungen

Also Published As

Publication number Publication date
DE4040226A1 (de) 1992-06-17
DE4040226C2 (de) 1994-09-29
JPH05503815A (ja) 1993-06-17
EP0515605A1 (de) 1992-12-02

Similar Documents

Publication Publication Date Title
EP0361192B1 (de) Verfahren zur Herstellung von Leiterplatten
DE3928832C2 (de) Verfahren zur Herstellung von durchkontaktierten Leiterplatten und Leiterplatten-Halbzeug
DE3341431A1 (de) Verfahren zum reinigen von loechern in gedruckten schaltungsplatten mit permanganathaltigen und basischen loesungen
US5747098A (en) Process for the manufacture of printed circuit boards
DE102004045451B4 (de) Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
DE3408630A1 (de) Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
EP0166105B1 (de) Flexible Leiterplatte und Verfahren zu ihrer Herstellung
DE1812692A1 (de) Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten
DE3741459C1 (de) Verfahren zur Herstellung durchkontaktierter Leiterplatten
DE69824133T2 (de) Verfahren zur Herstellung von mehrschichtigen Leiterplatten
CH543218A (de) Verfahren zum Herstellen einer gedruckten Schaltung auf einem Metallkern
DE3806884C1 (en) Through-plated contact printed circuit and method for fabricating it
DE2550598A1 (de) Verfahren zur lochwandmetallisierung
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
WO1992010924A1 (de) Verfahren zur herstellung von durchkontaktierten leiterplatten oder multilayern
EP0417750B1 (de) Verfahren zur direkten Metallisierung von Leiterplatten
EP0267452B1 (de) Verfahren zur Entfernung von Harzverschmutzungen in Bohrlöchern von Leiterplatten
DE2515706A1 (de) Verfahren zur herstellung von durchkontaktierten gedruckten schaltungen
WO1997005758A1 (de) Verfahren zur herstellung von durchkontaktierten leiterplatten oder mehrlagenleiterplatten (multilayer)
DE4402413C2 (de) Verfahren zum Elektroplattieren
EP0530564A1 (de) Verfahren zur Herstellung von Leiterplatten
DE1790293A1 (de) Verfahren zur herstellung von basismaterialien fuer gedruckte schaltungen
DE3006117A1 (de) Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen
DE10220684B4 (de) Verwendung eines Verfahrens zur Herstellung leitender Polymere mit hoher Metallisierungsfähigkeit zur Durchmetallisierung von kaschierten Basismaterialien zur Leiterplattenherstellung
EP0696410B1 (de) Verfahren zur durchkontaktierung von leiterplatten mittels leitfähiger kunststoffe zur direkten metallisierung

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 1992900154

Country of ref document: EP

AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU MC NL SE

WWP Wipo information: published in national office

Ref document number: 1992900154

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1992900154

Country of ref document: EP