WO1992008171A1

WO1992008171A1 - Programmable controller

Info

Publication number: WO1992008171A1
Application number: PCT/JP1990/001438
Authority: WO
Inventors: Katsunori Kawabe; Katsuji Toyooka
Original assignee: Koyo Electronics Industries Co., Ltd.
Priority date: 1990-11-06
Filing date: 1990-11-06
Publication date: 1992-05-14
Also published as: US5404456A; EP0509092A4; CN1061478A; EP0509092A1; KR920704203A

Description

明細書プログラマブルコントローラ [技術分野 ]

この発明はプログラマブルコントローラ、特に従属関係にあるシステムの制御に関する。

[背景技術 ]

従来のプログラマブルコントローラ（以下 P C という）として例えば特公平 1 一 5 Q 9 2 3 号公報には制御単位毎にステージ番号、諭理演算、データ演算命令、タイマ命令等を設けて、該当するステージのステータスがセッ卜されているか或るいはリセッ卜されているかを判断して、そのステージによって特定される制御単位毎に制御をしていた。

ところが、或るステージ（上位のステージ）に対して従属関係にあるシステムのステージ（下位のステージ）を制御する場合において、例えば上位のステージ力《リセット状態では下位のステージも当然リセッ卜されるような場合には、下位のステージを個々にリセッ卜させる命令が必要であった。その場合、その下位のステージ番号は規則性がなくバラバラでその数が多く、命令を記述する際に間違い易かった。また、プログラムを見ただけでは、その従属関係が分かりずらいという問題点もあった。 [発明の開示 ]

この発明は、このような問題点を解決するためになされたものであり、下位層のステージに対する制御命令が簡単にでき、また、従属関係を簡単に把握することができ、更に、多層構造も簡単に実現できる P C を提供することを目的とする。

この発明のひとつの態様に係る P C は、各ステージ及びマクロブ口ックのステータスがそれぞれ格納されるステージテーブル、入出力データが格納される 1 ノ 0 テーブル、ステージ用マスタリセットフラグが格納されるレジスタ、演算結果が格納されるリザルトレジスタ、ユーザ一プログラムが格納されるプログラム記億部、及びュ一ザ一プログラムを解析して実行する演算制御部を有し，プログラム記憶部には少なくとも次の（ A ) 及び（ B ) の各命令を含んだ上位層のプログラムと、次の（ C ) 〜 ( E ) のプグラムを含んだ第 1 の下位層のマクロブ口ックのプログラムが格納されている。

( A ) ステージ番号が記載され、ステージ用マスタリセットフラグの反転信号と該当するステージのステ一タスとのアンド論理を求めるステージ命令 S G と、各ステ — ジ命令 S G の後に記載され、該当するステージのステ — タスがセットされているときにそのプログラムが実行される各種の命令群。

( B ) ステージ番号及びマクロブロック番号が記載され、ステージ用マスタリセットフラグの反転信号とそのステージのフラグとのアンド論理を求め、その結果をそのステージのステータスにセッ卜すると共に、マクロブロックのステータスにセットするマクロステージ命令 M S G o

( C ) マクロブロックのプログラムの最初に記載され、そのマクロブロックのステータスがセッ卜されているとき、ステージ用マスタリセットフラグをリセットする共に、次に記載されているステージ命令 S Gのステータスをセッ卜するマクロラベノレ命令 M L B L。

( D ) マクロブロックのプログラム最後に記載され、リザノレトレジスタカセッ卜されているとき、そのマクロブロックのステータスをリセットするマクロエンド命令 M E N D 0

( E ) 前記マクロラベル命令 M L B L とマクロエンド命令 M E N D との間に記載された上記の（ A ) の命令群。

また、本発明の他の態様に係る P C は、第 1 の下位層のマクロブロックのプログラムは前記（ B ) のプログラムを含んでおり、第 2 の下位層のマクロブックのプログラムは前記（ C ) 、（ D ) 及び（ E ) プログラムを含んでいる。そして、前記第 1 の下位層のマクロブロックのプログラムにより第 3 のマクロブロックのステータス力《制御される。つまり第 1 の下位層のマクロブックにより制御される第 2 の下位層のマクロブロックが得られ、プログラムが 3層構造になる。

更に、本発明の他の態様に係る P C は、第 2 の下位層のマクロブ口ックのプログラムと同様な内容で、相対的に上位層となるプログラムにそれ自身のマクロブ口ックのステータス制御される複数の下位層のマクロブ口ックのプログラムをプログラム記億部に格納して、任意の階層の多層構造にしている。

上記の P C においては、第 1 の下位層のマクロブ口ックのプログラムにおけるマクロブ口ックのステータスが、上位層のプログラムにより制御され、更に第 1 の下位層のマクロブ口ックのステータスに基づいてステージ用マス夕リセットフラグが制御される。例えばマクロブロックのステータスがセットされることにより、そのマクロブロックのステージ用マスタリセットフラグがリセットされて、そのマクロブ口ックのプログラムが演算制御実行される。この上位層と第 1 の下位層のマクロブロックのプログラムとの関係は、第 1 の下位層のマクロプロックのプログラムと第 2 の下位層のマクロブロックのプログラムとの関係においても同様である。このような関係は任意に構成することができ、多層構造が容易に構成でさる _c

また、本発明の他の態様に係る P C は、各層のプログラムに、それより下位の層のマクロブロックのプログラムを制御するマク口ステージ命令 M S G を複数設けることにより、下位の層のマクロブロックのプログラムをサブルーチンとして利用することもできる。

以上のようにこの発明によれば、ステージ命令、 S G R S T 、マクロステージ命令、マクロレベル命令及びマクロエンド命令を用いて下位の層に対してはマクロプロック単位に制御し、し力、もそのマクロブ口ックを上位層側のマクロステージ命令に基づいて制御するようにしたので、簡単に多層構造が実現でき、その多層構造の関係も容易に把握できる。

[図面の簡単な説明 ]

第 1 図はこの発明の一実施例を示す P C のハード構成を示すブロック図、第 2 図はその動作も示すフローチヤート、第 3 図は第 1 図のユーザープログラム記憶部に格納されているユーザープログラムの一部を示した図、第 4 図は第 3 図のプログラムの動作を概念的に示したフロ — チャート、第 5 図は第 3 図のユーザ一プログラムを実行したときの各ステータスの状態を示す図、第 6 図及び第 7 図はそれぞれこの発明の他の実施例の動作を概念的に示したフローチヤ一トである。

[発明を実施するための最良の形態 ] 第 1 図はこの発明の一実施例に係る P C の構成を示すブロック図である。図において、（1 0 )は各種の演算処理をする演算制御部、（1 2 )は演算制御部（1 0 )の指令に基づいて計数処理をするプログラム力ゥン夕である。（14 )はプログラム記億部であり、ユーザープログラムが格納され、プログラムカウンタ（1 2 )の計数値で指定されるアドレスのプログラムが演算制御部（ 10 )に読み出される。

(16)は I Z O ステータスを記億した I Z O テーブルであり、入力データ i 0 , i l …及び出力データ Q l , Q 2 … が格納される。（18)は内部リレーステータスを格納する内部リレーテーブルであり、例えば一時データ等が格納される。（20)は各ステージ及び各マクロブ口ックのステータスを格納するステ一ジテーブルであり、（22)は各種データを記億するレジスタである。（24)はレザルトレジス夕（以下 R R という）であり、演算制御部（10)の演算結果が一時格納される。（26)はステージ用マスタリセットフラグ力《格納される 1 ビットのレジスタである。

(28)は入力ポートであり、入力データを演算制御部 (10)を介して 1 0 テーブル格納させる。（30)は出力ポ — トであり、 I Z O テーブル（16)の出力データを演算制御部（10)を介して出力する。

第' 2 図は第 1 図の P C の動作を示すフローチヤ一トである。図示のように、演算制御部（ 10 )は最初にステージ用マスタリセットフラグ（以下 S G R S T という）をリセットする等の初期設定の処理をし、次に入力転送の処理を行なう。ここで、入力転送の処理とは 1 0 ポート (28)を介して入力モジュール（図示せず）からの入力デ — 夕を I Z O テーブル（16)に取り込む処理であり、全ての入力データが I Z O テーブル（16)に取り込まれる。

次に、演算制御部（10)はプログラムカウンタ（12)で指定されるアドレスのプログラムをプログラム記憶部（14) から順次読み出して解析し、その解析結果に基づいて各種の演算処理をする。例えば 1 ノ 0 テーブル（16)の入力データ又はデータレジスタ（22)のデータに基づいて演算処理をし、それを I Z O テーブル（16)、内部リレーテーブル（18)に格納する等の処理をする。

全てのユーザープログラムについての演算処理が終了すると、演算制御部（10)は次に出力転送の処理を行う。ここで、出力転送とは I Z O テーブル（16)に格納されている出力データを出力ポート（30)を介して出力モジユーノレ（図示せず）に出力する処理である。

以上の入力転送、命令実行及び出力転送を終了の指令力《あるまでサイクリックに繰り返す。

ところで、上記の演算実行におけるプログラムの解析及び演算処理においては、各種のプログラムを処理するわけであるが、次にこの発明に特有なプログラムについて説明する。

( A ) ステージ命令 S G， i S G ；

例 S G S 10

S G R S Tの反転信号と該当するステージのステ一夕ス S T とのアンド諭理を求めて、それをそのステータス S T にセッ卜する。この例ではステージ S 10のステ一夕ス S T にセッ卜される。

なお、 i S G命令においては該当するステージのステ一夕ス S Tを第 2 図の初期設定時に「 1 」に予めセットしておき、命令実行時には S G と同じ動作をする。 ( B ) マクロステージ命令 M S G ;

例 M S G S 11

M 100

(1) S G R S T の反転信号と該当するステージのステ — タス S T とのアンド論理を求めて、それをそのステータス S T にセッ卜する。この例ではステージ S 11のステ一タス S T にセッ卜される。（2) 更に、そのセッ卜されたステータス S T の内容をマクロブロックのステ一夕ス S T にセットする。この例ではステージ S 11のステータス S T の内容がマクロブ口ックの M 100 のステータス S T にセットされる。

( C ) マクロラベノレ命令 M L B L

例 M L B L M 100

該当するマクロブロックのステータス S Tが「 1 」にセットされているときに、 S G R S T をリセットすると共に、次に記載されているステージ命令 S G のステージのステータス S T を「 1 」にセットする。また、該当するマクロブロックのステータス S T力《リセットされているときには、 S G R S T に「 1 」をセットする。

( D ) マクロエンド命令 M E N D

R R (24)に「 1 J がセッ卜されているとき、該当するマクロブロックのステータス S T をリセットする。

第 3 図はプログラム記億部（14)に記憶されているユーザ一プログラムの一部をリストした図であり、第 4 図はそのユーザープログラムを概念的に示した図である。 (1) i S G S 10 ;この i S G命令によりステージ S 10のステータス S T は初期設定で予め「 1 」がセットされており、 S G R S Tの反転論理とのアンド論理を求めて、それを S 10のステータス S T にセッ卜する。ここでは電源投入後の初期設定において S G R S T はリセットされているので、この S 10のステータス S T には「 1 」がセッ卜される。

(2) L D i 0 ；この L D命令により I Z O テーブル (16)の入力データ i 0 を R R (24)に格納する。

(3) J M P S 11 ；この J M P 命令においては、 R R (24)がリセットされているときには何も処理をしない。

R R (24)に「 1 」力セッ卜されているときには、 J M P 命令が所属しているステージのステータス S Tをリセッ卜する（ここでは S 10のステータス）と共に、 J M P 命令のオペランドのステージのステータス S T ( ここでは S 11のステータス）に「 1 」セッ卜する。

ここで、上述の処理において例えば i 0 に「 1 」がセッ卜されているものとすれば、 R R (24)には「 1 」力セッ卜されている状態になるので、 J M P命令は有効になり、ステージ S 10のステータス S T はリセッ卜され、ステージ S 11のステータス S T には「 1 」力 <セッ卜される。

(4) M S G S 11 M 100 ；

ここでは、ステージ S 11のステータス S T は「 1 」にセッ卜されており、また S G R S T はリセットされているので、 S G R S T の反転信号とステージ S 11のステータス S T とのアンド論理は「 1 」となり、その結杲ステージ S 11のステータス S T に「 1 」がセッ卜される。更に、ステージ S 11のステータス S Tの内容（「 1 」）に基づいてマクロブロック M 100 のステータス S T に「 1 」がセットされる。

なお、 S G R S Tの反転信号とステージ S 11のステータス S T とのアンド論理が「 0 」の場合にはステージ S 11のステータス S T力《リセットされ、更に、マクロブロック M 100 のステータス S T もリセッ卜される。

以下、順次プログラムを実行していくわけであるが、それ以降のプログラムの一部の処理についての説明を省略し、第 3 図の右仞 Jのマクロブロックのプログラムについての説明を続ける。

(5) M L B L M 100 ；

マクロブロックの M 100 のステータス S T はここでは「 0 」 → 「 1 」に変化しているので、これにより S G R S T はリセッ卜され、次の番地に記載されているステージ命令のステージ、ここではステージ S 100 のステ一夕ス S T に「 1 」をセットする。これによりステージ S 100 以降の処理が可能になり、上述の場合と同様に処理されるのでその説明は省略する。

なお、マクロブロックの M 100 のステータス S Tか' リセットされている場合には、 S G R S T はセッ卜される。従って、 S G R S Tがセットされている時は S G 100 以降のステ一夕 S Tがリセットされるので、次の番地に記載されているステージ命令 S G 100 以降の命令は実行されなくなる。この例では、ステージ S 100 〜ステージ S 102 のステージ命令は実行されないことになる。

(6) M E N D

R R (24)に「 1 」がセッ卜されているとき、そのマクロブロックのステータス S T をリセッ卜する。これによりこのマクロブロックの処理は終了することになる。この例では、その前の命令「 L D i 4 」を実行した際に、 1 0 テーブル（16)の入力データ i 4 が「 1 」にセットされている状態において、マクロブロックのステータス S Tがリセッ卜される。

第 5 図は第 3 図のプログラムを実行した際の入力データ及び各部のデータを示す図であり、各走査順に上述の説明を更に具体的に説明する。

(1) 走査（1) ；

i S G S 10の命令により初期設定においてステージ S 10のステータス S Tが「 1 」に予めセットされている。このときには入力データはまだ無い状態であるものとする o

(2) 走査（2) ；

I / O テーブル（16)の入力データ i 0 に「 1 」がセッ卜されると、「 J M P S 11J 命令が実行されてステ一ジ S 10のステータス S Tがリセッ卜され、ステージ S 11 のステータス S T に「 1 」がセッ卜される。そして、「 M S G S 11 M 100 J の命令が処理される。この処理により、マクロブロック M 100 のステータス S T に

Γ 1 J がセットされる。そして、「 M L B L M 100 J 命令によりステージ S 100 のステータス S T に「 1 I がセ、ソ卜される。

(3) 走査（S)

この走査時においては、ステージ S 11及び S 100 のステ一夕ス S T に「 1 J がセッ卜されており、またマクロブ π ック M 100 のステータス S T に「 1 」がセットされたままとなっている。この状態で 1 ノ 0 テーブル（16)の入力デ— 夕 i 2 に「 1 」がセットされると、次にように処理される。

ステージ S 11のステータス S T及びマクロブロック M 100 のステータス S T は「 1 」がセッ卜されたままとなつており、そして、 i 2 に「 1 」力《セッ卜されているので、「 L D i 2 」命令により R R ( 24 )には「 1 」力セッ卜されている。従って、「 J M P S 101 J 命令によりステ— ジ S 100 のステータス S Tがリセヅトされ、ステーン S 101 のステータス S T に「 1 」がセットさる。

また、「 0 ϋ T Q 11J 命令により R R (24)の内容が内部リレーテープル（18)の出力データ Q 11に出力し、ここでは Q 11に「 1 」がセッ卜される。

(4) 走査（4)

I Z 0 テーブル (16)の入力データ i 2力《リセッ卜され「 1 」にセットされると、ステージ S 11のステータス S Τ はセットされたままであり、またマクロプロック M 100 のステータス S T もセッ卜されたままとなっているが、「 L D i 2」命令の実行により R R (24)はリセットされる。

また、 i 3 力「 1 」にセットされているので、「 L D i 3 」命令により R R (24)に「 1 」がセッ卜され、「 J M P S 102 」によりステージ S 101 のステータス S T力《リセットされ、ステージ S 102 のステータス S T に「 1 」がセットされる。

(5) 走査（5)

S G 101 が「 1 」から「 0 」に変化した事により R R (24)はリセットされ、「 O U T Q 11J 命令により Q 11 はリセットされる。

(6) 走査（6) ；

入力データ i 4 がセットされると、「 L D i 4 」により R R (24)には「 1 」がセットされる。これにより「 M E N D」命令が実行されて、このマクロブロック M 100 のステータス S T力リセッ卜される。

(7) 走査（7)

ステージ S 11のステータス S T に「 1 」力くセッ卜されている状態であり、前の走査でマクロブロック M 100 のステータス S T に「 0 」がセッ卜されているので、「 L D N M 100 」命令により R R ( 24 )には「 1 」がセットされ、「 J M P S 12」命令にによりステージ S 11のステータス S T力《リセッ卜され、そして、ステージ S 12のステータスには「 1 」力くセッ卜される。そして、この走査での「 M L B L M 100 」命令実行では M 100 のステ — タスが「 1 」力、ら「 0 」に変化している事力、ら S G R S T に「 1 」がセットされる。従って、マクロブロックのステージ S 100 以降の各ステージの演算処理はなされないことになる。

以上のようにして上位層のプログラム「 M S G S 11

M 100 」命令等によりマクロプロック M 100 のステ一タス S T をセット又はリセットさせて、それにより S G R S T をリセット又はセットしてマクロブロックの起動或いは停止を制御している。

上述の実施例は 2層構造の例であるが、更に多層にすることも同様にしてできる。

第 6 図はこの発明の他の実施例の概念図である。この実施例においては、（ n + 1 ) 層構造になっており、例えば一番上位にある「 M S G S 11 M 100 J 命令によりマクロブロック M 100 のステータス S T に「 1 」をセットすることにより、それより下層のマクロブロック M 100 の演算動作を実行させ、また、マクロブロック M 100 のステータス S T をリセットすることにより、マクロブロック M 100 の演算動作を禁止させる。

このマクロブロック M 100 において、「 M S G S 10 3 M 200 J 命令によりマクロブロック M 200 のステータス S T に「 1 」をセットすることにより、それより下層のマクロブロック M 200 の演算動作を実行させ、また、マクロブロック M 200 のステータス S Tをリセットすることにより、マクロブロック M 200 の演算動作を禁止する O

以上のようにして相対的に上位の層に位置するマク口プロックが下位の層に位置するマクロブ口ックの演算動作を制御することができる。第 6 図の例においては、ステージ S 11のステータス S T をリセッ卜することによりマクロブロック M 100 のステータス S T をリセッ卜すると、それより下層のマクロブロックのステータスは全てリセッ卜状態になり、演算処理がなされない。

第 7 図はこの発明の他の実施例の概念図である。この実施例においてはマクロブロック M 100 をサブルーチンとして利用している。ステージ S 11のステータスに「 1 」力セッ卜されると、マクロブロック M 100 のステータス S T にも「 1 」がセッ卜され、マクロブロック M 100 が演算処理がなされる。また、その逆に、ステージ S 11のステータス S T がリセッ卜されるとマクロブロック M 100 のステータス S T もリセッ卜され、マクロブロック M 100 が演算処理が禁止される。このような処理はステージ S 13においても同様にしてなされる。

Claims

請求の範囲

1 . 各ステージ及びマクロブロックのステータスがそれぞれ格納されるステージテーブル、入出力データが格納される I Z O テーブル、ステージ用マスタリセットフラグが格納されるレジスタ、演算結果が格納されるリザルトレジスタ、ユーザープログラムが格納されるプログラム記憶部、及びユーザープログラムを解析して実行する演算制御部を有し、前記プログラム記憶部には少なくとも次の（ A ) 及び（ B ) の各命令を含んだ上位層のプログラムと、次の（ C ：) 、（ D ) 及び（ E ) のプロダラムを含んだ第 1 の下位層のマクロブ口ックのプログラムとが格納されていることを特徵とするプログラマブルコントローラ。

( A ) ステージ番号が記載され、ステージ用マスタリセットフラグの反転信号と該当するステージのステ一夕スとのアンド論理を求めるステージ命令 S G と、各ステージ命令 S G の後に記載され、該当するステージのステ一タス力セットされているときにそのプログラムが実行される各種の命令群。

( B ) ステージ番号及びマクロブロック番号が記載され、ステージ用マスタリセットフラグの反転信号とそのステージのステータスとのアンド論理を求め、その結果をそのステージのステータスにセットすると共に、マクロブロックのステータスにセットするマクロステージ命令 M S G 。 ( C ) マクロブロックのプログラムの最初に記載され、そのマクロブロックのステータス力セッ卜されているとき、ステージ用マスタリセットフラグをリセットすると共に、次に記載されているステージ命令 S G のステ一夕スをセッ卜するマクロラベノレ命令 M L B L 。

( D ) マクロブロックのプログラムの最後に記載され、リザノレトレジスタカ《セッ卜されているとき、そのマクロブロックのステータスをリセッ卜するマクロエンド命令 M E N D 0

( E ) 前記マクロラベノレ命令 M L B L とマクロエンド命令 M E N D との間に記載された上記の（ A ) の命令群。

2 . 前記第 1 の下位層のマクロブロックのプログラムは前記（ B ) のプログラムを含んでおり、そして、前記

( C； ) 、（ D ) 及び（ E ) の各プログラムを含み、前記第 1 の下位層のマクロブロックのプログラムによりそれ自身のマクロブ口ックのステータスが制御される第 2 の下位層のマクロブ口ックのプログラムがプログラム記憶部に格納される請求の範囲第 1 項記載のプログラマブルコントローラ。

3 . 前記の第 2 の下位層のプログラムと同様な内容で、相対的に上位層となるプログラムにそれ自身のマクロブ口ックのステータス制御される複数の下位層のマクロブ口ックのプログラムが前記プログラム記憶部に格納される請求の範囲第 2 項記載のプログラマブルコントローラ。

4 . 上位層又は下位層のマクロブロックのプログラムは、前記（ B ) のプログラムを複数含んでいる請求の範囲第 1 項記載のプログラマブルコントローラ。

5. 上位層又は下位層のマクロブロックのプログラムは、前記（ B ) のプログラムを複数含んでいる請求の範囲第 2項のプログラマブルコントローラ。