WO1990016117A1 - Systeme d'elimination des deteriorations de signaux de circuits - Google Patents

Systeme d'elimination des deteriorations de signaux de circuits Download PDF

Info

Publication number
WO1990016117A1
WO1990016117A1 PCT/JP1990/000735 JP9000735W WO9016117A1 WO 1990016117 A1 WO1990016117 A1 WO 1990016117A1 JP 9000735 W JP9000735 W JP 9000735W WO 9016117 A1 WO9016117 A1 WO 9016117A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase jitter
phase
signal
equalizer
jitter
Prior art date
Application number
PCT/JP1990/000735
Other languages
English (en)
French (fr)
Inventor
Takashi Kaku
Hiroki Kishimoto
Kyoko Hirao
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1151274A external-priority patent/JP2966000B2/ja
Priority claimed from JP15127389A external-priority patent/JP2965999B2/ja
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to EP90908639A priority Critical patent/EP0433458B1/en
Priority to DE69018211T priority patent/DE69018211T2/de
Publication of WO1990016117A1 publication Critical patent/WO1990016117A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/233Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end
    • H04L2027/0026Correction of carrier offset
    • H04L2027/003Correction of carrier offset at baseband only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0053Closed loops
    • H04L2027/0057Closed loops quadrature phase

Description

明 細 書
発明の名称
回線信号劣化除去方式
技術分野.
本発明は、 回線劣化要因を検出してキ ャ ンセルす
るデータモデムに関し、 特に位相ジ ッタ要因を効果
的に除去するデータモデムに採用される回線信号劣
化除去方式に関する。
背景技術
近年、 音声周波数に伝送带域を持つ電話回線を使
用してデータ伝送が普及している。 こ う したデータ
伝送のシステムには、 通常送信側及び受信側に変調
器及び復調器を備えた所謂モデムが設けられ、 モデ
ム間の回線で生ずる様々 な回線劣化要因を送信側及
び受信側のこれらのモデム内で除ましている。 1 特に、 近年、 変調方式と して、 多相位相変調の導
入によ りデータ伝送速度の高速化が図られてきてい
る為、 回線上で受ける符号間干渉、 変復調用のキ ヤ
リ ア周波数差等で生ずる周波数オフセ ッ ト、 電源変
動等で生ずる位相ジ ッタ等、 伝送される信号の位相
に係わる多 く の種類の信号劣化を精度良く 等化する
こ とが望まれてきている。
従来、 使用周波数帯域 0. 3 〜 3. 4 kH z の電話回線
を使用 した場合、 問題となる劣化要因は主に次のも
のがある こ とが知られている。 ① 符号間干渉
② 位相エラ一、 及び周波数オフセ ッ ト
③ 位相ジッタ
こう した、 劣化要因となる特性の等化の為、 従来 第 1 1図に示す構成で受信側において信号の劣化を 補償していた。
第 1 1図は従来の受信側モデム内のアルゴリ ズム の構成図である。 尚、 こう した構成は、 デジタル信 号処理 L S I や、 マイ ク ロプロセ ッサ等を使用して、 プログラムにより実行される。
同図において、 1 0 は自動等化器 ( A E CI ) であ り、 例えば、 ト ラ ンスバーサル型フ ィ ルタにより構 成される。 自動等化器 1 0 は、 伝送画線から受信さ れ、 復調後のベースバン ド信号、 又は、 復調前のパ スパン ドの信号が、 複素数平面上の信号点の座標デ ータ (べク トルデータ ) と して入力される。 この入 力信号から、 回線の劣化要因①である符号間干渉成 文を除去した等化出力を出力する。
等化器 1 0 の後段には、 キ ヤ リ ァ自動位相制御回 路 ( C A P C ) 及び硬判定回路を含むキャ リァ位相 制御部が設けられる。 C A P C 1 2 は、 等化器 1 0 の等化出力に舍まれる周波数オフセ ッ 卜、 及び位相 エラーを、 2次系積分演箕等を用いて予測するもの である。
C A P Cの出力は、 等化器 1 0 の等化出力及び、 等化器 1 0 への帰還信号にそれぞれべク トル乗算及 び、 その共役ベク トル *が乗算記号 で示される位 置で乗箕される。 自動等化器 1 0 の出力への乗箕は、 位相回転の停止、 即ち復調を意味し、 逆に自動等化 器 1 0への帰還信号への乗箕は、 位相面転の付加、 即ち変調を意味する。 キャ リ ア周波数オフセ ッ トが この構成により除去される原理としては、 自動等化 器 1 0 の出力の位相が、 キ ャ リ ア周波数オフセ ッ ト の影響で一定の角速度で回転するが、 C A P C 1 2 の出力を乗箕する こ とでこの画転を停止する こ とが できる という原理によっている。
キャ リ ア自動位相制御回路 1 2 には、 硬判定回路 2 6 による硬判定点と受信点との位相差で与えられ る硬判定エラーが入力される。 C A P C 1 2 は、 こ の硬判定エラーに基づいて等化器 1 0 の出力に含ま れる周波数オフセ ツ ト及び位相ェ ラ一成分を計算す る。 この計算結果は等化器出力に乗箕される。 この 構成は硬判定面路 2 6 の判定出力から得られた硬判 定エラ一を使用している こ とから、 硬判定エラーフ イ ー ドバッ ク方式と して知られている。
キャ リ ア位相制御部に続いて、 予測フ ィ ルタ回路 1 4 を舍む位相ジ ッタ除丟部が設けられる。
予測フ ィ ルタ回路 1 4 は内蔵した予測フ ィ ルタに より位相ジ ッタ成分を予測する。 この出力は、 乗箕 記号の部分でキャ リ ア位相制御部の出力値に乗算さ れ位相ジッタ成分をキヤ リ ァ位相制御部の出力から 除去する。
この様に符号間干渉、 周波数オフセ ッ ト及び位相 エラ一、 更に位相ジッタの各回線劣化要因が除去さ れ、 除去された受信点情報は最終的に軟判定回路、 又は硬判定回路 1 6 に与えられる。 軟判定画路は入 力された値を基に、 公知のビタビ復号化により受信 信号がとるべき最も尤もらしい信号点を判定する。
又、 硬判定の場合には、 先の硬判定の場合も同様0 であるが、 各複素空間に割り当てた領域対応に割り 当てた信号点を、 各領域の値に対応して格納したテ 一ブルを使用して判定する。
この軟判定回路又は硬判定回路 1 6 の判定点と入 力受信点との誤差で与ええられる判定エラーは予測 δ フ ィ ルタ回路 1 4 に正規化出力として帰還され、 予 測フ ィ ルタ回路 1 4 の最適化制御が行われる。 又、 このエラーは、 2つの乗算器を経て自動等化器 1 0 へも帰還される。
この様な従来のシステムにあっては、 伝送画線の 0 信号劣化要因である、 符号間干渉を自動等化器 1 0 により、 周波数ォフセ ッ ト と位相エラーをキャ リ ア 位相制御部、 位相ジッタを位相ジッタ除去部で除去 するよう にしている。
しかしながら、 位相変調を施した信号て 'データを δ 伝送する伝送回線の伝送速度が高速となると、 非常 に近似する位相であっても各々の信号が持つデータ が異なる こ とになるので、 信号位相の極めて正確な る復調が要求される。
従来のモデムの場合は、 伝送速度が低い為位相に 関して極めて精度の高い復調、 補正を必要と しない が、 高速な伝送速度の復調に適用する と、 信号劣化 要因の除去が完全とならず、 位相誤りが多いという 欠点を持っている。
又、 伝送速度が高い場合、 畳込み符号化、 即ち、 ビタ ビ符号化や、 多次元 ト レ リ ス符号化等の最尤符 号化手法で誤りを自動補正できる様にす こ とによ り、 復調時に信号位相の精度を上げる必要性を無く する試みもなされている。 しかしながら、 この方法 も、 本質的に受信信号の位相補正を完全に行う為の ものではな く 、 補正のパフ ォーマ ンスと しては必ず しも良いものではない。
又、 上記した従来の構成において、 硬判定エラー のフ ィ ー ドバッ クによる C A P C 1 2 の制御にあつ ては、 ループ内遅延量を零とできる硬判定回路を使 用すれば位相エラーの変動に対して高い追従性が得 られる点で好ま しい。
しかしながら、 高い追従性を得れば得る程、 C A P C 1 2 の雑音帯域は広がり、 S 特性も劣化す る という問題がある。
従って、 追従力を低下させ S / N特性を向上させ ることが望ましいが、 この場合には、 後段の予測フ ィ ルタ 1 4 に大きな食担がかかり望ましく ない。 この為、 両者の中間点を探り、 S / N特性の最適 化を図っていた。
しかも、 本発明者等がこう した構成で、 各種の係 数を最適化したとしても、 位相に誤りを持ち、 精度 の高い補正が出来ないことを見出した。
従って本発明の目的は、 位相補正の精度を、 受信 信号の位相補正を行う構成によって、 高精度化する 方法及びその装置を提供するにある。
又、 本発明の他の目的は、 自動等化器を有する画 線信号劣化補正装置で、 且つ、 先行して自動等化器 の等化による位相ジッタ干渉を取り除いた後、 精度 良く信号判定を行う ことができる方法及び装置を提 供する こ とにある。
また本発明の他の目的は、 位相ジ ツタの除去を完 全に行い得る方法及び装置を提供するにある。
更に、 本発明の他の目的は、 位相ジッタの除去と ともに、 周波数オフセ ッ ト及び位相エラーの除去機 能を向上して S Z Nを図るこ とが出来る方法及びそ の装置を提供するにある。
更に本発明の他の目的は、 ビタビ符号化、 多次元 ト レリ ス符号化システム等の最尤符号化伝送システ ムにも適用でき、 高い位相精度でデータの判定がで きるデータモデムを提供することに有る。 発明の開示
本発明者等は、 補正されない成分の解析の結果、 自動等化器は ト ラ ンスバーサル型フ ィ ルタで構成さ れており、 各信号は符号間干渉を補正する為に将来 から過去に渡ってタ ップをシフ 卜されてゆ く が、 複 数の受信信号の一つに舍まれる位相ジ ッ タ成分は、 その成分がタ ップに存在する期間に渡って出力信号 に影響する為に、 補正され得ない成分が生じている こ とを解明した。
従って、 符号間干渉補正時に位相ジ ッタが受ける 影響を、 予測フ ィ ルタを使用した位相ジ ッタ除去の 前に所定の除去回路で除去、 乃至は抑圧すれば位相 ジ ッタを確実に補正可能となる。
又、 本発明では、 C A P Cの動作を安定させる為 に C A P Cの応答時定数を大き く する。 これによ り、 低周波数の位相ジッ タに対する追従性が低下する。 この位相ジ ッ タ は前述した予測フ ィ ルタで予測して 除まする こ とになるが、 予測フ ィ ルタは ト ラ ンスバ 一サル型フ ィ ルタを使用しており、 信号をシフ ト し てゆ く タ ツプ数が有限であるため、 低周波数に対す る追従性が極めて低い。 しかし、 本発明にあっては、 予測フ ィ ルタの前段に予測フ ィ ルタの動作周波数を 入力信号に所定の周波数を乗算する周波数シフ ト手 段を設ける。 これにより、 予測フ ィ ルタは高い周波 数の信号を取り扱う こ とができ、 低周波の位相ジ ッ タに対しても充分な除去能力を持つ。
図面の簡単な説明
第 1図は本発明の原理説明図である。
. 第 2図は本発明の第一の実施例の原理を示す構成 図である。
第 3図は本発明の位相ジッタ干渉キ ヤ ンセル機能 の配置条件を示す説明図である。
第 4図ば本発明の対象とする回線モデルである。 第 5図は本発明で用いる固定等化器の実施例構成0 図である。
第 6図、 第 7図はア ンコ ンディ シ ョ ン ド ( Uncond i t i oned , UC)回線特性の説明図及び等化特 性説明図である。
第 8図は本発明の位相ジッタ予測回路の実施例構 δ 成図である。
第 9図は本発明の全体実施例の構成図である。 第 1 0図はデジタルシグナルプロ セ ッ サで実現し た場合の本発明の要部詳細実施例アルゴリ ズム図で ある。
0 発明を実施するための最良の形態
第 1図において、 自動等化手段 1 0 は、 伝送回線 の受信信号から復調された複素平面上の信号点情報 またはパスバン ド信号から符号間干渉成分を除去す る。 キ ヤ リ ァ自動位相制御手段 1 2 は自動等化手段 5 1 0 の等化出力に舍まれる位相エラー及び周波数ォ フセ ッ ト成分を除去する。
位相ジッタ除去手段 1 4 は、 キヤ リ ァ自動位相制 御手段 1 2 の出力に含まれる位相ジ ッ タ成分を除去 する。
判定手段 1 6 は、 この位相ジッタ除去手段 1 4 の 出力に基づき軟判定の場合は送信側で付加した冗長 度を利用 して最も尤もら しい複素平面上の信号点を 判定し、 また、 硬判定の場合には直接判定する とと もに、 理想的な受信点と実際の受信点の誤り量を発 生する。
本発明の第一の発明においては、 これに加え、 自 動等化手段 1 0、 及び、 C A P C 1 2 の後段に位相 ジ ッ タ干涉除去手段 1 8が配置される。
又、 第二の発明にあっては、 位相ジ ッタ除去手段 1 4 に設けられる位相ジ ッタ予測フ ィ ルタの前後に 変調手段と復調手段を、 更に、 予測フ ィ ルタへの帰 還信号に対して変調手段が配置される。
位相ジ ッタ干涉除丟手段 1 8 は、 自動等.化手段 10 及び C A P C 1 2 における符号間干渉の為の補正と、 周波数オフセ ッ 卜の為の補正によって影響を受けた 状態の位相ジ ッタを受信する。
位相ジ ッ タ干渉除去手段 1 8 は、 この受信信号を、 固定フ ィ ルタ等の、 回線特性に近似した特性を持つ フ ィ ルタにて濾波して、 送信信号と位相ジ ッタのみ を増幅及び抽出出力する。 位相ジッタ干涉除去手段 1 8 の出力は位相ジッタ 除去手段 1 4 に供給される。 位相ジッタ除去手段 14 では、 増幅された状態の位相ジッタ及び送信信号の 合成信号から位相ジッタ成分を除去し、 判定手段 16 に供給する。
第二発明では、 位相ジッタ除去手段 1 4 は、 入力 された信号周波数を、 所定の周波数まで高めるので、 低い周波数で構成される位相ジッタについて高周波 数で取扱が可能となり、 即ち、 位相ジッタが周波数 軸上で取扱易い帯域の信号となり、 S / N特性の向 上が図れることになる。
〔実施例〕
第 2図は本発明の一実施例を示した実施例構成図 である。
第 2図において、 1 0 は自動等化器 ( A E Q ) で あり、 自動等化器 1 0 は伝送回線 (電話回線) の受 信信号から複素平面上での信号点を復調して得られ た受信点座標データに舍まれる符号間干渉を除去す る等化補正を行なう。
1 2 はキャ リ ア自動位相制御回路 ( C A P C ) で あり、 自動等化器 1 0 の出力に舍まれる回線劣化要 园である位相エラー及び周波数オフセ ッ トを除去す る。 キ ャ リ ア自動位相制御回路 1 2に続いては本発 明で新たに設けた位相ジッタ干涉除去画路 1 8が設 けられ、 位相ジッタ干涉除去回路 1 8 は第 1 の固定 等化器 2 0 により実現される。 この位相ジ ッタ干渉
除丟画路 1 8 の詳細は後の説明で明らかにする。
位相ジッタ干涉除去回路 1 8 に続いては位相ジッ
タ除去回路 1 4 が設けられ、 位相ジ ッタ除ま回路 14 ¾ には位相ジッタ予測回路 2 2、 第 1 及び第 2 の固定 , ¾ 等化器 2 4 , 2 6 が設けられ、 これらについても後
の説明で明らかにする。
位相ジ ッタ除去回路 1 4 に続いては判定.回路 1 6
が設けられ、 判定回路 1 6 において送信倒で誤り制
御のために行なつた ト レリ ス符号化による冗長 1 ビ
ッ 卜の付加に対応した最尤復号、 即ちビイ タ.ビ復号
により受信信号点に対応する最も尤も ら し 信号点
を判定して出力する。 また、 判定回路 1 6 の.判定ェ
ラ一出力 (軟判定エラー出力) は位相ジ ッタ ί余去手
段の位相ジ ッ タ予測回路 2 2 を最適化するため、 正
規化出力と して帰還されている。 こ こで、 第 2 図の
実施例に示すよう に、 本発明により新たに設けられ
た位相ジ ッタ干渉除丟回路 1 8 をキヤ リ ァ自勳位相
制御回路 1 2 の後段で且つ位相ジ ッタ除ま画路 1 4
の前段となる位置に設ける理由を説明する。
第 3図は伝送画線における主な劣化要因と しての
符号間干渉、 位相エラー * 周波数オフセ ッ ト、 位相
ジ ッタ干渉及び位相ジ ッタの各々 に対する受信側等
でのキ ャ ンセル機能の対応関係を示したもので、 更
に右側に劣化要因のキヤ ンセル機能以前に他の劣化 要因がすでにキヤ ンセルされているか否かの必要性 の有無を示している。
この第 3図から明らかなように、 本発明により新 たに設けられた位相ジ ッタ干渉キャ ンセルについて は、 それ以前に符号間千涉及び位相エラ一♦ 周波数 オフセ ッ トがキャ ンセルされていることが望ま し く、 逆に位相ジ ツタについてはキヤ ンセルされていな く ても問題がない。 一方、 位相ジッタをキ ャ ンセルす る位相ジ 'ン タ除去回路については、 それ以前に符号 間干涉、 位相エラ一 · 周波数オフセ ッ ト及び位相ジ ッ夕干渉のそれぞれがキヤ ンセルされていること力 望ましい。
従って、 本発明による位相ジッタ干涉除去回路 18 を設ける位置としては、 第 2図に示すようにキ ヤ リ ァ自動位相制御回路 1 2 の後段で且つ位相ジ タ除 去面路 1 4 の前段となる位置、 即ち自動等化器 1 0 で符号間干渉が除去され且つキャ リ ァ自動位相制御 回路 1 2で位相エラー及び周波数オフセ ッ トが除去 された出力を位相ジッタ干渉除去回路 1 8に与えて 位相ジッタ干渉成分を除去するようになる。
次に、 第 2図の実施例で除去対象となる位相ジッ タ干渉の発生要因を考察すると次のようになる。 本発明の除去対象となる位相ジッタ干渉は、 伝送 回線における位相ジッタ要因の挿入点後の通過する 伝送回線の特性に依存する。 従って、 第 2図の位相 ジ ッタ干渉除去のための伝送回線と して第 4図に示 すよ う な回線モデルを想定する。
この第 4図に示す回線モデルを決定するための必 要条件は次のとおりである。
(1) 位相ジッタ exp (j の挿入点 2 8 は 1 箇所と する。
通常伝送面線はマルチリ ンクを構成する こ とから 位相ジ ッタの揷入点は複数となるが、 モデル簡易化 のため支配的な劣化を与える位相ジ ッ タの挿入点を 1 箇所と考える。
(2) 位相ジ ッタ ex p (j θ ) の挿入点 2 8 は送信側、 受信側の両方に於ける挿入を考慮できるモデルとす る。 即ち、 実回線の実態及び特性評価を考慮し、 両 方のキ ャ ンセルを対応可能とする。
(3) 位相ジ ッ タ exp (j θ ) の存在しない回線特性は フ ラ ッ ト とする。 即ち、 回線特性 D と回線特性 Cの 積 D · C = 1 とする。
このよ う な回線モデル決定のための必要条件を考 慮する と、 第 4図に示すよう な代表的な回線のモデ ルが得られる。
第 4 図において、 Xは送信信号であり、 送信信号 Xは画線特性 Dを受けて R信号となり、 続いて位相 ジ ッタ挿入点 2 8 により位相ジ ッタ e x p (j 6 ) を受 けて K信号となり、 更に回線特性 Cを受けて等化出 力信号 Υ となる。 次に、 第 4図のモデルについて本発明の除去対象 となる位相ジッタ干涉成分について考察する と次の よう になる。
まず、 送信総 Xに回線特性 D .による劣化要因を受 けることで R信号が得られ、 R信号は、
R = X · D - - (1) となる。 続いて位相ジッタ挿入点 2 8 において位相 ジ ッタ exp (j θ ) による劣化要因を受けて Κ信号と なり、 この Κ信号は、
Κ = R X exp (j ^ ) --… -· (2) で表わされる。 更に K信号は面線特性 Cによる劣化 要因を受ける こ とで Y信号となり、 Y信号は、
Y = K · C = R X exp (j ^ ) ' C =等化出力
(3) となる。 そこて、 前記条件 (3)より D · C = 1 である こ とから前記第 (3)式を展開する と次のよ うになる。
Y = R X ex p (j ^ ) ' C
= R - C + R X ex p {) Θ ) · C 一 R · C = X · D · C 十 R { exp (j ) — 1 } · C = X + R { exp (j ^ ) - 1 } · C
(4) この第 (4)式の最終展開項における
R { exp (i θ ) - 1 } · C
は (位相ジ ッタ) (位相ジ ッ タ干渉成分) を表わ しており、 位相ジ ッタの存在する回線においては必 ず位相ジッタ と位相ジッタ干渉の 2つの劣化要因が 存在する こ とになる。
従って位相ジッタ干渉をキャ ンセルするためには、 前記第 (4)式の最終展開項で示さ る位相ジッタ干渉 成分を計算し、 この計算結果により キャ ンセルする と な ^ 0
このよう な第 4図の回線モデルを対象とした位相 ジッタ干渉の考察に基づく第 2図に示した本発明の 実施例構成図の詳細を説明する。
第 2図において、 位相ジッ タ干渉除去回路 1 8 の 入力信号と しては、 符号間干渉及び位相周波数オフ セ ッ トが除去された自動等化器 1 0及びキャ リ ア自 動位相制御回路 1 2からの出力を使用しており、 こ の出力には前記第 (4)式の右辺第 2項に示された (位 相ジッタ) 十 (位相ジッタ干涉成分) のみが含まれ ている。
位相ジ ッタ干渉除去回路 1 8 は第 4図に示した位 相ジッタ挿入点 2 8以降の回線特性 Cに対する回線 等化特性 C - 1を設定した第 1 の等化器 2 0を備え、 キャ リ ア自動位相制御回路 1 2 の出力に回線等化特 性 C - 1による等化補正を施すことで位相ジッタ干渉 成分を除去する。 即ち、 キ ャ リ ア自動位相制御回路 1 2 の出力は、
X ÷ R { exP (j ^ ) - 1 } · C
である こ とから、 この出力を回線等化特性 C 1によ り等化補正するこ とで位相ジッタ干涉成分が除去さ れた位相ジ ッタ成分のみが含まれた
R X e p (j θ )
が得られる。 なお、 第 1 の等化器 2 0 による位相ジ ッタ干渉成分の除去において、 新たに符号間干渉を 発生するが、 この第 1 の等化器 2 0で新たに発生し た符号間干渉については判定回路 1 6 の前段に必要 な らば別途等化器を設けてキヤ ンセルすればよい。 次に、 第 1 の等化器 2 0 で位相ジ ッタ干涉成分が 除まされた出力は、 次段の位相ジッタ除去回路 1 4 に設けられた位相ジッタ予測回路 2 2 に与えられ、 位相ジッ タ成分 exp(-j 0 ) が算出される。 位相ジッ タ予測回路 2 2 の出力 exp(-j e ) は乗算点 3 0 に与 え られ、 第 1 の等化器 2 0 の出力から位相ジッタ exp(-j 6 ) を除去して Rを求める。 乗算点 3 0 に続 いては位相ジ ッタ干涉除去のための第 1 の等化器 20 の設置に伴って第 2 の等化器 2 4 が設けられる。 第 2 の等化器 2 4 には第 1 の等化器 2 0 の画線等化特 性 C-1と逆の回線等化特性 Cが設定され、 乗算点 30 からの出力 Rに等化特性 Cによる等化補正を施すこ とで X となる等化出力を得る。
このよう にして得られた位相ジ ッタ除去回路 1 4 からの出力 Xは判定回路 1 6 に与えられ、 ビイ タ ビ 復号により最も尤も ら しい信号点を判定し、 この判 定点を最終的な受信点と して出力し、 周知のよう に 判定点の複素平面上における座標位置に対応したビ ッ ト列にビッ トマ ツプ回路 (図示せず) を使用して 変換する。 ,
更に、 判定回路 1 6からの軟判定エラーは正規化 後に位相ジ ッタ除去回路 1 4 に設けた位相ジ ッタ予 測回路 2 2 に帰還されるが、 この判定回路 1 6 から の正規化出力は帰還ループに設けた第 3 の等化器 26 による等化補正を受ける。 即ち、 第 3 の等化器 2 6 には位相ジ ッタ干涉除去用の第 1 の等化器 2 0 と同 じ回線等化特性 Cが設定されており、 判定回路 1 6 からの正規化出力を画線等化特性 C - 'に.より等化補 正を施して出力 R と して位相ジ ッ タ予測回路 2 2 に 帰還する こ とで位相ジ ッ タ予測回路 2 2 の最適化を 図っている。
こ こで、 第 2図に示した第 1 の等化器 2 0 , 第 2 の等化器 2 4及び第 3 の等化器 2 6 にあっては、 各 等化器の画線等化特性 C Cをアクティ ブにした 場合、 位相ジ ッ夕が存在しない回線において係数解 を無限にもつこ ととなり、 システムと しての安定化 が困難になる。 従って、 第 1 , 第 2及び第 3 の等化 器 2 0 , 2 4 , 2 6 と しては、 第 5図に示すよ うに ト ラ ンスバーサル型の固定等化器を使用し、 固定等 化器の計数 C 1 C n と しては経験的な見地に立つ た固定の定数を設定する。 この第 5図に示す固定等化器の計数 C 1 〜 C nと しては、 代表的な回線特性として第 6図に示す U C 特性があることから、 この第 6図の U C特性を第 4 図に示した位相ジッタ挿入点 2 8以降の回線特性 C — 1とする。
この第 6図の U C特性を対象とした第 2図の実施 例にあっては、 第 1 の等化器 2 0及び第 3の等化器
2 6 に、 第 7図に示す第 6図の U C特性の逆特性
C — 1となるよう に第 5図に示した ト ラ ンスバ一サル 型の固定等化器の係数 C i 〜 C nを設定し、 一方、 第 2図の第 2の等化器 2 4 については第 6図の U C 特性となるように第 5図の固定等化器における係数 C 1 〜 C nを設定する。
勿論、 第 2図の等化器 2 0 > 2 4 , 2 6に設定す る回線等化特性 C — C と しては、 U C特性に限定 されず、 他の代表的な適宜の回線特性に基づいた等 化特性を設定する こ とができる。
第 8図は第 2図に示した位相ジッタ除去回路 1 4 に設けられた位相ジッタ予測回路 2 2の具体的な実 施例構成図である。
第 8図において、 位相ジッタ予測回路 2 2 は第 2 図に示した第 1 の等化器 2 0からの出力を遅延回路
3 2 , 口一パスフ ィ ルタ 3 4を介して第 3 CD等化器 2 6 で等化補正された正規化出力と掛け合せた後、 スカ ラ値に変換して予測フ ィ ルタ 3 6に入力して位 相ジ ッタ成分を予測し、 予測フ ィ ルタ 3 6 の出力を 余弦正弦変換部 3 8 で再びべク トルデータに変換し て乗算点 3 0 に乗じて位相ジ ッタ成分を除まするよ う にしている。
δ なお、 第 8図に示す遅延回路 3 2 は判定回路 1 6 がビィ タ ビ復号を行なう軟判定の際に必要となり、 判定回路 1 6 で硬判定、 即ち送信側の ト レリ ス符号 化による遷移規則を使用せずに復調受信点に対し複 素平面上で最も近い信号点を判定する判定について 0 は不要である。
第 9図は本発明の一実施例を示した実施例全体構 成図である。
第 9図において、 1 0 は自動等化器 ( A E Q ) で あり、 伝送回線の受信信号から復調された受信点の 5 座標データ、 即ち受信点べク トルデータ又は
p a s s b a n d信号が入力され、 この入力ベク トルデータ に舍まれる回線劣化要因と しての符号間千涉成分を 等化補正した等化出力を生ずる。
自動等化器 1 0 に続いては、 キヤ リ ァ位相制御部 0 1 2 が設けられる。 キヤ リ ァ位相制御部 1 0 0 内に はキ ヤ リ ァ自動位相制御回路 1 2 0 が設けられ、 キ ャ リ ァ自動位相制御回路 1 2 0 は、 自動等化器 1 0 の等化出力に舍まれる周波数オフセ ッ ト及び位相ェ ラー成分を計箕して乗算器 1 2 〗 に与えて等化出力 5 から除去する。 このキャ リ ア位相制御部 1 2 につい ては、 例えば特公昭 5 5 — 3 3 2 0 3号又は USP4 , 097 , 807号明細書図面にて公知となっている。 また 、 キ ヤ リ ァ自動位相制御回路 1 2 0 は自動等化器 10に続いて設けられることから 2次系 C A P C面路 として知られている。
キ ヤリ ァ位相制御部 1 2に続いては前述の位相ジ ッタ干涉除去部 1 8が設けられ、 前述の如く キ ヤ リ ァ位相制御部 1 2 で除去しきれなかった位相ジッタ 成分の内、 回線で受けた真の位相ジッタ成分以外の 成分を除去抑圧する。 位相ジッタ干渉除去部 1 8に つづいて、 位相ジッタ除去手段 1 4が設けられる。 位相ジッタ除去手段 1 4 は、 位相ジッタ成分が、 増 巾された位相ジッタ干渉除去部 1 8 の出力から位相 ジッタ成分を除去する。
位相ジッタ除去部 1 4 に続いては判定部 1 6が設 けられる。 判定部 1 6内には軟判定面路又は硬判定 回路 1 6 0が設けられ、 軟判定 HI路又は硬判定回路 1 6 0 は位相ジッタ除去部 1 4 の出力に基づき、 軟 判定の場合には送信側で付加した冗長度を利用して 最も尤もらしい複素平面上の信号'点を判定して受信 信号点の誤りを訂正する。 即ち、 送信側のデータモ デムに設けた ト レ リ ス符号画路により誤り制御のた めに冗長 1 ビッ トが付加されていることから、 判定 回路 1 6 0 において ト レ リ ス符号化により付加され た冗長 1 ビッ トを利用したビイ タビ復号により最も 尤も ら しい信号点を判定する。 一方、 硬判定の場合
はテーブルを使用して直接判定を行なう。
軟判定回路又は硬判定画路 1 6 0 による受信判定
点は後段に設けられた座標/ビッ ト列変換画路 (図
示せず) に与えられ、 信号点に対応したビッ ト列に
変換される。
更に、 軟判定回路又は硬判定回路 1 6 0 の判定出 - 力は加算器 1 6 2 に与えられ、 加算器 1 6 2 の他方
に対しては軟判定回路又は硬判定回路 1 6 0 に対す
る入力が遅延回路 1 6 1 を介して与え られており、
加算器 1 6 2 で判定点と遅延回路 1 6 1 を介して得
られた受信点との差、 即ち軟判定又は硬判定ヱラー
を取り出すよう にしている。
加算器 1 6 2 から得られた軟判定又は硬判定ェラ
一は、 位相ジ ッタ除丟部 1 4 に帰還されて、 後の説
明で明らかにする予測フ ィ ルタの最適化に使用され
る。
S / N特性を向上させるためにはキャ リ ア自動位
相制御回路 1 2 の雑音帯域をせばめる必要があり、
このためキ ャ リ ア自動位相制御画路 1 2 の時定数を
大き く する。 例えば、 同図の C A P C 1 2 0 内で乗
算器 1 2 1 へ帰還する量を小さ く する。 この結果、
キヤ リ ァ自動位相制御回路 1 2 による低速ジ ッタ
(低周波ジ ッタ) に対する追従力が低下し、 キヤ リ
ァ位相制御部 1 2 においては低周波ジ ッタを充分に 除去する ことができな く なる。
従って、 キ ヤ リ ァ位相制御部 1 2で充分に除去で きなかった低周波ジッタについては次段以後の位相 ジッタ除去部 1 4で除去するよう になるが、 位相ジ ッタ除去部 1 4 に設けている予測フ ィ ルタ 2 2 は、 タ ップ数が有限であるために低周波に対する追従力 が極めて弱い。 従って、 位相ジッタ除去部 1 4 の予 測フ ィ ルタ 2 2をそのまま動作させても低周波ジッ タに追従できないために位相ジ ッタを充分に除去す る こ とができな く なる。
そこで本発明にあっては、 位相ジ ッタ除去部 1 4 に設けた予測フ ィ ルタ 2 2 の動作周波数領域を高い 周波数領域にシフ ト させて動作させる こ とにより低 周波ジ ッタに対する追従を可能と している。
そこで、 位相ジ 'ノタ除去部 1 4 を詳細に説明する と、 次のよう になる。
まず、 自動等化器 1 0及びキ ャ リ ア位相制御部 12 で符号間干渉、 周波数オフセ ッ ト及び位相エラーが 除去された受信点データ、 即ち受信点べク トルデー タは、 遅延回路 1 4 1 を介して取り込まれ、 乗算器 1 4 2 で N 0 R (正規化信号) を乗算した後、 i ma g i na l 成分のみ抽出されてヒルベル ト フ ィ ルタ 1 4 3 - 1 , 1 4 3 — 2 によ り ベク トル成分、 即ち 入力べク ト ルテ一タに基づ く 複素平面上の実数軸の 座標値 R と虚数軸の座標値 I が作成される。 ヒルべ ル ト フ ィ ルタ 1 4 3 — 1 , 1 3 - 2で作成された ベク トル成分 R , I は変調回路 1 4 0 a で周波数 fc による周波数変調を受けた後、 即ち周波数を右シフ トする + f c への周波数移動を.受けた後、 予測フ ィ ルタ 2 2 に入力される。 予測フ ィルタ 2 2 において 算出された位相ジッ タ成分を示すべク トル成分 R , I は、 出力段に設けた復調画路 1 4 0 b に与えられ, 復調回路 2 4 で周波数 f c による復調を受.けて元の 周波数に戻された後、 cos e変換回路 1 4 4 で再度べク トルデータに変換されて乗箕器 30 に与え られ、 乗算器 3 0 においてキャ リ 7位相制御 部 1 2 , 位相ジ ッタ干渉除去部 1 8 を介して与えら れている出力に舍まれる位相ジ ッタ成分を除まする。 更に、 判定部 1 6 に設けた加算器 1 6 2 からの軟 判定又は硬判定エラ一は、 前述した第 3 の等化器 26 に与え られた後乗算器 1 4 5 による Ν 0 R (正規化 データ) により正規化された後、 ヒルベル ト フ ィ ル タ 1 4 6 — 1 , 1 4 6 — 2 により べク トル成分 R , I に変換され、 この正規化されたベク トル成分と し てのエラー信号は変調回路 1 4 0 c に与えられ、 変 調回路 1 4 0 a と同様、 周波数 f c により周波数変 調された後、 予測フ ィ ルタ 2 2 を最適化するための エラー信号と して与え られる。
このよう な予測フ ィ ルタ 2 2 の入出力端に設けた 変調回路 1 4 0 a , 1 4 0 c及び復調回路 I 4 0 b により予測フ ィ ルタ 2 2の動作周波数領域は変調周 波数 f c分だけシフ トされた高い周波数動作領域と なり、 この動作領域の周波数シフ トにより低周波に 対する追従力が極めて弱い予測フ ィルタ 1 4 — 1 , 1 4 — 2であっても低周波ジッタに対する充分な追 従が可能となり、 キヤ リァ位相制御部 1 2.で抑圧除 去しきれなかった低周波ジッタについても位相ジッ タ除去部 1 4 に設けた予測フ ィ ルタ 2 2 により正確 に予測して、 乗算器 3 0 において除去するこ とがで §る。
尚、 第 9図に示す自動等化器 1 0 , キャ リ ア位相 制御部 1 2 , 位相ジッタ干渉除去部 1 8 , 位相ジッ タ除去部 1 4 , 判定部 1 6のそれぞれは、 デジタル シグナルプロセ ッサ ( D S P ) により実現される こ とは勿論である。
第 1 0図は第 8図の位相ジ ンタ除去回路 1 4 に設 けた位相ジ ッタ予測回路 2 2 のデジタル ' シグナル ' プロセッサ ( D S P ) により実現される具体的な 実施例のァルゴリ ズムを示した実施例構成図である, 図中、 Tはタ ップレジスタ、 ®は乗箕、 @は加箕、
∑は合計演箕を示し、 係数符号の無い矢印は各々一 疋値力く与 ^ら る。
第 1 0図において、 位相ジッタ予測回路 2 2に対 してはべク トル入力及びスカ ラ入力が与えられ、 ス カ ラ入力については口 一パスフ ィ ルタ 3 4 介して 予測フ ィ ルタ 2 2 に与えられ、 予測フ ィ ルタ 2 2 に 対しては判定回路 1 6からの正規化べク トル入力が 回線等化特性 C - 1による等化補正を受けた後に与え られている。 予測フ ィルタ 2 2 -の予測出力は復調演 算 1 4 0 b にて周波数シフ ト後、 余弦正弦変換面路 1 4 4 でべク トルデータに変換され、 振幅正規化回 路 1 4 4 ' で振幅の正規化を受けた後、 乗箕点 3 0 に与えられてべク トル入力に舍まれる位相ジ ッタ成 分をキヤ ンセルするよう になる。
〔発明の効果〕
以上説明してきたよう に本発明によれば、 位相ジ ッタ要因の挿入点以降の伝送回線により生ずる位相 ジ ッタ千涉を除去する こ とで回線の劣化要因を略完 全に除去する こ とができ、 S / Nエラ一レー トを改 善して超高速モデムについて更に品質の良いデー.タ 伝送を可能とする と共に、 適用範囲を拡大する こ と ができる。
又、 本発明によれば、 S / N特性改善のためキヤ リ ア自動位相制御回路の時定数を大き く する ことに より低周波ジッタが除去しきれな く ても、 次段に位 置する予測フ ィ ルタを用いた位相ジ ッタ除去部につ いて予測フ ィ ルタの周波数動作領域をシフ ト させて 動作させる こ とにより、 本来低周波に対する追従力 が極めて弱い予測フ ィ ルタであっても低周波ジ ッタ に対する追従を可能とする こ とができ、 軟判定又は 硬判定エラ一のフ ィー ドバッ クによるキャ リ ア位相 制御で残された低周波ジ ッタについても予測フィル タを有効に使用して抑圧除去する こ とができる。
0
5
0
δ

Claims

. 90/16117 PCT細/画
2 7
請 求 の 範 囲
1. 伝送回線の受信信号から符号間干渉を除去する 自動等化器 00)と、
伝送面線の受信信号に舍まれる位相ジ 'ン タ成分を
5 除去する位相ジッタ除去手段 (4)と該位相ジ ッタ成分
が該自動等化器に供給されて生じる位相ジ ッタ間の 位相ジ ッタ干渉を捕正する位相ジ ッタ干涉除去手段
(18)と、
少な く とも上記自動等化器、 位相ジ ッタ除去手段、 0 及び位相ジ ッタ干渉除去手段の後段に設けられ、 受
信信号から符号間干渉及び成分及び位相ジ ッタが補 正され、 .位相ジ ッタ干渉が除去された信号から最尤 信号点を判定する判定手段 (16)と、
を備える こ とを特徴とする回線信号劣化除去方式。
5 2. 請求項 1 記載の回線信号劣化除去方式に於いて、
前記位相ジ ッタ干渉除去手段 (18)は、 伝送回線にお ける位相ジ ッタ揷入点以降の回線等化特性が設定さ れた第 1 の等化器を備え、 該第 1 の等化器により前 記キ ャ リ ァ自動位相制御手段 02)の出力に舍まれる位
0 相ジ ッタ干涉成分を除まする こ とを特徴とする回線
信号劣化除去方式。
3. 請求項 1 記載の画線信号劣化除去方式に於いて、 前記位相ジ ッタ除ま手段 04)は、 前記第 1 の等化器 と逆の回線等化特性が設定された第 2 の等化器を備 δ え、 位相ジ ッタ成分を除去した信号を該第 2 の等化 Λ一,", PCT/JP90/00735O 90/16117
2 8
器により等化補正して前記判定手段 (1 に出力するこ とを特徴とする回線信号劣化除去方式。
4. 請求項 2記載の画線信号劣化除去方式に於いて、
前記位相ジッタ除去手段^は、 更に前記第 1 の等 5 化器と同じ回線等化特性が設定された第 3 の等化器
を備え、 前記判定手段 (1Θの正規化岀力に該第 3 の等 化器による等化補正を施した後に該位相ジッタ除去 手段 (14)に帰還して最適化することを特徴とする面線 信号劣化除去方式。
1 0 5. 請求項 2、 3、 4記載の回線信号劣化除丟方式
に於いて、
前記第 1、 第 2及び第 3 の等化器として、 ト ラ ン
スバーサル . フィルタ型の固定等化器を使用したこ とを特徴とする画線信号劣化除去方式。
1 5 6. 請求項 1記載の回線信号劣化除去方式に於いて、
前記判定手段 (16)の前段に前記ジソタ干渉除去手段
08)による位相ジッタ成分を除去する際に生じた符号 間干渉を除去する等化手段を別途設けたことを特徴 とする回線信号劣化除去方式。
2 0 7. 伝送回線の受信信号の複素平面上の信号点情報
から符号間干渉成分を除去する自動等化手段 (10)と ; 該自動等化手段 0)の等化出力に舍まれる位相エラ
一及び周波数オフセ ソ ト成分を除去するキャ リ ア自 動位相制御手段^と ;
2 5 該キヤ リ ァ自動位相制御手段 (13の岀力に含まれる 位相ジッタ成分を除去する予測フ ィ ルタ手段^と ; 該予測フ ィルタ手段 (14)の出力に基づき送信側で送 信した信号点を判定する判定手段 (16)と ; '
判定された信号点と受信信号 _点との差に対応した 判定エラ一を出力する手段(28)と ;
を備えたデータモデムに於いて、
前記予測フ ィ ルタ手段 (1 は、
受信点入力を必要シンボル数分遅延させ正規化し たのちに所定周波数 f c により変調する第 1 の変調 手段 ββ)と ;
前記判定エラ一を正規化した後に前記周波数 f c によ り変調する第 2 の変調手段(22)と ;
予測フ ィ ルタ出力を前記周波数 f c により復調し て元に戻す復調手段(24)とを備え、
該予測フ ィ ルタ手段 (14)の周波数動作領域を変調周 波数 ί c分シフ ト させたこ とを特徴とする回線信号 劣化除去方式。
PCT/JP1990/000735 1989-06-13 1990-06-06 Systeme d'elimination des deteriorations de signaux de circuits WO1990016117A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP90908639A EP0433458B1 (en) 1989-06-13 1990-06-06 System for removing circuit signal deterioration
DE69018211T DE69018211T2 (de) 1989-06-13 1990-06-06 Einrichtung zur beseitigung von schaltungssignalverschlechterungen.

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1151274A JP2966000B2 (ja) 1989-06-13 1989-06-13 データモデム
JP1/151273 1989-06-13
JP15127389A JP2965999B2 (ja) 1989-06-13 1989-06-13 データモデム
JP1/151274 1989-06-13

Publications (1)

Publication Number Publication Date
WO1990016117A1 true WO1990016117A1 (fr) 1990-12-27

Family

ID=26480575

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1990/000735 WO1990016117A1 (fr) 1989-06-13 1990-06-06 Systeme d'elimination des deteriorations de signaux de circuits

Country Status (5)

Country Link
US (1) US5189684A (ja)
EP (2) EP0621712B1 (ja)
CA (1) CA2028820C (ja)
DE (1) DE69018211T2 (ja)
WO (1) WO1990016117A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3351642B2 (ja) * 1994-12-20 2002-12-03 富士通株式会社 位相ジッタ抽出回路及び位相ジッタキャンセル回路
JP3396318B2 (ja) * 1994-12-20 2003-04-14 富士通株式会社 自動等化器
JPH08172464A (ja) * 1994-12-20 1996-07-02 Fujitsu Ltd キャリア位相制御回路
US7577192B2 (en) * 2001-03-29 2009-08-18 Applied Wave Research, Inc. Method and apparatus for characterizing the distortion produced by electronic equipment
US8482359B2 (en) * 2009-09-03 2013-07-09 Realtek Semiconductor Corp. Equalization apparatus
US11239991B2 (en) * 2020-04-28 2022-02-01 Marvell Asia Pte, Ltd. Systems and methods for timing recovery with bandwidth extension

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105741A (ja) * 1982-12-09 1984-06-19 Nec Corp 8相位相復調器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3727134A (en) * 1971-03-29 1973-04-10 Collins Radio Co Auto equalizer apparatus
US3887874A (en) * 1974-05-10 1975-06-03 Rockwell International Corp Low pass filter apparatus
US3962637A (en) * 1974-11-11 1976-06-08 Hycom Incorporated Ultrafast adaptive digital modem
JPS5182548A (en) 1974-12-27 1976-07-20 Fujitsu Ltd Jidotokaki
JPS5533203A (en) 1978-08-30 1980-03-08 Hitachi Ltd Graphic generator of raster-scanning type display unit
JPS5962228A (ja) * 1982-10-01 1984-04-09 Nec Corp 自動等化器
US4669096A (en) * 1984-09-17 1987-05-26 Heimbuch William G Differential data line selector
JPS6211326A (ja) * 1985-07-09 1987-01-20 Hitachi Ltd 自動等化器再設定方式
NL8700125A (nl) * 1987-01-20 1988-08-16 Philips Nv Inrichting voor het bestrijden van intersymboolinterferentie en ruis.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105741A (ja) * 1982-12-09 1984-06-19 Nec Corp 8相位相復調器

Also Published As

Publication number Publication date
EP0621712A3 (en) 1994-12-07
EP0433458A4 (en) 1991-11-21
EP0621712A2 (en) 1994-10-26
EP0433458A1 (en) 1991-06-26
EP0621712B1 (en) 2001-03-07
DE69018211D1 (de) 1995-05-04
CA2028820C (en) 1995-06-13
EP0433458B1 (en) 1995-03-29
DE69018211T2 (de) 1995-07-27
CA2028820A1 (en) 1990-12-14
US5189684A (en) 1993-02-23

Similar Documents

Publication Publication Date Title
JP2846959B2 (ja) 適応等化器
EP0615347B1 (en) Adaptative equalizing receiver and maximum likelihood sequence estimation receiver
US8897405B2 (en) Decision feedback equalizer for highly spectrally efficient communications
US7006565B1 (en) Hybrid soft and hard decision feedback equalizer
US7305048B2 (en) Burst mode receiver and method for stable reception of packet data on telephone line
JPH09186634A (ja) データ受信装置
JPH03133218A (ja) ディジタル信号受信方式及び受信装置
JP2586169B2 (ja) 復調システム
JP3206550B2 (ja) 位相同期ループ付き信号推定器
US5517526A (en) Timing recovery device in a receiver circuit for modems
EP1786165A1 (en) Clock regeneration circuit
WO1990016117A1 (fr) Systeme d'elimination des deteriorations de signaux de circuits
US20140047497A1 (en) Method and system for symbol-rate-independent adaptive equalizer initialization
US7215705B2 (en) Reducing phase noise in phase-encoded communications signals
CA2013451C (en) Adjacent channel interference canceller with means for minimizing intersymbol interference
JP2966000B2 (ja) データモデム
JP2965999B2 (ja) データモデム
KR101059878B1 (ko) 간섭 제거 수신기의 타이밍 옵셋 보상방법
JPH11205092A (ja) 等化器用afc回路
JPH0818492A (ja) 遅延量推定型mlse等化装置
JPH11261458A (ja) データ受信装置及び方法、並びに提供媒体
JPH06268540A (ja) ビタビ等化方法
EP0511773B1 (en) Equalizer for correcting frequency shift of centre frequency
JP2022040441A (ja) 搬送波再生回路
JPH09130442A (ja) π/4シフトQPSK復調器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2028820

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 1990908639

Country of ref document: EP

AK Designated states

Kind code of ref document: A1

Designated state(s): CA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB IT LU NL SE

WWP Wipo information: published in national office

Ref document number: 1990908639

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1990908639

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: CA