WO1990009647A1 - Einrichtung zur identifizierung von nachrichten - Google Patents

Einrichtung zur identifizierung von nachrichten Download PDF

Info

Publication number
WO1990009647A1
WO1990009647A1 PCT/EP1989/000132 EP8900132W WO9009647A1 WO 1990009647 A1 WO1990009647 A1 WO 1990009647A1 EP 8900132 W EP8900132 W EP 8900132W WO 9009647 A1 WO9009647 A1 WO 9009647A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
address
message
character
cells
Prior art date
Application number
PCT/EP1989/000132
Other languages
English (en)
French (fr)
Inventor
Peter Elsner
Original Assignee
Peter Elsner
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE3827172A external-priority patent/DE3827172A1/de
Application filed by Peter Elsner filed Critical Peter Elsner
Priority to PCT/EP1989/000132 priority Critical patent/WO1990009647A1/de
Publication of WO1990009647A1 publication Critical patent/WO1990009647A1/de

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/357—Cards having a plurality of specified features
    • G06Q20/3576—Multiple memory zones on card
    • G06Q20/35765—Access rights to memory zones
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1016—Devices or methods for securing the PIN and other transaction-data, e.g. by encryption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols

Definitions

  • the invention relates to the further development of a device for identifying messages in the field of message setting and message storage.
  • the prior art is described in detail in the main application of the same title.
  • the object of the development of the invention is to apply the principle disclosed in the main application to associative data memories and to data encoders and data decryptors, and to provide particularly expedient and low-cost solutions for this.
  • Figures 1 to 4 relate to an associative storage system which associatively stores bit-serial input messages. Show it:
  • Fig. 1 tabularly the memory content after storage of
  • Fig. 2 tabularly the functions of the memory to be derived from the input message and the memory data.
  • Fig. 3 the representation of these functions as a flow chart
  • Fig. 4 shows the block diagram of a hardware implementation of this
  • Functions. 1 schematically shows the first part of the memory as a table, in which the message blocks 1 to 6 shown in the order 6 are written.
  • Each of the illustrated memory cells A Q to A, 2 ... to A (2 1 - 1) stores an address ADR of i bit and two control characters DO Dl.
  • the branch that grows out as the first branch occupies the address A + 1 as the successor address, and the second branch in each case occupies any freely available address that has to be re-entered in the still undescribed address part of the memory cell.
  • the entry Dl must be changed accordingly.
  • sequence control of this memory requires only a few simple EX0R links of the input message DI with the control characters DO, D1 of the memory; this sequence control and also the control of the addresses can be carried out by means of hardware or firmware as well Realize software. For example, it is possible to convert existing conventional storage systems to this storage principle by means of software and / or hardware.
  • FIG. 4 shows a block diagram of the hardware implementation of such an associative memory: since it works with bit-serial input and output data and without addresses, it only requires the 4 function connections D (output data), DI (input data) and CO, regardless of the memory capacity , Cl (commands for setting the start address, deleting branches, etc.).
  • the memory works as follows: With each character of the input message DI, the memory controller MC reads the control characters DO, D1 and an address ADR from the pending address Ai of the memory M. Depending on the character of the input message and the control character DI, either this address ADR or the pending address increased by 1 is selected for the next memory call.
  • the control characters DO ⁇ Dl indicate the respective occupancy status of the called cell. According to the table in Fig.
  • the memory controller for associative write operations writes a free memory address WAi provided by the register R into the respective memory cell and corrects the occupancy of the cell by changing the control characters (WDO ' , WDl):
  • the multiplexer MU offers the option of control characters and Output current address, e.g. for the purpose of memory expansion.
  • FIG. 1 shows the memory content as it has grown with the message blocks 1 to 6 which have been written in one after the other.
  • the output message associated with the respective message block is expediently stored in a secondary memory (not shown), which is also addressed either associatively with the respective block end address or directly by means of a corresponding address entry at the block end in the address field ADR.
  • a secondary memory not shown
  • the number of deletions and new entries is constantly changing and must be continuously updated.
  • the character-by-character "masking" of messages required for selection and sorting operations in databases can be achieved by hardware, firmware or software switching means which replace the characters to be masked with specifiable characters.
  • the respective alternative tree branches can be "played through” with these specifiable characters.
  • For very long incoming messages it can be expedient to subdivide them into n blocks and to assign n storage systems with independent branching trees to the n message blocks.
  • Each message block associates a partial output message in the memory system assigned to it; This partial output message can be entered - appended or prepended - together with the next message block to the next storage system, so that the last of these n branching trees connected in series supplies the complete output message.
  • 9 shows this method in principle. It is also possible to form the partial output messages of the n blocks in the n memories at the same time and to combine them in a further storage system to form the output message.
  • a memory module that reaches the capacity limit can connect further downstream memory modules to itself by expanding memory cells as coupling cells in the course of the address branches and the module address of the module to be coupled into these coupling cells subordinate memory module and its current free memory address.
  • FIG. 5 schematically shows the memory content of such an identification base as an example.
  • FIG. 6 shows the functional control sequence for encryption as a flowchart, while FIG. 7 shows the corresponding flowchart for the encryption Represents decryption.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

Einrichtung und Verfahren zur Identifizierung und Umsetzung von Nachrichten. Aufgabe der Erfindung ist das Identifizieren von Eingangsnachrichten und Zuordnen entsprechender Ausgangsnachrichten mittels eines Speichers. Die Lösung sieht Speicher vor, in denen Eingangsnachrichten selbstadressierend ihre zugeordneten Ausgangsnachrichten erzeugen bzw. auf diese zugreifen. Die Lösung ist für alle Anwendungsgebiete der Nachrichten-Umsetzung einsetzbar, wie z.B. für Nachrichten-Übersetzungen, Nachrichten-Umsetzungen, Identifizierungen, Nachrichtenverschlüsselungen, usw.

Description

EINRICHTUNG ZUR IDENTIFIZIERUNG VON NACHRICHTEN
Die Erfindung betrifft die Weiterbildung einer Einrichtung zur Identifizierung von Nachrichten auf dem Gebiet der Nachrichtenμ setzung und der Nachrichtenspeicherung. Der Stand der Technik ist in der Haupt¬ anmeldung gleichen Titels ausführlich geschildert. Aufgabe der Weiterbildung der Erfindung ist es, das in der Hauptan¬ meldung offenbarte Prinzip auf assoziative Datenspeicher sowie auf Datenverschlüssler und Datenentschlüssler anzuwenden und hierfür beson¬ ders zweckmäßige und aufwandsarme Lösungen anzugeben.
Die Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst, Ausführungsvarianten ergeben sich aus den abhängigen Ansprüchen. Die Lösung sieht Speicher mit speziellen Adressierverfahren bzw. Adressiereinrichtungen vor, die aus dem in der Hauptanmeldung offenbarten Prinzip abgeleitet sind. Diese Adressierverfahren bzw. Adressiereimrich- tungen sind als "Hardware", "Firmware" oder "Software" oder auch als Kombination dieser Realisierungsmittel ausführbar. <
Die Realisierung dieser Adressierung allein mittels ".joftware" ermöglicht den Einsatz konventioneller RAM-Speichersystejne und läßt sich damit ohne Hardware-Änderungen in bestehenden EDV-Anlagen, Personal Computern etc. einführen. Die Realisierung der speziellen Adressierung mit Mitteln der Hard¬ ware ermöglicht neuartige, assoziativ arbeitende Speicherbaμsteine und Speichersysteme, die sich durch ein Minimum an Anschlußpins .auszeichnen und die dadurch sehr hohe Speicherdichten ermöglichen. SoΛ ist„es naeh diesem Prinzip möglich, Speicherchips auf großflächigen "Wafern"- über nur wenige Kontaktpunkte miteinander zu verbinden und mehrere diesjar Hafer über entsprechend wenige Kontaktpunkte zu großen SpeieherSystemen zu vereinen. „ ,«
Die Eigenschaft dieser Speicher, "sich selbst bei Bedarf eine beliebige freie Speicherzelle zu suchen", läßt sich mit Vorteil für die Fertigung, Prüfung und Reparatur der Speicherbausteine und Systeme nutzen: Im Prinzip ließe sich ein gefertigtes System von miteinander verbundenen defekten und intakten Chips bei ausreichender Redundanz als selbstorganisierendes System einsetzen; bei Inbetriebnahme der Speicher¬ systeme durchläuft ein Prüfprogramm alle Zellen der Speicher und verbin- det durch Adressverkettung alle intakten Zellen zu einer Kette verfüg¬ barer, freier Speicherplätze.
Im folgenden wird das Speicherprinzip näher erläutert: Die Abbildungen Fig. 1 bis Fig. 4 betreffen ein Assoziativspeicher¬ system, das bitserielle Eingangsnachrichten assoziativ speichert. Es zeigen:
Fig. 1 tabellarisch den Speicherinhalt nach Abspeicherung von
6 Nachrichtenblöcken Fig. 2 tabellarisch die aus der Eingangsnachricht und den Speicherdaten abzuleitenden Funktionen des Speichers Fig. 3 die Darstellung dieser Funktionen als Flußdiagramm
Fig. 4 das Blockschaltbild einer Hardwarerealisierung dieser
Funktionen. Fig. 1 zeigt als Tabelle schematisch den ersten Teil des Speichers, in den der Reihenfolge nach die 6 dargestellten Nachrichtenblöcke 1 bis 6 eingeschrieben sind. Jede der dargestellten Speicherzellen AQ bis A,2 ... bis A (21 - 1) speichert eine Adresse ADR von i Bit sowie zwei Steuer¬ zeichen DO Dl. Die Funktion dieser Steuerzeichen zeigt die Tabelle Fig.2: Ihre 4 möglichen Zustände kennzeichnen die Reihenfolge I-II, in der im Verlauf der assoziativen Schreibeinträge die Äste 0 (für Eingangsdaten DI = 0) und 1 (für Eingangsdaten DI = 1) dem durch die jeweilige Spei¬ cherzelle gekennzeichneten Verzweigungspunkt entwachsen sind. Dabei belegt der jeweils als erster entwachsende Ast die Adresse A + 1 als Nachfolgeadresse und der jeweils zweite Ast eine beliebige frei verfüg¬ bare Adresse, die in den noch unbeschriebenen Adressteil der Speicher- zelle neu einzutragen ist. Zugleich mit diesem Eintrag ist der Eintrag Dl entsprechend abzuändern.
Fig. 3 zeigt diesen funktionellen Ablauf als Flußdiagramm: Die Ablaufsteuerung dieses Speichers erfordert nur wenige einfache EX0R- Verknüpfungen der Eingangsnachricht DI mit den Steuerzeichen DO, Dl des Speichers; diese Ablaufsteuerung und ebenso die Steuerung der Adressen lassen sich sowohl mittels Hardware bzw. Firmware als auch mittels Software realisieren. So ist es z.B. möglich, vorhandene konventionelle Speichersysteme mittels Software und/oder Hardware auf dieses Speicher¬ prinzip umzustellen.
Fig. 4 zeigt als Blockschaltbild die Hardwarerealisierung eines solchen assoziativen Speichers: Da er mit bitseriellen Eingangs- und Ausgangsdaten und ohne Adressen arbeitet, benötigt er völlig unabhängig von der Speicherkapazität nur die 4 Funktionsanschlüsse D (Ausgangsda¬ ten), DI (Eingangsdaten) und CO, Cl (Befehle zum Setzen der Startadresse, Löschen von Verzweigungen etc.). Der Speicher arbeitet wie folgt: Mit jedem Zeichen der Eihgangs- nachricht DI liest die Speichersteuerung MC aus der jeweils anstehenden Adresse Ai des Speichers M die Steuerzeichen DO, Dl sowie eine Adresse ADR. Abhängig vom Zeichen der Eingangsnachricht und dem Steuerzeichen Dl wird entweder diese Adresse ADR oder die um 1 erhöhte anstehende Adresse für den nächsten Speicheraufruf ausgewählt. Die Steuerzeichen DO^ Dl kennzeichnen den jeweiligen Belegungszustand der aufgerufenen Zelle. Entsprechend der Tabelle Fig.2 schreibt die Speichersteuerung für assoziative Schreiboperationen eine vom Register R bereitgehafiene freie Speicheradresse WAi in die jeweilige Speicherzelle und korrigiert den Belegungszustand der Zelle durch Ändern der Steuerzeichen (WDO', WDl): Der Multiplexer MU bietet die Möglichkeit, Steuerzeichen und aktuelle Adresse auszugeben, z.B. für Zwecke der Speichererweiterung.
Fig. 1 zeigt den Speicherinhalt, wie er mit den nacheinander einge¬ schriebenen Nachrichtenblöcken 1 bis 6 gewachsen ist. Die mit dem jewei- ligen Nachrichtenblock assoziierte Ausgangsnachricht wird zweckmäßig in einem Sekundärspeicher hinterlegt (nicht dargestellt), der entweder ebenfalls assoziativ mit der jeweiligen Blockendeadresse oder direkt mittels entsprechendem Adresseintrag am Blockende im Adressfeld ADR adressiert wird. Für die assoziativen Schreibeinträge ist eine ständige Übersicht über die jeweils frei verfügbaren Speicherplätze erforderlich; durch
Löschungen und Neueinträge ist ihre Anzahl einem ständigen Wechsel ausgesetzt und muß fortlaufend aktualisiert werden.
Diese Aufgabe wird durch Adresskettung aller freien Speicherzellen gelöst: Jede freie Zelle speichert die Adresse der jeweils nächst freien
Zelle; den Anfang der Kette bildet ein Register, das die jeweils aktuelle freie Adresse für die Schreibeinträge liefert. Wird eine solche Adresse vom Register vergeben, so wird die aus der neu vergebenen Zelle gelesene nächstfolgende freie Adresse als aktuelle Adresse ins Register übernom¬ men. Bei Löschungen von Einträgen wird umgekehrt verfahren: die im Register stehende aktuelle freie Adresse wird in die gelöschte Zelle eingeschrieben und dafür diese Zellenadresse ins Register übernommen.
Die Eigenschaft dieser Speicher, assoziativ gezielt, ohne aufwendige Suchabläufe inhaltsadressierte Information zu lesen und zu schreiben, läßt sich u.a. mit Vorteil für Datenbanken nutzen; dabei können diese Speicher umschaltbar von Assoziativbetrieb auf Normalbetrieb ausgelegt werden, so daß sie für sehr große Datenmengen im Normalmode sehr schnell mit Hintergrund-Massenspeichern verkehren können.
Die für Selektier- und Sortiervorgänge in Datenbanken erforderliche zeichenweise "Maskierung" von Nachrichten läßt sich durch Hardware-, Firmware- oder Software-Schaltmittel erreichen, die die zu maskierenden Zeichen durch vorgebbare Zeichen ersetzen. Mit diesen vorgebbaren Zeichen lassen sich die jeweiligen alternativen Baumverzweigungen "durchspielen". Für sehr lange Eingangsnachrichten kann es zweckmäßig sein, diese in n Blöcke zu unterteilen und den n Nachrichtenblöcken n SpeieherSysteme mit voneinander unabhängigen Verzweigungsbäumen zuzuordnen. Jeder Nach¬ richtenblock assoziiert in dem ihm zugeordneten Speichersystem eine Teil-Ausgangsnachricht; diese Teil-Ausgangsnachricht läßt sich -angehängt oder vorangestellt - zusammen mit dem jewe ls nächsten Nachrichtenblock dem jeweils nächsten SpeieherSystem eingeben, so daß schließlich der letzte dieser n hintereinandergeschalteten Verzweigungsbäu e die zusam¬ menfassende, vollständige Ausgangsnachricht liefert. Fig. 9 zeigt dieses Verfahren im Prinzip. Ebenso ist es möglich, die Teil-Ausgangsnachrichten der n Blöcke in den n Speichern gleichzeitig zu bilden und in einem weiteren SpeieherSystem zur Ausgangsnachricht zusam- menzufassen.
Infolge ihrer geringen Zahl von Anschlußpunkten lassen sich diese Speicher auf einfache Weise zu sehr großen Systemen erweitern. So kann ein an die Kapazitätsgrenze stoßender Speichermodul zur Kapazitätserwei¬ terung weitere nachgeordnete Speichermoduln an sich koppeln, indem er im Verlauf der Adressverzweigungen Speicherzellen als Koppelzellen markiert und in diese Koppelzellen die Moduladresse des anzukoppelnden nachgeordneten Speichermoduls sowie dessen aktuelle freie Speicheradresse einträgt.
Ebenso ist es möglich, diese Adressen assoziiert an der Koppelzel¬ lenadresse in einem Sekundärspeicher zu hinterlegen. Derartige Speicher- Systeme können mit den Schreibeinträgen nach einer Baumstruktur unbe¬ grenzt wachsen. So können z.B. die beiden Steuerbit DO, Dl der Koppe1- adresse zur Auswahl von 4 nachgeordneten weiteren Moduln genützt werden; Fig.8 zeigt diese Erweiterung im Prinzip. * f
Abhängig von der Struktur der zu speichernden Daten kann es zweck- mäßig sein, dieses Wachstum z.B. für sehr lange Nachrichten durch Bildung von Blöcken zu begrenzen (Fig.9).
Das oben beschriebene Speicherprinzip läßt sich auch ftfr' tiie Darten- verschlüsselung und -entschlüsselung sowie für Identifizieraufgaben anwenden. Hierfür wird der Speicher in einer Ladeprozedur in allen Speicherzellen vollständig mit einer beliebigen Zufallsinformation beschrieben. Diese Zufallsinformation bildet die"ϊdentifizierbäsis für alle Ver- und Entschlüsselungsaufgaben. Fig. 5 zeigt als Beispiel sche¬ matisch den Speicherinhalt einer solchen Identifizierbasis. Fig. 6 zeigt als Flußdiagraπm den funktionellen Steuerablauf für die Verschlüsselung, während Fig. 7 das entsprechende Flußdiagramm für die Entschlüsselung darstellt. ' ,
Diese Datenverschlüssler bzw. -entschlüssler haben die Eigenschaft, eine individuelle Anfragenachricht mit einer individuellen Antjfjtortnach- richt zu beantworten; dabei läßt sich die Antwortnachricht in Auswertern nach dem oben beschriebenen Prinzip assoziativ in Identitätskaten umwan¬ deln. Diese Eigenschaft erschließt vielfältige Anwendungsmöglfchkeiten auf den Gebieten der Personen- und Objektidentifizierung, der Zugangs- kontrolle, der Realzeitdatenverschlüsselung und -entschlüsselung, des Kopierschutzes sowie des Datenschutzes. " χ Durch Rückkopplung dieser Speicher lassen sich schließlich auch Zufallsgeneratoren realisieren.

Claims

PATENTANSPRÜCHE
1. Einrichtung und Verfahren zur Identifizierung und Umsetzung von Nachrichten und/oder zur Nachrichtenverschlüsselung, g e k e n n z e i c h n e t d u r c h einen Speicher, der Eingangsnachrichten beliebiger Länge zeichenweise seriell verarbeitet, der jedem Zeichen der Eingangsnachricht eine Speicherzelle als Verzweigungspunkt eines Adressverzweigungsbaumes zuordnet, der aus diesen Speicherzellen jeweils für die i möglichen Informationszustände eines Zeichens i nachfolgende, als nächste aufzurufende Speicheradressen liest oder im Falle einer noch feh¬ lenden nachfolgenden Speicheradresse hierfür eine beliebige freie Speicherzellenadresse erstmals einschreibt, der diese nachfolgende Speicheradresse für ein nachfolgendes Zeichen der Eingangsnachricht aufruft und wiederum entsprechend verarbeitet, derart, daß, mit einer definierten Startadresse beginnend, die Eingangs¬ nachricht zeichenweise jeweils Nachfolgeadressen assoziiert bis zum letzten Zeichen und der damit assoziierten Endadresse der jeweiligen Adressverzweigung, wobei die der Eingangsnachricht zugeordnete Ausgangsnachricht zeichenweise den jeweils durchlaufenen assozi¬ ierten Speicherzellen und/oder der jeweiligen Endadresse entnommen wird.
2. Einrichtung und Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Zeichen der Eingangsnachricht Binärzeichen mit den beiden Zuständen 0 und 1 sind, daß die dem jeweiligen Zeichen zugeordnete Speicherzelle die nach¬ folgende Speicheradresse für nur einen der beiden Zustände des Zeichens speichert, während die dem jeweils anderen Zustand zuge¬ ordnete nachfolgende Adresse zwangsweise durch eine dem Speicher vorgegebene Adressreihenfolge gegeben ist.
3. Einrichtung und Verfahren nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die Speicherzellen Zellen eines RAM-Speichers sind, die mittels zusätzlicher Hardware¬ schaltmittel und/oder Softwareschaltmittel zu Assoziativspeichern oder assoziativ arbeitenden Datenverschlüsslern bzw. Datenentschlüsslern organisiert werden, wobei Hardwareschaltmittel und/oder Softwareschalt¬ mittel vorgesehen sein können, die das wahlweise Umschalten zwischen den verschiedenen Betriebsarten ermöglichen.
4. Einrichtung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß RAM-Speicher durch entsprechend ausgelegte Softwareprogramme oder Fir wareprogramme als Assoziativspeicher oder Datenverschlüssler bzw. Datenentschlüssler betrieben werden.
5. Einrichtung und Verfahren zur assozativen Datenspeicherung nach einem der vorhergehenden Ansprüche, g e k e n n z e i c h n e t durch Speichermoduln, die zur Kapazitätserweiterung weitere nachgeordnete Speichermoduln an sich koppeln, indem sie im Verlauf einer AdressVerzweigung
Speicherzellen als KoppeIzellen markieren und in diese Koppelze11en die Moduladresse des anzukoppelnden nachgeordneten Speichermoduls sowie dessen aktuelle freie Speicheradresse eintragen, derart, daß das so gebildete SpeieherSystem mit den Schreibeinträgen nach einer Baumstruktur unbegrenzt wächst.
6. Einrichtung und Verfahren zur assoziativen Datenspeicherung nach einem der vorhergehenden Ansprüche, g e k e n n z e i c h n e t durch Speichermoduln, - die zur Kapazitätserweiterung weitere nachgeordnete Speichermoduln an sich koppeln, indem sie im Verlauf einer Adressverzweigung Speicherzellen als KoppeIzellen markieren, die aus einem Sekundärspeicher die assoziativ der Koppelzellen¬ adresse zugeordnete Moduladresse des anzukoppelnden Speichermoduls entnehmen und dessen aktuelle freie Speicheradresse in die Koppel¬ zelle eintragen, derart, daß das so gebildete Speichersystem mit den Schreibeinträgen nach einer Baumstruktur unbegrenzt wächst.
7. Einrichtung und Verfahren zur assoziativen Datenspeicherung nach einem der vorhergehenden Ansprüche, g e k e n n z e i c h n e t durch einen Speicher, der alle freien Speicherzellen durch entsprechende Adresseinträge in diese freien Zellen zu einer Kette verbindet, deren Anfangsadresse als aktuelle, nächst freie Adresse in einem Register des Speichers verfügbar ist, der durch Löschen freiwerdende Speicherzellen in diese Kette ein¬ bindet, indem er ihre Adresse ins aktuelle Register übernimmt und die zuvor aktuelle Adresse aus dem Register in die freie Speicher¬ zelle einträgt, - der für Schreibeinträge benötigte freie Speicheradressen dem aktu¬ ellen Register entnimmt und zugleich die aus den neubelegten Zellen gelesenen freien nächstfolgenden Adressen ins aktuelle Register übernimmt, derart, daß eine stets aktuelle, durch lückenlose Adresskettung zusammen- hängende Kette freier Speicherzellen gebildet wird.
8. Einrichtung und Verfahren zur Identifizierung und Umsetzung von Nachrichten nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , - daß die Eingangsnachricht in n Blöcke unterteilt wird, daß den n Nachrichtenblöcken n SpeieherSysteme mit voneinander unabhängigen Verzweigungsbäumen zugeordnet werden, daß jeder Nachrichtenblock in dem ihm zugeordneten Speichersystem eine Teil-Ausgangsnachricht assoziiert, die entweder zusammen mit den anderen Teil-Ausgangsnachrichten einem zusätzlichen Speichersy¬ stem zur Bildung der vollständigen Ausgangsnachricht eingegeben wird oder zusammen mit dem jeweils nächsten Nachrichtenblock die Ein¬ gangsnachricht für das jeweils nächste Speichersystem bildet.
9. Einrichtung und Verfahren zur Identifizierung und Umsetzung von
Nachrichten nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die zu identifizierende Nachricht dem assoziativ organisierten Speicher als Eingangsnachricht zugeführt wird, die einen Speicher¬ durchlauf bis zu einer mit dem letzten Zeichen der Eingangsnachricht aufgerufenen Endadresse bewirkt, daß diese Endadresse direkt oder assoziiert mit einer Ablageadresse eine der zu identifizierenden Nachricht zugeordnete Information speichert und daß die durchlaufenen Speicherzellen eine zusätzliche Information speichern können, die, von der Endadresse ausgehend, eine Rückver¬ folgung der Nachricht ermöglicht.
10. Einrichtung nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t , daß die Eingangsnachricht in Zeichen gegliedert ist und daß Hardware- und/oder Firmware- und/oder Softwareschaltmittel vorgesehen sind, die wahlweise beliebige Zeichen der Eingangsnachricht maskieren, d.h. ausblenden und durch wahlweise vorgeb- bare Zeichen ersetzen, derart, daß mittels dieser vorgebbaren Zeichen Varianten in dem durch die Eingangsnachricht gesteuerten Speicherdurch¬ lauf bewirkt werden.
11. Einrichtung nach einem der vorhergehenden Ansprüche, g e k e n n z e i c h n e t d u r c h Speichersysteme, die für Auf¬ gaben der Nachrichtenidentif zierung, der Nachrichtenumsetzung und der Nachrichtenverarbeitung zu Datenbanken organisiert sind und aus Hinter¬ grund-Massenspeichern mit Information geladen werden bzw. in diese Massenspeicher ihre Information entladen können.
PCT/EP1989/000132 1987-08-13 1989-02-13 Einrichtung zur identifizierung von nachrichten WO1990009647A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/EP1989/000132 WO1990009647A1 (de) 1987-08-13 1989-02-13 Einrichtung zur identifizierung von nachrichten

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3726901 1987-08-13
DE3827172A DE3827172A1 (de) 1987-08-13 1988-08-10 Einrichtung zur identifizierung von nachrichten
PCT/EP1989/000132 WO1990009647A1 (de) 1987-08-13 1989-02-13 Einrichtung zur identifizierung von nachrichten

Publications (1)

Publication Number Publication Date
WO1990009647A1 true WO1990009647A1 (de) 1990-08-23

Family

ID=27196339

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1989/000132 WO1990009647A1 (de) 1987-08-13 1989-02-13 Einrichtung zur identifizierung von nachrichten

Country Status (1)

Country Link
WO (1) WO1990009647A1 (de)

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Electronics and Communications in Japan, Heft 50, Nr. 4, April 1967, (Washington, US) Y. MIZUNO: "3.5 File Control of Time-Sharing System", seiten 61-68 *
Elektronik, Heft 27, Nrn. 14,15, Dezember 1978, (Munchen, DE) K. HOLTZ et al.: "Der Selbstlernende und Programmierfreie Assoziationscomputer" seiten 39-46 und 53-65 *
Journal of the Association for Computing Machinery, Heft 19, Nr. 3, Juli 1972, (New York, US) L.E. STANFEL: "Practical Aspects of Doubly Chained Trees for Retrieval" seiten 425-436 *

Similar Documents

Publication Publication Date Title
DE3902425C2 (de)
DE2646163C3 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE4328605C2 (de) Halbleiterspeichereinrichtung
DE69121921T2 (de) Halbleiterspeichergeräte mit Spaltenredundanz
DE2633079A1 (de) Anordnung zum verbinden bzw. integrieren einer vielzahl von getrennten speichern auf einem scheibchen
DE2803989A1 (de) Wahlfreie zugriffsspeichervorrichtung fuer digitale daten
DE2515099A1 (de) Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten
DE4312086A1 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
EP1222664B1 (de) Verfahren zur identifizierung einer integrierten schaltung
DE4417594A1 (de) Seriell-Zugriffsspeichervorrichtung
DE4115084C2 (de) Vorrichtung zum Testen einer Halbleiterspeichereinrichtung
DE10105627B4 (de) Mehrfachanschlussspeichereinrichtung, Verfahren und System zum Betrieb einer Mehrfachanschlussspeichereinrichtung
WO1990009647A1 (de) Einrichtung zur identifizierung von nachrichten
DE1170682B (de) Speicheranordnung mit suchendem Aufruf
EP0035772B1 (de) Mikroprogramm-Steuereinrichtung
DE3904180A1 (de) Einrichtung zur identifizierung von nachrichten
DE19645054C2 (de) Vorrichtung und Verfahren zur Selektion von Adressenwörtern
DE19645057C2 (de) Vorrichtung zur Selektion von Adressenwörtern mittels Demultiplex-Decodierung
DE10134654A1 (de) Verfahren zur Fehleranalyse von Speichermodulen
DE2525287A1 (de) Assoziativspeicher
EP1113453A2 (de) Speichereinrichtung
DE2442673A1 (de) Einrichtung zur einfuegung von kontrolldaten in den sprachspeicher einer zeitvielfachvermittlungsstelle
DE10137332B4 (de) Verfahren und Anordnung zur Ausgabe von Fehlerinformationen aus Halbleitereinrichtungen
DE3105503A1 (de) Assoziativer zugriffsspeicher
WO1993025966A1 (de) Rechnersystem

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LU NL SE