WO1980000756A1 - Sequence control system - Google Patents

Sequence control system Download PDF

Info

Publication number
WO1980000756A1
WO1980000756A1 PCT/JP1978/000001 JP7800001W WO8000756A1 WO 1980000756 A1 WO1980000756 A1 WO 1980000756A1 JP 7800001 W JP7800001 W JP 7800001W WO 8000756 A1 WO8000756 A1 WO 8000756A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
pulse
clock
output
switch
Prior art date
Application number
PCT/JP1978/000001
Other languages
English (en)
French (fr)
Inventor
Y Kuze
Original Assignee
Y Kuze
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Y Kuze filed Critical Y Kuze
Priority to GB8033949A priority Critical patent/GB2056121B/en
Priority to EP78900237A priority patent/EP0020764B1/en
Priority to JP79500064A priority patent/JPS6223883B1/ja
Priority to PCT/JP1978/000001 priority patent/WO1980000756A1/ja
Priority to DE19782857623 priority patent/DE2857623C2/de
Publication of WO1980000756A1 publication Critical patent/WO1980000756A1/ja

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/10—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using selector switches
    • G05B19/102—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using selector switches for input of programme steps, i.e. setting up sequence
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/10—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using selector switches
    • G05B19/102—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using selector switches for input of programme steps, i.e. setting up sequence
    • G05B19/104—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using selector switches for input of programme steps, i.e. setting up sequence characterised by physical layout of switches; switches co-operating with display; use of switches in a special way

Definitions

  • the present invention relates to a sequence controller, and in particular, a program with a built-in program capable of extremely easily and quickly changing blocks, laminating, and changing the same. It is related to the Gramble Logic Controller (PLG).
  • PLG Gramble Logic Controller
  • the present invention is an easy-to-use, simple-to-change control system that allows anyone with very little or no knowledge in this field to easily and quickly change brodaling and changes. It is a system that provides
  • the purpose of the present invention is to enable anyone to easily and quickly perform programming and modification of data, and to achieve a high-performance, light-weight, handy, portable sequence.
  • the sequence control * system of the present invention is a system
  • C.MPI The data for writing the case time chart data (hereinafter referred to as black circles) and the data not to be written (hereinafter referred to as white circles) are divided into write timings. Data is written to the built-in memory simply by hitting the black and white shoes and the key switch according to the number of clock pulses. However, the data in white circles is counted; the data is automatically controlled so that it is not written to memory. -The sequence control system of the present invention is based on the output of one stroke as a reference; writes the time chart for one stroke. It takes only a few seconds, and it takes only 2 to 5 minutes to write time chart data for 10 strokes.
  • To read and output data determine the cycle time and press the start switch.
  • the data is returned from the memory in the specified cycle * time, and the data is returned.
  • the sequence and controller of the present invention can be used for automation of almost any machine such as various machine tools, assembling machines, packaging machines, testing machines and inspection machines.
  • this sequence control and the machines that are controlled by lightning U by the system can be used in this sequence.
  • Central control by the control system is also possible, and unmanned factories can be achieved with a small investment.
  • the memory used is a G-M0S RAM with very low power consumption, and can be backed up with a battery. In the event of a power failure that occurs eruptively, the power failure detection circuit and the flip-flop circuit will be addressed. Therefore, it is possible to avoid confusion and unexpected damages that occur during power outages and during restoration of power outages during unknown times.
  • FIGURES Figure 1 The sequence of the present invention is shown in Figure 1. The sequence of the present invention. Word of self
  • FIG. 2 shows a Thai arm 'Chi catcher over preparative, an example of displaying de di data le that Thailand arm Chi catcher over preparative onto a recording sheet over bets Figure 1,
  • Fig. 3 shows a plan view of the sequence control system of the present invention.
  • Fig. 4 shows the power supply circuit including the power failure detection circuit
  • Fig. 5 shows the sequence of the present invention when the writing timing, clock, and pulse are set to 100.
  • Fig. 6 shows the stroke selection switch circuit.
  • Fig. 7 shows a key switch using a diode matrix.
  • Figure 8 shows a one-cycle clock diagram.
  • Figure 9 shows the schematic for erasing count 0 of the binary counter.
  • Figure 10 shows the clock diagram of the circuit diagram in Figure 9.
  • Fig. 11 shows the writing tongue, the mouth, the down-counter, and the reset when the number of bores is 1000.
  • Figure 12 shows the connection circuit diagram between the binary counter and the memory when the writing timing, clock, and noise are set to 100,000. Show,
  • Fig. 13 shows the circuit diagram of the display
  • Fig. 14 shows an explanatory circuit diagram for connecting the 2 ⁇ ⁇ sequence • outlet-to-mouth system and doubling the number of strokes.
  • FIG. 15 shows another embodiment of the binary counter
  • FIGS. 16, 17, 18 and 19 show other embodiments of the memory.
  • Fig. 20 shows the recording sheet of the sequence time chart when the writing timing, clock, and resolution are 100 bits.
  • the writing timing, clock, and resolution are 100 bits.
  • Fig. 1 shows the record sheet of the Sequence Time Chart. The numbers from 0 to 100 in the upper column are
  • Writing timing ' represents the number of clock pulses, and the numbers from 1 to 16 represent the number of steps.
  • a time chart is written in the upper column, and the timing chart is digitally displayed in black and white circles and numbers in the lower column.
  • Example 5 For example, the time chart of the first step is represented by 80 black circles and 20 white circles, and the time chart of the second step is represented by 22 black circles and 78 white circles. In this way, the time chart of the parallel one- step process is displayed as shown in the column below.
  • the sequence controller is written using this sheet as a manual means.
  • Fig. 3 is a plan view of the present sequence / cont. 1 is case, 2 is keyboard's switch, 3 is black circle switch, 4 is white circle switch, 5 is start switch, 6 is write Embedded switch, 7 is a stop switch, 8 is a stroke selection switch, 9 and 10 are preset 'co 5-do' switches, and the two-digit number is Represents the sequence 'cycle' time (the preset code 'switch is not limited to two digits; it depends on the cycle' time) May be 1 'digits, or 5 digits may be required).
  • 11 is a select switch
  • 12 is a switching switch, 1 cycle when turned OFF, and 1) returned cycle when turned OFF when 1).
  • 13 is a reset switch
  • 14 is a count display
  • 15 is a ribbon 'cable.
  • 16 and 17 are connected to the connector for abnormality detection
  • 18 and 19 are connected to the connector for expansion
  • 20 is connected to the remote control port perimeter stop switch.
  • Connectors 21 and 21 are remote connectors is there.
  • the configuration of the sequence control system is as described above.], And the outline of the operation is described below.
  • the cycle time required by the select switch 11 such as the reset code switch 9 and 10 can be selected.
  • the reset code shown in the figure shows the cycle time for the 58 value of the switch. beam is 5.
  • Selector Selector Bok Su I If the switch is on the 1 SEC side, the cycle time is 58 seconds, and if the switch is on the 1 MIN side, the cycle time is 58 minutes.
  • the non-contact relay is a relay of this sequence, a contact, and a relay of the system. If it is connected to the Bon Cable 15, the sequence control system will be completely non-contact], and high reliability will be provided.
  • Fig. 4 shows the power supply circuit including the power failure detection circuit.
  • the system power supply VB is obtained via the transformer 22, the rectifier circuit 23, and the constant voltage IG24. Power supply; When ON, current flows to the earth via the EMI transistor, resistor, and diode 26 of the PNP transistor 25.
  • the register 25 is turned ON, and supplies V DD to the memory system. When the main power is off, the transistor 25 is set to 0 FF.]?
  • the voltage from the battery 27 is applied to the memory system via the diode 28. Is supplied to
  • WiPO l Memory Holds the contents.
  • a battery for backing up the memory circuit use a rechargeable battery or an alkaline battery with high energy density. Or use a rechargeable Ni-Cd battery.
  • a resistor 29 is connected in parallel with the diode 28 in s rows. In the case of a lithium battery or an alkaline battery, this resistor 29 is excluded.
  • the power failure detection circuit will be described.
  • the input side VA of the constant voltage Ic 24 is connected to the base of the transistor 32 via the resistor 30 and the Zener diode 31.
  • FIG. 5 is a circuit diagram of the present invention in the case of writing timing and 100 clock pulses.
  • the switching switch 12 is on the one-cycle side (OFF)
  • the select switch 11 is on the 0.1 SEG side
  • the two-digit reset code is on.
  • this signal is set to 0, the chattering noise is eliminated by a filter circuit consisting of the resistor 33 and the capacitor 134, and the 3-man power supply via the gate protection resistor 35 "0" enters D gate 36 manually.
  • the divided clock pulse control gate 55 for writing and the closed pulse pulse control gate 56 for writing are closed.
  • the pulse control gate 58 and the reading clock 'pulse control gate 59' are opened. Gate 58 opens when the above
  • the output of the two-man power NOR gate 64 is "1" ?? Enter “0” into the three-state buffer 66 via the inverter 65, so that the memory Ml M2 ... Ml 6 Open the corridor for the DataBad D0.
  • the divided output is provided by the select switch 11, the read divided clock pulse control gate 58, and the BCD up Z through the 2-manual NAND gate 71.
  • the preset line 'Pl, ⁇ 2, ⁇ 3, ⁇ 4 of the counter is the corresponding' preset 'code.
  • Switches 9, 10 and It is connected to the BGD line of the foot register 45, 46 via the diode with the polarity shown.
  • the P / DOWN terminal may be connected to a power supply and used as an up-counter.
  • Selector Selector Bok 'scan I Tsu switch 11 is divided output ⁇ SEO (I. 0 0 0 H Z) in the cell Tsu Sorted by so dividing click lock Pulse reads out and for dividing click b Puck's pulse control gate 58, 2 persons NAN
  • the binary number of 0 is 1 1 0 D 1 0 0 and the number of clock pulses is counted from 100, and the address line Q3, Q6, Q7 force; "1 Therefore, the output of the multi-input NAND gate 77 using these as human power is "D".
  • the output line 63 of the 5-input NAND gate 62 changes to "1"]
  • the output of the inverter 78 is output when (clock's pulse falls)? force; "1" Do that for a wait) the output of the two-input NAND gate 79 is that Do 11 0 ".
  • the stroke selection switch 8 is composed of a contact force ranging from 1 'indicating a 1 ' stroke to 1 ⁇ indicating a 1 ⁇ stroke, and its outputs S l and S 2.
  • Each of the Si 6s is human-powered to the memory enable Ml, M2M16 chip enable 53 ⁇ 4 via a two-man NAND gate 81.
  • the output of the A inverter 83 is ⁇ 0 '. Since the output of the multi-man NAND gate 77 is “0”, two inputs "0 R. The output of the gate 84 is'1'. Become. This is the inverter 85 )
  • the write clock pulse control gate 56 is opened by the ⁇ line 49, 1 ", and the read clock pulse is transmitted via the inverter 57. Close control gate 59.
  • the human power Qi, Q2, and Q9 of the encoder 87 are each boosted to VB via a resistor, and the human power to the multi-power NAND gate 88, and the switches 1, 2,... 9 Connected to earth via.
  • the BCD output of the encoder 87 is connected to the shift register 45 via an inverter 89.
  • B GD Down's counters 53 and 54 are used for the clocks and reclining lines c, and the other is clock for writing 'via the pulse control gate 56 and binary. ⁇ Input to clock 'line 0' of counter-42.
  • the output of the inverter 74 is input to the delay circuit 103 and is input to two inputs.
  • the write pulse is used. R / W input command synchronized with! ), 80 pieces of data are sequentially transferred to the dress cell of the memory Ml. However, the mouth for the iris • Since the panorama is completed with 80 pieces, writing to the memory cell is completed with only 80 pieces. "Next, to enter the 20 white circle, enter the keyboard switch 20.
  • the binary code of 2 via the encoder 87 will be 0; Output Q of register 46, Qi, Q2, Q3, binary code of Q 0 0 0 Q output; Output of shift register 45 Qo OVPI Shifted to Ql, Q2, Q3. Press the 20 key switch and press the white circle switch 4 with the force.
  • the 20 clock pulses which are manually operated by the binary counter 42, are stored in the memory via the address line.
  • the cells are specified one after the other, but the data input DI of the memory Ml is cut off at the same time as writing the above-mentioned black circle data 18G, so the data is cut off.
  • There is no criminals o The total of 10 ⁇ clocks and a total of 10 Q 'clocks' Palsca; Human power NAN
  • Fig. 7 shows the key using diode 'matrix 105 ⁇ . ⁇ . ⁇ ]
  • This is another embodiment of the switch device. Connect the 4-bit binary code from the DIO-D Matrix 105 to the corresponding BCD line of the shift register 45, and then to each BCD line. 2 inputs NAND gates 90 and 91, delay circuit 92, short circuit 'pulse' generator circuit 93, 2- input NOR gate It is applied to the shift lines of the shift registers 45 and 46 via the port 94. Except for removing the diode matrix 105, it is the same as the key switch device by the encoder described above, and the description is omitted.
  • the input of the two-man NAND gate 41 which clears 42 is further added to the delay circuit 106, the shot pulse generation circuit 107, the inverter 108, and the two-man NOR gate 109. Through this, the data is fed * to the clock line G of the binary counter 42. In this way, it is possible to completely write 1 ⁇ data as shown in the clock diagram in Fig. 10. However, in this case, the binary counter 42
  • OY.PI 1 pulse clock pulse is counted by 1 Q, and the output power of the multi-input NAND gate 77 must be '0' to complete one cycle. Absent. 1 0 1 of the binary number 1 1 0 0 1 0 1 a is whether we 9 ⁇ de Re scan La Remind as in Figure Lee down Ql, Q 3, Q 6, Q7 multi manpower N AN E gate 77 human power. ⁇
  • Multi-manpower NAND gate 77 requires manpower Ql, Q4, Q6, Q7, Q8, Q9, QlO, It becomes.
  • the data I Mi in g-click for a write lock Pulse number 1 GOO circumference corresponding minute to click Lock output 1 0 phrases, 0 0 0 H Z, 1 , 0 0 0 ⁇ ⁇ , 50/5 ⁇ ⁇ .
  • Each shift register 45 46 46 ' is cleared to 0 each time, so that down' counter 53 54 54 'can be prevented from miscounting. .
  • the NAND gate 36 has a manpower of '0' ??, and the shot-pulse generation circuit 37 generates a shot-pulse of 1 'and this is 2
  • Two-man power input via NAND gate 38 NOR gate 39
  • One-shot '0' pulse is input, but two-man power input is applied to NOR gate 39.
  • the output of the gate 39 is "0" because it is kept at “1" throughout the recovery from the power failure, and the binary counter 42 is not cleared.
  • One shot, 'Loss generation circuit 37 generates' 1' lightning shot pulse, and two-man power NAND gate 38 gives' D 'one shot. A pulse appears. Since this is added to the two-man NAN I) gate 60, its output is' 1 ', and the read-out frequency-divided clock' pulse via the flip-flop 61 is used. Open the control gate 58. Then, the binary counter 42 starts counting the remainder of the cycle when the power is turned off and outputs data in response to the count. At the end of the cycle, the output of the multi-man NAND gate 77 is set to '1' to the set S of the flip-flop 111 via the inverter 113 which becomes '0'. ', The output Q changes to' 0 '. After that, it returns to normal and data continues to be output according to the cycle time.
  • FIG. 13 shows a count display device. Thus, when reading, the numerical values of the black and white circles are checked, and when reading, the number of products produced is known. Clock for writing 'pulse 4 (7
  • O.VPI i Connect the output x of the control gate 56 and the output of the two-man NOR gate 39, that is, the signal at the end of each cycle.
  • ⁇ is connected to the two-input NAND gate 114 and the output is Deck for lighting the magic light '-Connect to clock G of counter 115.
  • the BG output of the Deck'5 counter 115 is fed to the decoder driver -116. Then, the output is connected to the node of each segment of the display 118 via the resistor 117, and the
  • the digit outputs Sl, S2, S3, S4, and S5 of the counter 115 are connected to the power source of each segment of the display 118 via an inverter. Is done.
  • the output P of the power failure detection circuit is connected to the three-state digit / cont ⁇ -terminal DG of the above-mentioned decade counter 115.
  • Reference numeral 119 is used to turn off the display of unnecessary 0's in the reading / zero suppress circuit. Press the reset switch 13 and the .5 digit 'counter' 115 The master reset terminal MR of the counter 115 is set to ' 1 '. Clear all indications.
  • the remote control circuit is explained. Connect the base and ground of the NPN transistor 32 of the power failure detection circuit to the connector 20 (Fig. 4), and connect the external stop switch 0 120 to this. .
  • a connector 21 is connected to both poles of the start switch 5, and an external start switch 121 is connected to this.
  • the external stop switch 120 When the external stop switch 120 is turned ON, the output of the transistor 32 becomes '1', and the output of data stops as in the case of an emergency power failure.
  • Switch 120 force; 5 even if turned off.
  • External start switch 121 ON In this case, the data starts to be output in the same manner as when the start switch 5 is turned ON.
  • the collector of the photo-transistor of the photo-coupler 123 which is Bull-up by the resistor 122, is connected to the fan via an emitter.
  • the light emitting diode is connected to a connector 16 as shown in the figure, and is connected to a connector of an external abnormality detector via this connector.
  • the photo coupler 123 turns ON. Therefore, if the human power of the three-input NAND gate 62 is 11 ⁇ — ', the output is " 1 ".
  • sequence controller I) Connector-18 Brass, Minus and Sequence Controllers (ID Connector-19 Brass, Minus) Connect as follows: Sequence 'Starter of controller (I)' Switch 5 force; when pressed, sequence 'Control' Roller (ID photo
  • the external fault detector detects the fault and the sequence control port (I) When the output is stopped, the output of the other sequence controller (1D must also be stopped at the same time. As shown in Fig. 14, the sequence The connector 17 of the controller and the connector 16 of the sequencer 00 are connected to each other as shown in FIG.
  • the external abnormality detector detects an abnormality, the photocoupler 123 power; 5 human power such as 0 N NAND Since the output of the gate 62 becomes "1", the inverter ⁇ Two-person NOR gate 126 via 125
  • the output of the 5-person NAND gate 62 with the GD's power and power braid 123 turned ON is '1'. Then, a 2-man NAND gate 79, a 5-man NAND gate 80, and a read-out frequency dividing / closing / pulse control gate 58 via the flip-flop 61 Is closed, so the sequence controller (I) and (1D data output are stopped at the same time.)
  • Fig. 15 uses a presettable binary counter 142 instead of the binary counter 42 in Figs. 5 and 12. This is an example.
  • the output of the two-person power gate 86 is '0', and the above-mentioned resettable up via an inverter is performed.
  • a cycle end signal of '0' is output from the multi-man power NAND gate 77. Again, the signal is resettable, the up counter is reset, and the count is 0 0 0 0 0 0 0 0 0 1 What ??
  • Fig. 16 shows 4 pieces
  • Fig. 17 shows 8 pieces
  • Fig. 18 shows 1 piece of data 'output D0 and a chip enable
  • This is a block diagram of the memory.Parallel output
  • the memory of the first stroke is four in the memory of Fig.16, and the memory of Fig.17.
  • One can be composed of two
  • the memo of Fig. 18 can be composed of one .
  • Fig. 19 is a block diagram of a memory block with eight parallel outputs and a built-in counter.
  • Figure C is click lock 'Pulse manpower terminal, Sl, S3 is 1 if the Size Lee click Le S1 is at 1 site click Le end signal output terminals 1 0 Q click lock, the S2 1 0 0 Use when the clock is one cycle. Also, this terminal can be added as needed. Note rie of 1 O stroke in the same manner can also be configured.
  • Fig. 20 shows the timing chart for digital recording when the timing pulse for writing is 1 QQ 0 and the timing chart is 1 on the recording sheet.
  • the timing pulse for writing is 1 QQ 0
  • the timing chart is 1 on the recording sheet.
  • the sequence and content of the present invention * The system is extremely compact, high performance, and easy and quick for anyone Programming and changes can be easily performed, which facilitates automation and labor-saving of all equipment in a wide range of fields, from micro enterprises to large enterprises, and contributes to energy savings. Is large.

Description

明 細
シ ケ ス コ ン ト ロ ー ノレ · シ ス テ ム 技 '分 野
本発明はシ ー ケ ン ス · コ ン ト ロ ー ラ 一に関する も の で、 特にブ ロ ク、、ラ ミ ング及びその ¾更が極めて容易、 迅 速 ^出来るプ ロ グラ ム内蔵式の プロ グ ラ マ ブ ル · ロ ジヅ ク · コ ン ト ロ ーラ 一 （ P L G ) に関する。
背 景 技 術 . - 従来のシ一ケ ン ス · コ ン ト ロ ー ラ —にはダ イ ォ ー ド
• マ ト リ ッ クス 式、 準コ ン ピ ュ ー タ 一式、 コ ン ピ ュ ー タ 一式等多 く の種類があるが、 多様化する制御対象に対応 する ため極めて複雑、 高価であ 、 特にそのブ ロ グラ ミ ン グ 及びその変更には特別な技術者が必要で ある。 従つ て外部にそれを委託する こ と も 多 く 、 これ'に よ ユーザ 一独 自 の技術上のノ ゥ ハ ウ が外部に漏れる恐れ も ある。 本発明は この分野の知識が全 く 無 く て も誰でも 極めて容 易、 且つ迅速にブロ ダラ ミ ン グ及びその変更が出来る コ ン ノヽ' ク ト な シ — ケ ン ス · コ ン ト ロ ー ル · シ ス テ ム を提供 する も の で ある 0
発 明 の 開 示
従って本発明の 目 的は誰でも デー タ 一のブ ロ グ―ラ ミ ン グ及びその変更が容易且つ迅速に出来、 而 も 高性能で 軽 く 掌に乗る コ ン ノ ク ト な シ ー ケ ン ス · 'コ ン ト 口 一 ノレ · シ ス テ ム を得るにあ る。
本発明の シ ー ケ ン ス · コ ン ト ロ 一 ル * シ ス テ ムはシ
C.MPI — ケ ン ス · タ イ ム · チ ヤ 一 ト のデー タ 一を書き込むデ一 タ一 （ 以下黒丸と称す ） と、 書き込ま ぬデータ 一 （ 以下 白丸 と称す ） に分け、 書き込み用 タ イ ミ ン グ * ク —ロ ッ ク • パ ルス の数に対応して黒丸い く つ、 白丸い く つ とキー ス ィ ッ チを打つだけでデータ ーは内蔵するメ モ リ ー に書 き込まれる。 但し白丸のデータ 一はカ ウ ン ト はされる力； メ モ リ 一に書き込ま れないよ う に 自 動的に制御される。 -本発明のシ ー ケ ンス · コ ン ト ロ ー ル · シ ス テ ム は 1 ό 行 程の出 力を一応の基準とする力； 1 行程分のタ ィ ム · チ ヤ — ト を書き込むには数秒を要するだけで仮に 1 0 行程の タ イ ム · チ ャ ー ト のデー ターを書き込むと して も 2〜 5 分で済む。
デー タ ーを読み出 し出力する時はサ イ ク ル · タ イ ム を決めてス タ ー ト · ス ィ ツ チを押す。 決め られたサイ ク ル * タ イ ム でデー タ 一はメ モ リ ーか ら く ]? 返し、 く ]? 返 し出力する。
本発明の シ ー ケ ン ス ， コ ン ト ロ ー ラは各種工作機械、 組立機、 包装機、 試験機、 検査機等殆んどの機械装置の 自動化に利用でき る。 又、 リ モー ト Iノ0 機能があるの で本 シ ー ケ ン ス · コ ン ト ロ ー ル ， シ ス テ ム で夫 々 雷 U御 し て ある機械群を本 シ ー ケ ン ス · コ ン ト ロ ー ル · シ ス テ ム で更に中央制御する こ と も 出来工場の無人化が少ぃ投資 で達成可能である。
機械が異状を生じた時'は別に設ける異状検出器の出 力を本器の異状検出コ ネク タ ーに予め接続 しておけば異 Οί ΡΙ '· V.'. O , 状を生 じた瞬間 出力を停止する。 又増設用 コ ネ ク タ ーを 互に連結 して行程数を増加する こ と も 出来る。
使用する メ モ リ 一は消費電力の微小な G—M 0 S R A M であ 、 バ ッ テ リ 一でバ ッ ク ア ッ プで き る。 又遏発的に おこ る停電に対 しては停電検出回路と フ リ ッ ブ · フ ロ ッ ブ回路に 対処する。 .従って停電時及び知 らぬ間の 停電復元時に応 々起る混乱や不測の損害を避ける こ とが
M4 ^fe O o , ―
図 面 の 簡 単 な 説 明 ' 第 1 .図はこ の発明 にかかる シ ー ケ ン ス . コ ン ト 口 一 ル ， シ ス テ ム の シ ー ケ ン ス · タ イ ム · チ ャ ー ト の 言己録 シ
— ト を示 し、 .
第 2 図は第 1 図の記録シ ー ト上に タ イ ム ' チ ャ ー ト と、 その タ イ ム · チ ャ ー ト をデ ジ タ ル表示 した 1 例を示 し、
第 3 図は本発明のシ ー ケ ン ス · コ ン ト ロ ー ル . シス テ ム の平面図を示 し、
第 4 図は停電検出回路を含む電源回路を示 し、 第 5 図は書き 込み用 タ イ ミ ング ' ク ロ ッ ク ， パ ル ス を 100ケ と した時の本発明の シ ー ケ ン ス · コ ン ト 口 — ル · シ ス テ ム の回路図を示 し、—
第 6 図は行程撰択ス ィ ツ チ回路を示 し、
第 7 図 はダ イ オ ー ド · マ ト リ ッ ク ス を 用い た キ ―ス ィ ツ チ装置を示 し、
第 8 図 は 1 サ イ ク ル の ク ロ ッ ク · ダ イ ヤ グ ラ ム を示 し、
第 9 図はバイ ナ リ カ ウ ン タ ーの カ ウ ン ト 0 を消去 する回路図を示 し、
第 10図は第 9図回路図のク ロ ッ ク · ダ イ ャ グ ラ ムを 示し、
第 11図は書 き込み用 タ ン グ · ク 口 ッ ク · .ノレ ス を 100 0 ケ と した時のダ ウ ン · カ ウ ン タ 一 、 ブ リ セ ッ ト
• コー ド · ス ィ ツチ及びシ フ ト • レ ジ ス タ 一間の接続回 路図を示 し、
第 12図は書き込み用タ イ ミ ン グ · ク ロ ッ ク · 、 ノレ ス を 1 0 0 0ケ と した時のバイ ナ リ • カ ウ ン タ ー と メ モ リ 一 間の接続回路図 を示し、
第 13図は表示器の回路図を示し、
第 14図は 2 ·^ の シ ー ケ ン ス • コ ン ト 口 一 ノレ · シ ス テ ムを接続し、 行程数を倍増する説明回路図を示し、
第 15図はバイ ナ リ ' カ ウ ン タ ー の他の実施例を示し、 第 16図、 第 17図、 第 18図、 第 19図はメ モ リ 一 の夫 々 他の実施例を示 し、
第 20図は書き 込み用タ ィ ミ ン グ · ク ロ ッ ク · ヽ ノレ ス を 1 0 0 0ケ と した時のシ 一 ケ ン ス · タ イ ム ' チ ャ ー ト の 記録シ ー ト の 1 例を示す。
発明を実施するための最良の形態
以下に本発明のシ 一 ケ ン ス • コ ン ト 口 一 ノレ · 、ン ス テ ム の実施例につき説明する。 第 1 図は シ — ケ ン ス · タ イ ム · チ ャ ー ト の記録シー ト で上欄の 0 か ら 1 0 0の数字は
ΟΛ'.ΡΙ ノ 、 .，ノ0 i 書き込み用タ イ ミ ン グ ' ク ロ ッ ク · パ ル ス数を表わ し、 . 縦の 1 から 16の数字は行程数を表わす。 第 2 図に示すよ う に上欄に タ イ ム ' チ ャ ー ト を書き、 下欄にその タ イ ム • チ ャ ー ト を黒丸 と 白丸 と数字でデ ジ タ ル表示する。 例 5 えば第 1 行程目 の タ イ ム · チ ャ ー ト は 80黒丸、 20白丸で、 第 2 行程 目 の タ イ ム · チ ャ ー ト は 22黒丸、 78白丸で表わ す。 こ の様に して並列 1 ό 行程の タ イ ム チ ャ ー ト を下の 欄の よ う に表示する。 こ の シ ー ト を人力手段と して本シ —ケ ン ス · コ ン ト ロ ー ラ 一の書き 込みは行われる。
0 第 3 図は本シ ー ケ ン ス · コ ン ト 口 — ノレ · シ ス テ ム の 平面図で ある。 1 は ケ ー ス 、 2 はキ ー ボ ー ド ' ス チ ツ チ 、 3 は黒丸ス ィ ッ チ 、 4 は白丸ス ィ ッ チ 、 5 はス タ ー ト · ス ィ ッ チ、 6 は書き 込み用ス ィ ッ チ 、 7 は停止ス イ ツ チ、 8 は行程撰択ス ィ ッ チ、 9 及び 10はプ リ セ ッ ト ' コ5 — ド ' ス ィ ツ チ で 2 桁の数値は シ ー ケ ン ス ' サ イ ク ル ' タ イ ム を表わす （ プ リ セ ッ ト · コ ー ド ' ス ィ ツ チは 2桁 とは限 らない。 サ イ ク ル ' タ イ ム に よ っ ては 1' 桁でも よ く 、 或は 5 桁が必要な場合 も ある ） 。 11はセ レ ク ト ' ス ィ ツ チ、 12は切換えス ィ ツ チで O F Fにする と 1 サ イ ク ル 、0 0 N にする と く 1) 返 しサ イ ク ルになる。 13は リ セ ッ ト · ス イ チ 、 14はカ ウ ン ト 表示器、 15は リ ボ ン ' ケ ー ブル である。 又、 16 、 17は異状検出用 コ ネ ク タ 一、 18及び 19 は増設用 コ ネ ク タ 一、 20は リ モ ー ト · コ ン ト 口 一 ル周停 止ス ィ ツ チ に接続する コ ネ ク タ 一、 21は リ モ ー ト · コ ン ある。 リ ボ ン ' ケ ー ブ ル 15を介して本発明のシ ー ケ ン ス • コ ン 卜 π — ル · シ ス テ ム を別に設け る負荷を制御する リ レ ー装置 （ 図示せず ） に接続する。 本シ ー ケ ン ス · コ ン 卜 ロ ー ル · シ ス テ ム の構成は以上の様であ ]?、 その操 作の大略を以下に説明する。
第 2 図の言己 ^」ン_― ト に従い第 1 行程か ら書き進む。 行程撰択ス ィ ツ チ 8 を 1 に合せ、 書き込み用 ス ィ ツ チ 6 ( を押 し、 キ 一 ボ ー ド の ス ィ ッ チ 80を押 して黒丸ス イ ツ チ 3 を押 し、 キーボー ドのス ィ ッ チ 20を押 して 白丸ス'ィ ツ チ 4 を押す。 これで第 1 行程のデー タが内蔵するメ モ リ ーに書き込ま れ記憶される。 次に行程撰択ス ィ ッ チ 8 を 2 に合せ、 書き込み用 ス ィ ツ チ 6 を押 し、 キ 一ボ ー ドのス ィ ッ チ 22を押 して黒丸ス ィ ッ チ 3 を押 し、 キ 一 ボ — ド のス ィ ッ チ 78を押 して白丸ス ィ ッ チ 4 を押す。 これ で第 2 行程のデー タ ーが内蔵する メ モ リ ーに書 き 込ま れ 記憶される。 以下同様に して 1 ό 行程のデータ 一がわず か 2 〜 5 分で全部メ モ リ 一に書き 込ま れる。 1 行程分謇 き 込み終る毎に 自動的に読み出 し態勢になるの で必要な 行程数が書き 終った ら、 い つ で も読み出 しが出来る。
' 読み出 しの時は先づサ イ ク ル ' タ イ ム を決め る。 そ れには、 ブ リ セ ッ ト ' コ ー ド ' ス ィ ッ チ 9 及び 10 どセ レ ク ト ' ス ィ ツ チ 11に よって必要なサ イ ク ル ' タ イ ム が撰 定出来る。 セ レ ク ト ' ス ィ ッ チ 11を 0. 1 S E G側にセ ッ ト する と 図示のブ リ セ ッ 卜 · コ ー ド . ス ィ ツ チの 58の数値 ではサ イ ク ル · タ イ ム は 5. 8 秒とな ]? 、 セ レ ク 卜 · ス ィ ツ チを 1 S E C側にすれば、 サ イ ク ル ' タ イ ムは 5 8 秒、' 1 M I N側にすればサ イ ク ル . · タ イ ム は 5 8 分とな る。 ブ リ セ ッ 卜 · コ ー ド . ス ィ ツ チ の各桁は 0 力 ら 9 ま で変え られるカゝ ら合計 2 9 7 種類のサ イ ク ル · タ ィ ム が得られ る。
リ ボ ン ' ケ ー ブ ル 15を 出力 リ レ ー · ア レ イ （ 図示せ ず ） に接続 し、 リ レ ーの出 力回路を外部負荷に接続し、 ス タ ー 卜 · ス ィ ツ チ 5 を押す。 切 換えス ィ ッ チ 12を 1 サ イ ク ル側 （ OFF ) にすれば、 出力は 1 サ イ ク ル終了で 停止 し、 く ！？返 し側 （ON) にすれば出力は く 返 し、 く り 返 し作業を継続する。
出 カ リ レ ー · ア レ イ には有接点 リ レー よ ！） なる も の と、 無接点 リ レ ー よ ]9 なる もの とがあるが、 無接点リ レ ― · 了 レ イ 本シ ー ケ ン ス · コ ン ト 口 一 ノレ · シ ス テ ム の リ ボ ン · ケ ー ブル 15に接続すれば、 本シ ー ケ ン ス · コ ン 卜 ロ ー ル . シス テ ム は完全無接点化と な ]? 、 高い信賴性 がも た らされる。
第 4 図は停電検出回路を含む電源回路であ る。 ト ラ ン ス 22、 整流回路 23、 定電圧 I G 24を経て シス テ ム電源 V Bを得る。電源力； ONの時は P NP ト ラ ン ジ ス タ 一 25の ェ ミ ッ タ 一、 抵抗、 ツ エ ナ ' ダイ オ ー ド 26を介 してアー ス へ電流が流れるの で 卜 ラ ン ジ ス タ 一 25は ONとな 、 メ モ リ ー · シ ス テ ム へ V DD を供給する。 メ イ ン電源が O F Fの 時は ト ラ ン ジ ス タ ー 25は 0 F F と な ]? 電池 27か らの電圧が ダ イ ォ ー ド 28を介 して メ モ リ 一 - シ ス テ ム に供給されメ
R ひ、
0MP1
、 ,— WiPO l モ リ 一の内容を保持する。 メ モ リ 一'回路へのバ ッ ク ア ツ ブ用電池 と してはエ ネ ル ギ ー密度の高い リ チ ュ ー ム電池、 アル カ リ 電池等を使 う。 或は充電可能な N i - Cd電池等を 使う 。 N i-Cd電池等の場合は抵抗 29をダイ ォ— ド 28に並 s 列に接続する。 リ チ ュー 厶電池、 ア ル カ リ 電池等の場合 は この抵抗 29は除く 。
停電検出回路につ き説明する。 定電圧 I c 24の入力 側 VAを抵抗 30、 ツエ ナ ' ダ イ オー ド 31を介 して ト ラ ンジ ス タ ー 32の ベ ー ス へ接続する。 メ イ ン電源が投入されて0- いる間は 卜 ラ ン ジス タ 一 32は ON でその出力 P は " 0 Bであ るが、 停電する と ト ラ ン ジ ス タ 一 32は OFF でその出力 P は ' 1 " とな る。
第 5 図は書き 込み用 タ イ ミ ン グ . ク ロ ッ ク · パ ル ス 100ケの場合の本発明の回路図である。 書き込みに先立5 つ て最も 短いサ イ ク ル ' タ イ ム に セ ッ ト しス タ ー 卜 - ス イ ッ チ 5 を押 して各ゲ一 卜 の出足をそろえる。 即ち切 ） 換えス ィ ツ チ 12を 1 サ イ ク ル側 （ OFF ) に、 セ レ ク 卜 · ス ィ ツ チ 11を 0. 1 S E G 側に、 2 桁の ブ リ セ ッ ト · コー ド ' ス ィ ツ チ を □ 1 に してス タ 一 ト · ス ィ ツ チ 5 を押す。0 する と抵抗 33と コ ン デ ン サ 一 34に よ る フ ィ ル タ 一回路で チ ヤ ッ タ リ ン グ ' ノ イ ズ が除かれゲ ー ト保護抵抗 35を介 して 3 人力 NAN D ゲー ト 36に " 0 " が人力する。 従ってそ の出力 1 B に よ ワ ン シ ョ ッ ト · パ ル ス発生回路 37の出 力に " 1 " の ワ ン シ ョ ッ 卜 · パ ルス が出力 し、 2 人'力 NAND ゲー 卜 38で反転 し 2 人力 NOR ゲ一 ト 39の岀力に ，1 ' の ヮ
ΟΛίΡΙ ン シ ョ ッ ト ' ル ス が現われる。 この 2 人力 NOR ゲ一 卜 9の " 1 " の ワ ン シ ョ ッ 卜 · パ ル ス に よ ]?
A イ ン パー タ — 40、 2 人力 NAND ゲ一 ト 41を介 して バ イ ナ リ · カ ウ ン タ 一 42の—リ -セ ッ ト R に " 111 を印 力 Πしてカ ウ ン ト を 0 にク リ ア し、
B •2人力 NOR ゲ一 卜 43、 2 人力 NAND ゲー ト 44を介 してシ フ 卜 · レ ジ ス タ 一 45及び 46の リ セ ッ 卜 R に " 1 " を '印加 してそれら の内容をゼロ にク リ ァ し、-
C フ リ ッ プ · フ ロ ッ ブ 47の リ セ ッ 卜 R に 111 n を印加 して、 その出力 Q を '1' に し、 イ ンバ一 タ 一 48を 介して ラ イ ン 49を " に変え、 イ ン バ ー タ ー 50を 介 して ブ リ セ ッ ト ' コ 一 ド · ス ィ ツ チ 9 及び 10の ゲ一 卜 を開き 、
D 2 入力 NOR ゲー 卜 51、 2人力 NAND ゲー 卜 52を介 して BCDア ッ プ Zダ ウ ン カ ウ ン タ 一 53及び 54のブ リ セ ッ ト · ィ ネ ー ブル P E に " 1 " を印力 Bしてそれ らカ ゥ ン タ 一 の内容をゼ ロ にク リ ァ し、
又 ラ イ ン 49の ， 0" で書き 込み用分周ク ロ ッ ク · パ ル ス制御ゲ ー 卜 55 と蓍 き込み用ク 口 ッ ク · パ ル ス制御ゲ一 卜 56を閉 ざ し、 イ ン バー タ ー 57を介して読み出 し用分周 ク ロ ッ ク . パ ル ス制御ゲ一 卜 58と読み出 し—用ク ロ ッ ク ' パ ル ス制御ゲ ー ト 59を開 く 。 ゲ一 卜 58が開 く のは、 前記
2 入力 NOR ゲー 卜 51の出力 ' D " 力； 2 人力 N AN ϋ ゲ ー ト 60 を介 してフ リ ッ ブ ， フ ロ ッ ブ 61の セ ッ ト s に " 1 " を印カロ するの でその 出力 Q の " 1 η が .ゲ一 卜 58に人力するからで
ΟΛ1ΡΙ ' ο)
る。
又、 ラ イ ン 49は ' 0" で あ 、 後述する よ う に 5人力 NAND ゲー 卜 62の出力 ラ イ ン 63も ま た ，0" であるので、 2 人力 NOR ゲ ー ト 64の出力は " 1 " であ ]? イ ン バー タ ー 65を介 してス リ 一 · ス テー ト · バ ッ フ 66に ， 0" を入 力する 'の で メ モ リ ー Ml M2 … Ml 6 の デ ー タ ー . ァ ゥ ト ブ ッ 卜 D 0 の通路を開 く 。
又、 ラ イ .ン 49の ' 0 " で 2入力 N AN D ゲ ー ト 67のゲ 一 ト は閉 じ、 その出力は " 1 " に固定され、 ワ ン ショ ッ ト · パ ルス 発生回路 68を介 して メ モ リ 一 Ml M2 ····· Ml 6 の ラ イ ン を "1 " に固定し、 各メ モ リ 一を読み出 し状態にす る O
ク ロ ッ ク ' パ ル ス は水晶.凳振器 69の発振を分周回路 70で 1 0 0 0 H Z 1 0 0 H Z 5/3 H z に分周出力する。 こ の 3 つの分周 出力の う ち 1 つをセ レ ク ト · ス ィ ッ チ 11で -撰択する。 分周出力を 1 00 0 H Z 1 0 0 Η Ζ 5/3 Η ζ と したのは前記第 2 図の書き 込み用 タ イ ミ ン グ ， ク ロ ッ ク パ ル ス の数 1 0 0ケに対応するためであ る。 書き込み用 タ ィ ミ ン グ · ク ロ ッ ク · 、。ル ス と同数の 1 0 0 ル ス を出 力する時間は 1 0 0 0 Η ζ では 0. 1 、 1 G 0 Η ζ では 1 秒 又 5ノ 3 Η ζ では 1 分である。
分周出力はセ レク 卜 · ス ィ ツ チ 11、 読み出 し用分周 ク ロ ッ ク · パ ル ス制御ゲー ト 58 2人力 N A N D ゲ 一 卜 71 を介 して B CD ア ッ プ Zダ ウ ン · カ ウ ン タ 一 53及び 54の ク
Figure imgf000013_0001
ゥ ン タ 一 の ブ リ セ ッ 卜 ' ラ イ ン P l、 Ρ 2、 Ρ 3、 Ρ 4 は こ れに対応する プ リ セ ッ ト ' コ ー ド . ス ィ ツ チ 9 、 10及び シ フ ト · レ ジ ス タ 一 45、 46の B G Dラ イ ン に図示極性のダ ィ 才一 ドを介 して夫々接続される。 こ こに B GD ァ ップ Ζ ダ ウ ン ' カ ウ ン タ ー の UPZDOWN端子をア ー ス に接続して ( 図示^ず ） ダ ウ ン · カ ウ ン タ 一 と して使用する こ とに する （ ϋ P/DOWN 端子を電源に接続 してア ッ プ · カ ウ ン タ ー と して使用する こ と も あ-る ） 。
セ レ ク 卜 ' ス ィ ツ チ 11が分周出力 ι S E O ( I. 0 0 0 H Z ) にセ ッ ト されるので分周 ク ロ ッ ク パ ル スは読み 出 し用分周ク ロ ッ ク ' パ ル ス制御ゲ一 卜 58、 2 人力 NAN
D ゲー 卜 71を経て B C Dダ ウ ン ' カ ウ ン タ 一 53及び 54のク 口 ッ ク · ラ イ ン G に人る。 先に B C D ダ ウ ン · カ ウ ン タ —力；ク リ アされた時ブ リ セ ッ 卜 · コ ー ド ' ス ィ ツ チ 9の セ ッ ト 数 1 が B C Dダ ウ ン ' カ ウ ン タ ー 53に、 ブ リ セ ッ ト コ ー ド ' ス ィ ッ チ 10の セ ッ 卜教 0 カ B C D ダ ウ ン · カ ウ ン タ 一 54に夫々 書き 込まれているので B C D ダ ウ ン · 力 ゥ ン タ 一 54のキ ヤ リ イ ' ァ ゥ ト < ¾力 ら 11 Q" がそのま ま
2 人力 NOR ゲー ト 72 に人る。 B CD ダ ウ ン ' カ ウ ン タ — 53にク ロ ッ ク ' パ ル ス が 1 ケ人る と カ ウ ン ト が 1 を減 ずる ので書き込まれている 1 が 0 に変る。 従って 2 入力 N O R ゲ一 卜 72の 2 人力共 N 0 B とな 、 その出力は " とな ]?、 読み出 し用ク ロ ッ ク ' パ ルス を 1 ケ 出力する。 これ力 s読み出 し用ク ロ ッ ク ' パ ルス制御ゲ— 卜 59、 2人 力 N A N Dゲ 一 ト 73及びィ ン バ 一 タ 一 74を介 してバ イ ナ リ
O PI · カ ウ ン タ 一 42のク ロ ツ ク · ラ イ ン G に人力する。
一方 2 入力 N O R ゲー ト 72の出力が ' 1 " に変る と 2 入力 N A N Dゲ一 ト 75は （ ク ロ ッ ク · ノ ノレ ス の立下 でィ ンバ一 タ 一 76が " を出力する のを待って ） " 0 " を出力 し、 2入力 N A N Dゲー ト 52を介 して B C D.ダ ウ ン · カ ウ ン タ ー 53及び 54を "□ " にク リ 了する、 と 同時に再びプ リ セ ッ 卜 · コ ー ド · スィ ツ チの設定値力 S B C Dダ ウ ン ' カ ウ ン タ ーに夫々書き込ま れる。 - この様に して 1 0 0ケの読み出し用ク 口 ッ ク' パ ルス がバイ ナ リ ' カ ウ ン タ ー 42に入力する と バイ ナ リ ' カ ウ ン タ ー 42の ア ド レス · ラ イ ン を人力と る多人力 N AN D ゲ一 卜 77が 1 サ イ ク ル終了信号 " 0 " を出力する。 即ち 1
0 0 の 2 進数は 1 1 0 D 1 0 0 で ある力 らク ロ ッ ク · パル ス を 1 0 0ケ計数する とア ド レ ス · ラ イ ン Q3、 Q6、 Q 7力；" 1 ' とな 、 これら を人力 とする多入力 N A N Dゲ一 卜 77の出 力が " D" と な るのである。
従って 5入力 N AN Dゲ一 卜 62の出力 ラ イ ン 63が "1 ' に変 ]? 、 （ ク ロ ッ ク ' パ ル ス の立ち下 ]? で ィ ン バ 一 タ ー 78の出 力力； " 1 " とな るのを待って ） 2入力 N A N Dゲー ト 79の出力は 110 " とな る。 これ力； 3 入力 N A N Dゲー ト 80を 介 して フ リ ッ ブ · フ 口 ッ ブ 61の リ セ ッ ト R に " 1 " を印加 するので、 その出力 Q の " 0 " で読み出 し用分周ク ロ ッ ク ' パ ル ス制御ゲー ト 58を閉 ざ し、 分周ク ロ ッ ク ' パルス を遮断する。
こ こで各ゲー ト の出足がそろい誊き 込み態勢が整 う 。
O PI ス タ ー ト · ス ィ ツ チ 5 を押 して読み出 しサ イ ク ルが一巡 ' するま での時間がわず力 0· 1 秒 （ 1 0 0 0 Hz のパ ル ス 1 0 0ケ分 ）である。
. デー タ — を餮き込む時は行程撰択ス ィ ツ チ 8 を 1 に セ ッ 卜 する。 行程撰択ス ィ ツ チ 8は第 6 図 に明 らかな よ う に 1 '行程を示す 1 か ら 1 ό行程を示す 1 ό の接点力 ら な ]?、 その各出力 S l、 S 2 Si 6 は夫 々 2 人力 NAND ゲ一 ト 81を介 してメ モ リ 一 Ml、 M 2 M 16 のチ ッ ブ · イ ネ イ ブル 5¾ に人力する。
行程撰択ス ィ ツ チ の共通接触子 82は常時 s 接点上に あ 、 この時各接点 1 、 2、— 3 ··· 1 ό の出力は図示極性 のダ イ オー ドに よ 全部 " 0Λ とな る。 従って、 各 2入力 NAND ゲー ト 81の出 力は η 1 " と な 、 各チ ッ プ · ィ ネ ィ ブ ル C"! に "を人力するのでメ モ リ 一はすべて非撰択と なる。
本実施例では説明を簡単にするため. J 行程に 1 メ モ リ — （ C— M O S RAM) を接続 し、 1 ό 行程で合計 1 0 ケ の メ モ リ ー IG を使用する の であ るが、 実際は第 16、 第 17、 第 18、 第 19図に示す様に 4 組、 8 組、 或は 1 ό 組のデー タ 一 · ア ウ ト プ ッ ト D 0、 チ ッ プ ' イ ネ ィ プル 5 " を備え た L S I を使用 し、 コ ン パク 卜 に回路を構成する。 '
次に簦き込み用 ス ィ ツ チ 6 ( を押す。 する と
A ィ ンバー タ ー 83の出力は Π 0 ' とな 、 多人力 NAND ゲ— 卜 77の 出力が " 0 " であ るか ら 2 入力 Ν 0 R. ゲ一 卜 84の出力は ' 1 ' と な る。 これがイ ン バー タ ー 85 )
を介 して 3 入力 NAND ゲー ト 80に B 0" を入力する のでその出力は '1 11 とな ！？、 フ リ ッ プ · フ ロ ッ ブ 61の リ セ ッ ト R に "1， を印力 Π し、 その Q 出力の' 0" で読み出 し用分周ク 口 ッ グ · パ ルス制御ゲ一 ト 58 を閉 ざす。
B 2 人力 N O R ゲ ー ト 84の - 1 " の出力は フ リ ッ プ · フ ロ ッ ブ 47の セ ッ ト 入力 s に印カ卩 してその Q 出力 の B (D° でィ ン バ ー ター 48を介 して ラ イ ン 49を ，1 " に変える。 従ってイ ン バ ー タ ー 50を介 してブ リ セ ッ 卜 · コ ー ド ， ス ィ ッ チ 9及び 10のゲー ト を閉ざ す。
σ ラ イ ン 49の ，1 " によ 書き込み用ク 口 ッ ク · · パ ル ス制御ゲー ト 56を開き 、 イ ン バー タ ー 57を介して 読み出 し用ク ロ ッ ク · パ ル ス制御ゲー ト 59を閉ざ す。
D 更に ラ イ ン 49の " と 書き 込み用 ス ィ ツ チ 6 ^の
" 1 " を入力 とする 2人力 N AND ゲ一 ト 86の出力は " 0 " とな 、 2人力 NAN D ゲ一 ト 41を介 してバイ ナ リ ' カ ウ ン タ 一 42の リ セ ッ 卜 R に "1 " を入力 し て これをク リ ァする。
E ラ イ ン 49の " 1 " 力 s 2 入力 N 0 H ゲ一 卜 64に入力す るので、 その出力は 0 と な j 、 イ ン バー タ ー 65を 介 してス リ 一 ' ス テ ー ト ' バ ッ フ ァ 一 66に " 1 ' を 入力 し、 メ モ リ 一 Ml 、 λί2 …… Ml 6 の各デー タ ― · ァ ゥ ト ' ブ ッ ト D 0 の ゲ 一 卜 を閉ざす。
OMPI as
エ ン コ ー ダ 一 87の人力 Qi 、 Q2 Q9は夫 々 抵抗を介 して VB に ブルア ッ プされ、 又多人力 NAND ゲー ト 88に 人力 し、 更にス ィ ツ チ 1 、 2 、 … 9 を介 してア ー ス に接 続される。 エ ン コ ー ダ 一 87の B C D 出力はイ ン バ ー タ ー 89を介 して シ フ ト · レ ジ ス タ 一 45に接続される 。
80 丸を書き込むにはまずキ ー ボ ー ドのス ィ ツ チ 8 を押す。 ス ィ ツ チ 8 に接続する エ ン コ ーダ一 87の Q8 'に" a " が人力 し、 押されたス ィ ツ チ 8 に相当する 4 ビ ッ 卜 2進 コ ー ド 1 (D C1 0 がエ ン コ ーダ一 87の B G D 出力 、 "、 、 Dを 介 してシ フ ト · レ ジ ス タ 一 45の DO 、 Dl 、 D2 、 D3 に 現われる。 又多入力 A N D ゲ ー ト 88の出力力； " 0 " と な ]?、 2 人力 NAND ゲ ー 卜 90に " 0" を人力する の でその 出力は " 1 B とな 2 人力 NAND ゲ一 卜 91の出力は " 0 " となる。 これが遅延回路 92を介 して ワ ン シ ョ ッ ト · パ ル ス発生回 路 93に人 ！） 、 " 0 " の ヮ ン シ ョ ッ 卜 · パ ル ス を 出力する。 そして 2 入力 N O R ゲー ト 94で反転 して " 1 " の ワ ン シ ョ ッ 卜 ·' パ ル ス を出力する。 従って この 2 人力 N O R ゲ一 卜 94の出力に接続される シ フ 卜 · レ ジ ス タ ー 45と 46の ク 口 ッ ク · ラ イ ン c に ク 口 ッ ク · パル ス カ； 1 ケ入力 される 。 そ こ で前記 8 の 2 進コ ー ド 1 Q 0 a がシ フ 卜 され、 シ フ 卜 . レ ジ ス タ '一 45の出力側 Qo 、 Qi 、 Q2 、 Q3 に現われる。
次に、 キ一ホ'一 ドの ス ィ ツ チ 0 を押す。 する と 同様 に □ の 2 進コ ー ド 0 0 0 0 カ シ フ ト · レ ジ ス タ 一 45の出 力側 Qo 、 Qi 、 Q2 、 Q3 に現われ前の 8 の 2 進コ ー ド 1 a 0 D は シ フ 卜 されて シ フ 卜 · レ ジ ス タ 一 46の出力側 Qo 、 Qi 、
• Q2 Q3 に現われる。 - 次に黒丸ス ィ ッ チ 3 を押す。 する と 2 入力 N O R ゲ 一 卜 95の 出力は " 0" とな 黒丸ス ィ ツ チ 3 を押 している 間中 2 人力 N 0 R ゲー ト 96の出力は "1 " で分周パ ル ス発 生回路 70の リ セ ッ ト R に " 1 " を人力 してこれをク リ ア し 分周ク ロ' ッ ク ' パ ル ス の出力 を停止する。
2入力 N O R ゲ一 ト 95の出力 "0" は 2人力 NAND ゲ ー ト 90に入力するのでワ ン シ ョ ッ ト ' パ ル ス発生回路 93 か ら " 0 " の ワ ン シ ョ ッ 卜 ' パ ル ス が出力する。 そして 2 人力 N 0 R ゲ一 卜 97で反転して " 1 " のワ ン シ ョ ッ 卜 ' ル ス を出力する。 従って 2入力 N O R ゲー ト 51の岀カは " 0 B の ワ ン シ ョ ッ 卜 · ル ス に変 ]? 2 人力 NAN D ゲ
2を介 して B C Dダ ウ ン ' カ ウ ン タ 一 53及び 54をク リ アす る 、 と 同時に B OD ダ ウ ン · カ ウ ン タ 一 53に シ フ 卜 · レ ジ ス タ ー 45の 0 力；、 又 BCD ダ ウ ン · カ ウ ン タ 一 54に シ フ ト • レ ジス タ 一 46の 8 が書き 込ま れる。
一方 2 入力 N O R ゲ一 ト 51の " 0B の ワ ン シ ョ ッ 卜 · パ ル スは 2 入力 N A N D ゲー ト 60に 印力 Πされるの で フ リ ッ ブ · フ ロ ッ ブ 61の セ ッ 卜入力 s に n 1 " が印加され、 その 出力 Qの " 111 で醫き 込み用分周ク ロ ッ ク ' パ ル ス制御ゲ
— ト 55を開 く 。
又、 フ リ ッ プ ' フ ロ ッ プ 98の セ ッ 卜 入力 s に n 1， が 印力 O されるのでその出力 Q の " 0 " でィ ン バ 一 タ 一 99を介 してメ モ リ 一 のデー タ 一 ' イ ン ブ ッ 卜 · ラ イ ン 100を ' 1 ' に変え各メ モ リ 一 Ml Mi 6 のデー タ 一 · ィ ン ブ ッ
O.V.PI ノ Ί 。 卜 DI のゲー 卜を開 く 。
こ こ で黒丸ス ィ ッ チ 3 を押す手をはな すと、 分周ク ロ ッ ク ' パ ル ス の出力は開始される。 しか しセ レ ク ト · ス ィ， ッ.チ. Uに接続される読み出 し用分周ク 口 ッ ク ' パ ル ス 'ij御ゲー ト 58力；閉 じているので 1 0 0 0 HZの ク ロ ッ ク ' パ ル ス力;'書き 込み用分周 ク ロ ッ ク · パ ル ス制御ゲ一 卜 55 を通 2 人力 NAN D ゲー ト 71を 出て 2 手に分れ、 一方は
B GD ダ ウ ン ' カ ウ ン タ 一 53及び 54のク ロ 、リ クノ ラ イ ン c に人力 し、 他方は書き 込み用 ク ロ ッ ク ' パ ル ス制御ゲー ト 56を経てバイ ナ リ · カ ウ ン タ 一 42のク ロ ッ ク ' ラ イ ン 0 に入力する。
B c D ダ ウ ン · カ ウ ン タ 一 53及び 54に ク .口 ッ ク · パ ル ス カ； 1 ケ人 る ご と にカ ウ ン 卜 の 容力； 1 つずつ減 じて行 き、 ゼ 口 にな る と上位桁を桁下げし、 下位桁の数値が 0 か ら 9 に変る。 初めに 8 Q が '誉き 込ま れてい るので最初 のク ロ ッ ク ' パルス 1 ケの入力で上位桁力； 7 に、 下位桁 力； 9 に変 j 、 2番目 のク 口 ッ ク · パ ル ス の入力で上位桁 7 はそのま ま で下位桁の数値は 8 になる。 この様に して 8 0 ケ の ク ロ ッ ク ' パ ルス が入力する と 両方の BCD ダ ウ ン * カ ウ ン タ 一 のキ ヤ リ · ァ ゥ ト ο" が ff a" とな 2人力
N OR ゲ一 ト 72の出力は "1 'とな る。 する と 2人力 N AN Dゲ
— 卜 75 52を介 して B G D ダ ウ ン · カ ウ ン タ 一 53及び 54 カ ク リ ア され る。
又、 2 入力 N OR ゲ ー ト 72の出力 " 1 " と （ 8 0 番目 の ク ロ ッ ク * ルス の立下 ]? で ) ィ ン ノ 一 タ ー 78の 出力
O.V.PI " 1 " と、 ラ イ ン 49の " 1 n とで 5 入力 NAND ゲー ト 101の出 力が ， 0 " と な ]? 、 3 入力 NAND ゲー ト 80、 フ リ ッ プ · フ 口 ッ ブ 61を介して書き 込み用分周ク 口 ッ ク · パ ル ス制御 ゲー ト 55を閉ざす。 よってゲー ト 55を通過する 1' 0 0 0 Hz の分周ク ロ ッ ク パルス は 8 0 ケだけで遮断させる。
又 5 '入力 ゲ一 ト 101の出力 " 0Π はィ ン バ一 タ 一 02を介してフ リ ッ ブ · フ ロ ッ ブ 98の リ セ ッ ト に 11" を 印加するのでその出力 Q のノ 1 " でィ ンバー タ ー 99を介し て各メ モ リ ー のデータ ー · ィ ン ブ ッ ト · ラ イ ン 100を η0 η と しデー タ 一 · ィ ン ブ ッ ト D I のゲー ト を閉ざす。
ィ ン バ一 タ ー 74の 出力は遅延回路 103に入力 し 2入力
Ν 0 Rゲ一 ト 10、 2 ¾ NAND ゲー ト 67- ワ ン シ ョ ッ ト · パル ス発生回路 68を介してク 口 ッ ク · パルス に同期して メ モ リ ー Ml の R/W端子に印加する。
ノ イ ナ リ カ ウ ン タ ·一 42のァ ド レス Q 1、 Q 2 Q 7 は メ モ リ 一 Ml の対応する ア ド レス に夫々 接続されて いる の で書き込み用ク 口 ッ ク · パルス に同期する R/W入力の 指令に よ ！） 、 8 0 ケのデー タ 一はメ モ リ 一 Ml の了 ド レ ス · セ ル へ遂次霉き込ま れる。 しか し甍き込み用口 ッ ク • パ ノレ スは 8 0 ケ で終る ので メ モ リ ー · セ ルへの書き込 みは 8 ϋ ケだけで終る。 " 次に 20白丸を霎き込むにはキーボー ドのス ィ ツ チ 20 を柙す。 エ ン コ ーダ一 87を介して 2 の 2 進コ ー ド ϋ 0 1 0 力；シ フ ト · レ ジス タ 一 46の出力 Q。、 Qi、 Q 2、 Q 3に、 Q の 2 進コ ー ド 0 0 0 Q 力； シ フ ト · レ ジス タ 一 45の出力 Qo O.V.PI Ql 、 Q2 、 Q3 に シ フ 卜 される。 20の キ ー ス ィ ヅ チ を押 して 力 ら 白丸ス ィ ッ チ 4 を押す。 2 入力 NOR ゲ一 卜 95の出力 は '□' と な るの で黒丸ス ィ ツ チ 3 を押 した時と 同様に、 分周ク ロ ッ ク ' パ ル ス の出 力を停止 し、 ダ ウ ン ' カ ウ ン タ 一 53、 54をク リ ア し、 シ フ ト · レ ジ ス タ 一': 45の B G D . 出力 0 D 0 D を ダ ウ ン · カ ウ ン タ 一 53に、 シ フ ト · レ ジ ス タ 一 46の B C D 出力 0 0 1 0をダウ ン · 力 ゥ ン タ 一 54に書き 込む。 そ して書き—込み用分周ク ロ ッ ク ' パル.ス制御ゲ一 ト 55を開 く 。 こ.こ で白丸ス ィ ッ チ 4 を押す手をはなすと 分周ク ロ ッ ク · パ ル ス の 出力が開始される。 あ と は 80黒 丸を書き 込んだ時と 同様で B C D ダ ウ ン · 力 ゥ ン タ 一は分 周ク ロ ッ ク ' パ ル スを 2 0 ケ計数する と ク リ ア され、 書 き込み用分周ク ロ ッ ク ' パ ル ス制御ゲ一 ト 55を閉 ざ し、 分周ク ロ ッ ク · パ ル スは 2 0 ケだけで遮断される。
バ イ ナ リ · カ ウ ン タ 一 42に人力する 2 0 ケのク ロ ッ ク · パ ル スはア ド レ ス · ラ イ ン を介 して メ モ リ 一 Mlの ァ ド レ ス . セ ルを逐次指定 して行 く が、 メ モ リ ー Ml のデー タ ー · イ ン ブ ッ 卜 D I が前述の黒丸データ 一 8 G ケを書 き 終る と 同時に遮断されて い る の でデー タ 一の 謇き 込み がない o そ して さ き の 8 □ ケ と 合計 1 0 Qケのク ロ ッ ク ' パル スカ； パ イ ナ リ · カ ウ ン タ 一 42に人力 し終る と 多人力 NAN
D ゲー ト 77の出力が ' 0 ° とな ]? 、 フ リ ッ ブ ' フ ロ ッ ブ 61 を介 して書き 込み用分周ク 口 ッ ク · パ ル ス制御ゲ一 ト を 閉ざす。 こ こに第 2 図の タ イ ム ' チ ヤ 卜 の第 1 行程分
BUREAU
C.V-PI viF0 . ン. の書き 込みは終る。 以下同様に して 1 行程の タ イ ム · チ ヤ 一 ト のデー タ 一はメ モ リ 一 Ml 、 M2 Ml 6に書き 込 まれる。
デー タ 一を読み 出す時はサイ ク ル · タ イ ム を決め、 ス タ ー 卜 · ス ィ ツ チ 5 を押す。 例えばプ'リ セ ッ 卜 ' コ 一 ド ' ス ィ ツ チ の設定値を 58と し、 セ レ ク 卜 - ス ィ ツ チを 0. 1 S EC ( i Q Q O Hz ) 側に し、 サ イ ク ル ' タ イ ムを 5.8 秒に設定 したと する。 B C D ダ ウ ン ' カ ウ ン タ 一に分周ク 口 ッ ク * ノ、*ル ス が 5 8 ケ入力する毎に 2入力 N O R ゲー ト 72か ら読み出 し用ク ロ ッ ク ' パル ス が 1 ケ出力 し、 それ がバ イ ナ リ · カ ウ ン タ 一 42に入力する。 そ してァ ド レ ス • ラ イ ン で メ モ リ ー の ア ド レ ス · セ ルを指定し、 R/^V の の指定に よ ]9 "! ό 行程のデー タ ーは夫々 の 'デ一タ ー • 了ゥ ト ' ブ ッ 卜 D 0 か ら逐次並列出力する。 そ してバ イ ナ リ ' カ ウ ン タ ー 42に 1 Q 0 ケ の読み出 し用ク ロ ッ ク • パル ス が入力する と 多人力 N A N D ゲ ー 卜 77の出力は '0- とな 、 フ リ ッ プ · フ ロ ッ ブ 61を介 して読み出 し用分周 ク ロ ッ ク · パ ル ス ij御ゲー ト 58を閉ざすの でデー タ ー の 出力は 1 サ イ ク ルで停止する。 若 し切 ]? 換えス ィ ツチ 12 を く ]) 返 し側 （ ON ) にする と、 1 サ イ ク ル終了信号 110 ' が切 ]?換えス ィ ツチ 12を介 して 5 人力 NAN D ゲー ト 36に 入力するので 1 サイ ク ル終了毎にス タ ー 卜 · ス ィ ツ チ 5 を押す と 同じで 1 ό 行程の並列デ ー タは定め られたサイ ク ル ' タ イ ム 5 · 8 秒で く 返し く 返し出力する .ο
第 7 図はダ イ オ ー ド ' マ 卜 リ ッ ク ス 105 を用いたキ ー ο.ν.π ]) ス ィ ツ チ装置の他の実施例であ る。 ダ イ ォ — ド · マ ト リ ッ ク ス 105の 4 ビ ッ ト 2 進コ ー ド を シ フ ト · レ ジ ス タ 一 45 の対応する B C Dラ ィ ン に接続じ、 更に各 BC Dラ ィ ンに接 続され る共通 ラ.ィ ン の出力を. 2 入.力 NANDゲ一 卜 90、 91、 遅延回路 92、 ワ ン シ ョ ッ 卜 ' パ ルス'発生回路 93、 2入力 N O Rゲー ト 94を介 して シ フ ト · レ ジ ス タ ー 45及び 46のク 口 ッ ク · ラ イ ン に印加するのであ る。 ダイ ォ一 ド ' マ 卜 リ ッ ク ス 105を除 く 以外は前述のエ ン コ ーダ一に よ る キー ス ィ ツ チ装 と 同様なので説明は省略する。
さ て書き 込みに当 、 書き込み用 ス ィ ツ チ 6 ( を押 すのであるが、 この時バイ ナ リ · カ ウ ンタ 一 42はゼ ロ に ク リ アされる。 従って メ モ リ ーの種類に も よ るが第 1 番 目 のデー タ 一は書き込ま れない。 タ イ ム ' チ ヤ 一 卜 のデ 一タ ーの書き 込み桝 目 は 1 0 0 ケで あるが （ 第 2 図 ） 、 第 8図のク ロ ッ ク · ダ イ ヤ グ ラ ム に示す様に実際は 9 9 ケ しか書き 込むこ とが出来ない。 こ の ゼ ロ領域を省略し て 1 0 0 ケのデ一 タ ーが完全に書き込ま れる よ う に した ゲー 卜 装置を第 9図 に示す。 即ちバ イ ナ リ · カ ウ ン タ ー
42をク リ ァする 2 人力 NAND ゲ ー ト 41の入力を更に遅延 回路 106、 ワ ン シ ョ ッ ト · パ ル ス発生回路 107、 ィ ン バ 一 タ - 108 、 2 人力 N O Rゲー ト 109を介して前記バ.イ ナ リ ' カ ウ ン タ 一 42のク ロ ッ ク · ラ イ ン G にフ ィ ー ド * 'ク ク る のであ る。 この様にする と 第 10図のク ロ ッ ク · ダ イ ヤ グ ラ ム に示す様に完全に 1 α α ケのデー タ 一 を書き 込むこ とが可能 とな る。 但 しこ の場合バ イ ナ リ · カ ウ ン タ ー 42
-BUREAU
OY.PI 力；ク ロ ッ ク · パ ル ス を 1 Q 1 ケ計数 して多入力 NAND ゲ — ト 77の出力力； ' 0' となって 1 サ イ ク ル終る よ う に しな ければな らな い。 1 0 1 の 2 進数は 1 1 0 0 1 0 1であるか ら第 9 図に示すよ う にァ ド レ ス ラ イ ン Ql 、 Q3 、 Q6 、 Q7を 多人力 N AN Eゲー ト 77の人力 とする。 ·
今ま で書き込み用ク ロ ッ ク · パ ル ス数を 1 0 0 ケと した場合につき述べて き たのであ るが、 これを 1 G G Oケ と して更に高精度のプ ロ グ ラ ム · チ ャ ー ト を作る こ と も 出来る。 1 行程分の黒丸と 白丸と の合計数が 1 0 0 0とな るので、 例えば 黒丸、 743白丸合計 1 0 D 0、 とい う よ う に精'密な作業工程の配分が可能と なる。 この場合当然の こ と乍 ら第 11図に示す様にブ リ.セ ッ ト · コ 一 ド · ス ィ ッ チは ？ 、 1 0、 1 0 'の 5裕であ j? 、 シ フ ト ' レ ジス タ 一は 4 5、 4 0、 4 0 ' 、 ダ ウ ン ' カ ウ ン タ 一は 5 3、 5 4、 5 4 ' の よ う に夫々 5 ケ必要とな る。 又第 12図に示す よ う に、 1 0 0 1ケの 2 進数は 1 1 1 1 1 0 1 0 0 1である力 らバ イ ナ リ
• カ ウ ン タ 一 42のァ ド レ ス · ラ イ ンは 1 α ケ必要であ ]) 多人力 NAN D ゲ一 卜 77の人力は Ql 、 Q4 、 Q6 、 Q7 、 Q8、 Q9、 QlO、と な る。 又書き 込み用 タ ィ ミ ン グ · ク ロ ッ ク パ ル ス 数 1 G O Oに対応 して分周ク ロ ッ ク の出力を 1 0, 0 0 0 HZ、 1, 0 0 0 Η ζ 、 50/5 Η ζ とな る。
第 1 1 図のゲー ト 装置で明 らかな様に
(Α) 書き込み用 ス ィ ツ チ 6 が押 される毎に信号 '1 ' 力； 2 入力 Ν 0 R ゲート 43に人力 し、 その出力 ' 0 'が 2入力 ゲ一 卜 44 を介 して各 シ フ 卜 · レ ジ ス タ ー の リ セ ッ ト R に ' 1， を印力 [] し、
(B) 1 サ イ ク ル終了する毎に 2 人力 N 0 R ゲー ト 39
2 入力 N O R ゲ一 ト 43 2 人力 N AND ゲ一 ト 44を 介 して各 シ フ 卜 · レ ジ ス タ 一 の リ セ ッ ト に '1， を印加 し、 '
(C) ダ ウ ン . カ ウ ン タ 一がプ リ セ ッ ト数を計数し終る - 毎に、 2 人力 NAND ゲー ト 110 2 入力 N AND ゲ一 ト 44を介して各 シ フ 卜 - レ ジ ス タ 一 の リ セ ッ 卜 R に ' 1 ' を印カ卩 し、
各 シ フ ト · レ ジ ス タ 一 45 46 46 ' をその都度夫 々 0 に ク リ アする の で、 ダ ウ ン ' カ ウ ン タ ー 53 54 54 ' の誤 カ ウ ン 卜 は防止出来る。
次に遇発的に起る停電対策回路につ き説明する。 停 電検出回路が停電を検出する とその出力 P は '1 " と な ]? 、 フ リ ッ ブ ' フ ロ ッ ブ 1 1 1の R入力が ' 1 ' となるのでその 出力 Qは '1 ' と なる。 そして停電が回復して a人力が '口' に戻って も 出力 Qは ' 1 ' を保持する.。 又フ リ ッ プ · フ ロ ッ プ 112の R 人力が '1' と なる の で出力 Q は ' 0 ' と な 、 5 人力 NAN D ゲ一 ト 62の出力 ラ イ ン 63力； ' 1 ' に変 、 （ ク ロ ッ ク ' ル ス の立ち下 j で イ ン タ — 78の出力が " 1 " になるので ） 2 人力 NAN D ゲ ー ト 79の出力は ' α" と なる。 これが 5 人力 N A N D ゲ一 卜 80、 フ リ ッ プ ' フ ロ ッ ブ 61を介して読み出 し用分周 ク ロ ッ ク ' パル ス制御ゲ一 卜 58を閉 ざすので出力を停止する。 そ して停電が回復し て もその状態を持続する
O.V.P1 停電回復を確認 した上で、 ス タ ー ト ' ス ィ ツ チ 5を
O N にする。 3 人力 NAND ゲー ト 36の人力が ' 0 ' と な ]? 、 ワ ン シ.ョ ッ 卜 · ' ル ス発生回路 37に ， 1 'のヮ ン シ ョ ッ ト . パ ルス が発生しこれが 2入力 NAND ゲー 卜 38を介 して 2 人力 NO Rゲー ト 39に ' 0 ' の ワ ン シ ョ ッ ト '· パ ルス を人力 する が 2 人力 NOR ゲ一 ト 39の も う 一方の入力は停電中、 停電回復中を通 じて ' 1 ' に保持されるので該ゲ一 卜 39の 出力は ' 0 ' であ 、 バイ ナ リ · カ ウ ン タ ー 42はク リ アさ れない。
ワ ン シ ョ ッ 卜 · 'ル ス発生回路 37が ' 1雷 の ワ ン シ ョ ッ 卜 · パ ル ス を発生する と 2 人力 NAND ゲー ト 38に ' D ' の ワ ン シ ョ ッ 卜 · パ ルス が現われる。 これが 2人力 NAN I) ゲ ー ト 60に加え られる のでその出力は ' 1 ' と な 、 フ リ ッ ブ · フ ロ ッ ブ 61 を介 して読み出 し用分周ク ロ ッ ク ' パ ル ス制御ゲ一 卜 58を開 く 。 そ こ でバイ ナ リ · カ ウ ン タ 一 42は停電で口 ッ ク された時のサ イ ク ル の残 を カ ウ ン ト し始めそれに対応 してデー タ ーを出力する。 そ して サイ ク ル終る と多人力 NAND ゲー ト 77の出力は ' 0 ' と な イ ン バ 一 タ 一 113を介して フ リ ッ ブ · フ ロ ッ ブ 111のセ ッ 卜 S に ' 1 ' を印加するのでその 出力 Q は ' 0' に変 j その後 は正常に戻 サイ ク ル · タ イ ム に対応してデー タ 一は出力 し続ける。
第 13図はカ ウ ン 卜 表示装置である。 これによ つて誊 き込みの時は黒丸 と 白丸の数値を確認し、 又読み出 しの 時は製品の生産数を知る。 書き 込み用ク ロ ッ ク ' パ ル ス ヒ 4(7
O.VPI i 制御ゲー ト 56の出力 x と、 2 人力 N 0 Rゲ一 卜 39の出力、' つま サイ ク ル終了毎の信号 . Υ を 2 入力 NAND ゲ一 卜 114に接続 し、その出力をダイ ナ ミ ジ ク 点灯用デ ィ ケー ド '— カ ウ ン タ ー 115の ク ロ ッ ク G に接続.する。 デ ィ ケ 一 ド ' 5 カ ウ ン タ 一 115 の B G 出力はデコ ーダー · ドラ イ バ -116 に人力する。 そ してその出力は夫 々 抵抗 117を介して表示 器 118の各セ グ メ ン ト の ァ ノ 一 ドへ接続され、 デ ィ ケ ー ド
' カ ウ ン タ ー 115のディ ジ ッ 卜 出力 Sl 、 S2 、 S3 、 S4 、 S5 はィ ン バ 一 タ ーを介 して表示器 118の各セ グメ ン 卜 の 力0 ソ ー ド へ接続される。 停電検出回路の 出力 P を前記デ ィ ケ 一 ド · カ ウ ン タ 一 115の ス リ 一 ·ス テ ー ト · デ ィ ジ グ ト • コ ン ト π — ル端子 D G に接続する。
119は リ 一デ ィ ン グ · ゼ ロ サ ブ レス 回路で不要の 0 の 表示を消すためである。 リ セ ッ 卜 ' ス ィ ツ チ 13を押す.と.5 デ ィ ケ 一 ド ' カ ウ ン タ 一115の マ ス タ 一 · リ セ ッ ト 端子 M Rは '1 ' とな カ ウ ン 卜表示を全部ク リ アする。
リ モ ー ト コ ン ト ロ ー ル回路につ き 説明する。 停電検 出回路の NP N 卜 ラ ン ジ ス タ 一 32のべ一ス とアー スを コネ ク タ 一 20に接続 し （ 第 4図 ） 、 これに外部停止ス ィ ッ チ0 120を接続する。 又、 ス タ ー 卜 ' ス ィ ツ チ 5 の両極にコ ネ ク タ 一 21を接続 し、 これに外部ス タ ー 卜 ' ス ィ ッ チ 121を 接続する 。 外部停止ス ィ ツ チ 120を ON にすると 卜 ラ ン ジス タ一 32の出力が ' 1 ' とな 、 遇発的停電状態 と 同様でデ一 タ ーの出力は停止する。 ス ィ ツ チ 120 力； O F F になって も 5 その状態 保持する。 又外部ス タ ー 卜 ' ス ィ ツ チ 121 O N にする とス タ ー ト ス ィ ツ チ 5 を O Nに する と 同様でデ ータ 一 は出力を開始する。
次に異状検出回路につ き説明する。 抵抗 122でブルア ッ ブ されるフ ォ ト · カ ブ ラ ー 123 の フォ ト · ト ラ ン ジ ス タ —のコ レ ク タ —はエ ミ ッ タ ーを介 してァ ニ ス へ接続され 発光ダ イ ォ — ドは図示の様にコ ネク タ ー 16に接続され、 このコ ネ ク タ 一を介 して外部異状検出器のコ ネ ク タ ーに 接続される。 外部異状検出器が異状を検出する と、 フ ォ ト · カ プ ラ ー 123 は O N となる。 従って 3入力 N A N D ゲ一 ト 62の人力が 11 ο—' と な その出力は " 1 ' と なる。 そ して
2 人力 N A N D ゲー ト 79、 3入力 N A N D ゲー. 卜 80、 フ リ ッ プ · フ ロ ッ ブ 61を介 して読み出 し用分周ク ロ ッ ク · パ ル ス制御ゲ一 卜 58は閉 ざされデー タ ーの出力は停止される。
複数個の シ ー ケ ン ス · コ ン 卜 口 一 ラ 一を互いに接続 して工程数を拡張するには第 14図に示すよ う に シ ー ケ ン ス · コ ン ト ロ 一 ラ ー （I)の コ ネ ク タ 一 18の ブ ラ ス 、 マ イ ナ ス と シ ー ケ ン ス · コ ン ト ロ ー ラ 一 （IDの コ ネ ク タ 一 19の ブ ラ ス 、 マ イ ナ ス と を図示の よ う に接続する。 シ ー ケ ンス ' コ ン ト ロ ー ラ 一（I)のス タ ー 卜 ' ス ィ ツチ 5力；押される と、 シ ー ケ ン ス ' コ ン ト ロ ー ラ 一（IDの フ ォ 卜 ' 力 ブ ラ一
12 が 0 Nと な 3入力 N A N D ゲ一 卜 36に "□ " を印加する の で シ ー ケ ン ス · コ ン ト ロ ー ラ ー (IDの ス タ ー ト ス ィ ツ チ 5 を押 した と同様にな 両シ ー ケ ン ス · コ ン ト 口 一 ラ ー は同期出力する。 この様に して 2 台のシ ー ケ ン ス ' コ ン 卜 ロ ー ラ 一を互いに接続すれば 3 2行程、 5 台を接続す ヒ 一 OMP1 Λ, "Vv'lPO れば 4 8 行程のデー タ ーが同期 して並列出力する。
2 台のシ ー ケ ン ス · コ ン ト 口 ー ラ 一を互いに接続し た場合、 外部異状検出器が異状を検出 して シ ー ケ ン ス · コ ン ト 口 一 ラ 一（I)が出力を停止 した時、 他方の シ ー ケ ン ス · コ ン .ト ロ ー ラ 一（1D も 同時に出力を停止しなければな らない。 第 14図に示す よ う に、 シ ー ケ ン ス · コ ン ト 口 一 ラ ー（ の コ ネ ク タ 一 17と シ ー ケ ン ス · コ ン ト ロ 一 ラ ー 00 の コ ネ-ク タ 一 16と を第 14図 に示す よ う に互いに接続する。 外部異状検出器が異状を検出する と、 フ ォ ト ' カ プ ラー 123力； 0 N と な 5 人力 N AN D ゲ一 卜 62の出力が " 1 " とな るのでィ ンバー タ ー 125 を介 して 2人力 NORゲー ト 126 に
'0 ' が入力する。 2人力 NORゲ一ト 126の も う一方の人力は 停電検出回路の出力に接続されてい るので 》0' で あ り 、
2 入力共 ' ο ' でその出力は ' 1 ' と な イ ンバ一 タ 一 127の 出力は ' 0 ' と なる。 従ってシ ー ケ ン ス · コ ン ト ロ ー ラ ー
GDの フ 才 卜 · 力 ブラ 一 123は ON と な 5 人力 NAND ゲ 一 ト 62の出力は ' 1' とな る。 そして 2 人力 NAND ゲ一 卜 79、 5 人力 NAND ゲー ト 80、フ リ ッ プ ' フ ロ ッ ブ 61を介 して読 み出 し用分周ク 口 ッ ク · パ ル ス制御ゲ一 卜 58を閉 ざすの でシ ー ケ ン ス · コ ン ト ロ ー ラ ー（I)と （1Dのデー タ 一の 出力 は同時に停止される。
第 15図は第 5図及び第 12図におけ るバイ ナ リ · カ ウ ン タ ー 42に代って、 プ リ セ ッ タ ブル · バ イ ナ リ · カ ウ ン タ ー 142 を使った実施例である。
眷き 込みの時、 即ち書き込み用ス ィ ツ チ 6 ( ^を押す
ΟΛ'.ΡΙ と既述の よ う に 2 人力 ΝΑΝΠ ゲー ト 86の 出力は '0' と な 、 ィ ンバー ターを介 して前記ブ リ セ ッ タ ブル · ア ッ プ
• カ ウ ン，タ 一 1^ のリ セ ッ ト R に '1' を人力 して カ ウ ン ト を 0 にク リ アする。 そ して第 1 番 目の書き 込み用ク ロ ッ ク ' パルス がク ロ ッ ク · ラ イ ン C か ら人力する と 1 0 ケ の ア ド レ ス ' ラ イ ン （ 書き 込み用タ イ ミ ング ' ク ロ ッ ク * パルス を' 1 0 0 0ケ の場合 ） ^± 0 0 0 0 0 0 0 0 0 1 と な メ モ リ ーの 1 番地のア ド レ ス ' セ ルを指定する。 同様に して ι ο ο α番 目 のク ロ ッ ク · パ ル ス が人力する と 了 ド レ ス · ラ イ ンは 1 1 1 1 1 0 1 0 0 0と な 、 メ モ リ ー の 1 000 番地のァ ド レ ス · セ ルを指定する。 そ してデー タ 一は指 定された ァ ド レ ス · セ ル に逐次書き込ま れる。
読み出 しの時、 即 ちス タ ー ト · ス ィ ツ チ 5 を押す と 2 人力 Ν 0 Rゲ 39から ' 1 ' の ワ ン シ ョ ッ ト · ルス が 出力 し、 これが前記プ リ セ ク タ ブル ' ア ッ プ ' カ ウ ン タ —の ブ リ セ ッ ト · イ ネ イ ブル P E に印力 B して カ ウ ン ト を ブ リ セ ッ 卜 する ので 1 Q ケ の ァ ド レ ス · ラ イ ンは 00000 00001 と な （ ブ リ セ ッ ト人力 Piが VDD に接続され、 P2 Ρ3 PlOがア ース に接続されてい るか ら ） メ モ リ 一の 1 番地のア ド レ ス · セ ル を指定する。 そして 1 番目 の書き 込み用ク ロ ッ ク · ハ ' ノレスカ ク ロ ッ ク · ラ イ ン σ に 入力する と ア ド レ ス · ラ イ ンは 0 0 π α α ϋ 0 α 1. ϋ に変 、 メ モ リ ー の 2 番地のァ ド レ ス · セ ルを指定する。 同様に して 1 0 0 0番 目のク ロ ッ ク · ' ル ス の入力でメ モ リ 一の 番地のア ド レ ス · セ ルは指定さ れる。 そしてその
0,V;PI 間ア ド レ ス · セ ル の ' 1 ' のデー タ 一はデー タ 一 · ァ ゥ ト ' プ ッ ト か ら出力する のであ る。 一方 1 0 0 0番 目 のク ロ ッ ク の終 で 1 0 ケのア ド レス · ラ イ ン は 1 1 1 1 1 0 1 0
0 1 に変る （ ι ο ο αの終 は .1 0 0 1の始ま ]? である ） と 同時にァ ド レ ス · ラ イ ン Q4 、 Q6 、 Q7、 Q8 、 Q9、 Q10 を人 ' 力 -とする多人力 NAN D ゲ一 ト 77から ' 0 ' のサ イ ク ル終了 信号が出 力する。 そ して こ の信号に よ ? 再びブ リ セ ッ タ ブル . ア ッ プ · カ ウ ン タ 一 はブ リ セ ッ 卜 されて カ ウ ン 卜 は 0 0 0 0 0 0 0 0 0 1 とな ]? 、 以上を く ]? 返す。
第 16図は 4 ケ、 第 17図は 8 ケ、 第 18図は 1 ό ケのデ ータ ' ア ウ ト プ ッ ト D 0 とチ ッ プ · イ ネ 一ブ ル （1を備え たメ モ リ 一の プ ロ ッ ク · ダ イ ヤ グ ラ ム で あ る。 並列出力 1 ό行程のメ モ リ 一装置は第 16図の メ モ リ 一では 4 ケ、 第 17図 の メ モ リ 一で は 2 ケ、 第 18図 の メ モ ΰ — では 1 ケ で構成でき る。
第 19図はブ リ セ ッ タ プ ル · ア ッ プ ' カ ウ ン タ 一を内 蔵する並列出力 8 行程の メ モ リ ー のブロ ッ ク ' ダ イ ヤグ ラ ム で ある。 図中 C はク ロ ッ ク ' パ ル ス人力端子、 Sl、 S3 は 1 サイ ク ル終了信号出 力端子で S1 は 1 0 Q ク ロ ッ ク で 1 サ イ ク ル の場合、 S2は 1 0 0 0 ク ロ ッ ク で 1 サ イ クル の 場合に使用する。 又必要に応 じ この端子を増すこ とが出 来る。 同様に して 1 ό 行程のメ モ リ ー も構成可能である。
第 20図は書き込み用 タ ィ ミ ン グ ' ク 口 ッ ク · パ ル ス が 1 Q Q 0 ケ の場合、 記録シ ー ト 上にタ イ ム ' チ ャ ー ト を デ ジ タ ル表示する 1 例を示す。 第 2 図の記録シ 一 卜 に比
' ' O.V.PI
^ 較して更に精密な作業工程の配分が可能である。
産 業 上 の 利 用 可 能 性 本発明 のシ ー ケ ン ス · コ ン ト 口 一 ル * シ ス テ ムは極 めて コ ン パク ト 、 高性能であ 、 而 も誰にでも 簡単迅速 にプロ グラ ミ ン グ及びその変更が出来るので零細企業か ら大企業に及ぶ広範囲な分野のあ らゆ る装置の 自動化、 省力化が容易 とな 、 エ ネ ル ギ ー節約に貢献する こ とが 大で ¾> る。

Claims

(3D
特 許 請 求 の 範 囲
デ一 タ ーを " のデ一タ ー ( 以下黒丸 と称す ） と n Q n のデー ター （ 以下白丸と称す ) に分け、 黒丸 と 白丸 のデー タ ーを タ イ ム · チ ヤ ー ト の 1 サ イ ク ルのク ロ ッ ク ノレ ス 数に換算計数するキ一 · ボ— ド · ス ィ ツ チ と、 黒丸のデー タ ーを書き込むス 'ク チ と、 白丸デ一 タ ーを 書き込むス ィ ツ チ と よ ！？ な i？ 、 .更に本シ ス テ ム はデー タ —を書き込むための書き込みク ロ 、ジ ク ノレス制御回路 と前記嘗き込みク ロ ッ ク ·■ ' ル ス に同期 してデー タ ーを pu '1思 る記憶装置と、 デー タ 一読み出 しのための読み出 しク ロ 、リ ク · パ ル ス割御回路と、 BU言己 み出 しク ロ ッ ク ノレス に同期して前記記 か らデー タ —を出力す る よ う に した装置と、 前記テ ー タ — ぴ ノレスを制御す る ゲー ト 装置よ ] なるシ一ケ ン ス • コ ン ト 口 ノレ シ ス テ ム 。
S. 1 サ イ ク ル の ク ロ ッ ク ハ ル ス数に同期する タ ィ ム * チ ャ ー ト 書き込み目盛と、 更に黒丸のデー タ ー と 白 丸のデー タ 一 とをク ロ ッ ク ， パ ル ス数に換算 し、 記入出 来る様に したシー ト を入力手段する こ と を特徵と する特 許請求の範囲 1 記載のシ ー ケ ン ス « コ ン ト ロ ー ル · シ ス テ ム 。
3. 分周ク ロ ッ ク · パ ル ス を書き込み用分周ク ロ ッ ク パ ル ス制御ゲ一 ト ^と読み出 し用分周ク ロ ッ ク · パ ル ス 制御ゲー ト （58)に接続し、 両ゲー ト の出力を 2 入力ゲ一 ト fn)を介 し、 一方はア ッ プ Z ダ ウ ン • カ ウ ン .タ 一を介 して
_ OK PI \ViIJ0 、 , ' (33 ,. ·. l *き-込み用ク ロ ッ ク · パ ルス制御ゲー ト に、 他方はァ ジ ブノダ ウ ン · カ ウ ン タ 一を介 し読み出 し用ク ロ ッ ク · パ ル ス制御ゲー ト ^に接続し、 両ゲー ト の出力を 2 入力 ゲー ト ）を介してバイ ナ リ · カ ウ ン タ ー （42)のク ロ ッ ク . ラ イ ン に入力する こ と を特徵とする書き込み及び読み出 しク 口 ッ ク · パ ルス制御ゲー ト 装置を備えた特許請求の 範囲 1 言己载のシ ー ケ ン ス · コ ン ト ロ ー ル · シ ス テ ム 。
4. 書き込み用—タ イ ミ ン グ · ク ロ ッ ク ' パ ル ス の数に 対応する分周ク 口 ッ ク · パ ルス の出力を 1 ケ或は複数ケ 設け、 これらをセ レ ク ト ， ス ィ ツ チを介して読み出 し用 分周ク ロ ッ ク · パ ル ス制御ゲー ト ）に接読し、 又、 前記 分周ク ロ ッ ク · パ ル ス の出力の う ち 1 つを直接書き込み 用分周ク 口 ッ ク · パ ルス制御ゲ一 ト ^に接続する こ とを 特徵とする分周ク 口 ッ ク · パ ル ス制御ゲー ト 装置を備え た特許請求の範囲 3 記載の書き込み及び読み出 しク ロ ッ ク · パル ス制御ゲ一 ト 装置。 ―
5. 書き込み用タ イ ミ ン グ ' ク ロ ッ ク ' パ ル ス の数を 1 0 0 と し、 それに対応 して分周ク ロ ッ ク · パ ル ス の出 力を 1 0 0 0 H z、 1 Q D H z、 5 / 5 H z と し各分周ク ロ ッ ク · パ ル ス の出力をセ レ ク ト · ス ィ ツ チ （11)を介して読み 出 し用分周ク 口 ッ ク · パ ルス制御ゲ一 ト ）に接続し、' 又 1 0 0 Ό H z の出力を直接書き 込み用分周ク ロ ッ ク * パ ル ス制御ゲー ト ^に接続する こ と を特徵 とする分周ク ロ ッ ク · パ ル ス制御ゲ一 ト 装置を備えた特許請求範囲 3 記 載の謇き込み及び読み出 しク ロ ッ ク · パ ル ス 制御ゲー ト
_ Οί,'.ΡΙ
、介- \'、'-[
6. 書き込み用 タ イ ミ ング · ク ロ ッ ク · パ ルス の数を
1 Q 0 0 と し、 それに対応して.分周ク ロ ッ ク ， パ ル ス の 出力を 1 0, 0 0 0 Hz、 1 Q 0 0 Hz、 5 0/S Hz と し、 1
5 0, 0 Q 0 Hz、 1 0 D 0 Hz、 5 θ/5 Η ζ の分周出力を セ レ ク ト · ス ィ ツ チ（U)を介して読み出 し用分周ク ロ ッ ク 《 パ ル ス制御ゲ一 ト ^に接続し、 又 1 0 0 0 Η Ζ の分周出 力を直接書き込み用分周ク 口 ッ ク · パ ル ス制御ゲ一 ト ^ ' に接続する こ と を特徵とする分周ク 口 ッ ク · パ ル ス制御 0 ゲー ト 装置を備えた特許請求の範囲 3 記載の書き込み及 び読み出 しク ロ ック · パ ル ス制御ゲー ト 装置。
7. 1 ケ或は複数の B C Dア ッ プ Zダ ウ ン · カ ウ ン タ — のブ リ セ ッ ト · ラ イ ンをこれに対応する プ リ セ ッ ト · コ — ド · ス ィ ッ チ の B CDラ イ ン と、 エ ン コ ーダーに接続さ 15 れ る シ フ ト · レ ジス タ 一の B CDラ イ ン に接続する こ とを 特徵とする ゲ一 ト 装置を備えた特許請求の範囲 1 記載の シ 一 グ ン ス · コ ン ト 口 一 ノレ · シ ス テ ム 。
8. 1 ケ或は複数の B CDア ッ プノダ ウ ン · カ ウ ン タ 一 のプ リ セ ッ ト · ラ イ ンを これに対応するプ リ セ ッ ト · コ 20 — ド · ス ィ ツ チの B C Dラ イ ン と ダ イ オー ド · マ ト リ ジ ク ス に接続される シ フ ト · レ ジス タ 一 の B C Dラ イ ン に接続 する こ と を特徵とするゲ一 ト 装置を備えた特許請求の範 囲 1言 S載のシ ー ケ ン ス · コ ン ト ロ ー ル · シ ス テ ム 。
9. エ ン コ ーダ一の 1 0 進コ ー ド入力を 夫々 に ス ィ ッ
25 チ 2 、 9 と 多入力ゲー ト に接続し、 該多入力
0¾'.PI WTO , > (34) .. ... .. ゲー ト の出力を前記エ ン コ ーダ一 の B C Dラ ィ ン に接続す る シ フ ト · レ ジス タ 一の ク ロ ッ ク · ラ イ ン に 印加する こ とを特徵とするキ一 《 ス イ ツ チ.装置を備えた特許請求の 範囲 1記載のシ ー ケ ン ス · コ ン ト ロ ー ル · シ ス テ ム 。
10. ダ イ オー ド · マ ト リ ッ ク ス の 4 ビ ッ ト 2 進コー ド を シ フ ト · レ ジス タ 一の対応する B C Dラ イ ン に接続 し、
4 ビ ッ ト 2進コ ー ドを 0 、 1 、 2 、 9 の ス ィ ッ チ に 接続し、 更に各 B C Dラ イ ン に接続される共通ラ イ ンを前 記シ フ ト · レ ジス タ ーの ク ロ ッ ク · ラ イ ン 印加する こ と を特徵とするキ一 · ス ィ ッ チ装置を備えた特許請求の 範囲 1 記載のシ ー ケ ン ス · コ ン ト ロ ー ル · シ ス テ ム 。
11. 書き込み用 ス ィ ツ チ （W )を柙.す毎に
a. 読み出 し用分周ク 口 ッ ク · パ ル ス制御ゲー ト と読み出 し用ク 口 ック · パ ル ス制御ゲー ト ^と を閉ざ し、
¾. 書き込み用分周ク ロ ッ ク · パ ルス制御ゲー ト ^) と書き込み用ク ロ ッ ク · パ ル ス制御ゲー ト ^と を開き、
C . バ イ ナ リ · カ ウ ン タ 一をク リ ア し、
d. シ フ ト · レ ジ ス タ 一をク リ ア し、
e . メ モ リ ーのデー タ 一 · ァ ゥ ト · ブ ッ ト （ D 0 ·)を 閉ざす
こ とを特徴とするゲ一 ト 装置を備えた特許請求の範囲 1 記載の シ ー ケ ン ス · コ ン ト ロ ー ル · シ ス テ ム 。
12. ス タ ー ト · ス ィ ツ チ（5)を押す毎に或は 1 サ イ ク ル
GMPI
υ ο.ハ 終了毎に
a. バイ ナ リ · カ ウ ン タ ーをク リ ア し、
。 シ フ ト ， レ ジス タ ーをク リ ア し、
c B C Dア ツ ブノダ ウ ン · カ ウ ン タ ーをブ リ セ ッ ト し、
d。 ブ リ セ ッ ト · コ ー ド · ス ィ ツ チ のゲー ト を開き e. 謇き 込み用分周ク ロ ッ ク · パ ル ス制御ゲー ト ^ と書き込み用ク 口 ッ ク · ル'ス制御ゲー ト ）と を閉 ざ し、
f . 読み出 し用分周ク ロ ッ ク パ ル ス制御ゲ一 ト （ ) と読み出 し用ク 口 ッ ク · ル ス制御ゲ一 ト ）と を開 き、
• g. メ モ リ 一のデー タ 一 · ァゥ ト ブ ッ ト （ D 0 )のゲ — ト を開き 、
h. メ モ リ ー の ラ イ ンを ' 1 ' に固定する こ と を特徵とする ゲ一 ト 装置を備えた特許請求の範 囲 1 言己载のシ ー ケ ン ス · コ ン ト ロ ー ル · シ ス テ- ム 0
13. 黒丸のデー タ 一睿き込みス ィ ツ チ（3)を押す毎にァ ッ プ /ダ ウ ン ， カ ウ ン タ 一 を プ リ セ ッ ト し、 メ モ リ 一の デー タ — · イ ン プ ッ ト （ D ；[ )のゲー ト を開き、 又書き込 み用分周ク ロ ッ ク · パ ル ス制御ゲー ト 5)を開 く こ と を特 徵とする ゲ一 ト 装置を備えた特許請求の範囲 1 記载のシ —グ ン ス · コ ン ト ロ ー ノレ · シ ス テ ム 。
1 白丸のデー タ 一書き 込みス ィ ッ チ（4)を押す毎にァ (36) .. ,,. .. l ッ ブ /ダ ウ ン · カ ウ ン タ ーをブ リ セ ッ ト し、 書き 込み用 分周ク ロ ッ ク · パ ル ス制御ゲー ト ^を開 く こ とを特徵と するゲー ト 装置を備えた特許請求の範囲 1 の シ ー ケ ン ス • コ ン ト 口 一ノレ · シス テ ム 。
15. 黒丸及び白丸のデー タ 一を書き込み終る毎に メ モ リ ーのデー タ 一 * ィ ン ブ ッ ト （ D I )のゲー ト を閉ざ し、 更に書き込み用分周ク 口 ッ ク · パルス制御ゲ一 ト ^を閉 ざすこ とを特徵とする ゲー ト 装置を備えた特許請求の範 囲 1.記載のシ ー ケ ン ス · コ ン ト ロ ール · シ ス テ ム 。
16. 黒丸及び白丸のデー タ ー書き込みス ィ ツ チ（3)及び ( を押 している 間は分周 ' ク ロ ッ ク · パ ル ス発生回路 ) のゲー ト を閉ざ し、 且つ前記黒丸、 白丸のス ィ ッ チを柙 す手を'離す と前記分周ク 口 ッ ク ， パ ル ス発生回路（70)のゲ ー ト を開 く こ と を特徵とする ゲー ト 装置を備えた特許請 求の範囲 1 記载のシ 一.ケ ンス · コ ン ト ロ ー ル シス テ ム 。
17. 1 サイ ク ル終了毎に、 又異状を検出する毎に更に 停電を検出する毎に 5 人力 NAND ゲ一 ト ^を介して分周 ク ロ ッ ク · パ ル ス制御ゲー ト ^及び ）を閉ざすこ と を特 徵 とする ゲー ト 装置を備えた特許請求の範囲 1 記載のシ — ケ ンス ， コ ン ト ロ ー ノレ ， シ ス テ ム 。
18. 書き込み用ク 口 ッ ク · パ ル ス制御ゲー ト の出力 と 2入力 NORゲ一 ト （3.9)の出力を 2 人力 NAND ゲ一 ト（11 介してデ ィ ケー ト · カ ウ ン タ 一 のク ロ ッ ク · ラ イ ン に入 力する こ と を特徵 とする カ ウ ン ト 表示ゲ一 ト 装置を備え こ特許請求の範囲 1 記載のシー ケ ン ス · コ ン ト 口 -_ y ·
ΟΛ';ΡΙ (37) ,,. .. シ ス テ ム 。
19. 停電検出回路の出力をフ リ ッ プ * フ 口 ッ プ (in及び
(Π2)0 リ セ ッ ト （ ϋ )人力に接続 し、 又 1 サ イ ク ル終了信号 を フ リ ッ ブ · フ ロ ッ ブ (m)の セ ッ ト （ S )入力に、 ワ ン シ ョ ッ ト · パ ル ス発生回路 (37)の.出力を 2'人力 NORゲ一 ト を介 してフ リ ツ ブ · フ ロ ッ ブ (112)の セ ッ ト （ S )入力に接続 して なる遇発的におこる停電対策ゲ'一 ト 装置を備えた特許請 求の範囲 1記載のシ ー ケ ン ス · コ ン ト ロ ー ル · シ ス テ ム 20. 工程選択ス ィ ツ チ装置の各出力と、 書き込み用ク
10 口 ッ ク · パ ル ス に同期する遅延パ ル ス回路 ^の出力 とを 夫々 2 入力ゲー ト（a)に接続 し、 それ らの出力を各メ モ リ 一 の チ ッ プ · ィ ネ 一 ブル に接続してな る メ モ リ ー装 置を備えた特許請求の範囲 1記載の シ ー ケ ン ス · コ ン ト 口 一 ル · シ ス テ ム 0
•15 21. その 出力で B c Dバイ ナ リ · カ ウ ン ター (42)をク リ ア する 2入力 NAND ゲ一 ト （41)の入力を更に遅延回路 (1()、 ヮ ン シ ョ ッ ト · パ ル ス発生回路 (107)を介して前記 B CDバイ ナ リ · カ ウ ン タ 一の ク ロ ッ ク 入力 に フ ィ ー ド · バ ッ ク して 前記バイ ナ リ · カ ウ ン タ ー のゼ ロ · カ ウ ン ト を消去する
20 ゲー ト 装置を備えた特許請求の範囲 1記載のシ ー ケ ン ス • コ ン ト 口 一 ノレ · シ ス テ ム 0 ― '··———··
22. 甞き込み用ス ィ ツ チ W)を押す毎にプ リ セ ッ タ ブ ル · ア ツ ブ ， カ ウ ン タ 一 の リ セ ッ ト R を介して カ ウ ン ト を 0 にク リ ア し、 ス タ ー ト ' ス ィ ッ チ（5)を押す毎に或は
25 1 サ イ ク ル終了毎に前記ブ リ セ ッ ダ ブル · ア ツ ブ · カ ウ ひ
Οί ΡΙ ン タ 一 の ブ リ セ ッ ト · ィ ネ ー ブ ルを介して 1 をプ リ セ ッ ト する ゲ一 ト 装置を備えた特許請求の範囲 1 記載のシ ー ケ ン ス · コ ン ト 口 一 ノレ · シ ス テ ム 。
23. 複数工程の並列出力 メ モ リ 一に於て プ リ セ ッ タ ブ ル · ア ッ プ · カ ウ ン タ ーを内蔵し、 且つ ' 1 ケ或は複数の 1 サ イ ク ル終了信号端子を設けたメ モ リ ー装置を備えた 特許請求の範囲 1 記载の シ ー ケ ン ス · コ ン ト ロ ー ル ， シ ス-テ ム 0
f UREAひ、
GMP1 約 書
本発明のシ ー ケ ン ス · コ ン ト ロ ー ノレ · シ ス テ ムはタ ィ ム · チ ャ ー ト のデー タ 一を " 1 " のデー タ 一 （ 以下黒丸 と称す ） と n Q " のデー タ 一 ( 以下白丸と称す ） に分け 黒丸い く つ白丸い く つと キ一 · ス ィ ツチを押すだけで誰 でも 1 ό 行程並列出力のデー タ一 （ これを一応の基準と する ） を 2 〜 5 分間で内蔵される メ モ リ ーにプ ロ グ ラ ム する こ とが出来、 又ブロ グ ラ ム の変更は 1 行程 1 Q 秒前 後で行 う こ とが出来る。 デ — タ ーの 出力はサ イ ル · タ ィ ム を プ リ セ ッ ト し、 ス タ — ト · ス ィ ツ チを柙すだけで よい。
本発明の シ ー ケ ン ス · コ ン ト 口 一 ノレ · シ ス テ ムは軽 く 掌に乗るほ どコ ン パク ト で、 従って安価であ ]? 、 零細 企業か ら大企業に直る広範囲な分野のあ らゆる装置の 自 動化、 省力化に貢献でき る
PCT/JP1978/000001 1978-10-02 1978-10-02 Sequence control system WO1980000756A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
GB8033949A GB2056121B (en) 1978-10-02 1978-10-02 Sequence control system
EP78900237A EP0020764B1 (en) 1978-10-02 1978-10-02 Sequence control system
JP79500064A JPS6223883B1 (ja) 1978-10-02 1978-10-02
PCT/JP1978/000001 WO1980000756A1 (en) 1978-10-02 1978-10-02 Sequence control system
DE19782857623 DE2857623C2 (de) 1978-10-02 1978-10-02 Zeitfolgesteueranordnung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOJP78/00001 1978-10-02
PCT/JP1978/000001 WO1980000756A1 (en) 1978-10-02 1978-10-02 Sequence control system

Publications (1)

Publication Number Publication Date
WO1980000756A1 true WO1980000756A1 (en) 1980-04-17

Family

ID=13649512

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1978/000001 WO1980000756A1 (en) 1978-10-02 1978-10-02 Sequence control system

Country Status (5)

Country Link
EP (1) EP0020764B1 (ja)
JP (1) JPS6223883B1 (ja)
DE (1) DE2857623C2 (ja)
GB (1) GB2056121B (ja)
WO (1) WO1980000756A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0060982A1 (de) * 1981-03-23 1982-09-29 Contraves Ag Eingabevorrichtung zur Programmierung von Automaten
US4456967A (en) * 1980-07-26 1984-06-26 Yoshikazu Kuze Write-only sequence controller

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62148588U (ja) * 1986-03-12 1987-09-19
AU583988B2 (en) * 1986-06-02 1989-05-11 Yoshikazu Kuze Read-only sequence control system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4956090A (ja) * 1972-09-28 1974-05-30
JPS4982395A (ja) * 1972-12-09 1974-08-08
JPS49128651A (ja) * 1973-04-07 1974-12-10
JPS5066111A (ja) * 1973-10-12 1975-06-04
JPS51135458A (en) * 1975-05-20 1976-11-24 Sadayuki Kato Electronic timer with time setting keys
JPS51146687A (en) * 1975-06-11 1976-12-16 Hitachi Ltd Timing device
JPS5241780A (en) * 1975-09-29 1977-03-31 Hitachi Ltd Anti-current-failure circuit of program cotrol system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE912123C (de) * 1951-09-30 1954-05-24 Ad Schulthess & Co A G Maschf Programmsteuerung fuer Waschmaschinen
FR2070850B1 (ja) * 1969-12-13 1974-02-15 Tokyo Shibaura Electric Co
NL7216024A (ja) * 1971-11-29 1973-06-01
DE2333116C3 (de) * 1973-06-29 1985-04-25 Blaupunkt-Werke Gmbh, 3200 Hildesheim Elektronische Programmzeitung
DE2411631A1 (de) * 1974-03-12 1975-09-25 Licentia Gmbh Programmgesteuertes haushaltsgeraet wie waschmaschine und geschirrspueler
GB1577959A (en) * 1976-06-28 1980-10-29 Valcor Eng Corp Process control apparatus
FR2400229A1 (fr) * 1977-08-08 1979-03-09 Kuze Yoshikazu Appareil de commande de sequence

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4956090A (ja) * 1972-09-28 1974-05-30
JPS4982395A (ja) * 1972-12-09 1974-08-08
JPS49128651A (ja) * 1973-04-07 1974-12-10
JPS5066111A (ja) * 1973-10-12 1975-06-04
JPS51135458A (en) * 1975-05-20 1976-11-24 Sadayuki Kato Electronic timer with time setting keys
JPS51146687A (en) * 1975-06-11 1976-12-16 Hitachi Ltd Timing device
JPS5241780A (en) * 1975-09-29 1977-03-31 Hitachi Ltd Anti-current-failure circuit of program cotrol system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Machine Design Vol. 48 No. 27 (1976-11) (Microprocessor synchronizes complicated machine functions)P38. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4456967A (en) * 1980-07-26 1984-06-26 Yoshikazu Kuze Write-only sequence controller
EP0060982A1 (de) * 1981-03-23 1982-09-29 Contraves Ag Eingabevorrichtung zur Programmierung von Automaten

Also Published As

Publication number Publication date
EP0020764B1 (en) 1987-06-24
GB2056121B (en) 1983-03-30
DE2857623C2 (de) 1988-03-24
EP0020764A1 (en) 1981-01-07
DE2857623T1 (ja) 1981-03-12
EP0020764A4 (en) 1981-05-15
GB2056121A (en) 1981-03-11
JPS6223883B1 (ja) 1987-05-26

Similar Documents

Publication Publication Date Title
US4064560A (en) Master keyboard terminal with auxiliary keyboard terminal capability
WO1980000756A1 (en) Sequence control system
US3812489A (en) Display device for use in a desk top calculator
US4424576A (en) Maintenance panel for communicating with an automated maintenance system
US4419761A (en) Sequence control system
US4887251A (en) World timepiece
US3644891A (en) Field point addressing system and method
GB2051427A (en) Timekeeping arrangements for supplying timekeeping signals to associated apparatus
US3760374A (en) Process control system
CA1195777A (en) Write-only sequence controller
CA1120160A (en) Sequence control system
JPS59195755A (ja) 小型電子機器
US3495221A (en) Data detector
US3864560A (en) Deviation value generator
JPS61153704A (ja) 数値制御装置の操作装置
JPS60239803A (ja) 分散形制御システム
US3296610A (en) System for converting binary numbers into decimal numbers
JPS6110231Y2 (ja)
SU862137A1 (ru) Устройство дл ввода информации
JPS61292722A (ja) デジタルスイツチ
JPS5913026B2 (ja) 複写枚数設定装置
JPH0113158B2 (ja)
SU1387044A1 (ru) Устройство дл контрол блоков посто нной пам ти
SU1056488A1 (ru) Резервированное устройство с перестраиваемой структурой
Palmer 8-channel scanner multiplexes data for strip-chart recorder

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): CH DE GB JP SU US

AL Designated countries for regional patents

Designated state(s): FR

AN Elected states

Free format text: DE GB JP SU

RET De translation (de og part 6b)

Ref country code: DE

Ref document number: 2857623

Date of ref document: 19810312

Format of ref document f/p: P