UA31505U - Multi-channel scaling device - Google Patents
Multi-channel scaling device Download PDFInfo
- Publication number
- UA31505U UA31505U UAU200714131U UAU200714131U UA31505U UA 31505 U UA31505 U UA 31505U UA U200714131 U UAU200714131 U UA U200714131U UA U200714131 U UAU200714131 U UA U200714131U UA 31505 U UA31505 U UA 31505U
- Authority
- UA
- Ukraine
- Prior art keywords
- input
- outputs
- inputs
- group
- output
- Prior art date
Links
- 230000001364 causal effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
Опис винаходуDescription of the invention
Корисна модель належить до імпульсної техніки їі може бути використана у пристроях обробки дискретної 2 інформації, у вимірювальній техніці, в синхронізаторах.The useful model belongs to pulse technology and can be used in devices for processing discrete 2 information, in measuring equipment, in synchronizers.
Відома схема поділення частоти зі змінним коефіцієнтом поділення, яка містить лічильник, схеми рівнозначності, схему І, запам'ятовуючий пристрій, пульт керування, генератор |заявка Японії Мо51-37862 від 18.10.1976р., кл. НОЗК21/36, національна класифікація - 98(5) С.321.A known frequency division circuit with a variable division ratio, which contains a counter, equivalence circuits, circuit I, a memory device, a control panel, a generator | Japanese application Mo51-37862 dated 18.10.1976, cl. NOZK21/36, national classification - 98(5) P.321.
Недоліком такого пристрою є обмежені функціональні можливості через наявність лише одного виходу. 70 Відомий багатоканальний таймер, який містить дискретну лінію затримки, запам'ятовуючий пристрій, лічильник керування, М-3 логічних елементів 1, Мтригерів, логічний елемент АБО |патент України на винахідThe disadvantage of such a device is limited functionality due to the presence of only one output. 70 Known multi-channel timer, which contains a discrete delay line, a memory device, a control counter, M-3 logical elements 1, Mtriggers, a logical element OR | patent of Ukraine for an invention
Мо39381А.Mo39381A.
Недоліком даного пристрою є обмежені функціональні можливості через необхідність мати імпульс запуску на вході для формування вихідних сигналів, а також необхідність великої кількості ліній зв'язку для передачі 75 частини вихідних сигналів на відстань.The disadvantage of this device is limited functionality due to the need to have a trigger pulse at the input to form the output signals, as well as the need for a large number of communication lines to transmit 75 part of the output signals over a distance.
Найбільш близьким за технічною сутністю до корисної моделі, що містить лічильник імпульсів, лічильний вхід якій підключений до вхідної шини, елементи збігу, перші входи яких з'єднані з виходами програмного блока, а виходи - із входами керування лічильних імпульсів, розподільник імпульсів, вхід якого підключений до виходу лічильника імпульсів та других входів елементів збігу, перша група виходів -до керуючих входів програмного блока, а друга група виходів - до вихідних шин (патент України на винахід Мо583814АЇ.The closest in technical essence to a useful model containing a pulse counter, the counting input of which is connected to the input bus, matching elements, the first inputs of which are connected to the outputs of the program block, and the outputs are connected to the control inputs of the counting pulses, a pulse distributor, the input of which connected to the output of the pulse counter and the second inputs of the matching elements, the first group of outputs - to the control inputs of the software block, and the second group of outputs - to the output buses (patent of Ukraine for the invention Mo583814АЙ.
Недоліком відомого пристрою є обмежені функціональні можливості, які не забезпечують необхідну кількість виходів на відстані при обмеженій кількості ліній зв'язку.The disadvantage of the known device is limited functionality, which does not provide the required number of outputs at a distance with a limited number of communication lines.
В основу корисної моделі поставлено задачу створення пристрою з розширеними функціональними можливостями шляхом зменшення необхідної кількості ліній зв'язку. 29 Поставлена задача вирішується тим, що у пристрій, який містить подільник частоти, лічильний вхід якого 2 підключений до входу тактових імпульсів, а входи керування - до входу шини керування і перший запам'ятовуючий пристрій, перша група входів якого підключена до виходів подільника частоти, друга група входів - до входу шини керування, а виходи -до першої групи виходів, додатково введено перетворювач паралельного коду у послідовний, входи відліку часу якого підключені до виходів подільника частоти, а входи юю інформації до входу шини керування, лінія зв'язку, перший вхід якої підключений до входу тактових імпульсів, о а другий - до виходу перетворювача паралельного коду у послідовний, таймер, лічильний вхід якого підключений до виходу тактових імпульсів лінії зв'язку, а вхід запуску - до виходу послідовного коду лінії зв'язку, що, перетворювач послідовного коду у паралельний, вхід інформації якого підключений до виходу послідовного коду «- лінії зв'язку, а входи відліку часу - до виходів таймера, другий запам'ятовуючий пристрій, перша група входів якого підключена до виходів таймера, друга група входів - до виходів перетворювача послідовного коду у со паралельний, а виходи - до другої групи виходів.The useful model is based on the task of creating a device with enhanced functionality by reducing the required number of communication lines. 29 The problem is solved by the fact that the device, which contains a frequency divider, the counting input of which 2 is connected to the input of clock pulses, and the control inputs - to the input of the control bus and the first memory device, the first group of inputs of which is connected to the outputs of the frequency divider, the second group of inputs is to the input of the control bus, and the outputs are to the first group of outputs, a parallel-to-serial converter is additionally introduced, the inputs of which are connected to the outputs of the frequency divider, and the input information is to the input of the control bus, a communication line, the first the input of which is connected to the input of the clock pulses, and the second - to the output of the parallel code to serial converter, the timer, the counter input of which is connected to the output of the clock pulses of the communication line, and the start input - to the output of the serial code of the communication line, which, serial code to parallel converter, the information input of which is connected to the output of the serial code "- the communication line, and the inputs of the time reference - to the timer moves, the second memory device, the first group of inputs of which is connected to the timer outputs, the second group of inputs - to the outputs of the serial code converter in so parallel, and the outputs - to the second group of outputs.
Причинно-наслідковий зв'язок між сукупністю ознак винаходу і технічним результатом полягає у такому.The causal relationship between the set of features of the invention and the technical result is as follows.
Додаткове введення перетворювача паралельного коду у послідовний, таймера, перетворювача послідовного « коду у паралельний, другого запам'ятовуючого пристрою, лінії зв'язку для передачі тактових імпульсів і 70 послідовного коду надає можливість розширити функціональні можливості багатоканального перерахункового о, с пристрою, а саме: отримати необхідну кількість виходів на відстані при обмеженій кількості ліній зв'язку. з» На малюнку подана структурна схема пристрою, що пропонується.Additional input of a parallel-to-serial converter, a timer, a serial-to-parallel converter, a second storage device, a communication line for transmitting clock pulses and 70 serial codes provides an opportunity to expand the functionality of a multi-channel counting device, namely: get the required number of outputs at a distance with a limited number of communication lines. with" The figure shows the structural diagram of the proposed device.
Багатоканальний перерахунковий пристрій містить подільник частоти 1, перший запам'ятовуючий пристрій 2, перетворювач паралельного коду у послідовний 3, лінію зв'язку 4, таймер 5, перетворювач послідовного коду у паралельний 6, другий запам'ятовуючий пристрій 7. се Лічильний вхід подільника частоти 1 підключений до входу тактових імпульсів, входи керування - до входу - шини керування, а виходи - до входів відліку часу перетворювача паралельного коду у послідовний З і до першої групи входів запам'ятовуючого пристрою 2, друга група входів якого підключена до входу шини керування, а о виходи - до першої групи виходів. Входи інформації перетворювача паралельного коду у послідовний З о 20 підключені до входу шини керування, а вихід - до другого входу лінії зв'язку 4, перший вхід якої підключений до входу тактових імпульсів. Вихід тактових імпульсів лінії зв'язку підключений до лічильного входу таймера «сл 5, а вихід послідовного коду - до входу запуска таймера 5 та інформаційного входу перетворювача 6 послідовного коду у паралельний.The multi-channel counting device contains a frequency divider 1, the first storage device 2, a parallel-to-serial converter 3, a communication line 4, a timer 5, a serial-to-parallel converter 6, a second storage device 7. se Counting input of the frequency divider 1 is connected to the input of clock pulses, the control inputs are to the control bus input, and the outputs are to the timing inputs of the parallel-to-serial code converter and to the first group of inputs of the memory device 2, the second group of inputs of which is connected to the control bus input, and about exits - to the first group of exits. The information inputs of the parallel-to-serial code converter 20 are connected to the input of the control bus, and the output is to the second input of the communication line 4, the first input of which is connected to the input of the clock pulses. The output of the clock pulses of the communication line is connected to the counting input of the timer "sl 5, and the output of the serial code - to the input of the start of the timer 5 and the information input of the converter 6 of the serial code to parallel.
Виходи таймера 5 підключені до входів відліку часу перетворювача 6 послідовного коду у паралельний і до 29 першої групи входів другого запам'ятовуючого пристрою 7. с Друга група входів другого запам'ятовуючого пристрою 7 підключена до виходів перетворювача 6 послідовного коду у паралельний, а виходи - до другої групи виходів.The outputs of the timer 5 are connected to the time counting inputs of the serial-to-parallel code converter 6 and to 29 of the first group of inputs of the second storage device 7. The second group of inputs of the second storage device 7 is connected to the outputs of the serial-to-parallel code converter 6, and the outputs are to the second group of exits.
У вихідному стані на вхід тактових імпульсів пристрою надходять тактові імпульси, а на вхід шини керування - паралельний код, що визначає коефіцієнт поділення подільника частоти 1, фазу та тривалість 60 імпульсів, що надходять на першу та другу групу виходів.In the initial state, clock pulses are received at the input of the clock pulses of the device, and at the input of the control bus - a parallel code that determines the division coefficient of the frequency divider 1, the phase and duration of 60 pulses received at the first and second group of outputs.
Пристрій, що заявляється, працює таким чином.The claimed device works as follows.
Подільник частоти 1 спрацьовує при надходженні кожного тактового імпульсу. При цьому на його виходах змінюється код проміжку часу, що пройшов від початку роботи.Frequency divider 1 is activated at the arrival of each clock pulse. At the same time, the code of the time interval that has passed since the start of work changes on its outputs.
Коли код проміжку часу досягає кінцевого значення, здійснюється перехід подільника частоти 1 у вихідний 62 стан. При цьому код проміжку часу приймає початкове значення, наприклад, нульове.When the time interval code reaches the final value, the frequency divider 1 transitions to the output 62 state. At the same time, the time interval code takes an initial value, for example, zero.
У вихідний стан (наприклад, код на виході подільника приймає нульове значення). Кінцеве значення коду проміжку часу визначається кодом, що надходить на входи керування подільника частоти 1. Цикл роботи подільника частоти повторюється знову.In the initial state (for example, the code at the output of the divider takes a zero value). The final value of the time slot code is determined by the code applied to the frequency divider control inputs 1. The frequency divider cycle is repeated again.
Під час циклу роботи подільника частоти 1 запам'ятовуючий пристрій 1 формує на виходах імпульси при заданих комбінаціях коду проміжку часу і коду керування на своїх входах.During the operation cycle of the frequency divider 1, the storage device 1 forms pulses at the outputs at given combinations of the time interval code and the control code at its inputs.
Перетворювач З паралельного коду у послідовний починає роботу після того, як код проміжку часу, що надходить на його вхід відліку часу приймає початкове значення. При цьому формується послідовний код, що складається зі стартового та інформаційних бітів. Стартовий біт позначає початок коду. 70 Склад інформаційних бітів відповідає складу паралельного коду, що надходить на інформаційні входи перетворювача З паралельного коду у послідовний.The parallel-to-serial converter starts working after the time interval code received at its timing input takes the initial value. At the same time, a sequential code consisting of start and information bits is formed. The start bit marks the beginning of the code. 70 The composition of the information bits corresponds to the composition of the parallel code received at the information inputs of the converter From parallel code to serial.
За допомогою лінії зв'язку 4 тактові імпульси і послідовний код передаються на відстань по двом каналам.With the help of a communication line, 4 clock pulses and a serial code are transmitted over a distance on two channels.
У якості лінії зв'язку можуть використовуватися, наприклад, рухомі електричні контакти між платформою, що обертається, та нерухомою платформою.For example, moving electrical contacts between a rotating platform and a stationary platform can be used as a communication line.
Послідовний код і тактові імпульси з виходів лінії зв'язку надходять на входи таймера 5. Таймер 5 починає роботу, коли на його вхід запуска надходить стартовий біт у складі послідовного коду. При цьому код проміжку часу на виходах таймера 5 приймає початкове значення.Serial code and clock pulses from the outputs of the communication line are sent to the inputs of timer 5. Timer 5 starts working when a start bit in the serial code is received at its start input. At the same time, the time interval code at the outputs of timer 5 takes the initial value.
Таймер 5 спрацьовує від кожного тактового імпульсу, що надходить на його лічильний вхід. При цьому змінюється код проміжку часу, що пройшов з моменту запуска таймера 5. Коли код проміжку часу досягає го заданого значення, таймер зупиняється. Цикл роботи таймера 5 розпочинається знову, коли надходить наступний послідовний код.Timer 5 is triggered by each clock pulse received at its counter input. At the same time, the time interval code that has passed since the start of timer 5 changes. When the time interval code reaches the specified value, the timer stops. The timer 5 cycle starts again when the next sequence code is received.
Перетворювач 6 послідовного коду у паралельний починає роботу після запуска таймера 5. Робота триває час, який дорівнює тривалості послідовного коду. Після цього на виходах перетворювача 6 послідовного коду у паралельний фіксується значення паралельного коду, що відповідає складу послідовного коду. Це значення не ов Змінюється до кінця циклу роботи таймера 5.The serial code to parallel converter 6 starts working after starting the timer 5. The work lasts for a time equal to the duration of the serial code. After that, the value of the parallel code corresponding to the composition of the serial code is fixed at the outputs of the serial code to parallel converter 6. This value does not change until the end of the timer 5 cycle.
Другий запам'ятовуючий пристрій 7 формує на виходах імпульси при заданих комбінаціях коду проміжку часу, - що надходить від таймера 5 і коду керування, що надходить від перетворювача б послідовного коду у паралельний.The second storage device 7 forms pulses at the outputs at given combinations of the time interval code - coming from the timer 5 and the control code coming from the serial-to-parallel code converter b.
Новий робочий цикл починається коли подільник частоти 1 перейде у вихідний стан. Тривалість і фаза ю зо імпульсів на виходах пристрою буде визначатися сигналами, що установляться на вході шипи керування у цей момент. о ів)A new operating cycle begins when frequency divider 1 goes to the initial state. The duration and phase of the pulses at the outputs of the device will be determined by the signals that will be established at the input of the control spike at that moment. o iv)
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
UAU200714131U UA31505U (en) | 2007-12-17 | 2007-12-17 | Multi-channel scaling device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
UAU200714131U UA31505U (en) | 2007-12-17 | 2007-12-17 | Multi-channel scaling device |
Publications (1)
Publication Number | Publication Date |
---|---|
UA31505U true UA31505U (en) | 2008-04-10 |
Family
ID=39819548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
UAU200714131U UA31505U (en) | 2007-12-17 | 2007-12-17 | Multi-channel scaling device |
Country Status (1)
Country | Link |
---|---|
UA (1) | UA31505U (en) |
-
2007
- 2007-12-17 UA UAU200714131U patent/UA31505U/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115428406A (en) | Synchronous pulse width modulation control | |
RU2328819C2 (en) | Delayed pulses generator | |
UA31505U (en) | Multi-channel scaling device | |
RU2344498C1 (en) | Shift register | |
RU2396591C1 (en) | Device for majority selection of signals | |
CN101385298A (en) | Data communication method, data transmission and reception device and system | |
RU2419200C1 (en) | Pulse counter | |
SU548937A1 (en) | Starting stop device | |
SU1499438A2 (en) | Device for shaping coded sequences | |
SU1387182A1 (en) | Programmed multichannel timer | |
SU1462493A1 (en) | Device for monitoring signal sequence | |
RU2273951C1 (en) | Reverse pulse counter | |
SU1725370A2 (en) | Controlled delay line | |
SU1614107A1 (en) | Pulse shaper | |
SU1554115A1 (en) | Device for shaping code sequences | |
SU394942A1 (en) | COUNTER PULS1 •) | |
SU894862A1 (en) | Multiphase signal shaper | |
SU1368957A1 (en) | Device for shaping pulse sequences | |
SU1695511A1 (en) | Converter of serial bipolar code in parallel unipolar code | |
SU766042A1 (en) | Device for interrogation of information sensors | |
SU813429A1 (en) | Device for control of digital integrating structure | |
SU1085005A2 (en) | Cyclic synchronization device | |
SU860296A1 (en) | Device for forming pulse sequences | |
SU1185582A1 (en) | Pseudorandom number generator | |
SU790220A1 (en) | Pulse delay device |