UA140865U

UA140865U - FAILURE-RESISTANT ADDITION OF SURPLUSES OF NUMBERS PRESENTED IN THE SYSTEM OF RESIDUAL CLASSES

Info

Publication number: UA140865U
Application number: UAU201909258U
Authority: UA
Inventors: Віктор Анатолійович Краснобаєв; Олександр Андрійович Замула; Аліна Сергіївна Янко
Original assignee: Харківський Національний Університет Імені В.Н. Каразіна; Харьковский Национальный Университет Имени В.Н. Каразина
Priority date: 2019-08-13
Filing date: 2019-08-13
Publication date: 2020-03-10

Abstract

Відмовостійкий суматор лишків чисел, що представлені у системі залишкових класів, що містить дешифратор, групу елементів I, перший і другий елементи I, генератор імпульсів, лічильник, регістр кільцевого зсуву (РКЗ), схему порівняння, вентильний елемент, при цьому виходи розрядів РКЗ підключено до перших входів відповідних елементів I групи, перша керуюча шина пристрою підключена до входу генератора імпульсів, вихід якого підключено до входу лічильника та одночасно підключено до першого (інформаційного) входу вентильного елемента, вихід якого підключено до перших входів першого та другого елементів І, виходи яких підключені відповідно до першого та другого керуючих входів РКЗ, вихід лічильника імпульсів підключено до першого входу схеми порівняння, до других входів першого та другого елементів І підключені відповідно друга та третя керуючі шини пристрою, а вихід схеми порівняння підключено до другого (забороненого) входу вентильного елемента, а також підключено до других входів елементів І групи, згідно з корисною моделлю, в пристрій введено перший і другий вхідні регістри, вихідний регістр і шифратор, при цьому перший і другий інформаційні входи пристрою підключено до входів відповідно першого та другого вхідних регістрів, вихід першого вхідного регістра підключено до входу дешифратора, виходи якого підключено до відповідних входів окремих розрядів РКЗ, вихід другого вхідного регістра підключено до другого входу схеми порівняння, виходи елементів І групи підключено до входів шифратора, вихід якого підключено до входу вихідного регістра, вихід якого є виходом пристрою.Fault-tolerant adder of excess numbers represented in the system of residual classes, containing a decoder, a group of elements I, the first and second elements I, a pulse generator, a counter, a ring shift register (RKZ), a comparison circuit, a valve element, with RKZ bit outputs connected to the first inputs of the corresponding elements of group I, the first control bus of the device is connected to the input of the pulse generator, the output of which is connected to the input of the counter and simultaneously connected to the first (information) input of the valve element. connected according to the first and second control inputs of the RCC, the output of the pulse counter is connected to the first input of the comparison circuit, to the second inputs of the first and second elements and connected respectively to the second and third control buses of the device, and the output of the comparison circuit is connected to the second (forbidden) as well as connected to the second element inputs in group I, according to the utility model, the device is introduced first and second input registers, output register and encoder, while the first and second information inputs of the device are connected to the inputs of the first and second input registers, the output of the first input register is connected to the decoder input, the outputs of which are connected to the corresponding inputs of individual bits of the RCC, the output of the second input register is connected to the second input of the comparison circuit, the outputs of the elements of group I are connected to the inputs of the encoder, the output of which is connected to