UA132145U - DIFFERENT-MODULAR SQUARE - Google Patents

DIFFERENT-MODULAR SQUARE

Info

Publication number
UA132145U
UA132145U UAU201809550U UAU201809550U UA132145U UA 132145 U UA132145 U UA 132145U UA U201809550 U UAU201809550 U UA U201809550U UA U201809550 U UAU201809550 U UA U201809550U UA 132145 U UA132145 U UA 132145U
Authority
UA
Ukraine
Prior art keywords
outputs
modular
input
randomization
input bus
Prior art date
Application number
UAU201809550U
Other languages
Ukrainian (uk)
Inventor
Андрій Іванович Сидор
Ярослав Миколайович Николайчук
Наталія Ярославівна Возна
Original Assignee
Андрій Іванович Сидор
Ярослав Миколайович Николайчук
Наталія Ярославівна Возна
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Андрій Іванович Сидор, Ярослав Миколайович Николайчук, Наталія Ярославівна Возна filed Critical Андрій Іванович Сидор
Priority to UAU201809550U priority Critical patent/UA132145U/en
Publication of UA132145U publication Critical patent/UA132145U/en

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Різницево-модульний квадратор містить першу вхідну шину, логічні модулі рандомізації та вихідну шину, яка з'єднана з виходами логічних модулів рандомізації, крім того, перша вхідна шина додатково з'єднана з першими входами першого та другого додатково введених модульних регістрів пам'яті, додатково введена друга вхідна шина з'єднана з другим входом першого модульного регістра пам'яті, третя додатково введена вхідна шина з'єднана з другим входом другого модульного регістра пам'яті, виходи другого модульного регістра пам'яті з'єднані з відповідними першими входами відповідних додатково введених різницево-модульних матриць, другі входи яких додатково з'єднані з відповідними виходами першого модульного регістра пам'яті, а виходи різницевих матриць додатково з'єднані з входами відповідних логічних модулів рандомізації.The difference-modular square includes a first input bus, logical randomization modules, and an output bus that is connected to the outputs of the logical randomization modules, in addition, the first input bus is further connected to the first inputs of the first and second additionally entered modular memory registers, additionally introduced a second input bus connected to the second input of the first modular memory register, a third optional input bus connected to the second input of the second modular memory register, the outputs of the second modular memory register connected to from ovidnymy first introduced additional inputs corresponding difference-matrix module, the second additional inputs are connected to respective outputs of the first module register memory, and outputs difference matrix additionally connected to the respective inputs of logic modules randomization.

UAU201809550U 2018-09-24 2018-09-24 DIFFERENT-MODULAR SQUARE UA132145U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
UAU201809550U UA132145U (en) 2018-09-24 2018-09-24 DIFFERENT-MODULAR SQUARE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
UAU201809550U UA132145U (en) 2018-09-24 2018-09-24 DIFFERENT-MODULAR SQUARE

Publications (1)

Publication Number Publication Date
UA132145U true UA132145U (en) 2019-02-11

Family

ID=65577133

Family Applications (1)

Application Number Title Priority Date Filing Date
UAU201809550U UA132145U (en) 2018-09-24 2018-09-24 DIFFERENT-MODULAR SQUARE

Country Status (1)

Country Link
UA (1) UA132145U (en)

Similar Documents

Publication Publication Date Title
MX2015017982A (en) Data acquisition module and method, data processing unit, driver and display device.
RU2008119742A (en) LOGIC CONVERTER
RU2020102277A (en) HIGH PERFORMANCE PROCESSORS
UA132145U (en) DIFFERENT-MODULAR SQUARE
RU2016101771A (en) MAJORITY ELEMENT "5 AND MORE OF 9"
RU2016108166A (en) LOGIC CONVERTER
RU2009121955A (en) SELF-TESTED MODULAR COMPUTER OF LOGIC FUNCTION SYSTEMS
RU2008119744A (en) LOGIC MODULE
RU2630394C2 (en) Logic module
UA140865U (en) FAILURE-RESISTANT ADDITION OF SURPLUSES OF NUMBERS PRESENTED IN THE SYSTEM OF RESIDUAL CLASSES
RU2020129345A (en) Parallel adder-subtractor based on elements of neural logic
UA132520U (en) MATRIX MULTIPLAYER
RU2007142219A (en) COMBINED G-TRIGGER WITH ZERO SPACER
RU2010149607A (en) SIGNAL GENERATOR VARIABLE BY BOOLEAN FUNCTIONS
UA140594U (en) FAILURE-RESISTANT ADDITION OF SURPLUSES OF NUMBERS PRESENTED IN THE SYSTEM OF RESIDUAL CLASSES
UA132346U (en) MULTIPLE ARRANGEMENTS DEVICE
RU2010107138A (en) DIGITAL FERROSENDER MAGNETOMETER
UA125713U (en) DEVICE FOR DETERMINATION OF SURPLUS a = A (modm) OF NATURAL NUMBER A BY A MODULAR MODULE m OF A SYSTEM OF REMAINING CLASSES
RU2637462C1 (en) Programmable logical device
RU2013132251A (en) DEVICE FOR CALCULATING ELEMENTARY FUNCTIONS
RU2014128410A (en) DIGITAL MODULATOR FOR POWER CONVERTER OF ELECTROMAGNETIC BEARING
UA128783U (en) ELECTRONIC DATA CONSTRUCTION AND STRUCTURING SYSTEM
UA108333U (en) QUADRATOR
RU2003110501A (en) COMPARISON DEVICE ON KMDP TRANSISTORS
Subathradevi et al. Survey over on-chip buses for VLSI Architecture with optimized delay for multiprocessor system design