UA140574U

UA140574U - PERIODIC SEQUENCE PULSE FORMER WITH ADJUSTED TIME PARAMETERS

Info

Publication number: UA140574U
Application number: UAU201906537U
Authority: UA
Inventors: Микола Григорович Коробков; Олена Миколаївна Коробкова; Вячеслав Сергійович Харченко
Original assignee: Національний Аерокосмічний Університет Ім. М.Є. Жуковського "Харківський Авіаційний Інститут"
Priority date: 2019-06-11
Filing date: 2019-06-11
Publication date: 2020-03-10

Abstract

Формувач періодичної послідовності імпульсів з налаштованими часовими параметрами, який містить: спільне джерело живлення (±Е); реверсивний двійковий лічильник, налаштований на режим віднімання, зі входом дозволу синхронного паралельного завантаження і входами подачі завантажуваних змінних (що забезпечують налаштування формувача на задані часові параметри вихідних імпульсів), входом дозволу режиму лічби і входом асинхронної установки у нульовий стан, виходом переповнення; інвертор; тригер зі входом асинхронної установки у нульовий стан; перший і другий елементи І; двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, загальна точка яких з'єднана з першими входами першого і другого елементів І, вихід першого елемента І з'єднаний зі входом асинхронної установки тригера у нульовий стан, другий вхід другого елемента І з'єднаний з виходом двовходового елемента АБО, перший вхід якого з'єднаний з виходом тригера, вихід другого елемента І з'єднаний зі входом асинхронної установки лічильника у нульовий стан; вхід інвертора з'єднано зі виходом переповнення лічильника, а вихід - з його входом дозволу режиму лічби, тактовий вхід лічильника утворює вхід формувача, на який надходить безперервна періодична послідовність імпульсів з виходу зовнішнього кварцового генератора. Введено: вхід асинхронної установки першого тригера в одиничний стан; другий тригер зі входами асинхронної установки у нульовий і одиничний стан; чотирирозрядний цифровий компаратор; третій і четвертий елементи І; чотиривходовий елемент АБО; другий інвертор; перша і друга кнопки, що працюють на замикання: другий, третій і четвертий резистори, перші виводи яких з'єднані з плюсом джерела живлення. Другий вивід другого резистора утворює вивід рівня логічної одиниці. Другий вивід третього резистора з'єднано зі входом асинхронної установки першого тригера в одиничний стан і першим контактом першої кнопки. Другий вивід четвертого резистора з'єднаний з другим входом першого елемента І і першим контактом другої кнопки. Другі контакти кнопок з'єднані із загальною точкою (мінусом) джерела живлення. Вхід другого інвертора з'єднано зі виходом першого (молодшого) розряду лічильника, а його вихід з'єднано з першим входом чотиривходового елемента АБО. Виходи другого, третього і четвертого розрядів лічильника з'єднані з останніми входами чотиривходового елемента АБО. Вихід чотиривходового елемента АБО з'єднано з першим входом третього елемента І, зі входом установки в одиничний стан другого тригера. Другий вхід третього елемента І з'єднано зі входом установки у нульовий стан другого тригера і виходом переповнення лічильника. Прямий вихід другого тригера з'єднано з першим входом четвертого елемента І, другий вхід якого з'єднано з виходом А>В компаратора і з другим входом першого елемента АБО, вихід четвертого елемента І утворює вихід формувача. Перша група входів компаратора з'єднана з виходами відповідних розрядів лічильника. При налаштуванні формувача на формування періодичної послідовності, тривалість імпульсів у якої дорівнює трьом періодам тактових імпульсів, період проходження дорівнює дев'яти періодів тактових імпульсів, і затримки початку формування відносно стартового імпульсу на одинадцять періодів. Перший вхід паралельної завантаження лічильника з'єднано з рівнем логічної одиниці, другий вхід з'єднаний з інверсним виходом другого тригера, третій вхід з'єднано з рівнем логічного нуля, четвертий вхід з'єднано з рівнем логічної одиниці. Перший і четвертий входи другої групи входів компаратора з'єднано з рівнем логічного нуля. Другий і третій входи другої групи входів компаратора з'єднано з рівнем логічної одиниці. Перший і третій керуючі входи компаратора з'єднано з рівнем логічного нуля, другий керуючий вхід з'єднано з рівнем логічної одиниці.Periodic pulse generator with configured time parameters, which contains: common power supply (± E); reversible binary counter set to subtraction mode, with input of synchronous parallel loading permission and inputs of loading of loaded variables (providing adjustment of the shaper to the set time parameters of output pulses), input of permission of mode of counting and input of asynchronous setting to zero output; inverter; trigger with the input of the asynchronous installation to zero; the first and second elements of I; two-input element OR; a circuit consisting of a series-connected resistor and a capacitor connected to a power supply, the common point of which is connected to the first inputs of the first and second elements And, the output of the first element And is connected to the input of the asynchronous trigger to zero, the second the input of the second element And is connected to the output of the two-input element OR, the first input of which is connected to the output of the trigger, the output of the second element And is connected to the input of the asynchronous counter zero; the input of the inverter is connected to the overflow output of the meter, and the output - to its input resolution of the count mode, the clock input of the meter forms the input of the shaper, which receives a continuous periodic sequence of pulses from the output of the external quartz oscillator. Introduced: the input of the asynchronous installation of the first trigger in the unit state; the second trigger with the inputs of the asynchronous installation to zero and one state; four-digit digital comparator; the third and fourth elements of I; four-input element OR; the second inverter; the first and second buttons working on short circuit: the second, third and fourth resistors which first conclusions are connected to a plus of a power supply. The second output of the second resistor forms the output level of the logic unit. The second output of the third resistor is connected to the input of the asynchronous installation of the first trigger in the unit state and the first contact of the first button. The second output of the fourth resistor is connected to the second input of the first element I and the first contact of the second button. The second contacts of the buttons are connected to a common point (minus) of the power supply. The input of the second inverter is connected to the output of the first (junior) digit of the meter, and its output is connected to the first input of the four-input element OR. The outputs of the second, third and fourth digits of the counter are connected to the last inputs of the four-input element OR. The output of the four-input element OR is connected to the first input of the third element I, with the input of the unit in the unit state of the second trigger. The second input of the third element And is connected to the input of the installation to the zero state of the second trigger and the output of the overflow counter. The direct output of the second trigger is connected to the first input of the fourth element I, the second input of which is connected to the output A> B of the comparator and to the second input of the first element OR, the output of the fourth element I forms the output of the shaper. The first group of inputs of the comparator is connected to the outputs of the corresponding bits of the counter. When setting the shaper to form a periodic sequence, the pulse duration of which is equal to three periods of clock pulses, the period of passage is equal to nine periods of clock pulses, and delay the start of formation relative to the starting pulse for eleven periods. The first input of the parallel load counter is connected to the level of the logical unit, the second input is connected to the inverse output of the second trigger, the third input is connected to the level of logical zero, the fourth input is connected to the level of the logical unit. The first and fourth inputs of the second group of inputs of the comparator are connected to the level of logical zero. The second and third inputs of the second group of inputs of the comparator are connected to the level of the logical unit. The first and third control inputs of the comparator are connected to the level of logic zero, the second control input is connected to the level of logic unit.

Description

з другим входом першого елемента АБО, вихід четвертого елемента І утворює вихід формувача. Перша група входів компаратора з'єднана з виходами відповідних розрядів лічильника. При налаштуванні формувача на формування періодичної послідовності, тривалість імпульсів у якої дорівнює трьом періодам тактових імпульсів, період проходження дорівнює дев'яти періодів тактових імпульсів, і затримки початку формування відносно стартового імпульсу на одинадцять періодів. Перший вхід паралельної завантаження лічильника з'єднано з рівнем логічної одиниці, другий вхід з'єднаний з інверсним виходом другого тригера, третій вхід з'єднано з рівнем логічного нуля, четвертий вхід з'єднано з рівнем логічної одиниці. Перший і четвертий входи другої групи входів компаратора з'єднано з рівнем логічного нуля. Другий і третій входи другої групи входів компаратора з'єднано з рівнем логічної одиниці. Перший і третій керуючі входи компаратора з'єднано з рівнем логічного нуля, другий керуючий вхід з'єднано з рівнем логічної одиниці.with the second input of the first OR element, the output of the fourth AND element forms the output of the shaper. The first group of comparator inputs is connected to the outputs of the corresponding digits of the counter. When setting the shaper to form a periodic sequence, the duration of pulses in which is equal to three periods of clock pulses, the period of passage is equal to nine periods of clock pulses, and the delay of the start of formation relative to the start pulse is eleven periods. The first input of the parallel loading of the counter is connected to the level of a logical unit, the second input is connected to the inverse output of the second flip-flop, the third input is connected to the level of logical zero, the fourth input is connected to the level of a logical unit. The first and fourth inputs of the second group of comparator inputs are connected to the logic zero level. The second and third inputs of the second input group of the comparator are connected to the logic unit level. The first and third control inputs of the comparator are connected to the logic zero level, the second control input is connected to the logic one level.

З 2 ще ! х зWith 2 more! x z

ОО ТЕ її щ їз ЩЕOO TE her sh iz SCHE

ШИ ШАХИ В ЗЕ НКОЗ зн шк В ЩИCHESS CHESS IN ZE NKOZ zn shk IN SCHIE

ШЕ і І ен Вон . миши ши ек щ -5 ше І -Е Ш вен ще ІShe and Yi En Won. mice shi ek sh -5 she I -E Sh ven sche I

Пес ще АЙ ванни тн щи ши ше ей ї Я СЯ |! А ес; нини ше щ ви сич и щі ї Ко ща Е і я; В Ї ше в ! з "ШЕPes still AY baths tn schi shi she ey y I SYA |! A es; Now what are you doing? In Ye she in ! from "SHE

К З ї ще г: 5: же Я що й ши шще ще щ Шен | сени ще й Ще і Б Гео ШЕ ж ШЕ !K Z i still g: 5: same I what and shi shsche still sh Shen | seni more and more and B Geo SHE well SHE!

У: кві ! зум КОЖ ши нев «і ! ще їйе | : сажі | Е "ЙIn: qui! zum KOHZ shi nev "and ! still her | : soot | E "Y

Фіг. 1Fig. 1

Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності імпульсів з налаштованою тривалістю імпульсів, періоду проходження і затримки початку формування відносно стартового імпульсу, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на його вхід з виходу зовнішнього кварцового генератора.The useful model belongs to the pulse technique and is intended for the formation of a periodic sequence of pulses with the adjusted duration of the pulses, the period of passage and the delay of the start of formation relative to the starting pulse, which are multiples of the period of a continuous periodic sequence of pulses fed to its input from the output of an external quartz generator.

Відомі формувачі, які містять задаючий кварцовий генератор, що працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних серій імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. А. С. СРСР Мо 307502. - Б. В. Мо 20, 1971; Тактовий генератор. А. С. СРСР Мо 354544. - Б. В. Мо 30, 1972).There are well-known generators that contain a set crystal oscillator operating in continuous mode, a synchronization device and an output device that ensures the formation of the necessary series of pulses, the time parameters of which are determined by the time parameters of the pulses supplied to the input (Clock generator. A.S. USSR Mo 307502. - B.V. Mo 20, 1971; Clock generator. AS USSR Mo 354544. - B.V. Mo 30, 1972).

Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налаштуванням на фіксований режим часових параметрів вихідної послідовності імпульсів.The disadvantage of known devices is limited functionality due to setting the time parameters of the output sequence of pulses to a fixed mode.

Відомі формувачі періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю (патенти України на корисну модель МоМо 62517, 62519, 62520, 62522, 62525), Недолік цих пристроїв - складність їх виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних лічильників.There are well-known generators of a periodic sequence of pulses with a programmable duration and fixed spacing (patents of Ukraine for a useful model MoMo 62517, 62519, 62520, 62522, 62525). The disadvantage of these devices is the complexity of their manufacture and, as a result, high power consumption and high cost, which are due the need to use two reversible counters.

Найбільш близьким аналогом корисної моделі за технічною суттю і досягнутим результатом є формувач періодичної послідовності імпульсів з налаштованими часовими параметрами (патент України на корисну модель Мо 61886, бюл. Мо 14, 2011), який містить: спільне джерело живлення (ЗЕ); реверсивний двійковий лічильник, налаштований на режим віднімання, зі входом дозволу синхронного паралельного завантаження і входами подачі змінних, що завантажуються (забезпечують налаштування формувача на задані часові параметри вихідних імпульсів), входом дозволу режиму лічби і входом асинхронної установки у нульовий стан, виходом переповнення; інвертор; тригер зі входом асинхронної установки у нульовий стан; перший і другий елементи І; двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, загальна точка яких з'єднана з першими входами першого і другого елементів І, вихід першого елемента І! з'єднаний зі входом асинхронної установки тригера у нульовий стан, другий вхід другого елемента з'єднаний з виходом першого елемента АБО, перший вхід якого з'єднаний з виходом тригера, вихід другого елемента І з'єднаний зі входом асинхронної установки лічильника у нульовий стан; вхід інвертора з'єднано зі виходом переповнення лічильника, а вихід - 3 його входом дозволу режиму лічби, тактовий вхід лічильника утворює вхід формувача, на який надходить безперервна періодична послідовність імпульсів з виходу зовнішнього кварцового генератора.The closest analogue of the useful model in terms of technical essence and the achieved result is the generator of a periodic sequence of pulses with adjusted time parameters (patent of Ukraine for a useful model Mo 61886, Bull. Mo 14, 2011), which contains: a common power source (PE); reversible binary counter configured for the subtraction mode, with the input of enabling synchronous parallel loading and the input of supplying variables to be loaded (provide the adjustment of the shaper to the given time parameters of the output pulses), the input of enabling the counting mode and the input of asynchronous installation in the zero state, the overflow output; inverter; trigger with the input of the asynchronous installation in the zero state; the first and second elements of I; two-input element OR; a circuit consisting of a series-connected resistor and a capacitor connected to a power source, the common point of which is connected to the first inputs of the first and second elements AND, the output of the first element AND! connected to the input of the asynchronous installation of the trigger in the zero state, the second input of the second element is connected to the output of the first OR element, the first input of which is connected to the output of the trigger, the output of the second element AND is connected to the input of the asynchronous installation of the counter in the zero state ; the inverter input is connected to the overflow output of the counter, and the output is 3 to its count mode enable input, the clock input of the counter forms the input of the shaper, which receives a continuous periodic sequence of pulses from the output of an external crystal oscillator.

Недолік відомого пристрою - обмежені функціональні можливості.The disadvantage of the known device is limited functionality.

В основу корисної моделі поставлена задача розширити функціональні можливості формувача періодичної послідовності імпульсів.The useful model is based on the task of expanding the functionality of the periodic pulse sequence generator.

Поставлена задача вирішується тим, що у формувач періодичної послідовності імпульсів з налаштованими часовими параметрами, який містить: спільне джерело живлення (хЕ); реверсивний двійковий лічильник, налаштований на режим віднімання, зі входом дозволу синхронного паралельного завантаження і входами подачі завантажуємих змінних (що забезпечують налаштування формувача на задані часові параметри вихідних імпульсів), входом дозволу режиму лічби і входом асинхронної установки у нульовий стан, виходом переповнення; інвертор; тригер зі входом асинхронної установки у нульовий стан; перший і другий елементи І; двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, загальна точка яких з'єднана з першими входами першого і другого елементів І, вихід першого елемента І з'єднаний зі входом асинхронної установки тригера у нульовий стан, другий вхід другого елемента з'єднаний з виходом двовходового елемента АБО, перший вхід якого з'єднаний з виходом тригера, вихід другого елемента І з'єднаний зі входом асинхронної установки лічильника у нульовий стан; вхід інвертора з'єднано зі виходом переповнення лічильника, а вихід - з його входом дозволу режиму лічби, тактовий вхід лічильника утворює вхід формувача, на який надходить безперервна періодична послідовність імпульсів з виходу зовнішнього кварцового генератора, згідно з корисною моделлю, введено: вхід асинхронної установки першого тригера в одиничний стан; другий тригер зі входами асинхронної установки у нульовий і одиничний стан; чотирирозрядний цифровий компаратор; третій і четвертий елементи І!; чотиривходовий елемент АБО; другий інвертор; перша і друга кнопки, що працюють на замикання: другий, третій і четвертий резистори, перші виводи яких з'єднані з плюсом джерела живлення; другий вивід другого резистора утворює вивід рівня логічної одиниці; другий вивід третього резистора бо з'єднано зі входом асинхронної установки першого тригера в одиничний стан і першим контактом першої кнопки; другий вивід четвертого резистора з'єднаний з другим входом першого елемента І і першим контактом другої кнопки; другі контакти кнопок з'єднані із загальною точкою (мінусом) джерела живлення; вхід другого інвертора з'єднано з виходом першого (молодшого) розряду лічильника, а його вихід з'єднано з першим входом чотиривходового елемента АБО; виходи другого, третього і четвертого розрядів лічильника з'єднані з останніми входами чотиривходового елемента АБО; вихід чотиривходового елементаThe task is solved by having a generator of a periodic sequence of pulses with adjusted time parameters, which contains: a common power source (xE); reversible binary counter configured for the subtraction mode, with an input for enabling synchronous parallel loading and inputs for supplying loading variables (which ensure the setting of the generator to the specified time parameters of the output pulses), an input for enabling the counting mode and an input for asynchronous setting to the zero state, an overflow output; inverter; trigger with the input of the asynchronous installation in the zero state; the first and second elements of I; two-input element OR; a chain consisting of a series-connected resistor and a capacitor connected to a power source, the common point of which is connected to the first inputs of the first and second elements AND, the output of the first element AND is connected to the input of the asynchronous installation of the trigger in the zero state, the second the input of the second element is connected to the output of the two-input OR element, the first input of which is connected to the output of the trigger, the output of the second element AND is connected to the input of the asynchronous setting of the counter in the zero state; the inverter input is connected to the overflow output of the counter and the output is connected to its count mode enable input, the clock input of the counter forms the input of the shaper, which receives a continuous periodic sequence of pulses from the output of an external crystal oscillator, according to a useful model, introduced: the input of the asynchronous unit the first trigger to a single state; the second trigger with the inputs of the asynchronous installation in the zero and one state; four-bit digital comparator; the third and fourth elements of I!; four-input element OR; second inverter; the first and second buttons that work for shorting: the second, third and fourth resistors, the first outputs of which are connected to the plus of the power source; the second output of the second resistor forms the output of the logical unit level; the second output of the third resistor is connected to the input of the asynchronous installation of the first trigger in the single state and the first contact of the first button; the second output of the fourth resistor is connected to the second input of the first element I and the first contact of the second button; the second contacts of the buttons are connected to the common point (minus) of the power source; the input of the second inverter is connected to the output of the first (junior) digit of the counter, and its output is connected to the first input of the four-input OR element; the outputs of the second, third and fourth digits of the counter are connected to the last inputs of the four-input OR element; the output of a four-input element

АБО з'єднано з першим входом третього елемента І, зі входом установки в одиничний стан другого тригера; другий вхід третього елемента І з'єднано зі входом установки у нульовий стан другого тригера і виходом переповнення лічильника; прямий вихід другого тригера з'єднано з першим входом четвертого елемента І, другий вхід якого з'єднано з виходом А»В компаратора і з другим входом першого елемента АБО, вихід четвертого елемента І утворює вихід формувача; перша група входів компаратора з'єднана з виходами відповідних розрядів лічильника; при налаштуванні формувача на формування періодичної послідовності, тривалість імпульсів у якої дорівнює трьом періодам тактових імпульсів, період проходження дорівнює дев'яти періодів тактових імпульсів, і затримки початку формування відносно стартового імпульсу на одинадцять періодів, перший вхід паралельної завантаження лічильника з'єднано з рівнем логічної одиниці, другий вхід з'єднано з інверсним виходом другого тригера; третій вхід з'єднано з рівнем логічного нуля, четвертий вхід з'єднано з рівнем логічної одиниці, перший і четвертий входи другої групи входів компаратора з'єднано з рівнем логічного нуля, другий і третій входи другої групи входів компаратора з'єднано з рівнем логічної одиниці; перший і третій керуючі входи компаратора з'єднано з рівнем логічного нуля, другий керуючий вхід з'єднано з рівнем логічної одиниці.OR connected to the first input of the third element AND, to the input of the unit in the single state of the second trigger; the second input of the third element And is connected to the input of the installation in the zero state of the second trigger and the overflow output of the counter; the direct output of the second trigger is connected to the first input of the fourth element AND, the second input of which is connected to the output A»B of the comparator and to the second input of the first OR element, the output of the fourth element AND forms the output of the shaper; the first group of comparator inputs is connected to the outputs of the corresponding counter digits; when setting the shaper to form a periodic sequence, the duration of pulses in which is equal to three periods of clock pulses, the period of passage is equal to nine periods of clock pulses, and the start of formation is delayed relative to the start pulse by eleven periods, the first input of parallel loading of the counter is connected to the logic level units, the second input is connected to the inverse output of the second flip-flop; the third input is connected to the logical zero level, the fourth input is connected to the logical one level, the first and fourth inputs of the second group of comparator inputs are connected to the logical zero level, the second and third inputs of the second group of comparator inputs are connected to the logical level units; the first and third control inputs of the comparator are connected to the logical zero level, the second control input is connected to the logical unit level.

Корисна модель пояснюється кресленнями.A useful model is explained with drawings.

На Фіг. 1 представлено схему формувача.In Fig. 1 shows the scheme of the former.

Формувач містить: реверсивний двійковий лічильник (1), який має вхід подачі тактових імпульсів С, вхід налаштування на режим підсумовування/віднімання Ш, вхід дозволу синхронного паралельного завантаження І і входи подачі даних при завантаженні бо, О:, ЮО2, Оз, вхід дозволу режиму лічби Е, вхід асинхронної установки у нульовий стан В, вихід переповнення Ра; перший (2) і другий (3) тригери зі входами асинхронної установки нуля КЕ іThe generator contains: a reversible binary counter (1), which has an input for supplying clock pulses С, an input for setting the summation/subtraction mode Ш, an input for enabling synchronous parallel loading И and inputs for supplying data when loading бо, О:, ХО2, Оз, an enable input of the counting mode E, the input of the asynchronous unit to the zero state B, the overflow output Pa; the first (2) and the second (3) triggers with the inputs of the asynchronous zero setting KE and

Зо одиниці 5; чотирирозрядний цифровий компаратор (4), який має першую групу входів Ао, Ач, Аг,From unit 5; four-bit digital comparator (4), which has the first group of inputs Ao, Ach, Ag,

Аз, другу групу входів Во, Ві, Ве, Вз; і перший, другий, третій керуючі входи І; перший (5), другий (6), третій (7) і четвертий (8) двохвходові елементи І; двовходовий елемент АБО (9); чотиривходовий елемент АБО (10); перший (11) і другий (12) інвертори; перший НІ (13), другийAz, the second group of inputs Vo, Vi, Ve, Vz; and the first, second, third control inputs I; the first (5), second (6), third (7) and fourth (8) two-input elements I; two-input element OR (9); four-input element OR (10); first (11) and second (12) inverters; the first NO (13), the second

В2 (14), третій ВЗ (15) і четвертий НА (16) резистори; кнопки еїай (17) и юр (18), що працюють на замикання; конденсатор С1 (19). Перші виводи резисторів з'єднані з плюсом джерела живлення (ЖЕ), другий вивід резистора 14 утворює вивід рівня логічної одиниці "1". Другий вивід резистора 15 з'єднано зі входом асинхронної установки тригера 2 в одиничний стан і першим контактом кнопки 5іап. Другий вивід резистора 16 з'єднано зі входом елемента 5 і першим контактом кнопки бор. Другі контакти кнопок з'єднані із загальною точкою джерела живлення (-B2 (14), third VZ (15) and fourth NA (16) resistors; buttons eiay (17) and yur (18), which work for closing; capacitor C1 (19). The first terminals of the resistors are connected to the plus of the power supply (JHE), the second terminal of the resistor 14 forms the output of the level of the logical unit "1". The second output of the resistor 15 is connected to the input of the asynchronous installation of the trigger 2 in the single state and the first contact of the button 5iap. The second output of the resistor 16 is connected to the input of the element 5 and the first contact of the bor button. The second contacts of the buttons are connected to the common point of the power source (-

Е). Вхід інвертора 12 з'єднано з виходом першого (Оо) розряду лічильника, а його вихід з'єднано з першим входом елемента 10. Виходи С: О2 Оз лічильника з'єднані з останніми входами елемента 10. Вихід елемента 10 з'єднано зі входом елемента 7 і входом 5 тригера 3. Другий вхід елемента 7 з'єднано зі входом В тригера З і виходом переповнення лічильника. Вхід Оо, паралельної завантаження лічильника з'єднано з прямим виходом (02) тригера З з першим входом елемента 8, другий вхід якого з'єднано з виходом А»В компаратора і з другим входом елемента 9, вихід елемента 8 утворює вихід формувача БЕ. Перший вхід паралельного завантаження лічильника бо з'єднано з рівнем логічної одиниці "1". Вхід О: з'єднано з інверсним виходом (9 2) тригера 3. Вхід О»2 з'єднано з рівнем логічного нуля "0". Вхід Юз з'єднано з рівнем логічної одиниці "1". Перша група входів компаратора (Ао Аї А? Аз) з'єднана з виходами відповідних розрядів (Со С; 2 С)з) лічильника. Перший Во і четвертий Вз входи другої групи входів компаратора з'єднано з рівнем логічного нуля "0" (з мінусом джерела живлення), другийIS). The input of the inverter 12 is connected to the output of the first (Oo) digit of the counter, and its output is connected to the first input of the element 10. The outputs C: O2 Oz of the counter are connected to the last inputs of the element 10. The output of the element 10 is connected to the input of element 7 and input 5 of flip-flop 3. The second input of element 7 is connected to input B of flip-flop C and the overflow output of the counter. The input O0, parallel loading of the counter is connected to the direct output (02) of the flip-flop C with the first input of the element 8, the second input of which is connected to the output A»B of the comparator and to the second input of the element 9, the output of the element 8 forms the output of the shaper BE. The first input of the parallel load counter is connected to the level of the logical unit "1". Input O: connected to the inverse output (9 2) of trigger 3. Input O»2 is connected to the logic zero level "0". Input Yuz is connected to the level of logic unit "1". The first group of comparator inputs (Ao Ai A? Az) is connected to the outputs of the corresponding digits (Co C; 2 C)z) of the counter. The first Vo and the fourth Vz inputs of the second group of comparator inputs are connected to the logical zero level "0" (with the minus of the power supply), the second

В: їі третій В» - з рівнем логічної одиниці (з другим виводом "1" резистора 14 (ВзВ2В/Во-0110).V: and the third V» - with the level of a logical unit (with the second terminal "1" of resistor 14 (VzV2V/Vo-0110).

Перший і третій керуючі входи (І) компаратора з'єднано з рівнем логічного нуля "0", другий керуючий вхід з'єднано з рівнем логічної одиниці "1".The first and third control inputs (I) of the comparator are connected to the logical zero level "0", the second control input is connected to the logical unit level "1".

Працює формувач в наступній послідовності.The former works in the following sequence.

Наявність ланцюжка, що складається із сполучених послідовно резистора 13 і конденсатора 19, підключеного до шини живлячої напруги «Е, при включенні джерела живлення протягом певного проміжку часу сталою часу ланцюга НіСі) формує рівень логічного нуля на входах елементів 5, 6, що забезпечує формування рівня логічного нуля на їх виходах, приєднаних до бо входу асинхронної установки у нульовий стан тригера З і лічильника 1. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, тригер З ї лічильник переходять у нульовий стан, формуючи рівень логічного нуля відповідно: на виході А» компаратора, на виході тригера З і на виході переповнення лічильника 1, що веде до формування рівня логічного нуля на вході ЕВ тригера 2 (забезпечуючи його нульовий стан), на виході елементів 9, 6 (на вході В лічильника) і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 19, коли напруга на ньому перевищить рівень логічного нуля.The presence of a circuit consisting of a resistor 13 connected in series and a capacitor 19 connected to the supply voltage bus "E, when the power source is turned on for a certain period of time (the time constant of the NiSi circuit) forms a logical zero level at the inputs of elements 5, 6, which ensures the formation of a level of logical zero at their outputs connected to the b input of the asynchronous installation in the zero state of trigger Z and counter 1. After the transition process associated with turning on the power source, trigger Z and the counter go to the zero state, forming the level of logical zero, respectively: on outputs A" of the comparator, at the output of trigger Z and at the overflow output of counter 1, which leads to the formation of a logical zero level at the input EB of trigger 2 (ensuring its zero state), at the output of elements 9, 6 (at input B of the counter) and at the end of the transient process associated with the charge of the capacitor 19, when the voltage on it will exceed the logical zero level.

Оскільки вхідний сигнал на вході Е має пріоритет відносно усіх других управляючих сигналів на входах лічильника, то до тих пір, поки на входах елементів 9, 6 (а отже і на їх виходах) буде зберігатися рівень логічного нуля, то при надходженні тактових імпульсів нульовий стан лічильника, тригерів і нульове значення сигналу на виході формувача буде залишатися незмінним.Since the input signal at input E has priority over all other control signals at the inputs of the counter, as long as the logic zero level is maintained at the inputs of elements 9, 6 (and therefore at their outputs), then when clock pulses arrive, the zero state counter, triggers and the zero value of the signal at the output of the shaper will remain unchanged.

При натисканні кнопки ан на вході 5 тригера 2 формується рівень логічного нуля, що веде до його переходу в одиничний стан (01-11), формуючи рівень логічної одиниці на виході елемента 9, а отже на вході і виході елемента 6 (на вході А лічильника), знімає блокування нульового стану, і тоді нульове значення на вході дозволу синхронного паралельного завантаження лічильника підготовлює його до прийому інформації з його входів синхронного паралельного завантаження (Оз О2 О01 ЮБо-1011).When the an button is pressed, a level of logical zero is formed at input 5 of trigger 2, which leads to its transition to a single state (01-11), forming a level of logical one at the output of element 9, and therefore at the input and output of element 6 (at input A of the counter ), removes the blocking of the zero state, and then a zero value at the synchronous parallel loading enable input of the counter prepares it to receive information from its synchronous parallel loading inputs (Oz O2 O01 YuBo-1011).

Ї тоді при надходженні першого (після закінчення перехідного процесу, пов'язаного з запуском) тактового імпульсу С по його фронту відбувається паралельне завантаження.Then, upon arrival of the first (after the end of the transient process associated with the start) clock pulse C along its front, parallel loading occurs.

Лічильник переходить у стан Оз020100-1011. В результаті цього переходу на виході переповнення лічильника і виході елемента 7 формується одиничне, а на виході інвертора 11 (на вході Е лічильника) - нульове значення, що веде до заборони паралельного завантаження і дозволу режиму лічби лічильника. Нульовий стан тригера 3 залишається незмінним, що забезпечує нульове значення сигналу на виході лічильника зменшується. При цьому, до тих пір, поки зміст лічильника буде перевищувати одиничне значення, одиничне значення на виходи елемента 9 залишається незмінним, що забезпечує незмінність нульового значення на прямому виході тригера і на виході формувача. Як тільки вміст лічильника стає рівним 0001 на виході елемента 9 формується рівень логічного нуля, що веде до формування рівня логічного нуля на вході елемента 7 (на вході дозволу завантаження лічильника) і на вхід 5 тригера 3, що веде до його переходу в одиничний стан, і тоді при надходженні наступного тактового імпульсу лічильник переходить в стан Оз0201000-1001, обумовлений значенням сигналів, сформованих на його входах паралельного завантаження (О3020100-1001), На виході компаратора А»В (на виходи Е формувача) починається формування одиничного значення, оскільки значення сигналів на виходах лічильника Оз302010о перевищує значення сигналів на входах другої групи сигналів ВзВ2ВІВ компаратора. При надходженні наступних тактових імпульсів вміст лічильника зменшується. При цьому, до тих пір, поки його вміст буде перевищувати значення, встановлене на входах другої групи компаратора (ВзВ2ВіВо-0110), значення сигналу на виході формувача буде залишатися рівним 1. Як тільки вміст лічильника стане рівним 0110, значення сигналу на виході компаратора стане рівним 0. При надходженні наступних тактових імпульсів вміст лічильника продовжує зменшуватися, а значення сигналу на виході залишатися рівним 0 до тих пір, поки вміст лічильника не стане рівним 0001. Як тільки лічильник перейде в стан 0001, на виході елементів 10, 7 і на вході дозволу завантаження (І) лічильника формується рівень логічного нуля. При надходженні наступного тактового імпульсу лічильник знову переходить в стан 1001, починаючи новий цикл формування одиничного значення на виході формувача. При надходженні наступних тактових імпульсів процеси повторюються.The counter goes into state Oz020100-1011. As a result of this transition, a single value is formed at the overflow output of the counter and the output of element 7, and a zero value is formed at the output of inverter 11 (at input E of the counter), which leads to the prohibition of parallel loading and the permission of the counter counting mode. The zero state of trigger 3 remains unchanged, which ensures that the zero value of the signal at the output of the counter decreases. At the same time, as long as the content of the counter exceeds a single value, the single value at the outputs of element 9 remains unchanged, which ensures the invariance of the zero value at the direct output of the trigger and at the output of the shaper. As soon as the content of the counter becomes equal to 0001, a logical zero level is formed at the output of element 9, which leads to the formation of a logical zero level at the input of element 7 (at the input of the counter loading permission) and at input 5 of trigger 3, which leads to its transition to a single state, and then upon the arrival of the next clock pulse, the counter goes into the Oz0201000-1001 state, determined by the value of the signals generated at its parallel load inputs (O3020100-1001). of the signals at the outputs of the Oz302010o counter exceeds the value of the signals at the inputs of the second group of signals of the VzV2VIV comparator. When the following clock pulses arrive, the content of the counter decreases. At the same time, as long as its content exceeds the value set at the inputs of the second comparator group (VzV2ViVo-0110), the value of the signal at the output of the generator will remain equal to 1. As soon as the content of the counter becomes equal to 0110, the value of the signal at the output of the comparator will become is equal to 0. When the following clock pulses arrive, the content of the counter continues to decrease, and the value of the signal at the output remains equal to 0 until the content of the counter becomes equal to 0001. As soon as the counter enters the state 0001, at the output of elements 10, 7 and at the input a logical zero level is formed when the load (I) of the counter is allowed to be loaded. When the next clock pulse arrives, the counter again goes to state 1001, starting a new cycle of forming a single value at the output of the generator. When subsequent clock pulses arrive, the processes are repeated.

Таким чином, після закінчення перехідного процесу, пов'язаного із запуском, під час вступу на вхід формувача періодичної послідовності імпульсів (з періодом, рівним Т) на виході формувача генерується періодична послідовність імпульсів, кратна періоду тактових імпульсів, часові параметри яких: тривалість імпульсу їй - ЗТ, тривалість паузи -6Т, тривалість затримки початку формування відносно стартового імпульсу іІз-11Т, період проходження Те - 9Т.Thus, after the end of the transient process associated with the start-up, when entering the input of the generator of a periodic sequence of pulses (with a period equal to T), a periodic sequence of pulses is generated at the output of the generator, a multiple of the period of clock pulses, the time parameters of which are: the duration of the pulse to - ZT, duration of the pause -6T, duration of the delay of the start of the formation relative to the starting pulse iIz-11T, the period of passage of Te - 9T.

Зупинка режиму формування вихідної послідовності здійснюється натисканням кнопки бор, що формує рівень логічного нуля на вході А тригера 2, що призводить до переходу його в нульовий стан (01-0). Момент натиснення асинхронний відносно імпульсів тактового генератора і до стану лічильника і тригерів.Stopping the output sequence formation mode is carried out by pressing the bor button, which forms a logical zero level at input A of trigger 2, which leads to its transition to the zero state (01-0). The moment of pressing is asynchronous relative to the pulses of the clock generator and to the state of the counter and triggers.

Якщо в момент натиснення кнопки 5іор вміст лічильника менше або дорівнює 0110, значення сигналу на виході компаратора А»В дорівнює 0, то при переході тригера 2 в нульовий стан на входах елемента 9 і на його виході буде сформований рівень логічного нуля, обумовлюючи рівень нуля на вході і на виході елемента 6 (на вході В лічильника), що призведе до переходу лічильника в нульовий стан, а отже, до припинення режиму генерації.If at the moment of pressing the button 5ior the content of the counter is less than or equal to 0110, the value of the signal at the output of the comparator A»B is equal to 0, then when the trigger 2 goes to the zero state, a logical zero level will be formed at the inputs of element 9 and at its output, conditioning the zero level at at the input and at the output of element 6 (at input B of the counter), which will lead to the transition of the counter to the zero state, and therefore to the termination of the generation mode.

Якщо в момент натиснення кнопки єіор вміст лічильника більше 0110, то при переході тригера 2 в нульовий стан одиничне значення на виході елемента 8 залишиться незмінним, оскільки на виходи компаратора А»В рівень логічної одиниці. Звідси випливає, що в цьому випадку в момент натиснення кнопки припинення генерації не відбудеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу в сформованій вихідний послідовності.If at the moment of pressing the button еиор, the content of the counter is more than 0110, then when the trigger 2 goes to the zero state, the unit value at the output of element 8 will remain unchanged, since the level of the logical unit is at the outputs of the comparator А»В. It follows from this that in this case, at the moment of pressing the button, the termination of the generation will not occur, thereby preventing the distortion of the last pulse in the generated output sequence.

При надходженнях кожного чергового імпульсу на вхід формувача С буде відбуватися перехід лічильника відповідно до алгоритму до тих пір, поки його вміст не стане рівним 0110, обумовлюючи рівень нуля на вході і виходах елементів 10, б, що призведе до переходу лічильника в нульовий стан, а отже, до припинення режиму генерації. При наступному черговому натисненні кнопки ба, всі процеси повторюються.When each successive pulse arrives at the input of the shaper C, the transition of the counter will occur according to the algorithm until its content becomes equal to 0110, causing the level of zero at the input and outputs of elements 10, b, which will lead to the transition of the counter to the zero state, and therefore, before the termination of the generation mode. The next time you press the ba button, all processes are repeated.

На Фіг. 2 приведений граф переходів формувача, що складається із трьох кілець, верхнє (перше) кільце - граф переходів тригера 3, друге кільце - значення сигналу на виході формувача, третє кільце - граф переходів лічильника із загальною вершиною, відповідною нульовому стану лічильника і тригерів. На Фіг. З зображені епюри, що ілюструють роботу для заданого варіанта формування періодичної послідовності з налаштованою тривалістю імпульсів, періоду проходження і затримки початку формування відносно стартового імпульсу, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на його вхід з виходу зовнішнього кварцового генератора.In Fig. 2 shows the transition graph of the shaper consisting of three rings, the upper (first) ring is the transition graph of trigger 3, the second ring is the value of the signal at the output of the shaper, the third ring is the transition graph of the counter with a common vertex corresponding to the zero state of the counter and triggers. In Fig. From are graphs illustrating the operation for a given variant of the formation of a periodic sequence with the adjusted duration of pulses, the period of passage and the delay of the start of formation relative to the starting pulse, multiples of the period of a continuous periodic sequence of pulses fed to its input from the output of an external quartz generator.

Оскільки натиснення кнопки 5іапй асинхронно відносно тактових імпульсів, то тривалість затримки початку формування знаходиться у діапазоні: 11Т« із « 127Т.Since the pressing of the button 5iapy is asynchronous with respect to the clock pulses, the duration of the delay of the start of formation is in the range: 11T" to "127T.

На відміну від відомого пристрою заявлений формувач має новий склад елементів і нову організацію зв'язків між ними, які забезпечують нові технічні властивості.Unlike the known device, the claimed former has a new composition of elements and a new organization of connections between them, which provide new technical properties.

Технічний результат - спрощення структури формувача, а також розширення його функціональних можливостей і області використання за рахунок забезпечення затримки початку формування щодо стартового сигналу.The technical result is the simplification of the structure of the former, as well as the expansion of its functional capabilities and scope of use by ensuring the delay of the start of formation relative to the start signal.

Claims

FORMULA OF THE USEFUL MODEL A generator of a periodic sequence of pulses with adjusted time parameters, which contains: a common power source (ZE); reversible binary counter configured for the subtraction mode, with an input for enabling synchronous parallel loading and inputs for supplying loaded variables (which ensure setting the shaper to the given time parameters of the output pulses), an input for enabling the counting mode and an input for asynchronous installation in the zero state, an overflow output; inverter; trigger with the input of the asynchronous installation in the zero state; the first and second elements of I; two-input element OR; a chain consisting of a series-connected resistor and a capacitor connected to a power source, the common point of which is connected to the first inputs of the first and second elements AND, the output of the first element AND is connected to the input of the asynchronous installation of the trigger in the zero state, the second the input of the second element AND is connected to the output of the two-input element OR, the first input of which is connected to the output of the trigger, the output of the second element AND is connected to the input of the asynchronous setting of the counter in the zero state; the inverter input is connected to the overflow output of the counter and the output to its count mode enable input, the clock input of the counter forms the input of a shaper which receives a continuous periodic train of pulses from the output of an external crystal oscillator, which differs in that introduced: the input of the asynchronous unit the first trigger to a single state; the second trigger with the inputs of the asynchronous installation in the zero and one state; four-bit digital comparator; the third and fourth elements of I; four-input element OR; second inverter; the first and second buttons that work for shorting: the second, third and fourth resistors, the first outputs of which are connected to the plus of the power source; the second output of the second resistor forms the output of the logical unit level; the second output of the third resistor is connected to the input of the asynchronous installation of the first trigger in the single state and the first contact of the first button; the second output of the fourth resistor is connected to the second input of the first element I and the first contact of the second button; the second contacts of the buttons are connected to the common point (minus) of the power source; the input of the second inverter is connected to the output of the first (junior) digit of the counter, and its output is connected to the first input of the four-input OR element; the outputs of the second, third and fourth digits of the counter are connected to the last inputs of the four-input OR element; the output of the four-input element OR is connected to the first input of the third element AND, with the input of the unit in the single state of the second trigger; the second input of the third element And is connected to the input of the installation in the zero state of the second trigger and the overflow output of the counter; the direct output of the second trigger is connected to the first input of the fourth element AND, the second input of which is connected to the output A»B of the comparator and to the second input of the first OR element, the output of the fourth element AND forms the output of the shaper; the first group of comparator inputs is connected to the outputs of the corresponding counter digits; when setting the shaper to form a periodic sequence, the duration of pulses in which is equal to three periods of clock pulses, the period of passage is equal to nine periods of clock pulses, and the start of formation is delayed relative to the start pulse by eleven periods, the first input of parallel loading of the counter is connected to the logic level units, the second input is connected to the inverse output of the second flip-flop; the third input is connected to the logical zero level, the fourth input is connected to the logical one level, the first and fourth inputs of the second group of comparator inputs are connected to the logical zero level, the second and third inputs of the second group of comparator inputs are connected to the logical level units; the first and third control inputs of the comparator are connected to the logical zero level, the second control input is connected to the logical unit level. - In nn r I: TI Uh A I I. KU i y : shi sho : i KI : BOKya and E not seoeu. no! ! Other

Щ p. ши ше и E ж I Я й 33 Ж Z ше и ши пшищш! 2 X : lethargic Also: E ; I sow E! m with

Fig. 1