Формувач двофазної послідовності імпульсів з перенастроюваними часовими параметрами містить два двійкових лічильники, перший з яких реверсивний, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вихід переповнювання, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан (при цьому активний сигнал на вході дозволу синхронного паралельного завантаження має пріоритет по відношенню до активного сигналу на вході дозволу режиму лічби. Активний сигнал на вході асинхронної установки у нульовий стан має пріоритет по відношенню до активного сигналу на вході дозволу синхронного паралельного завантаження і на вході дозволу режиму лічби); стартостопний пристрій, який містить тригер зі входом асинхронної установки у нульовий стан і ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення; перший і другий елементи І; перший і другий елементи АБО; загальна точка послідовно з'єднаних резистора і конденсатора з'єднана з першими входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом установки тригера у нульовий стан; перший вхід першого елемента АБО з'єднано з виходом тригера; вихід першого елемента АБО з'єднано з першим входом другого елемента І; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан першого і другого лічильників. Введено третій і четвертий елементи І, при цьому стартостопний пристрій виконано на асинхронному RS-тригері, а замість другого чотирирозрядного лічильника введено дворозрядний віднімальний лічильник з послідовністю переходів 00-11-10-01-00, виконаний на двох JK-тригерах зі входом асинхронної установки у нульовий стан; перший JK-тригер має інверсні входи J і K; другий JK-тригер має інверсні і прямі входи J і K, які об'єднано по І. Інверсні входи JK-тригерів з'єднано з виходом другого елемента АБО і входом дозволу синхронного паралельного завантаження першого лічильника. Прямі входи J і K другого JK-тригера з'єднано з інверсним виходом першого JK–тригера. Прямий вихід першого JK-тригера з'єднано з першими входами третього і четвертого елементів І, з другим входом першого елемента АБО. Перший і третій входи завантаження першого лічильника з'єднано з рівнем логічного нуля, другий вхід завантаження з'єднано з інверсним виходом першого JK-тригера, четвертий вхід завантаження першого лічильника з'єднано з рівнем логічної одиниці; прямий вихід другого JK-тригера з'єднано з другим входом четвертого елемента І і третім входом першого елемента АБО; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО. Тактові входи першого і другого лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; вхід асинхронної установки в одиничний стан RS-тригера утворює вхід подачі імпульсів запуску; вихід третього елемента І утворює вихід першої фази (F1), а вихід четвертого елемента І утворює вихід другої фази (F2) імпульсів.The two-phase pulse generator with reconfigured time parameters contains two binary counters, the first of which is reversible, tuned to the subtraction mode, which has a pulse input pulse output, overflow output, synchronous parallel load resolution input and digital input inputs the input of the asynchronous installation to the zero state (thus the active signal at the input of the synchronous parallel load resolution has priority over the active signal n The input signal at the input of the asynchronous setting to the zero state takes priority over the active signal at the input of the synchronous parallel resolution and the input of the resolution of the digital mode); a starter device comprising a trigger with zero input asynchronous installation and a circuit consisting of a series-connected resistor and a capacitor connected to a power source; the first and second elements I; the first and second elements OR; a common point in series of connected resistor and capacitor is connected to the first inputs of the first and second elements And; the second input of the first element And forms the input pulse stopping the formation of output pulses; the output of the first element And is connected to the input of the installation of the trigger in the zero state; the first input of the first element OR is connected to the output of the trigger; the output of the first element OR is connected to the first input of the second element I; the output of the second element I is connected to the inputs of the asynchronous installation in the zero state of the first and second meters. Introduced the third and fourth elements And, the startup device is made on an asynchronous RS-trigger, and instead of the second four-digit counter introduced a two-bit subtractive counter with a sequence of transitions 00-11-10-01-00, made on two JK-triggers with input asynchronous installation to zero; the first JK trigger has inverted inputs J and K; the second JK flip-flop has inverted and direct inputs J and K, which are joined by I. The inverted inputs of the JK flip-flops are connected to the output of the second element OR and the input of the synchronous parallel load of the first counter. The direct inputs J and K of the second JK trigger are connected to the inverse output of the first JK trigger. The direct output of the first JK trigger is connected to the first inputs of the third and fourth elements I, with the second input of the first element OR. The first and third load inputs of the first counter are connected to the logic zero level, the second load input is connected to the inverse output of the first JK trigger, the fourth load input of the first counter is connected to the logic unit level; the direct output of the second JK trigger is connected to the second input of the fourth element I and the third input of the first element OR; the outputs of the second, third and fourth digits of the first counter are connected to the inputs of the second element OR. The clock inputs of the first and second counters form the input of the shaper - the input of the filing of a periodic pulse sequence from the output of an external generator; the input of the asynchronous installation in a single state of the RS-trigger forms the input of the pulse startup; the output of the third element I forms the output of the first phase (F1), and the output of the fourth element I forms the output of the second phase (F2) of the pulses.