RU2008124113A - DIGITAL CYCLE DEVICE - Google Patents

DIGITAL CYCLE DEVICE Download PDF

Info

Publication number
RU2008124113A
RU2008124113A RU2008124113/09A RU2008124113A RU2008124113A RU 2008124113 A RU2008124113 A RU 2008124113A RU 2008124113/09 A RU2008124113/09 A RU 2008124113/09A RU 2008124113 A RU2008124113 A RU 2008124113A RU 2008124113 A RU2008124113 A RU 2008124113A
Authority
RU
Russia
Prior art keywords
block
outputs
internal state
switches
blocks
Prior art date
Application number
RU2008124113/09A
Other languages
Russian (ru)
Other versions
RU2397610C2 (en
Inventor
Николай Иванович Гудко (RU)
Николай Иванович Гудко
Валентин Петрович Литвинов (RU)
Валентин Петрович Литвинов
Original Assignee
Николай Иванович Гудко (RU)
Николай Иванович Гудко
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Николай Иванович Гудко (RU), Николай Иванович Гудко filed Critical Николай Иванович Гудко (RU)
Priority to RU2008124113/09A priority Critical patent/RU2397610C2/en
Publication of RU2008124113A publication Critical patent/RU2008124113A/en
Application granted granted Critical
Publication of RU2397610C2 publication Critical patent/RU2397610C2/en

Links

Landscapes

  • Logic Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Цифровое устройство циклического действия, выполненное на потенциальных логических элементах, включающее один или несколько информационных или тактирующих входов, выходы, на которых формируются управляющие сигналы, два или более последовательно соединенных блоков, являющихся последовательностными устройствами; при этом один из блоков входной, к которому подключены информационные и тактирующие входы; один выходной с выходами управляющих сигналов, отличающееся тем, что, с целью экономии количества оборудования, повышения быстродействия, повышения регулярности структуры, каждый из блоков, кроме входного, выполнен таким образом, что имеет внутренние состояния, переключаемые в одной заданной очередности, образующей замкнутый цикл, а уровень па каждом из его входов переключает блок в очередное внутреннее состояние, а переход активного уровня в пассивный не вызывает изменения внутреннего состояния; каждый блок имеет выходы, активный уровень на каждом из которых соответствует одному из внутренних состояний блока, а выходной блок имеет такие же выходы или выходы, учитывающие состояния и других блоков; выходы предыдущего блока соединены со входами последующего блока таким образом, что после сигнала на очередном входе последующего блока, переключающем этот блок в очередное внутреннее состояние «J» в данном цикле предыдущего блока, следующим сигналом, переключающим последующий блок в следующее внутренне состояние (J+1) в следующем цикле предыдущего блока, является сигнал, предшествующий по циклу предыдущего блока сигналу, переключающему последующий блок во внутреннее состояние «j».A digital device of cyclic action, made on potential logic elements, including one or more information or clock inputs, outputs on which control signals are generated, two or more series-connected blocks that are serial devices; in this case, one of the input blocks, to which information and clock inputs are connected; one output with outputs of control signals, characterized in that, in order to save the amount of equipment, improve performance, increase the regularity of the structure, each of the blocks, except the input, is made in such a way that it has internal states that are switched in one given sequence, forming a closed loop , and the level at each of its inputs switches the unit to the next internal state, and the transition of the active level to passive does not cause a change in the internal state; each block has outputs, the active level on each of which corresponds to one of the internal states of the block, and the output block has the same outputs or outputs, taking into account the states of other blocks; the outputs of the previous block are connected to the inputs of the subsequent block so that after a signal at the next input of the next block, which switches this block to the next internal state “J” in this cycle of the previous block, the next signal switches the next block to the next internal state (J + 1 ) in the next cycle of the previous block, is the signal preceding the cycle of the previous block to the signal that switches the next block to the internal state "j".

Claims (1)

Цифровое устройство циклического действия, выполненное на потенциальных логических элементах, включающее один или несколько информационных или тактирующих входов, выходы, на которых формируются управляющие сигналы, два или более последовательно соединенных блоков, являющихся последовательностными устройствами; при этом один из блоков входной, к которому подключены информационные и тактирующие входы; один выходной с выходами управляющих сигналов, отличающееся тем, что, с целью экономии количества оборудования, повышения быстродействия, повышения регулярности структуры, каждый из блоков, кроме входного, выполнен таким образом, что имеет внутренние состояния, переключаемые в одной заданной очередности, образующей замкнутый цикл, а уровень па каждом из его входов переключает блок в очередное внутреннее состояние, а переход активного уровня в пассивный не вызывает изменения внутреннего состояния; каждый блок имеет выходы, активный уровень на каждом из которых соответствует одному из внутренних состояний блока, а выходной блок имеет такие же выходы или выходы, учитывающие состояния и других блоков; выходы предыдущего блока соединены со входами последующего блока таким образом, что после сигнала на очередном входе последующего блока, переключающем этот блок в очередное внутреннее состояние «J» в данном цикле предыдущего блока, следующим сигналом, переключающим последующий блок в следующее внутренне состояние (J+1) в следующем цикле предыдущего блока, является сигнал, предшествующий по циклу предыдущего блока сигналу, переключающему последующий блок во внутреннее состояние «j». A digital device of cyclic action, made on potential logic elements, including one or more information or clock inputs, outputs on which control signals are generated, two or more series-connected blocks that are serial devices; in this case, one of the input blocks, to which information and clock inputs are connected; one output with outputs of control signals, characterized in that, in order to save the amount of equipment, improve performance, increase the regularity of the structure, each of the blocks, except the input, is made in such a way that it has internal states that are switched in one given sequence, forming a closed loop , and the level at each of its inputs switches the unit to the next internal state, and the transition of the active level to passive does not cause a change in the internal state; each block has outputs, the active level on each of which corresponds to one of the internal states of the block, and the output block has the same outputs or outputs, taking into account the states of other blocks; the outputs of the previous block are connected to the inputs of the subsequent block so that after a signal at the next input of the next block, which switches this block to the next internal state “J” in this cycle of the previous block, the next signal switches the next block to the next internal state (J + 1 ) in the next cycle of the previous block, is the signal preceding the cycle of the previous block to the signal that switches the next block to the internal state "j".
RU2008124113/09A 2008-06-19 2008-06-19 Digital device for shaping sequencies of control signals RU2397610C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2008124113/09A RU2397610C2 (en) 2008-06-19 2008-06-19 Digital device for shaping sequencies of control signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2008124113/09A RU2397610C2 (en) 2008-06-19 2008-06-19 Digital device for shaping sequencies of control signals

Publications (2)

Publication Number Publication Date
RU2008124113A true RU2008124113A (en) 2009-12-27
RU2397610C2 RU2397610C2 (en) 2010-08-20

Family

ID=41642323

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008124113/09A RU2397610C2 (en) 2008-06-19 2008-06-19 Digital device for shaping sequencies of control signals

Country Status (1)

Country Link
RU (1) RU2397610C2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2475954C2 (en) * 2011-03-22 2013-02-20 Николай Иванович Гудко Digital device to generate sequences of control signals with parallel transfer
RU2642395C2 (en) * 2016-06-15 2018-01-24 Николай Иванович Гудко Digital device for forming sequences of control signals with sequential transfer of information

Also Published As

Publication number Publication date
RU2397610C2 (en) 2010-08-20

Similar Documents

Publication Publication Date Title
WO2012125241A3 (en) Clock gated power saving shift register
RU2008119742A (en) LOGIC CONVERTER
TW200943719A (en) Ring oscillator
US8044833B2 (en) High speed serializer
RU2008124113A (en) DIGITAL CYCLE DEVICE
CN108574477B (en) Configurable delay line
RU2007141583A (en) SELF-SYNCHRONOUS SINGLE-STROKE D-TRIGGER WITH HIGH ACTIVE CONTROL SIGNAL LEVEL
RU2475952C1 (en) Shaper of paraphase signal with low active level of control input
RU2362267C1 (en) Self-synchronising single-stage d flip-flop with low active level of control signal
CN203788252U (en) Clock filter circuit
RU2011110562A (en) DIGITAL DEVICE FOR FORMING CONTROL SIGNALS SEQUENCES WITH PARALLEL TRANSFER
KR102002466B1 (en) Digital counter
RU2010149607A (en) SIGNAL GENERATOR VARIABLE BY BOOLEAN FUNCTIONS
RU2007142221A (en) G-TRIGGER WITH PARASET INPUTS WITH ZERO SPACER
RU2011103405A (en) TIME INTERVAL SELECTOR
CN105471426B (en) 8421 yards of the asynchronous decade counter based on reversible logic
RU2005101528A (en) LOGIC COMPUTER
UA129952U (en) DUAL-PHASE PULSE CONVERTER WITH ADJUSTED TIME PARAMETERS
UA129951U (en) DUAL-PHASE PULSE CONVERTER WITH ADJUSTED TIME PARAMETERS
KR101292767B1 (en) Pass transistor and odd number frequency devider with 50% duty cycle including it
CN103795378A (en) Clock filter circuit
CN105450216B (en) Synchronous 4 binary systems add and subtract controllable counter
RU2013135389A (en) LOGIC CONVERTER
RU2542898C1 (en) Two-stage dynamic shift register
CN100349377C (en) Binary decision picture device