Формувач періодичної послідовності багатофазних серій з програмованою тривалістю імпульсів містить синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий реверсивні двійкові лічильники, налагоджені на режим віднімання, що мають вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; демультиплексор; синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий елементи АБО; перший і другий елементи І; дешифратор зі входом дозволу (демультиплексор), ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора. Загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І. Другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів. Вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан. Вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І. Вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан. Виходи другого лічильника з'єднано з адресними входами демультиплексора, виходи якого утворюють виходи формувача. Вихід переповнення другого лічильника з'єднано з першим входом другого елемента АБО, вихід якого з'єднано зі входом дозволу синхронного завантаження другого лічильника, входи завантаження якого утворюють входи програмування формувача на задану кількість фаз. Входи завантаження першого лічильника утворюють входи програмування формувача на задану тривалість імпульсів на виході. Виходи розрядів другого лічильника з'єднано з адресними входами демультиплексора. Виходи демультиплексора утворюють виходи формувача. Поєднані тактові входи лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід D-тригера утворює вхід подачі імпульсів запуску. Додатково введено: інвертор, третій і четвертий елементи АБО. Вихід переповнювання першого лічильника з'єднано зі входом дозволу демультиплексора. Вхід інвертора з'єднано з виходом першого розряду першого лічильника, а вихід інвертора з'єднано з першим входом третього елемента АБО; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами четвертого елемента АБО, вихід якого з'єднано з другим входом третього елемента АБО і входом дозволу режиму синхронного паралельного завантаження першого лічильника. Вихід третього елемента АБО з'єднано з другим входом другого елемента АБО і входом дозволу режиму лічби другого лічильника. Вихід переповнювання другого лічильника з'єднано з другим входом першого елемента АБО.The programmer of the periodic sequence of multiphase series with programmable pulse duration contains a synchronous D-trigger with the input of the asynchronous installation to the zero state; the first and second reversible binary counters configured for subtraction having a pulse input input, digital mode resolution input, asynchronous zero input, overflow output, synchronous parallel boot mode input and load inputs; demultiplexer; synchronous D-flip-flop with zero input asynchronous installation; the first and second elements OR; the first and second elements I; decoder with input resolution (demultiplexer), a circuit consisting of a series-connected resistor and a capacitor. The common point of the series-connected resistor and capacitor is connected to the information input of the D-trigger, with the inputs of the first and second elements I. The second input of the first element And forms the input pulse stop forming the output pulses. The output of the first element I is connected to the input of the asynchronous installation of the D-flip-flop to zero. The output of the D-flip-flop is connected to the first input of the first element OR, the output of which is connected to the second input of the second element I. The output of the second element And is connected to the inputs of the asynchronous installation of meters in the zero state. The outputs of the second counter are connected to the address inputs of the demultiplexer, the outputs of which form the outputs of the shaper. The output of the second counter overflow is connected to the first input of the second element OR, the output of which is connected to the input of the synchronous loading of the second counter, the inputs of which form the inputs of the programming of the shaper for a given number of phases. The inputs of the loading of the first counter form the inputs of the programming of the shaper for a predetermined pulse duration at the output. The outputs of the digits of the second counter are connected to the address inputs of the demultiplexer. The outputs of the demultiplexer form the outputs of the shaper. The combined clock inputs of the meters form the input of the shaper - the input of the filing of a periodic pulse sequence from the output of an external generator. The D-trigger clock input forms the trigger pulse input. Additionally introduced: inverter, third and fourth elements OR. The first counter overflow output is coupled to the demultiplexer resolution input. The inverter input is connected to the first digit output of the first counter, and the inverter output is connected to the first input of the third element OR; the outputs of the second, third, and fourth digits of the first counter are connected to the inputs of the fourth element OR, the output of which is connected to the second input of the third element OR and the input of the simultaneous parallel load mode of the first counter. The output of the third element OR is connected to the second input of the second element OR and the input resolution of the digit mode of the second counter. The overflow output of the second counter is connected to the second input of the first element OR.