TWM624210U - 單光子崩潰二極體 - Google Patents

單光子崩潰二極體 Download PDF

Info

Publication number
TWM624210U
TWM624210U TW110214053U TW110214053U TWM624210U TW M624210 U TWM624210 U TW M624210U TW 110214053 U TW110214053 U TW 110214053U TW 110214053 U TW110214053 U TW 110214053U TW M624210 U TWM624210 U TW M624210U
Authority
TW
Taiwan
Prior art keywords
type semiconductor
layer
well layer
type
semiconductor well
Prior art date
Application number
TW110214053U
Other languages
English (en)
Inventor
謝晉安
吳勁昌
Original Assignee
神盾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神盾股份有限公司 filed Critical 神盾股份有限公司
Publication of TWM624210U publication Critical patent/TWM624210U/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1443Devices controlled by radiation with at least one potential jump or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1446Devices controlled by radiation in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

一種單光子崩潰二極體,包括第一N型半導體井層、第二N型半導體井層及P型半導體井層。第二N型半導體井層配置於第一N型半導體井層上方。P型半導體井層包括第一P型半導體子層、第二P型半導體子層及P型半導體連接層。第一P型半導體子層配置於第一N型半導體井層上,第二P型半導體子層配置於第一P型半導體子層上方。第二N型半導體井層配置於第一P型半導體子層與第二P型半導體子層之間。P型半導體連接層連接第一P型半導體子層與第二P型半導體子層。第二N型半導體井層藉由P型半導體井層的側向開口與第一N型半導體井層連接。

Description

單光子崩潰二極體
本新型創作是有關於一種光二極體(photodiode),特別是有關於一種單光子崩潰二極體(single photon avalanche diode, SPAD)。
當光子照射在單光子崩潰二極體上,吸收了光子能量的電子離開價帶,從而在半導體中形成電子─電洞對。當與電洞分離的電子進入PN接面(p-n junction)處之空乏區(depletion region)時,電子被空乏區內的電場大幅地加速而撞擊其他原子,使其他原子游離出更多的電子,而形成崩潰電流(avalanche current)。崩潰電流的電流值遠大於原始的光電流,進而能夠有效提升感應靈敏度。
單光子崩潰二極體可應用於飛時測距裝置(time-of-flight ranging device, ToF ranging device)或光達(LiDAR),可藉由感測光的飛行時間來計算出物體的距離。然而,在單光子崩潰二極體中,在空乏區以外的中性區(neutral region)的載子所受到的電場較為微弱,若光電子形成於中性區,則會藉由擴散(diffusion)或飄移(drift)移動至空乏區,並觸發崩潰。此種觸發方式會導致時序顫動(timing jitter),也就是在訊號相對於時間的直方圖(histogram)會形成擴散拖尾(diffusion tail),這會對測量光的飛行時間的準確度造成影響。
另一方面,當隨著光電技術的不斷演進,產品朝小型化發展,單光子崩潰二極體也被做得更小。在此情況下,光電子更容易往空乏區以外的位置漂移,而導致光子偵測機率(photon detection probability, PDP)的損失。
本新型創作提供一種單光子崩潰二極體,其可有效抑制時序顫動,且可有效降低光子偵測機率的損失。
本新型創作的一實施例提出一種單光子崩潰二極體,包括第一N型半導體井層、第二N型半導體井層、P型半導體井層及一P型重摻雜層。第二N型半導體井層配置於第一N型半導體井層上方。第一N型半導體井層與第二N型半導體井層的N型摻雜濃度是落在第一濃度範圍內。P型半導體井層包括第一P型半導體子層、第二P型半導體子層及P型半導體連接層。第一P型半導體子層配置於第一N型半導體井層上,第二P型半導體子層配置於第一P型半導體子層上方,第二N型半導體井層配置於第一P型半導體子層與第二P型半導體子層之間。第一P型半導體子層與第二N型半導體井層之間形成有一雪崩區,且第二N型半導體井層與第二P型半導體子層之間形成有另一雪崩區。P型半導體連接層連接第一P型半導體子層與第二P型半導體子層。第一P型半導體子層、第二P型半導體子層及P型半導體連接層的P型摻雜濃度是落在第二濃度範圍內。P型半導體井層具有側向開口,第二N型半導體井層藉由側向開口與第一N型半導體井層連接。P型重摻雜層配置於第二P型半導體子層上,其中第二濃度範圍內的濃度值皆小於P型重摻雜層的P型摻雜濃度。
本新型創作的一實施例提出一種單光子崩潰二極體,包括第一N型半導體井層、第二N型半導體井層、夾狀P型半導體井層及一P型重摻雜層。第二N型半導體井層配置於第一N型半導體井層上方,其中第一N型半導體井層及第二N型半導體井層的N型摻雜濃度是落在第一濃度範圍內。夾狀P型半導體井層配置於第一N型半導體井層上,且夾持第二N型半導體井層。夾狀P型半導體井層具有至少一側向開口,且第二N型半導體井層藉由開口與第一N型半導體井層連接,其中夾狀P型半導體井層的P型摻雜濃度是落在一第二濃度範圍內。夾狀P型半導體井層與第二N型半導體井層之間形成有分別位於第二N型半導體井層的上側與下側的兩個雪崩區。P型重摻雜層配置於夾狀P型半導體井層上,其中第二濃度範圍內的濃度值皆小於P型重摻雜層的P型摻雜濃度。
在本新型創作的實施例的單光子崩潰二極體中,由於利用第一P型半導體子層、第二N型半導體井層及第二P型半導體子層來形成兩個PN接面,或利用夾狀P型半導體井層與第二N型半導體井層來形成兩個PN接面,以增加光電子落於空乏區的機會,因此能有效抑制時序顫動的問題,並可有效降低光子偵測機率的損失。
圖1為本新型創作的一些實施例的單光子崩潰二極體100的剖面示意圖。請參照圖1,單光子崩潰二極體100包括第一N型半導體井層110、第二N型半導體井層120及P型半導體井層130。第二N型半導體井層120配置於第一N型半導體井層110上方。P型半導體井層130包括第一P型半導體子層132、第二P型半導體子層134及P型半導體連接層136。第一N型半導體井層110包括一底部112及一側壁114。第一P型半導體子層132配置於第一N型半導體井層110上,例如是配置於第一N型半導體井層110的底部112上,側壁114環繞P型半導體井層130。第二P型半導體子層134配置於第一P型半導體子層132上方,第二N型半導體井層120配置於第一P型半導體子層132與第二P型半導體子層134之間。P型半導體連接層136連接第一P型半導體子層132與第二P型半導體子層134。P型半導體井層130具有側向開口138,第二N型半導體井層120藉由側向開口138與第一N型半導體井層110連接。因此,P型半導體井層130可視為夾狀P型半導體井層,而此夾狀P型半導體井層具有側向開口138,且夾狀P型半導體井層夾持第二N型半導體井層120。在這些實施例中,單光子崩潰二極體100更包括配置於第二P型半導體子層134上的P型重摻雜層140及配置於第一N型半導體井層110的側壁114的頂部上的N型重摻雜層150。
在一些實施例中,第一P型半導體子層132與第二P型半導體子層134的間距D1落在1微米至2.5微米的範圍內。
在一些實施例中,第一N型半導體井層110與第二N型半導體井層120的N型摻雜濃度落在10 17cm -3至5×10 18cm -3的範圍(即第一濃度範圍)內,且第一P型半導體子層132、第二P型半導體子層134及P型半導體連接層136的P型摻雜濃度(即夾狀P型半導體井層的P型摻雜濃度)落在10 17cm -3至5×10 18cm -3的範圍(即第二濃度範圍)內。第二濃度範圍內的濃度值皆小於P型重摻雜層140的P型摻雜濃度。
在一些實施例中,P型重摻雜層140的P型摻雜濃度落在5×10 19cm -3至10 21cm -3的範圍內,且N型重摻雜層150的N型摻雜濃度落在5×10 19cm -3至10 21cm -3的範圍內。在一些實施例中,P型重摻雜層140的P型摻雜濃度與P型半導體井層130的P型摻雜濃度的比值落在100至1000的範圍內。
在一些實施例中,N型重摻雜層150在平行於第二N型半導體井層120的橫向上環繞P型重摻雜層140。然而,在另一些實施例中,N型重摻雜層150在平行於第二N型半導體井層120的橫向上相對於P型重摻雜層140偏向一側配置。此兩種情況將在後面關於上視圖的描述中搭配圖式來說明。
第一P型半導體子層132與第二N型半導體井層120之間形成一個PN接面(p-n junction),第二N型半導體井層120與第二P型半導體子層134之間形成另一個PN接面。當單光子崩潰二極體100運作時,可在P型重摻雜層140與N型重摻雜層150之間施加逆向偏壓,如此能在上述兩個PN接面處都形成空乏區(depletion region)。在本實施例中,第一P型半導體子層132與第二N型半導體井層120之間形成空乏區R1,第二N型半導體井層120與第二P型半導體子層134之間形成空乏區R2。在空乏區R1及R2中有較強的電場,能夠大幅加速光電子,以使光電子撞擊其他原子,使其他原子游離出更多的電子,而形成崩潰電流。因此,空乏區R1與R2也可稱為雪崩區。也就是說,夾狀P型半導體井層(即P型半導體井層130)與第二N型半導體井層120之間形成有分別位於第二N型半導體井層120的上側與下側的兩個雪崩區。若第一N型半導體井層110與第二N型半導體井層120的N型摻雜濃度相同或相近時,第一P型半導體子層132與第一N型半導體井層110之間可形成第三個空乏區R3,以進一步提升崩潰電流的大小。或者,若第二N型半導體井層120的N型摻雜濃度高於第一N型半導體井層110的N型摻雜濃度,則在空乏區R1與R2中可形成較強的電場。
在本實施例的單光子崩潰二極體100中,由於利用第一P型半導體子層132、第二N型半導體井層120與第二P型半導體子層134形成空乏區R1及R2,以增加光電子落於空乏區R1及R2的機會,使載子能夠更即時觸發崩潰,因此能有效抑制時序顫動的問題,並可有效降低光子偵測機率的損失。相對於不採用夾狀P型半導體井層,而採用單層P型半導體井層形成單一空乏區的單光子崩潰二極體,其空乏區的光子偵測機率為0.5%,而中性區(即空乏區以外的區域)的光子偵測機率為0.8%,本實施例採用夾狀P型半導體井層的單光子崩潰二極體100的空乏區的光子偵測機率為0.85%,大幅地提升了有效的光子偵測機率,而其中性區的光子偵測機率則為0.5%。此外,P型半導體連接層136可使第一P型半導體子層132與第二P型半導體子層134良好的電性連接,進而有效形成空乏區R1及R2。
圖2A、圖2B、圖2C及圖2D為圖1的單光子崩潰二極體100的一實施例的一些膜層的上視示意圖,其中為了清楚顯示各膜層的水平延伸範圍,圖2B、圖2C及圖2D繪示出透視的效果,不同的膜層用不同的花紋來繪示,若在同一區域內同時出現兩種花紋,則代表此區域為兩個膜層重疊之處。請參照圖1、圖2A、圖2B、圖2C及圖2D,在本實施例中,此至少一P型半導體連接層136為配置於第一P型半導體子層132在平行於第二N型半導體井層120的橫向上的相對兩邊的二個P型半導體連接層136,且P型半導體井層130的側向開口138為位於第一P型半導體子層132在橫向上的相對另兩邊的二個側向開口138。在本實施例中,N型重摻雜層150在平行於第二N型半導體井層120的橫向上環繞P型重摻雜層140。
圖3A、圖3B、圖3C及圖3D為圖1的單光子崩潰二極體100的另一實施例的一些膜層的上視示意圖,其中為了清楚顯示各膜層的水平延伸範圍,圖3C及圖3D繪示出透視的效果,不同的膜層用不同的花紋來繪示,若在同一區域內同時出現兩種花紋,則代表此區域為兩個膜層重疊之處。請參照圖1及圖3A至圖3D,在本實施例中,P型半導體連接層136為配置於第一P型半導體子層132在平行於第二N型半導體井層120的橫向上的四邊的四個P型半導體連接層136,且P型半導體井層130的側向開口138為位於第一P型半導體子層132在橫向上的四個角落的四個側向開口138。在本實施例中,N型重摻雜層150在平行於第二N型半導體井層120的橫向上環繞P型重摻雜層140。
圖4A、圖4B、圖4C及圖4D為圖1的單光子崩潰二極體100的又一實施例的一些膜層的上視示意圖,其中為了清楚顯示各膜層的水平延伸範圍,圖4C及圖4D繪示出透視的效果,不同的膜層用不同的花紋來繪示,若在同一區域內同時出現兩種花紋,則代表此區域為兩個膜層重疊之處。請參照圖1及圖4A至圖4D,在本實施例中,P型半導體連接層136為配置於第一P型半導體子層132在平行於第二N型半導體井層120的橫向上的一個角落及其相鄰兩邊的一個P型半導體連接層136,且P型半導體井層130的側向開口138為位於第一P型半導體子層132在橫向上的另一相對角落及其相鄰兩邊的一個側向開口138。在本實施例中,單光子崩潰二極體100的N型重摻雜層150配置於第一N型半導體井層110上,位於側向開口138的一側,且呈L形(請同時參照圖4C與圖4D)。
在上述實施例中,第一N型半導體井層110的材質例如為摻雜有磷、砷、銻或其組合的矽,第二N型半導體井層120的材質例如為摻雜有磷、砷、銻或其組合的矽,P型半導體井層130的材質例如為摻雜有硼、銦或其組合的矽,P型重摻雜層140的材質例如為摻雜有硼、銦或其組合的矽,且N型重摻雜層150的材質例如為摻雜有磷、砷或其組合的矽,但本新型創作不以此為限。
綜上所述,在本新型創作的實施例的單光子崩潰二極體中,由於利用第一P型半導體子層、第二N型半導體井層及第二P型半導體子層來形成兩個PN接面,或利用夾狀P型半導體井層與第二N型半導體井層來形成兩個PN接面,以增加光電子落於空乏區的機會,因此能有效抑制時序顫動的問題,並可有效降低光子偵測機率的損失。
100:單光子崩潰二極體 110:第一N型半導體井層 112:底部 114:側壁 120:第二N型半導體井層 130:P型半導體井層 132:第一P型半導體子層 134:第二P型半導體子層 136:P型半導體連接層 138:側向開口 140:P型重摻雜層 150:N型重摻雜層 D1:間距 R1、R2、R3:空乏區
圖1為本新型創作的一些實施例的單光子崩潰二極體的剖面示意圖。 圖2A、圖2B、圖2C及圖2D為圖1的單光子崩潰二極體的一實施例的一些膜層的上視示意圖。 圖3A、圖3B、圖3C及圖3D為圖1的單光子崩潰二極體的另一實施例的一些膜層的上視示意圖。 圖4A、圖4B、圖4C及圖4D為圖1的單光子崩潰二極體100的又一實施例的一些膜層的上視示意圖。
100:單光子崩潰二極體
110:第一N型半導體井層
112:底部
114:側壁
120:第二N型半導體井層
130:P型半導體井層
132:第一P型半導體子層
134:第二P型半導體子層
136:P型半導體連接層
138:側向開口
140:P型重摻雜層
150:N型重摻雜層
D1:間距
R1、R2、R3:空乏區

Claims (26)

  1. 一種單光子崩潰二極體,包括: 一第一N型半導體井層; 一第二N型半導體井層,配置於該第一N型半導體井層上方,其中該第一N型半導體井層與該第二N型半導體井層的N型摻雜濃度是落在一第一濃度範圍內;以及 一P型半導體井層,包括: 一第一P型半導體子層,配置於該第一N型半導體井層上; 一第二P型半導體子層,配置於該第一P型半導體子層上方,其中該第二N型半導體井層配置於該第一P型半導體子層與該第二P型半導體子層之間,該第一P型半導體子層與該第二N型半導體井層之間形成有一雪崩區,且該第二N型半導體井層與該第二P型半導體子層之間形成有另一雪崩區;以及 至少一P型半導體連接層,連接該第一P型半導體子層與該第二P型半導體子層,其中該第一P型半導體子層、該第二P型半導體子層及該P型半導體連接層的P型摻雜濃度是落在一第二濃度範圍內,該P型半導體井層具有至少一側向開口,且該第二N型半導體井層藉由該側向開口與該第一N型半導體井層連接;以及 一P型重摻雜層,配置於該第二P型半導體子層上,其中該第二濃度範圍內的濃度值皆小於該P型重摻雜層的P型摻雜濃度。
  2. 如請求項1所述的單光子崩潰二極體,包括: 一N型重摻雜層,配置於該第一N型半導體井層上。
  3. 如請求項2所述的單光子崩潰二極體,其中該第一N型半導體井層包括: 一底部,其中該第一P型半導體子層配置於該底部上;以及 一側壁,環繞該P型半導體井層,其中該N型重摻雜層配置於該側壁的頂部。
  4. 如請求項3所述的單光子崩潰二極體,其中該N型重摻雜層在平行於該第二N型半導體井層的橫向上環繞該P型重摻雜層。
  5. 如請求項3所述的單光子崩潰二極體,其中該N型重摻雜層在平行於該第二N型半導體井層的橫向上相對於該P型重摻雜層偏向一側配置。
  6. 如請求項2所述的單光子崩潰二極體,其中該P型重摻雜層的P型摻雜濃度是落在5×10 19cm -3至10 21cm -3的範圍內,且該N型重摻雜層的N型摻雜濃度是落在5×10 19cm -3至10 21cm -3的範圍內。
  7. 如請求項1所述的單光子崩潰二極體,其中該P型重摻雜層的P型摻雜濃度與該P型半導體井層的P型摻雜濃度的比值是落在100至1000的範圍內。
  8. 如請求項1所述的單光子崩潰二極體,其中該至少一P型半導體連接層為配置於該第一P型半導體子層在平行於該第二N型半導體井層的橫向上的相對兩邊的二個P型半導體連接層,且該至少一側向開口為位於該第一P型半導體子層在該橫向上的相對另兩邊的二個側向開口。
  9. 如請求項1所述的單光子崩潰二極體,其中該至少一P型半導體連接層為配置於該第一P型半導體子層在平行於該第二N型半導體井層的橫向上的四邊的四個P型半導體連接層,且該至少一側向開口為位於該第一P型半導體子層在該橫向上的四個角落的四個側向開口。
  10. 如請求項1所述的單光子崩潰二極體,其中該至少一P型半導體連接層為配置於該第一P型半導體子層在平行於該第二N型半導體井層的橫向上的一角落及其相鄰兩邊的一個P型半導體連接層,且該至少一側向開口為位於該第一P型半導體子層在該橫向上的另一相對角落及其相鄰兩邊的一個側向開口。
  11. 如請求項10所述的單光子崩潰二極體,更包括一N型重摻雜層,配置於該第一N型半導體井層上,位於該側向開口的一側,且呈L形。
  12. 如請求項1所述的單光子崩潰二極體,其中該第一P型半導體子層與該第二P型半導體子層的間距是落在1微米至2.5微米的範圍內。
  13. 如請求項1所述的單光子崩潰二極體,其中該第一濃度範圍為10 17cm -3至5×10 18cm -3,該第二濃度範圍為10 17cm -3至5×10 18cm -3
  14. 一種單光子崩潰二極體,包括: 一第一N型半導體井層; 一第二N型半導體井層,配置於該第一N型半導體井層上方,其中該第一N型半導體井層及該第二N型半導體井層的N型摻雜濃度是落在一第一濃度範圍內; 一夾狀P型半導體井層,配置於該第一N型半導體井層上,且夾持該第二N型半導體井層,該夾狀P型半導體井層具有至少一側向開口,且該第二N型半導體井層藉由該開口與該第一N型半導體井層連接,其中該夾狀P型半導體井層的P型摻雜濃度是落在一第二濃度範圍內,該夾狀P型半導體井層與該第二N型半導體井層之間形成有分別位於該第二N型半導體井層的上側與下側的兩個雪崩區;以及 一P型重摻雜層,配置於該夾狀P型半導體井層上,其中該第二濃度範圍內的濃度值皆小於該P型重摻雜層的P型摻雜濃度。
  15. 如請求項14所述的單光子崩潰二極體,包括: 一N型重摻雜層,配置於該第一N型半導體井層上。
  16. 如請求項15所述的單光子崩潰二極體,其中該第一N型半導體井層包括: 一底部,其中該夾狀P型半導體井層配置於該底部上;以及 一側壁,環繞該夾狀P型半導體井層,其中該N型重摻雜層配置於該側壁的頂部。
  17. 如請求項16所述的單光子崩潰二極體,其中該N型重摻雜層在平行於該第二N型半導體井層的橫向上環繞該P型重摻雜層。
  18. 如請求項16所述的單光子崩潰二極體,其中該N型重摻雜層在平行於該第二N型半導體井層的橫向上相對於該P型重摻雜層偏向一側配置。
  19. 如請求項15所述的單光子崩潰二極體,其中該P型重摻雜層的P型摻雜濃度是落在5×10 19cm -3至10 21cm -3的範圍內,且該N型重摻雜層的N型摻雜濃度是落在5×10 19cm -3至10 21cm -3的範圍內。
  20. 如請求項14所述的單光子崩潰二極體,其中該P型重摻雜層的P型摻雜濃度與該P型半導體井層的P型摻雜濃度的比值是落在100至1000的範圍內。
  21. 如請求項14所述的單光子崩潰二極體,其中該至少一側向開口為位於該夾狀P型半導體井層在平行於該第二N型半導體井層的橫向上的相對兩側邊的二個側向開口。
  22. 如請求項14所述的單光子崩潰二極體,其中該至少一側向開口為位於該夾狀P型半導體井層在平行於該第二N型半導體井層的橫向上的四個角落的四個側向開口。
  23. 如請求項14所述的單光子崩潰二極體,其中該至少一側向開口為位於該夾狀P型半導體井層在平行於該第二N型半導體井層的橫向上的一角落及其相鄰兩邊的一個側向開口。
  24. 如請求項23所述的單光子崩潰二極體,更包括一N型重摻雜層,配置於該第一N型半導體井層上,位於該側向開口的一側,且呈L形。
  25. 如請求項14所述的單光子崩潰二極體,其中第二N型半導體井層的厚度是落在1微米至2.5微米的範圍內。
  26. 如請求項14所述的單光子崩潰二極體,其中該第一濃度範圍為10 17cm -3至5×10 18cm -3,且該第二濃度範圍為10 17cm -3至5×10 18cm -3
TW110214053U 2021-02-26 2021-11-26 單光子崩潰二極體 TWM624210U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163153966P 2021-02-26 2021-02-26
US63/153,966 2021-02-26

Publications (1)

Publication Number Publication Date
TWM624210U true TWM624210U (zh) 2022-03-01

Family

ID=80136483

Family Applications (4)

Application Number Title Priority Date Filing Date
TW110141238A TWI774602B (zh) 2021-02-26 2021-11-05 單光子崩潰二極體及單光子崩潰二極體陣列
TW110213059U TWM623409U (zh) 2021-02-26 2021-11-05 單光子崩潰二極體及單光子崩潰二極體陣列
TW110214053U TWM624210U (zh) 2021-02-26 2021-11-26 單光子崩潰二極體
TW110144123A TWI792720B (zh) 2021-02-26 2021-11-26 單光子崩潰二極體

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW110141238A TWI774602B (zh) 2021-02-26 2021-11-05 單光子崩潰二極體及單光子崩潰二極體陣列
TW110213059U TWM623409U (zh) 2021-02-26 2021-11-05 單光子崩潰二極體及單光子崩潰二極體陣列

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110144123A TWI792720B (zh) 2021-02-26 2021-11-26 單光子崩潰二極體

Country Status (3)

Country Link
CN (4) CN114038865A (zh)
TW (4) TWI774602B (zh)
WO (2) WO2022179171A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038865A (zh) * 2021-02-26 2022-02-11 神盾股份有限公司 单光子雪崩二极管及单光子雪崩二极管阵列

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259293B2 (en) * 2007-03-15 2012-09-04 Johns Hopkins University Deep submicron and nano CMOS single photon photodetector pixel with event based circuits for readout data-rate reduction communication system
US7898001B2 (en) * 2008-12-03 2011-03-01 Stmicroelectronics (Research & Development) Limited Single photon detector and associated methods for making the same
IT1393781B1 (it) * 2009-04-23 2012-05-08 St Microelectronics Rousset Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile ad effetto jfet, schiera di fotodiodi e relativo procedimento di fabbricazione
CN101931021A (zh) * 2010-08-28 2010-12-29 湘潭大学 单光子雪崩二极管及基于此的三维coms图像传感器
GB201014843D0 (en) * 2010-09-08 2010-10-20 Univ Edinburgh Single photon avalanche diode for CMOS circuits
JP6090060B2 (ja) * 2013-08-23 2017-03-08 株式会社豊田中央研究所 シングルフォトンアバランシェダイオード
US9685576B2 (en) * 2014-10-03 2017-06-20 Omnivision Technologies, Inc. Back side illuminated image sensor with guard ring region reflecting structure
US10217889B2 (en) * 2015-01-27 2019-02-26 Ladarsystems, Inc. Clamped avalanche photodiode
US10014340B2 (en) * 2015-12-28 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked SPAD image sensor
US10153310B2 (en) * 2016-07-18 2018-12-11 Omnivision Technologies, Inc. Stacked-chip backside-illuminated SPAD sensor with high fill-factor
CN106057958B (zh) * 2016-08-08 2017-05-10 杭州电子科技大学 单光子雪崩光电二极管的制作方法
JP2017005276A (ja) * 2016-09-30 2017-01-05 株式会社豊田中央研究所 シングルフォトンアバランシェダイオード
US10312391B2 (en) * 2016-10-04 2019-06-04 Omnivision Technologies, Inc. Apparatus and method for single-photon avalanche-photodiode detectors with reduced dark count rate
CN106298816A (zh) * 2016-10-11 2017-01-04 天津大学 集成淬灭电阻的单光子雪崩二极管及其制造方法
JP2020009790A (ja) * 2016-11-09 2020-01-16 シャープ株式会社 アバランシェフォトダイオード
CN106449770B (zh) * 2016-12-07 2019-09-24 天津大学 防止边缘击穿的环形栅单光子雪崩二极管及其制备方法
CN106531837B (zh) * 2016-12-29 2017-10-17 杭州电子科技大学 双结单光子雪崩二极管及其制作方法
US10103285B1 (en) * 2017-04-13 2018-10-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
EP3435422B1 (en) * 2017-07-26 2020-05-06 ams AG Spad device for excess bias monitoring
US10388816B2 (en) * 2017-09-22 2019-08-20 Stmicroelectronics (Research & Development) Limited Deep trench isolation (DTI) bounded single photon avalanche diode (SPAD) on a silicon on insulator (SOI) substrate
US10193009B1 (en) * 2018-04-05 2019-01-29 Stmicroelectronics (Crolles 2) Sas Single photon avalanche gate sensor device
CN109300992B (zh) * 2018-08-16 2020-01-21 杭州电子科技大学 一种高探测效率的单光子雪崩二极管及其制作方法
CN109285901A (zh) * 2018-08-27 2019-01-29 重庆亚川电器有限公司 一种具有逆掺杂分布的深n阱的cmos spad光电器件
US11296247B2 (en) * 2019-02-11 2022-04-05 Allegro Microsystems, Llc Photodetector with a buried layer
JP2020170812A (ja) * 2019-04-05 2020-10-15 ソニーセミコンダクタソリューションズ株式会社 アバランシェフォトダイオードセンサおよびセンサ装置
CN114038865A (zh) * 2021-02-26 2022-02-11 神盾股份有限公司 单光子雪崩二极管及单光子雪崩二极管阵列

Also Published As

Publication number Publication date
TW202234715A (zh) 2022-09-01
TWI792720B (zh) 2023-02-11
CN114284383A (zh) 2022-04-05
TWI774602B (zh) 2022-08-11
CN216980588U (zh) 2022-07-15
WO2022179171A1 (zh) 2022-09-01
CN114038865A (zh) 2022-02-11
TW202234716A (zh) 2022-09-01
TWM623409U (zh) 2022-02-11
CN216698365U (zh) 2022-06-07
WO2022179223A1 (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
JP6090060B2 (ja) シングルフォトンアバランシェダイオード
US20180108799A1 (en) Avalanche diode and method for manufacturing the same field
US10367111B2 (en) APD focal plane arrays with backside vias
US6482671B2 (en) Integrated optoelectronic device with an avalanche photodetector and method of making the same using commercial CMOS processes
JP2017005276A (ja) シングルフォトンアバランシェダイオード
CN110349982A (zh) 包含单个光子雪崩二极管spad结构的半导体装置及传感器
US20230378386A1 (en) Photodetectors and photodetector arrays
JP2021185606A (ja) 光検出装置
WO2022011701A1 (zh) 一种单光子雪崩二极管及其制造方法、光检测器件及系统
KR20200049816A (ko) 개선된 작동 전압 범위를 가지는 반도체 광전자증배관
US3812518A (en) Photodiode with patterned structure
TWI792720B (zh) 單光子崩潰二極體
US20230031737A1 (en) Light sensing device
JP2002314116A (ja) Pin構造のラテラル型半導体受光素子
WO2022011694A1 (zh) 一种单光子雪崩二极管及其制造方法、光检测器件及系统
JPH0513798A (ja) 半導体受光装置
CN114284376A (zh) 一种单光子雪崩二极管检测器
US9882075B2 (en) Light sensor with vertical diode junctions
EP4336568A1 (en) Planar inp-based spad and application thereof
RU2732695C1 (ru) Лавинный фотодетектор (варианты) и способ его изготовления (варианты)
WO2024092961A1 (zh) 半导体器件及其制造方法
US20230215964A1 (en) Single-photon detection pixel and single-photon detection pixel array including the same
JPH03231477A (ja) アバランシェフォトダイオード
Kostov et al. High-speed PNP PIN phototransistors in a 0.18 μm CMOS process
CN104900748A (zh) 一种具有不等光电口径的垂直进光雪崩光电二极管