KR20200049816A - 개선된 작동 전압 범위를 가지는 반도체 광전자증배관 - Google Patents

개선된 작동 전압 범위를 가지는 반도체 광전자증배관 Download PDF

Info

Publication number
KR20200049816A
KR20200049816A KR1020207008939A KR20207008939A KR20200049816A KR 20200049816 A KR20200049816 A KR 20200049816A KR 1020207008939 A KR1020207008939 A KR 1020207008939A KR 20207008939 A KR20207008939 A KR 20207008939A KR 20200049816 A KR20200049816 A KR 20200049816A
Authority
KR
South Korea
Prior art keywords
microcell
array
photomultiplier tube
semiconductor photomultiplier
microcells
Prior art date
Application number
KR1020207008939A
Other languages
English (en)
Inventor
폴 말라키 데일리
존 칼튼 잭슨
Original Assignee
센스엘 테크놀로지스 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센스엘 테크놀로지스 엘티디. filed Critical 센스엘 테크놀로지스 엘티디.
Publication of KR20200049816A publication Critical patent/KR20200049816A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/248—Silicon photomultipliers [SiPM], e.g. an avalanche photodiode [APD] array on a common Si substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Molecular Biology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 개시는 반도체 광전자증배관(100)에 관한 것으로서, 상호연결된 마이크로셀들의 어레이를 포함하고, 상기 어레이는 적어도 제1 기하학적 형상의 제1 접합 영역을 갖는 제1 유형의 마이크로셀(125); 및 제2 기하학적 형상의 제2 접합 영역을 갖는 제2 유형의 마이크로셀(225)을 포함한다.

Description

개선된 작동 전압 범위를 가지는 반도체 광전자증배관
본 개시는 광자 검출기에 관한 것이다. 특히, 본 개시는 반도체 광전자증배관과 같은 고감도 광자 검출기에 관한 것이다. 특히, 이에 한정되는 것은 아니지만, 본 개시는 Time-Of-Flight PET [TOF-PET], 레이저 거리 측정(Laser Ranging) [LIDAR] 어플리케이션, 생체 발광, 높은 에너지 물리학(High Energy Physics) [HEP] 검출기를 포함하는 양전자 방출 단층 촬영술(Positron Emission Tomography) [PET]과 같은 영역에서의 반도체 광전자증배관(SiPMs 또는 SPMs)에 관한 것이다.
SiPM은 실리콘과 같은 반도체 기판 상의 초소형 가이거-모드(Geiger-mode) 애벌랜치 포토 다이오드(avalanche photodiode, APD) 셀의 어레이로 구성된 반도체 광자 감지 디바이스이다. 예시적인 10 x 10 마이크로셀 어레이가 첨부 도면의 도 1에 도시되어 있다. 각 셀은 서로 연결되어 하나의 신호 출력을 가지는 하나의 더 큰 디바이스를 형성한다. 전체 디바이스 크기는 1 x 1㎜ 정도만큼 작을 수 있으며, 더 클 수도 있다. 첨부 도면의 도 2는 종래의 실리콘 광전자증배관의 개략적인 도면이다.
APD 셀은 사용된 마스크에 따라 10 내지 100 마이크론으로 치수가 다양하며, 최대 3000 마이크로셀/sq.㎜의 밀도를 가질 수 있다. 애벌랜치 다이오드는 또한 바람직한 특성에 따라 실리콘 이외의 다른 반도체로부터 제조될 수 있다. 실리콘은 가시 범위 및 근적외선 범위를 낮은 증배 노이즈(과도한 노이즈)로 검출한다. 게르마늄(Ge)은 1.7㎛ 파장의 적외선을 검출하지만, 높은 증배 노이즈를 가진다. InGaAs(Indium Gallium Arsenide)는 1.6㎛의 최대 파장을 검출하며, Ge보다 낮은 증배 노이즈를 갖는다. InGaAs는 일반적으로 이종 구조 다이오드의 증배 영역에 사용되며, 광섬유를 사용한 고속 통신과 호환되고, Gbit/s 이상의 속도에 도달할 수 있다. 질화갈륨(Gallium nitride)은 UV 광으로 작동한다. 수은카드늄텔루륨(Mercury Cadmium Telluride, HgCdTe)은 적외선에서 최대 약 14㎛의 파장에서 작동하며, 암전류를 줄이기 위해 냉각이 필요로 하며, 매우 낮은 수준의 과도한 노이즈를 달성할 수 있다.
실리콘 애벌랜치 다이오드는 일반적으로 20~500V의 항복 전압을 가지며 기능할 수 있다. APD는 높은 역 바이어스 전압(접합에서의 도핑 프로파일에 따라 실리콘에서 약 20-200V)이 인가되는 경우에 충격 이온화 또는 애벌랜치 효과로 인해 약 100-1000의 내부 전류 이득 효과를 나타낸다. 실리콘 광전자증배관 또는 SiPM은 항복 전압보다 큰 역전압으로 작동하는 가이거 모드 APD를 사용하고, 암흑 카운트 이벤트 레이트(dark count event rate)를 충분히 낮은 레벨로 유지함으로써 105 내지 106의 이득을 달성할 수 있다. 애벌랜치 이벤트에 의해 생성된 전류는 적절한 전류 제한 체계에 의해 퀀칭(quenched)되어야만 디바이스가 애벌랜치 이벤트 후에 복구되고 재설정될 수 있다.
노이즈는 궁극적으로 측정될 수 있는 가장 작은 신호에 제한을 가한다. SiPM의 주요 노이즈 소스는 암흑 카운트 레이트(dark count rate, DCR)이며, 이는 주로 높은 필드 영역에서 애벌랜치를 발생시키는 열적 생성된 전자들(thermally generated electron) 때문이다.
비-감광성 에지 항복이 시작하면 애벌랜치 포토 다이오드의 유용한 작동 전압 범위가 제한된다. 애벌랜치 확률이 실질적인 PDE가 달성될 수 있는 레벨을 달성하기 위해서는 충분한 과전압(초기 항복을 넘어선 바이어싱)이 필요하다. 비-감광성 에지 항복의 시작으로 인해 충분한 과전압이 가능하지 않는 경우, PDE는 디바이스가 궁극적으로 달성할 수 있는 것으로부터 감소된다. 이 디바이스는 작동 전압이 디바이스 내에서 높은 애벌랜치 확률이 달성되지 못할 수 있는 레벨로 제한될 수 있으며, 구조의 전체적인 퍼텐셜(potential)이 실현되지 않을 수 있다.
그러므로, 종래 기술의 단점 중 적어도 일부를 해결하기 위한 반도체 광전자증배관을 제공할 필요가 있다.
이에 따라, 본 개시는 반도체 광전자증배관에 관한 것으로서,
상호연결된 마이크로셀들의 어레이; 상기 어레이는 제1 기하학적 형상의 제1 접합 영역을 갖는 제1 유형의 마이크로셀; 및 제2 기하학적 형상의 제2 접합 영역을 갖는 제2 유형의 마이크로셀을 적어도 포함하는, 반도체 광전자증배관에 관한 것이다.
일 양태에서, 전기장이 미리 결정된 레벨 초과인 영역을 그 내부에 가지는 어레이의 위치에 위치된 마이크로셀은, 전기장이 미리 결정된 레벨 미만인 영역을 그 내부에 가지는 어레이의 위치에 위치된 마이크로셀에 비해 낮은 항복을 갖는다. 유리하게는, 미리 결정된 레벨은 20 볼트 내지 60 볼트의 범위 내에 있다.
추가 양태에서, 더 높은 항복 전압을 가지는 마이크로셀의 항복 전압과 비교하여 더 낮은 항복 전압을 가지는 마이크로셀의 항복 전압은 이하의 식에 의해 주어진다:
Figure pct00001
VBD는 더 높은 항복을 가지는 마이크로셀의 항복 전압이고;
VSP는 더 낮은 항복을 가지는 마이크로셀의 항복 전압이며;
n ~= rj/WDM이고;
WDM 은 평면 접합의 공핍 폭과 동일하며;
rj는 접합의 곡률의 반경이다.
예시적인 양태에서, 제1 유형의 마이크로셀 및 제2 유형의 마이크로셀 중 하나는 어레이의 제1 위치에 위치되고, 제1 유형의 마이크로셀 및 제2 유형의 마이크로셀 중 다른 하나는 어레이의 제2 위치에 위치된다.
다른 양태에서, 제1 위치 및 제2 위치는 상이한 전기장과 연관된다.
일 양태에서, 제1 및 제2 위치 중 하나와 연관된 전기장은 제1 및 제2 위치 중 다른 하나와 연관된 전기장보다 크다.
추가 양태에서, 어레이의 바깥 주변부의 위치에 위치된 하나 이상의 마이크로셀은 상기 어레이의 바깥 주변부의 위치에 위치되지 않은 하나 이상의 마이크로셀보다 높은 전기장과 연관된다.
일 양태에서, 어레이의 바깥 주변부의 코너 위치에 위치된 하나 이상의 마이크로셀은 상기 어레이의 바깥 주변부의 코너 위치에 위치되지 않은 하나 이상의 마이크로셀보다 높은 전기장과 연관된다.
다른 양태에서, 제1 및 제2 기하학적 형상 중 적어도 하나는 아치형 형상을 규정한다.
일 양태에서, 제1 및 제2 기하학적 형상은 모두 아치형 형상을 규정한다.
또 다른 양태에서, 제1 및 제2 기하학적 형상은 상이한 반경의 아치형 형상을 규정한다.
일 양태에서, 어레이의 다른 위치보다 높은 전기장을 갖는 어레이의 위치는 다른 위치에 위치된 마이크로셀의 접합 영역보다 큰 면적의 접합 영역을 갖는 마이크로셀이 구비된다.
예시적인 양태에서, 어레이의 다른 위치보다 높은 전기장을 갖는 어레이의 위치는 다른 위치에 위치된 마이크로셀의 접합 영역보다 큰 반경의 접합 영역을 갖는 마이크로셀이 구비된다.
일 양태에서, 제1 및 제2 기하학적 형상 중 적어도 하나는 아치형 형상을 규정하는 반면, 제1 및 제2 기하학적 형상 중 다른 하나는 비-아치형 형상을 규정한다.
예시적인 양태에서, 제1 접합 영역 및 제2 접합 영역은 상이한 항복 전압과 연관된다.
다른 양태에서, 제1 접합 영역 및 제2 접합 영역은 상이한 레벨의 광 감도를 가진다.
예시적인 양태에서, 어레이의 제1 위치에 위치된 마이크로셀은 어레이의 제2 위치에 위치된 마이크로셀에 비해 낮은 광 감도를 갖는다.
일 양태에서, 제1 접합 영역과 제2 접합 영역은 상이한 레벨의 이득을 갖는다.
추가적인 양태에서, 어레이의 제1 위치에 위치된 마이크로셀은 어레이의 제2 위치에 위치된 마이크로셀에 비해 낮은 이득을 갖는다.
다른 양태에서, 제1 접합 영역과 제2 접합 영역은 상이한 레벨의 커패시턴스를 갖는다.
일 양태에서, 어레이의 제1 위치에 위치된 마이크로셀은 어레이의 제2 영역에 위치된 마이크로셀과 비교하여 더 낮은 커패시턴스를 가진다.
예시적인 양태에서, 제1 위치에 위치된 마이크로셀을 덮는 하나 이상의 재료 층과 연관된 투과율은 제2 위치에 위치된 마이크로셀을 덮는 하나 이상의 재료층과 연관된 투과율보다 낮다.
일 양태에서, 아치형은 원통형 및 구형 중 적어도 하나를 포함한다.
다른 양태에서, 아치형은 미리 결정된 반경을 갖는다.
추가적인 양태에서, 적어도 2개의 마이크로셀은 상이한 반경을 갖는 아치형의 접합을 갖는다.
일 양태에서, 제1 접합 영역과 제2 접합 영역의 면적은 상이하다.
추가 양태에서, 제1 위치에 위치된 마이크로셀의 접합 면적은 제2 위치에 위치된 마이크로셀의 접합 면적보다 작다.
일 양태에서, 제1 위치에 위치된 적어도 2개의 마이크로셀의 접합 면적은 상이하다.
본 개시는 또한 기판으로서,
상호연결된 마이크로셀들의 어레이; 상기 어레이는 제1 기하학적 형상의 제1 접합 영역을 갖는 제1 유형의 마이크로셀, 및 제2 기하학적 형상의 제2 접합 영역을 갖는 제2 유형의 마이크로셀을 적어도 포함하는, 기판에 관한 것이다.
이들 및 다른 특징들은 본 교시의 이해를 돕기 위해 제공되는 이하의 도면들을 참조하여 더 잘 이해될 것이다.
본 교시는 이제 첨부 도면을 참조하여 기술될 것이다:
도 1은 반도체 광전자증배관의 예시적인 구조를 도시한다.
도 2는 예시적인 반도체 광전자증배관의 개략적인 회로도이다.
도 3은 예시적인 반도체 광전자증배관의 평면도이다.
도 4는 본 교시에 따른 반도체 광전자증배관의 평면도이다.
도 5는 역 바이어스가 인가된 다이오드 벌스(diode verses)에 대한 전자, 정공, 및 조인트(joint)에 대한 애벌랜치 개시 확률(avalanche initiation probability, AIP)의 그래프이다.
도 6은 인가된 역 바이어스가 증가함에 따라 애벌랜치 확률이 증가하는 것으로 인한 변형된 마이크로셀이 없는 정상 검출기의 작동 전압 범위 및 검출기 효율성의 증가를 도시하는 그래프이다.
도 7은 변형된 마이크로셀의 서브 세트를 포함하는 검출기의 작동 전압 범위의 증가를 도시하는 도면이다.
도 8a 및 도 8b는 어레이의 두 영역에서 마이크로셀에 대한 SiPM의 2D 단면에서 등전위 선의 내부 분포를 도시하는 컴퓨터 시뮬레이션이다.
도 9는 평면(2D) 접합에 대한 공핍 영역 형성의 2차원 표현이다.
도 10은 마이크로셀 항복에 대한 접합 곡률의 효과를 정량화하기 위해 생성된 예시적인 구조를 도시한다.
도 11은 코너 곡률로 인한 접합 항복의 감소를 도시한다.
도 12는 검출기 내에서 약한 마이크로셀을 수정함으로써 전압 작동 범위가 증가된다는 것을 도시한다.
도 13은 작동 범위 제한 마이크로셀이 회색으로 표시된 마이크로셀 어레이를 도시하는 검출기 레이아웃과 더 넓은 작동 범위로 인해 더 높은 검출 효율을 허용할 수 있도록 마이크로셀의 변형된 서브 세트를 갖는 검출기 레이아웃을 도시한다.
도 14는 작동 범위의 높은 끝을 향하는 어레이 마이크로셀의 코너에 대해 변형된 곡률을 갖는 디바이스에 대해 암전류 감소를 도시한다.
도 15는 예시적인 실리콘 광전자증배관의 레이아웃을 도시한다.
도 16은 본 발명에 따른 예시적인 실리콘 광전자증배관의 레이아웃을 도시한다.
본 발명은 이제 몇몇 예시적인 반도체 광전자증배관을 참조하여 기술될 것이다. 예시적인 반도체 광전자증배관은 교시의 이해를 돕기 위해 제공되며, 어떠한 방식으로도 제한되는 것으로 해석되지 않아야 한다는 것이 이해될 것이다. 또한, 임의의 하나의 도면을 참조하여 기술된 회로 요소 또는 구성 요소는 본 발명의 사상을 벗어나지 않고 다른 도면 또는 다른 균등한 회로 요소와 상호 교환될 수 있다. 설명의 단순성 및 명료성을 위해, 적절하다고 간주되는 경우, 대응하거나 유사한 요소를 지시하기 위해 도면들 사이의 참조 번호가 반복될 수 있다는 것이 이해될 것이다.
먼저 도 1을 참조하면, 가이거 모드 포토 다이오드의 어레이를 포함하는 반도체 광전자증배관(100)이 도시되어 있다. 어레이는 통상의 기술자에게 공지될 반도체 프로세스, 예를 들어, 증착, 주입, 확산, 패터닝, 도핑, 및 에칭을 포함할 수 있지만 이에 한정되지는 않는 반도체 프로세스를 사용하여 반도체 기판(150) 상에 형성된다. 전도성 물질, 절연 물질, 및 반도체 도핑된 면적에서의 패턴화된 층은 포토 다이오드의 구조를 형성한다. 도시된 바와 같이, 퀀치 저항(quench resistor)은 애벌랜치 전류를 제한하는데 사용될 수 있는 각각의 포토 다이오드에 인접하여 구비된다. 포토 다이오드는 알루미늄 또는 유사한 전도성 트랙킹(conductive tracking)에 의해 공통 바이어싱 및 접지 전극에 전기적으로 연결된다.
다이오드를 가로질러 바이어스 전압을 인가하기 위해 포토 다이오드 어레이(155)의 애노드가 공통 접지 전극에 연결되고, 어레이의 캐소드가 전류 제한 저항(160)을 통해 공통 바이어스 전극에 연결된, 종래의 반도체 광전자증배관(100)에 대한 등가 회로도(200)가 도 2에 도시되어 있다.
반도체 광전자증배관(100)은 마이크로셀(125)이라 불리는 반복 구조의 어레이로 구성된다. 각각의 마이크로셀(125)은 마이크로셀(125)이 가이거 항복을 겪을 때마다 매우 균일하고 양자화된 전하량을 생성한다. 마이크로셀(125) (및 따라서 검출기)의 이득은 출력 전하 대 전자의 전하의 비로 정의된다. 출력 전하는 과전압 및 마이크로셀 커패시턴스로부터 계산될 수 있다.
Figure pct00002
여기서, G는 마이크로셀의 이득이고;
C는 마이크로셀의 커패시턴스이며;
Figure pct00003
는 과전압이며;
q는 전자의 전하이다.
노이즈는 시스템에서 원치 않는 신호의 모든 소스를 커버할 수 있는 일반적인 용어이며, 측정된 신호에 겹쳐진다. 노이즈는 궁극적으로 측정될 수 있는 가장 작은 신호에 제한을 가한다. SiPM의 주요 노이즈 소스는 암흑 카운트 레이트(dark count rate, DCR)이며, 이는 주로 높은 필드 영역에서 애벌랜치를 발생시키는 열적 생성된 전자들(thermally generated electron) 때문이다. DCR은 입사광이 없는 등록된 카운트(registered count)의 평균 레이트이다. DCR은 실제 광자에 의해 현재 신호가 지배적으로 발생하는 최소 카운트 레이트를 결정한다. 광전자 또는 열적 생성된 전자들로 인한 마이크로셀(125)의 고장으로 인한 신호는 동일하다. 따라서, 이러한 전자는 단일 광자 레벨에서 노이즈 소스를 형성한다. 임계값을 단일 광자 레벨보다 높게 설정할 수 있으면, 노이즈로 인한 잘못된 트리거(false trigger)는 피해질 수 있지만, 암흑 카운트는 항상 측정된 신호에 기여를 형성할 것이다.
비-감광성 에지 항복이 시작하면 애벌랜치 포토 다이오드의 유용한 작동 전압 범위가 제한된다. 애벌랜치 확률이 실질적인 PDE가 달성될 수 있는 레벨을 달성하기 위해서는 충분한 과전압(초기 항복을 넘어선 바이어싱)이 전형적으로 필요하다. 비-감광성 에지 항복의 시작으로 인해 충분한 과전압이 가능하지 않는 경우, PDE는 디바이스가 궁극적으로 달성할 수 있는 것으로부터 감소된다. 이 디바이스는 작동 전압이 디바이스 내에서 높은 애벌랜치 확률을 달성하지 못할 수 있는 레벨로 제한될 수 있으며, 구조의 전체적인 퍼텐셜(potential)이 실현되지 않는다.
본 발명자들은 퍼텐셜 작동 전압 범위를 확장시키기 위해 디바이스에서 작동 전압 범위의 제한을 책임지는 마이크로셀(225)의 인스턴스를 선택함으로써 변형된다는 것을 인식하였다. 변형된 마이크로셀(225)의 서브 세트는 에지 항복의 시작을 책임지는 마이크로셀이다. 그 결과는 일반적인 하나의 유형 대신 두가지 유형의 마이크로셀을 가지는 디바이스이다. 새로운 제2 유형의 마이크로셀(225)은 제1 유형의 마이크로셀(125)과 다르게 수행되도록 변형된다. 이들 마이크로셀(225)은 마이크로셀 내의 전기장을 완화시키는 변형된 기하학적 구조를 갖는다. 선택적으로, 마이크로셀(225)의 서브 세트는 디바이스의 다른 작동 파라미터에 대한 불균일성을 최소화하기 위해 마이크로셀(125)에 비해 변형된 패터닝 처리를 갖는다. 마이크로셀(225)에 대한 상기 변형들은, 디바이스가 원하는 광 감지 모드에서 다른 것에서 가능한 것보다 더 높은 과전압으로 작동하는 것을 용이하게 하여 더 나은 애벌랜치 확률 및 더 나은 광 검출 효율을 달성한다. 제2 유형의 마이크로셀(225)은 전형적으로 마이크로셀 매트릭스의 코너 위치와 같은 어레이의 바깥 주변부에 위치된다.
제2 유형의 마이크로셀(225)이 어레이에 배치되는 위치를 한정하려는 의도는 아니다. 따라서, 제2 유형의 마이크로셀(225)은 어레이의 코너가 아닌 영역에 위치될 수 있다. 전기장이 미리 결정된 레벨보다 높은 영역을 그 내부에 가지는 어레이의 위치에 위치된 제2 유형의 마이크로셀(225)은, 전기장이 미리 결정된 레벨보다 미만인 영역을 그 내부에 갖는 어레이의 위치에 위치된 제1 유형의 마이크로셀(125)과 비교하여, 낮은 항복을 갖는다. 예시적인 실시예에서, 미리 결정된 레벨은 20 볼트 내지 60 볼트의 범위에 있다. 더 높은 항복 전압을 갖는 마이크로셀의 항복 전압과 비교하여 더 낮은 항복 전압을 갖는 마이크로셀의 항복 전압은 이하의 식에 의해 주어진다:
Figure pct00004
VBD는 더 높은 항복을 가지는 마이크로셀의 항복 전압이고;
VSP는 더 낮은 항복을 가지는 마이크로셀의 항복 전압이며;
n ~= rj/WDM이고;
WDM 은 평면 접합의 공핍 폭과 동일하며;
rj는 접합의 곡률의 반경이다.
통상의 기술자는, 제1 유형의 마이크로셀(125) 및 제2 유형의 마이크로셀(225) 중 하나는 어레이의 제1 위치에 위치되는 반면, 제1 유형의 마이크로셀(125) 및 제2 유형의 마이크로셀(225) 중 다른 하나는 어레이의 제2 위치에 위치된다. 제1 위치 및 제2 위치는 상이한 전기장과 연관된다. 제1 및 제2 위치 중 하나와 연관된 전기장은 제1 및 제2 위치 중 다른 하나와 연관된 전기장보다 크다. 어레이의 바깥 주변부의 위치에 위치된 마이크로셀 중 적어도 일부는 어레이의 바깥 주변부의 위치에 위치되지 않은 다른 마이크로셀보다 높은 전기장과 연관된다. 예시적인 실시예에서, 어레이의 바깥 주변부의 코너 위치에 위치된 하나 이상의 제2 유형의 마이크로셀(225)은 어레이의 바깥 주변부의 코너 위치에 위치되지 않은 하나 이상의 제1 유형의 마이크로셀(125)보다 높은 전기장과 연관된다.
도 5는 역 바이어스가 인가된 다이오드 벌스(diode verses)에 대한 전자, 정공, 및 조인트(joint)에 대한 애벌랜치 개시 확률(avalanche initiation probability, AIP)의 그래프이다. AIP 및 따라서 검출기 효율성은 작동 전압이 증가함에 따라 증가한다. 도 6은 인가된 역 바이어스가 증가함에 따라 애벌랜치 확률이 증가하는 것으로 인하여 변형된 마이크로셀(225)이 없는 정상 검출기의 작동 전압 범위 및 검출기 효율성의 증가를 도시하는 그래프이다. 비-감광성 에지 항복의 시작으로 인한 작동 범위에 대한 제한 또한 묘사되어 있다. 에지 항복의 시작은 검출기를 작동할 수 없게 하는 실제 검출 이벤트로 인해 전류와 구별할 수 없는 검출 신호에 스퓨리어스 전류(spurious current)를 추가한다. 이러한 비-감광성 에지 항복이 개시되는 전압을 증가시키는 것은, 검출기의 작동 전압 용량을 증가시켜 AIP가 더 높은 전압에서 작동될 수 있게 할 수 있다. 따라서, 향상된 효율을 갖는 검출기가 실현된다. 대안적으로, 접합 항복이 감소될 수 있고, 더 높은 과전압(초기 항복의 시작을 초과하는 전압)에서 변형된 디바이스가 작동될 수 있어서, 따라서, 높은 검출 효율과 동시에 절대 작동 전압(absolute operating voltage)에서 작동되며, 초기 항복은 있지만 낮은 과전압 용량을 가지는 표준 디바이스로 작동된다. 도 7은 변형된 마이크로셀(225)의 서브 세트를 포함하는 검출기의 작동 전압 범위의 증가를 도시하는 도면이다. 디바이스의 작동 범위는, 디바이스의 작동 범위 용량을 제한하는 책임이 있는 마이크로셀을 수정함으로써 증가된다. 이는 디바이스가 종래의 디바이스에 가능한 전압보다 높은 전압에서 작동될 수 있게 한다. 이는 디바이스가 애벌랜치 개시 확률(Avalanche Initiation Probability)이 높은 체제에서 작동될 수 있음을 의미한다.
도 8a 및 도 8b는 어레이의 두 영역: 도 8a에 도시된 바와 같은 비-에지 마이크로셀 어레이(250) 및 도 8b에 도시된 바와 같은 에지 마이크로셀 어레이(260)에서 마이크로셀에 대한 SiPM의 2D 단면에서 등전위 선의 내부 분포를 도시하는 컴퓨터 시뮬레이션이다. 비-에지 마이크로셀 어레이(250)의 경우, 마이크로셀 사이의 표면 전위는 단자 인가된 전위보다 상당히 낮지만, 에지 마이크로셀 어레이(260)의 경우, 표면 전위는 단자 전위로 상승한다. 이는, 에지 마이크로셀 어레이(260)에서 비-에지 마이크로셀 어레이(250)보다 전압 강하가 있음을 의미한다. 따라서, 에지 마이크로셀 어레이는 비-에지 마이크로셀 어레이보다 더 높은 에지 마이크로셀의 전기장을 가질 것이고, 충격 이온화를 위한 임계 전기장(critical electric filed)에 더 빨리 도달할 것이다. 결과적으로, 에지 마이크로셀(260)은, 비-에지 마이크로셀 어레이(250)가 여전히 광자 검출기로서 성공적으로 기능할 수 있는 동안, 비-에지 마이크로셀 어레이(250)보다 더 빨리 디바이스 출력에 스퓨리어스 비-감광성 전류를 제공하기 시작하고, 검출기를 작동 불가하게 만든다. 모든 마이크로셀 출력이 합산된 아날로그 SiPM에서 단일 마이크로셀로부터 나오는 스퓨리어스 전류로 인해 전체 검출기가 작동할 수 없게 된다. 따라서, 에지 마이크로셀(260)로부터 나오는 스퓨리어스 전류는 전체 디바이스의 작동 전압 범위를 제한하며, 이는 바람직하지 않다.
도 9는 평면(2D) 접합에 대한 공핍 영역 형성의 2차원 표현이다. 접합은 실리콘 유형의 n(과도한 자유 전자)으로부터 p(과도한 자유 정공)로의 전이를 정의하는 평면이다. 검출기가 작동 중에 바이어스되면 항상 활성 부피(전기장이 증가된 영역) 내에 접합이 있다. 검출기 구조는 디바이스가 활성화된 평면도 면적을 최대화하도록 신중하게 정의된다. 역바이어스 하의 접합은 공핍 영역인 접합 주위에 자유 캐리어가 없는 영역을 형성한다. 그들의 정공이 벗겨진 수용체 원자(acceptor atoms)로 구성된 비-이동성 음전하 센터는 접합의 p형 측 상에 형성되고, 이는 접합의 n형 측 상에 그들의 이동 전자가 벗겨진 도너 원자(donor atoms)로 구성된 다수의 고정 양전하 센터에 의해 균형된다. 접합 곡률을 사용하면 접합의 포락면(enveloping side) 측의 공핍 거리가 접합 코너에서 더 작아서, 주어진 개수의 도펀트 원자(dopant atoms)를 공핍시킨다. 이는 접합 전압이 강하되는 거리가 접합 코너에서 더 작다는 것을 의미하고, 즉, 전기장이 더 높다(전기장 = 볼트/미터)는 것을 의미한다. 접합 곡률이 더 강할수록 이러한 효과가 더 커지고, 그 접합에 대해 단말 인가된 전압이 낮을수록 애벌랜치 항복에 대한 임계 필드는 접합에서 내부적으로 도달된다.
도 10은 마이크로셀 항복에 대한 접합 곡률의 효과를 정량화하기 위한 예시적인 구조를 도시한다. 항복 시뮬레이션은 구조 상에서 수행되어 항복에 필요한 단자 전압을 결정하고, 즉, 구조에서 내부적으로 한 지점에서 실리콘 격자에 대한 임계 전기장을 달성하는 단자 전압을 결정한다. 원통형 좌표를 사용하는 시뮬레이션은 도시된 바와 같이 다양한 접합 곡률을 가진 다양한 구조 상에서 수행된다. 임계 전기장에 내부적으로 도달하는 단자 인가된 전압은 전류의 증가로 나타난다. 접합 면적이 증가함에 따라 접합 반경과 함께 항복 전의 베이스라인 접합 누설이 증가한다.
도 11의 그래프는 접합 곡률을 갖는 변형된 마이크로셀로 인한 접합 항복의 감소를 도시한다. 직사각형 좌표 시뮬레이션은 가능한 최대 2D 항복을 도시한다. 접합 곡률을 감소시키면 접합 항복이 줄어든다. 기본적으로, 마이크로셀을 가지는 디바이스는 이 예시에서 작동 전압 (및 따라서 AIP)이 80V로 제한된다. 접합 곡률을 높이기 위해 변형된 코너 마이크로셀을 사용하면 작동 전압 한도는 150 볼트까지 증가될 수 있다. 이를 통해 평면형 감광성 디바이스(검출기)가 훨씬 더 높은 효율로 작동할 수 있다. 도 12는 검출기 내에서 코너 마이크로셀을 수정함으로써 전압 작동 범위가 증가된다는 것을 도시한다.
도 13은 작동 범위 제한 마이크로셀(125)이 회색으로 표시된 마이크로셀 어레이를 도시하는 검출기 레이아웃과 더 넓은 작동 범위로 인해 더 높은 검출 효율을 허용할 수 있도록 마이크로셀(225)의 변형된 서브 세트를 갖는 검출기 레이아웃을 도시한다. 디바이스 코너 마이크로셀(225)에서의 접합 곡률은 실제 검출 이벤트로 인해 전류와 구별할 수 없는 스퓨리어스 전류의 생성을 초래하는 이러한 마이크로셀에서 코너, 비-감광성 항복의 시작을 야기한다. 약한 마이크로셀에 대한 접합 곡률을 결정하는 처리 단계의 정의를 변형하여 그들의 곡률을 증가시키고, 따라서 항복 전압은 더 높은 전압으로 작동할 수 있는 디바이스를 야기한다. 코너 마이크로셀에 대해 이러한 변형없이 약한 마이크로셀로부터의 스퓨리어스 전류는 검출기를 특정 전압 이상으로 작동 불가하게 하고, 디바이스의 작동 능력 및 검출기 효율을 제한할 것이다. 최적화된 디바이스를 위해, 코너 마이크로셀(225)은 디바이스 내의 다른 마이크로셀(125)과 다른 유형으로 변경된다. 이로 인해, 작동 전압 용량 및 검출기 효율이 향상된다.
도 14의 그래프는 작동 범위의 높은 끝을 향하는 어레이 마이크로셀(225)의 코너에 대해 변형된 곡률을 갖는 디바이스에 대한 암전류 감소를 도시한다. 종래의 마이크로셀 어레이(125)의 코너를 갖는 디바이스의 측정은 38 볼트로부터 높은 레벨의 암전류의 시작을 도시한다. 마이크로셀 어레이(225)의 변형된 코너를 갖는 디바이스에 대해, 47 볼트로부터 높은 레벨의 암전류가 시작된다.
도 15는 포토-민감성 마이크로셀(125)의 어레이로 구성된 예시적인 실리콘 광전자증배관 레이아웃을 도시한다. 각각의 마이크로셀(125)은 개별 마이크로셀(125)의 접합 면적을 정의하는 영역(401) 및 마이크로셀(125)의 포토-민감성 영역을 정의하는 영역(402)으로 구성된다. 영역(403)은 마이크로셀 어레이의 에지를 정의한다. 도 16은 제1 유형(125) 및 제2 유형(225)을 갖는 마이크로셀의 어레이로 구성된 다른 예시적인 실리콘 광전자증배관 레이아웃(500)을 도시한다. 어레이의 코너에 위치된 제2 유형(225)은 광전자증배관의 유용한 전압 작동 범위를 증가시키도록 변형되었다. 어레이의 코너에 있는 제2 유형의 마이크로셀(225)은 어레이의 코너에 있지 않은 제1 유형의 마이크로셀(125)과 상이한 유형이다. 제1 및 제2 유형의 마이크로셀(125, 225) 모두 마이크로셀의 접합 면적을 정의하는 영역(401)으로 구성된다. 제2 유형의 마이크로셀(225)에서, 접합 면적을 정의하는 영역(404)은, 어레이 내의 다른 마이크로셀(125)과 다른 형상이다. 영역(402)은 제1 유형의 마이크로셀(125)의 포토-민감성 영역을 한정한다. 이러한 포토-민감성 영역은 제2 유형의 마이크로셀(225)에는 존재하지 않는다. 따라서, 제1 유형의 마이크로셀(125)이 포토-민감성인 반면, 제2 유형의 마이크로셀(225)은 포토-민감성이 아니다. 제2 유형의 마이크로셀(225)의 기하학적 구조는 제1 마이크로셀과 비교하여 변형된다. 예시적인 실시예에서, 제2 유형의 마이크로셀(225)은 제1 유형의 마이크로셀의 접합 면적에 비해 감소된 접합 면적을 갖는다. 이는 마이크로셀(225)이 감소된 접합 커패시턴스를 가지는 마이크로셀(225)을 야기하고, 따라서 마이크로셀(125)에 비해 감소된 이득을 갖는다. 이는 감소된 광전류를 갖는 변형된 코너 마이크로셀로부터의 검출 이벤트와 함께 센서 출력의 불균일성을 초래할 것이다. 이러한 원치 않는 불균일성을 제거하기 위해, 변형된 접합 기하학적 구조를 가지는 제2 유형의 마이크로셀(225)이 추가로 변형되어, 마이크로셀(225) 위에 증착된 재료층이 모든 제1 유형의 마이크로셀(125)의 경우와 같이 제거되지 않고 그대로 유지된다. 따라서, 마이크로셀(225) 위의 물질은 마이크로셀(225)을 비 포토-민감성으로 만든다. 코너가 아닌 마이크로셀(125)에서 402와 균등한 영역은 코너 마이크로셀(225)에 존재하지 않는다. 이는 변형된 코너 마이크로셀(225)이 포토-민감성이고, 검출기가 보다 균일한 방식으로 작동하게 한다. 영역(403)은 마이크로셀 어레이의 에지를 한정한다.
어레이(500)로부터 출력된 센서는 광전류이며, 이벤트로부터 생성된 총 전하(Q)는 이하의 식에 의해 주어질 수 있다:
Figure pct00005
Figure pct00006
는 발사된 마이크로셀의 개수이고;
G는 마이크로셀의 이득이며;
q는 전자의 전하이고,
상기 이득, G는 과전압 ΔV, 마이크로셀 커패시턴스 C, 및 전자 전하 q로부터 계산될 수 있다.
Figure pct00007
마이크로셀 커패시턴스, C는 실리콘의 유전율(
Figure pct00008
), 작동 전압에서의 공핍 폭(
Figure pct00009
), 및 마이크로셀의 접합 면적(A)의 함수이다.
Figure pct00010
통상의 기술자는 실리콘 광전자증배관이 종래의 반도체 처리 기술을 사용하여 기판 상에 제조될 수 있으며, 예를 들어, 증착, 주입, 확산, 패터닝, 도핑, 및 에칭을 포함할 수 있지만 이에 한정되지는 않는 반도체 처리 기술을 사용하여 기판 상에 제조될 수 있다는 것을 이해할 것이다. 전도성 물질, 절연 물질, 및 반도체의 도핑된 면적의 패턴화된 층은 마이크로셀의 구조를 형성한다. 제조 방법은 상호연결된 포토-민감성 마이크로셀의 어레이를 제공하는 단계를 포함할 수 있으며, 상기 어레이는 제1 기하학적 형상의 제1 접합 영역을 갖는 제1 유형의 마이크로셀; 및 제2 기하학적 형상의 제2 접합 영역을 갖는 제2 유형의 마이크로셀을 적어도 포함한다. 일 예시에서, 제1 및 제2 기하학적 형상 중 적어도 하나는 아치형 형상을 규정한다. 또 다른 예시에서, 제1 및 제2 기하학적 형상은 모두 아치형 형상을 규정한다. 바람직하게는, 제1 및 제2 기하학적 형상은 상이한 반경의 아치형 형상을 규정한다. 어레이의 다른 위치보다 높은 전기장을 갖는 어레이의 위치는 다른 위치에 위치된 마이크로셀의 접합 영역보다 큰 면적의 접합 영역을 갖는 마이크로셀이 구비된다. 어레이의 다른 위치보다 높은 전기장을 갖는 어레이의 위치는 다른 위치에 위치된 마이크로셀의 접합 영역보다 큰 반경의 접합 영역을 갖는 마이크로셀이 구비된다. 추가의 예시에서, 제1 및 제2 기하학적 형상 중 적어도 하나는 아치형 형상을 규정하는 반면, 제1 및 제2 기하학적 형상 중 다른 하나는 비-아치형 형상을 규정한다. 바람직하게는, 제1 접합 영역 및 제2 접합 영역은 상이한 항복 전압과 연관된다. 제1 접합 영역과 제2 접합 영역은 상이한 레벨의 광 감도를 갖는다. 어레이의 제1 위치에 위치된 마이크로셀은 어레이의 제2 위치에 위치된 마이크로셀에 비해 낮은 광 감도를 갖는다.
제1 접합 영역과 제2 접합 영역은 상이한 레벨의 이득을 갖는다. 어레이의 제1 위치에 위치된 마이크로셀(225)은 어레이의 제2 위치에 위치된 마이크로셀에 비해 높은 이득을 갖는다. 제1 접합 영역과 제2 접합 영역은 상이한 레벨의 커패시턴스를 갖는다. 어레이의 제1 위치에 위치된 마이크로셀(225)은 어레이의 제2 영역에 위치된 마이크로셀(125)과 비교하여 더 낮은 커패시턴스를 가진다. 제1 위치에 위치된 마이크로셀(225)을 덮는 하나 이상의 재료 층과 연관된 투과율은 제2 위치에 위치된 마이크로셀(125)을 덮는 하나 이상의 재료층과 연관된 투과율보다 낮다. 일 예시에서, 아치형은 원통형 및 구형 중 적어도 하나를 포함한다. 아치형은 미리 결정된 반경을 갖는다. 또 다른 예시에서, 적어도 2개의 마이크로셀은 상이한 반경을 갖는 아치형의 접합을 갖는다. 제1 접합 영역과 제2 접합 영역의 면적은 상이할 수 있다. 제1 위치에 위치된 마이크로셀(225)의 접합 면적은 제2 위치에 위치된 마이크로셀(125)의 접합 면적보다 작다. 제1 위치에 위치된 적어도 2개의 마이크로셀의 접합 면적은 상이할 수 있다.
통상의 기술자는 본 발명의 범위를 벗어나지 않고 상술한 실시예에 대해 다양한 변형이 이루어질 수 있음을 이해할 것이다. 이러한 방식으로, 본 교시는 청구범위에 비추어 중요한 것으로만 한정되는 것으로 이해될 것이다. 반도체 광전자증배관이라는 용어는 실리콘 광전자증배관(SiPM), 마이크로픽셀 광자 카운터(MicroPixel Photon Counters, MPPC), 마이크로픽셀 애벌랜치 포토 다이오드(MicroPixel Avalanche Photodiodes, MAPD)와 같은 임의의 고체 상태 광전자증배관 디바이스를 포함하지만, 이에 한정되지는 않는 것으로 의도된다.
유사하게, 본 명세서에 사용되는 경우에 포함하는/포함하다라는 단어는 언급된 특징, 정수, 단계, 또는 구성 요소의 존재를 특정하기 위해 사용되지만 하나 이상의 추가적인 특징, 정수, 단계, 또는 구성 요소 또는 그러한 그룹의 존재 또는 추가를 배제하지는 않는다.

Claims (31)

  1. 반도체 광전자증배관(100)으로서,
    상호연결된 마이크로셀들의 어레이를 포함하고,
    상기 어레이는 적어도
    제1 기하학적 형상의 제1 접합 영역을 갖는 제1 유형의 마이크로셀(125); 및
    제2 기하학적 형상의 제2 접합 영역을 갖는 제2 유형의 마이크로셀(225)을 포함하는,
    반도체 광전자증배관.
  2. 제1항에 있어서,
    상기 제1 유형의 마이크로셀(125) 및 상기 제2 유형의 마이크로셀(225) 중 하나는 포토-민감성(photosensitive)인 반면, 상기 제1 유형의 마이크로셀(125) 및 상기 제2 유형의 마이크로셀(225) 중 다른 하나는 비 포토-민감성(non-photosensitive)인,
    반도체 광전자증배관.
  3. 제1항에 있어서,
    전기장이 미리 결정된 레벨 초과인 영역을 그 내부에 가지는 어레이의 위치에 위치된 상기 마이크로셀은, 전기장이 미리 결정된 레벨 미만인 영역을 그 내부에 가지는 어레이의 위치에 위치된 마이크로셀에 비해 낮은 항복을 갖는,
    반도체 광전자증배관.
  4. 제3항에 있어서,
    상기 미리 결정된 레벨은 20 볼트 내지 60 볼트의 범위인,
    반도체 광전자증배관.
  5. 제3항에 있어서,
    더 높은 항복 전압을 가지는 마이크로셀의 항복 전압과 비교하여 더 낮은 항복 전압을 가지는 마이크로셀의 항복 전압은,
    Figure pct00011

    의 식에 의해 주어지며,
    VBD는 더 높은 항복을 가지는 마이크로셀의 항복 전압이고;
    VSP는 더 낮은 항복을 가지는 마이크로셀의 항복 전압이며;
    n ~= rj/WDM이고;
    WDM 은 평면 접합의 공핍 폭과 동일하며;
    rj는 접합의 곡률의 반경인,
    반도체 광전자증배관.
  6. 제1항에 있어서,
    제1 유형의 마이크로셀 및 제2 유형의 마이크로셀 중 하나는 어레이의 제1 위치에 위치되고, 제1 유형의 마이크로셀 및 제2 유형의 마이크로셀 중 다른 하나는 어레이의 제2 위치에 위치되는,
    반도체 광전자증배관.
  7. 제6항에 있어서,
    상기 제1 위치 및 상기 제2 위치는 상이한 전기장과 연관되는,
    반도체 광전자증배관.
  8. 제7항에 있어서,
    상기 제1 위치 및 상기 제2 위치 중 하나와 연관된 전기장은 상기 제1 및 상기 제2 위치 중 다른 하나와 연관된 전기장보다 큰,
    반도체 광전자증배관.
  9. 제1항에 있어서,
    상기 어레이의 바깥 주변부의 위치에 위치된 하나 이상의 마이크로셀은 상기 어레이의 바깥 주변부의 위치에 위치되지 않은 하나 이상의 마이크로셀보다 높은 전기장과 연관되는,
    반도체 광전자증배관.
  10. 제1항에 있어서,
    상기 어레이의 바깥 주변부의 코너 위치에 위치된 하나 이상의 마이크로셀은 상기 어레이의 바깥 주변부의 코너 위치에 위치되지 않은 하나 이상의 마이크로셀보다 높은 전기장과 연관되는,
    반도체 광전자증배관.
  11. 제6항에 있어서,
    제1 및 제2 기하학적 형상 중 적어도 하나는 아치형 형상(arcuate shape)을 규정하는,
    반도체 광전자증배관.
  12. 제11항에 있어서,
    상기 제1 및 제2 기하학적 형상은 모두 아치형 형상을 규정하는,
    반도체 광전자증배관.
  13. 제12항에 있어서,
    상기 제1 및 제2 기하학적 형상은 상이한 반경의 아치형 형상을 규정하는,
    반도체 광전자증배관.
  14. 제1항에 있어서,
    상기 어레이의 다른 위치보다 높은 전기장을 갖는 어레이의 위치는 다른 위치에 위치된 마이크로셀의 접합 영역보다 큰 면적의 접합 영역을 갖는 마이크로셀이 구비되는,
    반도체 광전자증배관.
  15. 제1항에 있어서,
    상기 어레이의 다른 위치보다 높은 전기장을 갖는 어레이의 위치는 다른 위치에 위치된 마이크로셀의 접합 영역보다 큰 반경의 접합 영역을 갖는 마이크로셀이 구비되는,
    반도체 광전자증배관.
  16. 제11항에 있어서,
    상기 제1 및 제2 기하학적 형상 중 적어도 하나는 아치형 형상을 규정하는 반면, 상기 제1 및 제2 기하학적 형상 중 다른 하나는 비-아치형 형상(non-arcuate shape)을 규정하는,
    반도체 광전자증배관.
  17. 제6항에 있어서,
    상기 제1 접합 영역 및 상기 제2 접합 영역은 상이한 항복 전압과 연관되는,
    반도체 광전자증배관.
  18. 제6항에 있어서,
    상기 제1 접합 영역 및 제2 접합 영역은 상이한 레벨의 광 감도를 가지는,
    반도체 광전자증배관.
  19. 제18항에 있어서,
    어레이의 제1 위치에 위치된 마이크로셀은 어레이의 제2 위치에 위치된 마이크로셀에 비해 낮은 광 감도를 갖는,
    반도체 광전자증배관.
  20. 제6항에 있어서,
    상기 제1 접합 영역 및 제2 접합 영역은 상이한 레벨의 이득을 갖는,
    반도체 광전자증배관.
  21. 제20항에 있어서,
    어레이의 제1 위치에 위치된 마이크로셀은 어레이의 제2 위치에 위치된 마이크로셀에 비해 낮은 이득을 갖는,
    반도체 광전자증배관.
  22. 제6항에 있어서,
    상기 제1 접합 영역과 제2 접합 영역은 상이한 레벨의 커패시턴스를 갖는,
    반도체 광전자증배관.
  23. 제22항에 있어서,
    어레이의 제1 위치에 위치된 마이크로셀은 어레이의 제2 영역에 위치된 마이크로셀과 비교하여 더 낮은 커패시턴스를 가지는,
    반도체 광전자증배관.
  24. 제6항에 있어서,
    상기 제1 위치에 위치된 마이크로셀을 덮는 하나 이상의 재료 층과 연관된 투과율은 제2 위치에 위치된 마이크로셀을 덮는 하나 이상의 재료층과 연관된 투과율보다 낮은,
    반도체 광전자증배관.
  25. 제11항에 있어서,
    상기 아치형은 원통형 및 구형 중 적어도 하나를 포함하는,
    반도체 광전자증배관.
  26. 제11항에 있어서,
    상기 아치형은 미리 결정된 반경을 갖는,
    반도체 광전자증배관.
  27. 제11항에 있어서,
    적어도 2개의 상기 마이크로셀은 상이한 반경을 갖는 아치형의 접합을 갖는,
    반도체 광전자증배관.
  28. 제11항에 있어서,
    상기 제1 접합 영역과 상기 제2 접합 영역의 면적은 상이한,
    반도체 광전자증배관.
  29. 제6항에 있어서,
    상기 제1 위치에 위치된 마이크로셀의 접합 면적은 상기 제2 위치에 위치된 마이크로셀의 접합 면적보다 작은,
    반도체 광전자증배관.
  30. 제29항에 있어서,
    제1 위치에 위치된 적어도 2개의 상기 마이크로셀의 접합 면적은 상이한,
    반도체 광전자증배관.
  31. 기판(150)으로서,
    상호연결된 마이크로셀들의 어레이를 포함하고,
    상기 어레이는 적어도
    제1 기하학적 형상의 제1 접합 영역을 갖는 제1 유형의 마이크로셀(125), 및
    제2 기하학적 형상의 제2 접합 영역을 갖는 제2 유형의 마이크로셀(225)
    을 포함하는,
    기판.
KR1020207008939A 2017-08-29 2018-07-25 개선된 작동 전압 범위를 가지는 반도체 광전자증배관 KR20200049816A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/689,135 US10580909B2 (en) 2017-08-29 2017-08-29 Semiconductor photomultiplier with improved operating voltage range
US15/689,135 2017-08-29
PCT/EP2018/070088 WO2019042662A1 (en) 2017-08-29 2018-07-25 SEMI-CONDUCTOR PHOTOMULTIPLIER WITH ENHANCED OPERATING VOLTAGE RANGE

Publications (1)

Publication Number Publication Date
KR20200049816A true KR20200049816A (ko) 2020-05-08

Family

ID=63036048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207008939A KR20200049816A (ko) 2017-08-29 2018-07-25 개선된 작동 전압 범위를 가지는 반도체 광전자증배관

Country Status (6)

Country Link
US (1) US10580909B2 (ko)
EP (1) EP3646064B1 (ko)
JP (1) JP2020532133A (ko)
KR (1) KR20200049816A (ko)
CN (2) CN117991323A (ko)
WO (1) WO2019042662A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102394731B1 (ko) * 2017-09-07 2022-05-04 주식회사 우리로 광자 검출 장치
JP7366558B2 (ja) * 2019-03-13 2023-10-23 株式会社東芝 センサ及び距離計測装置
GB2592219B (en) * 2020-02-19 2022-04-27 X Fab Global Services Gmbh Breakdown voltage detection
JP7379230B2 (ja) * 2020-03-19 2023-11-14 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
DE102020120789A1 (de) * 2020-08-06 2022-02-10 Helmholtz-Zentrum Dresden - Rossendorf E. V. Photodetektor mit avalanche-photodiode, strahlungsdetektor, positronen-emissions-tomograph und betriebsverfahren für einen photodetektor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124832A1 (en) 2004-09-27 2006-06-15 Lightspin Technologies, Inc. Wide dynamic range photodetector
WO2006111883A2 (en) * 2005-04-22 2006-10-26 Koninklijke Philips Electronics, N.V. Digital silicon photomultiplier for tof-pet
GB201004922D0 (en) * 2010-03-24 2010-05-12 Sensl Technologies Ltd Silicon photomultiplier and readout method
KR101648023B1 (ko) 2010-12-21 2016-08-12 한국전자통신연구원 트렌치 분리형 실리콘 포토멀티플라이어
SG193092A1 (en) * 2012-02-06 2013-09-30 Agency Science Tech & Res Semiconductor photomultiplier device
CN105655435B (zh) * 2014-11-14 2018-08-07 苏州瑞派宁科技有限公司 光电转换器、探测器及扫描设备
US9207334B1 (en) 2014-12-30 2015-12-08 General Electric Company Methods and systems for a light sensor in gamma ray detectors

Also Published As

Publication number Publication date
CN117991323A (zh) 2024-05-07
US10580909B2 (en) 2020-03-03
JP2020532133A (ja) 2020-11-05
CN111095027A (zh) 2020-05-01
EP3646064A1 (en) 2020-05-06
CN111095027B (zh) 2024-01-09
EP3646064B1 (en) 2021-07-14
WO2019042662A1 (en) 2019-03-07
US20190067495A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
US11056525B2 (en) Semiconductor photomultiplier
KR20200049816A (ko) 개선된 작동 전압 범위를 가지는 반도체 광전자증배관
JP6090060B2 (ja) シングルフォトンアバランシェダイオード
RU2290721C2 (ru) Кремниевый фотоэлектронный умножитель (варианты) и ячейка для кремниевого фотоэлектронного умножителя
US8093624B1 (en) High fill-factor avalanche photodiode
US9437630B2 (en) Semiconductor photomultiplier
US11239382B2 (en) Semiconductor photomultiplier
US6597025B2 (en) Light sensitive semiconductor component
JP2017005276A (ja) シングルフォトンアバランシェダイオード
US8729654B2 (en) Back-side readout semiconductor photomultiplier
KR101127982B1 (ko) 배면 입사 구조를 갖는 실리콘 광전자증배관, 그 제조방법 및 이를 이용한 방사선 검출기
EP3809472B1 (en) A single-photon avalanche diode and a sensor array
US10290760B2 (en) Process of manufacturing an avalanche diode
CN112701172B (zh) 一种雪崩光电二极管
US8482092B2 (en) Silicon photomultiplier and method for fabricating the same
US8766339B2 (en) Highly efficient CMOS technology compatible silicon photoelectric multiplier
US11239265B2 (en) Single-photon avalanche diode detector array
US5583352A (en) Low-noise, reach-through, avalanche photodiodes
KR20220033035A (ko) 포토다이오드에서 광학적 및 전기적 크로스토크를 감소시키기 위한 시스템, 방법 및 디바이스
KR101283534B1 (ko) 실리콘 광전자 증배 소자의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application