TWM605320U - 訊號處理電路 - Google Patents

訊號處理電路 Download PDF

Info

Publication number
TWM605320U
TWM605320U TW109210409U TW109210409U TWM605320U TW M605320 U TWM605320 U TW M605320U TW 109210409 U TW109210409 U TW 109210409U TW 109210409 U TW109210409 U TW 109210409U TW M605320 U TWM605320 U TW M605320U
Authority
TW
Taiwan
Prior art keywords
switch
capacitor
coupled
signal
signal processing
Prior art date
Application number
TW109210409U
Other languages
English (en)
Inventor
王仲益
林郁軒
洪自立
Original Assignee
神盾股份有限公司
神亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神盾股份有限公司, 神亞科技股份有限公司 filed Critical 神盾股份有限公司
Publication of TWM605320U publication Critical patent/TWM605320U/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

訊號處理電路包含緩衝器、第一電容、第二電容、第一開關及第二開關。該緩衝器接收外部訊號及據以產生輸入訊號。該緩衝器包含輸入端，接收該外部訊號，及輸出端，輸出該輸入訊號。該第一開關耦接於該緩衝器之該輸出端及該第一電容之間。該第二開關耦接於該緩衝器之該輸出端及該第二電容之間。該第一開關及該第二開關係交互導通。

Description

訊號處理電路
本揭露係關於訊號處理電路，尤指可透過複數個路徑單元採樣訊號之訊號處理電路。
於面板相關的訊號處理應用，可將從面板端上得到之訊號，採樣且傳至積體電路端，以進行處理。舉例來說，面板端具有緩衝器，將擷取到之訊號傳至位於積體電路端的採樣開關。當採樣開關導通，訊號被傳至採樣電容。而後，當採樣開關截止，被採樣的訊號，傳送到後端電路進行分析處理。
上述架構雖可堪用，但因面板端常有嚴重的寄生效應，且面板端之緩衝器的推力較弱，訊號須耗費較長時間方可傳至積體電路端，且須較長時間才可儲存於採樣電容，因此，不利於訊號處理的效能，也不易改善訊號解析度。是，本領域仍須解決方案，以改善訊號處理的效能。
實施例提供一種訊號處理電路，包含一緩衝器、一第一電容、一第二電容、一第一開關及一第二開關。該緩衝器接收一外部訊號及據以產生一輸入訊號。該緩衝器包含一輸入端，接收該外部訊號，及一輸出端，輸出該輸入訊號。該第一開關耦接於該緩衝器之該輸出端及該第一電容之間。該第二開關耦接於該緩衝器之該輸出端及該第二電容之間。該第一開關及該第二開關係交互導通。
第1圖及第2圖為實施例中，訊號處理電路100的示意圖。第1圖中，輸入訊號Vin係透過路徑單元PT1被採樣；而第2圖中，輸入訊號Vin係透過路徑單元PT2被採樣，相關細節如下述。本文所述各開關及各電容可包含第一端及第二端，相關耦接方式如下述。
如第1圖及第2圖所示，訊號處理電路100可包含緩衝器105及路徑單元PT1及PT2。路徑單元PT1可包含第一開關110及第一電容C1，且路徑單元PT2可包含第二開關120及第二電容C2。
緩衝器105可包含輸入端及輸出端，其中輸入端接收外部訊號Vx，輸出端輸出輸入訊號Vin。
第一開關110及第二開關之第一端可耦接於緩衝器105之輸出端。第一電容C1之第一端可耦接於第一開關110之第二端。第二電容C2之第一端可耦接於第二開關120之第二端。第一開關110及第二開關120可交互導通，不同時導通。
如第1圖及第2圖所示，路徑單元PT1可另包含第三開關130、第五開關150及第七開關170。路徑單元PT2可另包含第四開關140、第六開關160及第八開關180。
第三開關130之第一端可耦接於第一開關110之第二端，且第二端可耦接於參考電壓端VR。第四開關140之第一端可耦接於第二開關120之第二端，且第二端可耦接於參考電壓端VR。第五開關150之第一端可耦接於操作電壓端VCM，且第二端可耦接於第一電容C1之第二端。第六開關160之第一端可耦接於第二電容C2之第二端，且第二端可耦接於操作電壓端VCM。第七開關170之第一端可耦接於第一電容C1之第二端。第八開關180之第一端可耦接於第二電容C2之第二端，且第二端可耦接於第七開關170之第二端。
如第1圖所示，當第一開關110導通時，第四開關140、第五開關150及第八開關180導通，而第二開關120、第三開關130、第六開關160及第七開關170截止。
可以理解的，如第2圖所示，當該第二開關120導通時，第一開關110、第四開關140、第五開關150及第八開關180截止，且第三開關130、第六開關160及第七開關170導通。
在另一實施例中，訊號處理電路100可另包含放大器195、回授電容Cf及積分電路198。
放大器195之第一輸入端可耦接於第七開關170之第二端，第二輸入端可耦接於操作電壓端VCM，且輸出端可輸出輸出訊號Vout，其中輸出訊號Vout對應於輸入訊號Vin。
回授電容Cf之第一端可耦接於放大器195之第一輸入端，且第二端可耦接於放大器195之輸出端。
積分電路198可根據輸出訊號Vout執行積分操作，以產生結果訊號VRR。
第3圖為第1圖及第2圖之訊號處理電路100之操作時脈圖。第3圖中，對應於第一時段T1、第二時段T2、第三時段T3之輸出訊號Vout係分別表示為Vout(1)、Vout(2)及Vout(3)。對應於第一時段T1之前的時段（下文稱為第零時段）之輸出訊號Vout可表示為Vout(0)。如第1圖、第2圖及第3圖所示，訊號處理電路100之操作可如下述。
於第一時段T1，訊號處理電路100之開關的狀態可如第1圖所示，第一開關110導通，第二開關120截止，輸入訊號Vin可透過第一開關110被傳送至第一電容C1，從而逐漸儲存於第一電容C1。
於第一時段T1，第一電容c1係採樣輸入訊號Vin，且放大器195可產生對應於第一時段T1之前的時段（即第零時段）之輸出訊號vout(0)。第零時段被採樣及儲存於第二電容C2的訊號，可透過第八開關180傳至放大器195，如第3圖所示，輸入訊號Vout(0)的位準可隨之上升。第一時段T1中，積分電路198可使用輸出訊號V(0)執行積分操作。
於第一時段T1後的第二時段T2，訊號處理電路100之開關的狀態可如第2圖所示，第一開關110截止，第二開關120導通，輸入訊號Vin可透過第二開關120被傳送至第二電容C2，從而儲存於第二電容C2。
於第二時段T2，第二電容c2可採樣對應於第二時段T2之輸入訊號Vin。於第二時段T2中，在第一時段T1採樣之訊號可透過第七開關170傳送到放大器195，放大器195可產生對應於第一時段T1之輸出訊號Vout(1)，且積分電路198可使用輸出訊號Vout(1)執行積分操作。
於第二時段T2後的第三時段T3，如第1圖及第3圖所示，相似於第一時段T1，第一開關110可導通，第二開關120可截止，輸入訊號Vin可透過第一開關110及第一電容C1被採樣。而於第三時段T3中，放大器195可產生對應於第二時段之輸出訊號Vout(2)，且積分電路198可使用輸出訊號vout(2)執行積分操作。
於第三時段T3後的第四時段T4，如第2圖及第3圖所示，相似於第二時段T2，第一開關110可截止，第二開關120可導通，輸入訊號Vin可透過第二開關120及第二電容C2被採樣。而於第四時段T4中，放大器195可產生對應於第三時段之輸出訊號Vout(3)，且積分電路198可使用輸出訊號vout(3)執行積分操作。
換言之，根據實施例，訊號處理電路100可允許使用複數個路徑單元，同步執行訊號的採樣及積分，從而達到管線化（pipeline）的同步處理。如第1圖及第2圖所示，當透過路徑單元PT1採樣訊號時，放大器195可根據前一時段透過路徑PT2採樣之訊號，產生輸出訊號Vout，以使積分電路198可據以同步執行積分操作。而當透過路徑單元PT2採樣訊號時，放大器195可根據前一時段透過路徑PT1採樣之訊號，產生輸出訊號Vout，以使積分電路198可據以同步執行積分操作。
如上述，當選擇第一開關110或第二開關120其中之一進行輸入訊號VIN的採樣時，藉由未被選擇的另一開關於前一時段中所產生之輸出訊號VOUT則被積分電路198用以執行積分。當積分電路198執行積分時，可等待訊號由緩衝器105逐漸傳來，從而達到同步操作。
於第1圖及第2圖之實施例，緩衝器105可設置於面板P，且第一開關110至第八開關180、第一電容C1、第二電容C2、回授電容Cf、放大器195及積分電路198可設置於積體電路ic，其中，積體電路ic可位於面板p之外。
一般而言，訊號於面板p之傳送速度，遠低於訊號於積體電路ic之傳送速度，不利於訊號處理。而藉由第1圖至第3圖所述之電路及操作方式，可提高訊號處理的速度，及改善解析度。
於第1圖及第2圖之實施例中，若積體電路ic須使用第一操作時間傳輸一筆資料，位於面板p之緩衝器105須使用第二操作時間傳輸同一筆資料，且第二操作時間為第一操作時間之n倍，則積分電路198可根據對應於N個時段之輸出訊號Vout執行N次積分操作。其中，n為大於零的正數，且N為不大於n的最大正整數，可表示為N=floor(n)或N=⌊n⌋。
原本於先前技術中使用單次採樣收集的資料，於此實施例中可分為N次採樣而得到，而多次採樣到的雜訊可於積分過程中互相消減，可提高訊雜比，且可等效地將輸出訊號Vout的解析度提昇至n 1/2倍。
第4圖係另一實施例中，訊號處理電路400的示意圖。訊號處理電路400可相似於第1圖及第2圖之訊號處理電路100。然而，訊號處理電路400中，緩衝器105之輸出端可耦接於面板P，且緩衝器105、第一開關110至第八開關180、第一電容C1、第二電容C2、回授電容Cf、放大器195及積分電路198可設置於積體電路ic，其中，積體電路ic可位於面板p之外。舉例而言，訊號處理電路400可用於觸控應用。
第4圖係相似於第1圖，即第一開關110導通之情境。另一情境中，第4圖之開關的狀態亦可如第2圖所示，於此不重述相關操作。
第4圖中，電容cp可表示面板p的負載。一般而言，由於面板p的負載較大，會拖累緩衝器105之訊號傳輸。藉由使用訊號處理電路400，可於採樣訊號時，同時等待面板P進入穩態，及使用對應於前一時段的輸出訊號Vout執行積分，亦可改善訊號處理的速度及解析度。
第1圖、第2圖及第4圖所述的各開關可為電晶體開關。若使用N型電晶體開關，可施加高電壓至開關的控制端，以導通開關。若使用P型電晶體開關，可施加低電壓至開關的控制端，以導通開關。
第5圖係第1圖之訊號處理電路100及第4圖之訊號處理電路400之訊號處理方法500的流程圖。訊號處理方法500可包含以下步驟：
S510：導通第一開關110、第四開關140、第五開關150及第八開關180，且截止第二開關120、第三開關130、第六開關160及第七開關170；
S520：截止第一開關110、第四開關140、第五開關150及第八開關180，導通第二開關120、第三開關130、第六開關160及第七開關170，放大器195產生對應於前一時段之輸出訊號Vout，且積分電路198根據對應於前一時段之輸出訊號Vout執行積分操作；及
S530：導通第一開關110、第四開關140、第五開關150及第八開關180，截止第二開關120、第三開關130、第六開關160及第七開關170，放大器195產生對應於前一時段之輸出訊號Vout，且積分電路198根據對應於前一時段之輸出訊號Vout執行積分操作。
其中，舉例而言，步驟S510可為初始步驟，且對應於第1圖。步驟S520可對應於第2圖及第3圖之第二時段T2及第四時段T4。步驟S530可對應於第1圖及第3圖之第一時段T1及第三時段T3。
步驟S520及S530可循環執行，從而以乒乓方式控制路徑單元PT1及PT2對應的開關。相關的原理及功效可如上文，不另重述。
第6圖係另一實施例中，訊號處理電路600之示意圖。訊號處理電路600可相似於訊號處理電路100，但另包含路徑單元PT3。第6圖中，當透過路徑單元PT1至PT3之兩路徑採樣訊號時，積分電路198可同步根據透過先前採樣之訊號，執行積分操作，從而改善處理速度與解析度。相關細節不另重述。
綜上，藉由使用實施例提供的訊號處理電路100、400及600，及訊號處理方法500，可同步採樣輸入訊號，及根據先前所得之輸出訊號執行積分，從而減低面板P及積體電路ic之訊號傳輸速度不一致所產生的問題，且可提高訊號的解析度，對於減少本領域之難題，實有助益。
100,400,600:訊號處理電路 105:緩衝器 110:第一開關 120:第二開關 130:第三開關 140:第四開關 150:第五開關 160:第六開關 170:第七開關 180:第八開關 195:放大器 198:積分電路 500:訊號處理方法 C1:第一電容 C2:第二電容 CF:回授電容 CP:電容 IC:積體電路 P:面板 PT1,PT2,PT3:路徑單元 S510,S520,S530:步驟 T1:第一時段 T2:第二時段 T3:第三時段 T4:第四時段 VCM:操作電壓端 VIN:輸入訊號 VOUT,VOUT(0),VOUT(2),VOUT(3):輸出訊號 VR:參考電壓端 VRR:結果訊號 VX:外部訊號
第1圖及第2圖為實施例中，訊號處理電路的示意圖。 第3圖為第1圖及第2圖之訊號處理電路的操作時脈圖。 第4圖為另一實施例中，訊號處理電路的示意圖。 第5圖為第1圖、第2圖及第4圖之訊號處理電路之訊號處理方法的流程圖。 第6圖為另一實施例中，訊號處理電路之示意圖。
100:訊號處理電路
105:緩衝器
110:第一開關
120:第二開關
130:第三開關
140:第四開關
150:第五開關
160:第六開關
170:第七開關
180:第八開關
195:放大器
198:積分電路
C1:第一電容
C2:第二電容
CF:回授電容
IC:積體電路
P:面板
PT1,PT2:路徑單元
VCM:操作電壓端
VIN:輸入訊號
VOUT:輸出訊號
VR:參考電壓端
VRR:結果訊號
VX:外部訊號

Claims (9)

  1. 一種訊號處理電路，包含： 一緩衝器，接收一外部訊號及據以產生一輸入訊號，該緩衝器包含一輸入端，接收該外部訊號，及一輸出端，輸出該輸入訊號； 一第一電容； 一第二電容； 一第一開關，耦接於該緩衝器之該輸出端及該第一電容之間；及 一第二開關，耦接於該緩衝器之該輸出端及該第二電容之間； 其中，該第一開關及該第二開關係交互導通。
  2. 如請求項1所述之訊號處理電路，另包含： 一第三開關，耦接於該第一開關及一參考電壓端之間； 一第四開關，耦接於該第二開關及該參考電壓端之間； 一第五開關，耦接於該第一電容及一操作電壓端之間； 一第六開關，耦接於該第二電容及該操作電壓端之間； 一第七開關，耦接於該第一電容及該第五開關；及 一第八開關，包含耦接於該第二電容及該第七開關之間。
  3. 如請求項2所述之訊號處理電路，其中當該第一開關導通時，該第四開關、該第五開關及該第八開關導通，且該第三開關、該第六開關及該第七開關截止。
  4. 如請求項2所述之訊號處理電路，其中當該第二開關導通時，該第四開關、該第五開關及該第八開關截止，且該第三開關、該第六開關及該第七開關導通。
  5. 如請求項2所述之訊號處理電路，另包含： 一放大器，包含一第一輸入端，耦接於該第七開關及該第八開關，一第二輸入端，耦接於該操作電壓端，及一輸出端，輸出一輸出訊號；及 一回授電容，耦接於該放大器之該第一輸入端及該放大器之該輸出端之間； 其中該輸出訊號係對應於該輸入訊號。
  6. 如請求項5所述之訊號處理電路，另包含： 一積分電路，耦接於該放大器，根據該輸出訊號執行一積分操作以產生一結果訊號。
  7. 如請求項1至6之任一項所述之訊號處理電路，其中該緩衝器設置於一面板，該第一開關、該第二開關、該第一電容及該第二電容設置於一積體電路，且該積體電路位於該面板之外。
  8. 如請求項1至6之任一項所述之訊號處理電路，其中該緩衝器之該輸出端耦接於一面板，該緩衝器、該第一開關、該第二開關、該第一電容及該第二電容設置於一積體電路，且該積體電路位於該面板之外。
  9. 如請求項5所述之訊號處理電路，另包含： 一積分電路，耦接於該放大器，根據對應於N個時段之該輸出訊號執行N次積分操作； 其中該緩衝器設置於一面板，該第一開關、該第二開關、該第三開關、該第四開關、該第五開關、該第六開關、該第七開關、該第八開關、該第一電容、該第二電容、該放大器及該積分電路設置於一積體電路，該積體電路位於該面板之外，該積體電路須使用一第一操作時間傳輸一筆資料，該緩衝器須使用一第二操作時間傳輸該筆資料，該第二操作時間為該第一操作時間的n倍，n為大於零的正數，且N為不大於n之最大正整數。
TW109210409U 2020-01-13 2020-08-12 訊號處理電路 TWM605320U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062960153P 2020-01-13 2020-01-13
US62/960,153 2020-01-13

Publications (1)

Publication Number Publication Date
TWM605320U true TWM605320U (zh) 2020-12-11

Family

ID=72859072

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109210409U TWM605320U (zh) 2020-01-13 2020-08-12 訊號處理電路
TW109127323A TWI778397B (zh) 2020-01-13 2020-08-12 訊號處理電路

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109127323A TWI778397B (zh) 2020-01-13 2020-08-12 訊號處理電路

Country Status (4)

Country Link
US (1) US20230041756A1 (zh)
CN (2) CN212413136U (zh)
TW (2) TWM605320U (zh)
WO (1) WO2021143122A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779595B (zh) * 2021-05-06 2022-10-01 瑞昱半導體股份有限公司 訊號偵測電路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159341A (en) * 1991-03-12 1992-10-27 Analog Devices, Inc. Two phase sampling for a delta sigma modulator
US6037887A (en) * 1996-03-06 2000-03-14 Burr-Brown Corporation Programmable gain for delta sigma analog-to-digital converter
US7106241B1 (en) * 2005-09-28 2006-09-12 Sigmatel, Inc. Controlled sampling module and method for use therewith
KR100911652B1 (ko) * 2007-02-13 2009-08-10 삼성전자주식회사 집적 회로, 상기 집적 회로를 포함하는 소스 드라이버, 및 상기 소스 드라이버를 포함하는 디스플레이 장치
US8184184B2 (en) * 2008-12-08 2012-05-22 Omnivision Technologies, Inc. Analog multiplexer configured to reduce kickback perturbation in image sensor readout
JP5632660B2 (ja) * 2010-06-18 2014-11-26 キヤノン株式会社 Ａｄ変換器及びそれを複数用いた固体撮像装置
CN102944724A (zh) * 2012-12-07 2013-02-27 上海市电力公司 一种电流电压转换器
KR102092904B1 (ko) * 2013-11-06 2020-03-24 삼성전자주식회사 스위치드-커패시터 적분기, 이의 동작 방법, 및 이를 포함하는 장치들
CN104202049A (zh) * 2014-08-19 2014-12-10 合肥宁芯电子科技有限公司 循环型模数转换器
KR102243635B1 (ko) * 2014-11-21 2021-04-26 엘지디스플레이 주식회사 터치 센싱 회로와 이를 이용한 표시장치 및 터치 센싱 방법
CN106712754B (zh) * 2015-08-04 2023-10-20 意法半导体研发(深圳)有限公司 用于mos的自适应本体偏置的动态阈值发生器
CN106788276B (zh) * 2015-12-29 2020-03-13 深圳市汇顶科技股份有限公司 转换电路及检测电路
US10331282B2 (en) * 2016-12-30 2019-06-25 Qualcomm Incorporated Highly configurable front end for touch controllers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779595B (zh) * 2021-05-06 2022-10-01 瑞昱半導體股份有限公司 訊號偵測電路
US11874307B2 (en) 2021-05-06 2024-01-16 Realtek Semiconductor Corp. Signal detection circuit

Also Published As

Publication number Publication date
CN111817706A (zh) 2020-10-23
CN212413136U (zh) 2021-01-26
TWI778397B (zh) 2022-09-21
TW202127806A (zh) 2021-07-16
US20230041756A1 (en) 2023-02-09
WO2021143122A1 (zh) 2021-07-22

Similar Documents

Publication Publication Date Title
TWI517591B (zh) 正負取樣保持電路
US9525426B2 (en) Cross-coupled input voltage sampling and driver amplifier flicker noise cancellation in a switched capacitor analog-to-digital converter
US7969204B1 (en) Sample hold circuit and method thereof for eliminating offset voltage of analog signal
US20210305953A1 (en) Amplifier circuit with distributed dynamic chopping
TWM605320U (zh) 訊號處理電路
JPH11251883A (ja) 電圧比較回路
TW201635719A (zh) 類比數位轉換裝置及其初始化方法
Bistritz Testing stability of 2-D discrete systems by a set of real 1-D stability tests
JP5244145B2 (ja) スイッチトキャパシタ回路およびパイプライン型ａ／ｄコンバータ
JP2015141076A (ja) Ｃｖ変換回路
CN108881749B (zh) 一种基于相关双采样的像素单元电路及其相关双采样方法
US20200162064A1 (en) Debounce circuit using d flip-flops
CN113131938B (zh) 应用于触控检测的积分互容电路及其数据处理方法
US10969912B2 (en) Capacitive sensing and sampling circuit and sensing and sampling method thereof
TWI788592B (zh) 訊號偵測電路與訊號偵測方法
US8723580B2 (en) Signal processing circuit
TW202023191A (zh) 除彈跳電路
CN110740411A (zh) 接口电路、微机电声学传感器和接口电路的驱动方法
JP2994689B2 (ja) ピーク検出器
CN110995026B (zh) 一种有源整流器
US9583213B2 (en) Positive/negative sampling and holding circuit
Yu et al. A sensitivity-enhanced capacitance readout circuit with symmetric cross-coupling structure
CN114553195A (zh) 占空比信息提取方法、方波转电压电路及占空比控制电路
TW202349189A (zh) 電容式觸控感測器
JP5224296B2 (ja) パイプライン型ａ／ｄコンバータ